JP4563590B2 - 通信装置と外部付属機器との間の通信プロトコル - Google Patents

Description

【０００１】
発明の背景
Ｉ．発明の分野
本発明は、ディジタル通信プロトコルに関する。特に、本発明は、携帯無線電話機のような通信装置とハンズフリーキット（ｈａｎｄｓ‐ｆｒｅｅ‐ｋｉｔ）のような外部付属機器との間の新規で改良された通信プロトコルに関する。
【０００２】
ＩＩ．関連技術の説明
ディジタル音声処理の技術において、音声帯域の符号器／復号器（ｅｎｃｏｄｅｒ／ｄｅｃｏｄｅｒ）（ＣＯＤＥＣ）は、典型的に、アナログ音声信号を符号化ディジタル信号に、及びその逆に、変換するために使用される。例えば、ＣＯＤＥＣは、マイクロホンのアナログ出力を受信し、ディジタル信号プロセッサ（ＤＳＰ）で、更に、ディジタル信号処理するために、マイクロホンで発生したアナログ音声信号を、パルス符号変調（ＰＣＭ）符号化ディジタル音声信号に変換する。更に、ＣＯＤＥＣは、ＤＳＰからＰＣＭ符号化ディジタル音声信号を受信し、音声スピーカによって使用するために、それをアナログ音声信号に変換する。勿論、ＣＯＤＥＣは、Ａ法則（Ａ‐ｌａｗ）、μ法則（μ‐ｌａｗ）、若しくはその他同様なもののような、技術的に周知の付加的ディジタル符号化手法を使用し、又は単に任意の他の線形（ｌｉｎｅａｒ）若しくは非線形（ｎｏｎ‐ｌｉｎｅａｒ）の符号化手法を使用し得る。
【０００３】
内部ＣＯＤＥＣを持つ典型的な携帯無線電話機は、１つ又はそれより多い外部付属機器にインタフェース接続され得る。例えば、携帯無線電話機のユーザは、運転中の車の中で携帯無線電話機を使用したいと望み、かくして、それをハンズフリースピーカホン、電力増幅器（ｐｏｗｅｒ ｂｏｏｓｔｅｒ）、及び／又は音声動作ダイアラ（ｖｏｉｃｅ‐ｏｐｅｒａｔｅｄ ｄｉａｌｅｒ）若しくは音声認識システムにインタフェース接続し得る。ハンズフリースピーカホン（又はハンズフリー“キット”は、無線電話機を手に持たないで、外部ラウドスピーカ及びマイクロホンを介して、ユーザが電話呼（ｐｈｏｎｅ ｃａｌｌ）をすることを許容し、車を運転するユーザの手を自由にしておく。電力増幅器は、携帯無線電話機自身のアンテナへの及びからの両方向の無線周波数（ＲＦ）信号に結合し、カーバッテリの作動停止時に望ましい、より高電力の送信及び受信のためにＲＦ信号を増幅する。音声ダイアラ（ｖｏｉｃｅ ｄｉａｌｅｒ）は、ユーザからの口頭の命令に応える。例えば、音声命令に従って１組の事前プログラム（ｐｒｅ‐ｐｒｏｇｒａｍ）された電話番号からダイアルし、一度に１つづつ個々の数字をダイアルし、又は無線電話機の動作モードを変更する。これらの付属機器は、しばしば、カーアダプタキットの一部として同時に使用される。
【０００４】
携帯無線電話機と外部カーキットとの間の典型的なインタフェース回路は、１９９６年１月３１日出願の、“携帯通信装置及び付属機器システム”と題する係属中米国特許出願第０８／５９３，３０５号で与えられ、本発明の譲受人に譲渡され、ここに引用文献として組込まれている。たった今言及した出願は、単一の融通性のある（ｆｌｅｘｉｂｌｅ）ディジタルインタフェースを介して携帯通信装置と外部付属機器との間で、音声及び制御命令を両方とも通信可能にする携帯通信装置及び付属機器システムを開示する。携帯通信装置が電力増幅器及びハンズフリーキットのような外部付属機器にインタフェース接続されるとき、マイクロプロセッサは、外部電力増幅器及びハンズフリーキットへの及びからの両方向のディジタル音声データ及びディジタル制御命令を両方とも通過させるように、シリアル通信バスを形成する。外部ハンズフリーキットは、アナログ音声信号を符号化しディジタル音声データを復号するためのそれ自身の補助ＣＯＤＥＣを含む。携帯通信装置が外部付属機器にインタフェース接続されるていないとき、マイクロプロセッサは、携帯装置自身のマイクロホン及びスピーカを用いて使用するために、内部ＣＯＤＥＣへの及びからの両方向のディジタル音声データを通過させるように、シリアル通信バスを形成する。
【０００５】
しかしながら、携帯無線電話機のような携帯無線通信装置とハンズフリーキットのような外部付属機器との間の通信プロトコルを実行する方法及び装置に対する必要性が残る。
【０００６】
発明の概要
本発明は、（セルラ電話機のような）通信装置と（ハンズフリーキットのような）外部付属機器との間で音声及び制御データを両方とも伝達させる新規で改良された方法及び装置に関する。その装置は、通信装置を含む。これは、セルラ電話機であり得る。通信装置は、更に、マイクロプロセッサ、マイクロプロセッサに結合されたボコーダ（ｖｏｃｏｄｅｒ）、マイクロプロセッサに結合された読出及び書込レジスタ、並びにボコーダ及び書込レジスタの両方に結合されたマルチプレクサを含む。通信装置は、外部付属機器を用いてデータバスを介して通信する。外部付属機器は、ディジタル信号プロセッサ及びＣＯＤＥＣを含む。
【０００７】
本発明の装置は、通信プロトコルとして、又、ここに参照される方法を実行する。その方法又はプロトコルは、データバスを介して通信装置と外部付属機器との間に音声データ及び制御データを両方とも伝達するためにある。その方法は、ビットのシーケンスを、反復する１番目のタイムスロット及び２番目のタイムスロットのシーケンスにフォーマット化し、１番目のタイムスロットの中で音声データを伝送し、そして２番目のタイムスロットの中で制御データを伝送することを含む。特に、各２番目のタイムスロットの１番目のビットは、連続した２番目のタイムスロット間では、高い値と低い値（例えば、‘１’又は‘０’）との間を交替するクロックビットを含む。これは、受信端末装置（ｒｅｃｅｉｖｉｎｇ ｅｎｄ）（即ち、通信装置の中のマイクロプロセッサ又は外部付属機器の中のディジタル信号プロセッサのいずれか）が連続したデータバイト間を識別することを許容する。
【０００８】
２番目のタイムスロットシーケンスは、Ｎ＋１バイトを含む。Ｎ＋１バイトの最初のバイトは、更に、同期ビットシーケンスを含む。Ｎ＋１バイトの２番目のバイトは、残余のＮ＋１バイト（例えば、データビット）の意味を定義するためのモードビットを含む。好ましくは、全部の命令及び制御情報が偶数の制御バイトとして表現されるように、Ｎは奇数の整数である。かくして、交替するクロックビット配列で結合されるとき、これは、最初のバイトが、常に同様なクロックビットで始まることを確実にする。
【０００９】
Ｎ＋１バイトの最後のバイトのクロックビットは、Ｎ＋１バイトの最初のバイトのクロックビットと反対の極性のものである。これは、受信端末装置が、連続した命令間を識別することを許容し、その命令は、音声データで分散された、２つ又はそれより多い制御バイトを跨がって拡散され得る。この方法は、更に、それぞれの３番目及びそれより高順序のＮ＋１バイトの各々の２番目のビットを、それぞれの３番目及びそれより高順序のＮ＋１バイトの各々のクロックビットとして反対の極性にセットすることを含む。これは、受信端末装置が、同期ビットシーケンスを含む制御バイトからのデータを含む制御バイトを混同することから防止する。
【００１０】
本発明の特徴、目的、及び利点は、同じような参照数字が全体を通して相当するものを識別する図面とともに、以下に述べる詳細な説明からより明白になるだろう。
【００１１】
好ましい実施形態の詳細な説明
図１は、本発明の装置の機能ブロック図を示す。携帯セルラ電話機、ＰＣＳ電話機、ＰＤＡ又は類似装置のような、通信装置１００の選択された部分は、データバス１０１を介して外部付属機器１０２にインタフェース接続して示される。この好ましい実施形態では、データバス１０１は、毎秒１２８キロビット（Ｋｂｐｓ）の例示的データレートを用いる全２重同期シリアルバスである。データバス１０１は、通信装置１００から外部付属機器１０２へ、そして外部付属機器１０２から通信装置１００へ、パルス符号変調（ＰＣＭ）データを運ぶ。
【００１２】
この好ましい実施形態では、通信装置１００の部分（即ち、マイクロプロセッサ１０６、読出レジスタ１０４、書込レジスタ１１２、符号器１０８、復号器１１０及びマルチプレクサ（ＭＵＸ）１１４）のように示される機能ブロック要素は、全て単一の特定用途向け集積回路（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）（ＡＳＩＣ）の中に具現化される。単一のＡＳＩＣの中に、これらの機能ブロックの全てを結合することは、技術的にはよく知られているように、電力消費の低減、寸法の縮小、及びコストの削減を含む、幾つかの利点を持つ。しかしながら、本発明を熟考することで、これらの機能ブロックの幾つか又は全部が、物理的に別々の装置に具現化され、又は望みどおりに分類化され得る。これらの機能ブロックの実際の具現化は、本発明から逸脱することなく、特定用途に基づく設計選択の事柄である。同様に、外部付属機器１０２の部分として示される機能ブロック要素は、単一のＡＳＩＣとして、又は本発明から逸脱することなく物理的に別々の要素に具現化され得る。
【００１３】
このデータバス１０１の好ましいフォーマットは、反復する２つの８ビット、８ＫＨｚタイムスロットのシーケンスを含む。換言すれば、１２８Ｋｂｐｓデータストリームは、毎秒８キロサンプルで、２つのブロックの８ビットサンプルとして、観察され得る。２つの８ビットブロックの１番目は、データサンプルの伝送のために使用される。好ましくは、データサンプルは、圧伸（ｃｏｍｐａｎｄ）されることである。例示的音声応用では、データサンプルは、好ましくは、８ビットμ法則又はＡ法則として圧伸されることである。他の圧縮案（ｃｏｍｐｒｅｓｓｉｏｎ ｓｃｈｅｍｅ）は、技術的に周知であるように使用され得、又はデータは、単に、線形（非圧伸）であり得ることが理解される。２つの８ビットブロックの２番目は、制御命令を伝送するのに使用される。これらの制御命令は、音声認識、音響反響消去（ａｃｏｕｓｔｉｃ ｅｃｈｏ ｃａｎｃｅｌｉｎｇ）、自動利得制御、等の各種モードの動作のためであり得る。
【００１４】
図１から判るように、２つのデータ通路（ｄａｔａ ｐａｔｈ）があって、その通路によって、マイクロプロセッサ１０６は、データバス１０１を介して、外部機器１０２へ制御命令を出し得る。１番目の通路は、マイクロプロセッサ１０６が、それから復号器１１０へ通過させられる８ビット制御バイトを発生するときに始まる。復号器１１０及び符号器１０８は一緒に、１９９５年５月９日発行の“可変レートボコーダ”と題する米国特許第５，４１４，７９６号に記載されているような音声符号器／復号器（ボコーダ）を形成するもので、それは、本発明の譲受人に譲渡され、ここに引用文献として組込まれている。復号器１１０は、マイクロプロセッサ１０６からのこの８ビット制御バイトを８ビットバイト圧伸音声データで結合し、ＭＵＸ１１４を通りデータバス１０１を介して、結合された８ビットバイト（合計１６ビット）を外部付属機器１０２に伝送する。この１番目の通路を使用するとき、マイクロプロセッサ１０６は、データバス１０１を介して復号器１１０の出力を通過するようにＭＵＸ１１４を形成する。この１番目の通路は、例えば、復号器１１０が“オン”（即ち、電力アップされ、音声サンプルを活動的に処理している）のとき、マイクロプロセッサ１０６が音響反響消去モードで制御データを送出するために有用である。
【００１５】
２番目の通路は、マイクロプロセッサ１０６が、それから書込レジスタ１１２へ書込まれる８ビット制御バイトを発生するときに始まる。書込レジスタは、好ましくは、１６ビット幅であることである。もしマイクロプロセッサ１０６が８ＫＨｚと同じ速さでデータを読出し又は書込むことができないならば、それは、単に書込レジスタ１１２の２番目のバイトに８ビット制御バイトを書込むことができるだけである。書込レジスタ１１２は、復号器１１０と同様なボコーダに、同じ場所に配置され得る。８ビット制御バイトは、それからデータバス１０１上へのＰＣＭ割込みに基づき、ＭＵＸ１１４を通りデータバス１０１を介して、伝送される。この２番目の通路で、復号器１１０は、“オン”にされる必要はないことに注目されたい。２番目のデータ通路は、例えば、復号器１１０が“オフ”のときに、マイクロプロセッサ１０６が音声認識モードで制御データを送出するために有用である。
【００１６】
いずれにせよ、圧伸されたデータ（例えば、１番目の８ビットブロックでの音声データ）は、ＡＵＸ ＤＳＰ１１６によってＣＯＤＥＣ１２０へ供給される。ＣＯＤＥＣ１２０は、音声データを復号し、スピーカ１１８を介して再生するために、それをアナログ音声帯域音声信号に変換する。制御バイト（例えば、２番目の８ビットブロックでの制御命令）は、外部付属機器１０２の中の適切な実体へ供給される。例えば、音響反響消去命令は、ＡＵＸ ＤＳＰ１１６へ供給される。
【００１７】
逆方向に（即ち、外部付属機器１０２から通信装置１００へ）、補助ディジタル信号プロセッサ（ＡＵＸ ＤＳＰ）１１６は、１２８Ｋｂｐｓデータバス１０１を介して、符号器１０８及び読出レジスタ１０４の両方へ、２つの８ビット、８ＫＨｚサンプルを送出する。再び、２つの８ビットブロックの１番目は、圧伸されたデータ（例えば、マイクロホン１２２によって感知され、ＣＯＤＥＣ１２０によって符号化された音声データ）を含み、そして２番目の８ビットブロックは、制御データを含む。
【００１８】
好ましくは、読出レジスタ１０４は、１６ビット幅である。１番目及び２番目のタイムスロット（ＰＣＭ及びＡＵＸ ＤＳＰ１１６からの制御バイトの両方）は両方とも、８ＫＨｚ（即ち、新しいサンプルが受信される度に更新する）で、読出レジスタ１０４を更新するだろう。もし、マイクロプロセッサ１０６が、ＰＣＭサンプル（１番目のスロット）を、充分に速く読出すことができないならば、マイクロプロセッサ１０６がそれを読出すことができる前に、サンプルは、上書きされ得る。典型的なマイクロプロセッサ１０６は、そのように速く読出レジスタ１０４を読出すことができない。かくして、好ましい実施形態では、制御バイト（２番目のスロット）は、例えば、１０ｍｓ又は８０回、マイクロプロセッサ１０６がそれを読出すのに充分な時間を許容するために反復される。それは、それから、たとえＰＣＭバイトを無視しなければならないとしても、読出レジスタ１０４の制御バイト位置の中のメッセージを読出すことができる。
【００１９】
この好ましい実施形態では、読出レジスタ１０４は、マイクロプロセッサ１０６の一部分として具現化され得るマイクロプロセッサ読出レジスタであることである。しかしながら、図１では、それは、開示を明快にするために、別々の機能ブロックとして示される。マイクロプロセッサ１０６は、それから、都合のよいときに（即ち、必ずしもデータバス１０１のデータレートに従って同期することなく）、読出レジスタ１０４の内容を読出し得る。この逆のデータ通路は、例えば、音響反響消去モード又は音声認識モードのいずれかのモードで、ＡＵＸ ＤＳＰ１１６がマイクロプロセッサ１０６へ情報を送出するために使用される。
【００２０】
本発明は又、通信装置１００と外部付属装置１０２との間の全２重通信を許容する包括的通信プロトコルを供給する。データバス１０１を介して、全２重のメッセージの使用を要求する通信装置１００又は外部付属装置１０２（例えば、マイクロプロセッサ１０６又はＡＵＸ ＤＳＰ１１６でのソフトウェアルーチン）上で動作する任意の応用は、本発明の通信プロトコルを使用し得る。例えば、音声認識応用又は音響反響消去応用は、このプロトコルを使用し得る。
【００２１】
本発明の新規な通信プロトコルは、音声認識（ＶＲ）、音響反響消去（ＡＥＣ）、音量制御及び音声制御を持つ外部カーキットアダプタに、携帯電話機をインタフェース接続する例示的実施形態に関して、今説明されるだろう。本発明が、他の応用を持つ他の実施形態へ等しく応用可能であることが理解される。しかしながら、開示を簡素にそして明快にするために、本発明は、この例示的実施携帯に関して開示されるだろう。
【００２２】
本発明の例示的実施形態は、マイクロプロセッサ１０６から外部付属機器１０２へ伝達される異なる種類の命令を備える。これらの種類の命令は、下記のものを含む。
【００２３】
１．総称命令（Ｇｅｎｅｒｉｃ Ｃｏｍｍａｎｄ）、
２．マイクロプロセッサ１０６からＡＵＸ ＤＳＰ１１６の中の音声認識ユニット（ＶＲＵ）への命令、
３．マイクロプロセッサ１０６からＡＵＸ ＤＳＰ１１６の中のＡＥＣへの命令、
４．マイクロプロセッサ１０６からＡＵＸ ＤＳＰ１１６への音量制御命令、及び
５．マイクロプロセッサ１０６からＡＵＸ ＤＳＰ１１６への音声制御命令。
【００２４】
マイクロプロセッサ１０６からの全般的命令は、受入れられ、それに基づき、外部付属機器１０２の任意の動作状態の間、ＡＵＸ ＤＳＰ１１６によって作動させられる。これらの全般的命令は、下記のものを含む。
【００２５】
１．ソフトウェアバージョン番号（ＳＶＮ）照会（Ｉｎｑｕｉｒｙ）、
２．カーキット状態（Ｃａｒｋｉｔ Ｓｔａｔｕｓ）照会、
３．承認情報、
４．ゴーツーアイドル（Ｇｏｔｏ Ｉｄｌｅ）モード、
５．ゴーツー交替（Ｇｏｔｏ Ａｌｔｅｒｎａｔｅ）プロトコル、
６．電力低下遅延設定（Ｐｏｗｅｒ Ｄｏｗｎ Ｄｅｌａｙ Ｓｅｔｔｉｎｇ）、及び
７．拡張ソフトウェアバージョン番号照会。
【００２６】
マイクロプロセッサ１０６は、電力上昇後、外部付属機器１０２のソフトウェアバージョン番号を照会するためにソフトウェアバージョン番号照会命令を使用する。ソフトウェアバージョン番号照会命令は、外部付属機器１０２のソフトウェアバージョン番号が音声認識のようなある応用を支持するための正しい改訂のものかどうかを、マイクロプロセッサ１０６が決定することを許容する。
【００２７】
カーキットステータス照会命令は、適切なときにはいつでも、マイクロプロセッサ１０６が、外部付属機器１０２の現状を登録（ｐｏｌｌ ｔｈｅ ｃｕｒｒｅｎｔ ｓｔａｔｕｓ）することを許容する。これは、マイクロプロセッサ１０６が、マイクロプロセッサ１０６とＡＵＸ ＤＳＰ１１６との間の動作モードの一致を点検することを許容する。例えば、この命令は、都合のよいときに、マイクロプロセッサ１０６が、プライバシー送受話器状態（ｐｒｉｖａｃｙ ｈａｎｄｓｅｔ ｓｔａｔｕｓ）、音声通路設置（ａｕｄｉｏ ｐａｔｈ ｓｅｔｕｐ）、ステレオミュート／非ミュート状態（ｓｔｅｒｅｏ ｍｕｔｅ／ｕｎ‐ｍｕｔｅ ｓｔａｔｕｓ）、電力状態及び音量状態についてのそれ自身のメモリを新たにすることを許容する。もし、ＡＵＸ ＤＳＰ１１６によって報告された実際のモードがマイクロプロセッサ１０６によって期待されたものと異なるなら、それからマイクロプロセッサ１０６は、外部付属機器１０２にその動作状態を変更するように命令し得、又はマイクロプロセッサ１０６は、外部付属機器１０２との一致を回復するようにそれ自身の内部状態を変更し得る。
【００２８】
１群の情報が、マイクロプロセッサ１０６によってＡＵＸ ＤＳＰ１１６から受信された後、マイクロプロセッサ１０６は、ＡＵＸ ＤＳＰ１１６へ承認情報命令を送出するだろう。ＡＵＸ ＤＳＰ１１６は、この承認情報命令がマイクロプロセッサ１０６から受信されるまでは、次の群の情報を送出しない。かくして、承認情報命令は、データバス１０１を介する信頼できる情報伝送を備えることになる。
【００２９】
ゴーツーアイドルモード命令は、アイドルモードに入る（即ち、活動的応用をやめる）ように、ＡＵＸ ＤＳＰ１１６に命令する。この命令は、マイクロプロセッサ１０６が、ＡＵＸ ＤＳＰ１１６を任意の動作モードからアイドルモードへ切換えることを許容する。そこには、ＡＵＸ ＤＳＰ１１６をアイドル状態に入るように導き得る２つの条件がある。１番目は、マイクロプロセッサ１０６が、ゴーツーアイドルモード命令を送出するときであり、２番目は、ＡＵＸ ＤＳＰ１１６が、事前に決められた期間に、本発明（以後、より十分に論議されるが）によって使用されるクロック信号を受信しないときである。例示的実施形態では、この事前に決められた期間は、８．７５ｍｓである。
【００３０】
ゴーツー交替プロトコルモード命令は、ここに開示されるように、本発明の通信プロトコルよりむしろ、交替通信プロトコルを使用するように、ＡＵＸ ＤＳＰ１１６に命令する。この交替通信プロトコルは、前世代（ｐｒｅｖｉｏｕｓ ｇｅｎｅｒａｔｉｏｎ）プロトコル、又は付加若しくは分離した特徴及び応用を支持するプロトコルであり得る。
【００３１】
電力低下遅延設定命令は、外部付属機器１０２が外部電力源（カーイグニションのような）に接続されその外部電力源が止められたとき、電話機によって外部付属機器１０２の電力低下作用を遅延させるために使用される。
【００３２】
拡張ソフトウェアバージョン番号照会は、マイクロプロセッサ１０６によってＡＵＸ ＤＳＰ１１６からの拡張バージョンスタンプを照会するために使用される。この例示的実施形態では、拡張バージョンスタンプは、８つのＡＳＣＩＩキャラクタからなる。例えば、これらの８つのＡＳＣＩＩキャラクタは、ＡＵＸ ＤＳＰ１１６ソフトウェア構造（ｂｕｉｌｄ）によって利用されるファイル名を参照して使用され得る。
【００３３】
ＡＵＸ ＤＳＰ１１６に音声認識（ＶＲ）能力を持つ例示的実施形態では、マイクロプロセッサ１０６は、またＡＵＸ ＤＳＰ１１６の中の音声認識ユニット（ＶＲＵ）へ命令を送出する。ＶＲＵの更に詳細な論議は、代理人事件整理番号９９００４９で、ｘｘｘｘｘ，ｘｘｘｘ日出願の“電話機送受話器のための音声認識ユーザインタフェース”と題する米国特許出願第ｘｘ／ｘｘｘ，ｘｘｘ号に与えられ、本発明の譲受人に譲渡され、ここに引用文献として組込まれている。このたった今言及された係属中出願では、ＶＲテンプレート及び相当する電話番号が、ＡＵＸ ＤＳＰ１１６に蓄えられている。かくして、マイクロプロセッサ１０６がＡＵＸ ＤＳＰ１１６へ送出しようとする例示的命令の組は、次のものを含む。
【００３４】
１．ＶＲ初期化
２．ＶＲ認識
３．イエス（ＹＥＳ）（イエスキー）
４．ノー（ＮＯ）（ノーキー）
５．取消／消去（ＣＡＮＣＥＬ／ＣＬＥＡＲ）（取消又は消去キー）
６．次回／続次回（ＮＥＸＴ／ＭＯＲＥ）（次回又は続次回キー）
７．前回（ＰＲＥＶＩＯＵＳ）（前回キー）
８．列ベーシックセット（Ｔｒａｉｎ Ｂａｓｉｃ Ｓｅｔ）
９．列数字セット（Ｔｒａｉｎ Ｄｉｇｉｔ Ｓｅｔ）
１０．強制プログラム（Ｆｏｒｃｅ Ｐｒｏｇｒａｍ）（プログラムキー）
１１．強制再列（Ｆｏｒｃｅ Ｒｅｔｒａｉｎ）（再列キー）
１２．強制列（Ｆｏｒｃｅ Ｔｒａｉｎ）（列キー）
１３．ＶＲメモリリセット（ＶＲ Ｍｅｍｏｒｙ Ｒｅｓｅｔ）
１４．クリア電話帳（Ｃｌｅａｒ Ｐｈｏｎｅｂｏｏｋ）
１５．ＶＲ状態照会（ＶＲ Ｓｔａｔｕｓ Ｉｎｑｕｉｒｙ）
１６．着信呼（Ｉｎｃｏｍｉｎｇ Ｃａｌｌ）
１７．着信ローム呼（Ｉｎｃｏｍｉｎｇ Ｒｏａｍ Ｃａｌｌ）
１８．数字（Ｄｉｇｉｔ）、０‐９、＃（ポンド（Ｐｏｕｎｄ）キー）、＊（スター（Ｓｔａｒ）キー）、休止（ｐａｕｓｅ）
１９．数字列末端（Ｅｎｄ ｏｆ Ｄｉｇｉｔ Ｓｔｒｉｎｇ）
キーパッドのような、ユーザインタフェース（図示せず）からの任意の入力は、マイクロプロセッサ１０６によって翻訳され、通信装置１００と外部付属機器１０２との間の同期を維持するために、ＡＵＸ ＤＳＰ１１６の中のＶＲＵへ伝送される。これは、ユーザからの音声入力を懇請する正しい音声催促を行うように、ＶＲＵが適切に動作することを確実にする。
【００３５】
ＶＲ初期化命令は、アイドルモード（そこでは、ＶＲタスクは、なにも実行されてはいない）からＶＲ待機（Ｓｔａｎｄｂｙ）モードへＡＵＸ ＤＳＰ１１６を駆動するために使用される。ＶＲ認識命令は、常態では、ＶＲ初期化命令の次に来るだろう、そしてＶＲ待機モードから、音声認識タスクを活動的に実行するＶＲ認識モードへ、ＡＵＸ ＤＳＰ１１６を駆動するために使用される。好ましい実施形態では、イエス、ノー、取消／消去、次回／続次回、前回、ポンド、スター、及び休止命令は、キーパッド（図示せず）上の関連するキーのユーザの押下に応えて送出されることである。これは、ＶＲＵからの催促（ｐｒｏｍｐｔ）及びメニュー選択に応えてユーザに手段を供給する。
【００３６】
列ベーシックセット、列数字セット、強制プログラム、強制再列、及び強制列命令は、ＶＲＵの“訓練（ｔｒａｉｎｉｎｇ）”で、認識命令、数字及びネームタグを含む個々のスピーカの音声を認識するために使用される。ＶＲメモリリセット命令は、ネームタグ、関連する電話番号、及びＶＲテンプレートをリセットするために使用される。換言すれば、この命令は、プログラムされた全てのメモリを、ＡＵＸ ＤＳＰ１１６に消させるだろう。クリア電話帳命令は、ネームタグ及び関連する電話番号を両方とも含むユーザ自身の個人的電話帳の全ての見出し（ｅｎｔｒｙ）をリセットするために使用される。クリア電話帳命令は、ＶＲメモリリセット命令とは違って、制御ワードに関連したＶＲテンプレートを消すことはない。
【００３７】
ＶＲ状態照会命令は、マイクロプロセッサ１０６によって、ＶＲＵの現在の状態（例えば、アイドル、待機、又は音声認識モード）を決定するために使用される。着信呼及び着信ローム呼命令は、マイクロプロセッサ１０６によって、ＶＲモードの間に着信呼があるとＡＵＸ ＤＳＰ１１６に通知するために使用される。ＶＲＵは、ユーザからの入力の懇請に応えて、適切な音声催促を行うだろう。数字列末端命令は、マイクロプロセッサ１０６によって、数字列末端（電話番号のような）をＡＵＸ ＤＳＰ１１６に運ぶために使用される。
【００３８】
例示的実施形態では、マイクロプロセッサ１０６は、またＡＵＸ ＤＳＰ１１６の中の音響反響消去器（ＡＥＣ）へ命令を送出する。もし通信装置１００が２重モードアナログ／ＣＤＭＡ無線電話機であるなら、これらのＡＥＣ制御命令は、次のものを含む。
【００３９】
１．ＦＭ ＡＥＣオン
２．ＣＤＭＡ ＡＥＣオン（雑音サプレッサオン）及び
３．ＣＤＭＡ ＡＥＣオン（雑音サプレッサオフ）。
【００４０】
マイクロプロセッサ１０６は、前に説明したＶＲ初期化命令を使用することによって、ＡＥＣモードからＶＲモードへ切換えるように、ＡＵＸ ＤＳＰ１１６に命令し得る。
【００４１】
例示的実施形態では、マイクロプロセッサ１０６は、又、ＰＣＭ音量制御のための命令をＡＵＸ ＤＳＰ１１６へ送出する。これらの命令は、ＡＵＸ ＤＳＰ１１６内で、出力の言葉の音量をディジタル的に調節するために使用される。マイクロプロセッサ１０６は、ＡＵＸ ＤＳＰ１１６へＰＣＭ音量レベルインデックスを送出する。
【００４２】
例示的実施形態では、マイクロプロセッサ１０６はまた、ＡＵＸ ＤＳＰ１１６へ音声制御命令を送出する。これらの命令は、例えば、ユーザの声がＶＲＵによって聞かれ得るように、同様な自動車に設けられたカーステレオをミュート及び非ミュートするために使用される。他の例は、ユーザの音声を聞く被呼者がなくてもユーザが話し得るように、マイクロホン１２２をミュートするプライバシイ送受話器操作命令である。
【００４３】
本発明の例示的実施形態は、又、ＡＵＸ ＤＳＰ１１６からマイクロプロセッサ１０６へ伝達される異なる種類の情報を供給する。これらの種類の情報は、次のものを含む。
【００４４】
１．ソフトウェアバージョン番号（ＳＶＮ）
２．ＶＲモード
３．総称モード（Ｇｅｎｅｒｉｃ Ｍｏｄｅ）、及び
４．拡張ソフトウェアバージョン番号。
【００４５】
ＳＶＮは、前述のマイクロプロセッサ１０６からのソフトウェアバージョン照会命令に応えるように使用される。例示的実施形態では、ＳＶＮの範囲は、十進法で、０から１０２３までである。ＡＵＸ ＤＳＰ１１６は、ＰＣＭクロック信号（以後、より十分に説明されるが）が最初にＡＵＸ ＤＳＰ１１６によって検出された後に、プライバシイ送受話器状態及びＶＲ状態のような他の情報と一緒に、ＳＶＮを自発的にマイクロプロセッサ１０６へ報告し得る。
【００４６】
前に略述のマイクロプロセッサ１０６からＡＵＸ ＤＳＰ１１６へのＶＲモード命令に基づき、ＡＵＸ ＤＳＰ１１６の中のＶＲＵがマイクロプロセッサ１０６へある情報を返却しなければならないことは、容易に気が付き得る。例えば、ＡＵＸ ＤＳＰ１１６は、音声ダイヤリングのための数字を届ける数字列末端命令で終了させられる数字列を送出するＶＳＮ及びＶＷＮ（語彙ワード番号（Ｖｏｃａｂｕｒａｌｙ Ｗｏｒｄ Ｎｕｍｂｅｒ））を伝送し得る。それはまた、ＶＲ状態を報告し、そしてＶＲモードで動作している間ユーザを案内するために適切な可視ユーザフィードバック（例えば、メニューおよびメッセージ）を供給する通信装置１００に表示（図示せず）を懇請し得る。代りに、ＡＵＸ ＤＳＰ１１６は、ＶＳＮ及びＶＷＮメッセージに比較して、トラフィックを減少しそして音声ダイアリング処理を促進するためにＶＲ数字及び数字列末端命令を使用し得る。しかしながら、これは、制御バイトではなく、数字のみに限定される。
【００４７】
総称モード情報は、次のものを含む。
【００４８】
１．プライバシイ送受和器オフフック／オンフック
２．現在の音声通路
３．ＰＣＭ音量制御
４．電力状態
５．ステレオミュート／非ミュート、及び
６．カーキットモード。
【００４９】
これらの群の各々は、各種の動作パラメータ及び外部付属機器１０２の状態についての情報を中継する。この情報は、マイクロプロセッサ１０６による特定の照会で、ＡＵＸ ＤＳＰ１１６からマイクロプロセッサ１０６へ供給され得る。更に、ＡＵＸ ＤＳＰ１１６は、状態の変化で、前の情報の幾らか又は全部を自発的に報告し得る。例えば、プライバシイ送受和器の位置が変化するとき、電力状態が変化するとき、データ検出状態が変化するとき、又はＶＲＵがその動作状態を変化するとき、である。
【００５０】
前に言及したように、拡張ＳＶＮ情報は、８つのＡＳＣＩＩキャラクタからなるバージョンスタンプとしてＡＵＸ ＤＳＰ１１６に蓄積される。例えば、バージョンスタンプは、ＤＳＰソフトウェアソースファイルのファイルネームを符号化するために使用され得る。拡張ＳＶＮ情報は、マイクロプロセッサ１０６が前述の拡張ＳＶＮ照会命令を伝送するときにのみ報告される。
【００５１】
今、図２Ａ及び２Ｂを参照すると、データバス１０１上で使用される信号フォーマットのタイミング図が示されている。図２Ａは、２つの８ビットタイムスロットの１番目のタイムスロットのためのタイミング図を示し、そして図２Ｂは、２つの８ビットタイムスロットの２番目のタイムスロットのためのタイミング図を示す。説明の明快性及び連続性のために、図２Ａと図２Ｂとの間には、いくらかの重複があることに注目されたい。前述したように、図２Ａに示された１番目のタイムスロットは、音声データのようなμ法則符号化データを伝えるために使用される。図２Ｂに示された２番目のタイムスロットは、前述した制御命令及び情報群のような、制御データ及び情報データを伝えるために使用される。
【００５２】
図２Ａ及び２Ｂの両方から判るように、ＰＣＭクロックは、好ましくは、１２８ＫＨｚクロック信号である。別々の信号、ＰＣＭ ＳＹＮＣは、好ましくは、８ＫＨｚ同期信号である。図２Ａでは、ＰＣＭ ＳＹＮＣ信号は、１番目のタイムスロットについては低い。図２Ｂでは、ＰＣＭ ＳＹＮＣ信号は、２番目のタイムスロットについては高い。図２Ａ及び２Ｂの信号ＰＣＭ ＤＡＴＡ ＯＵＴ及びＰＣＭ ＤＡＴＡ ＩＮは、データバス１０１を跨いで、実際の情報データを伝えるために使用される。図２Ａ及び２Ｂでは両方とも、ＰＣＭ ＤＡＴＡ ＯＵＴ及びＰＣＭ ＤＡＴＡ ＩＮ信号は、伝えているデータビットの値に従って、各データビットについて高い状態又は低い状態のいずれかであるように示されている。
【００５３】
図２Ａでは、ＰＣＭ ＤＡＴＡ ＯＵＴは、データビット、Ｄ７／、Ｄ６／、Ｄ５／、Ｄ４／、Ｄ３／、Ｄ２／、Ｄ１／、及びＤ０／、から構成されるように示されている。同様に、図２Ａでは、ＰＣＭ ＤＡＴＡ ＩＮは、データビット、Ｄ７、Ｄ６、Ｄ５、Ｄ４、Ｄ３、Ｄ２、Ｄ１、及びＤ０、から構成されるように示されている。これらのデータビットは、通信装置１００と外部付属機器１０２との間で、μ法則符号化音声データを伝える８ビットの１番目のタイムスロットを表す。これらのビットは、データバス１０１を跨いで、ＰＣＭクロック信号によって直列に時間合わせされる。信号ＰＣＭ ＤＡＴＡ ＯＵＴは、通信装置１００から外部付属機器１０２への方向に流れる。信号ＰＣＭ ＤＡＴＡ ＩＮは、外部付属機器１０２から通信装置１００へと逆の方向に流れる。ＰＣＭ ＣＬＯＣＫ信号及びＰＣＭ ＳＹＮＣ信号は両方とも、通信装置１００から外部付属機器１０２への方向に流れる。
【００５４】
１番目の８ビットタイムスロットの終りで、２番目の８ビットタイムスロットが始まる。２番目の８ビットタイムスロットは、図２Ｂに示される。図２Ｂでは、ＰＣＭ ＤＡＴＡ ＯＵＴは、Ｃｌｏｃｋ／の単一のクロックビット、並びに、Ｄａｔａ６／、Ｄａｔａ５／、Ｄａｔａ４／、Ｄａｔａ３／、Ｄａｔａ２／、Ｄａｔａ１／、及びＤａｔａ０／、の７つのデータビットから構成されているように示されている。これらのクロック及びデータビットは、前述したような、マイクロプロセッサ１０６からＡＵＸ ＤＳＰ１１６への命令及び制御データを伝える２番目の８ビットタイムスロットを表す。Ｃｌｏｃｋ／ビットは、タイムスロットを跨いでデータをラッチ（ｌａｔｃｈ）し、そして結合するために使用される。Ｄａｔａ６／‐Ｄａｔａ０／ビットは、マイクロプロセッサ１０６からの制御情報を累積するために使用される各タイムスロットにおいて、サンプル当り７ビットである。同様に、信号ＰＣＭ ＤＡＴＡ ＩＮは、Ｃｌｏｃｋの単一のクロックビット、並びに、Ｄａｔａ６、Ｄａｔａ５、Ｄａｔａ４、Ｄａｔａ３、Ｄａｔａ２、Ｄａｔａ１、及びＤａｔａ０、の７つのデータビットから構成されているように示されている。これらのクロック及びデータビットは、前述したような、ＡＵＸ ＤＳＰ１１６からマイクロプロセッサ１０６への情報及び照会応答（ｉｎｑｕｉｒｙ ｒｅｓｐｏｎｓｅ）データを伝える２番目の８ビットタイムスロットを表す。
【００５５】
ＡＵＸ ＤＳＰ１１６へのマイクロプロセッサ１０６の方向で、２番目の８ビットタイムスロットによって伝えられる情報のフォーマットは、Ｎ＋１バイト命令については、下の表１に記述されている。
【００５６】
【表１】
Ｎ＋１バイト命令についてのビット構成

表１から判るように、マイクロプロセッサ１０６からの任意の命令の最初のバイト（Ｂｙｔｅ０）は、０（低）にセットされているＣｌｏｃｋビットで始まる。代りに、それは、異なる実施形態では、高にセットされ得るだろう。しかしながら、表１から判るように、各バイトのＣｌｏｃｋビットは、ＡＵＸ ＤＳＰ１１６が、タイムスロットを跨ぐ命令と接触を保つことを許容するように交替する。次にくる任意の命令の最初のバイトの７つのビットは、同期ビットＳ６、Ｓ５、Ｓ４、Ｓ３、Ｓ２、Ｓ１、及びＳ０である。これらの同期ビットは、一緒に、同期ヘッダを形成する。例示的実施形態では、命令パケットのための同期ヘッダは、ビットパターン‘１１１１１１０’（１６進法で０ｘ７ｅ）である。表１の同期ビットは、別々の信号である図２Ａ及び２ＢのＰＣＭ ＳＹＮＣ信号と識別されることに注目されたい。
【００５７】
次にくる任意の命令のバイト（Ｂｙｔｅ１）は、前のバイトを開始するために使用されたのとは反対のＣｌｏｃｋビットで始まる。ここでは、前のバイトは、Ｃｌｏｃｋビット‘０’で始まったので、Ｂｙｔｅ１は、Ｃｌｏｃｋビット ‘１’で始まる。次にくるバイトの３つのビットは、モードビットＭ２、Ｍ１、及びＭ０である。これらのモードビットは、マイクロプロセッサ１０６によって伝送されている命令の種類又は型を同定（ｉｄｅｎｔｉｆｙ）するために使用される。例示的実施形態では、モードビット構成は、下の表２で与えられる。
【００５８】
【表２】
モードビット構成

再度、表１を参照すると、Ｂｙｔｅ１の残りのビット、Ｄ３、Ｄ２、Ｄ１、及びＤ０は、実際の命令を伝えるために使用されるデータビットであり、その命令の定義は、前のモードビット値に依存する。換言すれば、モードビット［Ｍ２‐Ｍ０］の各結合について、データビット［Ｄ３‐Ｄ０］は、異なる命令を表す。前述の各命令は、モードビット及びデータビットの異なる結合によって表される。長さで２バイトより大きい命令は、又、データバイトの付加数上に加算されることによって、表１に略述されたフォーマットで供給される。これらの付加的データバイトの各々について、モードビットとデータビットとの結合が予備の同期ビット（ｒｅｓｅｒｖｅｄ ｓｙｎｃ ｂｉｔ）パターン‘１１１１１１０’（１６進法で０ｘ７ｅ）を複写するのを防止するために、Ｄａｔａ６のビット値が‘０’にセットされていることは、注目すべきである。
【００５９】
マイクロプロセッサ１０６の命令が常に偶数のバイト（即ち、Ｎ＋１は、表１では偶数である）から構成され、そして常に同期バイト０ｘ７ｅ（１６進法（ｈｅｘ））で開始することは、又、注目すべきである。命令当りのバイトの偶数の合計数は、任意の命令が‘１’にセットされたＣｌｏｃｋビットで終るだろうことを確実にする。これは、任意の命令の最後のバイトが、新しいブロックの命令バイト（命令バイトは、Ｃｌｏｃｋビット‘０’で始まるだろう）の始まりであったかどうか、に関しての混乱を防止する。
【００６０】
各種の例示的モードについてのデータビットの例示的構成は、下の表３‐８に示されている。
【００６１】
【表３】
モード０命令のデータビット定義

【表４】
モード１命令のデータビット定義

【表５】
モード２命令のデータビット定義

【表６】
モード３命令のデータビット定義

【表７】
モード４命令のデータビット定義

【表８】
モード５命令のデータビット定義

１つの同期バイトを含む各マイクロプロセッサ１０６の命令についての命令バイトの合計数が偶数であることは、再度、注目すべきである。これは、ＳｙｎｃバイトのＣｌｏｃｋビットが、常に‘０’であることを確実にする。それによって、ＡＵＸ ＤＳＰ１１６での命令バイトの統合を容易にする。更に、マイクロプロセッサ１０６からＡＵＸ ＤＳＰ１１６への、２つの型の承認命令がある。これらは、ＡＣＫ＿０及びＡＣＫ＿１として、上の表３にリストされている。ＡＣＫ＿０は、マイクロプロセッサ１０６によって、Ｃｌｏｃｋビット‘０’を持つＡＵＸ ＤＳＰ１１６からのバイトを承認するために使用され、一方において、ＡＣＫ＿１は、マイクロプロセッサ１０６によって、Ｃｌｏｃｋビット‘１’を持つＡＵＸ ＤＳＰ１１６からのバイトを承認するために使用される。マイクロプロセッサ１０６は、周期的にＡＣＫ命令を反復する。これは、データバス１０１を介するマイクロプロセッサ１０６とＡＵＸ ＤＳＰ１１６との間の能力デッドロックを防止する。
【００６２】
ＡＵＸ ＤＳＰ１１６は、マイクロプロセッサ１０６からの上記の命令及び情報データを復号し、そしてそれらに従って適切に動作する。ＡＵＸ ＤＳＰ１１６がこれらの命令及び情報を正しく復号するために、受信されたバイトの数を計数することによって、いつこれらのフォーマットが妥当であるかを決定しなければならない。前述のプロトコルに従えば、着信する情報（例えば、命令）の群は、８つの連続したビットが受信されるときにのみ妥当であることは明白である。もし、８つより少ない連続したビットが受信されるなら、それらは廃棄され、そしてＡＵＸ ＤＳＰ１１６は、計数を再開するだろう。更に、もし、妥当な情報の群（即ち、全部で８つの連続したビット）は受信されるが、しかし命令が前述のプロトコルの範囲内にないならば、それは廃棄されることになるだろう。
【００６３】
本発明は、又、ＡＵＸ ＤＳＰ１１６からマイクロプロセッサ１０６への伝送のためのプロトコルを供給する。前述したように、それは、マイクロプロセッサ１０６からＡＵＸ ＤＳＰ１１６への伝送のためのプロトコルに非常に似通っている。しかしながら、そこには注目される確かな相違がある。
【００６４】
下の表９は、ＡＵＸ ＤＳＰ１１６からマイクロプロセッサ１０６へのＮ＋１バイトのメッセージについてのビット構成を示す。前に略述したＡＵＸ ＤＳＰ１１６からマイクロプロセッサ１０６への任意のメッセージは、表９のビット構成を使用して伝送され得る。
【００６５】
【表９】
（Ｎ＋１）バイトメッセージのビット構成

表９を前の表１にたとえてみると判るように、ＡＵＸ ＤＳＰ１１６からマイクロプロセッサ１０６への任意のメッセージの１番目のバイト（Ｂｙｔｅ０）は、Ｃｌｏｃｋビット‘０’よりむしろＣｌｏｃｋビット‘１’で始まるという１つの相違がある。更に、ＡＵＸ ＤＳＰ１１６からマイクロプロセッサ１０６への任意のメッセージの最後のバイト（Ｎが奇数のところでは、ＢｙｔｅＮ）は、Ｃｌｏｃｋビット‘１’よりむしろＣｌｏｃｋビット‘０’で始まるだろう。前に注目したように、それは、このＣｌｏｃｋビットの交替（ａｌｔｅｒｎａｔｉｎｇ）であって、そして、マイクロプロセッサ１０６が、受信されたメッセージを正確に追跡し、そして数バイトに亘って多バイト（ｍｕｌｔｉ‐ｂｙｔｅ）メッセージを累積することを許容する、メッセージの１番目のバイトに使用されるような、反対のクロックビットを使用するメッセージの最後のバイトである。
【００６６】
例示的実施形態では、ＡＵＸ ＤＳＰ１１６からマイクロプロセッサ１０６への同期ビット［Ｓ６‐Ｓ１］は、マイクロプロセッサ１０６からＡＵＸ ＤＳＰ１１６への方向について前に示されたものとは異なる。例示的実施形態では、ＡＵＸ ＤＳＰ１１６からの同期ビット［Ｓ６‐Ｓ１］は、‘１００１１００’である。前に注目したように、これらの同期ビット［Ｓ６‐Ｓ１］は、ＡＵＸ ＤＳＰ１１６からマイクロプロセッサ１０６への２つの別々の多バイトメッセージを分離するために役に立つ。
【００６７】
表９のモードビット［Ｍ２‐Ｍ０］は、前の表１のものと同様な目的に役に立つ。下の表１０は、ＡＵＸ ＤＳＰ１１６からマイクロプロセッサ１０６へのメッセージについてのモードビット構成を示す。１番目の情報群の後のデータビットが、Ｄａｔａ６がＣｌｏｃｋ／に等しくなるようにセットされることは、注目すべきである。これは、Ｍｏｄｅ ＢｉｔｓプラスＤａｔａ Ｂｉｔｓシーケンスが、予約された同期ビットパターン０ｘＣＣ（１６進法）を模倣することを防止する。Ｍｏｄｅ０（例えば、Ｍ２、Ｍ１、Ｍ０の全てが０にセツトされたもの）は、許容されないので、情報群１が０ｘ００パターンではあり得ない。１番目の８ビットタイムスロットでμ法則データが０ｘ００であり、そして２番目の８ビットタイムスロットでメッセージデータも又０ｘ００である、１６ビットフレームを持つことは、望ましくない。この全０シーケンスが、外部付属機器１０２がデータバス１０１から切離されているように、誤解され得る。
【００６８】
【表１０】
モードビット構成

異なるモードの各々について、下記の諸表に略述されるように、データビットは、異なる意味を持つ。Ｍｏｄｅ１、即ち［Ｍ２‐Ｍ０］＝０ｘ１、について、データビットは、総称モード（Ｇｅｎｅｒｉｃ Ｍｏｄｅ）及び状態情報を運ぶのに使用される。Ｇｅｎｅｒｉｃ Ｍｏｄｅでのメッセージのデータフォーマットは、下の表１１に示すように、４バイトメッセージである。状態についてのＭｏｄｅ１の命令は、ディスプレイ（図示せず）上にユーザに表示さるべき状態の変化があると、ＡＵＸ ＤＳＰ１１６によって自発的に送出され得る。例えば、イグニション状態変化、プライバシイ送受話器状態変化、又はＶＲＵ状態変化である。
【００６９】
【表１１】
モード１メッセージでのデータビット定義

Ｍｏｄｅ２について、メッセージは、語彙セット番号（ＶＳＮ）及び語彙ワード番号（ＶＷＮ）を使用するＶＲ Ｍｏｄｅメッセージである。語彙ワードは、語彙セットに区分される。各語彙ワードは、ＶＳＮ及びＶＷＮで表される。ＶＳＮ及びＶＷＮへの語彙ワードのマッピングは、表１２に示される。各ＶＳＮとＶＷＮとの結合について、データパケットを完成するために、４つの情報群（バイト）を要求する。この４バイトメッセージについてのデータビットのフォーマットは、下の表１２に述べられ、そこでは、［Ｄ４‐Ｄ０］は、ＶＳＮ（０ｘ０‐０ｘ１Ｆ）であり、そして［Ｄ１５‐Ｄ５］は、ＶＷＮ（０ｘ０‐０ｘ７ＦＦ）である。
【００７０】
【表１２】
ＶＳＮ＋ＶＷＮへの語彙ワードのマッピング

Ｍｏｄｅ３メッセージは、ＳＶＮメッセージである。Ｍｏｄｅ３メッセージについてのデータフォーマットは、下の表１３に示される。Ｍｏｄｅ３メッセージは、４バイトメッセージである。Ｍｏｄｅ３メッセージは、ＰＣＭ ＣＬＯＣＫ信号（図２）が、ＡＵＸ ＤＳＰ１１６によって最初に検出されたとき、ＡＵＸ ＤＳＰ１１６によって自発的に送出され得、そしてそれは、外部付属機器１０２が、通信装置１００に丁度結合されたことを示す。
【００７１】
【表１３】
モード３メッセージについてのデータビット定義

Ｍｏｄｅ４メッセージは、ＶＲ Ｄｉｇｉｔｓメッセージである。Ｍｏｄｅ４メッセージについてのデータフォーマットは、下の表１４に示される。Ｍｏｄｅ４メッセージは、２バイトメッセージである。
【００７２】
【表１４】
モード４メッセージについてのデータビット定義

Ｍｏｄｅ５メッセージは、ＶＲ状態（ＶＲ Ｓｔａｔｕｓ）メッセージである。Ｍｏｄｅ５メッセージのデータフォーマットは、下の表１５に示される。Ｍｏｄｅ５メッセージは、４バイトメッセージである。下の表１５に、Ｇｒｏｕｐ ０及びＧｒｏｕｐ １の２つのＧｒｏｕｐがあることは、注目すべきである。ＶＲ状態照会（ＶＲ Ｓｔａｔｕｓ Ｉｎｑｕｉｒｙ）がＡＵＸ ＤＳＰ１１６によって受信されたとき、Ｇｒｏｕｐ０メッセージは、今現在のＶＲ状態を反映するように、報告されるだろう。Ｇｒｏｕｐ１メッセージは、適切なときはいつでも、自発的に報告されるだろう。
【００７３】
【表１５】
モード５メッセージについてのデータビット定義

Ｍｏｄｅ６メッセージは、拡張ＳＶＮ（Ｅｘｔｅｎｄｅｄ ＳＶＮ）メッセージである。Ｍｏｄｅ６メッセージのデータフォーマットは、下の表１６に示される。拡張ＳＶＮメッセージは、１０バイトメッセージである。５２個のデータビットは、拡張ＳＶＮデータを表すために使用され、そしてそれは、前に注目したように、８つのＡＳＣＩＩキャラクタから構成される。‘０’キャラクタ（１６進法で０ｘ３０）からの各キャラクタのＡＳＣＩＩコードのオフセットは、メッセージの最後の８バイトで符号化される。
【００７４】
【表１６】
モード６メッセージについてのデータビット定義

マイクロプロセッサ１０６からＡＵＸ ＤＳＰ１１６への命令を用いるように、ＡＵＸ ＤＳＰ１１６からマイクロプロセッサ１０６への全てのメッセージは、偶数のバイトから構成される。しかしながら、ＡＵＸ ＤＳＰ１１６からマイクロプロセッサ１０６へのメッセージは、‘１’にセットされたＣｌｏｃｋビットを伴うバイト０ｘＣＣで始まり、そして‘０’にセットされたＣｌｏｃｋビットを持つ最後のバイトで終る。かくして、各メッセージは、少なくとも、２バイトメッセージであることになる。
【００７５】
ＡＵＸ ＤＳＰ１１６からマイクロプロセッサ１０６へ送出されるメッセージバイトは、マイクロプロセッサ１０６によって承認される。ＡＵＸ ＤＳＰ１１６は、もし、相当する承認命令が受信されないなら、次のメッセージバイトを送出しない。その結果、読出レジスタ１０４（図１）の内容は、マイクロプロセッサ１０６が、その内容を読み、そして承認命令を送出するまでは、変化しない状態のままである。これは、マイクロプロセッサ１０６が、読出レジスタ１０４の内容を読み損なわないことを、確実にする。
【００７６】
ＡＵＸ ＤＳＰ１１６からマイクロプロセッサ１０６への任意のメッセージバイトは、全部０（０ｘ００）のバイトではないだろう。もし、０ｘ００μ法則データバイトと結合して、外部付属機器１０２がデータバス１０１に結合されていないと、このバイトが誤った表示を引き起こし得るだろう、というのがその理由である。
【００７７】
かくして、本発明は、全２重で確実に動作する、通信装置と外部付属機器との間の通信プロトコルを供給する。好ましい実施形態についての前の説明は、技術的に熟知している任意の人に、本発明の実施又は使用を可能にするように供給される。これらの実施形態への各種の修正は、技術的に熟知している人達には容易に明白であり、そして、ここに定義された全般的原理は、創意に富む能力を使用しなくても他の実施形態に応用され得る。かくして、本発明は、ここに示された実施形態に限定されるものではなく、ここに開示された原理及び新規な特徴に一致する最大の範囲に及ぶものとする。
【図面の簡単な説明】
【図１】 本発明の装置の機能ブロック図である。
【図２Ａ】 本発明の例示的実施形態のタイミング図である。
【図２Ｂ】 本発明の例示的実施形態のタイミング図である。
【符号の説明】
１００…通信装置 １０１…データバス １０２…外部付属機器 １０４…読出レジスタ １０６…マイクロプロセッサ １０８…符号器 １１０…復号器 １１２…書込レジスタ １１４…マルチプレクサ １１６…補助ディジタル信号プロセッサ １１８…スピーカ １２０…符号器／復号器（ＣＯＤＥＣ） １２２…マイクロホン

Claims (20)

1. データバスを介して通信装置と外部付属機器との間で音声データ及び制御データの両方を通信する方法において、
   ビットのシーケンスを、１番目のタイムスロット及び２番目のタイムスロットの反復するシーケンスにフォーマット化し、
   前記１番目のタイムスロットの中で前記音声データを伝送し、
   前記２番目のタイムスロットの中で前記制御データを伝送する、
   ステップを含み、
   前記２番目のタイムスロットの各々の１番目のビットは、連続した２番目のタイムスロット間では、高い値と低い値との間を交替するクロックビットを含む方法。
2. 前記２番目のタイムスロットのシーケンスは、Ｎ＋１バイトを含み、前記Ｎ＋１バイトの最初のバイトは、更に同期ビットシーケンスを含む請求項１の方法。
3. ２番目の前記Ｎ＋１バイトは、前記Ｎ＋１バイトの残余の意味を定義するためのモードビットを含む請求項２の方法。
4. Ｎは、奇数の整数である請求項３の方法。
5. 前記Ｎ＋１バイトの最後のバイトの前記クロックビットは、前記Ｎ＋１バイトの前記最初のバイトの前記クロックビットと反対の極性のものである請求項４の方法。
6. 前記Ｎ＋１バイトのそれぞれ３番目及びより高順序の各々の２番目のビットを、前記Ｎ＋１バイトの前記それぞれの３番目及びより高順序の各々の前記クロックビットに対して反対の極性にセットするステップを更に含む請求項５の方法。
7. 音声データ及び制御データの両方を通信する装置において、
   マイクロプロセッサを持つ通信装置と、
   外部付属装置へ前記音声データ及び前記制御データを供給するための前記通信装置に結合されたデータバスと、
   を含み、
   前記マイクロプロセッサは、ビットのシーケンスを、１番目のタイムスロット及び２番目のタイムスロットの反復するシーケンスにフォーマット化し、前記１番目のタイムスロットの中で前記音声データをそして前記２番目のタイムスロットの中で前記制御データを伝送し、前記２番目のタイムスロットの各々の１番目のビットは、連続した２番目のタイムスロット間では、高い値と低い値との間を交替するクロックビットを含む装置。
8. ２番目のタイムスロットの前記シーケンスは、Ｎ＋１バイトを含み、前記Ｎ＋１バイトの最初のバイトは、更に同期ビットシーケンスを含む請求項７の装置。
9. ２番目の前記Ｎ＋１バイトは、前記Ｎ＋１バイトの残余の意味を定義するためのモードビットを含む請求項８の装置。
10. Ｎは、奇数の整数である請求項９の装置。
11. 前記Ｎ＋１バイトの最後のバイトの前記クロックビットは、前記Ｎ＋１バイトの前記最初のバイトの前記クロックビットと反対の極性のものである請求項１０の装置。
12. 前記Ｎ＋１バイトのそれぞれ３番目及びより高順序の各々の２番目のビットを、前記Ｎ＋１バイトの前記それぞれ３番目及びより高順序の各々の前記クロックビットに対して反対の極性にセットするステップを更に含む請求項１１の装置。
13. 音声データ及び制御データの両方を通信する装置において、
    ディジタル信号プロセッサを持つ外部付属機器と、
    通信装置へ前記音声データ及び前記制御データを供給するためのデータバスと、を含み、
    前記ディジタル信号プロセッサは、ビットのシーケンスを、１番目のタイムスロット及び２番目のタイムスロットの反復するシーケンスにフォーマット化し、前記１番目のタイムスロットの中で前記音声データをそして前記２番目のタイムスロットの中で前記制御データを伝送し、前記２番目のタイムスロットの各々の１番目のビットは、連続した２番目のタイムスロット間では、高い値と低い値との間を交替するクロックビットを含む装置。
14. ２番目のタイムスロットの前記シーケンスは、Ｎ＋１バイトを含み、前記Ｎ＋１バイトの最初のバイトは、更に同期ビットシーケンスを含む請求項１３の装置。
15. ２番目の前記Ｎ＋１バイトは、前記Ｎ＋１バイトの残余の意味を定義するためのモードビットを含む請求項１４の装置。
16. Ｎは、奇数の整数である請求項１５の装置。
17. 前記Ｎ＋１バイトの最後のバイトの前記クロックビットは、前記Ｎ＋１バイトの前記最初のバイトの前記クロックビットと反対の極性のものである請求項１６の装置。
18. 前記Ｎ＋１バイトのそれぞれ３番目及びより高順序の各々の２番目のビットを、前記Ｎ＋１バイトの前記それぞれ３番目及びより高順序の各々の前記クロックビットに対して反対の極性にセットするステップを更に含む請求項１７の装置。
19. 前記２番目のタイムスロットの発生の事前決定された回数のために、同様な制御データバイトを反復して伝送するステップを更に含む請求項１の方法。
20. 前記ディジタル信号プロセッサは、前記２番目のタイムスロットの発生の事前決定された回数のために、同様な制御データバイトを反復して伝送する請求項１３の装置。

Images