JP4557474B2 - カラー信号補正回路及び画像読取装置 - Google Patents
カラー信号補正回路及び画像読取装置 Download PDFInfo
- Publication number
- JP4557474B2 JP4557474B2 JP2001277152A JP2001277152A JP4557474B2 JP 4557474 B2 JP4557474 B2 JP 4557474B2 JP 2001277152 A JP2001277152 A JP 2001277152A JP 2001277152 A JP2001277152 A JP 2001277152A JP 4557474 B2 JP4557474 B2 JP 4557474B2
- Authority
- JP
- Japan
- Prior art keywords
- color
- signal
- monochrome
- scanning direction
- correction circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Facsimile Scanning Arrangements (AREA)
- Editing Of Facsimile Originals (AREA)
- Facsimile Image Signal Circuits (AREA)
- Color Image Communication Systems (AREA)
- Image Processing (AREA)
- Facsimile Heads (AREA)
Description
【発明の属する技術分野】
本発明はカラー信号補正回路及び画像読取装置に関し、例えば、カラー原稿対応の複写機、画像処理複合機(プリンタ機能やFAX機能や複写機機能などを有するもの)、イメージスキャナなどの画像読取構成を有する装置に適用し得るものである。
【0002】
【従来の技術】
カラー原稿対応の複写機などにおいては、従来、図17に示すような1次元イメージセンサ装置(以下、3ラインCCD装置と呼ぶ)や、図18に示すような1次元イメージセンサ装置(以下、4ラインCCD装置と呼ぶ)が適用されていた。
【0003】
図17において、3ラインCCD装置1−3は、3原色R、G、B毎の画像読取構成からなり、各画像読取構成はそれぞれ、フォトダイオードアレイ2R、2G、2Bと、2個(2チャンネル)のシフトゲート3RO及び3RE、3GO及び3GE、3BO及び3BEと、2個(2チャンネル)のCCDアナログシフトレジスタ4RO及び4RE、4GO及び4GE、4BO及び4BEと、2個(2チャンネル)のリセットゲート5RO及び5RE、5GO及び5GE、5BO及び5BEと、2個(2チャンネル)のクランプ回路6RO及び6RE、6GO及び6GE、6BO及び6BEと、2個(2チャンネル)のアンプ7RO及び7RE、7GO及び7GE、7BO及び7BEとを有している。
【0004】
なお、符号末尾に「O」が付与されているチャンネルの構成要素は、フォトダイオードアレイ2R、2G、2Bにおける奇数番目のフォトダイオードの蓄積電荷を処理するものであり、符号末尾に「E」が付与されているチャンネルの構成要素は、フォトダイオードアレイ2R、2G、2Bにおける偶数番目のフォトダイオードの蓄積電荷を処理するものである。
【0005】
各フォトダイオードアレイ2R、2G、2Bにはそれぞれ、図示は省略しているが、担当する原色用の色フィルタを介して、白色光を原稿に照射した際の原稿からの反射光が到達するようになされている。各フォトダイオードアレイ2R、2G、2Bはそれぞれ、主走査方向に所定数のフォトダイオードが配置されており、受光光量に応じた電荷を蓄積する(光電変換する)ものである。フォトダイオードアレイ2R、2G、2Bを構成している各フォトダイオードの受光面積は、全て同一になされている。
【0006】
各フォトダイオードアレイ2R、2G、2Bの蓄積電荷は、ゲート制御信号SH−R、SH−G、SH−Bに応じて開状態になった、対応するシフトゲート3RO、3RE、3GO、3GE、3BO、3BEを介して、対応するCCDアナログシフトレジスタ4RO、4RE、4GO、4GE、4BO、4BEに移行される。
【0007】
各CCDアナログシフトレジスタ4RO、4RE、4GO、4GE、4BO、4BEは、移行された蓄積電荷を、クロック信号に応じて、シリアル信号(1次元画像信号)として出力する。この際、各フォトダイオード(画素)毎の信号が他の画素に影響を与えないように、リセットゲート5RO、5RE、5GO、5GE、5BO、5BEを介して、リセット処理された後に次の画素の信号が出力される。その後、各クランプ回路6RO、6RE、6GO、6GE、6BO、6BEによってクランプされ、さらに、対応するアンプ7RO、7RE、7GO、7GE、7BO、7BEによって増幅されて出力される。
【0008】
図17との同一、対応部分に同一、対応符号を付して示す図18において、4ラインCCD装置1−4は、3原色R、G、B毎の画像読取構成に加え、モノクロ(B/W)用の画像読取構成を有する。
【0009】
この従来例の場合、3原色R、G、B用の画像読取構成は1チャンネル構成であり、モノクロ用の画像読取構成は2チャンネル構成である。
【0010】
チャンネル数の相違などを除けば、各画像読取構成の構成要素は、上述した3ラインCCD装置1−3の場合と同様である。
【0011】
この4ラインCCD装置1−4においても、フォトダイオードアレイ2R、2G、2B、2B/Wを構成している各フォトダイオードの受光面積は、全て同一になされている。
【0012】
ところで、カラー原稿対応の複写機などにおいては、原稿の読取モードとして、カラー原稿を読み取る際のカラーモードと、モノクロ原稿を読み取る際のモノクロモードとがある。
【0013】
上述した3ラインCCD装置1−3を適用した複写機においては、カラーモードもモノクロモードも、3原色R、G、Bの光電変換構成からの出力を用いてその後の処理を行っている。すなわち、モノクロモードにおいては、得られた3原色信号(R、G、B出力)からモノクロ信号を合成して得て、その後の処理を行っている。
【0014】
これに対して、4ラインCCD装置1−4を適用した複写機においては、カラーモードでは3原色R、G、Bの画像読取構成からの出力を用いてその後の処理を行い、モノクロモードではモノクロの画像読取構成からの出力を用いてその後の処理を行っている。
【0015】
【発明が解決しようとする課題】
しかしながら、上述したような1次元イメージセンサ装置を適用した従来の画像読取装置は、以下のような課題を有するものであった。
【0016】
3ラインCCD装置1−3においては、R、G、Bの光成分を選択させる色フィルタでの光減衰を考慮して、各フォトダイオードの受光面積が大きくなされている。そのため、3ラインCCD装置1−3が大型化し、コストが高いものとなっていた。
【0017】
これを避けようとすると、各フォトダイオードの受光面積を小さくしなければならない。受光面積を小さくした場合において、カラーモードでの副走査方向の移動速度をモノクロモードと同様にしたときには、小さい受光面積のためにカラー画質が低下する。
【0018】
また、カラーモードにおいて、各色フィルタの特性のバラツキなどにより、カラー画質が低下(色収差)する恐れがあった。
【0019】
さらに、3ラインCCD装置1−3を適用した画像読取装置が、原稿を走行させながら読取動作を行うものである場合、R、G、B用のフォトダイオードアレイ間の距離が、受光面積が大きいために大きくなっており、原稿の波打ちやしわがある箇所で画質が多少悪くなる恐れがあった。すなわち、スルーパスリード特性に多少の課題を有するものであった。
【0020】
従来の4ラインCCD装置1−4においては、3原色R、G、B毎の光電変換構成に加え、モノクロ(B/W)用の光電変換構成を有することを考慮し、各フォトダイオードの受光面積をかなり小さくしており(例えば、従来の3ラインCCD装置1−3の1/4)、その結果、4ラインCCD装置1−3全体の構成を小型、安価にしている。しかし、フォトダイオードの受光面積が小さいので、色フィルタでの光減衰と相まって、カラーモードでの画質が劣化しているという課題がある。
【0021】
これを回避しようとすると、カラーモードでの副走査方向での読取速度を、モノクロモードでの副走査方向での読取速度より遅くすることを要し、カラー原稿の読取動作に長時間を要するという課題が生じる。また、副走査方向に原稿又は照射光学ユニット(白色光源やミラーなど)を走行させるための駆動モータとして、可変速度型の駆動モータを適用するなど、副走査方向への2速度に対応しなければならないという課題も生じる。
【0022】
また、4ラインCCD装置1−4を適用した画像読取装置は、上述したように、フォトダイオードの受光面積が小さいので、カラースルーパスリード特性がかなり劣っているという課題も有する。
【0023】
例えば、カラーモードでの副走査方向の速度を、モノクロモードでの副走査方向の速度と等しくした場合でのカラー画質の不十分さをデジタル画像処理などにより、補償することも考えられるが、得られた3原色R、G、Bの信号を利用した処理であるので、画質の向上度合は小さい。
【0024】
本発明は、以上の点に鑑みなされたものであり、カラー画質を一段と高めることがカラー信号補正回路及び画像読取装置を提供しようとしたものである。
【0025】
【課題を解決するための手段】
かかる課題を解決するため、第1の本発明のカラー信号補正回路は、(1)1次元イメージセンサ装置からの出力信号が処理されて得られた、色成分が異なる3種類の色信号の画素データと、上記各色信号の解像度より高いモノクロ信号の画素データとが入力され、色成分が異なる3種類の色信号の画素データ、及び、モノクロ信号の画素データを、上記色信号の画素位置に対応した第1及び第2の色差信号の画素データ、並びに、上記モノクロ信号の画素位置に対応した輝度信号の画素データに変換する第1の変換手段と、(2)得られた第1及び第2の色差信号の画素データと輝度信号の画素データとを、再度、変換後の色信号の解像度が上記モノクロ信号の解像度に一致するように、上記3種類の色信号の画素データに逆変換する第2の変換手段とを有することを特徴とする。
【0026】
第2の本発明の画像読取装置は、原稿からの反射光を光電変換する複数の受光素子を主走査方向に配列した色成分が異なる3種類の受光素子アレイと、原稿からの反射光を光電変換する複数の受光素子を主走査方向に配列した、上記色成分用の受光素子アレイと受光素子構成が同じであるモノクロ用の受光素子アレイとを有する1次元イメージセンサ装置を備えたものであって、(1)上記1次元イメージセンサ装置に対し、モノクロ信号の副走査方向の解像度が色信号の解像度より高くなるタイミング信号を与えるタイミング発生回路と、(2)第1の本発明のカラー信号補正回路とを有することを特徴とする。
【0027】
【発明の実施の形態】
(A)第1の実施形態
以下、本発明によるカラー信号補正回路及び画像読取装置の第1の実施形態を図面を参照しながら詳述する。
【0028】
(A−1)第1の実施形態の構成
図1は、第1の実施形態の画像読取装置の構成を示すブロック図である。
【0029】
図1において、第1の実施形態の画像読取装置10は、1次元イメージセンサ装置11、アナログ処理回路12、アナログ/デジタル変換回路(A/D変換回路)13、シェーディング補正回路14、ライン間補正回路15、第1の実施形態のカラー信号補正回路16、ページメモリ17、出力用画像処理回路18、タイミング発生回路19、制御部(CPU)20、メモリ21、コントロールパネル22、機構系駆動回路23及び白色ランプ24などを有する。
【0030】
制御部(CPU)20は、メモリ21に格納されているプログラムやデータに従い、また、メモリ21をワーキングメモリとして用いながら、当該画像読取装置10の全体を制御するものである。
【0031】
コントロールパネル22は、カラーモードやモノクロモードなどの動作モードや印刷枚数などのユーザによる入力情報などを制御部20に与えるものである。
機構系駆動回路23は、制御部20の制御下で、副走査方向の移動機構などを駆動するものである。白色ランプ24は、制御部20の制御下で、原稿に白色光を照射するものである。
【0032】
ここで、この第1の実施形態の場合、副走査方向の移動機構における移動速度は、カラーモードでもモノクロモードでも同一であり、機構系駆動回路23は、カラーモードとモノクロモードとを区別することなく駆動動作する。
【0033】
タイミング発生回路19は、制御部20の制御下で、1次元イメージセンサ装置11、アナログ処理回路12、アナログ/デジタル変換回路13、シェーディング補正回路14、ライン間補正回路15、カラー信号補正回路16、ページメモリ17などに対するタイミング信号を生成して与えるものである。
【0034】
1次元イメージセンサ装置11は、図2に示すような構成を備え、後述するように、3原色R、G、Bについてはそれぞれ1チャンネル、モノクロについては2チャンネルの計5チャンネルの読取信号(アナログ信号)を得てアナログ処理回路12に出力するものである。
【0035】
なお、カラーモードとモノクロモードとが時間的に完全に切り分けられていることに応じ、従来、3原色R、G、Bの出力ラインと、モノクロの出力ラインとを選択して(切り替えて)アナログ処理回路に入力させ、アナログ処理回路以降の処理系の一部回路をカラーモードとモノクロモードとで共用させるものもあったが、この第1の実施形態は、1次元イメージセンサ装置11からの5チャンネルの読取信号(アナログ信号)が並列してアナログ処理回路12に入力される。
【0036】
アナログ処理回路12は、5チャンネル構成でなり、1次元イメージセンサ装置11からの読取信号(アナログ信号)をデジタル信号へ変換するのに適した信号にするアナログ処理を行う。各チャンネルの構成はそれぞれ、従来と同様に、カップリングコンデンサ、CDS回路(又はサンプルホールド回路)、ゲインアンプ、オフセット除去回路などのレベルシフトしたり、ノイズ成分を除去したり、増幅したりするなどの各要素から構成されている。
【0037】
アナログ/デジタル変換回路13は、アナログ処理回路12から出力された3原色R、G、Bの読取信号や、モノクロの読取信号をデジタル信号に変換してシェーディング補正回路14に与えるものである。なお、モノクロの2チャンネル(の読取信号)は、後述するようにフォトダイオードアレイの奇数番目のフォトダイオードからのチャンネルと、フォトダイオードアレイの偶数番目のフォトダイオードからのチャンネルとになっており、このアナログ/デジタル変換回路13において、各チャンネルの読取信号がデジタル信号に変換された後、1系統の読取信号にまとめられる。
【0038】
シェーディング補正回路14は、3原色R、G、Bやモノクロのデジタル信号に対し、フォトダイオード毎の感度ばらつきや、白色ランプ24の照明むら(特に主走査方向の照明むら)などを補正してライン間補正回路15に与えるものである。
【0039】
ライン間補正回路15は、3原色R、G、B用のフォトダイオードアレイや、モノクロ用のフォトダイオードアレイの副走査方向の位置の相違などを考慮して、シェーディング補正回路14からの出力信号に対して、副走査方向に3原色R、G、Bやモノクロのラインを一致させた際の信号に変換して、カラー信号補正回路16に与えるものである。
【0040】
ここで、第1の実施形態の場合、ライン間補正回路15は、後述するように、1次元イメージセンサ装置11から、カラーの出力(R出力、G出力、B出力)が1回(1ライン分)なされる間に、モノクロの出力(B/W出力1及びB/W出力2)が2回(2ライン分)なされるので、カラーの出力に対して、副走査方向のライン数(解像度)を2倍にする補間処理も行う。この補間処理としては、例えば、上下2ラインの信号の平均をその中間の位置(仮想位置)のラインの信号にすることを適用できる。
【0041】
カラー信号補正回路16は、この第1の実施形態の画像読取装置10で始めて導入されたものである。
【0042】
カラー信号補正回路16は、カラーモードで機能するものであり、ライン間補正回路15からのモノクロの出力信号の情報を利用して、ライン間補正回路15からの3原色R、G、Bの出力信号が有する解像度を高めた3原色信号(カラー信号)に変換するものである。例えば、300dpiのカラー信号を600dpiのカラー信号に変換する。なお、カラー信号補正回路16の詳細については後述する。
【0043】
ページメモリ17は、読取原稿の画像信号を記憶するものである。カラーモードにおいては、カラー信号補正回路16が処理した後の画像信号(カラー信号)を記憶する。また、モノクロモードにおいては、ライン間補正回路15から出力され、カラー信号補正回路16をそのまま通過した画像信号(モノクロ信号)を記憶する。
【0044】
出力用画像処理回路18は、カラー信号補正回路16から直接与えられた画像信号や、ページメモリ17に一旦格納され、ページメモリ17から読み出された画像信号を、当該画像読取装置10からの出力形式などに応じて画像処理するものである。例えば、当該画像読取装置10がイメージスキャナに設けられている場合には、外部のパソコンやプリンタに与えるように画像信号を処理する。また例えば、当該画像読取装置10がカラー対応の複写機に搭載されている場合であれば、感光ドラムへの潜像を形成させる光学系を駆動し得るような画像処理が実行される。
【0045】
図2は、第1の実施形態の1次元イメージセンサ装置11の詳細構成を示すブロック図であり、上述した従来例に係る図30及び図31との同一、対応部分には同一、対応符号を付して示している。なお、図2に示す1次元イメージセンサ装置11の全体が、例えば1チップとして実現されている。
【0046】
図2において、1次元イメージセンサ装置11は、3原色R、G、B毎の画像読取構成と、モノクロ用の画像読取構成とからなる。
【0047】
3原色R、G、B用の画像読取構成はそれぞれ、フォトダイオードアレイ2R、2G、2Bと、シフトゲート3R、3G、3Bと、CCDアナログシフトレジスタ4R、4G、4Bと、リセットゲート5R、5G、5Bと、クランプ回路6R、6G、6Bと、アンプ7R、7G、7Bとを有する。
【0048】
また、モノクロ用の画像読取構成は、フォトダイオードアレイ2B/Wと、2個(2チャンネル)のシフトゲート3B/WO及び3B/WEと、2個のCCDアナログシフトレジスタ4B/WO及び4B/WEと、2個のリセットゲート5B/WO及び5B/WEと、2個のクランプ回路6B/WO及び6B/WEと、2個のアンプ7B/WO及び7B/WEとを有する。
【0049】
シフトゲート3B/WO、CCDアナログシフトレジスタ4B/WO、リセットゲート5B/WO、クランプ回路6B/WO及びアンプ7B/WOは、フォトダイオードアレイ2B/Wにおける奇数番目のフォトダイオードの蓄積電荷を処理するものであり、シフトゲート3B/WE、CCDアナログシフトレジスタ4B/WE、リセットゲート5B/WE、クランプ回路6B/WE及びアンプ7B/WEは、フォトダイオードアレイ2B/Wにおける偶数番目のフォトダイオードの蓄積電荷を処理するものである。
【0050】
なお、フォトダイオードアレイ、シフトゲート、CCDアナログシフトレジスタ、リセットゲート、クランプ回路及びアンプの機能については、従来と同様である。
【0051】
3原色R、G、B用のフォトダイオードアレイ2R、2G、2B及びモノクロ用のフォトダイオードアレイ2B/Wは、主走査方向の位置が揃えて配置されていると共に、副走査方向には、図3に示すように、各フォトダイオードアレイ2R、2G、2B、2B/Wのセンターライン(1点鎖線で図示)間の間隔が読取りピッチの整数倍になるように配置されている。
【0052】
3原色R、G、B用のフォトダイオードアレイ2R、2G、2B及びモノクロ用のフォトダイオードアレイ2B/Wの各フォトダイオードの受光面は例えば正方形状になされている。
【0053】
この第1の実施形態の場合、3原色R、G、B用のフォトダイオードアレイ2R、2G、2Bの各フォトダイオードの受光面積に対して、モノクロ用のフォトダイオードアレイ2B/Wの各フォトダイオードの受光面積が1/4になされている。なお、3原色R、G、B用のフォトダイオードアレイ2R、2G、2Bの各フォトダイオードの受光面積は同一である。3原色R、G、B用のフォトダイオードの受光面は、モノクロ用のフォトダイオードの受光面に比較して、主走査方向及び副走査方向共に2倍の長さに選定されている。従って、モノクロ用のフォトダイオードアレイ2B/Wのフォトダイオード数は、3原色R、G、B用のフォトダイオードアレイ2R、2G、2Bのフォトダイオード数の2倍となっている。
【0054】
また、上述したタイミング発生回路19から1次元イメージセンサ装置11に与えられるタイミング信号は、例えば、以下のようになっている。
【0055】
3原色R、G、B用のシフトゲート3R、3G、3Bに与えられ、フォトダイオードアレイ2R、2G、2Bの蓄積電荷をCCDアナログシフトレジスタ4R、4G、4Bに移行させることを指示するシフト指令信号SH−R、SH−G、SH−Bは同一のものとなっている。これに対して、モノクロ用の2個のシフトゲート3B/WO及び3B/WEに共通に与えられ、フォトダイオードアレイ2B/Wの蓄積電荷をCCDアナログシフトレジスタ4B/WO及び4B/WEに移行させることを指示するシフト指令信号SH−B/Wは、上述した3原色用のシフト指令信号SH−R、SH−G、SH−Bの1/2の周期のものとなっている(後述する図7参照)。
【0056】
これに対して、CCDアナログシフトレジスタから、蓄積電荷をシリアルに取り出すためのクロック信号は、全てのCCDアナログシフトレジスタ4R、4G、4B、4B/WO及び4B/WEに共通なものとなっている(後述する図7参照)。
【0057】
以上のような1次元イメージセンサ装置11の構成、及び、1次元イメージセンサ装置11へ与えるタイミング信号の構成により、1次元イメージセンサ装置11からのモノクロに係る出力信号(B/W出力1及びB/W出力2)の解像度が、主走査方向及び副走査方向共に、カラーに係る出力信号(R出力、G出力、B出力)の解像度の2倍になっている。
【0058】
例えば、モノクロ用のフォトダイオードアレイ2B/Wのフォトダイオード数(画素数)が7500個の場合であれば、図4のイメージ図に示すように、R出力、G出力、B出力として1〜3750番目のフォトダイオードの蓄積電荷が順次出力されているときに、B/W出力1として、1、3、…、7499番目(奇数番目)のフォトダイオードの蓄積電荷が順次出力されると共に、B/W出力2として、2、4、…、7500番目(偶数番目)のフォトダイオードの蓄積電荷が並行して順次出力される。なお、モノクロ用のシフト指令信号SH−B/Wが、3原色用のシフト指令信号SH−R、SH−G、SH−Bの1/2の周期となっているので、B/W出力1及びB/W出力2が蓄積電荷の有効な出力となっているときに、R出力、G出力、B出力がなにも出力していない周期も生じる。
【0059】
図5は、第1の実施形態のカラー信号補正回路16の詳細構成を示すブロック図であり、図6は、このカラー信号補正回路16の処理の概要説明図である。
【0060】
図5において、カラー信号補正回路16は、CrCb算出回路30、RGB解像度補正回路31、パラメータ保存メモリ32、2個の1画素遅延バッファ33及び34、並びに、データセレクタ35を有する。
【0061】
上述したライン間補正回路15の機能により、カラー信号補正回路16には、図6(A)及び(B)に示すような関係にあるモノクロ画素データK(i,j)と、3原色画素データR(k,j)、G(k,j)、B(k,j)とが、原稿に対するラスタスキャン状に入力される。この補正前においては、副走査方向の画素数(ライン数)はモノクロとカラーで同じであるが、主走査方向の画素数は、モノクロがカラーの2倍であるので、3原色画素データR(k,j)、G(k,j)、B(k,j)が入力されているときには、モノクロについては、K(2k,j)及びK(2k+1,j)が入力される。
【0062】
CrCb算出回路30及び一方の1画素遅延バッファ33は、(1)式〜(4)式に示すYCrCb変換を行うものである。すなわち、輝度信号(Y)、第1の色差信号(Cr:R−Y成分)及び第2の色差信号(Cb:B−Y成分)に変換するものである。
【0063】
Y(2k,j)=K(2k,j) …(1)
Y(2k+1,j)=K(2k+1,j) …(2)
Cr(k,j)=ar0R(k,j)+ag0G(k,j)+ab0B(k,j) …(3)
Cb(k,j)=ar1R(k,j)+ag1G(k,j)+ab1B(k,j) …(4)
モノクロ信号Kはそのまま輝度信号Yとして扱うことができるので、入力されたモノクロ信号K(i,j)=K(2k+1,j)を(2)式に従う輝度信号Y(2k+1,j)として、RGB解像度補正回路31に入力することができ、入力されたモノクロ信号K(i,j)を1画素遅延バッファ33を介して1画素期間だけ遅延させることで(1)式に従う輝度信号Y(2k,j)をRGB解像度補正回路31に入力することができる。
【0064】
第1の色差信号(Cr:R−Y成分)や第2の色差信号(Cb:B−Y成分)は、周知のように、また、(3)式及び(4)式に示したように、輝度信号がなくても、3原色R、G、Bの信号から形成することができ、CrCb算出回路30は、パラメータ保存メモリ32に格納されているパラメータar0、ag0、ab0、ar1、ag1、ab1を用いて、(3)式及び(4)式の演算を実行することにより、第1の色差信号の画素データCr(k,j)及び第2の色差信号の画素データCb(k,j)を得てRGB解像度補正回路31に入力する。
【0065】
RGB解像度補正回路31は、(5)式〜(10)式に従う、RGB逆変換を実行して、主走査方向への解像度(画素数)を高めた3原色R’、G’、B’を得るものである。
【0066】
R’(2k,j)=K(2k,j)+br0Cr(k,j) …(5)
G’(2k,j)=K(2k,j)
+br1Cr(k,j)+bb1Cr(k,j) …(6)
B’(2k,j)=K(2k,j)+bb0Cr(k,j) …(7)
R’(2k+1,j)=K(2k+1,j)+br0Cr(k,j)…(8)
G’(2k+1,j)=K(2k+1,j)
+br1Cr(k,j)+bb1Cr(k,j) …(9)
B’(2k+1,j)=K(2k+1,j)+bb0Cr(k,j)…(10)
周知のように、輝度信号(Y=K)、第1の色差信号(Cr)及び第2の色差信号(Cb)を3原色信号R’、G’、B’に変換することができる。この第1の実施形態においては、輝度信号(Y=K)の主走査方向の画素数が第1の色差信号(Cr)及び第2の色差信号(Cb)の主走査方向の画素数の倍であることを利用し、変換後の3原色信号R’、G’、B’における主走査方向の画素数を、変換前の輝度信号(Y=K)と同じ画素数にするようにしている。
【0067】
上述した(5)式〜(7)式は、変換後の3原色信号R’、G’、B’における偶数番目に画素位置のデータの算出式であり、上述した(8)式〜(10)式は、変換後の3原色信号R’、G’、B’における奇数番目に画素位置のデータの算出式であり、RGB解像度補正回路31は、これら(5)式〜(10)式を、パラメータ保存メモリ32に格納されているパラメータbr0、br1、bb0、bb1を用いてほぼ並列に演算する。
【0068】
RGB解像度補正回路31は、(5)式〜(7)式に従って得られた偶数番目に画素位置の3原色信号R’(2k,j)、G’(2k,j)、B’(2k,j)をデータセレクタ35に第1の選択入力として与えると共に、(8)式〜(10)式に従って得られた奇数番目に画素位置の3原色信号R’(2k+1,j)、G’(2k+1,j)、B’(2k+1,j)を、1画素遅延バッファ34を介して1画素期間だけ遅延させて、データセレクタ35に第2の選択入力として与える。なお、図5は、カラーモードにおいても、輝度信号、すなわち、モノクロ信号K(2k,j)、K(2k+1,j)をカラー信号補正回路16から出力する場合を示している。
【0069】
データセレクタ35は、タイミング発生回路19からの主走査方向の画素位置の奇偶の識別信号(図5ではOdd/Even画素識別信号と表記)に応じ、奇数番目ではR’(2k+1,j)、G’(2k+1,j)、B’(2k+1,j)を選択し、偶数番目ではR’(2k,j)、G’(2k,j)、B’(2k,j)を選択して出力するものである。
【0070】
(A−2)第1の実施形態の動作
次に、第1の実施形態の画像読取装置10の動作を説明する。以下では、カラーモードでの動作を中心に説明する。
【0071】
図1に示す画像読取装置10において、制御部20は、コントロールパネル22から、カラーモードでの原稿読取りが指示されると、白色ランプ24を点灯させたり、機構系駆動回路23によって読取機構系を駆動させたりすると共に、タイミング発生回路19を介して間接的に又は直接的に、1次元イメージセンサ装置11、アナログ処理回路12、アナログ/デジタル変換回路13、シェーディング補正回路14、ライン間補正回路15、カラー信号補正回路16、ページメモリ17などの電気処理系を起動させたりする。
【0072】
なお、読取機構系における副走査方向の移動速度は、カラーモードの場合も、モノクロモードの場合と同一である。
【0073】
タイミング発生回路19は、1次元イメージセンサ装置11に対しては、図7及び図8のタイミングチャートに示すようなシフト指令信号SH−R、SH−G、SH−B、SH−B/Wやクロック信号やリセット信号やクランプ信号を与える。
【0074】
1次元イメージセンサ装置11において、3原色R、G、B用のフォトダイオードアレイ2R、2G、2Bに光電変換により蓄積された電荷は、シフト指令信号SH−R、SH−G、SH−Bに従い、シフトゲート3R、3G、3Bを介してCCDアナログシフトレジスタ4R、4G、4Bに移行され、クロック信号に従って、フォトダイオードアレイ2R、2G、2Bが次の光電変換、電荷蓄積している期間内で、CCDアナログシフトレジスタ4R、4G、4Bからシリアルに出力され、その後、リセットゲート5R、5G、5B、クランプ回路6R、6G、6B、アンプ7R、7G、7Bを順次介して、アナログ処理回路12に与えられる。
【0075】
ここで、図8に示すように、リセットゲート5R、5G、5Bには、クロック信号の有意パルス期間の前半期間でリセット信号が与えられ、画素間の信号が確実に切り分けられ、また、クランプ回路6R、6G、6Bには、クロック信号の有意パルス期間の後半期間でクランプ信号が与えられ、読み出された画素信号をクランプする。
【0076】
これに対して、モノクロ用のフォトダイオードアレイ2B/Wに光電変換により蓄積された電荷は、シフト指令信号SH−B/Wに従い、シフトゲート3B/WO、3B/WEを介して奇数画素及び偶数画素用の各CCDアナログシフトレジスタ4B/WO、4B/WEに移行され、クロック信号に従って、フォトダイオードアレイ2B/Wが次の光電変換、電荷蓄積している期間内で、各CCDアナログシフトレジスタ4B/WO、4B/WEからシリアルに出力され、その後、それぞれ、リセットゲート5B/WO、5B/WE、クランプ回路6B/WO、6B/WE、アンプ7B/WO、7B/WEを順次介して、アナログ処理回路12に与えられる。
【0077】
ここで、シフト指令信号SH−B/Wは、3原色用のシフト指令信号SH−R、SH−G、SH−Bの1/2の周期のものとなっているので、図7に示すように、1次元イメージセンサ装置11から、モノクロ出力(B/W出力1及びB/W出力2)が、副走査方向に2ライン分だけ出力されているときに、カラー出力(R、G、B出力)は、副走査方向に1ライン分だけ出力される。
【0078】
以上のようにして1次元イメージセンサ装置11から出力された3原色R、G、Bの出力信号や、モノクロの2チャンネルの信号は、アナログ処理回路12において、レベルシフトやノイズ除去や増幅などが施された後、アナログ/デジタル変換回路13において、デジタル信号に変換される。なお、モノクロの2チャンネルの信号は、アナログ/デジタル変換回路13において、デジタル信号に変換されるだけでなく、1チャネルの信号への統一も行われる。その後、3原色R、G、Bの信号(デジタル信号)及びモノクロ信号(デジタル信号)は、シェーディング補正回路14において、照明むらなどに対するシェーディング補正がなされてライン間補正回路15に与えられる。
【0079】
シェーディング補正回路14からの出力信号は、ライン間補正回路15において、3原色R、G、B用のフォトダイオードアレイや、モノクロ用のフォトダイオードアレイの副走査方向の位置の相違などが考慮されて、副走査方向に3原色R、G、Bやモノクロのラインを合わせた際の信号に変換され、さらに、カラー信号(R、G、B)については、副走査方向に倍密度の信号に変換されてカラー信号補正回路16に与えられる。
【0080】
カラー信号補正回路16においては、上述したように、入力されたカラー信号(R、G、B)及びモノクロ信号(K)に対するYCrCb変換、その変換後の信号に対するRGB逆変換処理を行い、ライン間補正回路15からの3原色R、G、Bの出力信号が有する解像度を副走査方向に高めた(2倍にした)3原色R、G、Bの信号(カラー信号)を得る。
【0081】
このようなカラー信号は、ページメモリ17に一旦格納された後読み出されて、又は、直接、出力用画像処理回路18に与えられ、出力形式などに応じた画像処理が施されて、当該画像読取装置10から出力される。
【0082】
なお、モノクロモードでの画像読取動作は、1次元イメージセンサ装置11から、カラー信号が出力されていても、モノクロ信号に対する処理系だけを有効に機能させれば良い。
【0083】
(A−3)第1の実施形態の効果
第1の実施形態のカラー信号補正回路16やそれを適用した画像読取装置10によれば、以下の効果を奏することができる。
【0084】
第1の実施形態の1次元イメージセンサ装置11においては、R、G、Bの光成分を選択させる色フィルタでの光減衰を考慮しても、各フォトダイオードの受光面積が大きくなされているため、階調が良好であることを期待できる。
【0085】
カラー用の各フォトダイオードの受光面積が大きくても、カラー用の各フォトダイオードアレイの蓄積電荷の取り出し構成は1チャンネル構成であると共に、モノクロ用の各フォトダイオードの受光面積は小さいので、1次元イメージセンサ装置11の小型化し、低コスト化が期待できる。
【0086】
また、カラー用の各フォトダイオードの受光面積が大きいので、カラーモードでの副走査方向の速度を、モノクロモードでの副走査方向の速度に等しくして処理させてもカラー画質の低下を最低限にすることができる。このこと(単一速度)は、副走査方向の移動機構やその駆動回路などを簡易にできることを意味する。
【0087】
このような同一速度のための画質低下は、ライン間補正回路15やカラー信号補正回路16による補正処理により補償することができ、カラー画質を十分なものとすることができる。
【0088】
特に、カラー信号補正回路16は、カラー信号の補正(主走査方向の高解像化)に、それより解像度が高いモノクロ信号の情報を利用するという新規なアイデアによっており、既存のカラー信号の補正技術より、補正によるカラー画質の向上が大きい。
【0089】
さらにまた、カラー用の各フォトダイオードの受光面積が大きく、しかも、上述したカラー信号補正回路16による補正処理を行っているので、カラースルーパスリード特性の向上も期待できる。
【0090】
(B)第2の実施形態
次に、本発明によるカラー信号補正回路及び画像読取装置の第2の実施形態を図面を参照しながら説明する。以下、第2の実施形態のカラー信号補正回路及び画像読取装置を、第1の実施形態との相違点を中心に説明する。
【0091】
図9は、第2の実施形態で適用している1次元イメージセンサ装置11の構成を示すブロック図であり、第1の実施形態に係る上述した図2との同一、対応部分には同一、対応符号を付して示している。
【0092】
第2の実施形態に係る1次元イメージセンサ装置11も、画像読取装置10の全体に対する位置は、第1の実施形態のものと同様に、上述した図1に示した位置である。
【0093】
第2の実施形態で適用されている1次元イメージセンサ装置11において、3原色R、G、B用のフォトダイオードアレイ2R、2G、2Bも、モノクロ用のフォトダイオードアレイ2B/Wも、主走査方向のフォトダイオード数(画素数)は同一になされており、各フォトダイオードの受光面の主走査方向の長さは等しくなされている。
【0094】
これに対して、4種類のフォトダイオードアレイ2R、2G、2B、2B/Wにおける各フォトダイオードの受光面の副走査方向の長さは異なっている。すなわち、副走査方向の長さは、色フィルタ(図示せず)の透過特性を含め、各フォトダイオードの受光面(受光部)の感度と、以下の点が考慮されて選定されている。
【0095】
この第2の実施形態の場合、タイミング発生回路19(図1参照)からのゲート制御信号は、モノクロのゲート制御信号SH−B/Wが2回生じる毎に、3原色のゲート制御信号SH−R、SH−G、SH−Bが1回生じるようになっている。すなわち、モノクロ信号を副走査方向に2ライン分得る間に、カラー信号を副走査方向に1ライン分得るようになされている。このような光電変換、電荷蓄積時間の相違をもフォトダイオードの感度に加えて考慮して、各原色信号に係るフォトダイオードの受光面の副走査方向の長さが選定されている。
【0096】
図9に示す例は、モノクロには色フィルタが設けられていないのでモノクロが最も感度が良く、そのため、モノクロのフォトダイオードの受光面における副走査方向の長さが最も短くなっており、他は、感度の良い順(一例である)である、緑(G)、赤(R)、青(B)の順に副走査方向の長さが最も短くなっている。
【0097】
以上のように、4種類のフォトダイオードの副走査方向の長さは異なっているが、この1次元イメージセンサ装置11においても、副走査方向に、図10に示すように、各フォトダイオードアレイ2R、2G、2B、2B/Wのセンターライン(1点鎖線で図示)間の間隔が読取りピッチの整数倍になるように配置されている。
【0098】
また、この1次元イメージセンサ装置11においては、3原色R、G、B用のフォトダイオードアレイ2R、2G、2Bのフォトダイオード数(画素数)がモノクロ用のフォトダイオードアレイ2B/Wのフォトダイオード数(画素数)に等しいので、モノクロ用のフォトダイオードアレイ2B/Wの蓄積電荷の出力構成と同様に、3原色R、G、B用のフォトダイオードアレイ2R、2G、2Bの蓄積電荷の出力構成も、奇数番目及び偶数番目のフォトダイオード毎の2チャンネル構成を採用している。
【0099】
すなわち、各原色信号に関し、2チャンネルのシフトゲート3RO、3GO、3BO、3RE、3GE、3BE、CCDアナログシフトレジスタ4RO、4GO、4BO、4RE、4GE、4BE、リセットゲート5RO、5GO、5BO、5RE、5GE、5BE、クランプ回路6RO、6GO、6BO、6RE、6GE、6BE、及び、アンプ7RO、7GO、7BO、7RE、7GE、7BEが設けられている。
【0100】
図11は、第2の実施形態での1次元イメージセンサ装置11の動作を示すタイミングチャートである。
【0101】
タイミング発生回路19(図1参照)から1次元イメージセンサ装置11に与えられる、3原色R、G、B用のゲート制御信号SH−R、SH−G、SH−Bは、モノクロ用のゲート制御信号SH−B/Wの周期の2倍の周期を有するものであり、また、図9に示したように、CCDアナログシフトレジスタ4RO、4GO、4BO、4RE、4GE、4BEに対するクロックは共通なものである。
【0102】
そのため、ある副走査ラインのタイミングでは、カラー及びモノクロについて同様なタイミングで2チャンネルの信号(B/W出力1、B/W出力2、R出力1、R出力2、G出力1、G出力2、B出力1、B出力2)が並列に出力され、次の副走査ラインのタイミングでは、モノクロについてのみ2チャンネルの信号(B/W出力1、B/W出力2)が並列に出力され、以下、このような出力パターンが繰り返し実行される。
【0103】
この第2の実施形態の画像読取装置10において、アナログ処理回路12以降の読取画像信号の処理系の動作は、第1の実施形態のものとほぼ同様であるが、以下の点が異なっている。
【0104】
アナログ処理回路12及びアナログ/デジタル変換回路13は、3原色R、G、Bの各信号に関して2チャンネルの処理系を有し、アナログ/デジタル変換回路13は、変換された2チャンネルの各原色信号を、フォトダイオードの配置順番を考慮して1チャンネルの原色信号に統合する。アナログ処理回路12及びアナログ/デジタル変換回路13におけるモノクロ信号に対する処理は、第1の実施形態と同様である。
【0105】
また、ライン間補正回路15は、3原色R、G、B用のフォトダイオードアレイや、モノクロ用のフォトダイオードアレイの副走査方向の位置の相違などを考慮して、シェーディング補正回路14からの出力信号に対して、副走査方向に3原色R、G、Bやモノクロのラインを一致させた際の信号に変換して出力する。
【0106】
上述したように、3原色R、G、Bの信号とモノクロ信号とで、副走査方向のライン数(解像度)が異なる場合には、ライン間補正回路15で、3原色R、G、Bの信号について、副走査方向に倍密度にする変換を行うことも考えられるが、この第2の実施形態では、カラー信号補正回路16によって、副走査方向に倍密度にする変換を行うこととしている。
【0107】
第2の実施形態のカラー信号補正回路16は、モノクロ信号の情報を利用して、カラー信号(3原色信号)の副走査方向の解像度(ライン数)を高めようとしたものである。
【0108】
図12は、第2の実施形態のカラー信号補正回路16の詳細構成を示すブロック図であり、図13は、このカラー信号補正回路16の処理の概要説明図である。なお、図12において、第1の実施形態に係る図5との同一、対応部分には同一、対応符号を付して示している。
【0109】
図12において、第2の実施形態のカラー信号補正回路16は、CrCb算出回路30、RGB解像度補正回路31、パラメータ保存メモリ32、ラインメモリ36、及び、データセレクタ35を有する。
【0110】
ここで、第2の実施形態のライン間補正回路15は、カラー信号補正回路16に、図13(A)及び(B)に示すような関係にあるモノクロ画素データK(i,2k)及びK(i,2k+1)、3原色画素データR(i,k)、G(i,k)、B(i,k)とを並行して入力する。
【0111】
なお、モノクロ画素データについて、2ライン分K(i,2k)及びK(i,2k+1)の同時入力をライン間補正回路15内のラインメモリ15Aの機能で行う場合を図12は示しているが、カラー信号補正回路16にそれに該当するラインメモリを設けて2ライン分のモノクロ画素データK(i,2k)及びK(i,2k+1)を得るようにしても良い。
【0112】
CrCb算出回路30は、5種類の入力画素データと、パラメータ保存メモリ32に記憶されているパラメータar0、ag0、ab0、ar1、ag1、ab1を用いて、(11)式〜(14)式に示すYCrCb変換を行うものである。
【0113】
Y(i,2k)=K(i,2k) …(11)
Y(i,2k+1)=K(i,2k+1) …(12)
Cr(i,k)=ar0R(i,k)+ag0G(i,k)+ab0B(i,k)…(13)
Cb(i,k)=ar1R(i,k)+ag1G(i,k)+ab1B(i,k)…(14)
RGB解像度補正回路31は、パラメータ保存メモリ32に格納されているパラメータbr0、br1、bb0、bb1を用いて、(15)式〜(20)式に従う、RGB逆変換を実行して、副走査方向への解像度(画素数)を高めた(2倍にした)3原色R’、G’、B’を得るものである。
【0114】
R’(i,2k)=K(i,2k)+br0Cr(i,k) …(15)
G’(i,2k)=K(i,2k)
+br1Cr(i,k)+bb1Cr(i,k) …(16)
B’(i,2k)=K(i,2k)+bb0Cr(i,k) …(17)
R’(i,2k+1)=K(i,2k+1)+br0Cr(i,k) …(18)
G’(i,2k+1)=K(i,2k+1)
+br1Cr(i,k)+bb1Cr(i,k) …(19)
B’(i,2k+1)=K(i,2k+1)+bb0Cr(i,k) …(20)
周知のように、輝度信号(Y=K)、第1の色差信号(Cr)及び第2の色差信号(Cb)を3原色信号R’、G’、B’に変換することができる。この第2の実施形態においては、輝度信号(Y=K)の副走査方向の画素数が第1の色差信号(Cr)及び第2の色差信号(Cb)の主走査方向の画素数の倍であることを利用し、変換後の3原色信号R’、G’、B’における副走査方向の画素数を、変換前の輝度信号(Y=K)と同じ画素数にするようにしている。
【0115】
上述した(15)式〜(17)式は、変換後の3原色信号R’、G’、B’における偶数ラインの画素位置のデータの算出式であり、上述した(18)式〜(20)式は、変換後の3原色信号R’、G’、B’における奇数ラインの画素位置のデータの算出式である。
【0116】
RGB解像度補正回路31は、得られた偶数ラインの画素位置の3原色信号R’(i,2k)、G’(i,2k)、B’(i,2k)をデータセレクタ35に第1の選択入力として与えると共に、得られた奇数ラインの画素位置の3原色信号R’(i,2k+1)、G’(i,2k+1)、B’(i,2k+1)を、ラインメモリ36を介して1副走査期間だけ遅延させて、データセレクタ35に第2の選択入力として与える。なお、図12は、カラーモードにおいても、輝度信号、すなわち、モノクロ信号K(i,2k)、K(i,2k+1)をカラー信号補正回路16から出力する場合を示している。
【0117】
データセレクタ35は、タイミング発生回路19からの副走査ラインの奇偶の識別信号(図12ではOdd/Evenライン識別信号と表記)に応じ、奇数ラインではR’(i,2k+1)、G’(i,2k+1)、B’(i,2k+1)を選択し、偶数ラインではR’(i,2k)、G’(i,2k)、B’(i,2k)を選択して出力するものである。
【0118】
第2の実施形態のカラー信号補正回路やそれを適用した画像読取装置によっても、第1の実施形態のものとほぼ同様な効果を奏することができる。
【0119】
(C)第3の実施形態
次に、本発明によるカラー信号補正回路及び画像読取装置の第3の実施形態を図面を参照しながら簡単に説明する。以下、第1の実施形態との相違点を中心に説明する。
【0120】
図14は、この第3の実施形態で適用した1次元イメージセンサ装置11の構成を示すブロック図であり、第1の実施形態に係る図2との同一、対応部分には同一、対応符号を付して示している。
【0121】
第3の実施形態に係る1次元イメージセンサ装置11も、画像読取装置10全体に対する位置は、第1の実施形態の1次元イメージセンサ装置11と同様に、上述した図1に示した位置である。
【0122】
第3の実施形態に係る1次元イメージセンサ装置11においては、3原色R、G、B用のフォトダイオードアレイ2R、2G、2Bの主走査方向のフォトダイオード数(画素数)は、モノクロ用のフォトダイオードアレイ2B/Wの主走査方向のフォトダイオード数(画素数)の2/3になされており、そのため、3原色R、G、B用のフォトダイオードの受光面の主走査方向の長さは、モノクロ用のフォトダイオードの受光面の主走査方向の長さの3/2倍になされている。例えば、主走査方向について、カラーが5000画素(400dpi)、モノクロが7500画素(600dpi)の画像読取装置に適用し得るものである。
【0123】
3原色R、G、B用とモノクロ用とのフォトダイオードの受光面の主走査方向の長さの相違に応じ、副走査方向についても、3原色R、G、B用のフォトダイオードの受光面の長さがモノクロ用のものより長くなされている。
【0124】
なお、フォトダイオードアレイの蓄積電荷の出力構成は、3原色R、G、B用もモノクロ用も同様である。
【0125】
すなわち、各原色信号及びモノクロ信号に関し、1チャンネルずつのシフトゲート3R、3G、3B、3B/W、CCDアナログシフトレジスタ4R、4G、4B、4B/W、リセットゲート5R、5G、5B、5B/W、クランプ回路6R、6G、6B、6B/W、及び、アンプ7R、7G、7B、7B/Wが設けられている。
【0126】
図15は、第3の実施形態に係る1次元イメージセンサ装置11の動作を示すタイミングチャートである。
【0127】
タイミング発生回路19(図1参照)から1次元イメージセンサ装置11に与えられる、3原色R、G、B用のゲート制御信号SH−R、SH−G、SH−Bも、モノクロ用のゲート制御信号SH−B/Wも同様なものであり、また、図15に示したように、CCDアナログシフトレジスタ4RO、4GO、4BO、4RE、4GE、4BEに対するクロックは共通なものである。すなわち、3原色R、G、B用とモノクロ用とで主走査方向の解像度(画素数;フォトダイオード数)が異なるが、同時駆動を可能なようにしている。
【0128】
上述のように、3原色R、G、B用とモノクロ用とでクロックを共通にしているが、リセットゲート5R、5G、5B、5B/Wやクランプ回路6R、6G、6B、6B/Wに与える制御信号を調整することにより、有効の画素領域を、3原色R、G、Bとモノクロとで異なるように、言い換えると、解像度に応じたものにすることができる。
【0129】
第3の実施形態の画像読取装置10において、アナログ処理回路12以降の読取画像信号の処理系の動作は、第1の実施形態のものとほぼ同様であるが、以下の点が異なっている。
【0130】
ライン間補正回路15は、3原色R、G、B用のフォトダイオードアレイや、モノクロ用のフォトダイオードアレイの副走査方向の位置の相違などを考慮して、シェーディング補正回路14からの出力信号に対して、副走査方向に3原色R、G、Bやモノクロのラインを一致させた際の信号に変換して出力するが、1次元イメージセンサ装置11−9からのカラー出力とモノクロ出力の副走査方向のライン数が一致しているので、第1の実施形態とは異なり、ライン間補正回路15は、カラーの出力に対して、副走査方向のライン数(解像度)を2倍にする補間処理は実行しない。
【0131】
カラー信号補正回路16は、主走査方向について、モノクロ信号の情報を利用して、3原色R、G、Bの信号の解像度を高める。この場合も、YCrCb変換、RGB逆変換を順次行って解像度を高めるが、モノクロの3画素の区間とカラーの2画素の区間とが一致するので、RGB逆変換の際には、それらを考慮して行う。
【0132】
例えば、図16(A)に示すようなY(K)、Cr、Cbの場合、K1の画素位置に対する3原色R1、G1、B1は、K1、Cr1、Cb1に対する逆変換で求め、K2の画素位置に対する3原色R2、G2、B2は、K2、(Cr1+Cr2)/2、(Cb1+Cb2)/2に対する逆変換で求め、K3の画素位置に対する3原色R1、G1、B1は、K3、Cr3、Cb3に対する逆変換で求める。
【0133】
第3の実施形態のカラー信号補正回路16やそれを適用した画像読取装置10によっても、第1の実施形態のものとほぼ同様な効果を奏することができる。
【0134】
(D)他の実施形態
上記説明にも、種々変形実施形態について言及したが、さらに、以下に例示するような変形実施形態を挙げることができる。
【0135】
上記第2の実施形態は、主走査方向の長さが同じで副走査方向の長さが異なる受光面のフォトダイオードを有する複数のフォトダイオードアレイからのカラー信号と、モノクロ信号とを処理する画像読取装置に図14に示すカラー信号補正回路を適用したものを示したが、1次元イメージセンサ装置からのカラー出力とモノクロ出力とで副走査方向のライン数が異なる場合であれば、第2の実施形態のカラー信号補正回路を広く適用することができる。
【0136】
例えば、1次元イメージセンサ装置として、従来の技術の項で説明した4ラインCCD装置1−4を適用し、その3原色R、G、B用のフォトダイオードアレイ2R、2G、2Bの蓄積電荷を転送起動させるゲート制御信号SH−R、SH−G、SH−Bを、モノクロ用のフォトダイオードアレイ2B/Wの蓄積電荷を転送起動させるゲート制御信号SH−B/Wの周期の2倍として、1次元イメージセンサ装置(4ラインCCD装置1−4)からのカラー出力の副走査方向のライン数をモノクロ出力の副走査方向のライン数の半分にした場合にも、第2の実施形態のカラー信号補正回路を適用することができる。なお、この場合の1次元イメージセンサ装置(4ラインCCD装置1−4)の動作タイミングチャートは、上述した図11と同様である。
【0137】
上記第3の実施形態では、主走査方向の画素数がモノクロ信号とカラー信号とで3:2の場合におけるカラー信号補正回路について説明したが、副走査方向のライン数がモノクロ信号とカラー信号とで3:2の場合においても、RGB逆変換後の適宜のラインについては、変換前の複数のラインのCr、Cbの画素データの重み付け平均したものを利用することで、カラー信号を補正することができる。
【0138】
すなわち、モノクロ信号とカラー信号との主走査方向の画素数比や、モノクロ信号とカラー信号との主走査方向のライン数比が、上記実施形態以外の場合であっても、Cr、Cbの画素データの重み付け平均したものを利用することなどにより、カラー信号を補正することができる。
【0139】
上記各実施形態の画像読取装置は、カラー原稿を読取るカラーモードでも、モノクロ原稿を読取るモノクロモードでも、副走査方向の移動速度が同じ場合を示したが、異なる場合にも、本発明を適用することができる。
【0140】
また、上記では、カラー信号補正回路がモノクロ信号の情報を利用して、主走査方向又は副走査方向の一方の解像度変換を行うものを示したが、主走査方向及び副走査方向の双方の解像度変換を行うようにしても良い。例えば、第1の実施形態のように、カラーのフォトダイオードの受光面がモノクロのものに対して、主走査方向及び副走査方向に2倍である場合、まず、副走査方向にモノクロ信号の情報を利用して倍密度化し(例えば第2の実施形態のカラー信号の補正方法による)、その後、主走査方向にモノクロ信号の情報を利用して倍密度化するようにしても良い。
【0141】
さらに、カラー信号補正回路が必要とするモノクロ信号の情報は、カラー信号を得る読取動作とは異なる読取動作で得るようにしても良い。言い換えると、原稿に対する2度読みで、モノクロ信号とカラー信号とを別個に得るようにしても良い。
【0142】
さらにまた、上記では、カラー信号補正回路が、YCrCb変換、RGB逆変換を順次行うものを示したが、YCrCb変換用の式と、RGB逆変換用の式とを整理して、YCrCb変換及びRGB逆変換を統合して行う式を得、それに従い、YCrCb変換及びRGB逆変換を統合して行うようにしても良い。なお、カラー信号補正回路は、ハードウェアで構成されていても良く、ソフトウェアで構成されていても良い。
【0143】
さらに、上記各実施形態では、1次元イメージセンサ装置が、カラー信号として、3原色信号(R、G、B)を出力するものであったが、イエロー、シアン、マゼンタなどの他の色成分の組合せを出力するものにも、本発明を適用することができる。
【0144】
【発明の効果】
以上のように、第1の本発明のカラー信号補正回路によれば、1次元イメージセンサ装置から出力された、モノクロ信号の解像度より解像度が劣る色信号(カラー信号)の解像度をモノクロ信号の解像度と同程度に高めることができる。
【0145】
第2の本発明の画像読取装置によれば、第1の本発明のカラー信号補正回路を備えるので、色信号の読取性能がモノクロ信号の読取性能より低くても、十分な色信号を得ることができる。
【図面の簡単な説明】
【図1】第1の実施形態の画像読取装置の構成を示すブロック図である。
【図2】第1の実施形態の1次元イメージセンサ装置の詳細構成を示すブロック図である。
【図3】第1の実施形態の1次元イメージセンサ装置の各フォトダイオードアレイの副走査方向の配置位置の説明図である。
【図4】第1の実施形態の1次元イメージセンサ装置からの出力の概要を示すタイミングチャートである。
【図5】第1の実施形態のカラー信号補正回路の構成を示すブロック図である。
【図6】第1の実施形態のカラー信号補正回路の処理の概要を示す説明図である。
【図7】第1の実施形態の1次元イメージセンサ装置の動作を示すタイミングチャート(1)である。
【図8】第1の実施形態の1次元イメージセンサ装置の動作を示すタイミングチャート(2)である。
【図9】第2の実施形態の1次元イメージセンサ装置の詳細構成を示すブロック図である。
【図10】第2の実施形態の1次元イメージセンサ装置の各フォトダイオードアレイの副走査方向の配置位置の説明図である。
【図11】第2の実施形態の1次元イメージセンサ装置の動作を示すタイミングチャートである。
【図12】第2の実施形態のカラー信号補正回路を示すブロック図である。
【図13】第2の実施形態のカラー信号補正回路の処理の概要を示す説明図である。
【図14】第2の実施形態の1次元イメージセンサ装置の詳細構成を示すブロック図である。
【図15】第3の実施形態の1次元イメージセンサ装置の動作を示すタイミングチャートである。
【図16】第3の実施形態のカラー信号補正回路の処理の補助説明図である。
【図17】画像読取装置に適用されている従来の1次元イメージセンサ装置の第1例を示すブロック図である。
【図18】画像読取装置に適用されている従来の1次元イメージセンサ装置の第2例を示すブロック図である。
【符号の説明】
2…フォトダイオードアレイ、
10…画像読取装置、
11…1次元イメージセンサ装置、
16…カラー信号補正回路。
Claims (3)
- 1次元イメージセンサ装置からの出力信号が処理されて得られた、色成分が異なる3種類の色信号の画素データと、上記各色信号の解像度より高いモノクロ信号の画素データとが入力され、色成分が異なる3種類の色信号の画素データ、及び、モノクロ信号の画素データを、上記色信号の画素位置に対応した第1及び第2の色差信号の画素データ、並びに、上記モノクロ信号の画素位置に対応した輝度信号の画素データに変換する第1の変換手段と、
得られた第1及び第2の色差信号の画素データと輝度信号の画素データとを、再度、変換後の色信号の解像度が上記モノクロ信号の解像度に一致するように、上記3種類の色信号の画素データに逆変換する第2の変換手段と
を有することを特徴とするカラー信号補正回路。 - 上記3種類の色信号が3原色信号であることを特徴とする請求項1に記載のカラー信号補正回路。
- 原稿からの反射光を光電変換する複数の受光素子を主走査方向に配列した色成分が異なる3種類の受光素子アレイと、原稿からの反射光を光電変換する複数の受光素子を主走査方向に配列した、上記色成分用の受光素子アレイと受光素子構成が同じであるモノクロ用の受光素子アレイとを有する1次元イメージセンサ装置を備えた画像読取装置において、
上記1次元イメージセンサ装置に対し、モノクロ信号の副走査方向の解像度が色信号の解像度より高くなるタイミング信号を与えるタイミング発生回路と、
請求項1又は2に記載のカラー信号補正回路と
を有することを特徴とする画像読取装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001277152A JP4557474B2 (ja) | 2001-09-12 | 2001-09-12 | カラー信号補正回路及び画像読取装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001277152A JP4557474B2 (ja) | 2001-09-12 | 2001-09-12 | カラー信号補正回路及び画像読取装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003087556A JP2003087556A (ja) | 2003-03-20 |
JP4557474B2 true JP4557474B2 (ja) | 2010-10-06 |
Family
ID=19101726
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001277152A Expired - Fee Related JP4557474B2 (ja) | 2001-09-12 | 2001-09-12 | カラー信号補正回路及び画像読取装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4557474B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7324244B2 (en) | 2003-03-20 | 2008-01-29 | Kabushiki Kaisha Toshiba | Image forming apparatus and image forming method |
US7336846B2 (en) | 2004-03-02 | 2008-02-26 | Kabushiki Kaisha Toshiba | Method and apparatus for processing images using black character substitution |
US7672019B2 (en) | 2005-09-08 | 2010-03-02 | Kabushiki Kaisha Toshiba | Enhancing resolution of a color signal using a monochrome signal |
US7648071B2 (en) * | 2006-04-07 | 2010-01-19 | Kabushiki Kaisha Toshiba | Apparatus for image reading and method for setting the image reading |
US7929806B2 (en) * | 2007-02-02 | 2011-04-19 | Kabushiki Kaisha Toshiba | Image reading apparatus and image reading method |
JP4981730B2 (ja) * | 2008-03-26 | 2012-07-25 | 国立大学法人東京工業大学 | 分光画像生成装置及び分光画像生成方法 |
JP4954241B2 (ja) * | 2008-05-28 | 2012-06-13 | 株式会社東芝 | 画像読取装置、画像形成装置、及び画像処理方法 |
US20090316172A1 (en) * | 2008-06-19 | 2009-12-24 | Kabushiki Kaisha Toshiba | Image reading apparatus and image forming apparatus |
DE102021110388B4 (de) * | 2021-04-23 | 2023-04-06 | Sick Ag | Helligkeits- und Farbkorrektur von Bilddaten einer Zeilenkamera |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001144900A (ja) * | 1999-11-16 | 2001-05-25 | Matsushita Electric Ind Co Ltd | 画像読み取り装置 |
-
2001
- 2001-09-12 JP JP2001277152A patent/JP4557474B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001144900A (ja) * | 1999-11-16 | 2001-05-25 | Matsushita Electric Ind Co Ltd | 画像読み取り装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2003087556A (ja) | 2003-03-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7230225B2 (en) | Image reading apparatus having an image sensor unit | |
AU2007314388B2 (en) | Scanning imager employing multiple chips with staggered pixels | |
AU2006239987B2 (en) | Scanning imager employing multiple chips with staggered pixels | |
US7423784B2 (en) | Processing of signals from image sensing apparatus whose image sensing area includes a plurality of areas | |
JP4332374B2 (ja) | 画像読み取り装置 | |
US7672019B2 (en) | Enhancing resolution of a color signal using a monochrome signal | |
JP4557474B2 (ja) | カラー信号補正回路及び画像読取装置 | |
US20110075004A1 (en) | Method and apparatus for processing images using black character substitution | |
US20060279748A1 (en) | Apparatus and method for compensating for resolution differences of color and monochrome sensors | |
US6911639B2 (en) | CMOS system for capturing an image and a method thereof | |
US7430007B2 (en) | Drive method of CCD color image sensor and color image input apparatus for realizing an electronic shutter function | |
JP2003219172A (ja) | 画像処理装置及び画像形成装置 | |
JPH10173868A (ja) | 固体撮像素子およびこれを備えた画像読取装置 | |
JP3337055B2 (ja) | 画像読取装置 | |
JP2004289289A (ja) | 画像読取装置及び画像形成装置 | |
JP2003087532A (ja) | 1次元イメージセンサ装置及び画像読取装置 | |
JPH11164088A (ja) | 固体撮像素子およびこれを備えた画像読取装置 | |
JP2002218256A (ja) | カラー画像読取装置およびカラー画像読取装置における画像読取方法 | |
JP2008079341A (ja) | 画像読取装置及び画像形成装置 | |
JP2004112705A (ja) | 画像読取装置 | |
JP2008263572A (ja) | 画像読取装置 | |
JPH1013846A (ja) | カラー画像入力装置 | |
JPH09307753A (ja) | 画像読取装置 | |
JPH08214152A (ja) | 画像読取装置 | |
JP2001069306A (ja) | 固体撮像装置および画像読取装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080623 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080623 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080623 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100318 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100427 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100625 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100720 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100720 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |