JP4551513B2 - 可変容量回路 - Google Patents

可変容量回路 Download PDF

Info

Publication number
JP4551513B2
JP4551513B2 JP12885099A JP12885099A JP4551513B2 JP 4551513 B2 JP4551513 B2 JP 4551513B2 JP 12885099 A JP12885099 A JP 12885099A JP 12885099 A JP12885099 A JP 12885099A JP 4551513 B2 JP4551513 B2 JP 4551513B2
Authority
JP
Japan
Prior art keywords
conductivity type
diffusion region
electrode
concentration diffusion
variable capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP12885099A
Other languages
English (en)
Other versions
JP2000323729A (ja
Inventor
保宏 桜井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Holdings Co Ltd
Citizen Watch Co Ltd
Original Assignee
Citizen Holdings Co Ltd
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Holdings Co Ltd, Citizen Watch Co Ltd filed Critical Citizen Holdings Co Ltd
Priority to JP12885099A priority Critical patent/JP4551513B2/ja
Publication of JP2000323729A publication Critical patent/JP2000323729A/ja
Application granted granted Critical
Publication of JP4551513B2 publication Critical patent/JP4551513B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体集積回路に搭載用の可変容量回路の構成にかんするものである。
【0002】
【従来の技術】
水晶発振回路に可変容量回路を接続し、発振周波数を可変にしたものを、電圧制御型水晶発振回路と称する。
【0003】
このような電圧制御型水晶発振回路を搭載し、水晶振動子の温度特性を打ち消すための温度補償信号を可変容量回路の制御電圧として使用するものは、間接補償方式の温度補償型水晶発振器と呼ばれる。
【0004】
また、外部からの入力電圧を可変容量回路の制御電圧として使用するものは、電圧制御型水晶発振器と呼ばれる。
【0005】
このような用途の可変容量回路は、少なくとも1つの可変容量素子を使用して構成され、従来の構成の1つの例を図4に示す。
【0006】
図4に示すように、直流信号遮断用の固定容量1と、可変容量3とを直列に接続し、可変容量3の他端子を、電源などの任意の電位に接続する。
【0007】
そして、固定容量1と可変容量3との接続点に、入力抵抗5を接続する。可変容量3の制御信号は、この入力抵抗5を介して印加される。
【0008】
入力抵抗5は交流信号を遮断する役目を果たすものであり、もし制御信号を発生する回路の出力インピーダンスが充分高ければ、入力抵抗5を省略する場合もある。
【0009】
また、可変容量3の接続先は、一方の端子を電源に接続した固定容量の他方の端子の場合もある。
【0010】
ところで、最近の携帯電話機などの携帯用通信機器の小型化や軽量化の進展は著しいものがあり、それに搭載される部品に対する小型化や軽量化の要求もきわめて大きくなっている。
温度補償型水晶発振器などは携帯電話機搭載部品の中でも寸法が大きい部類であり、とくにその要求が厳しい。
【0011】
そこで、温度補償型水晶発振器などの小型化や軽量化を図るために、水晶振動子以外の回路部品を、1チップの半導体集積回路に搭載するという試みがなされている。
【0012】
図4に示すような可変容量回路を半導体集積回路に搭載する場合は、可変容量3は可変容量ダイオードやMOS型コンデンサなどで構成し、固定容量1は2層の多結晶シリコン膜などで構成するのが一般的である。
【0013】
このうち可変容量ダイオードは、pn接合を順方向にバイアスしてはならないので、2つの電極の電位関係に制約ができ、MOS型コンデンサに比べて容量変化率の点で不利である。
そこで、周波数可変幅が広く、温度補償範囲の拡大が可能なMOS型コンデンサの搭載が有利である。
【0014】
このようにして構成した可変容量回路の1つの例を図5に示す。
【0015】
図5は、可変容量回路を搭載する半導体集積回路の断面図を示すものである。
ただし図5においては、金属配線膜や保護膜などは、図示を省略している。
【0016】
図5に示すように、第1導電形の半導体基板7の表面に、第1の電極の第2導電形の低濃度の拡散領域9と、第1の電極の第2導電形の高濃度の拡散領域11と、ゲート絶縁膜13と、第2の電極15とからなるMOS型コンデンサを、図4に示す可変容量3として構成する。
【0017】
またさらに、フィールド酸化膜17上に、第4の電極19と、層間絶縁膜21と、第3の電極23とからなるコンデンサを、図4に示す固定容量1として構成する。
【0018】
さらに、フィールド酸化膜17の上に、適度な濃度の不純物を含む多結晶シリコン膜からなる入力抵抗5を構成する。
【0019】
第2の電極15と第4の電極19と入力抵抗5とは、金属配線膜などで接続されるが、煩雑になるのを避けるために、図5では電気回路的な結線として示している。
【0020】
なお、第2の電極15と第4の電極19と入力抵抗5とは、同一の多結晶シリコン膜を出発材料とし、不純物の種類や濃度を変更するだけでそれぞれを形成することもある。
あるいは、第3の電極23と入力抵抗5とを、同一の多結晶シリコン膜から形成する場合もある。
【0021】
あるいはまた、第2の電極15や第4の電極19などを、高融点金属ポリサイド膜などで形成することもある。
【0022】
いずれの場合であっても、図4に示す可変容量回路を、発振回路などとともに1チップの半導体集積回路に搭載することは困難ではない。
【0023】
【発明が解決しようとする課題】
しかしながら、1チップの半導体集積回路に搭載した可変容量回路を用いて構成した温度補償型水晶発振器は、位相ノイズ特性が悪いという課題がある。
【0024】
またさらに、1チップの半導体集積回路に搭載した可変容量回路を用いて構成した電圧制御型水晶発振器は、信号に対する周波数変化の応答が悪いという課題がある。
【0025】
〔発明の目的〕
本発明の目的は、半導体集積回路に搭載しても位相ノイズ特性の悪化がなく、応答性も良好な可変容量回路を提供することである。
【0026】
【課題を解決するための手段】
上記の目的を達成するため、本発明による可変容量回路の構成は、下記の通りとする。
【0027】
すなわち、本発明による可変容量回路の構成は、第1導電形の半導体基板表面の第2導電形の低濃度の拡散領域と、この拡散領域内の第2導電形の高濃度の拡散領域とからなる第1の電極と、第1の電極の低濃度部分に絶縁膜を挟んで対向し、金属膜または高濃度の不純物を含む半導体膜からなる第2の電極とを備えるMOS型コンデンサを可変容量素子とし、第1の電極の第2導電形の低濃度の拡散領域内に第1導電形の高濃度の拡散領域を有することを特徴とする。
【0028】
そして、この可変容量回路において、第2導電形の低濃度の拡散領域内の第1導電形の高濃度の拡散領域は、第2導電形の高濃度の拡散領域から離れていることを特徴とする。
【0029】
さらにまた、この可変容量回路において、第2導電形の低濃度の拡散領域内の第1導電形の高濃度の拡散領域は、第2導電形の低濃度の拡散領域表面の中央付近にあることを特徴とする。
【0030】
〔作用〕
MOS型コンデンサの容量値が可変となるためには、第2の電極からの電界により、半導体基板側の第1の電極表面の空乏層幅が変化することが必要であり、金属配線との接続部分以外の不純物濃度は低くなければならない。
したがって、第1の電極の大部分は抵抗が高くなっている。
【0031】
また、第1の電極には、外部周波数制御信号などの任意の信号を与えることがあるので、電源電位である周囲の半導体基板から電気的に分離する必要があり、通常はpn接合による素子分離が採用されている。したがって、第1の電極と周囲の半導体基板との間には、接合容量が存在する。
【0032】
このような接合容量や電極抵抗を考慮すれば、図5に示す従来の可変容量回路の実際上の回路図は、図6に示すようなものである。
【0033】
図6に示すように、可変容量3と任意の電位との間に電極抵抗29が接続し、可変容量3と電源との間に接合容量27が接続している。
【0034】
接合容量27の接続先の電源は、水晶発振回路の影響を受けて脈動しており、その電位の揺らぎが接合容量27を通して可変容量3の第1の電極に伝達する。
電極抵抗29があるため、この電位の揺らぎを抑えることができず、第1の電極の電位も脈動する。
【0035】
この第1の電極の電位の脈動が、電源の脈動に同調しているならば、水晶発振周波数以外の周波数成分が存在しないので、水晶発振周波数に変調を与えることはない。
【0036】
しかし、従来の可変容量3においては、第1の電極の電位の脈動が水晶発振周波数に追随できないため、第1の電極には水晶発振周波数とは異なる周波数成分の揺らぎが重畳してしまう。
【0037】
MOS型コンデンサの容量値は、第1の電極と第2の電極との電位差で決まるから、この電位の揺らぎによって水晶発振周波数とは異なる周波数成分の容量値の揺らぎが発生し、これが水晶発振周波数に変調を与える。
この変調が位相ノイズ特性の悪化として観測されるのである。
【0038】
そこで、位相ノイズ特性の悪化を防止するためには、接合容量27や電極抵抗29が存在しないような構成にするか、あるいは接合容量27や電極抵抗29が存在したとしても影響がないような工夫を設けるかである。
前者の方法は物理的に困難なので、本発明では後者の方法を採用している。
【0039】
本発明の最大の特徴は、第1の電極の第2導電形の低濃度の拡散領域内に、第1導電形の高濃度の拡散領域を設けることである。
【0040】
第1の電極の電位の揺らぎは、別の視点で見れば、多数キャリアの発生と少数キャリアの発生とを交互に促進する動作である。
【0041】
多数キャリアは、文字通り多数存在するので、外乱への応答が速い。
このため、多数キャリアの発生を促す外乱には瞬時に応答することができる。
【0042】
一方、少数キャリアの発生の速さは、結晶欠陥密度などに依存するが、多数キャリアに比べて桁違いに遅く、通常は1kHz以上の信号には応答できない。
このため、10MHz帯の水晶発振周波数の外乱には追随できず、第1の電極の電位の揺らぎに遅い周波数成分が重畳してしまうのである。
【0043】
そこで、あらかじめ少数キャリアの貯蔵庫を設けておき、外乱が来たときにはこの貯蔵庫から少数キャリアを注入することにする。
【0044】
このような機構により、実質的に少数キャリアの発生が高速になり、外乱に追随できるようにすることができる。この貯蔵庫に相当するものが、すなわち第1導電形の高濃度の拡散領域である。
【0045】
第1導電形の高濃度の拡散領域においては、第1導電形の多数キャリアが多数存在し、これが第1の電極の第2導電形の低濃度の拡散領域に少数キャリアとして注入される。
【0046】
この注入機構は、MOSトランジスタの動作と全く同じであり、10MHz帯の外乱よりもはるかに高速であるから、第1の電極の電位の揺らぎの周波数は、水晶発振周波数に一致する。
このため他の周波数成分が存在しなくなり、位相ノイズの悪化が防止できる。
【0047】
そして、第1導電形の高濃度の拡散領域は、位相ノイズの悪化を防止するだけでなく、容量値を変更しようとする信号に対しての応答速度の高速化も果たしている。
【0048】
ところで、半導体基板と、第1の電極の低濃度の拡散領域と、反対導電形の高濃度の拡散領域とは、構造上は接合型のバイポーラトランジスタと同じである。
したがって、可変容量としての動作が阻害されないようにするためには、これらがバイポーラトランジスタとして動作しないようにしなければならない。
【0049】
バイポーラトランジスタとして動作しないようにする方法としては、種々考えられるが、最も簡単な方法は、エミッタとなる反対導電形の高濃度の拡散領域をフローティングにすること、あるいは反対導電形の高濃度の拡散領域を第1の電極の低濃度の拡散領域の中央付近に設けてベース厚を厚くすること、あるいはその両方を組み合わせることである。
【0050】
【発明の実施の形態】
以下、図面を使用して本発明の可変容量回路における最適な実施形態を説明する。まず本発明の第1の実施の形態を説明する。
【0051】
図1は、本発明の第1の実施の形態における可変容量回路の構成を示す半導体集積回路の断面図を示している。ただし、この断面図において、煩雑になるのを避けるために、金属配線膜や保護膜などは図示を省略している。
【0052】
〔第1の実施の形態の説明:図1〕
図1の断面図に示すように、第1導電形の半導体基板7の表面に、第1の電極の第2導電形の低濃度の拡散領域9と、第1の電極の第2導電形の高濃度の拡散領域11と、第1導電形の高濃度の拡散領域31と、ゲート絶縁膜13と、第2の電極15とからなるMOS型コンデンサを構成する。このMOS型コンデンサが、図4に示す可変容量3である。
【0053】
また、フィールド酸化膜17の上に、第4の電極19と、層間絶縁膜21と、第3の電極23とからなるコンデンサを構成する。このコンデンサが、図4に示す固定容量1である。
【0054】
さらに、フィールド酸化膜17の上に、適度な不純物を含む多結晶シリコン膜からなる入力抵抗を構成する。
【0055】
第2の電極15と第4の電極19と入力抵抗とは、金属配線膜などで接続されるが、図1では電気回路的な結線として示している。また、保護膜などの記載も省略している。
【0056】
図1に示すように、第1の電極は第2導電形であるから、第1導電形の半導体基板7との間に接合容量が存在する。
【0057】
第1導電形の半導体基板7は電源に接続され、本来は一定電位に保たれる。
【0058】
しかし、10MHz帯の水晶発振回路は電流の脈動が大きく、半導体集積回路の金属配線程度では、その脈動に伴う電位の変動を抑えるだけの力がないので、電源電圧もかなり脈動してしまう。
【0059】
そのため、第1導電形の半導体基板7の電位は、水晶発振回路の動作中はつねに脈動している状態になる。
【0060】
この第1導電形の半導体基板7の電位の脈動は、接合容量を介して第1の電極に伝達する。
【0061】
第1の電極の大部分は、第2導電形の低濃度の拡散領域9であるから抵抗が高く、伝達された脈動を抑える力はない。したがって、第1の電極の第2導電形の低濃度の拡散領域9の電位も脈動する。
【0062】
この電位の脈動を別の視点で見れば、多数キャリアと少数キャリアの発生・再結合を交互に促進しようとする動作である。
【0063】
多数キャリアは文字通り多数存在するから、発生を促す外乱に対して瞬時に応答する。
【0064】
一方、半導体集積回路が正常に動作するレベルの結晶欠陥密度であれば、第2導電形の低濃度の拡散領域9内での少数キャリアの発生は遅く、通常は1kHz以上の速さの外乱には追随できない。
【0065】
したがって、このままでは第1の電極の電位の揺らぎに遅れが生じ、水晶発振周波数とは異なる周波数成分の揺らぎが重畳してしまうことになる。
従来技術における位相ノイズの悪化は、この事が原因である。
【0066】
そこで本発明においては、図1に示すように、第2導電形の低濃度の拡散領域9内に、第1導電形の高濃度の拡散領域31を設けている。
【0067】
この第1導電形の高濃度の拡散領域31内には、第1導電形の多数キャリアが多数存在し、第2導電形の低濃度の拡散領域9に少数キャリアの発生を促す外乱が来たときには、この第1導電形の多数キャリアが、第1導電形の高濃度の拡散領域31から、第2導電形の低濃度の拡散領域9に少数キャリアとして注入される。
【0068】
この注入機構は、MOSトランジスタのチャネルの形成動作と同じであり、ひじょうに高速である。
したがって、10MHz帯の外乱には楽々追随するから、第1の電極の電位の揺らぎに遅れが生じることはない。
【0069】
このため、第1の電極の電位の揺らぎは電源の揺らぎに同調するので、水晶発振周波数と異なる周波数成分は存在しない。
【0070】
したがって、本発明のように、第2導電形の低濃度の拡散領域9内に第1導電形の高濃度の拡散領域31を設けることにより、位相ノイズの悪化を防止することができる。
【0071】
またそれのみならず、可変容量の容量値を変更しようとする信号に対しての応答も高速になる。
【0072】
ところで、第1導電形の高濃度の拡散領域31は第2導電形の低濃度の拡散領域9に接し、第2導電形の低濃度の拡散領域9は第1導電形の半導体基板7に接しているから、これらは接合型のバイポーラトランジスタ構造をしている。
【0073】
この構造が電気的にバイポーラトランジスタとして動作してしまうと、可変容量として動作できなくなるので、バイポーラトランジスタとして動作することを防止する必要がある。
【0074】
その防止策の第1は、エミッタとなる第1導電形の高濃度の拡散領域31をフローティングにする方法である。
【0075】
バイポーラトランジスタを動作させるためには、エミッタとベースとが順方向となるようにバイアスする必要があるが、エミッタをフローティングにすれば順方向にバイアスすることが不可能になるため、バイポーラトランジスタとしては動作できない。
【0076】
そして、第1導電形の高濃度の拡散領域31は、第1の電極の電位の揺らぎに相当する数だけの多数キャリアを貯蔵しておけば済むから、ある程度の容積があれば、フローティングでも充分である。
したがって、第1導電形の高濃度の拡散領域31の本来の役目を損なうことなく、バイポーラトランジスタとしての動作を防止することができる。
【0077】
ところで、第1導電形の高濃度の拡散領域31が、第1の電極の第2導電形の高濃度の拡散領域11と接すると、高濃度同士のpn接合となってしまい、逆方向耐圧が低くなってしまう。
【0078】
その場合は、第1導電形の高濃度の拡散領域31と第1の電極の第2導電形の高濃度の拡散領域11とがほとんど短絡状態となるので、第1導電形の高濃度の拡散領域31をフローティングにしたことにならない。
【0079】
そこで、第1導電形の高濃度の拡散領域31は、第1の電極の第2導電形の高濃度の拡散領域11から分離して形成する必要がある。
これが本発明の第2の特徴である。
【0080】
さて、バイポーラトランジスタ動作の防止策の第2は、ベース厚をできるだけ厚くすることである。
【0081】
ベース厚とは、すなわち第1導電形の高濃度の拡散領域31と第1導電形の半導体基板7との距離であるから、これを大きくすることである。
【0082】
そのためには、第1導電形の高濃度の拡散領域31を、第2導電形の低濃度の拡散領域9表面の中央付近に配置することである。
これが本発明の第3の特徴である。
【0083】
つぎに、本発明の第2の実施の形態を説明する。図2は、本発明の第2の実施の形態における可変容量回路の構成を示す断面図を示している。ただし、この断面図において、煩雑になるのを避けるために、金属配線膜や保護膜などは図示を省略している。
【0084】
〔第2の実施の形態の説明:図2〕
図2の断面図に示すように、第1導電形の半導体基板7の表面に、第1の電極の第2導電形の低濃度の拡散領域9と、第1の電極の第2導電形の高濃度の拡散領域11と、第1導電形の高濃度の拡散領域31と、ゲート絶縁膜13と、第2の電極15とからなるMOS型コンデンサを構成する。このMOS型コンデンサが、図4に示す可変容量3である。
【0085】
また、フィールド酸化膜17の上に、第4の電極19と、層間絶縁膜21と、第3の電極23とからなるコンデンサを構成する。このコンデンサが、図4に示す固定容量1である。
【0086】
さらに、フィールド酸化膜17の上に、適度な不純物を含む多結晶シリコン膜からなる入力抵抗を構成する。
【0087】
第2の電極15と第4の電極19と入力抵抗とは、金属配線膜などで接続されるが、図2では電気回路的な結線として示している。また、保護膜などの記載も省略している。
【0088】
図2に示す第2の実施の形態と、図1に示す第1の実施の形態との差異は、第1導電形の高濃度の拡散領域31の上部に、第2の電極15が存在するかしないかである。
【0089】
電気的な動作および効果はどちらも同じであるが、両者は製造方法に違いがある。
【0090】
半導体集積回路の製造方法においては、第1の電極の第2導電形の高濃度の拡散領域11などのような高濃度の拡散領域は、MOSトランジスタのソース・ドレインの形成と同時に行うのが一般的であり、通常は第2の電極15を形成した後、イオン注入と熱処理とにより形成される。
【0091】
そこで、図2に示すように、第2の電極15の中央付近を除去しておけば、第1導電形の高濃度の拡散領域31もまた、第2の電極15を形成した後に形成することができる。
【0092】
つまり、図2に示す第2の実施の形態では、通常の半導体集積回路の製造方法を変更することなしに、第1導電形の高濃度の拡散領域31を形成することができ、製造コストの増加を防ぐことができる。
【0093】
図2に示す第2の実施の形態においても、第1導電形の高濃度の拡散領域31を、第2導電形の低濃度の拡散領域9表面の中央付近に配置し、また第2導電形の高濃度の拡散領域11から分離して配置することは、バイポーラトランジスタとしての動作を防止するために必要である。
【0094】
つぎに、本発明の第3の実施の形態を説明する。図3は、本発明の第3の実施の形態における可変容量回路の構成を示す断面図を示している。ただし、この断面図において、煩雑になるのを避けるために、金属配線膜や保護膜などは図示を省略している。
【0095】
〔第3の実施の形態の説明:図3〕
図3のブロック図に示すように、第1導電形の半導体基板7の表面に、第1の電極の第2導電形の低濃度の拡散領域9と、第1の電極の第2導電形の高濃度の拡散領域11と、第1導電形の高濃度の拡散領域31と、ゲート絶縁膜13と、第2の電極15とからなるMOS型コンデンサを構成する。このMOS型コンデンサが、図4に示す可変容量3である。
【0096】
また、第2の電極15の上に、層間絶縁膜21と、第3の電極23とからなるコンデンサを構成する。このコンデンサが、図4に示す固定容量1である。
【0097】
さらに、フィールド酸化膜17の上に、適度な不純物を含む多結晶シリコン膜からなる入力抵抗を構成する。
【0098】
第2の電極15と入力抵抗とは、金属配線膜などで接続されるが、図3においては、電気回路的な結線として示している。また、保護膜などの記載も省略している。
【0099】
図3に示す第3の実施の形態は、図1あるいは図2に示すように、固定容量1をフィールド酸化膜17上に形成したときに、第4の電極19と半導体基板7との間の寄生容量によって、容量変化率が低下することを避けるための工夫をしたものであり、第2の電極15の上に固定容量1を重ねて形成している。
【0100】
このようなスタック構造の場合でも、第1導電形の高濃度の拡散領域31から第2導電形の低濃度の拡散領域9への少数キャリア注入による、第1の電極の電位の揺らぎを電源の揺らぎに同調させる効果に変化はない。
【0101】
以上のように実施の形態に基づき本発明を具体的に説明したが、本発明は上記の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々の変更が可能である。
【0102】
たとえば、図3に示す第3の実施の形態では、第1導電形の高濃度の拡散領域31の上部に第2の電極15および第3の電極23が存在しているが、図2に示す第2の実施の形態と同様に、第1導電形の高濃度の拡散領域31の上部からこれらの電極を除去してもよい。
【0103】
【発明の効果】
以上のように、可変容量の半導体基板側の電極内に、少数キャリアの貯蔵庫となる反対導電形の拡散領域を設けることにより、この電極の電位の脈動が電源の脈動に同調できるようにして、水晶発振周波数以外の周波数成分をなくし、位相ノイズ特性の悪化を防止することができる。
【0104】
また、可変容量の容量値を変更しようとする信号に対する応答の高速化も実現できる。
【0105】
したがって、特性を損なうことなしに、半導体集積回路によって温度補償型水晶発振器および電圧制御型水晶発振器の小型化を実現することができ、その効果はひじょうに大きい。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態における可変容量回路の構成を示す断面図である。
【図2】本発明の第2の実施の形態における可変容量回路の構成を示す断面図である。
【図3】本発明の第3の実施の形態における可変容量回路の構成を示す断面図である。
【図4】従来技術における可変容量回路の構成を示す回路図である。
【図5】従来技術における可変容量回路の構成を示す断面図である。
【図6】従来技術における可変容量回路の実際上の回路図である。
【符号の説明】
7:第1導電形の半導体基板
9:第1の電極の第2導電形の低濃度の拡散領域
11:第1の電極の第2導電形の高濃度の拡散領域
13:ゲート絶縁膜 15:第2の電極
31:第1導電形の高濃度の拡散領域

Claims (1)

  1. 第1導電形の半導体基板表面の第2導電形の低濃度の拡散領域とこの拡散領域内の第2導電形の高濃度の拡散領域とからなる第1の電極と、第1の電極の低濃度部分に絶縁膜を挟んで対向し、金属膜または高濃度の不純物を含む半導体膜からなる第2の電極とを備えるMOS型コンデンサを可変容量素子とし、 第1の電極の第2導電形の低濃度の拡散領域内に、第1導電形の高濃度の拡散領域を有し、該第1導電形の高濃度の拡散領域は、前記第2導電形の高濃度の拡散領域から分離され、前記第2導電形の低濃度の拡散領域表面の中央付近にあり、電気的にフローティング状態であることを特徴とする可変容量回路。
JP12885099A 1999-05-10 1999-05-10 可変容量回路 Expired - Fee Related JP4551513B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12885099A JP4551513B2 (ja) 1999-05-10 1999-05-10 可変容量回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12885099A JP4551513B2 (ja) 1999-05-10 1999-05-10 可変容量回路

Publications (2)

Publication Number Publication Date
JP2000323729A JP2000323729A (ja) 2000-11-24
JP4551513B2 true JP4551513B2 (ja) 2010-09-29

Family

ID=14994934

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12885099A Expired - Fee Related JP4551513B2 (ja) 1999-05-10 1999-05-10 可変容量回路

Country Status (1)

Country Link
JP (1) JP4551513B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5000055B2 (ja) * 2001-09-19 2012-08-15 ルネサスエレクトロニクス株式会社 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4834685A (ja) * 1971-09-08 1973-05-21
JPS5923569A (ja) * 1982-07-29 1984-02-07 Matsushita Electronics Corp 半導体可変容量素子

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5698884A (en) * 1996-02-07 1997-12-16 Thunderbird Technologies, Inc. Short channel fermi-threshold field effect transistors including drain field termination region and methods of fabricating same
JP2000223722A (ja) * 1998-02-25 2000-08-11 Citizen Watch Co Ltd Mis型可変容量コンデンサおよびそれを用いた温度補償型発振器
JP4107362B2 (ja) * 1998-12-28 2008-06-25 インターチップ株式会社 Mos型キャパシタ及び半導体集積回路装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4834685A (ja) * 1971-09-08 1973-05-21
JPS5923569A (ja) * 1982-07-29 1984-02-07 Matsushita Electronics Corp 半導体可変容量素子

Also Published As

Publication number Publication date
JP2000323729A (ja) 2000-11-24

Similar Documents

Publication Publication Date Title
US9484444B2 (en) Semiconductor device with a resistance element in a trench
US5952704A (en) Inductor devices using substrate biasing technique
US4571609A (en) Stacked MOS device with means to prevent substrate floating
US20090206376A1 (en) Semiconductor device
US4881112A (en) IC with recombination layer and guard ring separating VDMOS and CMOS or the like
US8188566B2 (en) Semiconductor integrated circuit device
US5604655A (en) Semiconductor protection circuit and semiconductor protection device
US7868397B2 (en) Vertical semiconductor device
KR950009891B1 (ko) Mis형 콘덴서
US6320474B1 (en) MOS-type capacitor and integrated circuit VCO using same
JPH07183412A (ja) パワーデバイス及び低圧デバイスを有する集積回路装置
JP4046634B2 (ja) 電圧制御型容量素子及び半導体集積回路
JP2004214408A (ja) 電圧制御可変容量素子
JP4551513B2 (ja) 可変容量回路
JP2003197914A (ja) 半導体装置
JP3401918B2 (ja) 半導体装置
JP4107362B2 (ja) Mos型キャパシタ及び半導体集積回路装置
KR100304751B1 (ko) 상호접촉하여형성된n-형및p-형반도체도체영역을가진반도체집적회로장치
JP3963071B2 (ja) 半導体装置
JP2000307129A (ja) 可変容量回路
JP2000323925A (ja) 温度補償型水晶発振器
JPH08264762A (ja) 化合物半導体装置及びその製造方法
JP5282194B2 (ja) 可変容量装置
JP2000315915A (ja) 温度補償型水晶発振器
EP0317133B1 (en) Semiconductor device for controlling supply voltage fluctuations

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091020

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091126

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100706

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100712

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees