JP4547939B2 - 半導体集積回路およびそのレイアウト設計方法 - Google Patents
半導体集積回路およびそのレイアウト設計方法 Download PDFInfo
- Publication number
- JP4547939B2 JP4547939B2 JP2004057772A JP2004057772A JP4547939B2 JP 4547939 B2 JP4547939 B2 JP 4547939B2 JP 2004057772 A JP2004057772 A JP 2004057772A JP 2004057772 A JP2004057772 A JP 2004057772A JP 4547939 B2 JP4547939 B2 JP 4547939B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- gate array
- supply line
- cell
- voltage supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
ところが、よく知られているようにしきい値電圧の低下に伴ってサブスレッショルト領域でのリーク電流の増大が問題となり、このリーク電流をいかに低減するかが大きな課題となっている。
MTCMOSにより構成した論理LSIでは、仮想電源電圧供給線(以下、「V−Vdd線」という)と仮想基準電圧供給線(以下、「V−Vss線」という)の間に接続されている論理回路ブロックと、V−Vdd線と電源電圧供給線(Vdd線)との間あるいはV−Vss線と基準電圧供給線(Vss線)との間に接続され、論理回路ブロックの動作時にオンし非動作時にオフするスイッチトランジスタとを有する。スイッチトランジスタは、論理回路のロジックトランジスタよりしきい値電圧が高く、一般にいうパワートランジスタの一種である。
この問題に対処するために、Vdd線とVss線間にラッチ回路を設け、かつ、V−Vdd線とVdd線間、V−Vss線とVss線間にキャパシタを接続して特性の安定を図る技術が知られている(たとえば、特許文献1参照)。
また、特性調整用の回路素子である上記キャパシタはユニットセル内の未使用ユニットセルを用いて形成されることから、パワースイッチの配置領域で面積的な無駄が生じている不利益は解消されない。
さらに、周囲にパワースイッチを配置するレイアウトではV−Vdd線やV−Vss線の配線抵抗が大きくなりやすい。そのため特許文献1では、パワースイッチの一部をユニットセルアレイ内部に配置した構成も第1の実施の形態の他の例として示されているが、その場合、ユニットセルアレイの周囲に規定されているパワースイッチの本来の配置領域にさらに面積的な無駄が生じるという犠牲を伴うことになる。
特許文献1にはレイアウト設計の詳細な手順は開示されていないが、一般的なレイアウト設計手法に従えば、論理回路やパワースイッチの配置領域を確定し、論理合成およびレイアウト後に仮配線を行い、その後、シミュレーションなどで遅延やリーク電流値などを解析し、解析結果に応じてレイアウトや配線を手直し、さらにシミュレーションで検証し、満足な結果が得られれば最終的なレイアウトや配線を確定する。そのとき手直し程度では満足な結果が得られない場合は、最初から上記手順を繰り返すことになる。
このような一般的なレイアウト設計手法では、論理合成後にシミュレーション等で遅延やリーク電流値等の解析を行ってからでないと、スイッチトランジスタの総ゲート幅と配置位置の決定ができない。そのため、シミュレーションに時間がかかり、手直ししてから実際に検証するまでの時間およびターン・アラウンド時間(TAT)が長くなるばかりではなく、配置位置がシミュレーションを行うまで決定できないという点で自動設計の適応が困難である。
また、スイッチトランジスタの総ゲート幅と配置位置を一意に決めてしまうので、論理回路やラッチ回路のセルを配置した後に、論理回路部の遅延などに問題があったときに、スイッチトランジスタの総ゲート幅の変更が困難になってしまうなど設計の柔軟性に乏しいという難点がある。
また、本発明が解決しようとする第2の課題は、回路ブロックの配置領域を最初に確定する一般的なレイアウト設計手法を、配置領域の大きさの最適値が変化するような上記半導体集積回路のレイアウト設計に適用すると、とくにシミュレーションなどによって特性を検証する手間と時間がかかり、また変更に柔軟に対応できないことから、設計の自動化に適応が困難なことである。
この半導体集積回路は、好適に、前記各ゲートアレイ領域のベーシックセル数が、電源電圧供給の制御対象である論理回路部の規模に応じた数に規定され、当該規定された数より少ないベーシックセル数で必要な特性の電源供給制御が可能な場合に、必要数以外のベーシックセルにより特性調整用の回路素子が形成されている。
(1)仮想電源電圧供給線と仮想基準電圧供給線との間に接続されている論理回路と、仮想電源電圧供給線と電源電圧供給線に接続され、あるいは、仮想基準電圧供給線と基準電圧供給線に接続され、論理回路の動作時にオンし非動作時にオフするスイッチトランジスタとを有する半導体集積回路のレイアウト設計に際し、論理回路をスタンダードセルにより設計する論理設計ステップ。
(2)前記論理回路が形成されるスタンダードセル領域の配置領域を決め、当該スタンダードセルと一方向のサイズであるセル高さが揃ったゲートアレイのベーシックセルを、スタンダードセル領域内に分散配置し、対応する論理回路部の規模に応じた数の電源電圧制御トランジスタがそれぞれ形成可能な複数のゲートアレイ領域を決める領域決定ステップ。
(3)スタンダードセル領域に論理回路を構成するスタンダードセルを配置し、当該配置情報に応じた信号遅延量から必要最小限の数となるように電源電圧制御トランジスタを各ゲートアレイ領域に配置するレイアウトステップ。
(4)配置した論理回路および電源電圧制御トランジスタの接続を行う配線ステップ。
上記(4)の配線ステップにおいて、前記電源電圧供給線および前記基準電圧供給線を、前記セル高さの方向の一方と他方でセル境界に沿って互いに平行配置された第2層配線から形成し、前記仮想電源電圧供給線または前記仮想基準電圧供給線を、前記論理回路が形成されているスタンダードセル領域内で前記第2層配線の下方を通り、ゲートアレイ領域内の前記セル高さの中央付近を通って前記スイッチトランジスタのソースとドレインの一方に接続する第1層配線から形成し、前記スイッチトランジスタのソースとドレインの他方に接続され、前記第1層配線と電気的に分離された他の第1層配線を、前記ゲートアレイ領域内を通る第2層配線部分の下方を当該第2層配線部分に沿って配線するとともに、当該他の第1層配線を前記第2層配線部分とコンタクトを介して接続する。
詳細は後述するがMTCMOS構成を適用した回路ブロックは、通常の電源電圧供給線(Vdd線)と基準電圧供給線(Vss線)とは別に仮想電源電圧供給線(V−Vdd線)と仮想基準電圧供給線(V−Vss線)を設け、必要な機能の論理回路をV−Vdd線とV−Vss線に接続させる。V−Vdd線とV−Vss線は、それぞれVdd線とVss線から電圧が供給されるが、その電気的接続をスイッチトランジスタとしてのMTCMOSスイッチトランジスタによって行う。また、MTCMOSスイッチトランジスタがオフ状態のときにV−Vdd線あるいはV−Vss線が電気的にフローティング状態となるが、その状態で論理回路のデータが保持されなくなると動作上問題となる箇所にはラッチ回路を設ける必要もある。
このように、MTCMOS構成を適用すると、その回路ブロックは回路的に冗長となることから、低電圧動作時にリーク電流が問題となる回路部分のみMTCMOS構成を適用させることが望ましい。
MTCMOS構成を適用した回路ブロック4A,4Eのそれぞれは、図2に示すように、論理回路41やラッチ回路42が配置形成されたランダムロジック部40の群と、たとえばPMOSトランジスタからなるハイレベル側のMTCMOSスイッチトランジスタ43の群と、たとえばNMOSトランジスタからなるローレベル側のMTCMOSスイッチトランジスタ44の群とからなる。
ランダムロジック部40の論理回路41は、そのゲート構成により所定の回路機能が実現され、仮想電源電圧供給線(V−Vdd線)と仮想基準電圧供給線(V−Vss線)とに接続されている。ラッチ回路42は、電源電圧供給線(Vdd線)と基準電圧供給線(Vss線)との間に接続され、電源電圧により駆動して論理回路41のデータを保持可能に接続されている。なお、データを保持する部分のみを実電源線(Vdd線およびVss線)に接続する場合もあり、この場合、ラッチ回路42の全体を実電源線に接続する必要はない。また、システムによってはMTCMOS適用ブロックのデータを保持しておく必要がない場合があり、この場合にラッチ回路42を実電源に接続させる必要は必ずしもない。たとえば電源を切って再度、電源を供給するときにリセットやプリセットが入るようなシステムであれば、ラッチ回路42を実電源に接続させる必要はない。
MTCMOSスイッチトランジスタ43と44のそれぞれは、1つのランダムロジック部40に対して単数または複数の所定数設けられ、その数により全体のゲート幅が規定されている。なお、スイッチトランジスタはハイレベル側とローレベル側の少なくとも一方に設けてもよいし、図示のように両方に設けてもよい。以下、両方に設けられている場合を例示する。
これらのスイッチトランジスタの総ゲート幅は設計方針などで大雑把に決めた値でかまわない。スイッチトランジスタの総ゲート幅をランダムロジック部の総ゲート幅の十数%程度とする場合、ランダムロジック部の総ゲート幅の値は論理合成設計時のゲート規模の見積もりなどから容易に分かるので、改めてシミュレーションなどを実行する必要はない。
図4に示す例では、ゲートアレイ領域GAの部分が5つのベーシックセルBC1〜BC5からなり、ベーシックセルBC3〜BC5はPMOSスイッチトランジスタとNMOSスイッチトランジスタが対で設けられたセル、ベーシックセルBC1とBC2は、特性調整用のセルとして仮想線電位安定化用のキャパシタがそれぞれ1つずつ設けられたセルである。
一方、ゲートアレイ領域GA内においては、行方向のセル境界の一方に沿って1MTからなるVdd線が配線され、Vdd線の分岐線がセルごとに2本、N型不純物領域51側に延び、2本のゲート線外側の2つのソース領域Sにそれぞれ接続されている。
一方、ゲートアレイ領域GA内においては、行方向のセル境界の他方に沿って1MTからなるVss線が配線され、Vss線の分岐線がセルごとに2本、P型不純物領域52側に延び、2本のゲート線外側の2つのソース領域Sにそれぞれ接続されている。
ベーシックセルBC1において、PMOSトランジスタをダイオード接続、すなわちゲートとソースを相互接続することによりキャパシタが構成されている。具体的には、スイッチトランジスタを構成するベーシックセルBC3〜BC5と共通のVdd線(1MT)の2本の分岐線の一方がN型不純物拡散領域51側に延び、N型不純物拡散領域51のソース領域Sに接続されるとともに、一方のゲート線53にも接続されている。同様に他方の分岐線も、N型不純物拡散領域51の他のソース領域Sに接続されるとともに、他方のゲート線53にも接続されている。N型不純物拡散領域51のドレイン領域Dは、2MTからなるクロス接続線54によってV−Vss線(1MT)に接続されている。
なお、キャパシタ以外の特性調整用セルの実施例としては、たとえば、論理設計後に論理回路の論理が反転していたことが判明した場合に、その論理を反転させるインバータなどを、このベーシックセルを用いて形成する場合であってもよい。
最初に前述した2つの方法に代表される方法によって、ゲートアレイ領域GAの割合を決定する。つまり、MTCMOSスイッチトランジスタの総ゲート幅を、たとえば、全てのランダムロジック部(スタンダードセル領域SC)の総ゲート幅の十数%程度とする、あるいは、遅延ペナルティに数%加えた値に応じて決定する。そして、その決定した割合が得られるように、たとえば図3(A)や図3(B)のようにしてゲートアレイ領域GAを決定し、その領域のすべてに、まず、図4に示すベーシックセルBC3〜BC5のようなMTCMOSスイッチトランジスタのセルを配置する。このときは、ランダムロジックセルはスタンダードセル方式を用いているため、まだ配置は行われていない。
つぎに、スタンダードセル方式により、ランダムロジックセルを配置していく。このとき、予め配置をしておいたスイッチトランジスタ配置領域(ゲートアレイ領域GA)には、ランダムロジックセルを配置させない。また、スイッチトランジスタ自身も配置位置などの変更は一切行わない。配置後のスイッチトランジスタは、たとえば図5のように、ある一定の量を残してランダムロジックセル部分と接続させる。
以上のようにして、遅延ペナルティとリーク電流の双方を満たすようにスイッチトランジスタのゲート幅が、個々の箇所で最適となるように決められる。
その後、図8に示すように未接続のMTCMOSスイッチトランジスタのセル(未使用ベーシックセル)を、特性調整用の回路素子、たとえばキャパシタのセルに置き換える。これにより、無駄な領域が有効利用される。なお、キャパシタの数が少ない箇所は、隣接するスタンダードセル領域の使用を確認して、未使用なら、部分的にゲートアレイ領域を拡張してキャパシタのセルに置き換えてもよい。
第1に、面積的に大部分を示す論理回路がスタンダードセルにより形成されていることから、論理回路をゲートアレイから形成する場合に比べ、回路構成に実際に用いられない無駄な面積が殆どなく、その結果全体としての占有面積が小さいという利点がある。
第2に、スタンダードセル領域内に分散配置された複数のゲートアレイ領域のベーシックセルからスイッチトランジスタが形成されていることから、論理回路の周囲に電源供給トランジスタを配置する場合に比べ仮想電源電圧供給線および仮想基準電圧供給線の論理回路の給電点までの配線抵抗を小さくできるという利点がある。また、配線抵抗が小さくできることによって、その分、スイッチトランジスタのゲート幅を必要最小限に近づけることができ、その結果、リーク特性や論理回路の遅延ペナルティが改善されるという利点がある。
第3に、必要数以外のベーシックセルにより特性調整用の回路素子が形成されていることから、その分、面積的な無駄が少ない。
第4に、電源電圧あるいは基準電圧の供給のための配線が2層のメタル配線層により形成される場合に、セル境界を走るスタンダードセルの給電のためのV−Vdd線とV−Vss線が第1層のメタル配線層により形成され、その上を第2層のメタル配線が配置されているため、配線構造がシンプルで無駄な面積を占有しないという利点がある。
以上の理由により、結果として、全体のレイアウト設計にかかる時間を短縮でき、TATも短くすることができるという利益が得られる。
Claims (5)
- スタンダードセル領域内に複数のゲートアレイ領域が分散配置されているセル配置構造を有し、
前記複数のゲートアレイ領域と異なるスタンダードセル領域に、仮想電源電圧供給線と仮想基準電圧供給線に接続されている論理回路がスタンダードセルにより形成され、
前記論理回路に近接するゲートアレイ領域に、仮想電源電圧供給線と電源電圧供給線に接続され、あるいは、仮想基準電圧供給線と基準電圧供給線に接続され、前記論理回路の動作時にオンし非動作時にオフするスイッチトランジスタが、ゲートアレイのベーシックセルにより形成され、
前記スタンダードセルと前記ベーシックセルは、一方向の平面視サイズであるセル高さが揃えられ、
前記電源電圧供給線および前記基準電圧供給線が、前記セル高さの方向の一方と他方でセル境界に沿って互いに平行配置された第2層配線から構成され、
前記仮想電源電圧供給線または前記仮想基準電圧供給線が、前記論理回路が形成されているスタンダードセル領域内で前記第2層配線の下方を通り、ゲートアレイ領域内の前記セル高さの中央付近を通って前記スイッチトランジスタのソースとドレインの一方に接続されている第1層配線から構成され、
前記スイッチトランジスタのソースとドレインの他方に接続され、前記第1層配線と電気的に分離された他の第1層配線が、前記ゲートアレイ領域内を通る第2層配線部分の下方を当該第2層配線部分に沿って配線され、当該第2層配線部分とコンタクトにより接続されている
半導体集積回路。 - 前記各ゲートアレイ領域のベーシックセル数が、電源電圧供給の制御対象である論理回路部の規模に応じた数に規定され、当該規定された数より少ないベーシックセル数で必要な特性の電源供給制御が可能な場合に、必要数以外のベーシックセルにより特性調整用の回路素子が形成されている
請求項1に記載の半導体集積回路。 - 仮想電源電圧供給線と仮想基準電圧供給線との間に接続されている論理回路と、仮想電源電圧供給線と電源電圧供給線に接続され、あるいは、仮想基準電圧供給線と基準電圧供給線に接続され、論理回路の動作時にオンし非動作時にオフするスイッチトランジスタとを有する半導体集積回路のレイアウト設計に際し、論理回路をスタンダードセルにより設計する論理設計ステップと、
前記論理回路が形成されるスタンダードセル領域の配置領域を決め、当該スタンダードセルと一方向のサイズであるセル高さが揃ったゲートアレイのベーシックセルを、スタンダードセル領域内に分散配置し、対応する論理回路部の規模に応じた数の電源電圧制御トランジスタがそれぞれ形成可能な複数のゲートアレイ領域を決める領域決定ステップと、
スタンダードセル領域に論理回路を構成するスタンダードセルを配置し、当該配置情報に応じた信号遅延量から必要最小限の数となるように電源電圧制御トランジスタを各ゲートアレイ領域に配置するレイアウトステップと、
配置した論理回路および電源電圧制御トランジスタの接続を行う配線ステップと
を含み、
前記配線ステップにおいて、
前記電源電圧供給線および前記基準電圧供給線を、前記セル高さの方向の一方と他方でセル境界に沿って互いに平行配置された第2層配線から形成し、
前記仮想電源電圧供給線または前記仮想基準電圧供給線を、前記論理回路が形成されているスタンダードセル領域内で前記第2層配線の下方を通り、ゲートアレイ領域内の前記セル高さの中央付近を通って前記スイッチトランジスタのソースとドレインの一方に接続する第1層配線から形成し、
前記スイッチトランジスタのソースとドレインの他方に接続され、前記第1層配線と電気的に分離された他の第1層配線を、前記ゲートアレイ領域内を通る第2層配線部分の下方を当該第2層配線部分に沿って配線するとともに、当該他の第1層配線を前記第2層配線部分とコンタクトを介して接続する
半導体集積回路のレイアウト設計方法。 - 前記レイアウトステップで、前記複数のゲートアレイ領域のそれぞれに最大数の電源電圧制御トランジスタを配置したときに、各ゲートアレイ領域に対応する論理回路部の信号遅延量を見積もり、当該信号遅延量から各ゲートアレイ領域で減らす電源電圧制御トランジスタ数を決定することにより、各ゲートアレイ領域で個別に電源電圧制御トランジスタ数を最適化する
請求項3に記載の半導体集積回路のレイアウト設計方法。 - 前記レイアウトステップで、電源電圧制御トランジスタ数を最適化したときにゲートアレイ領域に未使用の領域がある場合に、つぎの前記配線ステップにおいて、当該未使用の領域のゲートアレイのベーシックセルに特性調整用の回路素子が形成される配線を行う
請求項4に記載の半導体集積回路のレイアウト設計方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004057772A JP4547939B2 (ja) | 2004-03-02 | 2004-03-02 | 半導体集積回路およびそのレイアウト設計方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004057772A JP4547939B2 (ja) | 2004-03-02 | 2004-03-02 | 半導体集積回路およびそのレイアウト設計方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005251862A JP2005251862A (ja) | 2005-09-15 |
JP4547939B2 true JP4547939B2 (ja) | 2010-09-22 |
Family
ID=35032081
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004057772A Expired - Fee Related JP4547939B2 (ja) | 2004-03-02 | 2004-03-02 | 半導体集積回路およびそのレイアウト設計方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4547939B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007095787A (ja) * | 2005-09-27 | 2007-04-12 | Nec Electronics Corp | 半導体集積回路 |
KR100780750B1 (ko) * | 2006-05-11 | 2007-11-30 | 한국과학기술원 | 표준 셀과 파워 게이팅 셀을 이용한 파워 네트워크 및 이를가지는 반도체 장치 |
KR100835425B1 (ko) | 2006-09-14 | 2008-06-04 | 동부일렉트로닉스 주식회사 | Mtcmos반도체 집적회로 |
US9158877B2 (en) | 2013-05-02 | 2015-10-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Standard cell metal structure directly over polysilicon structure |
CN109155284B (zh) * | 2016-06-01 | 2022-09-23 | 株式会社索思未来 | 半导体集成电路装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10242289A (ja) * | 1996-12-27 | 1998-09-11 | Toshiba Corp | スタンダードセル方式の集積回路 |
JP2000323688A (ja) * | 1999-05-07 | 2000-11-24 | Nec Ic Microcomput Syst Ltd | 半導体集積回路装置 |
JP2003256489A (ja) * | 2002-03-04 | 2003-09-12 | Fujitsu Ltd | 半導体集積回路素子の設計システム、プログラム、記録媒体、及び、半導体集積回路素子の設計方法 |
-
2004
- 2004-03-02 JP JP2004057772A patent/JP4547939B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10242289A (ja) * | 1996-12-27 | 1998-09-11 | Toshiba Corp | スタンダードセル方式の集積回路 |
JP2000323688A (ja) * | 1999-05-07 | 2000-11-24 | Nec Ic Microcomput Syst Ltd | 半導体集積回路装置 |
JP2003256489A (ja) * | 2002-03-04 | 2003-09-12 | Fujitsu Ltd | 半導体集積回路素子の設計システム、プログラム、記録媒体、及び、半導体集積回路素子の設計方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2005251862A (ja) | 2005-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109314110B (zh) | 用于基于鳍片计数的扩散的标准单元架构 | |
JP4357409B2 (ja) | 半導体集積回路装置及びその設計方法 | |
US5384472A (en) | Symmetrical multi-layer metal logic array with continuous substrate taps and extension portions for increased gate density | |
US7443224B2 (en) | Multi-threshold MIS integrated circuit device and circuit design method thereof | |
KR900000202B1 (ko) | 반도체 집적회로 및 그 회로 패턴 설계방법 | |
US8525552B2 (en) | Semiconductor integrated circuit device having a plurality of standard cells for leakage current suppression | |
JP2009076501A (ja) | 半導体集積回路 | |
US5671397A (en) | Sea-of-cells array of transistors | |
CN111373407A (zh) | 用于在芯片极减小单元面积并改进单元布局的金属零电源接地短截线布线 | |
US7257779B2 (en) | Sea-of-cells array of transistors | |
JPWO2006114875A1 (ja) | 半導体集積回路 | |
US10748933B2 (en) | Semiconductor device | |
US7576405B2 (en) | Semiconductor integrated circuit for reducing leak current through MOS transistors | |
US11769764B2 (en) | Method for changing an integrated circuit design | |
JP4492736B2 (ja) | 半導体集積回路 | |
US7178122B2 (en) | Semiconductor integrated circuit, method of designing semiconductor integrated circuit, and device for designing the same | |
US5291043A (en) | Semiconductor integrated circuit device having gate array | |
US5635737A (en) | Symmetrical multi-layer metal logic array with extension portions for increased gate density and a testability area | |
JP2006245276A (ja) | 半導体集積回路装置 | |
JP4547939B2 (ja) | 半導体集積回路およびそのレイアウト設計方法 | |
JP2682397B2 (ja) | セルベース設計半導体集積回路装置 | |
EP1204990B1 (en) | An integrated circuit with metal programmable logic having enhanced reliability | |
JP3644138B2 (ja) | 半導体集積回路及びその配置配線方法 | |
US20050145887A1 (en) | Semiconductor device | |
KR20020042507A (ko) | 반도체장치, 그 제조방법 및 기억매체 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060712 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090901 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090903 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091022 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100615 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100628 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |