JP4541597B2

JP4541597B2 - Semiconductor device

Info

Publication number: JP4541597B2
Application number: JP2001195736A
Authority: JP
Inventors: 友春堀尾
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2001-06-28
Filing date: 2001-06-28
Publication date: 2010-09-08
Anticipated expiration: 2021-06-28
Also published as: JP2003017612A

Description

【０００１】
【発明の属する技術分野】
本願発明は、平面視略矩形状を呈する基板の周縁に接続端子が形成された半導体装置に関する。
【０００２】
【従来の技術】
図６は、半導体素子２が搭載された平面視略矩形状の基板１０１と、半導体素子２を封止するようにして基板１０１上に形成された封止樹脂４とを備えた半導体装置１００である。この半導体装置１００は、たとえばリモコン機器などに用いられる光受信モジュールとして形成されており、基板１０１の上面１０１ａには、半導体素子２として、受光素子２１と、この受光素子２１を制御するための制御回路素子２２とが搭載されている。また、封止樹脂４は、受光素子２１が感応しうる光に対して透光性を有する樹脂により形成され、その一部には、受光素子上に光を集光するためのレンズ部４１が一体的に形成されている。
【０００３】
また、この半導体装置１００は、外部の回路基板などに接続される接続端子群５が基板１０１の周縁に形成されており、面実装に適した構成とされている。より詳細には、上記接続端子群５は、Ｖｃｃ端子、ＧＮＤ端子、および出力端子の３つの接続端子５Ａ，５Ｂ，５Ｃにより構成されており、これらの接続端子５Ａ，５Ｂ，５Ｃは、上記基板１０１の一端縁１０１ｃに形成されている。各接続端子５Ａ，５Ｂ，５Ｃは、基板１０１の厚み方向に延びるように形成され、かつ内面に導体被膜が形成された凹溝５１と、この凹溝５１の開口部分を囲むようにして、基板１の上面１０１ａおよび下面１０１ｂにそれぞれ形成された端子パッド３１および端子パッド３２とを有している。
【０００４】
この半導体装置１００を外部の回路基板に実装する場合、半導体装置１００は、たとえば、上記基板１０１の裏面１０１ｂを下に向けて、外部の回路基板上に半田付けされる。この実装は、いわゆるリフローソルダリングの手法を採用することによって効率的に行なわれる。この方法では、まず、外部の回路基板上に形成された実装パッドに半田ペーストを塗布する。次いで、半導体装置１００を、各接続端子５が各実装パッドに対応するようにして、外部の回路基板上に載置する。この載置工程は、たとえば公知のチップマウンターなどを用いることにより、自動化されうる。そして、半田ペーストをリフロー炉内で溶融させた後、これを冷却・固化する。このとき、各接続端子５Ａ，５Ｂ，５Ｃの凹溝５１と外部の回路基板上の実装パッドとの間には、半田フィレットが形成され、これにより、半導体装置１００が外部の回路基板上に強固に固定される。
【０００５】
【発明が解決しようとする課題】
しかしながら、近年においては、半導体装置１００の小型化が要望されており、これにより、上記接続端子５Ａ，５Ｂ，５Ｃが形成されている基板１０１の面を外観から識別するのが困難となっている。したがって、上記載置工程において、上記従来の半導体装置１００が、外部の回路基板に対して誤った回転姿勢で載置されることがあった。このような場合、半導体装置１００の接続端子５Ａ，５Ｂ，５Ｃが外部の回路基板の各実装パッド上に載らないため、これらを互いに半田付けすることができなくなり、半導体装置１００が正常に動作しない。
【０００６】
本願発明は、上記した事情のもとで考え出されたものであって、外部の回路基板に対して誤った回転姿勢で実装されるのを防止することができる半導体装置を提供することをその課題とする。
【０００７】
【発明の開示】
上記課題を解決するため、本願発明では、次の技術的手段を講じている。
【０００８】
すなわち、本願発明により提供される封止樹脂型半導体装置は、第１側面と、この第１側面と対向する第２側面とを有する平面視略矩形状の基板であって、上記第１側面の上位部分を形成する第１の端縁および上記第２側面の上位部分を形成する第２の端縁とを有する第１基板層と、上記第１基板層の下面側に積層され、上記第１側面の下位部分を形成する第３の端縁および上記第２側面の下位部分を形成する第４の端縁とを有し、上記第１基板層と同一の平面視形状を有する第２基板層と、を含む基板、上記第１基板層の上面側に封止樹脂で封止されて搭載された半導体素子、上記基板の第１側面側に設けられ、接続対象に接続される第１接続端子群、および、上記基板の第２側面側に設けられ、接続対象に接続される第２接続端子群、を備えており、上記第１接続端子群と上記第２接続端子群とは平面視において上記基板の中心に対して点対称に配置されており、かつ、上記第１接続端子群および第２接続端子群における互いに点対称の関係にある接続端子どうしは、上記第１基板層および上記第２基板層の表面と裏面のいずれか一方または双方に形成され、互いに電気的に絶縁された配線パターンにより電気的に導通させられていることを特徴としている。
【００１１】
好ましい実施の形態においてはさらに、上記半導体素子は、受光素子と、この受光素子のための制御回路素子とを含んでいるとともに、上記封止樹脂は、上記受光素子が感応しうる光に対して透光性を有しており、かつ、上記第１接続端子群および第２接続端子群を形成する接続端子は、それぞれ、互いに点対称の関係にあるＧＮＤ端子、Ｖｃｃ端子および出力端子を含んでいる構成とすることができる。
【００１２】
本願発明においては、上記半導体装置は、たとえば上記基板の下面が下に向くように外部の回路基板に実装される。このとき、上記半導体装置は、上記第１接続端子群および第２接続端子群における互いに点対称の関係にある接続端子どうしが電気的に導通させられているので、外部の回路基板に形成された所定の実装パッド群に対して、第１接続端子群および第２接続端子群のいずれか一方が導通していれば、正常に作動することができる。したがって、上記半導体装置は、正常に作動しうる状態から１８０度回転した状態で実装されても、正常に作動する。その結果、半導体装置Ａが外部の回路基板に対して誤った回転姿勢で実装されるのを抑制することができる。
【００１３】
また、好ましい実施の形態においては、上記基板（第１基板層および第２基板層）は、平面視における縦方向寸法と横方向寸法とが異なるように形成されている。
【００１４】
このような構成によれば、半導体装置の縦方向および横方向を、その外観から容易に識別することができる。したがって、上記半導体装置を外部の回路基板に実装する際に、上記半導体装置は、縦方向と横方向とが間違えられた状態で実装されることはない。すなわち、上記半導体装置は、正常に作動しうる状態から９０度回転した状態で実装されることがない。その結果、半導体装置が外部の回路基板に対して誤った回転姿勢で実装されるのを確実に防止することができる。
【００１５】
さらに、好ましい実施の形態においては、上記第１接続端子群を形成する接続端子および上記第２接続端子群を形成する接続端子は、それぞれ、上記基板の厚み方向に延びるように形成され、かつ内面に導体被膜が形成された凹溝を含んで形成されている。
【００１６】
このような構成によれば、上記半導体装置を外部の回路基板に半田付けする際に、半田が上記凹溝内に入り込むので、上記半導体装置と半田との接触面積が大きくなり、上記半導体装置を強固に固定することができる。
【００１７】
本願発明のその他の特徴および利点については、以下に行う発明の実施の形態の説明から、より明らかになるであろう。
【００１８】
【発明の実施の形態】
以下、本願発明の好ましい実施の形態について、図面を参照して具体的に説明する。
【００１９】
図１は、本願発明に係る半導体装置の一例を示す概略斜視図、図２は、図１における基板を構成する一の基板層を示す平面図、図３は、図１における基板を構成する他の基板層を示す平面図、図４は、図１のＩＶ−ＩＶ線に沿う断面図である。なお、これらの図において、従来例を示す図６に表された部材、部分等と同等のものにはそれぞれ同一の符号を付してある。
【００２０】
図１に表れているように、この半導体装置Ａは、基板１と、この基板１に搭載された半導体素子２と、半導体素子２を封止するようにして基板１上に形成された封止樹脂４とを具備して構成されている。この半導体装置Ａは、たとえばリモコン機器などに用いられる光受信モジュールとして形成されたものであり、上記基板１の上面１ａには、半導体素子２として、受光素子２１と、この受光素子２１のための制御回路素子２２とが搭載されている。また、この半導体装置Ａにおいては、外部の回路基板などに対して接続される接続端子として、Ｖｃｃ端子、ＧＮＤ端子、および出力端子の３種類の接続端子が設けられている。
【００２１】
上記基板１は、図１に示すように、平面視略矩形状に形成されており、互いに対向する第１の端縁１ｃおよび第２の端縁１ｄを有している。また、上記基板１は、本実施形態では、平面視における縦方向寸法と横方向寸法が異なるように形成されている。上記第１の端縁１ｃには、３つの接続端子５Ａ，５Ｂ，５Ｃからなる第１接続端子群５が形成されており、上記第２の端縁１ｄには、３つの接続端子６Ａ，６Ｂ，６Ｃからなる第２接続端子群６が形成されている。第１接続端子群５と第２接続端子群６とは、基板１の中心に対して点対称に配置されている。具体的には、接続端子５Ａと接続端子６Ａ、接続端子５Ｂと接続端子６Ｂ、そして接続端子５Ｃと接続端子６Ｃとが、それぞれ、互いに点対称の関係にある。接続端子５Ａ（接続端子６Ａ）、接続端子５Ｂ（接続端子６Ｂ）、および接続端子５Ｃ（接続端子６Ｃ）は、それぞれ、上記Ｖｃｃ端子、ＧＮＤ端子、および出力端子のうちの１つに相当し、互いに点対称の関係にある接続端子どうしが、電気的に導通させられている。
【００２２】
上記各接続端子５Ａ，５Ｂ，５Ｃ，６Ａ，６Ｂ，６Ｃは、図１に示すように、上記基板の厚み方向に延びるように形成され、かつ内面に導体被膜３（図４参照）が形成された凹溝５１と、この凹溝５１の開口部分を囲むようにして、基板１の上面１ａおよび下面１ｂにそれぞれ形成された端子パッド３１および端子パッド３２とを有している。上記凹溝５１は、たとえば、半導体装置Ａの製造過程において、上記基板１となる基板エリアが複数設けられた原基板に対してスルーホールを貫通形成し、このスルーホールの内面に対して導体被膜３を形成した後、このスルーホールに沿って切断することによって形成される。このような場合、凹溝５１は、略半円筒内面状あるいは略四半円筒内面状に形成される。なお、凹溝５１上の導体被膜３は、図４に示すように、上記端子パッド３１および端子パッド３２と導通するように形成される。この導体被膜３の材質は、たとえば銅であり、その形成には、たとえば無電解メッキ法が用いられる。
【００２３】
一方、上記端子パッド３１（端子パッド３２）は、基板１の上面１ａ（下面１ｂ）に対して導体被膜を形成し、これをエッチングすることにより形成される。なお、基板１の上面１ａには、図１に示すように、上記半導体素子２と接続端子５Ａ，５Ｂ，５Ｃとを連絡する所定の導体パターンＰが形成され、端子パッド３１は、この導体パターンＰを形成する際に同時に形成される。また、端子パッド３１および端子パッド３２の表面と、上記凹溝５１上の導体被膜３の表面には、図４に示すように、Ａｕメッキ層３３が形成されており、これにより、この半導体装置Ａを外部の回路基板などに対して良好に半田付けできる。なお、上記基板１の上面１ａは、上記導体パターンＰが外部に露出しないように、上記端子パッド３１を除く領域がグリーンレジストなどの絶縁層（図示略）で覆われている。
【００２４】
ところで、上述した、互いに点対称の関係にある接続端子どうし（接続端子５Ａと接続端子６Ａ、並びに接続端子５Ｂと接続端子６Ｂ、ないし接続端子５Ｃと接続端子６Ｃ）の電気的導通は、上記基板１の厚み方向において互いに電気的に絶縁しつつ配置された導体層７を介して行なわれる。このような導体層７は、上記基板１を多層基板とし、各層の表裏面に対して、接続端子５Ａと接続端子６Ａとを導通させるための配線パターン７Ａ、接続端子５Ｂと接続端子６Ｂとを導通させるための配線パターン７Ｂ、および接続端子５Ｃと接続端子６Ｃとを導通させるための配線パターン７Ｃを選択的に形成することによって達成される。
【００２５】
具体的には、本実施形態では、上記基板１は、図１および図４に示すように、ガラスエポキシなどの樹脂により形成された３枚の基板層１１Ａ，１１Ｂ，１１Ｃを積層してなり、これらは互いに絶縁性を有する接着剤９などにより互いに貼り付けられている。なお、基板層１１Ａ、基板層１１Ｂ、および基板層１１Ｃは、それぞれ、基板１の上層、中間層、および下層をなしている。
【００２６】
上記配線パターン７Ａは、図２において破線で示すように、上記基板層１１Ａの裏面に形成されている。配線パターン７Ａは、上記接続端子５Ａの一部をなす切欠き部５０Ａと接続端子６Ａの一部をなす切欠き部６０Ａとの間に延びるように帯状に形成されており、かつ、接続端子５Ａおよび接続端子６Ａの導体被膜３と導通するように形成されている。
【００２７】
上記配線パターン７Ｂは、図３において実線で示すように、上記基板層１１Ｂの上面１１Ｂａに形成されている。配線パターン７Ｂは、上記接続端子５Ｂの一部をなす切欠き部５０Ｂと接続端子６Ｂの一部をなす切欠き部６０Ｂとの間に延びるように帯状に形成されており、かつ、図４に示すように、接続端子５Ｂおよび接続端子６Ｂの導体被膜３と導通するように形成されている。なお、上述したように、基板層１１Ａ，１１Ｂは、絶縁性を有する接着材９により貼り付けられているので、配線パターン７Ｂは、配線パターン７Ａに対して絶縁された状態となる。
【００２８】
上記配線パターン７Ｃは、図３において破線で示すように、上記基板層１１Ｂの裏面に形成されている。配線パターン７Ｃは、上記接続端子５Ｃの一部をなす切欠き部５０Ｃと接続端子６Ｃの一部をなす切欠き部６０Ｃとの間に延びるように帯状に形成されており、かつ、接続端子５Ｃおよび接続端子６Ｃの導体被膜３と導通するように形成されている。
【００２９】
すなわち、上記基板層１１Ａは、図２に示すように、上面１１Ａａに上記所定の導体パターンＰと上記端子パッド３１とが形成され、裏面に上記配線パターン７Ａが形成されることによって構成されている。上記基板層１１Ｂは、図３に示すように、上面１１Ｂａに上記配線パターン７Ｂが形成され、裏面に上記配線パターン７Ｃが形成されることによって構成されている。また、上記基板層１１Ｃの上面には、配線パターンが形成されておらず、基板層１１Ｃの裏面には、上記端子パッド３２が形成されている。なお、上記導体パターンＰと上記端子パッド３１は、従来例におけるものと同等のものとされており、これにより、本実施形態では、上記基板層１１Ａの上面１１Ａａを上記従来の半導体装置１００における基板１０１の上面１０１ａと同様に形成することができる。すなわち、上記従来の基板１０１の上面１０１ａに対して設計変更を行う必要なく、上記基板１の上面１ａを形成することができる。
【００３０】
このようにして、上記基板層１１Ａ，１１Ｂ，１１Ｃにより基板１を形成することによって、上記配線パターン７Ａ，７Ｂ，７Ｃは、基板１の厚み方向に互いに電気的に絶縁されつつ、互いに点対称の関係にある接続端子どうしを電気的に導通するように形成される。
【００３１】
なお、本実施形態では、上記基板１は、３層基板とされているが、上記基板層１１Ｂの裏面に対して、上記配線パターン７Ｃに加えて上記端子パッド３２を形成した上、たとえばグリーンレジストなどにより絶縁層を形成することによって、基板１を、上記基板層１１Ｃが含まれていない２層基板とすることもできる。
【００３２】
上記発光素子２１は、たとえば、ＰＩＮフォトダイオードなどからなり、図１に示すように、上記所定の導体パターンＰの各所に形成されたパッド部Ｐｄに対してワイヤＷを介して接続されている。
【００３３】
上記制御回路素子２２は、受光素子２１による受信動作を制御するためのものであり、図１に示すように、パッド部Ｐｄあるいは受光素子２１に対してワイヤを介して接続されている。
【００３４】
上記封止樹脂４は、たとえば顔料を含んだエポキシ樹脂など、上記受光素子が感応しうる光に対して透光性を有する樹脂により、トランスファーモールド法などの手法により形成される。この封止樹脂４は、上記受光素子２１および制御回路素子２２を封止するように形成されており、かつ、その一部には、受光素子２１上に光を集光するためのレンズ部４１が一体的に形成されている。
【００３５】
次に、上記構成を有する半導体装置Ａの作用を説明する。
【００３６】
上記半導体装置Ａは、上記第１接続端子群５と上記第２接続端子群６とが、上記基板１の中心に対して点対称に配置されている。すなわち、接続端子５Ａと接続端子６Ａ、並びに接続端子５Ｂと接続端子６Ｂ、ないし接続端子５Ｃと接続端子６Ｃは、それぞれ、基板１の中心に対して互いに点対称に配置されている。また、接続端子５Ａと接続端子６Ａ、並びに接続端子５Ｂと接続端子６Ｂ、ないし接続端子５Ｃと接続端子６Ｃは、それぞれ、電気的に導通させられている。したがって、半導体装置Ａを、上記基板１の裏面１ｂが下に向くようにして外部の回路基板に実装する場合、外部の回路基板表面に形成された実装パッドに対して、第１接続端子群５および第２接続端子群６のいずれか一方の接続端子が当接するような回転姿勢をとるように半導体装置Ａを載置すれば、半導体装置Ａと外部の回路基板との接続を達成することができる。すなわち、半導体装置Ａは、正常に作動しうる所定の回転姿勢に対して１８０度回転した姿勢で実装されても、正常に作動する。したがって、半導体装置Ａが外部の回路基板に対して誤った回転姿勢で実装されるのを抑制することができる。
【００３７】
また、上記半導体装置Ａにおいては、上記基板１は、平面視における縦方向寸法と横方向寸法とが異なるように形成されている。したがって、半導体装置Ａの縦方向および横方向を、その外観から容易に判別することができる。その結果、半導体装置Ａは、上記所定の回転姿勢に対して９０度回転した姿勢で実装されることがない。
【００３８】
したがって、半導体装置Ａが外部の回路基板に対して誤った回転姿勢で実装されるのを確実に防止することができる。
【００３９】
もちろん、本願発明は、上述した実施形態に限定されるものではなく、特許請求の範囲に記載した事項の範囲内でのあらゆる設計変更はすべて本願発明の範囲に含まれる。
【００４０】
たとえば、上記配線パターン７Ａは、上記実施形態では、基板層１１Ａの裏面に形成されているが、図５に示すように、上記基板１の上面１ａに形成されてもよい。
【００４１】
また、たとえば、上記半導体装置Ａは、上記実施形態では、３種類の接続端子を有する光受信モジュールとして形成されているが、さらに多くの種類の接続端子を有する半導体装置として形成することもできる。
【図面の簡単な説明】
【図１】本願発明に係る半導体装置の一例を示す概略斜視図である。
【図２】図１における基板を構成する一の基板層を示す平面図である。
【図３】図１における基板を構成する他の基板層を示す平面図である。
【図４】図１のＩＶ−ＩＶ線に沿う断面図である。
【図５】本願発明に係る半導体装置の一例を示す概略平面図である。
【図６】従来の半導体装置の一例を示す概略斜視図である。
【符号の説明】
１基板
１ｃ第１の端縁
１ｄ第２の端縁
２半導体素子
３導体被膜
４封止樹脂
５第１接続端子群
５Ａ，５Ｂ，５Ｃ第１接続端子群を形成する接続端子
６第２接続端子群
６Ａ，６Ｂ，６Ｃ第２接続端子群を形成する接続端子
７導体層
７Ａ，７Ｂ，７Ｃ配線パターン
２１受光素子
２２制御回路素子
５１凹溝
Ａ半導体装置[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device in which connection terminals are formed on the periphery of a substrate having a substantially rectangular shape in plan view.
[0002]
[Prior art]
FIG. 6 shows a semiconductor device 100 including a substrate 101 having a substantially rectangular shape in plan view on which the semiconductor element 2 is mounted, and a sealing resin 4 formed on the substrate 101 so as to seal the semiconductor element 2. is there. The semiconductor device 100 is formed as an optical receiving module used for, for example, a remote control device. A light receiving element 21 as a semiconductor element 2 and a control for controlling the light receiving element 21 are formed on the upper surface 101 a of the substrate 101. A circuit element 22 is mounted. The sealing resin 4 is formed of a resin that is transparent to light to which the light receiving element 21 can respond, and a part of the sealing resin 4 includes a lens portion 41 for condensing light on the light receiving element. It is integrally formed.
[0003]
In addition, the semiconductor device 100 has a connection terminal group 5 connected to an external circuit board or the like formed on the periphery of the substrate 101, and has a configuration suitable for surface mounting. More specifically, the connection terminal group 5 includes three connection terminals 5A, 5B, and 5C, which are a Vcc terminal, a GND terminal, and an output terminal. These connection terminals 5A, 5B, and 5C are connected to the substrate. 101 is formed at one end edge 101 c of the substrate 101. Each of the connection terminals 5A, 5B, and 5C is formed so as to extend in the thickness direction of the substrate 101, and has a concave groove 51 having a conductor coating formed on the inner surface and an opening portion of the concave groove 51 so as to surround the substrate 1. A terminal pad 31 and a terminal pad 32 are formed on the upper surface 101a and the lower surface 101b, respectively.
[0004]
When the semiconductor device 100 is mounted on an external circuit board, the semiconductor device 100 is soldered onto the external circuit board, for example, with the back surface 101b of the substrate 101 facing down. This mounting is efficiently performed by adopting a so-called reflow soldering technique. In this method, first, a solder paste is applied to a mounting pad formed on an external circuit board. Next, the semiconductor device 100 is mounted on an external circuit board such that each connection terminal 5 corresponds to each mounting pad. This mounting process can be automated by using, for example, a known chip mounter. Then, after the solder paste is melted in a reflow furnace, it is cooled and solidified. At this time, a solder fillet is formed between the concave groove 51 of each of the connection terminals 5A, 5B, and 5C and the mounting pad on the external circuit board, whereby the semiconductor device 100 is firmly formed on the external circuit board. Fixed to.
[0005]
[Problems to be solved by the invention]
However, in recent years, there has been a demand for downsizing of the semiconductor device 100, which makes it difficult to identify the surface of the substrate 101 on which the connection terminals 5A, 5B, and 5C are formed from the appearance. . Therefore, in the above placement process, the conventional semiconductor device 100 may be placed in an incorrect rotational posture with respect to the external circuit board. In such a case, since the connection terminals 5A, 5B, and 5C of the semiconductor device 100 are not placed on the respective mounting pads of the external circuit board, they cannot be soldered to each other, and the semiconductor device 100 does not operate normally. .
[0006]
The present invention has been conceived under the circumstances described above, and is to provide a semiconductor device capable of preventing an external circuit board from being mounted in an incorrect rotational posture. Let it be an issue.
[0007]
DISCLOSURE OF THE INVENTION
In order to solve the above problems, the present invention takes the following technical means.
[0008]
That is, the sealing resin type semiconductor device provided by the present invention is a substrate having a substantially rectangular shape in a plan view having a first side surface and a second side surface facing the first side surface, a first substrate layer that the second having a and edges to form the top portion of the first edge and the second side forming the upper part, is laminated on the lower surface of the first substrate layer , the third edge Oyo and a fourth edge forming a lower portion of the beauty the second aspect, the same plan view shape as the first substrate layer to form a lower portion of the first side surface A semiconductor element mounted on the upper surface side of the first substrate layer and sealed with a sealing resin, provided on the first side surface side of the substrate, and connected to a connection target A first connection terminal group, and a second connection terminal group provided on the second side surface side of the substrate and connected to a connection target. The first connection terminal group and the second connection terminal group are arranged symmetrically with respect to the center of the substrate in plan view, and the first connection terminal group and the second connection terminal group The connection terminals having a point-symmetric relationship with each other are electrically formed by wiring patterns formed on one or both of the front surface and the back surface of the first substrate layer and the second substrate layer and electrically insulated from each other. It is characterized in that it is made conductive.
[0011]
In a preferred embodiment, the semiconductor element further includes a light receiving element and a control circuit element for the light receiving element, and the sealing resin is sensitive to light to which the light receiving element is sensitive. The connection terminals that are translucent and that form the first connection terminal group and the second connection terminal group include a GND terminal, a Vcc terminal, and an output terminal that are point-symmetric with each other. It can be set as a structure.
[0012]
In the present invention, the semiconductor device is mounted on an external circuit board, for example, such that the lower surface of the board faces downward. At this time, the semiconductor device is formed on an external circuit board because the connection terminals in the first connection terminal group and the second connection terminal group that are in point symmetry with each other are electrically connected to each other. If either one of the first connection terminal group and the second connection terminal group is electrically connected to the predetermined mounting pad group, it can operate normally. Therefore, the semiconductor device operates normally even when mounted in a state rotated 180 degrees from a state where it can operate normally. As a result, it is possible to prevent the semiconductor device A from being mounted in an incorrect rotation posture with respect to the external circuit board.
[0013]
Moreover, in preferable embodiment, the said board | substrate (1st board | substrate layer and 2nd board | substrate layer) is formed so that the vertical direction dimension and horizontal direction dimension in planar view may differ.
[0014]
According to such a configuration, the vertical direction and the horizontal direction of the semiconductor device can be easily identified from the appearance. Therefore, when the semiconductor device is mounted on an external circuit board, the semiconductor device is not mounted in a state where the vertical direction and the horizontal direction are mistaken. That is, the semiconductor device is not mounted in a state rotated 90 degrees from a state where it can operate normally. As a result, it is possible to reliably prevent the semiconductor device from being mounted on the external circuit board in an incorrect rotation posture.
[0015]
Furthermore, in a preferred embodiment, the connection terminals forming the first connection terminal group and the connection terminals forming the second connection terminal group are each formed so as to extend in the thickness direction of the substrate, and the inner surface. Is formed including a concave groove in which a conductor film is formed.
[0016]
According to such a configuration, when the semiconductor device is soldered to an external circuit board, the solder enters the concave groove, so that the contact area between the semiconductor device and the solder increases, and the semiconductor device is It can be firmly fixed.
[0017]
Other features and advantages of the present invention will become more apparent from the following description of embodiments of the invention.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, preferred embodiments of the present invention will be specifically described with reference to the drawings.
[0019]
1 is a schematic perspective view showing an example of a semiconductor device according to the present invention, FIG. 2 is a plan view showing one substrate layer constituting the substrate in FIG. 1, and FIG. 3 is another view showing the substrate in FIG. FIG. 4 is a sectional view taken along line IV-IV in FIG. Note that, in these drawings, the same reference numerals are given to the equivalent parts, parts, and the like shown in FIG. 6 showing the conventional example.
[0020]
As shown in FIG. 1, the semiconductor device A includes a substrate 1, a semiconductor element 2 mounted on the substrate 1, and a sealing formed on the substrate 1 so as to seal the semiconductor element 2. The resin 4 is provided. The semiconductor device A is formed as an optical receiver module used for remote control equipment, for example. The semiconductor device A has a light receiving element 21 as a semiconductor element 2 on the upper surface 1a of the substrate 1 and a light receiving element 21 for the light receiving element 21. A control circuit element 22 is mounted. In the semiconductor device A, three types of connection terminals, a Vcc terminal, a GND terminal, and an output terminal, are provided as connection terminals connected to an external circuit board or the like.
[0021]
As shown in FIG. 1, the substrate 1 is formed in a substantially rectangular shape in plan view, and has a first end edge 1c and a second end edge 1d facing each other. Moreover, the said board | substrate 1 is formed so that the vertical dimension and horizontal dimension in planar view may differ in this embodiment. A first connection terminal group 5 including three connection terminals 5A, 5B, and 5C is formed on the first edge 1c, and three connection terminals 6A and 6B are formed on the second edge 1d. , 6C, a second connection terminal group 6 is formed. The first connection terminal group 5 and the second connection terminal group 6 are arranged point-symmetrically with respect to the center of the substrate 1. Specifically, the connection terminal 5A and the connection terminal 6A, the connection terminal 5B and the connection terminal 6B, and the connection terminal 5C and the connection terminal 6C are in a point-symmetric relationship with each other. The connection terminal 5A (connection terminal 6A), the connection terminal 5B (connection terminal 6B), and the connection terminal 5C (connection terminal 6C) correspond to one of the Vcc terminal, the GND terminal, and the output terminal, respectively. The connection terminals that are point-symmetric with each other are electrically connected.
[0022]
As shown in FIG. 1, each of the connection terminals 5A, 5B, 5C, 6A, 6B, 6C is formed so as to extend in the thickness direction of the substrate, and the conductor coating 3 (see FIG. 4) is formed on the inner surface. And a terminal pad 31 and a terminal pad 32 respectively formed on the upper surface 1a and the lower surface 1b of the substrate 1 so as to surround the opening of the concave groove 51. For example, in the manufacturing process of the semiconductor device A, the concave groove 51 is formed by penetrating a through hole with respect to an original substrate provided with a plurality of substrate areas to be the substrate 1, and a conductor coating on the inner surface of the through hole. 3 is formed and then cut along this through hole. In such a case, the concave groove 51 is formed in a substantially semi-cylindrical inner surface shape or a substantially quarter-cylindrical inner surface shape. The conductor coating 3 on the concave groove 51 is formed so as to be electrically connected to the terminal pad 31 and the terminal pad 32 as shown in FIG. The material of the conductor film 3 is, for example, copper, and for example, an electroless plating method is used for the formation.
[0023]
On the other hand, the terminal pad 31 (terminal pad 32) is formed by forming a conductor film on the upper surface 1a (lower surface 1b) of the substrate 1 and etching it. As shown in FIG. 1, a predetermined conductor pattern P that connects the semiconductor element 2 and the connection terminals 5A, 5B, and 5C is formed on the upper surface 1a of the substrate 1, and the terminal pad 31 is formed of the conductor pattern. It is formed simultaneously with the formation of P. Further, as shown in FIG. 4, an Au plating layer 33 is formed on the surface of the terminal pad 31 and the terminal pad 32 and the surface of the conductor coating 3 on the concave groove 51, whereby this semiconductor device is formed. A can be soldered well to an external circuit board or the like. The upper surface 1a of the substrate 1 is covered with an insulating layer (not shown) such as a green resist so that the conductor pattern P is not exposed to the outside.
[0024]
By the way, the electrical continuity between the connection terminals (the connection terminal 5A and the connection terminal 6A, and the connection terminal 5B and the connection terminal 6B, or the connection terminal 5C and the connection terminal 6C) which are in a point-symmetric relationship with each other, is described above. This is carried out via a conductor layer 7 which is arranged while being electrically insulated from each other in the thickness direction. Such a conductor layer 7 includes the substrate 1 as a multilayer substrate, and a wiring pattern 7A, a connection terminal 5B, and a connection terminal 6B for electrically connecting the connection terminal 5A and the connection terminal 6A to the front and back surfaces of each layer. This is achieved by selectively forming a wiring pattern 7B for electrical connection and a wiring pattern 7C for electrical connection between the connection terminal 5C and the connection terminal 6C.
[0025]
Specifically, in the present embodiment, the substrate 1 is formed by laminating three substrate layers 11A, 11B, and 11C formed of a resin such as glass epoxy as shown in FIGS. These are attached to each other by an adhesive 9 having insulating properties. The substrate layer 11A, the substrate layer 11B, and the substrate layer 11C constitute an upper layer, an intermediate layer, and a lower layer of the substrate 1, respectively.
[0026]
The wiring pattern 7A is formed on the back surface of the substrate layer 11A as indicated by a broken line in FIG. The wiring pattern 7A is formed in a strip shape so as to extend between the cutout portion 50A forming a part of the connection terminal 5A and the cutout portion 60A forming a part of the connection terminal 6A, and the connection terminal 5A. And it is formed so as to be electrically connected to the conductor coating 3 of the connection terminal 6A.
[0027]
The wiring pattern 7B is formed on the upper surface 11Ba of the substrate layer 11B as shown by a solid line in FIG. The wiring pattern 7B is formed in a strip shape so as to extend between the cutout portion 50B forming a part of the connection terminal 5B and the cutout portion 60B forming a part of the connection terminal 6B. As shown, it is formed to be electrically connected to the conductor coating 3 of the connection terminal 5B and the connection terminal 6B. As described above, since the substrate layers 11A and 11B are attached by the insulating adhesive 9, the wiring pattern 7B is insulated from the wiring pattern 7A.
[0028]
The wiring pattern 7C is formed on the back surface of the substrate layer 11B as indicated by a broken line in FIG. The wiring pattern 7C is formed in a band shape so as to extend between the cutout portion 50C forming part of the connection terminal 5C and the cutout portion 60C forming part of the connection terminal 6C, and the connection terminal 5C. And it is formed so as to be electrically connected to the conductor coating 3 of the connection terminal 6C.
[0029]
That is, as shown in FIG. 2, the substrate layer 11A is configured by forming the predetermined conductor pattern P and the terminal pad 31 on the upper surface 11Aa and forming the wiring pattern 7A on the back surface. . As shown in FIG. 3, the substrate layer 11B is configured by forming the wiring pattern 7B on the upper surface 11Ba and forming the wiring pattern 7C on the back surface. Further, no wiring pattern is formed on the upper surface of the substrate layer 11C, and the terminal pads 32 are formed on the back surface of the substrate layer 11C. The conductor pattern P and the terminal pad 31 are the same as those in the conventional example. Accordingly, in this embodiment, the upper surface 11Aa of the substrate layer 11A is the substrate in the conventional semiconductor device 100. It can be formed in the same manner as the upper surface 101a of the 101. That is, the upper surface 1a of the substrate 1 can be formed without having to change the design of the upper surface 101a of the conventional substrate 101.
[0030]
Thus, by forming the substrate 1 with the substrate layers 11A, 11B, and 11C, the wiring patterns 7A, 7B, and 7C are point-symmetric with each other while being electrically insulated from each other in the thickness direction of the substrate 1. It forms so that the connection terminal in a relationship may electrically conduct.
[0031]
In the present embodiment, the substrate 1 is a three-layer substrate, but the terminal pad 32 is formed on the back surface of the substrate layer 11B in addition to the wiring pattern 7C. By forming an insulating layer by, for example, the substrate 1 can be a two-layer substrate that does not include the substrate layer 11C.
[0032]
The light emitting element 21 is composed of, for example, a PIN photodiode and the like, and is connected to a pad portion Pd formed in various places of the predetermined conductor pattern P via a wire W as shown in FIG.
[0033]
The control circuit element 22 is for controlling the receiving operation by the light receiving element 21, and is connected to the pad portion Pd or the light receiving element 21 via a wire as shown in FIG.
[0034]
The sealing resin 4 is formed by a technique such as a transfer molding method using a resin having a light-transmitting property with respect to light to which the light receiving element can respond, such as an epoxy resin containing a pigment. The sealing resin 4 is formed so as to seal the light receiving element 21 and the control circuit element 22, and a lens part 41 for condensing light on the light receiving element 21 is partly included in the sealing resin 4. Are integrally formed.
[0035]
Next, the operation of the semiconductor device A having the above configuration will be described.
[0036]
In the semiconductor device A, the first connection terminal group 5 and the second connection terminal group 6 are arranged point-symmetrically with respect to the center of the substrate 1. That is, the connection terminal 5A and the connection terminal 6A, and the connection terminal 5B and the connection terminal 6B, or the connection terminal 5C and the connection terminal 6C are arranged point-symmetrically with respect to the center of the substrate 1, respectively. Further, the connection terminal 5A and the connection terminal 6A, and the connection terminal 5B and the connection terminal 6B, or the connection terminal 5C and the connection terminal 6C are electrically connected. Therefore, when the semiconductor device A is mounted on an external circuit board with the back surface 1b of the substrate 1 facing down, the first connection terminal group 5 with respect to the mounting pads formed on the surface of the external circuit board. If the semiconductor device A is placed so that any one of the connection terminals of the second connection terminal group 6 is in contact with the semiconductor device A, the connection between the semiconductor device A and an external circuit board can be achieved. it can. That is, the semiconductor device A operates normally even when mounted in a posture rotated 180 degrees with respect to a predetermined rotational posture capable of operating normally. Therefore, it is possible to prevent the semiconductor device A from being mounted in an incorrect rotation posture with respect to the external circuit board.
[0037]
In the semiconductor device A, the substrate 1 is formed so that the vertical dimension and the horizontal dimension in plan view are different. Therefore, the vertical direction and the horizontal direction of the semiconductor device A can be easily determined from the appearance. As a result, the semiconductor device A is not mounted in a posture rotated 90 degrees with respect to the predetermined rotation posture.
[0038]
Therefore, it is possible to reliably prevent the semiconductor device A from being mounted in an incorrect rotational posture with respect to the external circuit board.
[0039]
Of course, the present invention is not limited to the above-described embodiments, and all design changes within the scope of the matters described in the claims are included in the scope of the present invention.
[0040]
For example, although the wiring pattern 7A is formed on the back surface of the substrate layer 11A in the embodiment, it may be formed on the upper surface 1a of the substrate 1 as shown in FIG.
[0041]
Further, for example, in the above embodiment, the semiconductor device A is formed as an optical receiving module having three types of connection terminals, but may be formed as a semiconductor device having more types of connection terminals.
[Brief description of the drawings]
FIG. 1 is a schematic perspective view showing an example of a semiconductor device according to the present invention.
2 is a plan view showing one substrate layer constituting the substrate in FIG. 1. FIG.
3 is a plan view showing another substrate layer constituting the substrate in FIG. 1. FIG.
4 is a cross-sectional view taken along line IV-IV in FIG.
FIG. 5 is a schematic plan view showing an example of a semiconductor device according to the present invention.
FIG. 6 is a schematic perspective view showing an example of a conventional semiconductor device.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Board | substrate 1c 1st edge 1d 2nd edge 2 Semiconductor element 3 Conductive film 4 Sealing resin 5 1st connection terminal group 5A, 5B, 5C Connection terminal 6 which forms 1st connection terminal group 6 2nd connection terminal Group 6A, 6B, 6C Connection terminal 7 forming second connection terminal group 7 Conductor layers 7A, 7B, 7C Wiring pattern 21 Light receiving element 22 Control circuit element 51 Concave groove A Semiconductor device

Claims

A first side surface, a generally rectangular plan view shape of the substrate and a second side surface opposite to the first side surface, the first edge and the second to form the upper portion of the first side surface a first substrate layer that having a second edge forming the upper portion of the side surface, is laminated on the lower surface of the first substrate layer, a third edge forming a lower portion of the first side surface and the fourth and a end edge that forms the lower portion of the second side, the substrate and a second substrate layer having the same plan view shape as the first substrate layer,
A semiconductor element mounted and sealed with a sealing resin on the upper surface side of the first substrate layer;
A first connection terminal group provided on the first side surface of the substrate and connected to a connection target; and
A second connection terminal group provided on the second side surface of the substrate and connected to a connection target;
The first connection terminal group and the second connection terminal group are arranged point-symmetrically with respect to the center of the substrate in plan view, and are mutually pointed in the first connection terminal group and the second connection terminal group. The symmetrical connection terminals are electrically connected by wiring patterns formed on one or both of the front and back surfaces of the first substrate layer and the second substrate layer and electrically insulated from each other. A semiconductor device.

The connection terminals forming the first connection terminal group and the connection terminals forming the second connection terminal group are each formed so as to extend in the thickness direction of the substrate, and a concave groove in which a conductor film is formed on the inner surface. The semiconductor device according to claim 1, comprising:

The semiconductor device according to claim 1, wherein the first substrate layer and the second substrate layer are formed so that a vertical dimension and a horizontal dimension in plan view are different.

The semiconductor element includes a light receiving element and a control circuit element for the light receiving element, and the sealing resin has translucency with respect to light that the light receiving element can respond to. The connection terminals forming the first connection terminal group and the second connection terminal group respectively include a GND terminal, a Vcc terminal, and an output terminal that are point-symmetric with respect to each other. The semiconductor device according to any one of the above.