JP4534794B2 - Electronic components - Google Patents

Electronic components Download PDF

Info

Publication number
JP4534794B2
JP4534794B2 JP2005048499A JP2005048499A JP4534794B2 JP 4534794 B2 JP4534794 B2 JP 4534794B2 JP 2005048499 A JP2005048499 A JP 2005048499A JP 2005048499 A JP2005048499 A JP 2005048499A JP 4534794 B2 JP4534794 B2 JP 4534794B2
Authority
JP
Japan
Prior art keywords
substrate
thin film
electronic component
sealing
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005048499A
Other languages
Japanese (ja)
Other versions
JP2006237200A (en
Inventor
伸晃 橋元
知 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005048499A priority Critical patent/JP4534794B2/en
Publication of JP2006237200A publication Critical patent/JP2006237200A/en
Application granted granted Critical
Publication of JP4534794B2 publication Critical patent/JP4534794B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Description

本発明は、電子部品に関するものである。
The present invention relates to an electronic component .

近年、半導体素子等の機能素子を、当該機能素子の能動面を基板側に向けて実装した電子部品が種々の用途に用いられている。このような電子部品は、機能素子そのものを封止空間を形成するための基板として用い、当該機能素子の能動面が基板側に向けて配置されることによって、基板と機能素子との間に形成された封止空間内に能動面が位置するようにされている。ところで、このような電子部品においては、電子部品の正常な動作を確保するために、封止空間内の環境を維持するための対策がとられている。
例えば、特許文献１や特許文献２には、機能素子と基板との間を樹脂や半田によって封止、この樹脂によって封止空間内の環境の維持を試みている。
特開平１１−８７４０６号公報 特開平１１−９７５８４号公報 特開２０００−７７４５８号公報 特開２００３−９２３８２号公報 In recent years, electronic components in which a functional element such as a semiconductor element is mounted with the active surface of the functional element facing the substrate side are used for various applications. Such an electronic component is formed between the substrate and the functional element by using the functional element itself as a substrate for forming a sealed space and disposing the active surface of the functional element toward the substrate side. An active surface is positioned in the sealed space. By the way, in such an electronic component, measures are taken to maintain the environment in the sealed space in order to ensure the normal operation of the electronic component.
For example, Patent Document 1 and Patent Document 2 attempt to seal between the functional element and the substrate with a resin or solder, and to maintain the environment in the sealed space with this resin.
Japanese Patent Laid-Open No. 11-87406 JP 11-97584 A JP 2000-77458 A JP 2003-92382 A

しかしながら、樹脂や半田によって機能素子と基板との間を封止した場合には、樹脂や半田の熱膨張係数と基板の熱膨張係数との差に起因して、機能素子に応力が加わる場合がある。樹脂や半田を基板に配置する場合には、熱を加えるため、このような製造工程において、機能素子に対して特に応力が加わることとなる。このように機能素子に応力が加わった場合には、能動面にも応力が加わることとなり、機能素子の特性が変化し、電子部品が正常に動作しない恐れが生じる。
近年は、弾性表面波素子を備える機能素子を用いた電子部品が使用されており、このような弾性表面波素子を備える機能素子を用いた電子部品においては、特に、機能素子に加わる応力によって誤動作を生じる恐れがある。 However, when the functional element and the substrate are sealed with resin or solder, stress may be applied to the functional element due to the difference between the thermal expansion coefficient of the resin or solder and the thermal expansion coefficient of the substrate. is there. When resin or solder is disposed on the substrate, heat is applied, and thus stress is particularly applied to the functional element in such a manufacturing process. When stress is applied to the functional element in this way, stress is also applied to the active surface, the characteristics of the functional element change, and the electronic component may not operate normally.
In recent years, electronic parts using functional elements including surface acoustic wave elements have been used. In electronic parts using functional elements including such surface acoustic wave elements, malfunctions are particularly caused by stress applied to the functional elements. May result.

本発明は、上述する問題点に鑑みてなされたもので、機能素子に加わる応力を低減させることを目的とする。   The present invention has been made in view of the above-described problems, and an object thereof is to reduce stress applied to a functional element.

上記目的を達成するために、本発明の電子部品は、一方の基板と他方の基板との間に形成された封止空間内に少なくとも機能素子の一部が配置された電子部品であって、前記封止空間内の環境を維持するための封止薄膜を備えることを特徴とする。     In order to achieve the above object, an electronic component of the present invention is an electronic component in which at least a part of a functional element is disposed in a sealed space formed between one substrate and the other substrate, A sealing thin film for maintaining an environment in the sealing space is provided.

このような特徴を有する本発明の電子部品によれば、封止薄膜によって封止空間内の環境が維持される。
このような封止薄膜は、非常に薄い部材であるため、封止薄膜の熱膨張係数と基板の膨張係数とに差がある場合であっても、封止薄膜の熱膨張係数と基板の熱膨張係数との差に起因して機能素子に加わる応力を極力低減させることが可能となる。また、薄膜は、低温プロセスによって形成する技術が確立されているため、製造工程において各部材に熱が加わることを抑止でき、封止薄膜の熱膨張係数と基板の熱膨張係数との差に起因して機能素子に加わる応力をより低減させることが可能となる。 According to the electronic component of the present invention having such characteristics, the environment in the sealed space is maintained by the sealing thin film.
Since such a sealing thin film is a very thin member, even if there is a difference between the thermal expansion coefficient of the sealing thin film and the expansion coefficient of the substrate, the thermal expansion coefficient of the sealing thin film and the heat of the substrate The stress applied to the functional element due to the difference from the expansion coefficient can be reduced as much as possible. In addition, since the technology for forming the thin film by a low-temperature process has been established, it is possible to prevent heat from being applied to each member in the manufacturing process, resulting from the difference between the thermal expansion coefficient of the sealing thin film and the thermal expansion coefficient of the substrate. As a result, the stress applied to the functional element can be further reduced.

また、本発明の電子部品においては、前記封止薄膜が、前記一方の基板あるいは前記他方の基板を覆って形成されているという構成を採用することができる。
このような構成を採用することによって、封止薄膜を形成する際に、細かな位置決めを行う必要がなくなるため、容易に封止薄膜を形成することが可能となる。 In the electronic component of the present invention, a configuration in which the sealing thin film is formed so as to cover the one substrate or the other substrate can be employed.
By adopting such a configuration, it is not necessary to perform fine positioning when forming the sealing thin film, so that the sealing thin film can be easily formed.

また、本発明の電子部品においては、上記封止薄膜が、金属薄膜であるという構成を採用することができる。
具体的には、クロム、チタン、銅、アルミニウム及びチタンタングステンのいずれかの材料からなる金属薄膜を用いることができる。 Moreover, in the electronic component of this invention, the structure that the said sealing thin film is a metal thin film is employable.
Specifically, a metal thin film made of any material of chromium, titanium, copper, aluminum, and titanium tungsten can be used.

また、本発明の電子部品においては、上記封止薄膜が、無機薄膜であるという構成を採用することもできる。
具体的には、酸化シリコン、窒化シリコン、アルミナ及びポリシラザンのいずれかの材料からなる無機薄膜を用いることができる。 Moreover, in the electronic component of this invention, the structure that the said sealing thin film is an inorganic thin film is also employable.
Specifically, an inorganic thin film made of any material of silicon oxide, silicon nitride, alumina, and polysilazane can be used.

また、樹脂は、その性質上、内部に水分を取り込んでしまう。このため、外部の水蒸気（ガス）が一旦樹脂に吸収され、その後、外気温の上昇等によって、樹脂の内部に取り込まれた水分が蒸発して封止空間内の環境を壊す恐れがある。すなわち、樹脂は、結果として水蒸気を透過する可能性がある。この点、封止薄膜として金属薄膜や無機薄膜を用いた場合には、内部に水分が取り込まれる可能性が低いため、電子部品の誤動作をより抑止することが可能となる。   Moreover, resin takes in moisture inside due to its properties. For this reason, the external water vapor (gas) is once absorbed by the resin, and then the moisture taken into the resin may evaporate due to an increase in the outside air temperature or the like, thereby destroying the environment in the sealed space. That is, the resin may result in water vapor permeation. In this regard, when a metal thin film or an inorganic thin film is used as the sealing thin film, the possibility of moisture being taken into the interior is low, so that malfunction of the electronic component can be further suppressed.

しかしながら、本発明は、封止薄膜が樹脂によって形成されていることを除くものではなく、樹脂によって封止薄膜を形成した場合であっても、機能素子に加わる応力を低減させることは可能である。
なお、封止薄膜を樹脂によって形成する場合には、他の部材の少なくとも転移温度以下で形成可能な樹脂を用いることが好ましい。これによって、他の部材の特性を変化させることなく、封止薄膜を形成することが可能となる。
具体的には、高密度ポリエチレン、塩化ビニリデン、ポリビニルアルコール、ナイロン及びエチレンビニルアルコールのいずれかの材料からなる樹脂を用いることができる。 However, the present invention does not exclude that the sealing thin film is formed of resin, and even when the sealing thin film is formed of resin, it is possible to reduce the stress applied to the functional element. .
In addition, when forming a sealing thin film with resin, it is preferable to use resin which can be formed at least below the transition temperature of another member. This makes it possible to form a sealing thin film without changing the characteristics of other members.
Specifically, a resin made of any material of high density polyethylene, vinylidene chloride, polyvinyl alcohol, nylon, and ethylene vinyl alcohol can be used.

また、本発明の電子部品においては、前記封止薄膜が、有機薄膜と無機薄膜の積層体であるという構成を採用することもできる。   Moreover, in the electronic component of this invention, the structure that the said sealing thin film is a laminated body of an organic thin film and an inorganic thin film is also employable.

次に、本発明の電子機器は、本発明の電子部品を備えることを特徴とする。
本発明の電子部品によれば、機能素子に加わる応力を低減させることが可能となるため、このような本発明の電子部品を備える本発明の電子機器は、信頼性に優れたものとなる。 Next, an electronic apparatus according to the present invention includes the electronic component according to the present invention.
According to the electronic component of the present invention, it is possible to reduce the stress applied to the functional element. Therefore, the electronic device of the present invention including such an electronic component of the present invention has excellent reliability.

次に、本発明の電子部品の製造方法は、一方の基板と他方の基板との間に形成された封止空間内に少なくとも機能素子の一部が配置された電子部品の製造方法であって、前記一方の基板と前記他方の基板との間に形成される封止空間内に少なくとも前記機能素子の一部を配置する工程と、前記封止空間内の環境を維持するための封止薄膜を形成する工程とを有することを特徴とする。   Next, a method for manufacturing an electronic component according to the present invention is a method for manufacturing an electronic component in which at least a part of a functional element is arranged in a sealed space formed between one substrate and the other substrate. A step of disposing at least a part of the functional element in a sealing space formed between the one substrate and the other substrate, and a sealing thin film for maintaining an environment in the sealing space Forming the step.

このような特徴を有する本発明の電子部品の製造方法によれば、封止空間内の環境を維持するための封止薄膜が形成される。
このような封止薄膜は、非常に薄い部材であるため、封止薄膜の熱膨張係数と基板の膨張係数とに差がある場合であっても、封止薄膜の熱膨張係数と基板の熱膨張係数との差に起因して機能素子に加わる応力を極力低減させることが可能となる。また、薄膜は、低温プロセスによって形成する技術が確立されているため、製造工程において各部材に熱が加わることを抑止でき、封止薄膜の熱膨張係数と基板の熱膨張係数との差に起因して機能素子に加わる応力をより低減させることが可能となる。 According to the method for manufacturing an electronic component of the present invention having such characteristics, a sealing thin film for maintaining the environment in the sealing space is formed.
Since such a sealing thin film is a very thin member, even if there is a difference between the thermal expansion coefficient of the sealing thin film and the expansion coefficient of the substrate, the thermal expansion coefficient of the sealing thin film and the heat of the substrate The stress applied to the functional element due to the difference from the expansion coefficient can be reduced as much as possible. In addition, since the technology for forming the thin film by a low-temperature process has been established, it is possible to prevent heat from being applied to each member in the manufacturing process, resulting from the difference between the thermal expansion coefficient of the sealing thin film and the thermal expansion coefficient of the substrate. As a result, the stress applied to the functional element can be further reduced.

以下、図面を参照して、本発明に係る電子部品及びその製造方法、並びに電子機器の一実施形態について説明する。なお、以下の図面において、各部材を認識可能な大きさとするために、各部材の縮尺を適宜変更している。   Hereinafter, an embodiment of an electronic component, a manufacturing method thereof, and an electronic device according to the present invention will be described with reference to the drawings. In the following drawings, the scale of each member is appropriately changed in order to make each member a recognizable size.

（第１実施形態）
図１は、本第１実施形態の電子部品１００の概略構成を示した模式図である。この図に示すように、本実施形態の電子部品１００は、基板Ｐ（一方の基板）上にバンプ２０を介して接続される機能素子１を備えて構成されている。また、本実施形態の電子部品１００は、機能素子１が配置された基板Ｐ上に機能素子１を覆って形成される封止薄膜２を備えている。 (First embodiment)
FIG. 1 is a schematic diagram illustrating a schematic configuration of an electronic component 100 according to the first embodiment. As shown in this figure, the electronic component 100 of the present embodiment is configured to include a functional element 1 connected via a bump 20 on a substrate P (one substrate). Further, the electronic component 100 of the present embodiment includes a sealing thin film 2 formed so as to cover the functional element 1 on the substrate P on which the functional element 1 is arranged.

図２は、本実施形態の電子部品１００をより詳細に表した断面図である。
この図に示すように、機能素子１は、シリコン基板からなる半導体基板１０と、半導体基板１０の第１面１０Ａ側に設けられた弾性表面波素子（以下、ＳＡＷ（Surface Acoustic Wave）素子と称する）５０と、第１面１０Ａとその第１面１０Ａとは反対側の第２面１０Ｂとを貫通する貫通電極１２とを備えている。ＳＡＷ素子５０は、圧電薄膜とその圧電薄膜に接する櫛歯電極とを含んで構成されており、半導体基板１０の第１面１０Ａに形成されている。また、不図示ではあるが、半導体基板１０の第２面１０Ｂ上には、例えばトランジスタ、メモリ素子、その他の電子素子を含む集積回路が形成されおり、半導体基板１０の第２面１０Ｂが能動面として構成されている。そして、貫通電極１２の一端部が、第１面１０Ａに設けられたＳＡＷ素子５０と電気的に接続されているとともに、貫通電極１２の他端部が、第２面１０Ｂに設けられた上記集積回路と電極１５を介して電気的に接続されている。したがって、半導体基板１０の第１面１０Ａ上に設けられたＳＡＷ素子５０と、半導体基板１０の第２面１０Ｂ上に設けられた集積回路とが貫通電極１２を介して電気的に接続されている。また、貫通電極１２と半導体基板１０との間には絶縁膜１３が設けられており、貫通電極１２と半導体基板１０とは電気的に絶縁されている。 FIG. 2 is a cross-sectional view showing the electronic component 100 of the present embodiment in more detail.
As shown in this figure, the functional element 1 includes a semiconductor substrate 10 made of a silicon substrate, and a surface acoustic wave element (hereinafter referred to as a SAW (Surface Acoustic Wave) element) provided on the first surface 10A side of the semiconductor substrate 10. ) 50 and a through electrode 12 that penetrates the first surface 10A and the second surface 10B opposite to the first surface 10A. The SAW element 50 is configured to include a piezoelectric thin film and a comb electrode in contact with the piezoelectric thin film, and is formed on the first surface 10 </ b> A of the semiconductor substrate 10. Although not shown, an integrated circuit including, for example, a transistor, a memory element, and other electronic elements is formed on the second surface 10B of the semiconductor substrate 10, and the second surface 10B of the semiconductor substrate 10 is an active surface. It is configured as. One end portion of the through electrode 12 is electrically connected to the SAW element 50 provided on the first surface 10A, and the other end portion of the through electrode 12 is provided on the second surface 10B. The circuit and the electrode 15 are electrically connected. Accordingly, the SAW element 50 provided on the first surface 10A of the semiconductor substrate 10 and the integrated circuit provided on the second surface 10B of the semiconductor substrate 10 are electrically connected via the through electrode 12. . Further, an insulating film 13 is provided between the through electrode 12 and the semiconductor substrate 10, and the through electrode 12 and the semiconductor substrate 10 are electrically insulated.

また、機能素子１は、第１面１０Ａ上との間でＳＡＷ素子５０を封止する封止部材４０を備えている。封止部材４０はガラス基板によって形成されている。なお、封止部材４０はシリコン基板であってもよい。封止部材４０のうち半導体基板１０の第１面１０Ａと対向する第３面４０Ａは、第１面１０Ａとは離れた位置に設けられている。半導体基板１０の第１面１０Ａの周縁部と封止部材４０の第３面４０Ａの周縁部とは、接着剤層３０により接着されている。接着剤層３０は、例えばポリイミド樹脂等の合成樹脂で形成されている。そして、半導体基板１０の第１面１０Ａと、封止部材４０の第３面４０Ａと、接着剤層３０とで囲まれた内部空間６０は略密閉（気密封止）されており、その内部空間６０にＳＡＷ素子５０が配置された構成となっている。   Further, the functional element 1 includes a sealing member 40 that seals the SAW element 50 between the first surface 10A and the first surface 10A. The sealing member 40 is formed of a glass substrate. The sealing member 40 may be a silicon substrate. A third surface 40A of the sealing member 40 facing the first surface 10A of the semiconductor substrate 10 is provided at a position away from the first surface 10A. The peripheral portion of the first surface 10 </ b> A of the semiconductor substrate 10 and the peripheral portion of the third surface 40 </ b> A of the sealing member 40 are bonded by the adhesive layer 30. The adhesive layer 30 is made of a synthetic resin such as a polyimide resin. The internal space 60 surrounded by the first surface 10A of the semiconductor substrate 10, the third surface 40A of the sealing member 40, and the adhesive layer 30 is substantially sealed (air-tightly sealed), and the internal space The SAW element 50 is arranged at 60.

半導体基板１０の第２面１０Ｂ上には下地層１１が設けられている。下地層１１は例えば酸化シリコン（ＳｉＯ２）等の絶縁性材料によって形成されている。また、下地層１１上の複数の所定領域のそれぞれには電極１５が設けられ、その電極１５が設けられた領域以外の領域には第１絶縁層１４が設けられている。また、第１絶縁層１４上には複数の第１配線１６が設けられており、複数の第１配線１６のうち特定の第１配線１６は、複数の電極１５のうちの一部の電極１５と電気的に接続されている。また、複数の電極１５のうち特定の電極１５は貫通電極１２の他端部と電気的に接続されている。また、第１絶縁層１４上には、貫通電極１２や第１配線１６の一部を覆うように第２絶縁層１８が設けられている。また、その第２絶縁層１８の一部からは第１配線１６の一部が露出してランド部１７を形成している。ランド部１７上には第２配線１９が設けられており、そのランド部１７（第１配線１６）と第２配線１９とは電気的に接続されている。そして、第２配線１９上には、外部機器との接続端子であるバンプ２０が設けられている。バンプ２０は半導体基板１０の第２面１０Ｂ上に設けられ、機能素子１は、バンプ２０を介して、基板Ｐに形成された配線Ｐ１に電気的に接続する。
すなわち、本実施形態の電子部品１００においては、機能素子１が本発明の他方の基板としての機能も有しており、機能素子１と基板Ｐとによって封止空間である空間Ｋが形成されている。そして、機能素子１が能動面である第２面１０Ｂを基板Ｐ側に向けて配置されることによって、第２面１０Ｂが空間Ｋ内に配置されている。 An underlayer 11 is provided on the second surface 10 </ b> B of the semiconductor substrate 10. The underlayer 11 is formed of an insulating material such as silicon oxide (SiO 2 ). In addition, an electrode 15 is provided in each of a plurality of predetermined regions on the base layer 11, and a first insulating layer 14 is provided in a region other than the region where the electrode 15 is provided. In addition, a plurality of first wirings 16 are provided on the first insulating layer 14, and the specific first wiring 16 among the plurality of first wirings 16 is a part of the plurality of electrodes 15. And are electrically connected. In addition, a specific electrode 15 among the plurality of electrodes 15 is electrically connected to the other end portion of the through electrode 12. A second insulating layer 18 is provided on the first insulating layer 14 so as to cover part of the through electrode 12 and the first wiring 16. A part of the first wiring 16 is exposed from a part of the second insulating layer 18 to form a land part 17. A second wiring 19 is provided on the land portion 17, and the land portion 17 (first wiring 16) and the second wiring 19 are electrically connected. A bump 20 is provided on the second wiring 19 as a connection terminal with an external device. The bump 20 is provided on the second surface 10 </ b> B of the semiconductor substrate 10, and the functional element 1 is electrically connected to the wiring P <b> 1 formed on the substrate P through the bump 20.
That is, in the electronic component 100 of the present embodiment, the functional element 1 also has a function as the other substrate of the present invention, and the functional element 1 and the substrate P form a space K that is a sealed space. Yes. And the 2nd surface 10B is arrange | positioned in the space K by arrange | positioning the 2nd surface 10B which the functional element 1 is an active surface toward the board | substrate P side.

なお、バンプ２０の形成材料としては、導電性部材であれば用いることができるが、一般的には、鉛フリー半田や金等を用いる。
また、基板Ｐは、配線パターンを備えている。そして、この配線パターンと機能素子１とがバンプ２０を介して電気的に接続されている。なお、基板Ｐとしては、樹脂に配線パターンが形成されたプリント配線基板、配線パターンが形成されたシリコン基板あるいは配線パターンが形成されたガラス基板等を用いることができる。 As a material for forming the bump 20, any conductive member can be used, but generally lead-free solder, gold, or the like is used.
Moreover, the board | substrate P is equipped with the wiring pattern. The wiring pattern and the functional element 1 are electrically connected via the bump 20. As the substrate P, a printed wiring board on which a wiring pattern is formed on a resin, a silicon substrate on which a wiring pattern is formed, a glass substrate on which a wiring pattern is formed, or the like can be used.

封止樹脂３は、機能素子１と基板Ｐとの間の空間Ｋ（封止空間）を囲うようにバンプ２０の外側に配置形成されている。この封止樹脂３によって、空間Ｋ内の環境の維持を簡易的に行うことができる。
なお、封止樹脂３としては、周知の封止用の樹脂を用いることができ、例えば、エポキシ系樹脂やポリイミド系樹脂等を用いることができる。 The sealing resin 3 is disposed and formed outside the bump 20 so as to surround a space K (sealing space) between the functional element 1 and the substrate P. With this sealing resin 3, the environment in the space K can be easily maintained.
As the sealing resin 3, a known sealing resin can be used. For example, an epoxy resin, a polyimide resin, or the like can be used.

封止薄膜２は、空間Ｋ内の環境を維持するためのものであり、上述のように機能素子１が配置された基板Ｐ上に機能素子１を覆って形成されている。このような封止薄膜２を備えることによって、機能素子１と基板Ｐとの間の空間Ｋに外部からガスが侵入することをより確実に防止することができ、空間Ｋ内の環境を維持することができる。
そして、このような封止薄膜２は、非常に薄い膜であるため、封止薄膜２の熱膨張係数と基板Ｐの膨張係数とに差がある場合であっても、封止薄膜２の熱膨張係数と基板Ｐの熱膨張係数との差に起因し、機能素子１に加わる応力を極力低減させることが可能となる。
したがって、本実施形態の電子部品１００によれば、機能素子１と基板Ｐとの間の空間Ｋ内の環境を維持することができるとともに、機能素子１に加わる応力を低減させることができ、電子部品１００の正常な動作をより確保することが可能となる。 The sealing thin film 2 is for maintaining the environment in the space K, and is formed so as to cover the functional element 1 on the substrate P on which the functional element 1 is arranged as described above. By providing such a sealing thin film 2, it is possible to more reliably prevent gas from entering the space K between the functional element 1 and the substrate P from the outside, and maintain the environment in the space K. be able to.
And since such a sealing thin film 2 is a very thin film, even if there is a difference between the thermal expansion coefficient of the sealing thin film 2 and the expansion coefficient of the substrate P, the heat of the sealing thin film 2 Due to the difference between the expansion coefficient and the thermal expansion coefficient of the substrate P, the stress applied to the functional element 1 can be reduced as much as possible.
Therefore, according to the electronic component 100 of the present embodiment, the environment in the space K between the functional element 1 and the substrate P can be maintained, and stress applied to the functional element 1 can be reduced. The normal operation of the component 100 can be further ensured.

なお、封止薄膜２としては、金属薄膜や無機薄膜を用いることができる。具体的には、金属薄膜としては、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）、アルミニウム（Ａｌ）及びチタンタングステン（ＴｉＷ）のいずれかの材料からなる金属薄膜を用いることができる。また、無機薄膜としては、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）、アルミナ（Ａｌ３Ｏ２）及びポリシラザンのいずれかの材料からなる無機薄膜を用いることができる。
また、封止薄膜２として、有機薄膜と無機薄膜との積層体を用いることも可能である。 As the sealing thin film 2, a metal thin film or an inorganic thin film can be used. Specifically, a metal thin film made of any one of chromium (Cr), titanium (Ti), copper (Cu), aluminum (Al), and titanium tungsten (TiW) can be used as the metal thin film. As the inorganic thin film, an inorganic thin film made of any one of silicon oxide (SiO 2 ), silicon nitride (SiN), alumina (Al 3 O 2 ), and polysilazane can be used.
Moreover, it is also possible to use a laminate of an organic thin film and an inorganic thin film as the sealing thin film 2.

また、機能素子１に加わる応力を低減させるためのみであれば、封止薄膜２として、樹脂からなる薄膜を用いることもできるが、樹脂は、上述のように、結果として水蒸気を透過する可能性があるため、封止薄膜２として金属薄膜あるいは無機薄膜を用いることが好ましい。しかしながら、封止薄膜２として樹脂からなる薄膜を用いる場合には、他の部材の転移温度以下で形成可能な樹脂を用いることが好ましい。これによって、他の部材の特性を変化させることなく封止薄膜２の形成が可能となる。具体的には、高密度ポリエチレン、塩化ビニリデン、ポリビニルアルコール（ＰＶＡ）、ナイロン及びエチレンビニルアルコールのいずれかの材料からなる樹脂を用いて封止薄膜２を形成することができる。   Further, if only for reducing the stress applied to the functional element 1, a thin film made of a resin can be used as the sealing thin film 2. However, as described above, the resin may transmit water vapor as a result. Therefore, it is preferable to use a metal thin film or an inorganic thin film as the sealing thin film 2. However, when a thin film made of a resin is used as the sealing thin film 2, it is preferable to use a resin that can be formed below the transition temperature of other members. Thereby, the sealing thin film 2 can be formed without changing the characteristics of other members. Specifically, the sealing thin film 2 can be formed using a resin made of any material of high density polyethylene, vinylidene chloride, polyvinyl alcohol (PVA), nylon, and ethylene vinyl alcohol.

次に、上述のように構成された本実施形態の電子部品１００の製造方法について説明する。   Next, a method for manufacturing the electronic component 100 of the present embodiment configured as described above will be described.

まず、図３に示すように、半導体基板１０の第２面１０Ｂ上に下地層１１が形成され、その下地層１１上に電極１５が形成される。ここで、半導体基板１０の第２面１０Ｂ上には、例えばトランジスタ、メモリ素子、その他の電子素子を含む集積回路（不図示）が形成されている。下地層１１は絶縁層であって、シリコン（Ｓｉ）の酸化膜（ＳｉＯ２）によって形成されている。電極１５は、上記集積回路と電気的に接続されており、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、アルミニウム（Ａｌ）、銅（Ｃｕ）等によって形成されている。そして、下地層１１及び電極１５を覆うように、第１絶縁層１４が設けられる。
第１絶縁層１４は、ポリイミド樹脂、シリコン変性ポリイミド樹脂、エポキシ樹脂、シリコン変性エポキシ樹脂、アクリル樹脂、フェノール樹脂、ベンゾシクロブテン（ＢＣＢ）、ポリベンゾオキサゾール（ＰＢＯ）等で形成することができる。あるいは、第１絶縁層１４は、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）等、絶縁性があれば他のもので形成されてもよい。 First, as shown in FIG. 3, the base layer 11 is formed on the second surface 10 </ b> B of the semiconductor substrate 10, and the electrode 15 is formed on the base layer 11. Here, an integrated circuit (not shown) including, for example, a transistor, a memory element, and other electronic elements is formed on the second surface 10B of the semiconductor substrate 10. The underlayer 11 is an insulating layer and is formed of a silicon (Si) oxide film (SiO 2 ). The electrode 15 is electrically connected to the integrated circuit and is formed of titanium (Ti), titanium nitride (TiN), aluminum (Al), copper (Cu), or the like. A first insulating layer 14 is provided so as to cover the base layer 11 and the electrode 15.
The first insulating layer 14 can be formed of polyimide resin, silicon-modified polyimide resin, epoxy resin, silicon-modified epoxy resin, acrylic resin, phenol resin, benzocyclobutene (BCB), polybenzoxazole (PBO), or the like. Alternatively, the first insulating layer 14 may be formed of other materials such as silicon oxide (SiO 2 ) and silicon nitride (SiN) as long as they have insulating properties.

次に、スピンコート法等によりフォトレジスト（不図示）が第１絶縁層１４上の全面に塗布される。そして、所定のパターンが形成されたマスクを用いて露光処理が行われた後、現像処理が行われる。これによって、フォトレジストは所定形状にパターニングされる。
そして、エッチング処理が行われ、図中、右側の電極１５を覆う第１絶縁層１４の一部が除去されて開口部が形成される。次に、上記開口部を形成した第１絶縁層１４上のフォトレジストをマスクとして、ドライエッチングにより、複数の電極１５のうち、図中、右側の電極１５の一部が開口される。更に、その開口に対応する下地層１１、及び半導体基板１０を一部がエッチングにより除去される。これによって、図４に示すように、半導体基板１０の第２面１０Ｂ側の一部に孔部１２Ｈが形成される。 Next, a photoresist (not shown) is applied on the entire surface of the first insulating layer 14 by spin coating or the like. Then, after an exposure process is performed using a mask on which a predetermined pattern is formed, a development process is performed. As a result, the photoresist is patterned into a predetermined shape.
Then, an etching process is performed, and in the drawing, a part of the first insulating layer 14 covering the right electrode 15 is removed to form an opening. Next, using the photoresist on the first insulating layer 14 in which the opening is formed as a mask, a part of the right electrode 15 in the drawing among the plurality of electrodes 15 is opened by dry etching. Further, the underlying layer 11 corresponding to the opening and the semiconductor substrate 10 are partially removed by etching. As a result, as shown in FIG. 4, a hole 12H is formed in a part of the semiconductor substrate 10 on the second surface 10B side.

次に、第１絶縁層１４上及び孔部１２Ｈの内壁及び底面に絶縁膜１３が形成される。絶縁膜１３は、電流リークの発生、酸素及び水分等による半導体基板１０の浸食等を防止するために設けられ、ＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）を用いて形成した正珪酸四エチル（Tetra Ethyl Ortho Silicate：Ｓｉ（ＯＣ２Ｈ５）４：以下、ＴＥＯＳという）、すなわちＰＥ−ＴＥＯＳ、及び、オゾンＣＶＤを用いて形成したＴＥＯＳ、すなわちＯ３−ＴＥＯＳ、又はＣＶＤを用いて形成した酸化シリコン（ＳｉＯ２）を用いることができる。なお、絶縁膜１３は、絶縁性があれば、他の物でも良く、樹脂でもよい。なお、簡単のため、第１絶縁層１４上に設けられた絶縁膜１３はその図示が省略されている。そして、電極１５上に設けられた絶縁膜１３及び第１絶縁層１４をエッチングにより除去することで、図５に示すような形態となる。 Next, the insulating film 13 is formed on the first insulating layer 14 and on the inner wall and bottom surface of the hole 12H. The insulating film 13 is provided to prevent the occurrence of current leakage, erosion of the semiconductor substrate 10 due to oxygen and moisture, and the like, and is formed by using tetraethyl orthosilicate (Tetra Ethyl Ortho) formed by PECVD (Plasma Enhanced Chemical Vapor Deposition). Silicate: Si (OC 2 H 5 ) 4 : hereinafter referred to as TEOS), that is, PE-TEOS, and TEOS formed using ozone CVD, that is, O 3 -TEOS, or silicon oxide formed using CVD (SiO 2 2 ) can be used. The insulating film 13 may be other material or resin as long as it has insulating properties. For the sake of simplicity, the illustration of the insulating film 13 provided on the first insulating layer 14 is omitted. Then, by removing the insulating film 13 and the first insulating layer 14 provided on the electrode 15 by etching, a form as shown in FIG. 5 is obtained.

次に、電気化学プレーティング（ＥＣＰ）法を用いて、孔部１２Ｈの内側及び電極１５上にめっき処理が施され、その孔部１２Ｈの内側に貫通電極１２を形成するための導電性材料が配置される。貫通電極１２を形成するための導電性材料としては、例えば銅（Ｃｕ）を用いることができ、孔部１２Ｈには銅（Ｃｕ）が埋め込まれる。これによって、電極１５上に突出した形状の貫通電極１２が形成され、図６に示すような形態となる。本実施形態における貫通電極１２を形成する工程には、ＴｉＮ、Ｃｕをスパッタ法で形成（積層）する工程と、Ｃｕをめっき法で形成する工程とが含まれる。なお、ＴｉＷ、Ｃｕをスパッタ法で形成（積層）する工程と、Ｃｕをめっき法で形成する工程とが含まれたものであってもよい。なお、貫通電極１２の形成方法としては、上述した方法に限らず、導電ペースト、溶融金属、金属ワイヤ等を埋め込んでもよい。   Next, using an electrochemical plating (ECP) method, a plating process is performed on the inside of the hole 12H and on the electrode 15, and a conductive material for forming the through electrode 12 inside the hole 12H is formed. Be placed. As a conductive material for forming the through electrode 12, for example, copper (Cu) can be used, and copper (Cu) is embedded in the hole 12H. Thereby, the penetrating electrode 12 having a shape protruding on the electrode 15 is formed, and a form as shown in FIG. 6 is obtained. The step of forming the through electrode 12 in the present embodiment includes a step of forming (stacking) TiN and Cu by a sputtering method and a step of forming Cu by a plating method. In addition, the process of forming (stacking) TiW and Cu by a sputtering method and the process of forming Cu by a plating method may be included. The method for forming the through electrode 12 is not limited to the above-described method, and a conductive paste, molten metal, metal wire, or the like may be embedded.

次に、図７に示すように、第１絶縁層１４上に複数の第１配線１６が形成される。複数の第１配線１６のうち、一部の第１配線１６は、図中、左側の電極１５に電気的に接続されるように形成される。第１配線１６は、銅（Ｃｕ）、クロム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、チタンタングステン（ＴｉＷ）、金（Ａｕ）、銀（Ａｇ）、アルミニウム（Ａｌ）、ニッケルバナジウム（ＮｉＶ）、タングステン（Ｗ）、窒化チタン（ＴｉＮ）、Ｐｂ（鉛）のうち少なくとも１つを含む材料で形成される。また、これらの材料のうち少なくとも２つの材料を積層することで第１配線を形成してもよい。本実施形態における第１配線１６を形成する工程には、ＴｉＷ、Ｃｕ、ＴｉＷの順にスパッタ法により形成する工程が含まれる。なお、ＴｉＷ、Ｃｕの順にスパッタ法により形成する工程と、Ｃｕをめっき法で形成する工程とが含まれたものであってもよい。   Next, as shown in FIG. 7, a plurality of first wirings 16 are formed on the first insulating layer 14. Among the plurality of first wirings 16, some of the first wirings 16 are formed so as to be electrically connected to the left electrode 15 in the drawing. The first wiring 16 includes copper (Cu), chromium (Cr), titanium (Ti), nickel (Ni), titanium tungsten (TiW), gold (Au), silver (Ag), aluminum (Al), nickel vanadium ( It is made of a material containing at least one of NiV), tungsten (W), titanium nitride (TiN), and Pb (lead). Further, the first wiring may be formed by stacking at least two of these materials. The step of forming the first wiring 16 in the present embodiment includes a step of forming by the sputtering method in the order of TiW, Cu, and TiW. In addition, the process of forming by the sputtering method in order of TiW and Cu and the process of forming Cu by the plating method may be included.

次に、図８に示すように、貫通電極１２、第１配線１６、及び第１絶縁層１４を覆うように、第２絶縁層１８が設けられる。第２絶縁層１８は、ポリイミド樹脂、シリコン変性ポリイミド樹脂、エポキシ樹脂、シリコン変性エポキシ樹脂、アクリル樹脂、フェノール樹脂、ベンゾシクロブテン（ＢＣＢ）、ポリベンゾオキサゾール（ＰＢＯ）等で形成することができる。あるいは、第２絶縁層１８は、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）等で形成されてもよい。なお、第２絶縁層１８は、絶縁性があれば他の物でもよい。 Next, as shown in FIG. 8, a second insulating layer 18 is provided so as to cover the through electrode 12, the first wiring 16, and the first insulating layer 14. The second insulating layer 18 can be formed of polyimide resin, silicon-modified polyimide resin, epoxy resin, silicon-modified epoxy resin, acrylic resin, phenol resin, benzocyclobutene (BCB), polybenzoxazole (PBO), or the like. Alternatively, the second insulating layer 18 may be formed of silicon oxide (SiO 2 ), silicon nitride (SiN), or the like. The second insulating layer 18 may be another material as long as it has insulating properties.

次に、第２絶縁層１８のうち、ランド部１７に対応する領域が除去され、第１配線１６の一部が露出されてランド部１７が形成される。なお、第２絶縁層１８のうちランド部１７に対応する領域を除去するときには、露光処理及び現像処理を含むフォトリソグラフィ法を用いることができる。そして、ランド部１７に接続するように、第２絶縁層１８上に第２配線１９が形成され、図９に示すような形態が得られる。   Next, a region of the second insulating layer 18 corresponding to the land portion 17 is removed, and a part of the first wiring 16 is exposed to form the land portion 17. Note that, when the region corresponding to the land portion 17 in the second insulating layer 18 is removed, a photolithography method including an exposure process and a development process can be used. And the 2nd wiring 19 is formed on the 2nd insulating layer 18 so that it may connect with the land part 17, and a form as shown in FIG. 9 is obtained.

次いで、紫外光（ＵＶ光）の照射により剥離可能な接着剤で、半導体基板１０の第２面１０Ｂ側に不図示のガラス板が貼り付けられる。このガラス板はＷＳＳ（Wafer SupportSystem）と呼ばれるものの一部であって、半導体基板１０はガラス板に支持される。そして、このガラス板を貼り付けた状態で、半導体基板１０の第１面１０Ａに対して研磨処理、ドライエッチング処理、あるいはウエットエッチング処理等の所定の処理が施される。
これによって、図１０に示すように、半導体基板１０が薄くされるとともに、貫通電極１２の一端部が、第１面１０Ａより露出する。 Next, a glass plate (not shown) is attached to the second surface 10B side of the semiconductor substrate 10 with an adhesive that can be peeled off by irradiation with ultraviolet light (UV light). This glass plate is a part of what is called WSS (Wafer Support System), and the semiconductor substrate 10 is supported by the glass plate. Then, a predetermined process such as a polishing process, a dry etching process, or a wet etching process is performed on the first surface 10A of the semiconductor substrate 10 with the glass plate attached.
As a result, as shown in FIG. 10, the semiconductor substrate 10 is thinned, and one end portion of the through electrode 12 is exposed from the first surface 10A.

次に、図１１に示すように、半導体基板１０の第１面１０Ａ側にＳＡＷ素子５０が形成される。ＳＡＷ素子５０を形成する工程には、圧電薄膜を形成する工程と、圧電薄膜に接するように櫛歯電極を形成する工程と、保護膜を形成する工程とが含まれる。更には、ＳＡＷ素子５０を形成する工程には、プラズマ等をＳＡＷ素子５０に照射して周波数調整を行う工程が含まれる。圧電薄膜の形成材料としては、は酸化亜鉛（ＺｎＯ）、窒化アルミニウム（ＡｌＮ）、ニオブ酸リチウム（ＬｉＮｂＯ３）、タンタル酸リチウム（ＬｉＴａＯ３）、ニオブ酸カリウム（ＫＮｂＯ３）等が挙げられる。櫛歯電極の形成材料としては、アルミニウムを含む金属が挙げられる。保護膜の形成材料としては、酸化シリコン（ＳｉＯ２）、窒化シリコン（Ｓｉ３Ｎ４）、窒化チタン（ＴｉＮ）等が挙げられる。そして、形成されるＳＡＷ素子５０は、第１面１０Ａ側に露出した貫通電極１２の一端部と電気的に接続される。 Next, as shown in FIG. 11, the SAW element 50 is formed on the first surface 10 </ b> A side of the semiconductor substrate 10. The step of forming the SAW element 50 includes a step of forming a piezoelectric thin film, a step of forming a comb electrode in contact with the piezoelectric thin film, and a step of forming a protective film. Further, the step of forming the SAW element 50 includes a step of adjusting the frequency by irradiating the SAW element 50 with plasma or the like. Examples of the material for forming the piezoelectric thin film include zinc oxide (ZnO), aluminum nitride (AlN), lithium niobate (LiNbO 3 ), lithium tantalate (LiTaO 3 ), and potassium niobate (KNbO 3 ). Examples of the material for forming the comb electrode include metals including aluminum. Examples of the material for forming the protective film include silicon oxide (SiO 2 ), silicon nitride (Si 3 N 4 ), titanium nitride (TiN), and the like. The formed SAW element 50 is electrically connected to one end of the through electrode 12 exposed on the first surface 10A side.

次に、半導体基板１０の第１面１０Ａ及び封止部材４０の第３面４０Ａのうち少なくとも一方に、接着剤層３０を形成するための接着剤が設けられる。接着剤層３０としては、例えば感光性のポリイミド接着剤等を使用することができる。そして、その接着剤層３０を介して、半導体基板１０の第１面１０Ａと封止部材４０の第３面４０Ａとが対向するように、それら半導体基板１０と封止部材４０とが接合される。これによって、図１２に示すような機能素子１が得られる。ここで、封止は、内部空間６０を真空にする真空封止、内部空間６０をＮ２、Ａｒ、Ｈｅ等の所定ガスで置換するガス置換封止等してもよい。なお、半導体基板１０と封止部材４０とを接合するとき、半導体基板１０の第１面１０Ａの周縁部に沿って金属突起を設け、封止部材４０の第３面４０Ａに、上記金属突起と接着するための金属層を設け、それら金属突起及び金属層を介して半導体基板１０と封止部材４０とを接合するようにしてもよい。封止部材４０にガラスを用いた場合には、封止後に、レーザー等によりＳＡＷの周波数調整が可能となる。 Next, an adhesive for forming the adhesive layer 30 is provided on at least one of the first surface 10A of the semiconductor substrate 10 and the third surface 40A of the sealing member 40. As the adhesive layer 30, for example, a photosensitive polyimide adhesive or the like can be used. Then, the semiconductor substrate 10 and the sealing member 40 are bonded via the adhesive layer 30 so that the first surface 10A of the semiconductor substrate 10 and the third surface 40A of the sealing member 40 face each other. . Thereby, the functional element 1 as shown in FIG. 12 is obtained. Here, the sealing may be a vacuum sealing in which the internal space 60 is evacuated, a gas replacement sealing in which the internal space 60 is replaced with a predetermined gas such as N 2 , Ar, or He. When the semiconductor substrate 10 and the sealing member 40 are bonded, a metal protrusion is provided along the peripheral edge of the first surface 10A of the semiconductor substrate 10, and the metal protrusion and the third surface 40A of the sealing member 40 are provided. A metal layer for bonding may be provided, and the semiconductor substrate 10 and the sealing member 40 may be bonded via the metal protrusion and the metal layer. When glass is used for the sealing member 40, the SAW frequency can be adjusted with a laser or the like after sealing.

次に、図１３に示すように機能素子１を基板Ｐの配線Ｐ１にバンプ２０を介して接続する。なお、配線Ｐ１には、予め機能素子１を設置する領域が形成されており、機能素子１は、配線Ｐ１の所定領域にバンプ２０を介して接続される。具体的には、上記ＷＳＳを構成するガラス板を半導体基板１０より剥離した後、半導体基板１０の第２面１０Ｂ側に設けられた第２配線１９上あるいは配線Ｐ１の所定領域上に、例えば鉛フリー半田からなるバンプ２０が搭載され、当該バンプ２０を介して機能素子１と基板Ｐとが接続される。なお、バンプ２０を設ける際には、半田ボールを第２配線１９上あるいは配線Ｐ１の所定領域上に搭載する形態でもよいし、半田ペーストを第２配線１９上あるいは配線Ｐ１の所定領域上に印刷する形態でもよい。   Next, as shown in FIG. 13, the functional element 1 is connected to the wiring P <b> 1 of the substrate P via the bumps 20. In addition, the area | region which installs the functional element 1 in advance is formed in the wiring P1, and the functional element 1 is connected to the predetermined area | region of the wiring P1 via the bump 20. As shown in FIG. Specifically, after the glass plate constituting the WSS is peeled from the semiconductor substrate 10, lead, for example, is formed on the second wiring 19 provided on the second surface 10 </ b> B side of the semiconductor substrate 10 or on a predetermined region of the wiring P <b> 1. A bump 20 made of free solder is mounted, and the functional element 1 and the substrate P are connected via the bump 20. When the bump 20 is provided, the solder ball may be mounted on the second wiring 19 or a predetermined area of the wiring P1, or the solder paste may be printed on the second wiring 19 or the predetermined area of the wiring P1. The form to do may be sufficient.

次に、図１４に示すように、機能素子１と基板Ｐとの間の空間Ｋを囲うようにバンプ２０の外側に封止樹脂３を形成する。具体的には、ディスペンサー等によって、機能素子１と基板Ｐとの間の空間Ｋを囲うようにバンプ２０の外側に樹脂を塗布する。ここで、ディスペンサー等から塗布する樹脂の粘性及びチクソ性は、機能素子１と基板Ｐとの間の空間Ｋに樹脂が流れ込まないように適切に調整されている。なお、樹脂の粘性及びチクソ性は、樹脂に対する無機材料の含有量や、樹脂の組成比率等を調整することによって調整することができる。そして、ディスペンサー等によって塗布した樹脂が熱硬化性の樹脂である場合には、塗布した樹脂に対して熱量を加えることによって封止樹脂３が形成される。また、ディスペンサー等によって塗布した樹脂が光硬化性の樹脂である場合には、塗布したじゅしに対して光を照射することによって封止樹脂３が形成される。   Next, as shown in FIG. 14, the sealing resin 3 is formed outside the bumps 20 so as to surround a space K between the functional element 1 and the substrate P. Specifically, a resin is applied to the outside of the bump 20 by a dispenser or the like so as to surround the space K between the functional element 1 and the substrate P. Here, the viscosity and thixotropy of the resin applied from a dispenser or the like are appropriately adjusted so that the resin does not flow into the space K between the functional element 1 and the substrate P. The viscosity and thixotropy of the resin can be adjusted by adjusting the content of the inorganic material relative to the resin, the composition ratio of the resin, and the like. When the resin applied by a dispenser or the like is a thermosetting resin, the sealing resin 3 is formed by applying heat to the applied resin. Further, when the resin applied by a dispenser or the like is a photocurable resin, the sealing resin 3 is formed by irradiating the applied ink with light.

次に、封止薄膜２を機能素子１が配置された基板Ｐ上に機能素子１を覆って形成する。具体的には、封止薄膜２を金属薄膜として形成する場合には、蒸着法、スパッタ法、ＣＶＤ（chemical vapor deposition）法あるいはメッキ法等によって形成することができる。また、封止薄膜２を無機薄膜として形成する場合には、蒸着法、スパッタ法、ＣＶＤ法あるいはウェット法（例えば、スピンコート法、ディップ法、スプレー法等）等によって形成することができる。
このような封止薄膜２を形成する工程は、機能素子１を覆うように封止用の樹脂部材を形成する工程と比較して低温で行うことができる。例えば、封止薄膜２の材料を溶媒に溶かし、この液体を塗布後、溶媒を自然乾燥によって蒸発させることによって、室温で封止薄膜２を形成することができる。このため、封止薄膜２を形成する工程において、機能素子１に熱的なダメージが与えられることを防止することができる。また、封止薄膜２の形成工程において各部材に熱が加わることを抑止でき、封止薄膜２の熱膨張係数と基板Ｐの熱膨張係数との差に起因して機能素子１に加わる応力をより低減させることが可能となる。これよって、例えば、ＳＡＷ素子５０の周波数変動等の特性変化が生じることを防止することが可能となる。 Next, the sealing thin film 2 is formed so as to cover the functional element 1 on the substrate P on which the functional element 1 is disposed. Specifically, when the sealing thin film 2 is formed as a metal thin film, it can be formed by vapor deposition, sputtering, CVD (chemical vapor deposition), plating, or the like. Further, when the sealing thin film 2 is formed as an inorganic thin film, it can be formed by a vapor deposition method, a sputtering method, a CVD method, a wet method (for example, a spin coating method, a dip method, a spray method, or the like).
The step of forming such a sealing thin film 2 can be performed at a lower temperature than the step of forming a sealing resin member so as to cover the functional element 1. For example, the sealing thin film 2 can be formed at room temperature by dissolving the material of the sealing thin film 2 in a solvent, applying the liquid, and evaporating the solvent by natural drying. For this reason, it is possible to prevent the functional element 1 from being thermally damaged in the step of forming the sealing thin film 2. In addition, it is possible to prevent heat from being applied to each member in the formation process of the sealing thin film 2, and stress applied to the functional element 1 due to the difference between the thermal expansion coefficient of the sealing thin film 2 and the thermal expansion coefficient of the substrate P. This can be further reduced. Accordingly, for example, it is possible to prevent a characteristic change such as a frequency fluctuation of the SAW element 50 from occurring.

そして、以上の工程によって、図１及び図２に示す本実施形態の電子部品１００が製造される。このようにして製造された電子部品１００によれば、封止薄膜２によって、機能素子１と基板Ｐとの間の空間Ｋに外部からガスが侵入することを、より確実に防止することが可能となる。また、上述のように、封止薄膜２の熱膨張係数と基板Ｐの熱膨張係数との差に起因して機能素子１に加わる応力をより低減させることが可能となる。したがって、本実施形態の電子部品１００の製造方法によれば、より信頼性に優れた電子部品を製造することが可能となる。   And the electronic component 100 of this embodiment shown in FIG.1 and FIG.2 is manufactured according to the above process. According to the electronic component 100 manufactured in this manner, the sealing thin film 2 can more reliably prevent gas from entering the space K between the functional element 1 and the substrate P from the outside. It becomes. Further, as described above, the stress applied to the functional element 1 due to the difference between the thermal expansion coefficient of the sealing thin film 2 and the thermal expansion coefficient of the substrate P can be further reduced. Therefore, according to the method for manufacturing the electronic component 100 of the present embodiment, it is possible to manufacture an electronic component with higher reliability.

（第２実施形態）
次に、本発明の第２実施形態について説明する。なお、本第２実施形態の説明において、上記第１実施形態と同様の部分については、その説明を省略あるいは簡略化する。 (Second Embodiment)
Next, a second embodiment of the present invention will be described. In the description of the second embodiment, the description of the same parts as in the first embodiment will be omitted or simplified.

図１５は、本第２実施形態の電子部品２００の断面図である。この図に示すように、本第２実施形態の電子部品２００は、ＳＡＷ素子５０が、半導体基板１０の第１面１０Ａ上に形成されておらず、その第１面１０Ａと対向する封止部材４０の第３面４０Ａ上に、第１面１０Ａとは離れて設けられている。本実施形態においては、半導体基板１０とは別の部材にＳＡＷを設けることにより、半導体基板１０に掛かる熱応力、膜応力の影響を受けにくいため、良好な特性を得ることができる。この場合、封止部材４０は、シリコン基板、水晶基板、シリコン及びダイヤを含む基板によって構成されている。そして、封止部材４０の第３面４０Ａ上に予めＳＡＷ素子５０を形成しておき、その後、半導体基板１０の第１面１０Ａより突出するようにして設けられた貫通電極１２の一端部と、封止部材４０の第３面４０Ａ上に形成されたＳＡＷ素子５０の端子５１とが電気的に接続されるように、半導体基板１０と封止部材４０とが接着剤層３０を介して接合される。貫通電極１２の一端部及び端子５１は、金属接続しやすいように、金などの表面処理、あるいはロウ材を表面に設けることが好ましい。あるいは、貫通電極１２の一端部と端子５１とは、接着剤層３０の収縮による圧接でもよい。   FIG. 15 is a cross-sectional view of the electronic component 200 of the second embodiment. As shown in this figure, in the electronic component 200 of the second embodiment, the SAW element 50 is not formed on the first surface 10A of the semiconductor substrate 10, and the sealing member facing the first surface 10A. On the 40th 3rd surface 40A, it provided apart from the 1st surface 10A. In this embodiment, by providing the SAW on a member different from the semiconductor substrate 10, it is difficult to be affected by thermal stress and film stress applied to the semiconductor substrate 10, so that favorable characteristics can be obtained. In this case, the sealing member 40 is composed of a silicon substrate, a quartz substrate, a substrate including silicon and diamond. Then, the SAW element 50 is formed in advance on the third surface 40A of the sealing member 40, and then one end portion of the through electrode 12 provided so as to protrude from the first surface 10A of the semiconductor substrate 10, The semiconductor substrate 10 and the sealing member 40 are bonded via the adhesive layer 30 so that the terminal 51 of the SAW element 50 formed on the third surface 40A of the sealing member 40 is electrically connected. The One end portion of the through electrode 12 and the terminal 51 are preferably provided with a surface treatment such as gold or a brazing material on the surface so as to facilitate metal connection. Alternatively, the one end portion of the through electrode 12 and the terminal 51 may be pressed by contraction of the adhesive layer 30.

（第３実施形態）
次に、本発明の第３実施形態について説明する。なお、本第３実施形態の説明においても、上記第１実施形態と同様の部分については、その説明を省略あるいは簡略化する。 (Third embodiment)
Next, a third embodiment of the present invention will be described. In the description of the third embodiment, the description of the same parts as those of the first embodiment will be omitted or simplified.

図１６は、本第３実施形態の電子部品３００の断面図である。この図に示すように、本第３実施形態の電子部品３００は、半導体基板１０の第１面１０Ａと封止部材４０との間に設けられた第２基板８０に、ＳＡＷ素子５０が設けられている。本実施形態においても、半導体基板１０とは別の部材にＳＡＷを設けることにより、上記第２実施形態と同様に、半導体基板１０に掛かる熱応力、膜応力の影響を受けにくいため、良好な特性を得ることができる。ＳＡＷ素子５０は、第２基板８０のうち、半導体基板１０の第１面１０Ａに対向する面８０Ａに設けられる。第２基板８０は、シリコン基板、水晶基板、及びシリコンとダイヤとを含む基板によって構成されている。
そして、半導体基板１０の第１面１０Ａより突出するようにして設けられた貫通電極１２の一端部と、第２基板８０の面８０Ａ上に形成されたＳＡＷ素子５０の端子５１とが電気的に接続される。本実施形態においても、貫通電極１２の一端部及び端子５１は、金属接続しやすいように、金などの表面処理、あるいはロウ材を表面に設けることが好ましい。
あるいは、貫通電極１２の一端部と端子５１とは、接着剤層３０の収縮による圧接でもよい。その後、半導体基板１０と封止部材４０とが接着剤層３０を介して接合され、半導体基板１０と封止部材４０と接着剤層３０とで囲まれた内部空間６０に、ＳＡＷ素子５０を有する第２基板８０が配置される。 FIG. 16 is a cross-sectional view of the electronic component 300 of the third embodiment. As shown in this figure, in the electronic component 300 of the third embodiment, the SAW element 50 is provided on the second substrate 80 provided between the first surface 10A of the semiconductor substrate 10 and the sealing member 40. ing. Also in the present embodiment, by providing the SAW on a member different from the semiconductor substrate 10, it is difficult to be affected by the thermal stress and film stress applied to the semiconductor substrate 10 as in the second embodiment, so that excellent characteristics are obtained. Can be obtained. The SAW element 50 is provided on the surface 80A of the second substrate 80 that faces the first surface 10A of the semiconductor substrate 10. The second substrate 80 is constituted by a silicon substrate, a quartz substrate, and a substrate including silicon and diamond.
Then, one end of the through electrode 12 provided so as to protrude from the first surface 10A of the semiconductor substrate 10 and the terminal 51 of the SAW element 50 formed on the surface 80A of the second substrate 80 are electrically connected. Connected. Also in the present embodiment, it is preferable that the one end portion of the through electrode 12 and the terminal 51 are provided with a surface treatment such as gold or a brazing material on the surface so that metal connection is easy.
Alternatively, the one end portion of the through electrode 12 and the terminal 51 may be pressed by contraction of the adhesive layer 30. Thereafter, the semiconductor substrate 10 and the sealing member 40 are joined via the adhesive layer 30, and the SAW element 50 is provided in the internal space 60 surrounded by the semiconductor substrate 10, the sealing member 40, and the adhesive layer 30. A second substrate 80 is disposed.

（第４実施形態）
次に、本発明の第４実施形態について説明する。なお、本第４実施形態の説明においても、上記第１実施形態と同様の部分については、その説明を省略あるいは簡略化する。 (Fourth embodiment)
Next, a fourth embodiment of the present invention will be described. In the description of the fourth embodiment, the description of the same parts as those of the first embodiment will be omitted or simplified.

図１７は、本第４実施形態の電子部品４００の概略構成を示す模式図である。この図に示すように、本第４実施形態の電子部品４００においては、機能素子１と基板Ｐとの間の空間Ｋがアンダーフィル樹脂４０１によって充填されている。   FIG. 17 is a schematic diagram illustrating a schematic configuration of an electronic component 400 according to the fourth embodiment. As shown in this figure, in the electronic component 400 of the fourth embodiment, the space K between the functional element 1 and the substrate P is filled with the underfill resin 401.

このような構造を有する本実施形態の電子部品４００においても、封止薄膜２によって、外部の水蒸気（ガス）がアンダーフィル樹脂４０１に吸湿され、アンダーフィル樹脂４０１内において拡散して機能素子１に到達することを防止することができる。したがって、本第４実施形態の電子部品４００も、上記第１実施形態の電子部品１００同様に、信頼性の高い電子部品となる。   Also in the electronic component 400 of the present embodiment having such a structure, the external thin film (gas) is absorbed by the underfill resin 401 by the sealing thin film 2 and diffuses in the underfill resin 401 to form the functional element 1. Reaching can be prevented. Therefore, the electronic component 400 of the fourth embodiment is also a highly reliable electronic component, like the electronic component 100 of the first embodiment.

（第５実施形態）
次に、本発明の第５実施形態として、上記第１〜第４いずれかの実施形態の電子部品１００〜４００を備える電子機器について説明する。 (Fifth embodiment)
Next, an electronic apparatus including the electronic components 100 to 400 according to any one of the first to fourth embodiments will be described as a fifth embodiment of the present invention.

図１８は、本実施形態の電子機器の一例を示す図であって、携帯電話５００を示す図である。そして、本実施形態の電子機器である携帯電話５００は、上記第１〜第４いずれかの実施形態の電子部品１００〜４００を備えるものであるため、信頼性に優れたものとなる。   FIG. 18 is a diagram illustrating an example of an electronic apparatus according to the present embodiment, and is a diagram illustrating a mobile phone 500. And since the mobile telephone 500 which is an electronic device of this embodiment is provided with the electronic components 100-400 of any one of the said 1st-4th embodiment, it becomes the thing excellent in reliability.

以上、添付図面を参照しながら本発明に係る電子部品及びその製造方法、並びに電子機器の好適な実施形態について説明したが、本発明は上記実施形態に限定されないことは言うまでもない。上述した実施形態において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。   As mentioned above, although preferred embodiment of the electronic component which concerns on this invention, its manufacturing method, and an electronic device was described referring an accompanying drawing, it cannot be overemphasized that this invention is not limited to the said embodiment. Various shapes, combinations, and the like of the constituent members shown in the above-described embodiments are examples, and various modifications can be made based on design requirements and the like without departing from the gist of the present invention.

例えば、上記第１〜第４実施形態においては、本発明の機能素子１が、ＳＡＷ素子５０を備えるものについて説明した。しかしながら、本発明は、これに限定されるものではなく、封止を必要とする素子、例えば、水晶振動子、圧電振動子、圧電音叉等を備える機能素子であってもよい。   For example, in the first to fourth embodiments described above, the functional element 1 of the present invention includes the SAW element 50. However, the present invention is not limited to this, and may be an element that requires sealing, for example, a functional element including a crystal resonator, a piezoelectric resonator, a piezoelectric tuning fork, and the like.

また、例えば、上記実施形態の電子部品における封止薄膜２を遮光性を有する材料によって形成することによって、光照射による機能素子１の誤動作を防止することも可能となる。   Further, for example, by forming the sealing thin film 2 in the electronic component of the above embodiment with a material having a light shielding property, it is possible to prevent malfunction of the functional element 1 due to light irradiation.

また、例えば、上記実施形態の電子部品における封止薄膜２を、異なる材料から形成される多層膜として形成しても良い。   Further, for example, the sealing thin film 2 in the electronic component of the above embodiment may be formed as a multilayer film formed from different materials.

また、上記実施形態の電子部品においては、本発明における一方の基板を基板Ｐ、他方の基板を機能素子１として説明した。しかしながら、本発明は、これに限定されるものではなく、本発明における一方の基板を半導体基板１０、他方の基板を封止部材４０、機能素子をＳＡＷ素子５０に対応付けることも可能である。そして、この場合においては、封止薄膜２によって、封止薄膜２によって、内部空間６０内の環境を維持することができる。   Moreover, in the electronic component of the said embodiment, one board | substrate in this invention was demonstrated as the board | substrate P, and the other board | substrate was demonstrated as the functional element 1. FIG. However, the present invention is not limited to this, and one substrate in the present invention can be associated with the semiconductor substrate 10, the other substrate with the sealing member 40, and the functional element with the SAW element 50. In this case, the sealing thin film 2 can maintain the environment in the internal space 60 by the sealing thin film 2.

本発明の第１実施形態である電子部品の概略構成を示した模式図である。It is the schematic diagram which showed schematic structure of the electronic component which is 1st Embodiment of this invention. 本発明の第１実施形態である電子部品の断面図である。It is sectional drawing of the electronic component which is 1st Embodiment of this invention. 本発明の第１実施形態である電子部品の製造方法を説明するための説明図である。It is explanatory drawing for demonstrating the manufacturing method of the electronic component which is 1st Embodiment of this invention. 本発明の第１実施形態である電子部品の製造方法を説明するための説明図である。It is explanatory drawing for demonstrating the manufacturing method of the electronic component which is 1st Embodiment of this invention. 本発明の第１実施形態である電子部品の製造方法を説明するための説明図である。It is explanatory drawing for demonstrating the manufacturing method of the electronic component which is 1st Embodiment of this invention. 本発明の第１実施形態である電子部品の製造方法を説明するための説明図である。It is explanatory drawing for demonstrating the manufacturing method of the electronic component which is 1st Embodiment of this invention. 本発明の第１実施形態である電子部品の製造方法を説明するための説明図である。It is explanatory drawing for demonstrating the manufacturing method of the electronic component which is 1st Embodiment of this invention. 本発明の第１実施形態である電子部品の製造方法を説明するための説明図である。It is explanatory drawing for demonstrating the manufacturing method of the electronic component which is 1st Embodiment of this invention. 本発明の第１実施形態である電子部品の製造方法を説明するための説明図である。It is explanatory drawing for demonstrating the manufacturing method of the electronic component which is 1st Embodiment of this invention. 本発明の第１実施形態である電子部品の製造方法を説明するための説明図である。It is explanatory drawing for demonstrating the manufacturing method of the electronic component which is 1st Embodiment of this invention. 本発明の第１実施形態である電子部品の製造方法を説明するための説明図である。It is explanatory drawing for demonstrating the manufacturing method of the electronic component which is 1st Embodiment of this invention. 本発明の第１実施形態である電子部品の製造方法を説明するための説明図である。It is explanatory drawing for demonstrating the manufacturing method of the electronic component which is 1st Embodiment of this invention. 本発明の第１実施形態である電子部品の製造方法を説明するための説明図である。It is explanatory drawing for demonstrating the manufacturing method of the electronic component which is 1st Embodiment of this invention. 本発明の第１実施形態である電子部品の製造方法を説明するための説明図である。It is explanatory drawing for demonstrating the manufacturing method of the electronic component which is 1st Embodiment of this invention. 本発明の第２実施形態である電子部品の断面図である。It is sectional drawing of the electronic component which is 2nd Embodiment of this invention. 本発明の第３実施形態である電子部品の断面図である。It is sectional drawing of the electronic component which is 3rd Embodiment of this invention. 本発明の第４実施形態である電子部品の概略構成を示した模式図である。It is the schematic diagram which showed schematic structure of the electronic component which is 4th Embodiment of this invention. 本発明の第５実施形態である電子機器を示す図である。It is a figure which shows the electronic device which is 5th Embodiment of this invention.

符号の説明Explanation of symbols

１……機能素子（他方の基板）、２……封止薄膜、１０Ｂ……第２面（能動面）、２０……バンプ、Ｐ……基板（一方の基板）、１００〜４００……電子部品、５００……電子機器


DESCRIPTION OF SYMBOLS 1 ... Functional element (the other board | substrate), 2 ... Sealing thin film, 10B ... The 2nd surface (active surface), 20 ... Bump, P ... Board | substrate (one board | substrate), 100-400 ... Electronics Parts, 500 …… Electronic equipment


Claims (8)

一方の基板と、
前記一方の基板上に設けられており、半導体基板と、前記半導体基板を貫通する貫通電極と、前記半導体基板に接着された封止部材と、を含む他方の基板と、
前記一方の基板上に設けられており、前記他方の基板を覆う封止薄膜と、
を備え、
前記半導体基板は、弾性表面波素子、圧電振動子及び圧電音叉のうち少なくとも一つの素子が設けられた第１面と、集積回路が形成された第２面と、を有し、
前記貫通電極は、前記第１面に設けられた前記素子と前記第２面に設けられた集積回路とを電気的に接続しており、
前記素子は、前記半導体基板と前記封止部材との間の第１空間に封止されており、
前記第２面は、前記一方の基板と前記他方の基板との間の第２空間に封止されていることを特徴とする電子部品。 One substrate,
Provided on the one substrate, the other substrate including a semiconductor substrate, a through electrode penetrating the semiconductor substrate, and a sealing member bonded to the semiconductor substrate;
A sealing thin film provided on the one substrate and covering the other substrate;
With
The semiconductor substrate has a first surface on which at least one element among a surface acoustic wave element, a piezoelectric vibrator, and a piezoelectric tuning fork is provided, and a second surface on which an integrated circuit is formed,
The through electrode electrically connects the element provided on the first surface and the integrated circuit provided on the second surface;
The element is sealed in a first space between the semiconductor substrate and the sealing member,
The electronic component , wherein the second surface is sealed in a second space between the one substrate and the other substrate . 前記封止部材は、ガラス基板であることを特徴とする請求項１に記載の電子部品。The electronic component according to claim 1, wherein the sealing member is a glass substrate. 前記封止薄膜は、クロム、チタン、銅、アルミニウム及びチタンタングステンのいずれかの材料からなることを特徴とする請求項１又は２に記載の電子部品。 The electronic component according to claim 1 , wherein the sealing thin film is made of any one of chromium, titanium, copper, aluminum, and titanium tungsten. 前記封止薄膜は、酸化シリコン、窒化シリコン、アルミナ及びポリシラザンのいずれかの材料からなることを特徴とする請求項１又は２に記載の電子部品。 The electronic component according to claim 1 , wherein the sealing thin film is made of any material of silicon oxide, silicon nitride, alumina, and polysilazane. 前記封止薄膜は、高密度ポリエチレン、塩化ビニリデン、ポリビニルアルコール、ナイロン及びエチレンビニルアルコールのいずれかの材料からなることを特徴とする請求項１又は２に記載の電子部品。 3. The electronic component according to claim 1 , wherein the sealing thin film is made of any material of high density polyethylene, vinylidene chloride, polyvinyl alcohol, nylon, and ethylene vinyl alcohol. 前記封止薄膜は、有機薄膜と無機薄膜との積層体であることを特徴とする請求項１又は２に記載の電子部品。   The electronic component according to claim 1, wherein the sealing thin film is a laminate of an organic thin film and an inorganic thin film. 前記他方の基板は、前記半導体基板と前記封止部材とを接着する接着剤層を有し、The other substrate has an adhesive layer that bonds the semiconductor substrate and the sealing member;
前記第１空間は、前記半導体基板と、前記封止部材と、前記接着剤層と、によって形成されていることを特徴とする請求項１乃至６のいずれか一項に記載の電子部品。The electronic component according to claim 1, wherein the first space is formed by the semiconductor substrate, the sealing member, and the adhesive layer. 前記一方の基板と前記他方の基板との間に封止樹脂を有し、Having a sealing resin between the one substrate and the other substrate;
前記第２空間は、前記一方の基板と、前記他方の基板と、前記封止樹脂と、によって形成されていることを特徴とする請求項１乃至７のいずれか一項に記載の電子部品。  The electronic component according to claim 1, wherein the second space is formed by the one substrate, the other substrate, and the sealing resin.
JP2005048499A 2005-02-24 2005-02-24 Electronic components Expired - Fee Related JP4534794B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005048499A JP4534794B2 (en) 2005-02-24 2005-02-24 Electronic components

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005048499A JP4534794B2 (en) 2005-02-24 2005-02-24 Electronic components

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010101480A Division JP4900498B2 (en) 2010-04-26 2010-04-26 Electronic components

Publications (2)

Publication Number Publication Date
JP2006237200A JP2006237200A (en) 2006-09-07
JP4534794B2 true JP4534794B2 (en) 2010-09-01

Family

ID=37044538

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005048499A Expired - Fee Related JP4534794B2 (en) 2005-02-24 2005-02-24 Electronic components

Country Status (1)

Country Link
JP (1) JP4534794B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010199608A (en) * 2010-04-26 2010-09-09 Seiko Epson Corp Electronic component

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4462332B2 (en) 2007-11-05 2010-05-12 セイコーエプソン株式会社 Electronic components
JP5970744B2 (en) * 2011-01-28 2016-08-17 株式会社大真空 Electronic component package sealing member, electronic component package, and method of manufacturing electronic component package sealing member
JP6244616B2 (en) 2012-08-30 2017-12-13 セイコーエプソン株式会社 Wavelength variable interference filter, optical module, electronic device, and method of manufacturing wavelength variable interference filter
JP2014182170A (en) 2013-03-18 2014-09-29 Seiko Epson Corp Sealing structure, interference filter, optical module, and electronic apparatus
JP6965540B2 (en) * 2017-03-27 2021-11-10 セイコーエプソン株式会社 Piezoelectric devices, MEMS devices, liquid injection heads, and liquid injection devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1126623A (en) * 1997-06-30 1999-01-29 Oki Electric Ind Co Ltd Electronic device and manufacture thereof
JP2000036551A (en) * 1999-07-19 2000-02-02 Toshiba Corp Semiconductor device and manufacture thereof
JP2003101383A (en) * 2001-07-16 2003-04-04 Toshiba Corp Surface acoustic wave apparatus and electronic component unit
JP2004537178A (en) * 2001-07-27 2004-12-09 エプコス　アクチエンゲゼルシャフト Method for hermetically sealing components

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1126623A (en) * 1997-06-30 1999-01-29 Oki Electric Ind Co Ltd Electronic device and manufacture thereof
JP2000036551A (en) * 1999-07-19 2000-02-02 Toshiba Corp Semiconductor device and manufacture thereof
JP2003101383A (en) * 2001-07-16 2003-04-04 Toshiba Corp Surface acoustic wave apparatus and electronic component unit
JP2004537178A (en) * 2001-07-27 2004-12-09 エプコス　アクチエンゲゼルシャフト Method for hermetically sealing components

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010199608A (en) * 2010-04-26 2010-09-09 Seiko Epson Corp Electronic component

Also Published As

Publication number Publication date
JP2006237200A (en) 2006-09-07

Similar Documents

Publication Publication Date Title
KR100730854B1 (en) Manufacturing method of electronic component, electronic component, and electronic equipment
US10636726B2 (en) Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus
US7913367B2 (en) Method of manufacturing a piezoelectric component
EP2267895B1 (en) Electronic component, circuit board, electronic apparatus, and method for manufacturing the electronic component
JP4900498B2 (en) Electronic components
JP2006324894A (en) Surface acoustic wave device and manufacturing method thereof
JP4534794B2 (en) Electronic components
JP2008153957A (en) Hollow sealing element, its manufacturing method and mobile communication equipment using hollow sealing element
JP5170282B2 (en) Manufacturing method of electronic parts
US11367677B2 (en) Electronic component module
JP4802681B2 (en) Electronic component, manufacturing method thereof, and electronic device
JP4706399B2 (en) Oscillator and electronic equipment
JP4661885B2 (en) Electronic component, manufacturing method thereof, and electronic device
JP2010273362A (en) Electronic component
JP2009088864A (en) Piezoelectric oscillator
JP2009088865A (en) Piezoelectric oscillator
JP2008131437A (en) Electrostrictive device and electronic equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100223

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100525

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100607

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130625

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4534794

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130625

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees