JP2000036551A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JP2000036551A
JP2000036551A JP11204423A JP20442399A JP2000036551A JP 2000036551 A JP2000036551 A JP 2000036551A JP 11204423 A JP11204423 A JP 11204423A JP 20442399 A JP20442399 A JP 20442399A JP 2000036551 A JP2000036551 A JP 2000036551A
Authority
JP
Japan
Prior art keywords
film
main surface
semiconductor substrate
semiconductor
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11204423A
Other languages
Japanese (ja)
Other versions
JP3141020B2 (en
Inventor
Takao Fujizu
隆夫 藤津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP11204423A priority Critical patent/JP3141020B2/en
Publication of JP2000036551A publication Critical patent/JP2000036551A/en
Application granted granted Critical
Publication of JP3141020B2 publication Critical patent/JP3141020B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

PROBLEM TO BE SOLVED: To provide the structure of the package having the soft structure which is applied on a semiconductor device especially on a thin semiconductor device, and the manufacturing method of the semiconductor device having this package. SOLUTION: Two semiconductor chips 10, wherein lead wires are connected to electrodes 12 such as bumps by using minute connecting technology, are held by first and second films 20 so as to seal the chips and most of the leads 14. The two films comprise, e.g. epoxy resin comprising the mixed material of thermoplastic resin and thermosetting resin. When a metallic foils are attached to the films as the moisture-proofing layers, this metal foil can shield the semiconductor chip 10. A lead 34, which is sealed by two films, electrically connects the two semiconductor chips.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、半導体装置の製造
方法に係り、とくに薄型半導体装置に用いられる柔構造
パッケージの構造及びこの方法により製造された半導体
装置に関するものである。The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a structure of a flexible package used for a thin semiconductor device and a semiconductor device manufactured by the method.

【０００２】[0002]

【従来の技術】半導体装置のパッケージ構造は、従来、
（１）アルミナなどのセラミック容器に半導体集積回路
が形成されている半導体基板（以下、半導体チップとい
う）を密封するセラミックパッケージ、（２）モールド
樹脂封止パッケージ、（３）基板上に形成された半導体
チップとこれにつながるリードに液状樹脂を滴下して形
成されるボッティング樹脂封止プラスチックパッケージ
等がある。このうち、半導体チップをフィルム上に搭載
してからまたは半導体チップ上の電極と直接リードフレ
ームを接続した後、プラスッチク樹脂を高温、高圧で圧
入し、封止するモールド成形樹脂封止が広く使われてい
る。モールド樹脂の有する性質から、現在１ｍｍ程度の
厚さのＴＳＯＰ（Thin Small Outline Package) が多く
利用されている。このほかにＴＡＢ方式によるパッケー
ジ（TCP:Tape Carrier Package) が知られている。2. Description of the Related Art Conventionally, the package structure of a semiconductor device has been
(1) A ceramic package for sealing a semiconductor substrate (hereinafter, referred to as a semiconductor chip) in which a semiconductor integrated circuit is formed in a ceramic container such as alumina, (2) a molded resin-sealed package, and (3) a package formed on the substrate. There is a botting resin-encapsulated plastic package formed by dropping a liquid resin on a semiconductor chip and leads connected thereto. Of these, molded resin encapsulation, in which the plastic resin is press-fitted at high temperature and pressure and then sealed after the semiconductor chip is mounted on the film or after the electrodes on the semiconductor chip are directly connected to the lead frame, is widely used. ing. Due to the properties of the mold resin, a TSOP (Thin Small Outline Package) having a thickness of about 1 mm is currently widely used. In addition, a package using the TAB method (TCP: Tape Carrier Package) is known.

【０００３】図１５は、従来のＴＡＢ方式に用いるフィ
ルムキャリア１の平面図であり、これを本発明のパッケ
ージに用いることができる。このフィルムキャリア１の
基材となる樹脂フィルム１６は、可撓性を有するポリイ
ミド樹脂やポリエステルなどのプラスチックからなる絶
縁材料から形成されている。このフィルム１６は、帯状
部材であり、その両側縁には長手方向にフィルムを移動
する送り孔２を所定の間隔で形成している。長軸方向中
央部には半導体チップ１０を載置するチップ載置用開口
部１７が形成されている。この開口部１７の各辺に対向
するように所定の間隔をおいて細長い台形の開口部４が
チップ搭載用開口部を囲むように形成されている。リー
ド１４は、この中心部の開口部１７とその周辺部の開口
部４の間の領域に形成されている。リード１４は、通
常、Ｃｕなどの金属箔をフィルム全面に張付け、フォト
エッチングにより金属箔をパターニングして形成され
る。セラミックパッケージ内のリードに比較して配線幅
や間隔を十分小さく、かつ、高精度に設定することがで
きる。リード１４は、半導体チップ１０と接続されるイ
ンナーリード部分と周辺部の開口部４に支持されるアウ
ターリード部分５からなる。リード１４のインナーリー
ドは半導体チップ１０上に整列して複数形成されたパッ
ドやその上に形成したバンプなどからなる電極１２に接
続される。FIG. 15 is a plan view of a film carrier 1 used in a conventional TAB system, which can be used for the package of the present invention. The resin film 16 serving as a base material of the film carrier 1 is formed of an insulating material made of a flexible plastic such as polyimide resin or polyester. The film 16 is a belt-like member, and has a feed hole 2 for moving the film in a longitudinal direction at predetermined intervals on both side edges. A chip mounting opening 17 on which the semiconductor chip 10 is mounted is formed in the central portion in the major axis direction. Elongated trapezoidal openings 4 are formed at predetermined intervals so as to face each side of the opening 17 so as to surround the chip mounting opening. The lead 14 is formed in a region between the central opening 17 and the peripheral opening 4. The lead 14 is usually formed by attaching a metal foil such as Cu to the entire surface of the film and patterning the metal foil by photoetching. As compared with the leads in the ceramic package, the wiring width and interval can be set sufficiently small and can be set with high accuracy. The lead 14 includes an inner lead portion connected to the semiconductor chip 10 and an outer lead portion 5 supported by the opening 4 in the peripheral portion. The inner leads of the leads 14 are connected to the electrodes 12 formed of a plurality of pads aligned on the semiconductor chip 10 and bumps formed thereon.

【０００４】樹脂フィルム１６上のリード１４は、電極
１２が半導体チップ１０の主面の各辺に沿って規則的に
配置されているので、通常は、各辺につながるリード群
がそれぞれ同一のパターンを有する様に配置されてい
る。この図は、半導体チップ１０から４方向へリード１
４が導出した例を示しているが、方向が相反する２方向
へリードが導出するタイプのものもある。半導体チップ
１０をフィルムキャリア１に搭載し、リード１４を電極
１２に取付けた後は、フィルムキャリア１の所定の領域
と共に半導体チップ１０は、モールド樹脂によりパッケ
ージングされる。モールド樹脂６を施されたフィルムキ
ャリア１は、モールド樹脂部分と露出しているリード１
４の一部を残して、アウターリード部分やその付近の樹
脂フィルムを切断除去する。図１８は、図１５のＣ−
Ｃ′部分の断面図であり、半導体チップ１０とキャリア
フィルムの周辺領域とを樹脂モールド６によりパッケー
ジングされている。すなわち、キャリアフィルムに搭載
した半導体チップ周囲をエポキシ樹脂やシリコーンなど
の液体プラスチック樹脂を滴下することによって被覆し
保護するボッティング技術やＴＣＰをモールド樹脂成形
技術などの実施によって半導体チップを機械的な応力や
様々な環境的条件から保護し、半導体装置の信頼性を確
保している。Since the electrodes 12 are regularly arranged along each side of the main surface of the semiconductor chip 10, the leads 14 on the resin film 16 usually have the same group of leads connected to each side. It is arranged so that it may have. This figure shows the lead 1 in four directions from the semiconductor chip 10.
4 shows an example in which the lead is derived, but there is also a type in which the lead is derived in two directions opposite to each other. After the semiconductor chip 10 is mounted on the film carrier 1 and the leads 14 are attached to the electrodes 12, the semiconductor chip 10 is packaged with a predetermined area of the film carrier 1 using a molding resin. The film carrier 1 on which the mold resin 6 has been applied includes the mold resin portion and the exposed leads 1.
The resin film in the outer lead portion and the vicinity thereof is cut and removed while leaving a part of 4. FIG. 18 is a cross-sectional view of FIG.
FIG. 4 is a cross-sectional view of a portion C ′, in which a semiconductor chip 10 and a peripheral region of a carrier film are packaged by a resin mold 6. That is, the semiconductor chip mounted on the carrier film is subjected to mechanical stress by applying a bottling technique for covering and protecting the periphery of the semiconductor chip by dropping a liquid plastic resin such as epoxy resin or silicone or a molding resin molding technique for TCP. And various environmental conditions to ensure the reliability of the semiconductor device.

【０００５】[0005]

【発明が解決しようとする課題】現在、半導体装置に組
み込まれる半導体チップは大型化、多ピン化しており、
パッケージが薄型になるにしたがって、薄く面積の大き
な半導体装置が作られるようになっている。そのため硬
構造パッケージでは半導体装置が薄型化するにつれて、
わずかな変形に対しても極めて脆く、外力を逃がすこと
ができずに、破壊されてしまう。その結果、近年のＩＣ
カードのように、外力による歪みを受けやすい製品に実
装する場合には硬化樹脂による硬構造の薄型パッケージ
では、ケースに強度を持たせ、ケースも硬構造としなけ
ればならないなど強度的にも問題があった。さらに、今
日の半導体装置のパッケージでは、以下に述べるような
問題点がある。（１）セラミックパッケージの場合はパ
ッケージコストが高く、また機械的強度やセラミック焼
結体の製造方法からくる制限で小型化や薄型化が困難で
ある。例えばセラミック薄板は厚さ約１ｍｍ以下の半導
体装置を作ることが難しい。（２）モールド樹脂プラス
チックパッケージの場合は、約１ｍｍ以下の厚さのもの
ではモールド成形制御が困難であり、約０．５〜０．８
ｍｍ厚程度の成形が限界である。またエボキシ樹脂だけ
では水分の透過を防ぐことはできないので、外部からの
湿気が侵入する可能性が高い。また、（３）ポッティン
グ成形によるプラスチックパッケージの場合は、樹脂の
滴下によって成形するため厚さのコントロールが困難で
ある。さらに、１ｍｍ厚以下の薄膜コートは樹脂の粘度
を調整する必要があり、使用する樹脂は制限される。こ
のため、薄型化による水分の透過を防ぐことができなく
なるという問題があった。At present, semiconductor chips incorporated in semiconductor devices have become larger and have more pins.
As packages become thinner, thinner and larger semiconductor devices are being manufactured. Therefore, as semiconductor devices become thinner in hard structure packages,
It is extremely fragile even with slight deformation, and cannot be released by external forces, and is destroyed. As a result, recent IC
When mounting on products that are susceptible to distortion due to external forces, such as cards, a thin package with a hard structure made of a hardened resin poses a problem in terms of strength such as the case must have strength and the case must have a hard structure. there were. Furthermore, today's semiconductor device packages have the following problems. (1) In the case of a ceramic package, the package cost is high, and it is difficult to reduce the size and thickness of the package due to limitations due to the mechanical strength and the method of manufacturing the ceramic sintered body. For example, it is difficult to manufacture a semiconductor device having a thickness of about 1 mm or less using a ceramic thin plate. (2) In the case of a molded resin plastic package, it is difficult to control molding by using a package having a thickness of about 1 mm or less.
Molding of about mm thickness is the limit. Also, since the permeation of moisture cannot be prevented only with the ethoxy resin, there is a high possibility that moisture from the outside will enter. (3) In the case of a plastic package formed by potting molding, it is difficult to control the thickness because the plastic package is formed by dropping a resin. Further, for a thin film coat having a thickness of 1 mm or less, it is necessary to adjust the viscosity of the resin, and the resin used is limited. For this reason, there has been a problem that it is impossible to prevent the permeation of moisture due to the reduction in thickness.

【０００６】[0006]

【課題を解決するための手段】上述の問題点を解決する
ため、本発明は、微細接続技術を用いてリードと接続し
た半導体チップをフィルムにより密封することを特徴と
する。In order to solve the above problems, the present invention is characterized in that a semiconductor chip connected to a lead is sealed with a film by using a fine connection technique.

【０００７】すなわち、本発明の半導体装置の製造方法
は、一端が第１の主面及び第２の主面を有する半導体基
板のその第１の主面上に形成された複数の電極上まで延
びているリードをこの電極に接続し、このリードの他端
を前記半導体基板の外方に導出させる工程と、前記第２
の主面及び前記リードの一部に第２のフィルムを密着さ
せる工程と、前記半導体基板の第１の主面に第１のフィ
ルムを載せる工程と、前記半導体基板を、上部室と下部
室とに弾性膜によって仕切られている真空装置内の前記
下部室内に置かれた加熱装置に前記第２のフィルムが前
記加熱装置に接するように、配置する工程と、前記加熱
装置を動作させている間、前記下部室内を排気すること
によって、この下部室を真空又は減圧状態にし、前記弾
性膜を下方に押し下げ、この弾性膜の作用によって前記
第１のフィルムを前記第１の主面に密着させる工程とを
備えていることを特徴としている。That is, according to the method of manufacturing a semiconductor device of the present invention, one end of a semiconductor substrate having a first main surface and a second main surface extends to a plurality of electrodes formed on the first main surface. Connecting the other end of the lead to the electrode, and leading the other end of the lead to the outside of the semiconductor substrate;
Contacting a second film on a main surface of the semiconductor substrate and a part of the leads; placing a first film on a first main surface of the semiconductor substrate; and placing the semiconductor substrate in an upper chamber and a lower chamber. Disposing the second film in contact with the heating device in a heating device placed in the lower chamber in a vacuum device partitioned by an elastic film, and while operating the heating device. Evacuating the lower chamber to evacuate or lower the lower chamber, pushing down the elastic film, and bringing the first film into close contact with the first main surface by the action of the elastic film. And is characterized by having.

【０００８】本発明の半導体装置は、第１の主面及び第
２の主面を有する第１の半導体基板と、第１の主面及び
第２の主面を有する第２の半導体基板と、前記第１の半
導体基板の第１の主面上に形成されている複数の電極
と、前記第２の半導体基板の第１の主面上に形成されて
いる複数の電極と、一端が前記第１の半導体基板の第１
の主面に形成された前記複数の電極の内の所定の電極上
まで延びてこの所定の電極と接続し他端が前記第１の半
導体基板の外方に導出している第１のリードと、一端が
前記第２の半導体基板の第１の主面に形成された前記複
数の電極の内の所定の電極上まで延びてこの所定の電極
と接続し、他端が前記第２の半導体基板の外方に導出し
ている第２のリードと、一端が前記第１の半導体基板の
第１の主面に形成された前記複数の電極の内の所定の電
極以外の電極と接続し、他端が前記第２の半導体基板の
第１の主面に形成された前記複数の電極の内の所定の電
極以外の電極と接続する内部リードと、前記第１の半導
体基板の第１の主面及び前記第２の半導体基板の第１の
主面に密着している第１のフィルムと、前記第１の半導
体基板の第２の主面及び前記第２の半導体基板の第２の
主面に密着している第２のフィルムとを備え、前記第１
のフィルム及び第２のフィルムは、前記第１のリード及
び第２のリードの前記他端以外及び前記第１の半導体基
板及び第２の半導体基板を上下から挟んでこれら半導体
基板を密封してなることを第１の特徴としている。A semiconductor device according to the present invention includes a first semiconductor substrate having a first main surface and a second main surface, a second semiconductor substrate having a first main surface and a second main surface, A plurality of electrodes formed on a first main surface of the first semiconductor substrate; a plurality of electrodes formed on a first main surface of the second semiconductor substrate; 1st semiconductor substrate
A first lead extending over a predetermined electrode of the plurality of electrodes formed on the main surface of the first semiconductor device, connected to the predetermined electrode, and having the other end led out of the first semiconductor substrate; One end extends to a predetermined electrode of the plurality of electrodes formed on the first main surface of the second semiconductor substrate and is connected to the predetermined electrode, and the other end is connected to the second semiconductor substrate. A second lead extending outside of the first semiconductor substrate and one end connected to an electrode other than a predetermined electrode among the plurality of electrodes formed on the first main surface of the first semiconductor substrate; An internal lead having an end connected to an electrode other than a predetermined electrode among the plurality of electrodes formed on the first main surface of the second semiconductor substrate; and a first main surface of the first semiconductor substrate. A first film in close contact with a first main surface of the second semiconductor substrate, and a second film of the first semiconductor substrate; And a second film that is in close contact with the second major surface of said second semiconductor substrate, said first
And the second film are formed by sealing these semiconductor substrates except for the other ends of the first leads and the second leads and sandwiching the first semiconductor substrate and the second semiconductor substrate from above and below. This is the first feature.

【０００９】また、本発明の半導体装置は、第１の主面
及び第２の主面を有する第１の半導体基板と、第３の主
面及び第４の主面を有する第２の半導体基板と、前記第
１の半導体基板の第１の主面上に形成された第１及び第
２の電極と、前記第２の半導体基板の第３の主面上に形
成された第３及び第４の電極と、一端が前記第１の電極
と接触している第１のリードと、一端が前記第４の電極
と接触している第２のリードと、一端が前記第２の電極
と接触し、他端が前記第３の電極と接触している第３の
リードと、前記第１の半導体基板の第１の主面及び前記
第２の半導体基板の第３の主面に密着している第１のフ
ィルムと、前記第１の半導体基板の第２の主面及び前記
第２の半導体基板の第４の主面に密着している第２のフ
ィルムとを備え、前記第１のフィルム及び第２のフィル
ムは、前記第１及び第２のリードの他端以外及び前記第
１及び第２の半導体基板を上下から挟んでこれらの半導
体基板を密着してなることを第２の特徴としている。Further, the semiconductor device of the present invention has a first semiconductor substrate having a first main surface and a second main surface, and a second semiconductor substrate having a third main surface and a fourth main surface. And first and second electrodes formed on a first main surface of the first semiconductor substrate; and third and fourth electrodes formed on a third main surface of the second semiconductor substrate. , A first lead having one end in contact with the first electrode, a second lead having one end in contact with the fourth electrode, and one end in contact with the second electrode. A third lead whose other end is in contact with the third electrode, and a first main surface of the first semiconductor substrate and a third main surface of the second semiconductor substrate. A first film, a second film that is in close contact with a second main surface of the first semiconductor substrate and a fourth main surface of the second semiconductor substrate, The first film and the second film are formed in such a manner that these semiconductor substrates are in close contact with each other except the other ends of the first and second leads and the first and second semiconductor substrates from above and below. This is the second feature.

【００１０】フィルムを大気圧よりも減圧した状態で半
導体チップの上下から挟み込むように包み、上下のフィ
ルムの端部を接着することにより、フィルムを通しての
水分やその端部からの水分の侵入を十分防止する柔構造
の薄型のパッケージを提供することができる。フィルム
に防湿層を取付けた場合は前述の水分の侵入を更に効果
的に防止することができる。防湿層が金属などの場合に
は、半導体チップを電磁的にシールドすることができの
で耐雑音性が向上し、防湿層が熱伝導性が場合は、その
熱放散性が向上する。また、上下のフィルム間には大気
圧より減圧した状態にあるので、その空間部分を必要最
小限にすることができる。したがって、半導体装置を回
路基板に実装する際の熱処理によって生ずる空間内の空
気の膨脹を最小限に止めることができる。[0010] The film is wrapped so as to be sandwiched from above and below the semiconductor chip in a state where the pressure is lower than the atmospheric pressure, and by adhering the ends of the upper and lower films, the penetration of moisture through the film and the penetration of moisture from the ends can be sufficiently achieved. It is possible to provide a thin package having a flexible structure to prevent the occurrence. When a moisture-proof layer is attached to the film, the above-mentioned penetration of moisture can be more effectively prevented. When the moisture-proof layer is made of metal or the like, the semiconductor chip can be electromagnetically shielded, so that noise resistance is improved. When the moisture-proof layer has thermal conductivity, its heat dissipation is improved. Since the pressure between the upper and lower films is lower than the atmospheric pressure, the space can be minimized. Therefore, the expansion of the air in the space caused by the heat treatment when the semiconductor device is mounted on the circuit board can be minimized.

【００１１】[0011]

【発明の実施の形態】以下、図面を参照して発明の実施
の形態を説明する。まず、図１及び図２を参照して第１
の実施例を説明する。図１は、第１の実施例の断面図
（図２のＡ−Ａ′部分）、図２は、その平面図である。
図において、半導体チップ１０の第１の主面上には、そ
の周辺に沿って電力供給用もしくは入出力信号用の複数
の電極１２が並べられている。この電極は、パッド電極
でも良いしバンプ電極でも良い。図示はしないが半導体
チップ１０は、これら電極以外は保護絶縁膜で被覆され
ている。電極は、リード１４と接続するためにこの保護
絶縁膜から露出している。半導体チップ１０上の例えば
パッド電極などの電極１２と外部引出しのリード１４と
は従来から知られているＴＡＢ（Tape Automated Bondi
ng) もしくはメッキ接続ＭＰＢ（Micre Plating Bondin
g)などの微細接続技術で接続する。ＴＡＢ法では、図１
５に示すような整列された複数のリード１４とそのチッ
プ搭載用開口部１７に半導体チップ１０が搭載され樹脂
フィルム１６を有するフィルムキャリア１を用いる。こ
の半導体装置は、例えば、図１４に示す製造装置を用い
て製造される。Embodiments of the present invention will be described below with reference to the drawings. First, referring to FIG. 1 and FIG.
An example will be described. FIG. 1 is a cross-sectional view (A-A 'part of FIG. 2) of the first embodiment, and FIG. 2 is a plan view thereof.
In the figure, on a first main surface of a semiconductor chip 10, a plurality of electrodes 12 for power supply or input / output signals are arranged along the periphery. This electrode may be a pad electrode or a bump electrode. Although not shown, the semiconductor chip 10 is covered with a protective insulating film except for these electrodes. The electrodes are exposed from this protective insulating film for connection with the leads 14. An electrode 12 such as a pad electrode on the semiconductor chip 10 and an external lead 14 are connected to a conventionally known TAB (Tape Automated Bondi).
ng) or plating MPB (Micre Plating Bondin)
g) or other fine connection technology. In the TAB method,
A plurality of leads 14 aligned as shown in FIG. 5 and a film carrier 1 having a semiconductor film 10 mounted on a chip mounting opening 17 and having a resin film 16 are used. This semiconductor device is manufactured using, for example, a manufacturing apparatus shown in FIG.

【００１２】ここに取付けられたリード１４は、半導体
チップ１０の電極１２にボンディグされた後その他端に
形成されたアウターリード部分５をその部分の樹脂フィ
ルムとともに切り取ってプリント板のような回路基板に
取付けが容易なように整形する。リード１４の、回路基
板に取付けるように整形され、半導体チップ１０から突
出している外部端を除いて、半導体チップ１０、リード
１４及びリード１４を支持する樹脂フィルム１６は、第
１のフィルム１８と第２のフィルム２０によって挟まれ
る。両者は、真空中もしくは大気圧より減圧の状態で前
記樹脂フィルムと共に熱的に融着し、フィルム１８、２
０の間に挟まれている半導体チップなどを密封する。フ
ィルム１８、２０には、柔軟性があり、耐湿性及び熱伝
導性の高い、例えば、ポリイミドやエポキシのような絶
縁材料が使用される。第１のフィルム１８は、半導体チ
ップ１０の第１の主面とその上のリード１４に密着して
おり、第２のフィルム２０は、半導体チップ１０の第２
の主面、リード１４及び樹脂フィルム１６と密着してい
る。After the leads 14 attached here are bonded to the electrodes 12 of the semiconductor chip 10, the outer lead portions 5 formed at the other ends are cut out together with the resin film at the other ends to form a circuit board such as a printed board. Shape for easy installation. Except for the outer ends of the leads 14 which are shaped to be attached to the circuit board and protrude from the semiconductor chip 10, the semiconductor film 10, the leads 14 and the resin film 16 supporting the leads 14 2 film 20. Both are thermally fused together with the resin film in a vacuum or at a pressure lower than the atmospheric pressure, and the films 18, 2
The semiconductor chip and the like sandwiched between zeros are sealed. For the films 18 and 20, an insulating material having flexibility, high moisture resistance and high heat conductivity, such as polyimide or epoxy, is used. The first film 18 is in close contact with the first main surface of the semiconductor chip 10 and the leads 14 thereon, and the second film 20 is in contact with the second main surface of the semiconductor chip 10.
, The lead 14 and the resin film 16.

【００１３】半導体チップ１０は、真空もしくは減圧状
態で密封されているので、無駄な空間はなく非常に薄い
半導体装置を得ることができる。半導体チップ１０の厚
さは約０．２５ｍｍ、電極１２の高さは約０．０７ｍ
ｍ、リード１４の厚さは約０．０３ｍｍ、樹脂フィルム
１６の厚さは約０．０６ｍｍそして第１及び第２のフィ
ルム１８、２０の厚さはそれぞれ約０．０２５ｍｍであ
るので、この半導体装置全体の厚さは約０．４７ｍｍと
なり従来の１ｍｍ程度の厚さの半導体装置より薄型化が
進む。図１に示す半導体チップ１０のフィルム１８、２
０から導出するリード１４の外部端は、整形され回路基
板に実装され易いようになっている。この実装時におい
て、半導体チップ１０は熱の影響を受けるが、絶縁フイ
ルム１８、２０間は、大気圧より減圧状態にして有るの
で、このフィルムは半導体チップ１０などに密着してい
る。したがって、フィルムの間には、必要最小限のほん
の僅かの空間しか有していない。そこで、前記実装時に
おいて、半導体チップ１０は熱にさらされても熱膨張を
起こす空間はごく少ないので熱の影響は無視できる。Since the semiconductor chip 10 is sealed in a vacuum or reduced pressure state, there is no useless space and a very thin semiconductor device can be obtained. The thickness of the semiconductor chip 10 is about 0.25 mm, and the height of the electrode 12 is about 0.07 m
m, the thickness of the lead 14 is about 0.03 mm, the thickness of the resin film 16 is about 0.06 mm, and the thickness of each of the first and second films 18 and 20 is about 0.025 mm. The thickness of the entire device is about 0.47 mm, which is thinner than a conventional semiconductor device having a thickness of about 1 mm. The films 18, 2 of the semiconductor chip 10 shown in FIG.
The outer ends of the leads 14 derived from 0 are shaped so as to be easily mounted on a circuit board. During this mounting, the semiconductor chip 10 is affected by heat. However, since the pressure between the insulating films 18 and 20 is reduced from the atmospheric pressure, the film is in close contact with the semiconductor chip 10 and the like. Therefore, there is only a minimal amount of space required between the films. Therefore, at the time of the mounting, even if the semiconductor chip 10 is exposed to heat, the space where the thermal expansion occurs is very small, so that the influence of the heat can be ignored.

【００１４】次に、図３を参照して第２の実施例を説明
する。図３は、この実施例の半導体装置の断面図であ
り、半導体装置は、例えば、図１４に示す製造装置を用
いて製造される。この実施例では、半導体チップ１０の
第１の主面に密着する第１のフィルム１８は、厚さ０．
０１５ｍｍの防湿性の無機フィルム層２２と厚さ０．０
２５ｍｍの接着性の有機フィルム層２４から構成されて
いる。また、第２の主面等に密着する第２のフィルム２
０は、厚さ０．０１５ｍｍの防湿性の無機フィルム層２
６と厚さ０．０２５ｍｍの接着性の有機フィルム層２８
から構成されている。有機フィルム２４、２８は、例え
ば、エポキシ樹脂からなり、無機フィルム層２２、２６
は、Ａｌ、Ｃｕ、Ｆｅもしくはこれらの混合物からなる
金属箔やアルミナ、シリカ、ベリリヤ、窒化アルミなど
のセラミックからなる。無機フィルム層２４、２６は、
防湿性や熱伝導性に優れているので、半導体装置の湿気
に対する抵抗や熱放散性が向上する。さらに、前記無機
フィルム層にＡｌなどの金属を用いた場合、これをアー
スする事により、半導体装置がシールドされ、外部から
の雑音の侵入、内部からの雑音の放出を防ぎ、クロスト
ークノイズなどからの対雑音性能が著しく向上する。そ
して半導体チップをプリント基板に接着剤で取付けたと
きに、この半導体装置から発生した熱は、容易に無機フ
ィルム層２６と接着剤を介してプリント基板に放散され
る。Next, a second embodiment will be described with reference to FIG. FIG. 3 is a cross-sectional view of the semiconductor device of this embodiment. The semiconductor device is manufactured using, for example, the manufacturing apparatus shown in FIG. In this embodiment, the first film 18 that is in close contact with the first main surface of the semiconductor chip 10 has a thickness of 0.1 mm.
015 mm moisture-proof inorganic film layer 22 and thickness 0.0
It is composed of a 25 mm adhesive organic film layer 24. Also, the second film 2 which is in close contact with the second main surface or the like.
0 is a moisture-proof inorganic film layer 2 having a thickness of 0.015 mm
6 and an adhesive organic film layer 28 having a thickness of 0.025 mm
It is composed of The organic films 24 and 28 are made of, for example, epoxy resin, and the inorganic film layers 22 and 26
Is made of a metal foil made of Al, Cu, Fe or a mixture thereof, or a ceramic such as alumina, silica, beryllia, or aluminum nitride. The inorganic film layers 24 and 26
Since the semiconductor device has excellent moisture resistance and heat conductivity, the semiconductor device has improved resistance to moisture and heat dissipation. Further, when a metal such as Al is used for the inorganic film layer, by grounding the metal, the semiconductor device is shielded, noise intrusion from the outside, emission of noise from the inside are prevented, and crosstalk noise is prevented. Significantly improves the noise-reduction performance of the device. Then, when the semiconductor chip is attached to the printed board with an adhesive, the heat generated from the semiconductor device is easily dissipated to the printed board via the inorganic film layer 26 and the adhesive.

【００１５】次に、図４を参照して第３の実施例を説明
する。図４は、この実施例の半導体装置の断面図であ
り、半導体装置は、例えば、図１４に示す製造装置を用
いて製造される。ここでは、第１及び第２のフィルムの
露出面が絶縁保護膜によって保護されていることに特徴
がある。第１のフィルム１８は、エポキシ樹脂などの接
着性の有機フィルム層２４とＡｌなどの防湿性の無機フ
ィルム層２２からなり無機フィルム層２２がエポキシ樹
脂などの厚さ約０．０１ｍｍの絶縁保護膜３０と密着し
て保護されている。第２のフィルム２０は、エポキシ樹
脂などの接着性の有機フィルム層２８とＡｌなどの防湿
性の無機フィルム層２６からなり、無機フィルム層２６
がエポキシ樹脂などの厚さ約０．０１ｍｍの絶縁保護膜
３２と密着して保護されている。熱伝導性の高いフィル
ム１８、２０の無機フィルム層の酸化が防止される。Next, a third embodiment will be described with reference to FIG. FIG. 4 is a cross-sectional view of the semiconductor device of this embodiment. The semiconductor device is manufactured using, for example, the manufacturing apparatus shown in FIG. Here, the feature is that the exposed surfaces of the first and second films are protected by an insulating protective film. The first film 18 is composed of an adhesive organic film layer 24 such as an epoxy resin and a moisture-proof inorganic film layer 22 such as an Al film. 30 and closely protected. The second film 20 includes an adhesive organic film layer 28 such as an epoxy resin and a moisture-proof inorganic film layer 26 such as Al.
Is tightly protected by an insulating protective film 32 of about 0.01 mm in thickness such as epoxy resin. The oxidation of the inorganic film layers of the films 18 and 20 having high thermal conductivity is prevented.

【００１６】次に、図５及び図６を参照して第４の実施
例を説明する。図５は、この実施例の図６に示すＢ−
Ｂ′部分の断面図であり、図６は、この実施例の半導体
装置の平面図であるが、内部の半導体チップ１０の状態
を明らかにするために第１のフィルム１８は省略してあ
る。この半導体装置は、例えば、図１４に示す製造装置
を用いて製造される。図に示すようにこの半導体装置
は、１対の半導体チップ１０からなり、第１及び第２の
フィルムの構造は、第３の実施例と同じである。第１の
フィルム１８は、エポキシ樹脂などの接着性の有機フィ
ルム層２４とＡｌなどの防湿性の無機フィルム層２２か
らなり無機フィルム層２２がエポキシ樹脂などの厚さ約
０．０１ｍｍの絶縁保護膜３０と密着して保護されてい
る。第２のフィルム２０は、エポキシ樹脂などの接着性
の有機フィルム層２８とＡｌなどの防湿性の無機フィル
ム層２６からなり、無機フィルム層２６がエポキシ樹脂
などの厚さ約０．０１ｍｍの絶縁保護膜３２と密着して
保護されている。この半導体装置を形成するにあたり、
１つの半導体チップ１０にリード１４を取付けるには、
チップ搭載用開口部１７を２つ有するフィルムキャリア
を使用することが可能である。半導体チップ１０内の集
積回路間を接続するためには、各半導体チップ上に形成
された金バンプ電極などの電極１２間を内部リード３４
で接続する。内部リード３４は、樹脂フィルム１６によ
って支持されている。各半導体チップ１０上に形成され
ている電極１２の数は、図では、１２個であるが、これ
は１例であって、その数に制限はなく、必要に応じて決
定される。この実施例では半導体装置の小形化が向上す
る。Next, a fourth embodiment will be described with reference to FIGS. FIG. 5 is a cross-sectional view of the embodiment shown in FIG.
FIG. 6 is a plan view of the semiconductor device of this embodiment, but the first film 18 is omitted to clarify the state of the internal semiconductor chip 10. This semiconductor device is manufactured using, for example, a manufacturing apparatus shown in FIG. As shown in the figure, this semiconductor device comprises a pair of semiconductor chips 10, and the structure of the first and second films is the same as that of the third embodiment. The first film 18 includes an adhesive organic film layer 24 such as an epoxy resin and a moisture-proof inorganic film layer 22 such as an Al film. 30 and closely protected. The second film 20 is composed of an adhesive organic film layer 28 such as an epoxy resin and a moisture-proof inorganic film layer 26 such as an Al film. It is closely adhered to the film 32 and protected. In forming this semiconductor device,
To attach the leads 14 to one semiconductor chip 10,
It is possible to use a film carrier having two chip mounting openings 17. In order to connect the integrated circuits in the semiconductor chip 10, the internal leads 34 between the electrodes 12 such as gold bump electrodes formed on each semiconductor chip must be connected.
Connect with. The internal leads 34 are supported by the resin film 16. Although the number of electrodes 12 formed on each semiconductor chip 10 is 12 in the figure, this is an example, and the number is not limited and is determined as needed. In this embodiment, downsizing of the semiconductor device is improved.

【００１７】次に、図７を参照して第５の実施例を説明
する。図は、この実施例の半導体装置の断面図であり、
この半導体装置は、例えば、図１４に示す製造装置を用
いて製造される。この実施例では、放熱板に特徴があ
る。半導体チップ１０の第１の主面に密着する第１のフ
ィルム１８は、厚さ０．０１５ｍｍの防湿性の無機フィ
ルム層２２と厚さ０．０４０ｍｍの接着性の有機フィル
ム層２４から構成されている。また第２の主面等に密着
する第２のフィルム２０は、厚さ０．０１５ｍｍの防湿
性の無機フィルム層２６と厚さ０．０４０ｍｍの接着性
の有機フィルム層２８から構成されている。無機フィル
ム２２の上にはＡｌやＣｕなどの複数の放熱フィン３６
が取付けられて半導体装置の放熱特性を向上させてい
る。Next, a fifth embodiment will be described with reference to FIG. FIG. 1 is a cross-sectional view of the semiconductor device of this embodiment.
This semiconductor device is manufactured using, for example, a manufacturing apparatus shown in FIG. This embodiment is characterized by a heat sink. The first film 18 in close contact with the first main surface of the semiconductor chip 10 is composed of a moisture-proof inorganic film layer 22 having a thickness of 0.015 mm and an adhesive organic film layer 24 having a thickness of 0.040 mm. I have. The second film 20 that is in close contact with the second main surface or the like is composed of a moisture-proof inorganic film layer 26 having a thickness of 0.015 mm and an adhesive organic film layer 28 having a thickness of 0.040 mm. A plurality of radiation fins 36 such as Al and Cu
Are attached to improve the heat radiation characteristics of the semiconductor device.

【００１８】次に、図８を参照して第６の実施例を説明
する。図は、この実施例の半導体装置の断面図であり、
この半導体装置は、例えば、図１４に示す製造装置を用
いて製造される。フィルムは、第３の実施例と同じ構成
である。第１のフィルム１８は、エポキシ樹脂などの接
着性の有機フィルム層２４とＡｌなどの防湿性の無機フ
ィルム層２２からなり無機フィルム層２２がエポキシ樹
脂などの厚さ約０．０１ｍｍの絶縁保護膜３０と密着し
て保護されている。第２のフィルム２０は、エポキシ樹
脂などの接着性の有機フィルム層２８とＡｌなどの防湿
性の無機フィルム層２６からなり、無機フィルム層２６
がエポキシ樹脂などの厚さ約０．０１ｍｍの絶縁保護膜
３２と密着して保護されている。この実施例では、リー
ドを支持する樹脂フィルム１６に１つもしくは複数のス
リット３８を形成している。スリット３８は折り曲げを
容易にするために設けられている。半導体装置全体に一
様の力が上面または下面から加わったとき、半導体チッ
プ１０に直接機械的な力が加わらないのでこの半導体チ
ップの破損を防ぐことができる。スリット３８の代わり
にスリットと同じ様な形状の溝を用いることもできる。Next, a sixth embodiment will be described with reference to FIG. FIG. 1 is a cross-sectional view of the semiconductor device of this embodiment.
This semiconductor device is manufactured using, for example, a manufacturing apparatus shown in FIG. The film has the same configuration as in the third embodiment. The first film 18 is composed of an adhesive organic film layer 24 such as an epoxy resin and a moisture-proof inorganic film layer 22 such as an Al film. 30 and closely protected. The second film 20 includes an adhesive organic film layer 28 such as an epoxy resin and a moisture-proof inorganic film layer 26 such as Al.
Is tightly protected by an insulating protective film 32 of about 0.01 mm in thickness such as epoxy resin. In this embodiment, one or a plurality of slits 38 are formed in the resin film 16 supporting the leads. The slit 38 is provided to facilitate bending. When a uniform force is applied to the entire semiconductor device from the upper surface or the lower surface, no mechanical force is directly applied to the semiconductor chip 10, so that damage to the semiconductor chip can be prevented. Instead of the slit 38, a groove having the same shape as the slit can be used.

【００１９】次に、図９を参照して第７の実施例を説明
する。図は、この実施例の半導体装置の断面図であり、
この半導体装置は、例えば、図１４に示す製造装置を用
いて製造される。ＴＡＢ方式に用いるフィルムキャリア
は、今までの実施例のような２層フィルムキャリアの他
にリードを支持する樹脂フィルムを用いない１層フィル
ムキャリアやリードと樹脂フィルムとを接着剤で接続す
る３層フィルムキャリアが知られており、本発明は、こ
れらのフィルムキャリアにも適用することができる。こ
の実施例では１層フィルムキャリアを用いる。複数のリ
ード１４の半導体チップ１０から離れた外部端を接着テ
ープ（図示せず）で接続してリード１４を整列させる。
そして１対のフィルム１８、２０で半導体チップ１０な
どを挟んで密封してから接着テープを取り外す。リード
１４の機械的強度を維持するためにこの厚さは約０．０
８ｍｍ程度以上にすることが好ましい。フィルム１８、
２０は第３の実施例と同じ構成である。Next, a seventh embodiment will be described with reference to FIG. FIG. 1 is a cross-sectional view of the semiconductor device of this embodiment.
This semiconductor device is manufactured using, for example, a manufacturing apparatus shown in FIG. The film carrier used for the TAB method may be a two-layer film carrier as in the above-described embodiments, a one-layer film carrier without using a resin film for supporting the lead, or a three-layer film connecting the lead and the resin film with an adhesive. Film carriers are known, and the invention can be applied to these film carriers. In this embodiment, a single-layer film carrier is used. The external ends of the plurality of leads 14 distant from the semiconductor chip 10 are connected with an adhesive tape (not shown) to align the leads 14.
Then, after sealing the semiconductor chip 10 and the like with the pair of films 18 and 20, the adhesive tape is removed. In order to maintain the mechanical strength of the lead 14, this thickness is about 0.0
It is preferable to set it to about 8 mm or more. Film 18,
Reference numeral 20 denotes the same configuration as in the third embodiment.

【００２０】次に、図１０を参照して第８の実施例を説
明する。図は、この実施例の半導体装置の断面図であ
り、半導体装置は、例えば、図１４に示す製造装置を用
いて製造される。フィルムキャリアは、第７の実施例と
同じ１層フィルムキャリアを用いる。第１のフィルム１
８は、エポキシ樹脂などの接着性の有機フィルム層２４
とＡｌなどの防湿性の無機フィルム層２２からなり無機
フィルム層２２がエポキシ樹脂などの厚さ約０．０１ｍ
ｍの絶縁保護膜３０と密着して保護されている。第２の
フィルム２０は、エポキシ樹脂などの接着性の有機フィ
ルム層２８とＡｌなどの防湿性の無機フィルム層２６か
らなり、無機フィルム層２６がエポキシ樹脂などの厚さ
約０．０１ｍｍの絶縁保護膜３２と密着して保護されて
いる。しかし、この実施例のフィルム１８、２０の有機
フィルム層２４、２８の半導体チップ１０の第１の主面
及び第２の主面と接する部分は除去されている。したが
って、フィルムを構成するＡｌ箔のような無機フィルム
層２２、２６は直接前記主面に密着している。この実施
例では、その結果半導体チップからの熱放散がさらに効
率的になる。Next, an eighth embodiment will be described with reference to FIG. The figure is a cross-sectional view of the semiconductor device of this embodiment. The semiconductor device is manufactured by using, for example, a manufacturing apparatus shown in FIG. As the film carrier, the same one-layer film carrier as in the seventh embodiment is used. First film 1
8 is an adhesive organic film layer 24 such as an epoxy resin.
And a moisture-proof inorganic film layer 22 of Al or the like.
m and is protected by being in close contact with the insulating protective film 30. The second film 20 includes an adhesive organic film layer 28 such as an epoxy resin and a moisture-proof inorganic film layer 26 such as an Al film. The inorganic film layer 26 is made of an epoxy resin or the like and has a thickness of about 0.01 mm. It is closely adhered to the film 32 and protected. However, portions of the organic film layers 24 and 28 of the films 18 and 20 in this embodiment that are in contact with the first main surface and the second main surface of the semiconductor chip 10 have been removed. Therefore, the inorganic film layers 22 and 26, such as Al foil, constituting the film are directly in close contact with the main surface. In this embodiment, the result is a more efficient dissipation of heat from the semiconductor chip.

【００２１】次に、図１１を参照して第９の実施例を説
明する。図は、この実施例の半導体装置の断面図であ
り、半導体装置は、例えば、図１４に示す製造装置を用
いて製造される。第１のフィルム１８は、エポキシ樹脂
などの接着性の有機フィルム層２４とＡｌなどの防湿性
の無機フィルム層２２からなり無機フィルム層２２がエ
ポキシ樹脂などの厚さ約０．０１ｍｍの絶縁保護膜３０
と密着して保護されている。第２のフィルム２０は、エ
ポキシ樹脂などの接着性の有機フィルム層２８とＡｌな
どの防湿性の無機フィルム層２６からなり、無機フィル
ム層２６がエポキシ樹脂などの厚さ約０．０１ｍｍの絶
縁保護膜３２と密着して保護されている。半導体チップ
１０の上下に形成されている無機フィルム層２２、２６
がＡｌ箔などの金属で構成される場合、この無機フィル
ム層を複数のリード１４の内のグランドレベルのリード
と接続することにより、無機フィルム層にシールド効果
をもたせることができる。またリード１４は無機フィル
ム層に挟まれた構造になっているので、ストリップ線路
と見なすことができる。第１及び第２のフィルムの厚
さ、リードの幅や厚さを調整することにより、特性イン
ピーダンスを制御することができる。従って、本発明に
係るパッケージにおいてはリードを伝導線路として扱う
ことができるようになり、反射ノイズ、クロストークノ
イズを減少させることが可能となり、高周波で動作する
高速な半導体装置に対応することができる。Next, a ninth embodiment will be described with reference to FIG. The figure is a cross-sectional view of the semiconductor device of this embodiment. The semiconductor device is manufactured by using, for example, a manufacturing apparatus shown in FIG. The first film 18 is composed of an adhesive organic film layer 24 such as an epoxy resin and a moisture-proof inorganic film layer 22 such as an Al film. 30
Is tightly protected. The second film 20 is composed of an adhesive organic film layer 28 such as an epoxy resin and a moisture-proof inorganic film layer 26 such as an Al film. It is closely adhered to the film 32 and protected. Inorganic film layers 22 and 26 formed above and below semiconductor chip 10
Is formed of a metal such as Al foil, by connecting this inorganic film layer to a ground-level lead among the plurality of leads 14, the inorganic film layer can have a shielding effect. Further, since the lead 14 has a structure sandwiched between inorganic film layers, it can be regarded as a strip line. The characteristic impedance can be controlled by adjusting the thicknesses of the first and second films and the width and thickness of the leads. Therefore, in the package according to the present invention, the lead can be treated as a conductive line, and it is possible to reduce reflection noise and crosstalk noise, and to cope with a high-speed semiconductor device operating at a high frequency. .

【００２２】まず貫通孔４０をグランドレベルのリード
１４を介して絶縁フィルム１８、２０及び絶縁保護膜３
０、３２を貫通するようにそのエッジ付近４１に形成す
る。ついで貫通孔４２をグランドレベルのリード１４を
介してフィルム１８、２０、樹脂フィルム１６及び絶縁
保護膜３０、３２を貫通するように形成する。貫通孔４
２は、貫通孔４０より内側の半導体チップ１０よりに形
成される。無機フィルム層２２、２６をグランドレベル
リード１４と接続する方法は、フィルム１８、２０を半
導体チップ１０に接着した後に、グランドレベルリード
１４を貫通するように貫通孔４０を形成し、例えば、プ
リント基板製造において通常用いられているスルーホー
ルメッキにより貫通孔の内壁に金属層を形成し、グラン
ドレベルリードと無機フィルム層２２、２６とを接続す
る。あるいは、貫通孔４０の内部に導電性銀ペーストを
埋め込み加熱処理を行うことにより接続しても良い。グ
ランドは、信号伝送のために流れる電流のリターンパス
であるから、貫通孔４０はパッケージ外側４１だけでな
く、半導体チップ１０近傍にも貫通孔４２を設ける必要
がある。貫通孔４０をできるだけ外側に設け、貫通孔４
２をできるだけ半導体チップ１０に近傍して設けること
によりグランドのインダクダンスを減少させることがで
きる。従ってグランドのインダクダンスに起因するグラ
ンドバウンスを減少させることができ、より高速な動作
を可能にする。First, through holes 40 are formed through insulating films 18 and 20 and insulating protective film 3 through ground level leads 14.
0 and 32 are formed in the vicinity 41 of the edge so as to penetrate. Then, a through hole 42 is formed so as to penetrate through the films 18 and 20, the resin film 16 and the insulating protective films 30 and 32 via the ground level leads 14. Through hole 4
2 is formed in the semiconductor chip 10 inside the through hole 40. The method of connecting the inorganic film layers 22 and 26 to the ground level leads 14 is such that after bonding the films 18 and 20 to the semiconductor chip 10, a through hole 40 is formed so as to penetrate the ground level leads 14. A metal layer is formed on the inner wall of the through-hole by through-hole plating which is generally used in manufacturing, and the ground level leads and the inorganic film layers 22 and 26 are connected. Alternatively, the connection may be performed by embedding a conductive silver paste in the through hole 40 and performing a heat treatment. Since the ground is a return path for a current flowing for signal transmission, the through hole 40 needs to be provided not only on the outside 41 of the package but also in the vicinity of the semiconductor chip 10. The through hole 40 is provided as outside as possible,
By providing 2 as close to the semiconductor chip 10 as possible, the inductance of the ground can be reduced. Therefore, ground bounce caused by ground inductance can be reduced, and higher-speed operation can be performed.

【００２３】次に、図１２を参照に第１０の実施例につ
いて説明する。図は、この実施例の半導体装置の断面図
であり、半導体装置は、例えば、図１４に示す製造装置
を用いて製造される。第１のフィルム１８は、エポキシ
樹脂などの接着性の有機フィルム層２４とＡｌなどの防
湿性の無機フィルム層２２からなり無機フィルム層２２
がエポキシ樹脂などの厚さ約０．０１ｍｍの絶縁保護膜
３０と密着して保護されている。第２のフィルム２０
は、エポキシ樹脂などの接着性の有機フィルム層２８と
Ａｌなどの防湿性の無機フィルム層２６からなり、無機
フィルム層２６がエポキシ樹脂などの厚さ約０．０１ｍ
ｍの絶縁保護膜３２と密着して保護されている。前実施
例では、半導体チップ１０の上下の無機フィルム層２
２、２６をグランドに用いた場合を説明したが、、この
場合、電源のインダクタンスは従来のままであるので電
源のノイズは減少しない。そこで、一方の無機フィルム
層をグランドに、他方を電源とすることによって、電源
・グランド双方のノイズを減少させることが可能とな
る。まず、貫通孔４４をフィルム１８及び絶縁保護膜３
０を貫通し、グランドレベルリード１４が露出するよう
にそのエッジ付近４３に形成する。ついで貫通孔４６を
フィルム１８及び絶縁保護膜３０を貫通し、グランドレ
ベルリード１４が露出するように形成する。Next, a tenth embodiment will be described with reference to FIG. The figure is a cross-sectional view of the semiconductor device of this embodiment. The semiconductor device is manufactured by using, for example, a manufacturing apparatus shown in FIG. The first film 18 includes an adhesive organic film layer 24 such as an epoxy resin and a moisture-proof inorganic film layer 22 such as Al.
Is tightly protected by an insulating protective film 30 of about 0.01 mm in thickness such as epoxy resin. Second film 20
Is composed of an adhesive organic film layer 28 such as epoxy resin and a moisture-proof inorganic film layer 26 such as Al, and the inorganic film layer 26 has a thickness of about 0.01 m such as epoxy resin.
m and is protected in close contact with the insulating protective film 32. In the previous embodiment, the upper and lower inorganic film layers 2
Although the case where the reference numerals 2 and 26 are used for the ground has been described, in this case, the noise of the power supply does not decrease because the inductance of the power supply remains unchanged. Therefore, by using one inorganic film layer as the ground and the other as the power supply, it is possible to reduce the noise of both the power supply and the ground. First, the through-hole 44 is formed with the film 18 and the insulating protective film 3.
0 and is formed near the edge 43 so that the ground level lead 14 is exposed. Next, a through hole 46 is formed so as to penetrate through the film 18 and the insulating protective film 30 so that the ground level lead 14 is exposed.

【００２４】貫通孔４６は貫通孔４４より内側の半導体
チップ１０よりに形成される。無機フィルム層２２をグ
ランドレベルリード１４と接続する方法は、前実施例と
同様にスルーホールメッキや導電ペーストの埋込みを用
いる。この様に構成すれば、半導体装置が動作するとき
にフィルム１８の無機フィルム層２２はグランドレベル
リードの分岐線として用いられ、またグランドレベル電
圧のシールドとしても用いられる。ついで、貫通孔４８
をフィルム２０及び絶縁保護膜３２を貫通し、電源用リ
ード１４が露出するようにそのエッジ付近４５に形成す
る。その後、貫通孔５０を樹脂フィルム１６、フィルム
２０及び絶縁保護膜３２を貫通し、電源用リード１４が
露出するように形成する。貫通孔５０は、貫通孔４８よ
り内側の半導体チップ１０よりに形成される。無機フィ
ルム層２６を電源用リード１４と接続する方法は、前実
施例と同様にスルーホールメッキや導電ペーストの埋込
みを用いる。この様に構成すれば、半導体装置が動作す
るときにフィルム１８の無機フィルム層２２は電源用リ
ードの分岐線として用いられ、また電源電圧のシールド
としても用いられる。The through hole 46 is formed in the semiconductor chip 10 inside the through hole 44. The method of connecting the inorganic film layer 22 to the ground level lead 14 uses through-hole plating or embedding of a conductive paste as in the previous embodiment. With this configuration, when the semiconductor device operates, the inorganic film layer 22 of the film 18 is used as a branch line of a ground level lead, and is also used as a shield for a ground level voltage. Then, the through hole 48
Is formed in the vicinity of the edge 45 so as to penetrate through the film 20 and the insulating protective film 32 and expose the power lead 14. Thereafter, the through-hole 50 is formed so as to penetrate the resin film 16, the film 20, and the insulating protective film 32 so that the power supply lead 14 is exposed. The through hole 50 is formed in the semiconductor chip 10 inside the through hole 48. The method of connecting the inorganic film layer 26 to the power lead 14 uses through-hole plating or embedding of a conductive paste as in the previous embodiment. With this configuration, when the semiconductor device operates, the inorganic film layer 22 of the film 18 is used as a branch line of a power supply lead, and is also used as a shield for a power supply voltage.

【００２５】次に、図１３を参照して第１１の実施例を
説明する。図は、この実施例の半導体装置の断面図であ
り、半導体装置は、例えば、図１４に示す製造装置を用
いて製造される。第１のフィルム１８は、エポキシ樹脂
などの接着性の有機フィルム層２４とＡｌなどの防湿性
の無機フィルム層２２からなり無機フィルム層２２がエ
ポキシ樹脂などの厚さ約０．０１ｍｍの絶縁保護膜３０
と密着して保護されている。第２のフィルム２０は、エ
ポキシ樹脂などの接着性の有機フィルム層２８とＡｌな
どの防湿性の無機フィルム層２６からなり、無機フィル
ム層２６がエポキシ樹脂などの厚さ約０．０１ｍｍの絶
縁保護膜３２と密着して保護されている。まず、貫通孔
５２を有機フィルム層２４を貫通し、グランドレベルリ
ード１４が露出するようにそのエッジ付近５３に形成す
る。ついで、貫通孔５４をフィルム１８の有機フィルム
層２４を貫通し、グランドレベルリード１４が露出する
ように形成する。貫通孔５４は、貫通孔５２より内側の
半導体チップ１０よりに形成される。無機フィルム層２
２をグランドレベルリード１４と接続する方法は、前実
施例と同様にスルーホールメッキや導電ペーストの埋込
みを用いる。この様に構成すれば、半導体装置が動作す
るときにフィルム１８の無機フィルム層２２はグランド
レベルリードの分岐線として用いられ、またグランドレ
ベル電圧のシールドとしても用いられる。Next, an eleventh embodiment will be described with reference to FIG. The figure is a cross-sectional view of the semiconductor device of this embodiment. The semiconductor device is manufactured by using, for example, a manufacturing apparatus shown in FIG. The first film 18 is composed of an adhesive organic film layer 24 such as an epoxy resin and a moisture-proof inorganic film layer 22 such as an Al film. 30
Is tightly protected. The second film 20 is composed of an adhesive organic film layer 28 such as an epoxy resin and a moisture-proof inorganic film layer 26 such as an Al film. It is closely adhered to the film 32 and protected. First, a through hole 52 penetrates the organic film layer 24 and is formed near the edge 53 so that the ground level lead 14 is exposed. Next, a through hole 54 is formed so as to penetrate the organic film layer 24 of the film 18 and expose the ground level lead 14. The through hole 54 is formed in the semiconductor chip 10 inside the through hole 52. Inorganic film layer 2
2 is connected to the ground level lead 14 by through-hole plating or embedding of a conductive paste as in the previous embodiment. With this configuration, when the semiconductor device operates, the inorganic film layer 22 of the film 18 is used as a branch line of a ground level lead, and is also used as a shield for a ground level voltage.

【００２６】一方、フィルム２０の有機フィルム層２８
の中央部分であって、半導体チップ１０の第２の主面に
接する領域を取り除いてＡｌ箔などの無機フィルム層２
６が直接この第２の主面に密着させる。そして、貫通孔
５６を有機フィルム層２８を貫通し、電源用リード１４
が露出するようにそのエッジ付近５５に形成する。貫通
孔５６には導電材料を充填して電源用リード１４と無機
フィルム層２６とを電気的に接続する。On the other hand, the organic film layer 28 of the film 20
Of the semiconductor chip 10 and the region in contact with the second main surface of the semiconductor chip 10 is removed to remove the inorganic film layer 2 such as an Al foil.
6 directly adheres to the second main surface. Then, the through-hole 56 penetrates the organic film layer 28 and the power supply lead 14
Is formed near the edge 55 so as to be exposed. The through-hole 56 is filled with a conductive material to electrically connect the power supply lead 14 and the inorganic film layer 26.

【００２７】また、この無機フィルム層２６は半導体チ
ップ１０の第２の主面に電気的に接続されている。この
ような構成により、この第２の主面が他のリードに接続
している電極１２に電気的に接続している場合、無機フ
ィルム層２６は、電源用リードの分岐線として用いられ
る。以上のように、この実施例では樹脂フィルム１６を
貫通する貫通孔を省略する事ができる。The inorganic film layer 26 is electrically connected to the second main surface of the semiconductor chip 10. With such a configuration, when the second main surface is electrically connected to the electrode 12 connected to another lead, the inorganic film layer 26 is used as a branch line of a power lead. As described above, in this embodiment, the through-hole penetrating the resin film 16 can be omitted.

【００２８】次に、図１４を参照して本発明の半導体装
置の製造方法について説明する。図は、その製造装置の
断面図を示している。真空装置６０の内部は、上部室６
２と下部室６４とに弾性膜６６によって２分されてい
る。この下部室６４の中に加熱装置６８が収納されてい
て、下部室６４は真空ポンプ（図示せず）に接続されて
いる。半導体チップ１０を真空装置６０で操作する前
に、樹脂フィルム１６に整列されているリード１４はＴ
ＡＢ法やＭＰＢ法によって半導体チップ１０に接続され
る（図１参照）。そして、第２のフィルム２０が半導体
チップ１０の第２の主面、リード１４および樹脂フィル
ム１６とに仮接着される。この第２のフィルム２０が取
付けられた半導体チップ１０は、下部室６４内の加熱装
置６８の上に置かれ、第２のフィルム２０は加熱装置６
８に面するようにする。ついで、第１のフィルム１８を
加熱装置の上に置かれた半導体チップ１０の第１の主面
に置き、第１のフィルム１８は弾性膜６６に面するよう
にする。この状態で真空ポンプを動作させて真空装置６
０の下部室６４を大気圧より減圧状態にする。Next, a method of manufacturing a semiconductor device according to the present invention will be described with reference to FIG. The figure shows a sectional view of the manufacturing apparatus. The interior of the vacuum device 60 includes an upper chamber 6.
2 and the lower chamber 64 are divided into two by an elastic film 66. A heating device 68 is housed in the lower chamber 64, and the lower chamber 64 is connected to a vacuum pump (not shown). Before the semiconductor chip 10 is operated by the vacuum device 60, the leads 14 aligned with the resin film 16 are set to T
It is connected to the semiconductor chip 10 by the AB method or the MPB method (see FIG. 1). Then, the second film 20 is temporarily bonded to the second main surface of the semiconductor chip 10, the leads 14, and the resin film 16. The semiconductor chip 10 to which the second film 20 is attached is placed on a heating device 68 in the lower chamber 64, and the second film 20 is
Face 8 Next, the first film 18 is placed on the first main surface of the semiconductor chip 10 placed on the heating device so that the first film 18 faces the elastic film 66. In this state, the vacuum pump is operated to operate the vacuum device 6.
0 lower chamber 64 is depressurized from atmospheric pressure.

【００２９】下部室６４が排気されるにしたがって弾性
膜６６は下部室６４に図の点線に示すように張り出し、
これによって、第１のフィルム１８は、半導体チップ１
０に押付けられる。この間加熱装置６８は、１００〜２
５０℃程度の温度範囲で動作している。このプロセスに
よって第１のフィルム１８と第２のフィルムは、互いに
熱融着して半導体チップ１０などを密封する。密封する
時間は、大体数１０秒程度である。As the lower chamber 64 is evacuated, the elastic film 66 protrudes into the lower chamber 64 as shown by a dotted line in FIG.
As a result, the first film 18 is
Pressed to zero. During this time, the heating device 68
It operates in a temperature range of about 50 ° C. By this process, the first film 18 and the second film are thermally fused to each other to seal the semiconductor chip 10 and the like. The sealing time is about several tens of seconds.

【００３０】図１６を参照して上記製造装置をＴＡＢ方
式に適用した例を説明する。図はＴＡＢ方式によるフィ
ルムキャリアの平面図を示す。フィルムキャリア１の基
材は中心部にチップ搭載用開口部１７、側部に送り孔２
および周辺開口部１７の周辺の台形開口部４を有するポ
リイミドフィルムなどの樹脂フィルム１６からなり、樹
脂フィルム１６にはチップ搭載用開口部１７に先端が突
出した複数のリード１４が形成されている。この先端を
半導体チップ１０の電極にボンディングしてフィルムキ
ャリア１を形成する。これにその裏から第２のフィルム
２０を取付けて図１４の装置を使って図１６に示すよう
に第１のフィルム１８を取付ける。その後このフィルム
キャリア１の不要部分を切り捨てて図１に示すような半
導体装置を形成する。図１の半導体装置をプリント板に
実装するには、その前にリード１４の他端を加工してか
ら取付ける。このような構成では、半導体チップ周囲に
無駄な空間は一切なく、フィルム層が半導体チップ及び
リードに密着しているので半導体装置全体の厚さを極め
て薄く形成することができる。An example in which the above-described manufacturing apparatus is applied to a TAB method will be described with reference to FIG. The figure shows a plan view of a film carrier by the TAB method. The substrate of the film carrier 1 has a chip mounting opening 17 in the center and a feed hole 2 in the side.
And a resin film 16 such as a polyimide film having a trapezoidal opening 4 around the peripheral opening 17. The resin film 16 is formed with a plurality of leads 14 whose tips project from the chip mounting opening 17. This tip is bonded to the electrode of the semiconductor chip 10 to form the film carrier 1. Then, the second film 20 is attached from the back, and the first film 18 is attached as shown in FIG. 16 using the apparatus of FIG. Thereafter, unnecessary portions of the film carrier 1 are cut off to form a semiconductor device as shown in FIG. Before mounting the semiconductor device of FIG. 1 on a printed board, the other end of the lead 14 is processed and then attached. In such a configuration, there is no useless space around the semiconductor chip, and since the film layer is in close contact with the semiconductor chip and the leads, the entire thickness of the semiconductor device can be extremely thin.

【００３１】本発明においては、半導体チップの厚さが
２５０μｍ程度、ＴＡＢフィルムの厚さがリード厚を含
めて約１００μｍの厚さで、全体の厚さが４５０μｍ程
度の半導体装置を形成することができた。従来のＴＳＯ
Ｐではかなり薄くしても１ｍｍ程度の厚さであるから、
半導体装置の厚さを半減することができた。このサンド
イッチ構造をした半導体装置では、フィルム層の透過に
よる水分の侵入は防ぐことができるが、接着性の有機フ
ィルム層とリードとの融着部からの侵入に注意する必要
がある。信頼性評価試験の結果、エキポシ樹脂による有
機フィルム層の融着では、従来のＴＳＯＰなどのモール
ド樹脂封止パッケージとほぼ同じ防湿性を実現できた。
また、無機フィルム層を金属薄膜によって形成した場
合、半導体チップを上下から金属層で包むことになり、
半導体チップ及びリードとの接続部のほんのわずかな空
間を残すのみで、他の部分はフィルム層に密着し、熱放
散性が著しく向上する。実効熱抵抗が従来のＴＳＯＰの
場合５０℃／Ｗであるのに対し、本発明を用いて、無機
フィルム層としてＡｌ薄膜を用いた厚さ４５０μｍの半
導体装置においては２８℃／Ｗにまで減少した。これ
は、パッケージの厚さが非常に薄いことに加えて金属薄
膜の熱伝導によるものである。In the present invention, it is possible to form a semiconductor device having a semiconductor chip thickness of about 250 μm, a TAB film thickness of about 100 μm including a lead thickness, and an overall thickness of about 450 μm. did it. Conventional TSO
In P, since it is about 1 mm thick even if it is quite thin,
The thickness of the semiconductor device could be reduced by half. In the semiconductor device having the sandwich structure, the invasion of moisture due to the permeation of the film layer can be prevented, but it is necessary to pay attention to the invasion of the adhesive between the adhesive organic film layer and the lead from the fused portion. As a result of the reliability evaluation test, the same moisture-proof property as that of a conventional molded resin-sealed package such as TSOP could be realized by fusing the organic film layer with the epoxy resin.
Also, when the inorganic film layer is formed of a metal thin film, the semiconductor chip will be wrapped with metal layers from above and below,
Only a small space is left in the connection portion between the semiconductor chip and the lead, and the other portions adhere to the film layer, and the heat dissipation is significantly improved. The effective thermal resistance is 50 ° C./W in the case of the conventional TSOP, but is reduced to 28 ° C./W in the semiconductor device having a thickness of 450 μm using the Al thin film as the inorganic film layer by using the present invention. . This is due to the heat conduction of the metal thin film in addition to the very thin package.

【００３２】さらに、無機フィルム層の金属薄膜をアー
スすることにより、半導体チップがシールドされ、外部
からの雑音の侵入、内部からの雑音の放出を防ぎ、クロ
ストークノイズなどからの対雑音性能が著しく向上す
る。図１７に本発明の半導体装置（図４の例）の特性を
示す。半導体装置に三角波を通したときに、後引きノイ
ズがどの様に減衰するか説明した特性図であり、縦軸に
半導体装置に印加する電圧（Ｖ）、横軸は、減衰時間
（ｎｓ）である。図示のようなに三角波を半導体装置に
通したときに、図１７に示す従来の半導体装置の場合
（曲線２１）は、後引きノイズが２８ｎｓ程度まで減衰
しないが、本発明の半導体装置の場合（曲線２２）では
１４ｎｓ程度で十分に減衰し、シールドによる効果が十
分あることが分かる。また、本発明のような薄フィルム
によるサンドイッチ構造は柔構造であり、外力によるわ
ずかな歪みに対して柔軟に対応できるのでＩＣカードの
ような歪みを受け易い製品に実装する場合にも信頼性を
確保することが可能である。Further, by grounding the metal thin film of the inorganic film layer, the semiconductor chip is shielded to prevent the intrusion of noise from the outside and the emission of noise from the inside, and the noise immunity from crosstalk noise and the like is remarkably improved. improves. FIG. 17 shows the characteristics of the semiconductor device of the present invention (the example of FIG. 4). FIG. 5 is a characteristic diagram illustrating how the backward noise is attenuated when a triangular wave is passed through the semiconductor device. The vertical axis represents the voltage (V) applied to the semiconductor device, and the horizontal axis represents the decay time (ns). is there. When the triangular wave is passed through the semiconductor device as shown in the figure, in the case of the conventional semiconductor device shown in FIG. 17 (curve 21), the backward noise does not attenuate to about 28 ns, but in the case of the semiconductor device of the present invention ( In the curve 22), it is sufficiently attenuated in about 14 ns, and it can be seen that the effect by the shield is sufficient. In addition, since the sandwich structure using a thin film as in the present invention has a flexible structure and can flexibly cope with a slight distortion due to an external force, the reliability can be improved even when mounting on a product which is easily distorted such as an IC card. It is possible to secure.

【００３３】以上の実施例ではパッケージを構成するフ
ィルムの材料にポリイミドやエポキシ樹脂を用いている
が、本発明はこの材料に限定されるものではない。一般
的には熱可塑性樹脂もしくは熱可塑性樹脂に熱硬化性樹
脂を混合した樹脂を用いる。前実施例で用いた前記エポ
キシ樹脂は、熱可塑性エポキシ樹脂に熱硬化性エポキシ
樹脂を混合している。この様に熱硬化性樹脂を用いるの
は、パッケージを構成するフィルムの強度を向上させる
ためであり、熱硬化性樹脂の含有量によってその強度を
適宜調整することができる。本発明に用いられる上記以
外の材料としては、ポリエステル、ポリカーボネート、
ポリプロピレン、ポリアミド、ポリエチレン、ポリ弗化
ビニル、ポリ弗化ビニリデン、ポリアセタール、ポリ弗
化エチレン、ポリエチレンナフタレート、ポリブチレン
テレフタレート、塩化ビニール、ポリフェニリノキサイ
ド、エチレン−酢酸ビニル共重合体、エチレン−エチル
アクリレ−ト共重合体、アイオノマ−樹脂などがある。
図３のようにフィルムが無機フィルム層を有している場
合には、例えば、Ａｌなどの金属箔に加熱溶融した樹脂
材料を塗布し、延伸または圧延ローラで一体にラミネー
トする。金属箔を用いない場合は、フィルムの有機フィ
ルム層に金属を蒸着や溶射などによって金属層を形成す
る。アルミナなどのセラミックを無機フィルム層に用い
る場合は、材料をフィルムに溶射するか、塗布しその後
過熱処理する。In the above embodiment, polyimide or epoxy resin is used as the material of the film constituting the package, but the present invention is not limited to this material. Generally, a thermoplastic resin or a resin obtained by mixing a thermosetting resin with a thermoplastic resin is used. The epoxy resin used in the previous embodiment is obtained by mixing a thermosetting epoxy resin with a thermoplastic epoxy resin. The reason for using the thermosetting resin in this way is to improve the strength of the film constituting the package, and the strength can be appropriately adjusted depending on the content of the thermosetting resin. Other materials used in the present invention, polyester, polycarbonate,
Polypropylene, polyamide, polyethylene, polyvinyl fluoride, polyvinylidene fluoride, polyacetal, polyfluoroethylene, polyethylene naphthalate, polybutylene terephthalate, vinyl chloride, polyphenylinoxide, ethylene-vinyl acetate copolymer, ethylene- Ethyl acrylate copolymer, ionomer resin and the like.
In the case where the film has an inorganic film layer as shown in FIG. 3, for example, a resin material that is heated and melted is applied to a metal foil such as Al and laminated integrally with a stretching or rolling roller. When a metal foil is not used, a metal layer is formed on the organic film layer of the film by vapor deposition or thermal spraying. When ceramic such as alumina is used for the inorganic film layer, the material is sprayed or applied to the film and then overheat treated.

【００３４】無機フィルム層は、Ａｌ、Ｓｎ、Ｐｂ、Ｃ
ｕ、Ｆｅ及びそれらの合金などの金属やＡｌ2 Ｏ3 、Ａ
ｌＮ、ＢｅＯ、ＳｉＯ2 などのセラミックの薄膜を用い
ることができる。以上で熱融着でフィルムの端部を密着
させたが、この他、密着させる部分またはフィルム内側
となる片面に２０〜４０μｍ程度の厚さでエポキシ樹脂
などの接着剤を塗布して接着しても良い。また、リード
３を挟む絶縁フィルム端部を広くとることにより、フィ
ルムの接着部からの水分の侵入経路を長くし、防湿性を
向上させることが可能である。The inorganic film layer is made of Al, Sn, Pb, C
metals such as u, Fe and their alloys, Al 2 O 3 , A
Ceramic thin films such as 1N, BeO, and SiO 2 can be used. The end of the film was brought into close contact with the above by heat fusion. In addition to this, an adhesive such as an epoxy resin was applied with a thickness of about 20 to 40 μm to the part to be brought into contact or one side of the inside of the film and adhered. Is also good. Further, by making the end portion of the insulating film sandwiching the lead 3 wide, it is possible to lengthen the path of moisture penetration from the bonding portion of the film and to improve the moisture proof property.

【００３５】[0035]

【発明の効果】以上のように、本発明の半導体装置で
は、半導体チップ及びこれに付随するリード等がパッケ
ージとして用いられる大気圧より減圧状態にある絶縁フ
ィルムに密着し、その中にサンドイッチ構造で密閉され
ているので、そのパッケージ内に無駄な空間を生じるこ
と無く極めて薄い半導体装置を得ることができる。さら
に空間が小さくなることにより半導体装置をプリント板
などの回路基板に実装する時に生ずる熱により空間中の
空気が膨脹しても、空間中には膨脹による応力によって
パッケージである絶縁フィルムが破壊されるほどの十分
な量の空気を含んでいない。As described above, in the semiconductor device of the present invention, the semiconductor chip and its associated leads are closely attached to the insulating film, which is used as a package and has a pressure lower than the atmospheric pressure, and has a sandwich structure therein. Since the package is hermetically sealed, an extremely thin semiconductor device can be obtained without generating useless space in the package. Even if the air in the space expands due to the heat generated when the semiconductor device is mounted on a circuit board such as a printed board due to the smaller space, even if the air in the space expands, the stress due to the expansion will destroy the insulating film as a package. Does not contain enough air.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の第１の実施例の半導体装置の断面図
（図２のＡ−Ａ′部）。FIG. 1 is a sectional view of a semiconductor device according to a first embodiment of the present invention (section AA ′ in FIG. 2);

【図２】第１の実施例の半導体装置の平面図。FIG. 2 is a plan view of the semiconductor device according to the first embodiment.

【図３】第２の実施例の半導体装置の断面図。FIG. 3 is a sectional view of a semiconductor device according to a second embodiment.

【図４】第３の実施例の半導体装置の断面図。FIG. 4 is a sectional view of a semiconductor device according to a third embodiment.

【図５】第４の実施例の半導体装置の断面図（図６のＢ
−Ｂ′部）。FIG. 5 is a sectional view of a semiconductor device according to a fourth embodiment (B in FIG. 6);
-B 'part).

【図６】第４の実施例の半導体装置の平面図。FIG. 6 is a plan view of a semiconductor device according to a fourth embodiment.

【図７】第５の実施例の半導体装置の断面図。FIG. 7 is a sectional view of a semiconductor device according to a fifth embodiment.

【図８】第６の実施例の半導体装置の断面図。FIG. 8 is a sectional view of a semiconductor device according to a sixth embodiment.

【図９】第７の実施例の半導体装置の断面図。FIG. 9 is a sectional view of a semiconductor device according to a seventh embodiment.

【図１０】第８の実施例の半導体装置の断面図。FIG. 10 is a sectional view of a semiconductor device according to an eighth embodiment.

【図１１】第９の実施例の半導体装置の断面図。FIG. 11 is a sectional view of a semiconductor device according to a ninth embodiment;

【図１２】第１０の実施例の半導体装置の断面図。FIG. 12 is a sectional view of a semiconductor device according to a tenth embodiment.

【図１３】第１１の実施例の半導体装置の断面図。FIG. 13 is a sectional view of a semiconductor device according to an eleventh embodiment.

【図１４】本発明に用いる半導体装置の製造装置。FIG. 14 is an apparatus for manufacturing a semiconductor device used in the present invention.

【図１５】本発明及び従来のＴＡＢ方式のフィルムキャ
リアの平面図。FIG. 15 is a plan view of the present invention and a conventional TAB type film carrier.

【図１６】本発明によるＴＡＢ方式のフィルムキャリア
の平面図。FIG. 16 is a plan view of a TAB type film carrier according to the present invention.

【図１７】半導体装置に印加した三角波の減衰特性図。FIG. 17 is an attenuation characteristic diagram of a triangular wave applied to a semiconductor device.

【図１８】従来の半導体装置の断面図（図１５のＣ−
Ｃ′部）。18 is a sectional view of a conventional semiconductor device (C- in FIG. 15).
C 'part).

【符号の説明】[Explanation of symbols]

１ ＴＡＢ方式のフィルムキャリア ２ フィルムキャリアの送り孔 ４ フィルムキャリアの台形開口部 ５ リード先端のアウターリード部 ６ モールド樹脂 １０ 半導体チップ １２ 電極 １４ リード １６ 樹脂フィルム １７ チップ搭載開口部 １８ 第１のフィルム ２０ 第２のフィルム ２２ 第１のフィルムの無機フィルム層 ２４ 第１のフィルムの有機フィルム層 ２６ 第２のフィルムの無機フィルム層 ２８ 第２のフィルムの有機フィルム層 ３０、３２ 絶縁保護膜 ３４ 内部リード ３８ スリット ４０、４２、４４、４６、４８、５２、５４、５５
貫通孔 ４１、４３、４５、５３、５５ フィルム端部 ６０ 真空装置 ６２ 上部室 ６４ 下部室 ６６ 弾性膜 ６８ 加熱装置REFERENCE SIGNS LIST 1 TAB-type film carrier 2 Film carrier feed hole 4 Film carrier trapezoidal opening 5 Outer lead portion at lead end 6 Mold resin 10 Semiconductor chip 12 Electrode 14 Lead 16 Resin film 17 Chip mounting opening 18 First film 20 Second film 22 Inorganic film layer of first film 24 Organic film layer of first film 26 Inorganic film layer of second film 28 Organic film layer of second film 30, 32 Insulating protective film 34 Internal lead 38 Slits 40, 42, 44, 46, 48, 52, 54, 55
Through holes 41, 43, 45, 53, 55 Film end 60 Vacuum device 62 Upper chamber 64 Lower chamber 66 Elastic film 68 Heating device

Claims (3)

【特許請求の範囲】[Claims] 【請求項１】 一端が第１の主面及び第２の主面を有す
る半導体基板の第１の主面上に形成された電極上まで延
びているリードをこの電極に接続し、このリードの他端
を前記半導体基板の外方に導出させる工程と、前記半導
体基板の第２の主面および前記リードの一部に第２のフ
ィルムを密着させる工程と、前記半導体基板の第１の主
面に第１のフィルムを載せる工程と、前記半導体基板
を、弾性膜によって上部室と下部室とに仕切られている
真空装置内の前記下部室内に置かれた加熱装置に前記第
２のフィルムが前記加熱装置に接するように配置する工
程と、前記加熱装置を動作させている間、前記下部室内
を排気することによってこの下部室を大気圧より減圧状
態にして前記弾性膜を下方に押し下げ、この弾性膜の作
用によって前記第１のフィルムを前記半導体基板の第１
の主面に密着させる工程とを備えていることを特徴とす
る半導体装置の製造方法。1. A lead extending at one end to an electrode formed on a first main surface of a semiconductor substrate having a first main surface and a second main surface is connected to the electrode. A step of leading the other end out of the semiconductor substrate, a step of adhering a second film to a second main surface of the semiconductor substrate and a part of the lead, and a first main surface of the semiconductor substrate Loading a first film on the semiconductor substrate, and the second film is placed on a heating device placed in the lower chamber in a vacuum device partitioned into an upper chamber and a lower chamber by an elastic film. Arranging the lower chamber below atmospheric pressure by evacuating the lower chamber while operating the heating apparatus, and pressing down the elastic film downward while operating the heating apparatus; By the action of the membrane, the first The film is placed on the first of the semiconductor substrate.
And a step of bringing the semiconductor device into close contact with the main surface of the semiconductor device. 【請求項２】 第１の主面及び第２の主面を有する第１
の半導体基板と、第１の主面及び第２の主面を有する第
２の半導体基板と、前記第１の半導体基板の第１の主面
上に形成されている複数の電極と、前記第２の半導体基
板の第１の主面上に形成されている複数の電極と、一端
が前記第１の半導体基板の第１の主面に形成された前記
複数の電極の内の所定の電極上まで延びてこの所定の電
極と接続し、他端が前記第１の半導体基板の外方に導出
している第１のリードと、一端が前記第２の半導体基板
の第１の主面に形成された前記複数の電極の内の所定の
電極上まで延びてこの所定の電極と接続し、他端が前記
第２の半導体基板の外方に導出している第２のリード
と、一端が前記第１の半導体基板の第１の主面に形成さ
れた前記複数の電極の内の所定の電極以外の電極と接続
し、他端が前記第２の半導体基板の第１の主面に形成さ
れた前記複数の電極の内の所定の電極以外の電極と接続
する内部リードと、前記第１の半導体基板の第１の主面
及び前記第２の半導体基板の第１の主面に密着している
第１のフィルムと、前記第１の半導体基板の第２の主面
及び前記第２の半導体基板の第２の主面に密着している
第２のフィルムとを備え、前記第１のフィルム及び第２
のフィルムは、前記第１のリード及び第２のリードの前
記他端以外及び前記第１の半導体基板及び第２の半導体
基板を上下から挟んでこれら半導体基板を密封してなる
ことを特徴とする半導体装置。2. A first device having a first main surface and a second main surface.
A second semiconductor substrate having a first main surface and a second main surface; a plurality of electrodes formed on the first main surface of the first semiconductor substrate; A plurality of electrodes formed on the first main surface of the second semiconductor substrate, and a predetermined electrode among the plurality of electrodes having one end formed on the first main surface of the first semiconductor substrate. And a first lead extending to the predetermined electrode, the other end leading out of the first semiconductor substrate, and one end formed on a first main surface of the second semiconductor substrate. A second lead extending to a predetermined electrode of the plurality of electrodes and connected to the predetermined electrode, the other end of which extends to the outside of the second semiconductor substrate; The first semiconductor substrate is connected to an electrode other than a predetermined electrode among the plurality of electrodes formed on the first main surface of the first semiconductor substrate, and the other end is connected to the second electrode. An internal lead connected to an electrode other than a predetermined electrode among the plurality of electrodes formed on the first main surface of the semiconductor substrate; a first main surface of the first semiconductor substrate and the second semiconductor; A first film that is in close contact with the first main surface of the substrate, and a second film that is in close contact with the second main surface of the first semiconductor substrate and the second main surface of the second semiconductor substrate. And the first film and the second film.
The film is characterized in that these semiconductor substrates are hermetically sealed by sandwiching the first semiconductor substrate and the second semiconductor substrate from above and below other than the other ends of the first leads and the second leads. Semiconductor device. 【請求項３】 第１の主面及び第２の主面を有する第１
の半導体基板と、第３の主面及び第４の主面を有する第
２の半導体基板と、前記第１の半導体基板の第１の主面
上に形成された第１及び第２の電極と、前記第２の半導
体基板の第３の主面上に形成された第３及び第４の電極
と、一端が前記第１の電極と接触している第１のリード
と、一端が前記第４の電極と接触している第２のリード
と、一端が前記第２の電極と接触し、他端が前記第３の
電極と接触している第３のリードと、前記第１の半導体
基板の第１の主面及び前記第２の半導体基板の第３の主
面に密着している第１のフィルムと、前記第１の半導体
基板の第２の主面及び前記第２の半導体基板の第４の主
面に密着している第２のフィルムとを備え、前記第１の
フィルム及び第２のフィルムは、前記第１及び第２のリ
ードの他端以外及び前記第１及び第２の半導体基板を上
下から挟んでこれらの半導体基板を密着してなることを
特徴とする半導体装置。3. A first device having a first main surface and a second main surface.
Semiconductor substrate, a second semiconductor substrate having a third main surface and a fourth main surface, and first and second electrodes formed on the first main surface of the first semiconductor substrate. Third and fourth electrodes formed on a third main surface of the second semiconductor substrate, a first lead having one end in contact with the first electrode, and a fourth lead connected to the fourth electrode. A second lead that is in contact with the first electrode, a third lead that has one end in contact with the second electrode, and the other end in contact with the third electrode, and a second lead that is in contact with the first semiconductor substrate. A first film in close contact with a first main surface and a third main surface of the second semiconductor substrate, and a second film of the first semiconductor substrate and a second film of the second semiconductor substrate; A second film that is in close contact with the main surface of the first and second leads, wherein the first film and the second film are provided at positions other than the other ends of the first and second leads. Wherein a formed by close contact with these semiconductor substrates sandwiching said first and second semiconductor substrates from above and below.
JP11204423A 1999-07-19 1999-07-19 Semiconductor device manufacturing method and semiconductor device Expired - Fee Related JP3141020B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11204423A JP3141020B2 (en) 1999-07-19 1999-07-19 Semiconductor device manufacturing method and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11204423A JP3141020B2 (en) 1999-07-19 1999-07-19 Semiconductor device manufacturing method and semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP4235373A Division JP3061954B2 (en) 1991-08-20 1992-08-11 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2000036551A true JP2000036551A (en) 2000-02-02
JP3141020B2 JP3141020B2 (en) 2001-03-05

Family

ID=16490305

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11204423A Expired - Fee Related JP3141020B2 (en) 1999-07-19 1999-07-19 Semiconductor device manufacturing method and semiconductor device

Country Status (1)

Country Link
JP (1) JP3141020B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003101383A (en) * 2001-07-16 2003-04-04 Toshiba Corp Surface acoustic wave apparatus and electronic component unit
JP2005024626A (en) * 2003-06-30 2005-01-27 Casio Comput Co Ltd Structure for mounting electronic component of display device
JP2006237200A (en) * 2005-02-24 2006-09-07 Seiko Epson Corp Electronic component and its manufacturing method, and electronic apparatus
JP2010199608A (en) * 2010-04-26 2010-09-09 Seiko Epson Corp Electronic component

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003101383A (en) * 2001-07-16 2003-04-04 Toshiba Corp Surface acoustic wave apparatus and electronic component unit
JP2005024626A (en) * 2003-06-30 2005-01-27 Casio Comput Co Ltd Structure for mounting electronic component of display device
JP2006237200A (en) * 2005-02-24 2006-09-07 Seiko Epson Corp Electronic component and its manufacturing method, and electronic apparatus
JP4534794B2 (en) * 2005-02-24 2010-09-01 セイコーエプソン株式会社 Electronic components
JP2010199608A (en) * 2010-04-26 2010-09-09 Seiko Epson Corp Electronic component

Also Published As

Publication number Publication date
JP3141020B2 (en) 2001-03-05

Similar Documents

Publication Publication Date Title
JP3061954B2 (en) Semiconductor device
KR100339044B1 (en) ball grid array semiconductor package and method for making the same
US5397917A (en) Semiconductor package capable of spreading heat
KR100304681B1 (en) Mold-bga-type semiconductor device and method for making the same
US6215175B1 (en) Semiconductor package having metal foil die mounting plate
US4363076A (en) Integrated circuit package
US4437235A (en) Integrated circuit package
JP3483720B2 (en) Semiconductor device
US20040238934A1 (en) High-frequency chip packages
JP2000114413A (en) Semiconductor device, its manufacture, and method for mounting parts
JP2825084B2 (en) Semiconductor device and manufacturing method thereof
JPH0831988A (en) Sealing structure of tape carrier package
JPH08124967A (en) Semiconductor device
US6819565B2 (en) Cavity-down ball grid array semiconductor package with heat spreader
JP3141020B2 (en) Semiconductor device manufacturing method and semiconductor device
JP3269025B2 (en) Semiconductor device and manufacturing method thereof
US20030119224A1 (en) Semiconductor package
JP3203228B2 (en) Semiconductor device and manufacturing method thereof
US6211563B1 (en) Semiconductor package with an improved leadframe
JP2573092B2 (en) High frequency semiconductor device
JP2814006B2 (en) Substrate for mounting electronic components
KR100308393B1 (en) Semiconductor Package and Manufacturing Method
KR940006578B1 (en) Semicondoctor package and manufacturing method thereof
JPH10189819A (en) Semiconductor device and manufacture thereof
KR20060006431A (en) Chip package having improved heat dissipating ability

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071215

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081215

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091215

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees