JP5170282B2 - Manufacturing method of electronic parts - Google Patents

Manufacturing method of electronic parts Download PDF

Info

Publication number
JP5170282B2
JP5170282B2 JP2011104604A JP2011104604A JP5170282B2 JP 5170282 B2 JP5170282 B2 JP 5170282B2 JP 2011104604 A JP2011104604 A JP 2011104604A JP 2011104604 A JP2011104604 A JP 2011104604A JP 5170282 B2 JP5170282 B2 JP 5170282B2
Authority
JP
Japan
Prior art keywords
electrode
semiconductor substrate
electronic
electronic component
saw
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011104604A
Other languages
Japanese (ja)
Other versions
JP2011160476A (en
Inventor
春樹 伊東
伸晃 橋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2011104604A priority Critical patent/JP5170282B2/en
Publication of JP2011160476A publication Critical patent/JP2011160476A/en
Application granted granted Critical
Publication of JP5170282B2 publication Critical patent/JP5170282B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Description

本発明は、電子部品の製造方法に関するものである。   The present invention relates to an electronic component manufacturing method.

近年、携帯電話やテレビ受像機等の電子機器において、共振子や帯域フィルタ等として弾性表面波素子(以下、適宜「SAW(Surface Acoustic Wave)素子」と称する)を備えた電子部品が使用されている。下記特許文献1、2にはSAW素子を備えた電子部品に関する技術の一例が開示されている。特許文献1には、SAW素子とそのSAW素子を駆動制御する集積回路とを同一の空間に配置した電子部品のパッケージに関する技術が開示されている。また、特許文献2には、SAW素子を第1基板に実装し、集積回路を第2基板に実装した電子部品のパッケージに関する技術が開示されている。   In recent years, electronic devices including surface acoustic wave elements (hereinafter referred to as “SAW (Surface Acoustic Wave) elements” as appropriate) are used as resonators, bandpass filters, and the like in electronic devices such as mobile phones and television receivers. Yes. Patent Documents 1 and 2 below disclose examples of technologies related to electronic components including SAW elements. Patent Document 1 discloses a technique related to an electronic component package in which a SAW element and an integrated circuit that drives and controls the SAW element are arranged in the same space. Patent Document 2 discloses a technique related to a package of an electronic component in which a SAW element is mounted on a first substrate and an integrated circuit is mounted on a second substrate.

特開2002−290184号公報JP 2002-290184 A 特開2002−290200号公報JP 2002-290200 A

ところで、SAW素子を備えた電子部品が実装される電子機器の小型化の要求に伴って、電子部品自体の小型化も要求されている。ところが、上述の特許文献1の構成では、SAW素子と集積回路とを並列に配置する構成であるため、小型化が困難である。同様に、特許文献2の構成では、SAW素子を実装した第1基板と集積回路を実装した第2基板とを重ねるように配置する構成であるため、薄型化(小型化)が困難である。   By the way, along with a demand for downsizing of an electronic device on which an electronic part equipped with a SAW element is mounted, downsizing of the electronic part itself is also required. However, in the configuration of the above-mentioned Patent Document 1, since the SAW element and the integrated circuit are arranged in parallel, it is difficult to reduce the size. Similarly, in the configuration of Patent Document 2, since the first substrate on which the SAW element is mounted and the second substrate on which the integrated circuit is mounted are arranged so as to overlap each other, it is difficult to reduce the thickness (downsize).

また、SAW素子を備えた電子部品のみならず、水晶振動子、圧電振動子、圧電音叉等の電子素子を備えた電子部品の小型化も要求される。   In addition to electronic components including SAW elements, miniaturization of electronic components including electronic elements such as crystal resonators, piezoelectric resonators, and piezoelectric tuning forks is also required.

本発明は上記事情に鑑みてなされたもので、小型化を図ることができる電子部品の製造方法を提供することを目的とする。   The present invention has been made in view of the above circumstances, and an object thereof is to provide a method for manufacturing an electronic component that can be reduced in size.

上記の課題を解決するため、本発明の電子部品は、半導体基板と、前記半導体基板の第1面とその第1面とは反対側の第2面とを貫通する貫通電極と、前記半導体基板の第1面側に設けられた電子素子と、前記第1面との間で前記電子素子を封止する封止部材とを備え、前記電子素子は、前記貫通電極と電気的に接続されていることを特徴とする。   In order to solve the above problems, an electronic component according to the present invention includes a semiconductor substrate, a through electrode penetrating a first surface of the semiconductor substrate and a second surface opposite to the first surface, and the semiconductor substrate. And an electronic element provided on the first surface side of the first surface and a sealing member that seals the electronic device between the first surface, and the electronic device is electrically connected to the through electrode. It is characterized by being.

本発明によれば、半導体基板の第1面側に電子素子を設け、その電子素子を、第1面と第2面とを貫通する貫通電極に接続したので、例えば半導体基板の第2面上に電子素子を駆動制御する集積回路を設けておくことで、貫通電極を介して電子素子と集積回路とを電気的に接続することができる。したがって、電子部品全体の小型化・薄型化を実現しつつ、電子素子を良好に駆動することができる。そして、電子素子は封止部材によって第1面との間で封止されるので、小型化・薄型化を実現しつつ、電子素子を良好に封止することができ、電子素子を良好に駆動することができる。そして、本発明によって、半導体パッケージ機能、電子素子機能、封止機能を備えた、半導体基板サイズ(リアルチップサイズ:究極の小型サイズ)の電子部品を提供することができる。   According to the present invention, the electronic device is provided on the first surface side of the semiconductor substrate, and the electronic device is connected to the through electrode penetrating the first surface and the second surface. By providing an integrated circuit for driving and controlling the electronic element, it is possible to electrically connect the electronic element and the integrated circuit through the through electrode. Therefore, it is possible to drive the electronic element satisfactorily while realizing a reduction in size and thickness of the entire electronic component. Since the electronic element is sealed between the first surface by the sealing member, the electronic element can be well sealed while realizing downsizing and thinning, and the electronic element is driven well. can do. According to the present invention, an electronic component of a semiconductor substrate size (real chip size: ultimate small size) having a semiconductor package function, an electronic element function, and a sealing function can be provided.

本発明の電子部品において、前記電子素子は前記第1面上に設けられている構成を採用することができる。   In the electronic component of the present invention, the electronic element can employ a configuration provided on the first surface.

本発明によれば、半導体基板の第1面上に電子素子を形成することで、電子部品の更なる小型化・薄型化を実現することができる。   According to the present invention, it is possible to further reduce the size and thickness of an electronic component by forming an electronic element on the first surface of the semiconductor substrate.

本発明の電子部品において、前記電子素子は前記第1面とは離れた位置に設けられて前記貫通電極と接続している構成を採用することができる。   In the electronic component of the present invention, the electronic element may be provided at a position away from the first surface and connected to the through electrode.

本発明によれば、電子素子を半導体基板の第1面と離した位置に設けることで、電子素子の設計の自由度を向上することができる。そして、電子素子を第1面と離した状態で、その電子素子と貫通電極とを接続することで、電子部品の小型化・薄型化を実現しつつ、電子素子を良好に駆動することができる。   According to the present invention, the degree of freedom in designing the electronic element can be improved by providing the electronic element at a position separated from the first surface of the semiconductor substrate. By connecting the electronic element and the through electrode in a state in which the electronic element is separated from the first surface, the electronic element can be driven well while realizing a reduction in size and thickness of the electronic component. .

本発明の電子部品において、前記第1面と対向する第3面を有する第2部材を有し、前記電子素子は、前記第3面上に設けられて前記貫通電極と接続している構成を採用することができる。   The electronic component of the present invention includes a second member having a third surface facing the first surface, and the electronic element is provided on the third surface and connected to the through electrode. Can be adopted.

本発明によれば、第2部材の第3面上に電子素子を設けたので、その第2部材で電子素子を良好に支持することができる。したがって、電子素子を良好に駆動することができる。   According to the present invention, since the electronic device is provided on the third surface of the second member, the electronic device can be favorably supported by the second member. Therefore, the electronic element can be driven satisfactorily.

本発明の電子部品において、前記第2部材は前記封止部材を含む構成を採用することができる。   In the electronic component of the present invention, the second member may employ a configuration including the sealing member.

本発明によれば、封止部材上に電子素子を設けることで、部品点数を抑えながら、電子素子の設計の自由度を向上することができる。そして、電子素子を封止部材で支持した状態で、その電子素子と貫通電極とを接続することで、電子部品の小型化・薄型化を実現しつつ、電子素子を良好に駆動することができる。   According to the present invention, by providing the electronic element on the sealing member, the degree of freedom in designing the electronic element can be improved while suppressing the number of parts. By connecting the electronic element and the through electrode while the electronic element is supported by the sealing member, it is possible to drive the electronic element satisfactorily while realizing a reduction in size and thickness of the electronic component. .

本発明の電子部品において、前記第2部材は前記第1面と前記封止部材との間に設けられた第2基板を含む構成を採用することができる。   In the electronic component of the present invention, the second member may employ a configuration including a second substrate provided between the first surface and the sealing member.

本発明によれば、封止部材と半導体基板との間に設けられた第2基板上に設けることで、電子素子の設計の自由度を向上することができる。そして、電子素子を第2基板で支持した状態で、その電子素子と貫通電極とを接続することで、電子部品の小型化・薄型化を実現しつつ、電子素子を良好に駆動することができる。   According to the present invention, the degree of freedom in designing the electronic element can be improved by providing it on the second substrate provided between the sealing member and the semiconductor substrate. By connecting the electronic element and the through electrode while the electronic element is supported by the second substrate, it is possible to drive the electronic element satisfactorily while realizing a reduction in size and thickness of the electronic component. .

本発明の電子部品において、前記半導体基板の第2面に、外部機器と電気的に接続するための接続端子が設けられている構成を採用することができる。   In the electronic component of the present invention, it is possible to employ a configuration in which a connection terminal for electrically connecting to an external device is provided on the second surface of the semiconductor substrate.

本発明によれば、電子部品を、半導体基板の第2面に設けられた接続端子を介して外部機器(回路基板等)に電気的に接続することができる。したがって、小型化・薄型化が実現された電子部品を外部機器に実装することができ、外部機器全体の巨大化も防止することができる。   According to the present invention, an electronic component can be electrically connected to an external device (circuit board or the like) via a connection terminal provided on the second surface of the semiconductor substrate. Therefore, an electronic component that has been reduced in size and thickness can be mounted on an external device, and the entire external device can be prevented from being enlarged.

本発明の電子部品において、前記電子素子は弾性表面波素子を含む構成を採用することができる。   In the electronic component of the present invention, the electronic element can employ a configuration including a surface acoustic wave element.

本発明によれば、電子部品全体の小型化・薄型化を実現しつつ、弾性表面波素子を良好に駆動することができる。そして、弾性表面波素子は封止部材によって第1面との間で封止されるので、小型化・薄型化を実現しつつ、弾性表面波素子を良好に封止することができ、弾性表面波素子を良好に駆動することができる。なお、本発明に係る電子素子としては、弾性表面波素子に限らず、封止を必要とする素子、例えば、水晶振動子、圧電振動子、圧電音叉等であってもよい。   According to the present invention, the surface acoustic wave element can be driven satisfactorily while realizing a reduction in size and thickness of the entire electronic component. Since the surface acoustic wave element is sealed between the first surface by the sealing member, the surface acoustic wave element can be satisfactorily sealed while realizing a reduction in size and thickness. The wave element can be driven satisfactorily. The electronic element according to the present invention is not limited to a surface acoustic wave element, but may be an element that requires sealing, for example, a quartz crystal vibrator, a piezoelectric vibrator, a piezoelectric tuning fork, or the like.

本発明の回路基板は、上記記載の電子部品が実装されたことを特徴とする。   The circuit board of the present invention is characterized in that the electronic component described above is mounted.

本発明によれば、小型化・薄型化が実現された電子部品が実装された回路基板(プリント配線板等)を提供することができる。したがって、その回路基板が実装される電子機器全体の巨大化も防止することができる。   ADVANTAGE OF THE INVENTION According to this invention, the circuit board (printed wiring board etc.) with which the electronic component by which size reduction and thickness reduction were implement | achieved can be provided. Therefore, it is possible to prevent the entire electronic device on which the circuit board is mounted from becoming large.

本発明の電子機器は、上記記載の電子部品を有することを特徴とする。   An electronic apparatus according to the present invention includes the electronic component described above.

本発明によれば、小型化・薄型化が実現された電子部品が実装された電子機器を提供することができる。したがって、巨大化が抑制された電子機器を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the electronic device with which the electronic component in which size reduction and thickness reduction were implement | achieved can be provided. Accordingly, it is possible to provide an electronic device in which enlargement is suppressed.

本発明の電子部品の製造方法は、半導体基板の第1面とその第1面とは反対側の第2面とを貫通する貫通電極を設ける工程と、前記半導体基板の第1面側に、前記貫通電極と電気的に接続される電子素子を設ける工程と、前記第1面との間で前記電子素子を封止する封止部材を前記第1面に接続する工程とを含むことを特徴とする。   The method of manufacturing an electronic component according to the present invention includes a step of providing a through electrode penetrating a first surface of a semiconductor substrate and a second surface opposite to the first surface, and a first surface side of the semiconductor substrate, Providing an electronic element electrically connected to the through electrode and connecting a sealing member for sealing the electronic element to the first surface between the first surface and the first surface. And

本発明によれば、半導体基板の第1面側に電子素子を設け、その電子素子を、第1面と第2面とを貫通する貫通電極に接続したので、例えば半導体基板の第2面上に電子素子を駆動制御する集積回路を設けておくことで、貫通電極を介して電子素子と集積回路とを電気的に接続することができる。したがって、電子部品全体の小型化・薄型化を実現しつつ、電子素子を良好に駆動することができる。そして、電子素子は封止部材によって第1面との間で封止されるので、小型化・薄型化を実現しつつ、電子素子を良好に封止することができ、電子素子を良好に駆動することができる。   According to the present invention, the electronic device is provided on the first surface side of the semiconductor substrate, and the electronic device is connected to the through electrode penetrating the first surface and the second surface. By providing an integrated circuit for driving and controlling the electronic element, it is possible to electrically connect the electronic element and the integrated circuit through the through electrode. Therefore, it is possible to drive the electronic element satisfactorily while realizing a reduction in size and thickness of the entire electronic component. Since the electronic element is sealed between the first surface by the sealing member, the electronic element can be well sealed while realizing downsizing and thinning, and the electronic element is driven well. can do.

本発明の製造方法において、前記半導体基板の第2面に孔部を設け、その孔部の内側に前記貫通電極を形成するための導電性材料を配置した後、前記半導体基板の前記第1面を処理して前記半導体基板を薄くする工程を含む構成を採用することができる。   In the manufacturing method of the present invention, a hole is provided in the second surface of the semiconductor substrate, and a conductive material for forming the through electrode is disposed inside the hole, and then the first surface of the semiconductor substrate. It is possible to employ a configuration including a step of thinning the semiconductor substrate by processing the above.

本発明によれば、半導体基板の第2面に孔部を形成してその孔部に導電性材料を配置した後、第1面に研磨処理等の所定の処理を施して半導体基板を薄くすることで、第1面側に貫通電極を露出させることができ、効率良く貫通電極を形成することができる。   According to the present invention, after forming a hole in the second surface of the semiconductor substrate and disposing a conductive material in the hole, the first surface is subjected to a predetermined process such as a polishing process to thin the semiconductor substrate. Thereby, a penetration electrode can be exposed to the 1st surface side, and a penetration electrode can be formed efficiently.

本発明の製造方法において、前記電子素子を同一の半導体基板に複数略同時に形成した後、前記半導体基板を前記電子素子毎に切断する構成を採用することができる。   In the manufacturing method of the present invention, it is possible to adopt a configuration in which a plurality of the electronic elements are formed substantially simultaneously on the same semiconductor substrate, and then the semiconductor substrate is cut for each electronic element.

本発明によれば、半導体基板上に複数の電子素子を略同時に形成し、その後、その半導体基板を電子素子毎に切断することで、効率良く電子部品を製造することができ、電子部品の低コスト化を実現できる。   According to the present invention, an electronic component can be efficiently manufactured by forming a plurality of electronic elements on a semiconductor substrate substantially simultaneously and then cutting the semiconductor substrate for each electronic element. Cost reduction can be realized.

本発明の製造方法において、前記電子素子は弾性表面波素子を含む構成を採用することができる。   In the manufacturing method of the present invention, the electronic element may employ a configuration including a surface acoustic wave element.

本発明によれば、電子部品全体の小型化・薄型化を実現しつつ、弾性表面波素子を良好に駆動することができる。そして、弾性表面波素子は封止部材によって第1面との間で封止されるので、小型化・薄型化を実現しつつ、弾性表面波素子を良好に封止することができ、弾性表面波素子を良好に駆動することができる。なお、本発明に係る電子素子としては、弾性表面波素子に限らず、封止を必要とする素子、例えば、水晶振動子、圧電振動子、圧電音叉等であってもよい。   According to the present invention, the surface acoustic wave element can be driven satisfactorily while realizing a reduction in size and thickness of the entire electronic component. Since the surface acoustic wave element is sealed between the first surface by the sealing member, the surface acoustic wave element can be satisfactorily sealed while realizing a reduction in size and thickness. The wave element can be driven satisfactorily. The electronic element according to the present invention is not limited to a surface acoustic wave element, but may be an element that requires sealing, for example, a quartz crystal vibrator, a piezoelectric vibrator, a piezoelectric tuning fork, or the like.

電子部品の第1の実施形態を示す断面図である。It is sectional drawing which shows 1st Embodiment of an electronic component. 電子部品の製造工程を説明するための図である。It is a figure for demonstrating the manufacturing process of an electronic component. 電子部品の製造工程を説明するための図である。It is a figure for demonstrating the manufacturing process of an electronic component. 電子部品の製造工程を説明するための図である。It is a figure for demonstrating the manufacturing process of an electronic component. 電子部品の製造工程を説明するための図である。It is a figure for demonstrating the manufacturing process of an electronic component. 電子部品の製造工程を説明するための図である。It is a figure for demonstrating the manufacturing process of an electronic component. 電子部品の製造工程を説明するための図である。It is a figure for demonstrating the manufacturing process of an electronic component. 電子部品の製造工程を説明するための図である。It is a figure for demonstrating the manufacturing process of an electronic component. 電子部品の製造工程を説明するための図である。It is a figure for demonstrating the manufacturing process of an electronic component. 電子部品の製造工程を説明するための図である。It is a figure for demonstrating the manufacturing process of an electronic component. 電子部品の製造工程を説明するための図である。It is a figure for demonstrating the manufacturing process of an electronic component. 電子部品の製造工程を説明するための図である。It is a figure for demonstrating the manufacturing process of an electronic component. 電子部品の第2の実施形態を示す断面図である。It is sectional drawing which shows 2nd Embodiment of an electronic component. 電子部品の第3の実施形態を示す断面図である。It is sectional drawing which shows 3rd Embodiment of an electronic component. 電子部品が搭載された電子機器を示す図である。It is a figure which shows the electronic device with which the electronic component was mounted.

以下、本発明の実施形態について図面を参照しながら説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

<弾性表面波装置(第1の実施形態)>
本発明の電子部品の第1の実施形態について図1を参照しながら説明する。本実施形態においては、電子素子を弾性表面波素子に適用した場合を例にして説明し、電子部品を弾性表面波装置に適用した場合を例にして説明する。以下の説明においては、弾性表面波素子を「SAW(Surface Acoustic Wave)素子」と、弾性表面波装置を「SAWパッケージ」と適宜称する。
<Surface Acoustic Wave Device (First Embodiment)>
A first embodiment of the electronic component of the present invention will be described with reference to FIG. In this embodiment, a case where an electronic element is applied to a surface acoustic wave element will be described as an example, and a case where an electronic component is applied to a surface acoustic wave device will be described as an example. In the following description, the surface acoustic wave element is appropriately referred to as a “SAW (Surface Acoustic Wave) element”, and the surface acoustic wave device is appropriately referred to as a “SAW package”.

図1において、SAWパッケージ1は、シリコン基板からなる半導体基板10と、半導体基板10の第1面10A側に設けられたSAW素子50と、第1面10Aとその第1面10Aとは反対側の第2面10Bとを貫通する貫通電極12とを備えている。SAW素子50は半導体基板10の第1面10A上に設けられている。SAW素子50は、圧電薄膜とその圧電薄膜に接する櫛歯電極とを含んで構成されており、半導体基板10の第1面10Aに形成されている。また、不図示ではあるが、半導体基板10の第2面10B上には、例えばトランジスタ、メモリ素子、その他の電子素子を含む集積回路が形成されている。そして、貫通電極12の一端部が、第1面10Aに設けられたSAW素子50と電気的に接続されているとともに、貫通電極12の他端部が、第2面10Bに設けられた前記集積回路と電極15を介して電気的に接続されている。したがって、半導体基板10の第1面10A上に設けられたSAW素子50と、半導体基板10の第2面10B上に設けられた集積回路とが貫通電極12を介して電気的に接続されている。また、貫通電極12と半導体基板10との間には絶縁膜13が設けられており、貫通電極12と半導体基板10とは電気的に絶縁されている。   In FIG. 1, a SAW package 1 includes a semiconductor substrate 10 made of a silicon substrate, a SAW element 50 provided on the first surface 10A side of the semiconductor substrate 10, and the first surface 10A and the opposite side of the first surface 10A. And a through electrode 12 penetrating the second surface 10B. The SAW element 50 is provided on the first surface 10 </ b> A of the semiconductor substrate 10. The SAW element 50 is configured to include a piezoelectric thin film and a comb electrode in contact with the piezoelectric thin film, and is formed on the first surface 10 </ b> A of the semiconductor substrate 10. Although not shown, an integrated circuit including, for example, a transistor, a memory element, and other electronic elements is formed on the second surface 10B of the semiconductor substrate 10. One end portion of the through electrode 12 is electrically connected to the SAW element 50 provided on the first surface 10A, and the other end portion of the through electrode 12 is provided on the second surface 10B. The circuit and the electrode 15 are electrically connected. Accordingly, the SAW element 50 provided on the first surface 10A of the semiconductor substrate 10 and the integrated circuit provided on the second surface 10B of the semiconductor substrate 10 are electrically connected via the through electrode 12. . Further, an insulating film 13 is provided between the through electrode 12 and the semiconductor substrate 10, and the through electrode 12 and the semiconductor substrate 10 are electrically insulated.

また、SAWパッケージ1は、第1面10A上との間でSAW素子50を封止する封止部材40を備えている。封止部材40はガラス基板によって形成されている。なお、封止部材40はシリコン基板であってもよい。封止部材40のうち半導体基板10の第1面10Aと対向する第3面40Aは、第1面10Aとは離れた位置に設けられている。半導体基板10の第1面10Aの周縁部と封止部材40の第3面40Aの周縁部とは、接着剤層30により接着されている。接着剤層30は、例えばポリイミド樹脂等の合成樹脂で形成されている。そして、半導体基板10の第1面10Aと、封止部材40の第3面40Aと、接着剤層30とで囲まれた内部空間60は略密閉(気密封止)されており、その内部空間60にSAW素子50が配置された構成となっている。   In addition, the SAW package 1 includes a sealing member 40 that seals the SAW element 50 between the first surface 10A and the first surface 10A. The sealing member 40 is formed of a glass substrate. The sealing member 40 may be a silicon substrate. A third surface 40A of the sealing member 40 facing the first surface 10A of the semiconductor substrate 10 is provided at a position away from the first surface 10A. The peripheral portion of the first surface 10 </ b> A of the semiconductor substrate 10 and the peripheral portion of the third surface 40 </ b> A of the sealing member 40 are bonded by the adhesive layer 30. The adhesive layer 30 is made of a synthetic resin such as a polyimide resin. The internal space 60 surrounded by the first surface 10A of the semiconductor substrate 10, the third surface 40A of the sealing member 40, and the adhesive layer 30 is substantially sealed (air-tightly sealed). The SAW element 50 is arranged at 60.

半導体基板10の第2面10B上には下地層11が設けられている。下地層11は例えば酸化珪素(SiO2)等の絶縁性材料によって形成されている。また、下地層11上の複数の所定領域のそれぞれには電極15が設けられ、その電極15が設けられた領域以外の領域には第1絶縁層14が設けられている。また、第1絶縁層14上には複数の第1配線16が設けられており、複数の第1配線16のうち特定の第1配線16は、複数の電極15のうちの一部の電極15と電気的に接続されている。また、複数の電極15のうち特定の電極15は貫通電極12の他端部と電気的に接続されている。また、第1絶縁層14上には、貫通電極12や第1配線16の一部を覆うように第2絶縁層18が設けられている。また、その第2絶縁層18の一部からは第1配線16の一部が露出してランド部17を形成している。ランド部17上には第2配線19が設けられており、そのランド部17(第1配線16)と第2配線19とは電気的に接続されている。そして、第2配線19上には、外部機器との接続端子であるバンプ20が設けられている。バンプ20は半導体基板10の第2面10B上に設けられ、SAWパッケージ1は、バンプ20を介して、外部機器であるプリント配線板Pに電気的に接続する。   An underlayer 11 is provided on the second surface 10 </ b> B of the semiconductor substrate 10. The underlayer 11 is made of an insulating material such as silicon oxide (SiO2). In addition, an electrode 15 is provided in each of a plurality of predetermined regions on the base layer 11, and a first insulating layer 14 is provided in a region other than the region where the electrode 15 is provided. In addition, a plurality of first wirings 16 are provided on the first insulating layer 14, and the specific first wiring 16 among the plurality of first wirings 16 is a part of the plurality of electrodes 15. And are electrically connected. In addition, a specific electrode 15 among the plurality of electrodes 15 is electrically connected to the other end portion of the through electrode 12. A second insulating layer 18 is provided on the first insulating layer 14 so as to cover part of the through electrode 12 and the first wiring 16. A part of the first wiring 16 is exposed from a part of the second insulating layer 18 to form a land part 17. A second wiring 19 is provided on the land portion 17, and the land portion 17 (first wiring 16) and the second wiring 19 are electrically connected. A bump 20 is provided on the second wiring 19 as a connection terminal with an external device. The bumps 20 are provided on the second surface 10 </ b> B of the semiconductor substrate 10, and the SAW package 1 is electrically connected to the printed wiring board P that is an external device via the bumps 20.

<弾性表面波装置の製造方法>
次に、図2〜図12を参照しながらSAWパッケージの製造方法について説明する。ここで、本実施形態においては、SAWパッケージ1は同一のシリコン基板100上に複数(図12参照)同時に一括して形成されるが、簡単のため図2〜図11においては1つのSAWパッケージ1を形成する場合が示されている。
<Method for Manufacturing Surface Acoustic Wave Device>
Next, a method for manufacturing a SAW package will be described with reference to FIGS. Here, in the present embodiment, a plurality of SAW packages 1 (see FIG. 12) are simultaneously formed on the same silicon substrate 100, but for the sake of simplicity, one SAW package 1 is shown in FIGS. The case of forming is shown.

まず、図2に示すように、半導体基板10の第2面10B上に下地層11が形成され、その下地層11上に電極15が形成される。ここで、半導体基板10の第2面10B上には、例えばトランジスタ、メモリ素子、その他の電子素子を含む集積回路(不図示)が形成されている。下地層11は絶縁層であって、シリコン(Si)の酸化膜(SiO2)によって形成されている。電極15は、前記集積回路と電気的に接続されており、チタン(Ti)、窒化チタン(TiN)、アルミニウム(Al)、銅(Cu)等によって形成されている。そして、下地層11及び電極15を覆うように、第1絶縁層14が設けられる。
第1絶縁層14は、ポリイミド樹脂、シリコン変性ポリイミド樹脂、エポキシ樹脂、シリコン変性エポキシ樹脂、アクリル樹脂、フェノール樹脂、ベンゾシクロブテン(BCB)、ポリベンゾオキサゾール(PBO)等で形成することができる。あるいは、第1絶縁層14は、酸化珪素(SiO2)、窒化珪素(SiN)等、絶縁性があれば他のもので形成されてもよい。
First, as shown in FIG. 2, the base layer 11 is formed on the second surface 10 </ b> B of the semiconductor substrate 10, and the electrode 15 is formed on the base layer 11. Here, an integrated circuit (not shown) including, for example, a transistor, a memory element, and other electronic elements is formed on the second surface 10B of the semiconductor substrate 10. The underlayer 11 is an insulating layer and is formed of a silicon (Si) oxide film (SiO 2). The electrode 15 is electrically connected to the integrated circuit and is made of titanium (Ti), titanium nitride (TiN), aluminum (Al), copper (Cu), or the like. A first insulating layer 14 is provided so as to cover the base layer 11 and the electrode 15.
The first insulating layer 14 can be formed of polyimide resin, silicon-modified polyimide resin, epoxy resin, silicon-modified epoxy resin, acrylic resin, phenol resin, benzocyclobutene (BCB), polybenzoxazole (PBO), or the like. Alternatively, the first insulating layer 14 may be formed of other materials such as silicon oxide (SiO 2) and silicon nitride (SiN) as long as they have insulating properties.

次に、スピンコート法等によりフォトレジスト(不図示)が第1絶縁層14上の全面に塗布される。そして、所定のパターンが形成されたマスクを用いて露光処理が行われた後、現像処理が行われる。これにより、フォトレジストは所定形状にパターニングされる。
そして、エッチング処理が行われ、図中、右側の電極15を覆う第1絶縁層14の一部が除去されて開口部が形成される。次に、前記開口部を形成した第1絶縁層14上のフォトレジストをマスクとして、ドライエッチングにより、複数の電極15のうち、図中、右側の電極15の一部が開口される。更に、その開口に対応する下地層11、及び半導体基板10を一部がエッチングにより除去される。これにより、図3に示すように、半導体基板10の第2面10B側の一部に孔部12Hが形成される。
Next, a photoresist (not shown) is applied on the entire surface of the first insulating layer 14 by spin coating or the like. Then, after an exposure process is performed using a mask on which a predetermined pattern is formed, a development process is performed. Thereby, the photoresist is patterned into a predetermined shape.
Then, an etching process is performed, and in the drawing, a part of the first insulating layer 14 covering the right electrode 15 is removed to form an opening. Next, of the plurality of electrodes 15, a part of the right electrode 15 in the drawing is opened by dry etching using the photoresist on the first insulating layer 14 in which the opening is formed as a mask. Further, the underlying layer 11 corresponding to the opening and the semiconductor substrate 10 are partially removed by etching. Thereby, as shown in FIG. 3, a hole 12H is formed in a part of the semiconductor substrate 10 on the second surface 10B side.

次に、第1絶縁層14上及び孔部12Hの内壁及び底面に絶縁膜13が形成される。絶縁膜13は、電流リークの発生、酸素及び水分等による半導体基板10の浸食等を防止するために設けられ、PECVD(Plasma Enhanced Chemical Vapor Deposition)を用いて形成した正珪酸四エチル(Tetra Ethyl Ortho Silicate:Si(OC2H5)4:以下、TEOSという)、すなわちPE−TEOS、及び、オゾンCVDを用いて形成したTEOS、すなわちO3−TEOS、又はCVDを用いて形成した酸化珪素(SiO2)を用いることができる。なお、絶縁膜13は、絶縁性があれば、他の物でも良く、樹脂でもよい。なお、簡単のため、第1絶縁層14上に設けられた絶縁膜13はその図示が省略されている。そして、電極15上に設けられた絶縁膜13及び第1絶縁層14ををエッチングにより除去することで、図4に示すような形態となる。   Next, the insulating film 13 is formed on the first insulating layer 14 and on the inner wall and bottom surface of the hole 12H. The insulating film 13 is provided to prevent the occurrence of current leakage, erosion of the semiconductor substrate 10 due to oxygen, moisture, etc., and is formed by using tetraethyl silicate (Tetra Ethyl Ortho) formed by PECVD (Plasma Enhanced Chemical Vapor Deposition). Silicate: Si (OC2H5) 4: hereinafter referred to as TEOS), that is, PE-TEOS and TEOS formed using ozone CVD, that is, O3-TEOS, or silicon oxide (SiO2) formed using CVD are used. Can do. The insulating film 13 may be other material or resin as long as it has insulating properties. For the sake of simplicity, the illustration of the insulating film 13 provided on the first insulating layer 14 is omitted. Then, by removing the insulating film 13 and the first insulating layer 14 provided on the electrode 15 by etching, a form as shown in FIG. 4 is obtained.

次に、電気化学プレーティング(ECP)法を用いて、孔部12Hの内側及び電極15上にめっき処理が施され、その孔部12Hの内側に貫通電極12を形成するための導電性材料が配置される。貫通電極12を形成するための導電性材料としては、例えば銅(Cu)を用いることができ、孔部12Hには銅(Cu)が埋め込まれる。これにより、電極15上に突出した形状の貫通電極12が形成され、図5に示すような形態となる。本実施形態における貫通電極12を形成する工程には、TiN、Cuをスパッタ法で形成(積層)する工程と、Cuをめっき法で形成する工程とが含まれる。なお、TiW、Cuをスパッタ法で形成(積層)する工程と、Cuをめっき法で形成する工程とが含まれたものであってもよい。なお、貫通電極12の形成方法としては、上述した方法に限らず、導電ペースト、溶融金属、金属ワイヤ等を埋め込んでもよい。   Next, using an electrochemical plating (ECP) method, the inside of the hole 12H and the electrode 15 are plated, and a conductive material for forming the through electrode 12 is formed inside the hole 12H. Be placed. As a conductive material for forming the through electrode 12, for example, copper (Cu) can be used, and copper (Cu) is embedded in the hole 12H. Thereby, the penetrating electrode 12 having a shape protruding on the electrode 15 is formed, and a form as shown in FIG. 5 is obtained. The step of forming the through electrode 12 in the present embodiment includes a step of forming (stacking) TiN and Cu by a sputtering method and a step of forming Cu by a plating method. In addition, the process of forming (stacking) TiW and Cu by a sputtering method and the process of forming Cu by a plating method may be included. The method for forming the through electrode 12 is not limited to the above-described method, and a conductive paste, molten metal, metal wire, or the like may be embedded.

次に、図6に示すように、第1絶縁層14上に複数の第1配線16が形成される。複数の第1配線16のうち、一部の第1配線16は、図中、左側の電極15に電気的に接続されるように形成される。第1配線16は、銅(Cu)、クロム(Cr)、チタン(Ti)、ニッケル(Ni)、チタンタングステン(TiW)、金(Au)、銀(Ag)、アルミニウム(Al)、ニッケルバナジウム(NiV)、タングステン(W)、窒化チタン(TiN)、Pb(鉛)のうち少なくとも1つを含む材料で形成される。また、これらの材料のうち少なくとも2つの材料を積層することで第1配線を形成してもよい。本実施形態における第1配線16を形成する工程には、TiW、Cu、TiWの順にスパッタ法により形成する工程が含まれる。なお、TiW、Cuの順にスパッタ法により形成する工程と、Cuをめっき法で形成する工程とが含まれたものであってもよい。   Next, as shown in FIG. 6, a plurality of first wirings 16 are formed on the first insulating layer 14. Among the plurality of first wirings 16, some of the first wirings 16 are formed so as to be electrically connected to the left electrode 15 in the drawing. The first wiring 16 includes copper (Cu), chromium (Cr), titanium (Ti), nickel (Ni), titanium tungsten (TiW), gold (Au), silver (Ag), aluminum (Al), nickel vanadium ( It is made of a material containing at least one of NiV), tungsten (W), titanium nitride (TiN), and Pb (lead). Further, the first wiring may be formed by stacking at least two of these materials. The step of forming the first wiring 16 in the present embodiment includes a step of forming by the sputtering method in the order of TiW, Cu, and TiW. In addition, the process of forming by the sputtering method in order of TiW and Cu and the process of forming Cu by the plating method may be included.

次に、図7に示すように、貫通電極12、第1配線16、及び第1絶縁層14を覆うように、第2絶縁層18が設けられる。第2絶縁層18は、ポリイミド樹脂、シリコン変性ポリイミド樹脂、エポキシ樹脂、シリコン変性エポキシ樹脂、アクリル樹脂、フェノール樹脂、ベンゾシクロブテン(BCB)、ポリベンゾオキサゾール(PBO)等で形成することができる。あるいは、第2絶縁層18は、酸化珪素(SiO2)、窒化珪素(SiN)等で形成されてもよい。なお、第2絶縁層18は、絶縁性があれば他の物でもよい。   Next, as shown in FIG. 7, a second insulating layer 18 is provided so as to cover the through electrode 12, the first wiring 16, and the first insulating layer 14. The second insulating layer 18 can be formed of polyimide resin, silicon-modified polyimide resin, epoxy resin, silicon-modified epoxy resin, acrylic resin, phenol resin, benzocyclobutene (BCB), polybenzoxazole (PBO), or the like. Alternatively, the second insulating layer 18 may be formed of silicon oxide (SiO 2), silicon nitride (SiN), or the like. The second insulating layer 18 may be another material as long as it has insulating properties.

次に、第2絶縁層18のうち、ランド部17に対応する領域が除去され、第1配線16の一部が露出されてランド部17が形成される。なお、第2絶縁層18のうちランド部17に対応する領域を除去するときには、露光処理及び現像処理を含むフォトリソグラフィ法を用いることができる。そして、ランド部17に接続するように、第2絶縁層18上に第2配線19が形成され、図8に示すような形態が得られる。   Next, a region of the second insulating layer 18 corresponding to the land portion 17 is removed, and a part of the first wiring 16 is exposed to form the land portion 17. Note that, when the region corresponding to the land portion 17 in the second insulating layer 18 is removed, a photolithography method including an exposure process and a development process can be used. And the 2nd wiring 19 is formed on the 2nd insulating layer 18 so that it may connect with the land part 17, and a form as shown in FIG. 8 is obtained.

次いで、紫外光(UV光)の照射により剥離可能な接着剤で、半導体基板10の第2面10B側に不図示のガラス板が貼り付けられる。このガラス板はWSS(Wafer SupportSystem)と呼ばれるものの一部であって、半導体基板10はガラス板に支持される。そして、このガラス板を貼り付けた状態で、半導体基板10の第1面10Aに対して研磨処理、ドライエッチング処理、あるいはウエットエッチング処理等の所定の処理が施される。
これにより、図9に示すように、半導体基板10が薄くされるとともに、貫通電極12の一端部が、第1面10Aより露出する。
Next, a glass plate (not shown) is attached to the second surface 10B side of the semiconductor substrate 10 with an adhesive that can be peeled off by irradiation with ultraviolet light (UV light). This glass plate is a part of what is called WSS (Wafer Support System), and the semiconductor substrate 10 is supported by the glass plate. Then, a predetermined process such as a polishing process, a dry etching process, or a wet etching process is performed on the first surface 10A of the semiconductor substrate 10 with the glass plate attached.
As a result, as shown in FIG. 9, the semiconductor substrate 10 is thinned, and one end portion of the through electrode 12 is exposed from the first surface 10A.

次に、図10に示すように、半導体基板10の第1面10A側にSAW素子50が形成される。SAW素子50を形成する工程には、圧電薄膜を形成する工程と、圧電薄膜に接するように櫛歯電極を形成する工程と、保護膜を形成する工程とが含まれる。更には、SAW素子50を形成する工程には、プラズマ等をSAW素子50に照射して周波数調整を行う工程が含まれる。圧電薄膜の形成材料としては、は酸化亜鉛(ZnO)、窒化アルミニウム(AlN)、ニオブ酸リチウム(LiNbO3)、タンタル酸リチウム(LiTaO3)、ニオブ酸カリウム(KNbO3)等が挙げられる。櫛歯電極の形成材料としては、アルミニウムを含む金属が挙げられる。保護膜の形成材料としては、酸化珪素(SiO2)、窒化珪素(Si3N4)、窒化チタン(TiN)等が挙げられる。そして、形成されるSAW素子50は、第1面10A側に露出した貫通電極12の一端部と電気的に接続される。   Next, as shown in FIG. 10, the SAW element 50 is formed on the first surface 10 </ b> A side of the semiconductor substrate 10. The step of forming the SAW element 50 includes a step of forming a piezoelectric thin film, a step of forming a comb electrode in contact with the piezoelectric thin film, and a step of forming a protective film. Further, the step of forming the SAW element 50 includes a step of adjusting the frequency by irradiating the SAW element 50 with plasma or the like. Examples of the material for forming the piezoelectric thin film include zinc oxide (ZnO), aluminum nitride (AlN), lithium niobate (LiNbO3), lithium tantalate (LiTaO3), and potassium niobate (KNbO3). Examples of the material for forming the comb electrode include metals including aluminum. Examples of the material for forming the protective film include silicon oxide (SiO2), silicon nitride (Si3N4), and titanium nitride (TiN). The formed SAW element 50 is electrically connected to one end of the through electrode 12 exposed on the first surface 10A side.

次に、半導体基板10の第1面10A及び封止部材40の第3面40Aのうち少なくとも一方に、接着剤層30を形成するための接着剤が設けられる。接着剤層30としては、例えば感光性のポリイミド接着剤等を使用することができる。そして、その接着剤層30を介して、半導体基板10の第1面10Aと封止部材40の第3面40Aとが対向するように、それら半導体基板10と封止部材40とが接合される。これにより、図11に示すような形態が得られる。ここで、封止は、内部空間60を真空にする真空封止、内部空間60をN2、Ar、He等の所定ガスで置換するガス置換封止等してもよい。なお、半導体基板10と封止部材40とを接合するとき、半導体基板10の第1面10Aの周縁部に沿って金属突起を設け、封止部材40の第3面40Aに、前記金属突起と接着するための金属層を設け、それら金属突起及び金属層を介して半導体基板10と封止部材40とを接合するようにしてもよい。封止部材40にガラスを用いた場合には、封止後に、レーザー等によりSAWの周波数調整が可能となる。そして、上記WSSを構成するガラス板を半導体基板10より剥離した後、半導体基板10の第2面10B側に設けられた第2配線19上に、例えば鉛フリーはんだからなるバンプ20が搭載される。なお、バンプ20を設ける際には、はんだボールを第2配線19上に搭載する形態でもよいし、はんだペーストを第2配線19上に印刷する形態でもよい。   Next, an adhesive for forming the adhesive layer 30 is provided on at least one of the first surface 10A of the semiconductor substrate 10 and the third surface 40A of the sealing member 40. As the adhesive layer 30, for example, a photosensitive polyimide adhesive or the like can be used. Then, the semiconductor substrate 10 and the sealing member 40 are bonded via the adhesive layer 30 so that the first surface 10A of the semiconductor substrate 10 and the third surface 40A of the sealing member 40 face each other. . Thereby, a form as shown in FIG. 11 is obtained. Here, the sealing may be a vacuum sealing that evacuates the internal space 60, a gas replacement sealing that replaces the internal space 60 with a predetermined gas such as N 2, Ar, or He. When joining the semiconductor substrate 10 and the sealing member 40, metal protrusions are provided along the peripheral edge of the first surface 10 </ b> A of the semiconductor substrate 10, and the metal protrusions are provided on the third surface 40 </ b> A of the sealing member 40. A metal layer for bonding may be provided, and the semiconductor substrate 10 and the sealing member 40 may be bonded via the metal protrusion and the metal layer. When glass is used for the sealing member 40, the SAW frequency can be adjusted with a laser or the like after sealing. And after peeling the glass plate which comprises the said WSS from the semiconductor substrate 10, the bump 20 which consists of lead-free solder, for example on the 2nd wiring 19 provided in the 2nd surface 10B side of the semiconductor substrate 10 is mounted. . When the bumps 20 are provided, the solder ball may be mounted on the second wiring 19 or the solder paste may be printed on the second wiring 19.

ところで、上述したように、図2〜図11を参照して説明した工程は、同一のシリコン基板100上にSAW素子50やそれに対応する電極15、及び封止部材40等を複数略同時に設けた構成であって、1つのシリコン基板100上に複数のSAWパッケージ1を複数形成した構成である。そこで、図11に示す工程の後、図12に示すように、シリコン基板100が、ダイシング装置110によって、SAW素子50毎(SAWパッケージ1毎)にダイシング(切断)される。これにより、SAWパッケージ1を低コストで製造できる。製造されたSAWパッケージ1は、バンプ20を介してプリント配線板P等に搭載される。なお本実施形態においては、最終工程でダイシングしているが、適切な工程(途中工程)で個片にしてもよい。   By the way, as described above, in the process described with reference to FIGS. 2 to 11, a plurality of SAW elements 50, corresponding electrodes 15, sealing members 40, and the like are provided on the same silicon substrate 100 at substantially the same time. This is a configuration in which a plurality of SAW packages 1 are formed on one silicon substrate 100. Therefore, after the step shown in FIG. 11, as shown in FIG. 12, the silicon substrate 100 is diced (cut) for each SAW element 50 (for each SAW package 1) by the dicing apparatus 110. Thereby, the SAW package 1 can be manufactured at low cost. The manufactured SAW package 1 is mounted on a printed wiring board P or the like via bumps 20. In this embodiment, dicing is performed in the final process, but it may be divided into pieces in an appropriate process (intermediate process).

以上説明したように、半導体基板10の第1面10A側にSAW素子50を設け、そのSAW素子50を、第1面10Aと第2面10Bとを貫通する貫通電極12に接続したので、半導体基板10の第2面10B上にSAW素子50を駆動制御する集積回路を設けておくことで、貫通電極12を介してSAW素子50と集積回路とを電気的に接続することができる。したがって、SAWパッケージ1全体の小型化・薄型化を実現しつつ、SAW素子50を良好に駆動することができる。そして、SAW素子50は封止部材40によって第1面10Aとの間で封止されるので、小型化・薄型化を実現しつつ、SAW素子50を良好に封止することができ、SAW素子50を良好に駆動することができる。   As described above, the SAW element 50 is provided on the first surface 10A side of the semiconductor substrate 10, and the SAW element 50 is connected to the through electrode 12 that penetrates the first surface 10A and the second surface 10B. By providing an integrated circuit for driving and controlling the SAW element 50 on the second surface 10 </ b> B of the substrate 10, the SAW element 50 and the integrated circuit can be electrically connected via the through electrode 12. Therefore, the SAW element 50 can be driven satisfactorily while realizing a reduction in size and thickness of the entire SAW package 1. Since the SAW element 50 is sealed between the first surface 10A by the sealing member 40, the SAW element 50 can be satisfactorily sealed while realizing a reduction in size and thickness. 50 can be driven well.

<弾性表面波装置(第2の実施形態)>
SAWパッケージ1の第2の実施形態について図13を参照しながら説明する。ここで、以下の説明において、上述した実施形態と同一又は同等の構成部分については同一の符号を付し、その説明を簡略もしくは省略する。
<Surface Acoustic Wave Device (Second Embodiment)>
A second embodiment of the SAW package 1 will be described with reference to FIG. Here, in the following description, the same or equivalent components as those in the above-described embodiment are denoted by the same reference numerals, and the description thereof is simplified or omitted.

本実施形態の特徴的な部分は、SAW素子50は、半導体基板10の第1面10A上に形成されておらず、その第1面10Aと対向する封止部材40の第3面40A上に、第1面10Aとは離れて設けられている点にある。本実施形態においては、半導体基板10とは別の部材にSAW素子50を設けることにより、半導体基板10に掛かる熱応力、膜応力の影響を受けにくいため、良好な特性を得ることができる。この場合、封止部材40は、シリコン基板、水晶基板、シリコン及びダイヤを含む基板によって構成されている。そして、封止部材40の第3面40A上に予めSAW素子50を形成しておき、その後、半導体基板10の第1面10Aより突出するようにして設けられた貫通電極12の一端部と、封止部材40の第3面40A上に形成されたSAW素子50の端子51とが電気的に接続されるように、半導体基板10と封止部材40とが接着剤層30を介して接合される。
貫通電極12の一端部及び端子51は、金属接続しやすいように、金などの表面処理、あるいはロウ材を表面に設けることが好ましい。あるいは、貫通電極12の一端部と端子51とは、接着剤層30の収縮による圧接でもよい。なお、封止部材40上にSAW素子50を形成する場合には、封止部材40を形成するための大きなシリコン基板上にSAW素子50を予め複数設けた後、形成されたSAW素子50毎に切断(ダイシング)する構成を採用可能である。また本実施形態においても、最終工程でダイシングする形態の他に、適切な工程(途中工程)で個片化するようにしてもよい。
A characteristic part of the present embodiment is that the SAW element 50 is not formed on the first surface 10A of the semiconductor substrate 10, but on the third surface 40A of the sealing member 40 facing the first surface 10A. The first surface 10A is provided apart from the first surface 10A. In the present embodiment, by providing the SAW element 50 on a member different from the semiconductor substrate 10, it is difficult to be affected by thermal stress and film stress applied to the semiconductor substrate 10, so that favorable characteristics can be obtained. In this case, the sealing member 40 is composed of a silicon substrate, a quartz substrate, a substrate including silicon and diamond. Then, the SAW element 50 is formed in advance on the third surface 40A of the sealing member 40, and then one end portion of the through electrode 12 provided so as to protrude from the first surface 10A of the semiconductor substrate 10, The semiconductor substrate 10 and the sealing member 40 are bonded via the adhesive layer 30 so that the terminal 51 of the SAW element 50 formed on the third surface 40A of the sealing member 40 is electrically connected. The
One end portion of the through electrode 12 and the terminal 51 are preferably provided with a surface treatment such as gold or a brazing material on the surface so as to facilitate metal connection. Alternatively, the one end portion of the through electrode 12 and the terminal 51 may be pressed by contraction of the adhesive layer 30. In addition, when forming the SAW element 50 on the sealing member 40, after providing a plurality of SAW elements 50 in advance on a large silicon substrate for forming the sealing member 40, each SAW element 50 is formed. A configuration for cutting (dicing) can be adopted. Also in this embodiment, in addition to the form of dicing in the final process, it may be separated into pieces in an appropriate process (intermediate process).

なお、封止部材40をガラス基板によって構成した場合、そのガラス基板からなる封止部材40をダイシング(切断)する際には、図12を参照して説明したダイシング装置110によってダイシングすることもできるし、レーザを照射することによってダイシングすることもできるし、ドライエッチング又はウエットエッチングの手法を用いてダイシングすることもできる。   In addition, when the sealing member 40 is comprised by the glass substrate, when dicing (cutting | disconnecting) the sealing member 40 which consists of the glass substrate, it can also dice with the dicing apparatus 110 demonstrated with reference to FIG. In addition, dicing can be performed by irradiating a laser, or dicing can be performed using a dry etching or wet etching technique.

<弾性表面波装置(第3の実施形態)>
図14はSAWパッケージ1の第3の実施形態を示す図である。本実施形態における特徴的な部分は、半導体基板10の第1面10Aと封止部材40との間に設けられた第2基板80に、SAW素子50を設けた点にある。本実施形態においても、半導体基板10とは別の部材にSAW素子50を設けることにより、半導体基板10に掛かる熱応力、膜応力の影響を受けにくいため、良好な特性を得ることができる。SAW素子50は、第2基板80のうち、半導体基板10の第1面10Aに対向する面80Aに設けられる。第2基板80は、シリコン基板、水晶基板、及びシリコンとダイヤとを含む基板によって構成されている。第2基板80上にSAW素子50を形成する場合には、第2基板80を形成するための大きなシリコン基板上にSAW素子50を予め複数設けた後、形成されたSAW素子50毎に切断(ダイシング)する構成を採用可能である。また本実施形態においても、最終工程でダイシングする形態の他に、適切な工程(途中工程)で個片化するようにしてもよい。そして、半導体基板10の第1面10Aより突出するようにして設けられた貫通電極12の一端部と、第2基板80の面80A上に形成されたSAW素子50の端子51とが電気的に接続される。本実施形態においても、貫通電極12の一端部及び端子51は、金属接続しやすいように、金などの表面処理、あるいはロウ材を表面に設けることが好ましい。あるいは、貫通電極12の一端部と端子51とは、接着剤層30の収縮による圧接でもよい。その後、半導体基板10と封止部材40とが接着剤層30を介して接合され、半導体基板10と封止部材40と接着剤層30とで囲まれた内部空間60に、SAW素子50を有する第2基板80が配置される。
<Surface Acoustic Wave Device (Third Embodiment)>
FIG. 14 is a diagram showing a third embodiment of the SAW package 1. A characteristic part in the present embodiment is that the SAW element 50 is provided on the second substrate 80 provided between the first surface 10A of the semiconductor substrate 10 and the sealing member 40. Also in the present embodiment, by providing the SAW element 50 on a member different from the semiconductor substrate 10, it is difficult to be affected by thermal stress and film stress applied to the semiconductor substrate 10, so that good characteristics can be obtained. The SAW element 50 is provided on the surface 80A of the second substrate 80 that faces the first surface 10A of the semiconductor substrate 10. The second substrate 80 is constituted by a silicon substrate, a quartz substrate, and a substrate including silicon and diamond. In the case of forming the SAW element 50 on the second substrate 80, a plurality of SAW elements 50 are provided in advance on a large silicon substrate for forming the second substrate 80, and then each SAW element 50 formed is cut ( Dicing) can be adopted. Also in this embodiment, in addition to the form of dicing in the final process, it may be separated into pieces in an appropriate process (intermediate process). Then, one end of the through electrode 12 provided so as to protrude from the first surface 10A of the semiconductor substrate 10 and the terminal 51 of the SAW element 50 formed on the surface 80A of the second substrate 80 are electrically connected. Connected. Also in the present embodiment, it is preferable that the one end portion of the through electrode 12 and the terminal 51 are provided with a surface treatment such as gold or a brazing material on the surface so as to facilitate metal connection. Alternatively, the one end portion of the through electrode 12 and the terminal 51 may be pressed by contraction of the adhesive layer 30. Thereafter, the semiconductor substrate 10 and the sealing member 40 are joined via the adhesive layer 30, and the SAW element 50 is provided in the internal space 60 surrounded by the semiconductor substrate 10, the sealing member 40, and the adhesive layer 30. A second substrate 80 is disposed.

なお、上述した第1〜第3の実施形態においては、電子素子として、弾性表面波素子に適用した場合を例にして説明したが、電子素子としては、弾性表面波素子に限らず、封止を必要とする素子、例えば、水晶振動子、圧電振動子、圧電音叉等であってもよい。   In the first to third embodiments described above, the case where the electronic element is applied to a surface acoustic wave element has been described as an example. However, the electronic element is not limited to a surface acoustic wave element, and is sealed. For example, a crystal resonator, a piezoelectric resonator, a piezoelectric tuning fork, or the like may be used.

<電気機器>
図15は、上述したSAWパッケージ1を搭載した電子機器の一例を示す図であって、携帯電話300を示す図である。小型化・薄型化が実現された本発明のSAWパッケージ1を搭載したので、小型化を実現された携帯電話300が実現される。
<Electrical equipment>
FIG. 15 is a diagram illustrating an example of an electronic device on which the above-described SAW package 1 is mounted, and is a diagram illustrating a mobile phone 300. Since the SAW package 1 of the present invention that has been downsized and thinned is mounted, the mobile phone 300 that has been downsized can be realized.

1…弾性表面波装置(電子部品、SAWパッケージ)、10…半導体基板、10A…第1面、10B…第2面、12…貫通電極、20…バンプ(接続端子)、40…封止部材(第2部材)、40A…第3面、50…弾性表面波素子(電子素子、SAW素子)、80…第2基板(第2部材)、80A…面(第3面)、300…携帯電話(電子機器)、P…プリント配線板(回路基板) DESCRIPTION OF SYMBOLS 1 ... Surface acoustic wave apparatus (electronic component, SAW package), 10 ... Semiconductor substrate, 10A ... 1st surface, 10B ... 2nd surface, 12 ... Through-electrode, 20 ... Bump (connection terminal), 40 ... Sealing member ( (Second member), 40A ... third surface, 50 ... surface acoustic wave element (electronic element, SAW element), 80 ... second substrate (second member), 80A ... surface (third surface), 300 ... mobile phone ( Electronic equipment), P ... Printed wiring board (circuit board)

Claims (6)

第1面と前記第1面とは反対側の第2面とを有する半導体基板と、
記第1に設けられた電子素子と、
記第2に設けられた集積回路と、
前記第1面と前記第2面とを貫通する貫通電極と、
前記集積回路に電気的に接続され、記第2面に設けられた電極と、
少なくとも前記集積回路を覆うように設けられた絶縁層と、
前記絶縁層に設けられた外部電極と、を備え、
前記貫通電極の前記第1面側の端部が、前記電子素子と電気的に接続され、
前記貫通電極の前記第2面側の端部が、前記電極に積層して電気的に接続され、
前記貫通電極が、前記半導体基板の面方向から見て、前記外部電極の中心及び前記集積回路より前記半導体基板の外周に近い側に設けられていることを特徴とする電子部品。
A semiconductor substrate having a first surface and a second surface opposite to the first surface;
An electronic element provided in front Symbol first surface,
An integrated circuit provided before Symbol second surface,
A through electrode penetrating the second surface to the first surface,
An electrode being electrically connected, provided in front Symbol second side to the integrated circuit,
An insulating layer provided to cover at least the integrated circuit;
An external electrode provided on the insulating layer,
An end of the through electrode on the first surface side is electrically connected to the electronic element,
An end portion on the second surface side of the through electrode is laminated and electrically connected to the electrode ,
The electronic component , wherein the through electrode is provided on a side closer to the outer periphery of the semiconductor substrate than the center of the external electrode and the integrated circuit when viewed from the surface direction of the semiconductor substrate .
第1面と及び前記第1面とは反対側の第2面とを有する半導体基板と、
記第2に設けられた集積回路と、
前記第1面と離れて対向する第3面を有する封止部材と、
前記第1面から前記第2面までを貫通する貫通電極と、
前記集積回路に電気的に接続され、記第2に設けられた電極と、
少なくとも前記集積回路を覆うように設けられた絶縁層と、
前記絶縁層に設けられた外部電極と、
記第3に設けられ、記第1面と記第3面との間に封止された電子素子と、を備え、
前記第1面より突出した前記貫通電極の前記第1面側の端部が、前記電子素子と電気的に接続され、
前記貫通電極の前記第2面側の端部が、前記電極に積層して電気的に接続され、
前記貫通電極が、前記半導体基板の面方向から見て、前記外部電極の中心及び前記集積回路よりも前記半導体基板の外周に近い側に設けられていることを特徴とする電子部品。
A semiconductor substrate having a first surface and a second surface opposite to the first surface;
An integrated circuit provided before Symbol second surface,
A sealing member having a third surface facing away from the first surface;
A through electrode penetrating from the first surface to the second surface,
An electrode being electrically connected, provided in front Symbol second side to the integrated circuit,
An insulating layer provided to cover at least the integrated circuit;
An external electrode provided on the insulating layer;
Provided in front Symbol third surface, and an electronic element sealed between the front Symbol first side and front Symbol third surface,
An end on the first surface side of the through electrode protruding from the first surface is electrically connected to the electronic element,
An end portion on the second surface side of the through electrode is laminated and electrically connected to the electrode ,
The electronic component , wherein the through electrode is provided closer to the outer periphery of the semiconductor substrate than the center of the external electrode and the integrated circuit when viewed from the surface direction of the semiconductor substrate .
絶縁膜は、貫通孔の内壁に設けられ、
前記貫通電極は、前記絶縁膜により囲まれた内部に充填された導電材料を有することを特徴とする請求項1又は2に記載の電子部品。
The insulating film is provided on the inner wall of the through hole,
3. The electronic component according to claim 1 , wherein the through electrode has a conductive material filled inside the insulating film .
前記絶縁膜は、樹脂膜であることを特徴とする請求項3記載の電子部品。   The electronic component according to claim 3, wherein the insulating film is a resin film. 請求項1〜4のいずれか一項に記載の電子部品が実装された回路基板。   The circuit board by which the electronic component as described in any one of Claims 1-4 was mounted. 請求項1〜4のいずれか一項に記載の電子部品を有する電子機器。   The electronic device which has an electronic component as described in any one of Claims 1-4.
JP2011104604A 2004-09-13 2011-05-09 Manufacturing method of electronic parts Expired - Fee Related JP5170282B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011104604A JP5170282B2 (en) 2004-09-13 2011-05-09 Manufacturing method of electronic parts

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004265189 2004-09-13
JP2004265189 2004-09-13
JP2011104604A JP5170282B2 (en) 2004-09-13 2011-05-09 Manufacturing method of electronic parts

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008141522A Division JP2008219943A (en) 2004-09-13 2008-05-29 Method for manufacturing electronic component

Publications (2)

Publication Number Publication Date
JP2011160476A JP2011160476A (en) 2011-08-18
JP5170282B2 true JP5170282B2 (en) 2013-03-27

Family

ID=36605686

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008141522A Pending JP2008219943A (en) 2004-09-13 2008-05-29 Method for manufacturing electronic component
JP2011104604A Expired - Fee Related JP5170282B2 (en) 2004-09-13 2011-05-09 Manufacturing method of electronic parts

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2008141522A Pending JP2008219943A (en) 2004-09-13 2008-05-29 Method for manufacturing electronic component

Country Status (2)

Country Link
JP (2) JP2008219943A (en)
CN (1) CN100525097C (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4311376B2 (en) 2005-06-08 2009-08-12 セイコーエプソン株式会社 Semiconductor device, semiconductor device manufacturing method, electronic component, circuit board, and electronic apparatus
JP2009194091A (en) * 2008-02-13 2009-08-27 Seiko Instruments Inc Electronic component, electronic equipment, and base member manufacturing method
US8991022B2 (en) 2009-01-07 2015-03-31 Daishinku Corporation Method for manufacturing piezoelectric resonator device
JP5471987B2 (en) * 2010-09-07 2014-04-16 株式会社大真空 Electronic component package sealing member, electronic component package, and method of manufacturing electronic component package sealing member
CN111566933B (en) * 2017-12-22 2023-04-04 株式会社村田制作所 Elastic wave device, high-frequency front-end circuit, communication device, and method for manufacturing elastic wave device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01289136A (en) * 1988-05-16 1989-11-21 Mitsubishi Electric Corp Manufacture of semiconductor device
US5448014A (en) * 1993-01-27 1995-09-05 Trw Inc. Mass simultaneous sealing and electrical connection of electronic devices
JP2000134037A (en) * 1998-10-21 2000-05-12 Nippon Dempa Kogyo Co Ltd Surface mount crystal oscillator
EP1360762A1 (en) * 2001-01-18 2003-11-12 Infineon Technologies AG Filter devices and method for fabricating filter devices
JP2003078389A (en) * 2001-08-31 2003-03-14 Matsushita Electric Ind Co Ltd Surface acoustic wave device and its manufacturing method
JP2003229473A (en) * 2002-02-04 2003-08-15 Sony Corp Processing method for semiconductor wafer and wafer carrier used therefor
JP4766831B2 (en) * 2002-11-26 2011-09-07 株式会社村田製作所 Manufacturing method of electronic parts
JP4221756B2 (en) * 2002-12-27 2009-02-12 セイコーエプソン株式会社 Piezoelectric oscillator and manufacturing method thereof
JP2004221351A (en) * 2003-01-15 2004-08-05 Seiko Epson Corp Semiconductor device and its manufacturing method, circuit board, and electronic apparatus
JP4322508B2 (en) * 2003-01-15 2009-09-02 新光電気工業株式会社 Manufacturing method of semiconductor device
JP2006109400A (en) * 2004-09-13 2006-04-20 Seiko Epson Corp Electronic component, circuit board, electronic apparatus, and method for manufacturing the electronic component

Also Published As

Publication number Publication date
CN100525097C (en) 2009-08-05
JP2011160476A (en) 2011-08-18
CN1750394A (en) 2006-03-22
JP2008219943A (en) 2008-09-18

Similar Documents

Publication Publication Date Title
US10636726B2 (en) Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus
JP2006109400A (en) Electronic component, circuit board, electronic apparatus, and method for manufacturing the electronic component
JP5170282B2 (en) Manufacturing method of electronic parts
JP5569473B2 (en) Electronic components, circuit boards and electronic equipment
JP2008211806A (en) Semiconductor device, method of manufacturing same, electronic component, circuit board, and electronic device
JP5773027B2 (en) Electronic components and electronic equipment
JP5516511B2 (en) Electronic components, circuit boards and electronic equipment

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110608

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110608

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110609

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120127

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120402

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121217

R150 Certificate of patent or registration of utility model

Ref document number: 5170282

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees