JP2008211806A - Semiconductor device, method of manufacturing same, electronic component, circuit board, and electronic device - Google Patents
Semiconductor device, method of manufacturing same, electronic component, circuit board, and electronic device Download PDFInfo
- Publication number
- JP2008211806A JP2008211806A JP2008056820A JP2008056820A JP2008211806A JP 2008211806 A JP2008211806 A JP 2008211806A JP 2008056820 A JP2008056820 A JP 2008056820A JP 2008056820 A JP2008056820 A JP 2008056820A JP 2008211806 A JP2008211806 A JP 2008211806A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor substrate
- electrically connected
- electronic
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
Description
本発明は、半導体装置、半導体装置の製造方法、電子部品、回路基板及び電子機器に関する。 The present invention relates to a semiconductor device, a semiconductor device manufacturing method, an electronic component, a circuit board, and an electronic apparatus.
近年、携帯電話やテレビ受像機等の電子機器において、例えば、共振子や帯域フィルタ等として弾性表面波素子(以下、適宜「SAW(Surface Acoustic Wave)素子」と称する)を備えた電子部品が使用されている。下記特許文献1、2にはSAW素子を備えた電子部品に関する技術の一例が開示されている。特許文献1には、SAW素子とそのSAW素子を駆動制御する集積回路とを同一の空間に配置した電子部品のパッケージに関する技術が開示されている。また、特許文献2には、SAW素子を第1基板に実装し、集積回路を第2基板に実装した電子部品のパッケージに関する技術が開示されている。
ところで、SAW素子を備えた電子部品が実装される電子機器の小型化の要求に伴って、SAW素子等の電子素子が実装される半導体装置や電子素子が実装された電子部品自体の小型化も要求されている。しかしながら、上述の特許文献1の構成では、SAW素子と集積回路とを並列に配置する構成であるため、小型化が困難である。同様に、特許文献2の構成では、SAW素子を実装した第1基板と集積回路を実装した第2基板とを重ねるように配置する構成であるため、薄型化(小型化)が困難である。
By the way, along with the demand for downsizing of electronic devices on which electronic parts equipped with SAW elements are mounted, downsizing of semiconductor devices on which electronic elements such as SAW elements are mounted and electronic parts themselves on which electronic elements are mounted are also downsized. It is requested. However, in the configuration of
また、SAW素子を備えた電子部品のみならず、特に水晶振動子、圧電振動子、圧電音叉等の気密封止が必要な電子素子を備えた電子部品の小型化も要求される。 Further, not only electronic components including SAW elements but also electronic components including electronic elements that require hermetic sealing such as crystal resonators, piezoelectric resonators, and piezoelectric tuning forks are required to be downsized.
本発明は、上記の課題を解決するためになされたものであって、小型化,薄型化及び高機能化を実現することが可能な半導体装置、半導体装置の製造方法、電子部品、回路基板及び電子機器を提供することを目的とする。 The present invention has been made to solve the above-described problem, and is capable of realizing miniaturization, thinning, and high functionality, a semiconductor device manufacturing method, an electronic component, a circuit board, and a semiconductor device. An object is to provide electronic equipment.
上記目的を達成するために、本発明は、以下の手段を提供する。
本発明の半導体装置は、半導体基板と、前記半導体基板の第1の面に設けられた外部接続端子と、前記半導体基板の第1の面に設けられるとともに、前記外部接続端子と電気的に接続された第1電極と、前記半導体基板の第1の面と対向する第2の面に設けられる電子素子と電気的に接続される第2電極と、前記半導体基板の第2の面に設けられるとともに、前記第2電極に至る溝と、該溝の内部に設けられるとともに、前記第2電極の裏面と電気的に接続された導電部とを備えることを特徴とする。
In order to achieve the above object, the present invention provides the following means.
The semiconductor device of the present invention is provided on the first surface of the semiconductor substrate, the external connection terminal provided on the first surface of the semiconductor substrate, and electrically connected to the external connection terminal. A first electrode, a second electrode electrically connected to an electronic element provided on a second surface opposite to the first surface of the semiconductor substrate, and a second surface of the semiconductor substrate. In addition, a groove reaching the second electrode and a conductive portion provided inside the groove and electrically connected to the back surface of the second electrode are provided.
本発明に係る半導体装置では、第2電極に至る溝の内部に導電部を形成することにより、第2電極が導電部を介して電子素子と電気的に接続することが可能となり、また、第1電極が外部接続端子と電気的に接続されているため、外部機器(例えば、回路基板)等と接続可能な半導体装置全体の小型化,薄型化及び高機能化を実現することが可能となる。 In the semiconductor device according to the present invention, by forming the conductive portion inside the groove reaching the second electrode, the second electrode can be electrically connected to the electronic element through the conductive portion. Since one electrode is electrically connected to an external connection terminal, it is possible to achieve downsizing, thinning, and high functionality of the entire semiconductor device that can be connected to an external device (for example, a circuit board). .
また、本発明の半導体装置は、前記半導体基板の第1の面に設けられるとともに、前記第1電極と前記外部接続端子とを電気的に接続させる配線と、前記半導体基板と前記外部接続端子との間に設けられた応力緩和層とを備えることが好ましい。 The semiconductor device of the present invention is provided on the first surface of the semiconductor substrate, and electrically connects the first electrode and the external connection terminal; the semiconductor substrate and the external connection terminal; It is preferable to provide the stress relaxation layer provided between these.
本発明に係る半導体装置では、配線を介して第1電極と外部接続端子とを電気的に接続させることにより、半導体装置に再配置配線が形成されるので、外部接続端子の形状,配置の自由度が広がる。また、応力緩和層を設けることにより、外部機器等と半導体装置との接続信頼性が高いものとなる。 In the semiconductor device according to the present invention, since the rearrangement wiring is formed in the semiconductor device by electrically connecting the first electrode and the external connection terminal via the wiring, the shape and arrangement of the external connection terminal are free. The degree spreads. Further, by providing the stress relaxation layer, the connection reliability between the external device and the semiconductor device becomes high.
また、本発明の半導体装置は、前記第2電極の表面には、前記配線と同一の材料の金属膜が設けられていることが好ましい。
本発明に係る半導体装置では、一般的に配線の材料としては、耐腐食性の高い材料が用いられている。したがって、第2電極の表面にも配線と同一の材料の金属膜を設けることにより、第2電極の表面の腐食を防止することができるので、電気的不良の発生を防止することが可能となる。
In the semiconductor device of the present invention, it is preferable that a metal film of the same material as the wiring is provided on the surface of the second electrode.
In the semiconductor device according to the present invention, a material having high corrosion resistance is generally used as a wiring material. Therefore, by providing a metal film of the same material as the wiring on the surface of the second electrode, it is possible to prevent corrosion of the surface of the second electrode, and thus it is possible to prevent the occurrence of electrical defects. .
また、本発明の半導体装置は、前記半導体基板の第2の面に、前記導電部と電気的に接続された他面電極を備えることが好ましい。
本発明に係る半導体装置では、導電部と電気的に接続された他面電極を備えることにより、例えば、電子素子の電極形状に応じた他面電極を形成することで、電子素子との接続形態(実装形態)の設計の自由度を向上させることができる。
Moreover, it is preferable that the semiconductor device of this invention is provided with the other surface electrode electrically connected with the said electroconductive part in the 2nd surface of the said semiconductor substrate.
In the semiconductor device according to the present invention, by providing the other surface electrode electrically connected to the conductive portion, for example, by forming the other surface electrode according to the electrode shape of the electronic element, the connection form with the electronic element The degree of freedom in designing (mounting form) can be improved.
また、本発明の半導体装置の製造方法は、半導体基板の第1の面に第1電極を形成する工程と、前記半導体基板の第1の面に第2電極を形成する工程と、前記半導体基板上に前記第1電極と前記外部接続端子とを電気的に接続する配線を形成する工程と、前記半導体基板と前記外部接続端子との間に応力緩和層を形成する工程と、前記半導体基板の第1の面に対向する第2の面から前記第2電極に向かって前記半導体基板に溝を形成する工程と、前記溝の側壁に絶縁膜を形成する工程と、前記溝に前記電子素子と前記第2電極とを電気的に接続する導電部を形成する工程とを有することを特徴とする。 According to another aspect of the present invention, there is provided a method for manufacturing a semiconductor device, the step of forming a first electrode on a first surface of a semiconductor substrate, the step of forming a second electrode on the first surface of the semiconductor substrate, and the semiconductor substrate. Forming a wiring for electrically connecting the first electrode and the external connection terminal thereon; forming a stress relaxation layer between the semiconductor substrate and the external connection terminal; and A step of forming a groove in the semiconductor substrate from the second surface facing the first surface toward the second electrode, a step of forming an insulating film on a side wall of the groove, and the electronic element in the groove Forming a conductive portion electrically connecting the second electrode.
本発明に係る半導体装置の製造方法では、第2電極が形成されていない半導体基板の第2の面から溝を形成するため、第2電極と電気的に接続させる導電部を形成し易い。また、溝の側壁に絶縁膜を形成した後、溝に第2電極と電気的に接続された導電部を形成するので、導電部と半導体基板とは良好に絶縁が取れた状態になるため、第2電極から導電部を介して電子素子に正確に電圧を供給することができ、電子素子を良好に駆動させることが可能となる。 In the method for manufacturing a semiconductor device according to the present invention, since the groove is formed from the second surface of the semiconductor substrate on which the second electrode is not formed, it is easy to form a conductive portion that is electrically connected to the second electrode. In addition, after forming the insulating film on the side wall of the groove, a conductive portion electrically connected to the second electrode is formed in the groove, so that the conductive portion and the semiconductor substrate are in a well-insulated state. The voltage can be accurately supplied from the second electrode to the electronic element through the conductive portion, and the electronic element can be driven satisfactorily.
また、本発明の半導体装置の製造方法は、前記溝を形成する工程は、フォトリソグラフィ法及びエッチング法を用いることが好ましい。
本発明に係る半導体装置の製造方法では、シリコン基板に溝をフォトリソグラフィ及びエッチングにより形成するため、高精度に形成することができる。
In the method for manufacturing a semiconductor device of the present invention, it is preferable that the step of forming the groove uses a photolithography method and an etching method.
In the method for manufacturing a semiconductor device according to the present invention, since the groove is formed in the silicon substrate by photolithography and etching, it can be formed with high accuracy.
また、本発明の半導体装置の製造方法は、前記半導体装置の第2の面に設けられる他面電極と、前記導電部とを一体に形成することが好ましい。
本発明に係る半導体装置の製造方法では、他面電極と導電部とを一体に形成することにより、効率良く半導体装置を製造することができ、半導体装置の低コスト化を実現することが可能となる。
In the method for manufacturing a semiconductor device of the present invention, it is preferable that the other surface electrode provided on the second surface of the semiconductor device and the conductive portion are integrally formed.
In the method for manufacturing a semiconductor device according to the present invention, it is possible to manufacture the semiconductor device efficiently by integrally forming the other surface electrode and the conductive portion, and to realize cost reduction of the semiconductor device. Become.
また、本発明の半導体装置の製造方法は、前記半導体装置を同一の基板に複数同時に形成した後、前記基板を前記半導体装置毎に切断することが好ましい。
本発明に係る半導体装置の製造方法では、基板上に複数の半導体装置を同時に形成し、その後、その基板を半導体装置毎に切断することで、効率良く半導体装置を製造することができ、半導体装置の低コスト化を実現できる。
In the method of manufacturing a semiconductor device according to the present invention, it is preferable that a plurality of the semiconductor devices are simultaneously formed on the same substrate, and then the substrate is cut for each of the semiconductor devices.
In the method for manufacturing a semiconductor device according to the present invention, a semiconductor device can be efficiently manufactured by simultaneously forming a plurality of semiconductor devices on a substrate and then cutting the substrate for each semiconductor device. Cost reduction.
本発明の電子部品は、半導体基板と、前記半導体基板の第1の面に設けられた外部接続端子と、前記半導体基板の第1の面に設けられるとともに、前記外部接続端子と電気的に接続された第1電極と、前記半導体基板の第1の面と対向する第2の面に設けられる電子素子と電気的に接続される第2電極と、前記半導体基板の第2の面に設けられるとともに、前記第2電極に至る溝と、該溝の内部に設けられるとともに、前記第2電極の裏面と電気的に接続された導電部と、前記半導体基板の第2の面に設けられ、前記導電部と電気的に接続された電子素子と、前記電子素子を封止する封止部材とを備えることを特徴とする。 The electronic component of the present invention is provided on the first surface of the semiconductor substrate, the external connection terminal provided on the first surface of the semiconductor substrate, and electrically connected to the external connection terminal. A first electrode, a second electrode electrically connected to an electronic element provided on a second surface opposite to the first surface of the semiconductor substrate, and a second surface of the semiconductor substrate. And a groove extending to the second electrode, provided in the groove, a conductive portion electrically connected to the back surface of the second electrode, and provided on the second surface of the semiconductor substrate, An electronic element electrically connected to the conductive portion and a sealing member that seals the electronic element are provided.
本発明に係る電子部品では、半導体基板の第2の面に電子素子を設け、この電子素子と導電部とを電気的に接続させることにより、第2電極が導電部を介して電子素子と電気的に接続することが可能となる。また、第1電極が外部接続端子と電気的に接続しているため、外部機器等と接続可能な電子部品全体の小型化及び薄型化を実現することが可能となる。さらに、電子素子は封止部材によって封止されているので、電子部品全体の小型化及び薄型化を実現しつつ、電子素子を良好に駆動させることが可能となる。 In the electronic component according to the present invention, an electronic element is provided on the second surface of the semiconductor substrate, and the electronic element is electrically connected to the conductive portion, whereby the second electrode is electrically connected to the electronic element through the conductive portion. Can be connected to each other. In addition, since the first electrode is electrically connected to the external connection terminal, it is possible to reduce the size and thickness of the entire electronic component that can be connected to an external device or the like. Furthermore, since the electronic element is sealed by the sealing member, it is possible to drive the electronic element satisfactorily while realizing a reduction in size and thickness of the entire electronic component.
また、本発明の電子部品は、前記封止部材が前記半導体基板の第2の面から離間されて配置されるとともに、前記電子素子が前記封止部材側に設けられていることが好ましい。 In the electronic component according to the aspect of the invention, it is preferable that the sealing member is disposed apart from the second surface of the semiconductor substrate, and the electronic element is provided on the sealing member side.
本発明に係る電子部品では、電子素子が封止部材側に設けられているため、電子素子と導電部とを電気的に接続させることで、電子素子の封止を行うことができる。したがって、簡易な構成により、封止された電子部品を得ることが可能となる。 In the electronic component according to the present invention, since the electronic element is provided on the sealing member side, the electronic element can be sealed by electrically connecting the electronic element and the conductive portion. Therefore, a sealed electronic component can be obtained with a simple configuration.
また、本発明の電子部品は、前記半導体基板の第2の面と前記半導体基板の第2の面から離間されて配置された前記封止部材との間に支持基板が設けられ、前記電子素子が、前記支持基板上に設けられていることが好ましい。 In the electronic component of the present invention, a support substrate is provided between the second surface of the semiconductor substrate and the sealing member that is disposed apart from the second surface of the semiconductor substrate, and the electronic element Is preferably provided on the support substrate.
本発明に係る電子部品では、支持基板に電子素子が設けられているため、電子素子を良好に支持した状態で電子素子と導電部とを電気的に接続させることができる。したがって、電子素子を良好に駆動させることができる。 In the electronic component according to the present invention, since the electronic element is provided on the support substrate, the electronic element and the conductive portion can be electrically connected in a state where the electronic element is favorably supported. Therefore, the electronic element can be driven satisfactorily.
また、本発明の電子部品は、前記電子素子が、前記半導体基板の第2の面から離間されて配置された支持基板に保持され、前記封止部材が、前記支持基板に保持された電子素子を封止するとともに、前記電子素子と電気的に接続された電子素子電極を備えることが好ましい。 In the electronic component of the present invention, the electronic element is held on a support substrate that is spaced apart from the second surface of the semiconductor substrate, and the sealing member is held on the support substrate. It is preferable to provide an electronic device electrode electrically connected to the electronic device.
本発明に係る電子部品では、支持基板に保持された電子素子が封止部材により封止されているため、封止部材に設けられた電子素子電極と導電部とを電気的に接続させることにより、小型化,薄型化を実現しつつ、電子素子を良好に駆動させることができる。 In the electronic component according to the present invention, since the electronic element held on the support substrate is sealed by the sealing member, the electronic element electrode provided on the sealing member is electrically connected to the conductive portion. Thus, it is possible to drive the electronic element satisfactorily while realizing miniaturization and thinning.
前記半導体基板の第2の面に、前記導電部と前記電子素子とを電気的に接続させた他面電極を備えることが好ましい。
本発明に係る電子部品では、導電部と電子素子とを電気的に接続させた他面電極を備えることにより、例えば、電子素子の電極形状に応じた他面電極を形成することで、電子素子と第2電極との導通状態を良好にすることが可能となる。
It is preferable that the second surface of the semiconductor substrate includes an other surface electrode in which the conductive portion and the electronic element are electrically connected.
In the electronic component according to the present invention, by providing the other surface electrode in which the conductive portion and the electronic element are electrically connected, for example, by forming the other surface electrode according to the electrode shape of the electronic element, the electronic device It is possible to improve the conduction state between the first electrode and the second electrode.
本発明の回路基板は、上記の電子部品が実装されていることを特徴とする。
本発明に係る回路基板では、小型化・薄型化が実現された電子部品が実装された回路基板(プリント配線板等)を提供することができる。したがって、この回路基板を電子機器等に実装した際にも、電子機器全体の大型化を防止することができる。
The circuit board of the present invention is characterized in that the electronic component described above is mounted.
With the circuit board according to the present invention, it is possible to provide a circuit board (printed wiring board or the like) on which electronic components that have been reduced in size and thickness are mounted. Therefore, even when this circuit board is mounted on an electronic device or the like, it is possible to prevent the entire electronic device from becoming large.
本発明の電子機器は、上記の電子部品が実装されていることを特徴とする。
本発明に係る電子機器では、小型化・薄型化が実現された電子部品が実装された電子機器を提供することができる。したがって、小型化された電子機器を得ることができる。
An electronic apparatus according to the present invention is characterized in that the electronic component described above is mounted.
The electronic device according to the present invention can provide an electronic device on which an electronic component that has been reduced in size and thickness is mounted. Therefore, a miniaturized electronic device can be obtained.
[半導体装置の一実施形態]
次に、本発明の半導体装置の一実施形態について、図1から図6を参照して説明する。
本実施形態に係る半導体装置1は、図1に示すように、シリコン基板(半導体基板)10と、シリコン基板10の第1の面10aに形成され、外部機器であるプリント配線板(回路基板)Pに電気的に接続される接続部20とを備えている。
[One Embodiment of Semiconductor Device]
Next, an embodiment of the semiconductor device of the present invention will be described with reference to FIGS.
As shown in FIG. 1, the
シリコン基板10は、図1に示すように、第1の面10aから対向する第2の面10bに第2電極23に至る溝11が形成されており、この溝11の内部には導電性材料が充填された導電部12が設けられている。また、溝11の側壁には絶縁膜13が設けられており、導電部12とシリコン基板10とは電気的に絶縁されている。
また、シリコン基板10の第2の面10bの表面には、溝11が形成された領域以外の領域に裏面絶縁層14が形成されている。この裏面絶縁層14上には、電子素子として、例えば、弾性表面波素子「SAW(Surface Acoustic Wave)素子」の電極に応じた裏面電極(他面電極)15が、図3に示すように形成されている。
As shown in FIG. 1, the
Further, a back insulating
接続部20は、シリコン基板10の第1の面10a上に設けられた下地層21と、下地層21の複数の所定領域のそれぞれに設けられた第1電極22及び第2電極23と、これら電極22,23が設けられた領域以外の領域に設けられた第1絶縁層24と、この第1絶縁層24上に形成された配線部30とを備えている。この下地層21は、例えば酸化珪素(SiO2)、窒化珪素(Si3N4)等の絶縁性材料によって形成されている。また、第1,第2電極22,23の材料としては、チタン(Ti)、窒化チタン(TiN)、アルミニウム(Al)、銅(Cu)、あるいは、これらを含む合金等が挙げられる。
なお、シリコン基板10には、図2に示すように、複数の電極が形成されていても構わないが、本実施形態では、第1電極22及び第2電極23のみについて説明する。
また、第2電極23は、第1絶縁層24に覆われていても構わない。
なお、不図示ではあるが、下地層21の下には、例えばトランジスタ,メモリ素子を有する集積回路が形成されている。そして、この集積回路が、第1電極22及び第2電極23と電気的に接続されている。
The
Although a plurality of electrodes may be formed on the
The
Although not shown, an integrated circuit including, for example, a transistor and a memory element is formed under the
配線部30は、図1及び図2に示すように、第1絶縁層24上に設けられた第1電極22と電気的に接続された第1配線(配線)31と、第2電極23の表面に設けられた金属膜32と、この第1配線(配線)31及び金属膜32上に設けられた第2絶縁層(応力緩和層)33と、第2絶縁層33上に形成されるとともに、第1配線31と電気的に接続された第2配線(配線)34と、第2配線34上に形成された第3絶縁層35とを備えている。また、第1配線31の一部が第2絶縁層33より露出してランド部36を形成しており、このランド部36と第2配線34とが電気的に接続されている。さらに、第2配線34上にはバンプ(外部接続端子)37が設けられ、半導体装置1はこのバンプ37を介してプリント配線板Pに電気的に接続されている。また、第3絶縁層35は、第2絶縁層33上及び第2配線34上のバンプ37が形成される領域以外の領域を覆うように設けられている。
As shown in FIGS. 1 and 2, the
また、第1電極22は、第1配線31及び第2配線34を介してバンプ37と電気的に接続されている。また、第2電極23は、シリコン基板10の第1の面10a上に設けられた下地層21上に形成されとともに、溝11により一部が露出されている。これにより、この第2電極23は、第2電極23の裏面23aで溝11の内部の導電部12の一端部12aと電気的に接続されている。また、導電部12の他端部12bは、シリコン基板10の第2の面10bに設けられた裏面電極15と電気的に接続されている。すなわち、第2電極23はシリコン基板10の第2の面10bに設けられる電子素子と電気的に接続されるようになっている。
The
また、第1,第2配線31,34の材料としては、金(Au)、銅(Cu)、銀(Ag)、チタン(Ti)、タングステン(W)、チタンタングステン(TiW)、窒化チタン(TiN)、ニッケル(Ni)、ニッケルバナジウム(NiV)、クロム(Cr)、アルミニウム(Al)、パラジウム(Pd)等が挙げられる。この第1,第2配線31,34としては、上述した材料の単層構造であっても良いし、複数組み合わせて積層構造にしても良い。
また、第1,第2,第3絶縁層24,33,35は、樹脂(合成樹脂)によって形成されている。これら第1,第2,第3絶縁層24,33,35を形成するための形成材料としては、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、アクリル樹脂、フェノール樹脂、BCB(benzocyclobutene)及びPBO(polybenzoxazole)等、絶縁性がある材料であれば良い。
なお、第1絶縁層24は、酸化珪素(SiO2)、窒化珪素(Si3N4)等の絶縁性材料によって形成されていても良い。
The materials of the first and
The first, second, and third insulating
The first insulating
また、金属膜32の材料は、第1,第2配線31,34と同一の材料であることが好ましい。金属膜32の材料としては、Au、TiW、Cu、Cr、Ni、Ti、W、NiV、Al等の金属を使用することができる。また、金属膜32は、これらの金属を積層して形成することも可能である。なお、金属膜(積層構造の場合、少なくとも1層)32は、電極よりも耐腐食性の高い材料、例えばAu、TiW、Crを用いて形成することが好ましい。これにより、電極の腐食を阻止して、電気的不良の発生を防止することが可能になるからである。
The material of the
[半導体装置の製造方法]
次に、図4及び図5を参照しながら半導体装置1の製造方法について説明する。ここで、本実施形態においては、半導体装置1は同一のシリコン基板(基板)100上に複数(図6参照)同時に一括して形成されるが、簡単のため図4及び図5においては1つの半導体装置1を形成する場合が示されている。
[Method for Manufacturing Semiconductor Device]
Next, a method for manufacturing the
まず、図4(a)に示すように、シリコン基板10の第1の面10a上に下地層21を形成した後、下地層21上に第1,第2電極22,23を形成する。そして、第1,第2電極22,23上に第1絶縁層24を形成し、周知のフォトリソグラフィ法及びエッチング法により、第1,第2電極22,23を覆う絶縁材料を除去する。なお、第2電極23を覆う絶縁材料は必ずしも除去しなくても良い。次いで、第1電極22を含む第1絶縁層24上には第1配線31を形成し、第2電極23の表面には金属膜32を形成する。第1配線31の形成方法としては、例えば、TiW、Cuの順にスパッタ法により形成した後、Cuをめっき法で形成することにより行われる。
First, as shown in FIG. 4A, after forming a
次に、第1配線31及び金属膜32を覆うように第2絶縁層33を形成し、周知のフォトリソグラフィ法により、第2絶縁層33のランド部36に対応する領域が除去され、第1配線31の一部が露出されてランド部36となる。そして、ランド部36に接続するように、第2絶縁層33上に第2配線34が形成され、その後、第2絶縁層33上及び第2配線34上のバンプ37が形成される領域以外の領域を覆うように第3絶縁層35を設けることにより、図4(a)に示すような形態となる。
Next, a second insulating
次に、図4(b)に示すように、シリコン基板10の第2の面10b上にフォトレジスト40をマスクとして用い、ドライエッチングにより、第2電極23に対応したシリコン基板10及び下地層21を除去する。これにより、図4(c)に示すように、シリコン基板10の第2の面10bから、第1の面10aに設けられた第2電極23の裏面23aが露出するまでエッチングを行い、溝11を形成する。
なお、フォトレジスト40をマスクとしたが、これに限ることはなく、例えば、ハードマスクとしてSiO2膜を用いても良く、フォトレジストマスク及びハードマスクを併用しても良い。また、エッチング方法としてはドライエッチングに限らず、ウエットエッチング、レーザ加工、あるいはこれらを併用しても良い。
Next, as shown in FIG. 4B, the
Although the
次に、図5(a)に示すように、シリコン基板10の第2の面10b及び溝11の内壁に裏面絶縁層14及び絶縁膜13を形成する。裏面絶縁層14及び絶縁膜13は、電流リークの発生、酸素及び水分等による半導体基板10の浸食等を防止するために設けられ、PECVD(Plasma Enhanced Chemical Vapor Deposition)を用いて形成した正珪酸四エチル(Tetra Ethyl Ortho Silicate:Si(OC2H5)4:以下、TEOSという)、すなわちPE−TEOS、及び、オゾンCVDを用いて形成したTEOS、すなわちO3−TEOSまたはCVDを用いて形成した酸化珪素(SiO2)を用いることができる。なお、裏面絶縁層14及び絶縁膜13は、絶縁性があれば、他の物でも良く、樹脂でもよい。そして、第2電極23の裏面23a部分に設けられた絶縁膜13をドライエッチングあるいはレーザ加工により除去することで、図5(b)に示すように、溝11の側壁のみに絶縁層13が設けられた形態となる。
Next, as shown in FIG. 5A, the back
次に、電気化学プレーティング(ECP)法を用いて、溝11の内部にめっき処理が施され、その溝11の内側に導電部12を形成するための導電性材料を配置し、導電部12の一端部12aと露出した第2電極23とが、第2電極23の裏面23aで電気的に接続される。導電部12を形成するための導電性材料としては、例えば銅(Cu)を用いることができ、導電部12には銅(Cu)が埋め込まれる。本実施形態における導電部12を形成する工程には、例えば、TiN、Cuをスパッタ法で形成(積層)する工程と、Cuをめっき法で形成する工程とが含まれる。なお、TiW、Cuをスパッタ法で形成(積層)する工程と、Cuをめっき法で形成する工程とが含まれたものであってもよい。なお、導電部12の形成方法としては、上述した方法に限らず、導電ペースト、溶融金属、金属ワイヤ等を埋め込んでもよい。
また、本実施形態では、溝11の内部を導電部12で埋め込んでいるが、完全に埋め込まなくても、溝11の内壁に導電部12を設けて、第2電極23の裏面23aで電気的に接続される形態でも良い。
Next, using the electrochemical plating (ECP) method, the inside of the
Further, in the present embodiment, the inside of the
導電部12を形成した後、シリコン基板10の第2の面10bにこの導電部12と電気的に接続されるように裏面電極15を形成することにより、図5(c)に示すような形態となる。なお、裏面電極15は、導電部12と同時、すなわち、一体的に形成しても良い。次に、シリコン基板10の第1の面10a側に設けられた第2配線34上に、例えば鉛フリーはんだからなるバンプ37を搭載する。なお、バンプ37を設ける際には、はんだボールを第2配線34上に搭載する形態でもよいし、はんだペーストを第2配線34上に印刷する形態でもよい。
After the
そして、図6に示すように、ダイシング装置110によって、シリコン基板100が半導体装置1毎にダイシング(切断)される。このように、シリコン基板100上に複数の半導体装置1を略同時に形成し、その後、そのシリコン基板100を半導体装置1毎に切断することで、図1に示す半導体装置1を得ることができる。このようにして、効率良く半導体装置1を製造することができ、半導体装置1の低コスト化を実現できる。
Then, as shown in FIG. 6, the
本実施形態に係る半導体装置1によれば、第2電極23に至る溝11の内部に導電部12を形成することにより、第2電極23が、導電部12を介して電子素子と電気的に接続することが可能となり、また、第1電極22がバンプ37と電気的に接続されているため、外部機器等と接続可能な半導体装置1全体の小型化,薄型化及び高機能化を実現することが可能となる。
According to the
[電子部品の第1実施形態]
次に、上述した半導体装置1に電子素子としてSAW素子(電子素子)60が実装された電子部品50の第1実施形態について、図7を参照して説明する。なお、以下に説明する各実施形態において、上述した一実施形態に係る半導体装置1と構成を共通とする箇所には同一符号を付けて、説明を省略することにする。
本実施形態の電子部品50に用いられる半導体装置51は、裏面電極15を設けていない点以外は上述した半導体装置1と同一の構成を有している。
[First Embodiment of Electronic Component]
Next, a first embodiment of an
The
電子部品50は、図8に示すように、圧電薄膜(図示略)とこの圧電薄膜に接する櫛歯電極61とを備えている。そして、電子部品50は、図7に示すように、シリコン基板10の第2の面10b側に、導電部12の他端部12bと電気的に接続されるように、直接電子素子60が形成されている。また、不図示ではあるが、シリコン基板10の第1の面10a側には、例えばトランジスタ,メモリ素子を有する集積回路が形成されている。そして、導電部12の一端部12aが、この集積回路と第2電極23を介して電気的に接続されている。したがって、シリコン基板10の第2の面10bに設けられた電子素子60と、シリコン基板10の第1の面10a側に設けられた集積回路とが導電部12を介して電気的に接続されている。
As shown in FIG. 8, the
また、電子部品50は、シリコン基板10の第2の面10bとの間でSAW素子60を封止する封止部材52を備えている。本実施形態において封止部材52はガラス基板によって形成されているが、シリコン基板であってもよい。封止部材52は、シリコン基板10の第2の面10bから離間された位置に設けられている。シリコン基板10の第2の面10bの周縁部と封止部材52の内面52aの周縁部とは、接着剤層53により接着されている。接着剤層53は、例えばポリイミド樹脂等の合成樹脂で形成されている。そして、シリコン基板10の第2の面10bと、封止部材52の内面52aと、接着剤層53とで囲まれた内部空間55は略密閉(気密封止)されており、その内部空間55にSAW素子60が配置された構成となっている。
In addition, the
[電子部品の製造方法]
次に、電子部品50の製造方法について説明する。
まず、上述した半導体装置1の製造方法と同様の工程により、導電部12まで形成した後、シリコン基板10の第2の面10bにSAW素子60を形成する。このSAW素子60を形成する工程には、圧電薄膜を形成する工程と、圧電薄膜に接するように、図8に示すような櫛歯電極61を形成する工程と、保護膜(図示略)を形成する工程とが含まれる。さらには、SAW素子60を形成する工程には、プラズマ等をSAW素子60に照射して周波数調整を行う工程が含まれる。圧電薄膜の形成材料としては、酸化亜鉛(ZnO)、窒化アルミニウム(AlN)、ニオブ酸リチウム(LiNbO3)、タンタル酸リチウム(LiTaO3)、ニオブ酸カリウム(KNbO3)等が挙げられる。櫛歯電極61の形成材料としては、アルミニウムを含む金属が挙げられる。保護膜の形成材料としては、酸化珪素(SiO2)、窒化珪素(Si3N4)、窒化チタン(TiN)等が挙げられる。そして、形成されるSAW素子60は、シリコン基板10の第2の面10bで、導電部12の他端部12bと電気的に接続される。
[Method of manufacturing electronic parts]
Next, a method for manufacturing the
First, the
次に、シリコン基板10の第2の面10b及び封止部材52の内面52aのうち少なくとも一方に、接着剤層53を形成するための接着剤が設けられる。接着剤層53としては、例えば感光性のポリイミド接着剤等を使用することができる。そして、その接着剤層53を介して、シリコン基板10の第2の面10bと封止部材52の内面52aとが対向するように、それらシリコン基板10と封止部材52とが接合される。これにより、図7に示すような形態が得られる。
Next, an adhesive for forming the
ここで、封止は、内部空間55を真空にする真空封止、内部空間55をN2、Ar、He等の所定ガスで置換するガス置換封止等してもよい。なお、シリコン基板10と封止部材52とを接合するとき、シリコン基板10の第2の面10bの周縁部に沿って金属突起を設け、封止部材52の内面52aに、前記金属突起と接着するための金属層を設け、それら金属突起及び金属層を介してシリコン基板10と封止部材52とを接合するようにしてもよい。封止部材52にガラスを用いた場合には、封止後に、レーザー等によりSAW素子60の周波数調整が可能となる。その後、シリコン基板10の第1の面10a側に設けられた第2配線34上に、例えば鉛フリーはんだからなるバンプ37が搭載される。なお、バンプ37を設ける際には、はんだボールを第2配線34上に搭載する形態でもよいし、はんだペーストを第2配線34上に印刷する形態でもよい。
Here, the sealing may be vacuum sealing for making the
その後、この電子部品50も半導体装置1と同様に、同一のシリコン基板(基板)上に半導体装置50,SAW素子60及び封止部材52等を同時に一括して形成している。そこで、この電子部品50を半導体装置1と同様にしてダイシング装置110によって、電子部品50毎にダイシング(切断)される。これにより、電子部品50を低コストで製造できる。製造された電子部品50は、バンプ37を介してプリント配線板P等に搭載される。
Thereafter, similarly to the
本実施形態に係る電子部品50によれば、シリコン基板10の第2の面10b側にSAW素子60を設け、導電部12の他端部12bとこのSAW素子60とを接続したので、シリコン基板10の第1の面10a側にSAW素子60を駆動制御する集積回路を設けておくことで、導電部12を介してSAW素子60と集積回路とを電気的に接続することができる。したがって、電子部品50全体の小型化・薄型化を実現しつつ、SAW素子60を良好に駆動することができる。そして、SAW素子60は封止部材52によって第2の面10bとの間で封止されるので、小型化・薄型化を実現しつつ、SAW素子60を良好に封止することができ、SAW素子60を良好に駆動することができる。
According to the
[電子部品の第2実施形態]
次に、上述した半導体装置1に電子素子としてSAW素子71が実装された電子部品70の第2実施形態について、図9を参照して説明する。なお、以下に説明する各実施形態において、上述した第1実施形態に係る電子部品50と構成を共通とする箇所には同一符号を付けて、説明を省略することにする。
本実施形態に係る電子部品70は、SAW素子71が、シリコン基板10の第2の面10bに形成されておらず、シリコン基板10の第2の面10bから離間された位置に配された封止部材52に設けられている点で第1実施形態と異なる。
[Second Embodiment of Electronic Component]
Next, a second embodiment of the electronic component 70 in which the
In the electronic component 70 according to the present embodiment, the
SAW素子71は、シリコン基板10の第2の面10bと対向する封止部材52の内面52aに設けられている。また、SAW素子71には、シリコン基板10の第2の面10bと対向する面に端子72が設けられている。
半導体装置73には、シリコン基板10の第2の面10bの溝11上に裏面電極(他面電極)54が形成されている。そして、この裏面電極54と導電部12の他端部12bとが電気的に接続されている。裏面電極54は、SAW素子71の端子72に対応した位置に形成されている。すなわち、第2電極23は、シリコン基板10の第2の面10bに設けられるSAW素子71と導電部12及び裏面電極54を介して電気的に接続されるようになっている。
また、封止部材52は、シリコン基板、水晶基板、シリコン及びダイヤを有する基板によって構成されている。
The
In the
Moreover, the sealing
電子部品70の製造方法としては、封止部材52の内面52a上に予めSAW素子71を形成しておき、その後、シリコン基板10の第2の面10bに形成され裏面電極54と、封止部材52の内面52a上に形成されたSAW素子71の端子72とが電気的に接続するように、シリコン基板10と封止部材52とを接着剤層53を介して接合することにより、図9に示す電子部品70が得られる。なお、裏面電極54と端子51とは、接着剤層30の収縮による圧接でもよい。
As a manufacturing method of the electronic component 70, the
本実施形態に係る電子部品70によれば、シリコン基板10とは別の部材、すなわち、封止部材52にSAW素子71を設けることにより、シリコン基板10に掛かる熱応力、膜応力の影響を受けにくいため、良好な特性を得ることができる。
According to the electronic component 70 according to the present embodiment, by providing the
[電子部品の第3実施形態]
次に、上述した半導体装置1に電子素子としてSAW素子81が実装された電子部品80の第3実施形態について、図10を参照して説明する。
本実施形態に係る電子部品80は、SAW素子81は、シリコン基板10の第2の面10bに形成されておらず、SAW素子81が支持基板82上に設けられている点で、第2実施形態と異なる。
[Third Embodiment of Electronic Component]
Next, a third embodiment of an
In the
支持基板82は、シリコン基板10の第2の面10bとシリコン基板10の第2の面10bから離間された位置に配された封止部材52との間に設けられている。また、SAW素子81は、シリコン基板10の第2の面10bと対向する支持基板82の面82a側に設けられている。さらに、SAW素子81は、電子部品70の第2実施形態と同様に、シリコン基板10の第2の面10bと対向する面に端子83が設けられている。そして、この端子83と裏面電極54とが電気的に接続されている。
The
本実施形態に係る電子部品80によれば、シリコン基板10とは別の部材、すなわち、支持基板82にSAW素子81を設けることにより、シリコン基板10に掛かる熱応力、膜応力の影響を受けにくいため、良好な特性を得ることができる。また、支持基板82により、SAW素子81を良好に支持した状態で、SAW素子81と導電部12とを電気的に接続させることが可能となる。
According to the
[電子部品の第4実施形態]
次に、上述した半導体装置1に電子素子としてAT振動子(水晶振動子)91が実装された電子部品90の第4実施形態について、図11を参照して説明する。
本実施形態に係る電子部品90は、AT振動子91が、支持基板92に保持された状態で封止部材93により封止されている点で第2実施形態と異なる。
[Fourth Embodiment of Electronic Component]
Next, a fourth embodiment of an
The
支持基板92は、シリコン基板10の第2の面10bから離間されて配置されており、AT振動子91が、シリコン基板10の第2の面10bと対向する支持基板92の内面92aに設けられている。そして、AT振動子91は、支持基板92とシリコン基板10の第2の面10bとの間に設けられたガラス基板からなる封止部材93により封止されている。そして、支持基板92の内面92aと、封止部材93の内面93aとで囲まれた内部空間95は略密閉(気密封止)されている。
The
また、封止部材93には、シリコン基板10の第2の面10bと対向する面に電子素子電極94が設けられている。そして、この電子素子電極94と裏面電極54とが電気的に接続されている。すなわち、第2電極23は、シリコン基板10の第2の面10bに設けられる導電部12及び裏面電極54を介して、AT振動子91と電気的に接続されるようになっている。
また、シリコン基板10の第2の面10bの周縁部と支持基板92の周縁部及び第2の面10bと封止部材93との間は、封止樹脂96により封止されている。
The sealing
Further, the peripheral portion of the
本実施形態に係る電子部品90によれば、封止部材93により支持基板92に保持されたAT振動子が封止されているため、封止部材93に設けられた電子素子電極94と導電部12とを電気的に接続させることにより、小型化,薄型化を実現しつつ、電子素子を良好に駆動させることができる。
According to the
<電子機器>
図12は、上述した電子部品50,70,80,90を搭載した電子機器の一例を示す図であって、携帯電話300を示す図である。小型化・薄型化及び高機能化が実現された本発明の電子部品を搭載したので、小型の携帯電話300が実現される。
<Electronic equipment>
FIG. 12 is a diagram illustrating an example of an electronic device on which the above-described
なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、上記半導体装置1の一実施形態において裏面電極15を設けたが、電子部品の電極が直接導電部12の他端部12bに接続されていても良い。
また、電子素子60,71,81,91と接続する裏面電極15,54の表面あるいは導電部12の他端部12bの表面には、金属接続しやすいように、金などの表面処理、あるいはロウ材(SnAgめっき等)を設けることが好ましい。また、上記各本実施形態においても、最終工程でダイシングする形態の他に、適切な工程(途中工程)で個片化するようにしてもよい。
The technical scope of the present invention is not limited to the above embodiment, and various modifications can be made without departing from the spirit of the present invention.
For example, although the
Further, the surface of the
さらに、封止部材52,93をガラス基板によって構成した場合、そのガラス基板からなる封止部材52,93をダイシング(切断)する際には、図6を参照して説明したダイシング装置110によってダイシングすることもできるが、レーザを照射することによってダイシングを行うことや、ドライエッチング又はウエットエッチングの手法を用いてダイシングを行うこともできる。
また、本発明に係る電子素子としては、第1,第2,第3実施形態においてSAW素子を用いて説明したが、これに限らす、封止を必要とする素子、例えば、水晶振動子、圧電振動子、圧電音叉等であってもよい。また、第4実施形態においてはAT振動子(水晶振動子)を用いて説明したが、これに限らす、封止を必要とする素子、例えば、SAW素子、圧電振動子、圧電音叉等であってもよい。
Furthermore, when the sealing
Further, the electronic device according to the present invention has been described using the SAW device in the first, second, and third embodiments. However, the present invention is not limited to this, and an element that requires sealing, such as a crystal resonator, A piezoelectric vibrator, a piezoelectric tuning fork, or the like may be used. In the fourth embodiment, the AT vibrator (quartz crystal vibrator) has been described. However, the present invention is not limited to this, and an element that requires sealing, such as a SAW element, a piezoelectric vibrator, a piezoelectric tuning fork, or the like. May be.
また、必要に応じては、シリコン基板10に接続部30を形成した後、シリコン基板10の薄型化を行うことも可能である。シリコン基板10を薄くする方法としては、まず、紫外光(UV光)の照射により剥離可能な接着剤で、シリコン基板10の第1の面10a側に不図示のガラス板を貼り付ける。このガラス板はWSS(Wafer Support System)と呼ばれるものの一部であって、シリコン基板10をガラス板に支持した後、このガラス板を貼り付けた状態で、シリコン基板10の第2の面10bに対して研磨処理、ドライエッチング処理、あるいはウエットエッチング処理等の所定の処理を施す。これにより、シリコン基板10が薄くされる。
If necessary, the
P…プリント配線板(回路基板)、1,51,73…半導体装置、10…シリコン基板(半導体基板)、10a…シリコン基板の第1の面、10b…シリコン基板の第2の面、11…溝、12…導電部、15,54…裏面電極(他面電極)、22…第1電極、23…第2電極、23a…第2電極の裏面、31…第1配線層(配線層)、33…第2絶縁層(応力緩和層)、34…第2配線層(配線層)、37…バンプ(外部接続端子)、50,70,80,90…電子部品、52,93…封止部材、60,71,81,91…SAW素子(電子素子)、92…支持基板、94…電子素子電極、100…シリコン基板(基板)、300…電子機器 P ... printed wiring board (circuit board), 1, 51, 73 ... semiconductor device, 10 ... silicon substrate (semiconductor substrate), 10a ... first surface of the silicon substrate, 10b ... second surface of the silicon substrate, 11 ... Groove, 12 ... conductive portion, 15, 54 ... back electrode (other surface electrode), 22 ... first electrode, 23 ... second electrode, 23a ... back surface of second electrode, 31 ... first wiring layer (wiring layer), 33 ... second insulating layer (stress relaxation layer), 34 ... second wiring layer (wiring layer), 37 ... bump (external connection terminal), 50, 70, 80, 90 ... electronic component, 52, 93 ... sealing member , 60, 71, 81, 91 ... SAW element (electronic element), 92 ... support substrate, 94 ... electronic element electrode, 100 ... silicon substrate (substrate), 300 ... electronic equipment
Claims (15)
前記半導体基板の第1の面上に設けられた第1電極と、
前記半導体基板の前記第1の面上の前記第1電極から離れた位置に設けられた第2電極と、
前記半導体基板の前記第1の面側に設けられた外部接続端子と、
前記半導体基板の前記第1の面と反対側の第2の面から前記第1の面上の前記第2電極に至る溝と、
前記溝の内部に設けられ、前記第2電極と電気的に接続された導電部と、を備え、
前記第1電極は、前記半導体基板の前記第1の面側に設けられた前記外部接続端子と電気的に接続される一方、
前記第2電極は、前記半導体基板の前記第2の面側に実装される電子素子と前記導電部を介して電気的に接続されるものであることを特徴とする半導体装置。 A semiconductor substrate;
A first electrode provided on a first surface of the semiconductor substrate;
A second electrode provided at a position away from the first electrode on the first surface of the semiconductor substrate;
An external connection terminal provided on the first surface side of the semiconductor substrate;
A groove extending from the second surface opposite to the first surface of the semiconductor substrate to the second electrode on the first surface;
A conductive portion provided inside the groove and electrically connected to the second electrode;
The first electrode is electrically connected to the external connection terminal provided on the first surface side of the semiconductor substrate,
The semiconductor device, wherein the second electrode is electrically connected to an electronic element mounted on the second surface side of the semiconductor substrate via the conductive portion.
前記半導体基板と前記外部接続端子との間に設けられた応力緩和層とを備えることを特徴とする請求項1に記載の半導体装置。 A wiring provided on the first surface of the semiconductor substrate and electrically connecting the first electrode and the external connection terminal;
The semiconductor device according to claim 1, further comprising a stress relaxation layer provided between the semiconductor substrate and the external connection terminal.
前記半導体基板の第1の面に、後で形成する導電部と電気的に接続される第2電極を形成する工程と、
前記半導体基板上に前記第1電極と後で形成する外部接続端子とを電気的に接続する配線を形成する工程と、
前記半導体基板と前記外部接続端子との間に応力緩和層を形成する工程と、
前記半導体基板の第1の面の反対側の第2の面から前記第2電極に向かって前記半導体基板に溝を形成する工程と、
前記溝の側壁に絶縁膜を形成する工程と、
前記溝に電子素子と前記第2電極とを電気的に接続する導電部を形成する工程と、
前記配線上に、前記第1電極および前記配線と電気的に接続される外部接続端子を形成する工程と、
を有することを特徴とする半導体装置の製造方法。 Forming a first electrode electrically connected to an external connection terminal to be formed later on the first surface of the semiconductor substrate;
Forming a second electrode electrically connected to a conductive portion to be formed later on the first surface of the semiconductor substrate;
Forming a wiring for electrically connecting the first electrode and an external connection terminal to be formed later on the semiconductor substrate;
Forming a stress relaxation layer between the semiconductor substrate and the external connection terminal;
Forming a groove in the semiconductor substrate from the second surface opposite to the first surface of the semiconductor substrate toward the second electrode;
Forming an insulating film on the side wall of the groove;
Forming a conductive part electrically connecting the electronic element and the second electrode in the groove;
Forming an external connection terminal electrically connected to the first electrode and the wiring on the wiring;
A method for manufacturing a semiconductor device, comprising:
前記半導体基板の第1の面上に設けられた第1電極と、
前記半導体基板の前記第1の面上の前記第1電極から離れた位置に設けられた第2電極と、
前記半導体基板の前記第1の面側に設けられた外部接続端子と、
前記半導体基板の前記第1の面と反対側の第2の面から前記第1の面上の前記第2電極に至る溝と、
前記溝の内部に設けられ、前記第2電極と電気的に接続された導電部と、
前記半導体基板の前記第2の面側に実装され、前記導電部と電気的に接続された電子素子と、
前記電子素子を封止する封止部材と、を備え、
前記第1電極は、前記半導体基板の前記第1の面側に設けられた前記外部接続端子と電気的に接続される一方、
前記第2電極は、前記半導体基板の前記第2の面側に実装される電子素子と前記導電部を介して電気的に接続されていることを特徴とする電子部品。 A semiconductor substrate;
A first electrode provided on a first surface of the semiconductor substrate;
A second electrode provided at a position away from the first electrode on the first surface of the semiconductor substrate;
An external connection terminal provided on the first surface side of the semiconductor substrate;
A groove extending from the second surface opposite to the first surface of the semiconductor substrate to the second electrode on the first surface;
A conductive portion provided in the groove and electrically connected to the second electrode;
An electronic element mounted on the second surface side of the semiconductor substrate and electrically connected to the conductive portion;
A sealing member for sealing the electronic element,
The first electrode is electrically connected to the external connection terminal provided on the first surface side of the semiconductor substrate,
The electronic component, wherein the second electrode is electrically connected to an electronic element mounted on the second surface side of the semiconductor substrate via the conductive portion.
前記電子素子が、前記支持基板上に設けられていることを特徴とする請求項9に記載の電子部品。 A support substrate is provided between the second surface of the semiconductor substrate and the sealing member disposed to be separated from the second surface of the semiconductor substrate;
The electronic component according to claim 9, wherein the electronic element is provided on the support substrate.
前記封止部材が、前記支持基板に保持された電子素子を封止するとともに、前記電子素子と電気的に接続された電子素子電極を備えることを特徴とする請求項9に記載の電子部品。 The electronic element is held on a support substrate disposed away from the second surface of the semiconductor substrate;
The electronic component according to claim 9, wherein the sealing member seals the electronic element held on the support substrate and includes an electronic element electrode electrically connected to the electronic element.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008056820A JP2008211806A (en) | 2008-03-06 | 2008-03-06 | Semiconductor device, method of manufacturing same, electronic component, circuit board, and electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008056820A JP2008211806A (en) | 2008-03-06 | 2008-03-06 | Semiconductor device, method of manufacturing same, electronic component, circuit board, and electronic device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005168373A Division JP4311376B2 (en) | 2005-06-08 | 2005-06-08 | Semiconductor device, semiconductor device manufacturing method, electronic component, circuit board, and electronic apparatus |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011128945A Division JP5569473B2 (en) | 2011-06-09 | 2011-06-09 | Electronic components, circuit boards and electronic equipment |
JP2011128944A Division JP5516511B2 (en) | 2011-06-09 | 2011-06-09 | Electronic components, circuit boards and electronic equipment |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008211806A true JP2008211806A (en) | 2008-09-11 |
Family
ID=39787674
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008056820A Pending JP2008211806A (en) | 2008-03-06 | 2008-03-06 | Semiconductor device, method of manufacturing same, electronic component, circuit board, and electronic device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008211806A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010087929A (en) * | 2008-09-30 | 2010-04-15 | Citizen Finetech Miyota Co Ltd | Piezoelectric device |
JP2015232579A (en) * | 2015-09-14 | 2015-12-24 | セイコーエプソン株式会社 | Sensor device, motion sensor, and electronic apparatus |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002208655A (en) * | 2000-06-02 | 2002-07-26 | Seiko Epson Corp | Semiconductor device and its manufacturing method, laminated semiconductor device, circuit board and electronic equipment |
JP2003282790A (en) * | 2002-03-20 | 2003-10-03 | Seiko Epson Corp | Semiconductor device, its manufacturing method, circuit board, and electronic apparatus |
JP2004214787A (en) * | 2002-12-27 | 2004-07-29 | Seiko Epson Corp | Piezoelectric oscillator and manufacturing method thereof |
JP2004364041A (en) * | 2003-06-05 | 2004-12-24 | Fujitsu Media Device Kk | Surface acoustic wave device and manufacturing method thereof |
JP2005072419A (en) * | 2003-08-27 | 2005-03-17 | Kyocera Corp | Electronic component sealing board, and method for manufacturing electronic device using the same |
JP2005101128A (en) * | 2003-09-24 | 2005-04-14 | Seiko Epson Corp | Semiconductor device, its manufacturing method, circuit board, and electronic apparatus |
-
2008
- 2008-03-06 JP JP2008056820A patent/JP2008211806A/en active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002208655A (en) * | 2000-06-02 | 2002-07-26 | Seiko Epson Corp | Semiconductor device and its manufacturing method, laminated semiconductor device, circuit board and electronic equipment |
JP2003282790A (en) * | 2002-03-20 | 2003-10-03 | Seiko Epson Corp | Semiconductor device, its manufacturing method, circuit board, and electronic apparatus |
JP2004214787A (en) * | 2002-12-27 | 2004-07-29 | Seiko Epson Corp | Piezoelectric oscillator and manufacturing method thereof |
JP2004364041A (en) * | 2003-06-05 | 2004-12-24 | Fujitsu Media Device Kk | Surface acoustic wave device and manufacturing method thereof |
JP2005072419A (en) * | 2003-08-27 | 2005-03-17 | Kyocera Corp | Electronic component sealing board, and method for manufacturing electronic device using the same |
JP2005101128A (en) * | 2003-09-24 | 2005-04-14 | Seiko Epson Corp | Semiconductor device, its manufacturing method, circuit board, and electronic apparatus |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010087929A (en) * | 2008-09-30 | 2010-04-15 | Citizen Finetech Miyota Co Ltd | Piezoelectric device |
JP2015232579A (en) * | 2015-09-14 | 2015-12-24 | セイコーエプソン株式会社 | Sensor device, motion sensor, and electronic apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4311376B2 (en) | Semiconductor device, semiconductor device manufacturing method, electronic component, circuit board, and electronic apparatus | |
JP2006109400A (en) | Electronic component, circuit board, electronic apparatus, and method for manufacturing the electronic component | |
JP5170282B2 (en) | Manufacturing method of electronic parts | |
JP2008211806A (en) | Semiconductor device, method of manufacturing same, electronic component, circuit board, and electronic device | |
JP5569473B2 (en) | Electronic components, circuit boards and electronic equipment | |
JP5773027B2 (en) | Electronic components and electronic equipment | |
JP5516511B2 (en) | Electronic components, circuit boards and electronic equipment | |
WO2018221172A1 (en) | Filter device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110118 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110119 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110315 |