JP4533423B2 - Drive circuit and image forming apparatus using the same - Google Patents

Drive circuit and image forming apparatus using the same Download PDF

Info

Publication number
JP4533423B2
JP4533423B2 JP2007309613A JP2007309613A JP4533423B2 JP 4533423 B2 JP4533423 B2 JP 4533423B2 JP 2007309613 A JP2007309613 A JP 2007309613A JP 2007309613 A JP2007309613 A JP 2007309613A JP 4533423 B2 JP4533423 B2 JP 4533423B2
Authority
JP
Japan
Prior art keywords
transistor
emitting element
light emitting
circuit
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007309613A
Other languages
Japanese (ja)
Other versions
JP2008077110A (en
Inventor
修 結城
茂樹 近藤
芳紀 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2007309613A priority Critical patent/JP4533423B2/en
Publication of JP2008077110A publication Critical patent/JP2008077110A/en
Application granted granted Critical
Publication of JP4533423B2 publication Critical patent/JP4533423B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、テレビ受像機、デジタルカメラ、デジタルビデオカメラレコーダ、コンピュータのモニター、電子写真方式のプリンタなどに代表される画像形成装置に用いることができる負荷の駆動回路に関するものであり、より具体的には負荷として発光素子を用いたディスプレイや露光器に用いることができる発光素子の駆動回路に関するものである。   The present invention relates to a load driving circuit that can be used in an image forming apparatus represented by a television receiver, a digital camera, a digital video camera recorder, a computer monitor, an electrophotographic printer, and the like, and more specifically. The present invention relates to a driving circuit for a light emitting element that can be used in a display or an exposure device that uses the light emitting element as a load.

負荷の一例として、発光素子、特に、有機EL(エレクトロルミネッセンス)素子は、高輝度発光が可能な薄膜積層の面状の自発光素子である。このEL素子は有機層の機能積層数を増やすことにより(非特許文献1及び2参照)、低電圧で高効率な発光を可能としている。有機EL素子は電流に対し略リニアな発光強度が得られるため、定電流駆動方法が提案されている。   As an example of the load, a light-emitting element, in particular, an organic EL (electroluminescence) element, is a planar self-luminous element having a thin film stack capable of emitting light with high luminance. This EL element enables high-efficiency light emission at a low voltage by increasing the number of functional layers of organic layers (see Non-Patent Documents 1 and 2). Since the organic EL element can obtain a substantially linear emission intensity with respect to the current, a constant current driving method has been proposed.

図8に、従来のEL素子を用いた表示素子の1画素の回路構成例を示す。図中、1,3,4は薄膜トランジスタ(TFT)、2は容量、5はEL素子、6は電流計、7は電源である。当該回路の動作を図9のタイミングチャートにより説明する。   FIG. 8 shows a circuit configuration example of one pixel of a display element using a conventional EL element. In the figure, 1, 3 and 4 are thin film transistors (TFTs), 2 is a capacitor, 5 is an EL element, 6 is an ammeter, and 7 is a power source. The operation of the circuit will be described with reference to the timing chart of FIG.

所定の書き込み期間に、n型TFT1のソース電位Vsigが、当該画素が次のフレームで表示する輝度に応じた表示信号に設定され、図9に示される様に当該信号が確定する時刻t1にTFT1のゲート電位Vg1がH(ハイレベル)となり、該TFT1がオンして容量2に該表示信号に応じた電荷が蓄積される。次いでt2でVg1がL(ローレベル)となり、TFT1は再びオフとなり、同時にn型TFT4のゲート電位Vg2がHとなって、TFT4がオンとなるため、TFT3には容量2に蓄積された電荷に応じた電流(表示電流)が流れ、EL素子5に供給され、次の書き込みが行われるまで表示信号に応じた輝度で発光する。符号6は電流計であり、実際の駆動回路には必要ないが、動作説明のためにここでは描かれている。   During a predetermined writing period, the source potential Vsig of the n-type TFT 1 is set to a display signal corresponding to the luminance displayed by the pixel in the next frame, and as shown in FIG. The gate potential Vg <b> 1 becomes H (high level), the TFT 1 is turned on, and charges corresponding to the display signal are accumulated in the capacitor 2. Next, at t2, Vg1 becomes L (low level), the TFT1 is turned off again, and at the same time, the gate potential Vg2 of the n-type TFT4 becomes H, and the TFT4 is turned on. A corresponding current (display current) flows, is supplied to the EL element 5, and emits light at a luminance corresponding to the display signal until the next writing is performed. Reference numeral 6 denotes an ammeter, which is not necessary for an actual driving circuit, but is illustrated here for explaining the operation.

しかしながら、有機EL素子は、一定電流で発光させていても、積層された有機層の劣化により、インピーダンスが変化し、図10に示すように経時的に輝度の低下が起こることが知られている。図10は大まかな傾向を示しており、実際の有機EL素子の特性の経時変化はこの図に限定されるものではない。   However, even when the organic EL element emits light at a constant current, it is known that the impedance changes due to deterioration of the stacked organic layers, and the luminance decreases with time as shown in FIG. . FIG. 10 shows a general tendency, and the actual change over time of the characteristics of the organic EL element is not limited to this figure.

そのため、駆動時間を計測し輝度を変更する方法や、輝度をセンサにより検知して駆動電圧を調整する方法(特許文献1参照)などが提案されている。   Therefore, a method for measuring the driving time and changing the luminance, a method for adjusting the driving voltage by detecting the luminance with a sensor, and the like have been proposed.

特開昭59−55487号公報JP 59-55487 A 「アプライド・フィジックス・レターズ」第51巻、1987年、913"Applied Physics Letters" Volume 51, 1987, 913 「ジャーナル オブ アプライド・フィジックス」第65巻、1989年、3610Journal of Applied Physics, Volume 65, 1989, 3610

上記した有機EL素子の劣化による輝度低下に対する提案は、駆動時間を記憶する手段やセンサが必要であり、また、画素毎にフレーム単位で輝度の変化を補償することは困難であった。   The proposal for the luminance reduction due to the deterioration of the organic EL element described above requires means and a sensor for storing the driving time, and it is difficult to compensate for the luminance change in units of frames for each pixel.

本発明の目的は、経時的に劣化してインピーダンスや抵抗が変化するような負荷であっても、長期的に安定的に駆動することができる駆動回路、及びそれを用いた画像形成装置を提供することにある。   SUMMARY OF THE INVENTION An object of the present invention is to provide a drive circuit that can be stably driven for a long time even with a load whose impedance and resistance change due to deterioration over time, and an image forming apparatus using the drive circuit. There is to do.

本発明の別の目的は、負荷が、経時的に劣化する特性をもつ発光素子の場合であっても、発光素子の経時劣化による輝度低下を画素毎に検知し、補正(補償ということもできる)することによって、長時間、安定した画像形成を実現することにある。   Another object of the present invention is to detect and correct (compensate for) a decrease in luminance due to deterioration over time of a light emitting element for each pixel even in the case of a light emitting element whose load deteriorates over time. ) To realize stable image formation for a long time.

本発明の駆動回路は、ゲート電位に応じて発光素子に駆動電流を供給するための第1の駆動トランジスタと、
前記第1の駆動トランジスタのゲートに接続され、入力信号に応じて前記ゲート電位を保持する容量と、
前記発光素子の入力端子に第1のスイッチングトランジスタを介してゲートが接続された補正用トランジスタと、
前記補正用トランジスタのソースに接続され、ダイオード特性を有する非線形素子と、
ゲートが前記第1の駆動トランジスタのゲートに接続され、ゲート電位に応じて前記非線形素子に電流を供給するための第2の駆動トランジスタと、
前記補正用トランジスタのドレインと、前記第1の駆動トランジスタおよび前記第2の駆動トランジスタのゲートとの間に配置された第2のスイッチングトランジスタと、
を有する駆動回路であって、
前記第1のスイッチングトランジスタをオン、前記第2のスイッチングトランジスタをオフして前記非線形素子と前記発光素子とに同じ値の電流を流し、前記補正用トランジスタのソース電位を、前記発光素子の入力端子よりも前記補正用トランジスタのしきい値電圧だけ低い値に設定し、前記第1のスイッチングトランジスタをオフ、前記第2のスイッチングトランジスタをオンして前記補正用トランジスタのゲート−ソース間電圧に応じた電流を前記容量に供給することを特徴とする。
The driving circuit of the present invention includes a first driving transistor for supplying a driving current to the light emitting element according to a gate potential,
A capacitor connected to the gate of the first drive transistor and holding the gate potential in response to an input signal;
A correction transistor having a gate connected to an input terminal of the light emitting element via a first switching transistor;
Which is connected to the source of the correcting transistor, and a nonlinear element having a diode characteristic,
A second drive transistor having a gate connected to the gate of the first drive transistor and supplying a current to the nonlinear element according to a gate potential;
A second switching transistor disposed between the drain of the correction transistor and the gates of the first drive transistor and the second drive transistor;
A drive circuit comprising:
The first switching transistor is turned on , the second switching transistor is turned off , the same current flows through the nonlinear element and the light emitting element, and the source potential of the correction transistor is set as the input terminal of the light emitting element. set the threshold voltage by a low value of the correcting transistor than said first off the switching transistor, and turning on the second switching transistor, a gate of the correcting transistor - depending on the source voltage The current is supplied to the capacitor.

また、本発明は、上記の駆動回路と、該駆動回路の負荷としての発光素子とを有する画素回路が複数配列された画素回路群を有する画像形成装置において、
前記画素回路群は2次元マトリクス状に配置され、該画素回路群に前記発光素子の発光により画像を形成する表示部と、
画像信号を当該画素回路群に供給する列駆動回路と、
列駆動回路に画像データを供給する画像データ供給回路と、
記憶媒体に記憶された圧縮画像データをデコードして前記画像データ供給回路に供給するデコーダと、
を具備することを特徴とする
According to another aspect of the present invention, there is provided an image forming apparatus having a pixel circuit group in which a plurality of pixel circuits each including the driving circuit and a light emitting element as a load of the driving circuit are arranged.
The pixel circuit group is arranged in a two-dimensional matrix, and a display unit that forms an image by light emission of the light emitting element in the pixel circuit group;
A column driving circuit for supplying an image signal to the pixel circuit group;
An image data supply circuit for supplying image data to the column drive circuit;
A decoder for decoding the compressed image data stored in the storage medium and supplying the decoded image data to the image data supply circuit;
It is characterized by comprising.

更に、本発明は、上記の駆動回路と、該駆動回路の負荷としての発光素子とを有する画素回路が複数配列された画素回路群を有する画像形成装置において、
感光体と、
前記感光体を帯電させるための帯電器と、
少なくとも1次元マトリクス状に配置された前記画素回路群を有し、該画素回路群に前記発光素子の発光により、感光体に潜像を形成するための露光器と、
現像器と、
を具備し、
画像信号を当該画素回路群に供給する列駆動回路と、
列駆動回路に画像データを供給する画像データ供給回路と、
を具備することを特徴とする。
Furthermore, the present invention provides an image forming apparatus having a pixel circuit group in which a plurality of pixel circuits each having the above driving circuit and a light emitting element as a load of the driving circuit are arranged.
A photoreceptor,
A charger for charging the photoreceptor;
An exposure device for forming a latent image on a photosensitive member by light emission of the light emitting element in the pixel circuit group, the pixel circuit group being arranged in at least a one-dimensional matrix;
A developer,
Comprising
A column driving circuit for supplying an image signal to the pixel circuit group;
An image data supply circuit for supplying image data to the column drive circuit;
It is characterized by comprising.

本発明によれば、経時的に劣化してインピーダンスや抵抗が変化するような負荷であっても、フィードバックがかかることにより、長期的に安定的に駆動することができる。   According to the present invention, even a load that deteriorates with time and changes its impedance and resistance can be stably driven in the long term by applying feedback.

例えば、負荷として経時的に劣化して輝度が低下する特性をもつ発光素子を用いる場合には、画素毎に、例えば、フレーム単位で輝度の補正を行うことができる。よって、経時的な発光素子の劣化が画像に影響せず、安定した画像を長期にわたって表示することができる。このため、ディスプレイのような画像形成装置や、電子写真方式の画像形成装置において、本発明は好適に用いられる。   For example, when a light-emitting element having a characteristic that the luminance deteriorates with time and decreases in luminance as a load, the luminance can be corrected for each pixel, for example, in units of frames. Therefore, deterioration of the light emitting element over time does not affect the image, and a stable image can be displayed over a long period of time. For this reason, the present invention is preferably used in an image forming apparatus such as a display or an electrophotographic image forming apparatus.

先ず、本発明の駆動回路の動作の理解を容易にするために、図を参照して基本動作について説明する。   First, in order to facilitate understanding of the operation of the drive circuit of the present invention, the basic operation will be described with reference to the drawings.

図8に示した回路では、所定の電流が供給された負荷としての発光素子5の輝度は、図10に示すように経時的に低下し、発光素子5の両端子間の電圧は上昇する。これは、発光素子5の有機層の劣化により、該素子5のインピーダンスが上昇するためである。本発明の実施形態においては、このときの電圧上昇を発光素子5のインピーダンス変化量として検知し、駆動トランジスタであるTFT3にフィードバックし、該TFT3が発光素子5に供給する電流量を調整することによって、発光素子5に流れる電流を補正し発光素子の輝度を補正する。   In the circuit shown in FIG. 8, the luminance of the light emitting element 5 as a load supplied with a predetermined current decreases with time as shown in FIG. 10, and the voltage between both terminals of the light emitting element 5 increases. This is because the impedance of the light emitting element 5 increases due to deterioration of the organic layer. In the embodiment of the present invention, the voltage increase at this time is detected as the amount of impedance change of the light emitting element 5, fed back to the TFT 3 as the driving transistor, and the amount of current supplied to the light emitting element 5 by the TFT 3 is adjusted. The current flowing through the light emitting element 5 is corrected to correct the luminance of the light emitting element.

図10に示すように、電圧変化は曲線である。一方、輝度変化は電圧上昇と略逆カーブの曲線を描く。そこで、図11に示す回路を試作した。図中、61はコンデンサ、62はTFT、63は可変バイアス電圧、64は電圧計である。TFT62はnチャネル型であり、コンデンサ61のコモン側に設けたTFT62の制御端子の電位を、可変バイアス電圧63によって、TFT6のしきい値から使用電流値までの範囲内で可変バイアス電圧Vgbiasを変化させた。その結果、TFT62のソース・ドレイン間電圧は、図12に示す特性を示した。当該特性は、図8のp型TFT3のソース・ドレイン電流特性とは逆である。また、コンデンサ61の電圧は電荷量に比例する。即ち、TFT62のソース・ドレイン電流の通電時間に比例する。従って、図11の回路を図8の回路に組み込み、TFT62のソース・ドレイン間電圧を図8の回路のTFT3のゲート電圧として利用すれば、TFT62の制御端子に略リニアに変化する電流を印加することで、発光素子5の輝度低下をリニアに補償することができるはずである。 As shown in FIG. 10, the voltage change is a curve. On the other hand, the luminance change draws a curve that is substantially reverse to the voltage rise. Therefore, a circuit shown in FIG. 11 was prototyped. In the figure, 61 is a capacitor, 62 is a TFT, 63 is a variable bias voltage, and 64 is a voltmeter. TFT62 is an n-channel type, the potential of the control terminal of the TFT62 provided on the common side of the capacitor 61, the variable bias voltage 63, a variable bias voltage Vgbias in the range up to use the current value of TFT 6 2 Threshold Changed. As a result, the source-drain voltage of the TFT 62 exhibited the characteristics shown in FIG. This characteristic is opposite to the source / drain current characteristic of the p-type TFT 3 of FIG. The voltage of the capacitor 61 is proportional to the amount of charge. That is, it is proportional to the energization time of the source / drain current of the TFT 62. Therefore, if the circuit of FIG. 11 is incorporated in the circuit of FIG. 8 and the source-drain voltage of the TFT 62 is used as the gate voltage of the TFT 3 of the circuit of FIG. 8, a current that changes substantially linearly is applied to the control terminal of the TFT 62. Thus, it should be possible to linearly compensate for the luminance reduction of the light emitting element 5.

ここで本発明に用いることができる負荷としては、無機材料で構成されたLED、有機材料で構成されたLED(これを有機ELと呼ぶことも多い)、電子放出素子、電子放出素子と発光体で構成された発光素子、などである。特に、電流値によって輝度を調整しうる発光素子は好適である。   Here, as a load that can be used in the present invention, an LED made of an inorganic material, an LED made of an organic material (this is often called an organic EL), an electron-emitting device, an electron-emitting device, and a light emitter A light emitting device composed of In particular, a light-emitting element whose luminance can be adjusted by a current value is preferable.

本発明に用いられるトランジスタとしては、絶縁ゲート型トランジスタ、具体的には、バルクシリコンを用いたMOSトランジスタでもよいが、基板の絶縁性表面上に半導体層を有する薄膜トランジスタ(TFT)が好ましく用いられる。TFTはいわゆる非晶質半導体を用いたTFT、多結晶半導体を用いたTFT、単結晶半導体を用いたTFTのいずれでも良いが、多結晶半導体を用いたTFT特に低温ポリシリコンTFTが好適に用いられる。   The transistor used in the present invention may be an insulated gate transistor, specifically, a MOS transistor using bulk silicon, but a thin film transistor (TFT) having a semiconductor layer on an insulating surface of a substrate is preferably used. The TFT may be a TFT using a so-called amorphous semiconductor, a TFT using a polycrystalline semiconductor, or a TFT using a single crystal semiconductor, but a TFT using a polycrystalline semiconductor, particularly a low-temperature polysilicon TFT is preferably used. .

以下に、具体的な回路構成例を示す。   A specific circuit configuration example is shown below.

〔実施形態1〕
図1に、本発明の表示素子の一実施形態の画素回路を示す。負荷としては、発光素子5が用いられる。図中、1,3,4,8,9,12はTFTであり、TFT3のみがp型、他のTFTはn型である。また、2,11は容量、5は発光素子、6は電流計、7は電源、10は可変又は固定のバイアス電圧源である。図中、TFT3が駆動トランジスタ、TFT9が第2のトランジスタである。電流計6は実際の駆動回路では必要のないものである。
[Embodiment 1]
FIG. 1 shows a pixel circuit of one embodiment of the display element of the present invention. As the load, the light emitting element 5 is used. In the figure, 1, 3, 4, 8, 9, and 12 are TFTs, only TFT 3 is p-type, and the other TFTs are n-type. 2 and 11 are capacitors, 5 is a light emitting element, 6 is an ammeter, 7 is a power source, and 10 is a variable or fixed bias voltage source. In the figure, TFT3 is a drive transistor, and TFT9 is a second transistor. The ammeter 6 is not necessary in an actual drive circuit.

本実施形態の負荷の駆動回路は、電圧プログラミング型であり、各画素回路には表示輝度に応じた電圧からなる入力信号が表示信号Vsigとして印加される。当該画素の動作を図2のタイミングチャートにより説明する。   The load driving circuit of this embodiment is a voltage programming type, and an input signal composed of a voltage corresponding to display luminance is applied to each pixel circuit as a display signal Vsig. The operation of the pixel will be described with reference to the timing chart of FIG.

アドレス用トランジスタとしてのnチャンネルTFT1の入力端子に次のフレームで表示する輝度に応じた表示信号Vsigが入力されており、確定した時刻t1において、アドレス用トランジスタとしてのTFT1のゲート電圧Vg1がHとなり、TFT1がオンして上記表示信号の電圧値に応じた電荷が保持容量2に蓄積され、駆動用トランジスタとしてのpチャンネルTFT3のゲートが上記表示信号に応じた電位となる。   A display signal Vsig corresponding to the luminance to be displayed in the next frame is input to the input terminal of the n-channel TFT 1 as the address transistor, and the gate voltage Vg1 of the TFT 1 as the address transistor becomes H at the determined time t1. Then, the TFT 1 is turned on, and the electric charge according to the voltage value of the display signal is accumulated in the storage capacitor 2, and the gate of the p-channel TFT 3 as the driving transistor becomes the electric potential according to the display signal.

時刻t2において、Vg1がLとなりTFT1がオフとなると同時に、Vg2がHとなりスイッチングトランジスタとしてのTFT4がオンとなる。これにより、TFT3はゲート電位に応じた値の電流(表示電流Iout)をTFT4を介して発光素子5に供給する。また、当該時刻t2においては、Vg4もHとなって第2のスイッチングトランジスタとしてのTFT8がオンしており、補正用トランジスタとしてのTFT9のゲート電位は発光素子5の入力端子(アノード)電位と等しくなる。ここで、TFT9のソースを(表示電流に対する発光素子5のアノード電位−TFT9のしきい値)に設定しておけば、すなわち、所定の電位をPs、駆動電流に対する発光素子のアノード端子電位をPi、補正用トランジスタ9のしきい値電圧をVthとしたときに、Ps=Pi−Vthとし、補正用トランジスタのソース電位を所定の電位Psに設定することにより、劣化によって上昇した電圧分を、TFT9のソース・ドレイン電流(補正信号)として取り出すことができる。   At time t2, Vg1 becomes L and TFT1 is turned off. At the same time, Vg2 becomes H and TFT4 as a switching transistor is turned on. Accordingly, the TFT 3 supplies a current (display current Iout) having a value corresponding to the gate potential to the light emitting element 5 through the TFT 4. At the time t2, Vg4 also becomes H, and the TFT 8 as the second switching transistor is turned on, and the gate potential of the TFT 9 as the correction transistor is equal to the input terminal (anode) potential of the light emitting element 5. Become. Here, if the source of the TFT 9 is set to (the anode potential of the light emitting element 5 with respect to the display current−the threshold value of the TFT 9), that is, the predetermined potential is Ps, and the anode terminal potential of the light emitting element with respect to the driving current is Pi. When the threshold voltage of the correction transistor 9 is Vth, Ps = Pi−Vth is set, and the source potential of the correction transistor is set to a predetermined potential Ps, so that the voltage increased due to the degradation is reduced to the TFT 9. Source / drain current (correction signal).

こうして、TFT9のソース・ドレイン電流が確定した後、時刻t3においてVg4をLとしてTFT8をオフし、同時にVg3をHとしてスイッチングトランジスタとしてのTFT12をオンすることで、TFT9のソース・ドレイン電流を容量2から流す。その結果、TFT3のゲート電位が低下し、TFT3が発光素子5に供給する電流量が増加(Δi)し、劣化前と同様の輝度で発光する。この電流と輝度の関係はリニアであるため、図10に示される関係で輝度が補正される。   Thus, after the source / drain current of the TFT 9 is determined, at time t3, Vg4 is set to L and the TFT 8 is turned off. At the same time, Vg3 is set to H and the TFT 12 as the switching transistor is turned on. Shed from. As a result, the gate potential of the TFT 3 decreases, the amount of current that the TFT 3 supplies to the light emitting element 5 increases (Δi), and light is emitted with the same luminance as before deterioration. Since the relationship between the current and the luminance is linear, the luminance is corrected by the relationship shown in FIG.

具体的には電源7の電源電圧を10V、保持容量2に入力し保持される電圧を7.3V程度とし、可変バイアス電圧源10の設定出力電圧を2.5V程度とし、容量11では5V程度が検出されていた画素回路の場合、長期間の使用を続けることによって、発光素子としての有機EL素子の輝度が下がるとともに抵抗が上昇し、これに合わせて発光素子のアノード電圧が上昇する。TFT8がオンしてこれを検出すると、容量11では6V程度が検出されるので、補正用トランジスタであるTFT9はそのゲート電圧が上昇するため、より一層電流を流そうとする。そこで、TFT12をオンすると保持容量2に保持された電圧は7.3Vより低い値に下降し、駆動トランジスタであるTFT3のゲート電圧が下がるので、TFT3はより一層大きな電流を流そうとする。こうして、有機EL素子には、長期間の使用前より大きな駆動電流が流れて、長期間の使用後であっても、使用前と同様の輝度で発光することができるようになる。   Specifically, the power supply voltage of the power supply 7 is 10 V, the voltage input to and held in the storage capacitor 2 is about 7.3 V, the set output voltage of the variable bias voltage source 10 is about 2.5 V, and the capacity 11 is about 5 V. In the case of the pixel circuit in which the light emission has been detected, the luminance of the organic EL element as the light emitting element decreases and the resistance increases as the light source is used for a long period of time, and the anode voltage of the light emitting element increases accordingly. When the TFT 8 is turned on and detected, about 6 V is detected in the capacitor 11, so that the gate voltage of the TFT 9 as a correction transistor rises, so that more current is to flow. Therefore, when the TFT 12 is turned on, the voltage held in the holding capacitor 2 falls to a value lower than 7.3 V, and the gate voltage of the TFT 3 as the driving transistor is lowered, so that the TFT 3 tries to pass a larger current. In this way, a larger driving current flows through the organic EL element than before long-term use, and light can be emitted with the same luminance as before use even after long-term use.

本実施形態においては、TFT9のサイズを調整しTFTのゲート電圧−ドレイン電流特性を変えることによって、補正信号に係数をかけ、図11、図12に示されるTFT62(TFT9相当)のVgbiasとVoutの関係を変更し、図10に示される電圧−輝度特性から成る輝度を一定に保つことが可能である。   In the present embodiment, a coefficient is applied to the correction signal by adjusting the size of the TFT 9 and changing the gate voltage-drain current characteristics of the TFT, and the Vgbias and Vout of the TFT 62 (corresponding to the TFT 9) shown in FIGS. By changing the relationship, it is possible to keep the luminance composed of the voltage-luminance characteristics shown in FIG. 10 constant.

〔実施形態2〕
図3に本発明の表示素子の第2の実施形態の画素回路を示す。図中、13はダイオード特性を持つ非線形素子、14はp型のTFTである。負荷としては、発光素子5が用いられる。
[Embodiment 2]
FIG. 3 shows a pixel circuit according to a second embodiment of the display element of the present invention. In the figure, 13 is a non-linear element having diode characteristics, and 14 is a p-type TFT. As the load, the light emitting element 5 is used.

本実施形態の画素回路は、第1の実施形態の画素回路の可変バイアス電圧10を非線形素子13とし、駆動トランジスタであるTFT3とTFT14とでカレントミラー回路を構成したものである。本画素回路の動作を図2のタイミングチャートにより説明する。   In the pixel circuit of this embodiment, the variable bias voltage 10 of the pixel circuit of the first embodiment is used as a non-linear element 13, and a current mirror circuit is configured by TFT3 and TFT14 which are driving transistors. The operation of this pixel circuit will be described with reference to the timing chart of FIG.

時刻t1に表示信号が確定すると、Vg1がHとなってTFT1がオンし、容量2に表示信号に応じた電荷が蓄積され、TFT3,14のゲート電位が設定される。次いで、時刻t2において、Vg1がLとなると同時にVg2,Vg4がHとなり、TFT1がオフ、TFT4,8が同時にオンとなる。その結果、表示信号に応じた電流がTFT3よりTFT4を介して発光素子5及びTFT9のゲートに供給される。ここで、p型のTFT3,14で構成されるカレントミラー回路により、発光素子5に供給される表示電流と同じ値の電流が非線形素子13にも流れており、これにより、TFT9のソースのバイアス電圧は、非線形素子13の順方向電位(表示電流に対する発光素子5のアノード電位−TFT9のしきい値に予め設計)に設定される。すなわち、所定の電位をPs、駆動電流に対する発光素子のアノード端子電位をPi、補正用トランジスタ9のしきい値電圧をVthとしたときに、Ps=Pi−Vthとし、補正用トランジスタのソース電位を所定の電位Psとなるように非線形素子としてのダイオード13を設計する。その結果、劣化によって上昇した電圧分を、TFT9のソース・ドレイン電流(補正信号)として取り出すことができる。   When the display signal is determined at time t1, Vg1 becomes H and the TFT1 is turned on, charges corresponding to the display signal are accumulated in the capacitor 2, and the gate potentials of the TFTs 3 and 14 are set. Next, at time t2, Vg1 becomes L, and at the same time, Vg2 and Vg4 become H, TFT1 is turned off, and TFT4 and 8 are turned on at the same time. As a result, a current corresponding to the display signal is supplied from the TFT 3 to the light emitting element 5 and the gate of the TFT 9 via the TFT 4. Here, the current mirror circuit composed of the p-type TFTs 3 and 14 causes a current having the same value as the display current supplied to the light-emitting element 5 to flow to the non-linear element 13. The voltage is set to the forward potential of the non-linear element 13 (designed in advance to the anode potential of the light emitting element 5 with respect to the display current−the threshold value of the TFT 9). That is, when the predetermined potential is Ps, the anode terminal potential of the light emitting element with respect to the driving current is Pi, and the threshold voltage of the correction transistor 9 is Vth, Ps = Pi−Vth, and the source potential of the correction transistor is The diode 13 as a nonlinear element is designed so as to have a predetermined potential Ps. As a result, the voltage that has risen due to deterioration can be extracted as the source / drain current (correction signal) of the TFT 9.

TFT9のソース・ドレイン電流が確定した後、時刻t3においてVg4をLとしてTFT8をオフし、同時にVg3をHとしてTFT12をオンすることで、TFT9のソース・ドレイン電流を容量2に供給する。その結果、TFT3のゲート電位が低下し、TFT3が発光素子5に供給する電流量が増加し、発光素子5は劣化前と同様の輝度で発光する。この電流と輝度の関係はリニアであるため、図10に示される関係で輝度が補正される。   After the source / drain current of the TFT 9 is determined, Vg4 is set to L at time t3 and the TFT8 is turned off. At the same time, Vg3 is set to H and the TFT12 is turned on to supply the source / drain current of the TFT9 to the capacitor 2. As a result, the gate potential of the TFT 3 decreases, the amount of current that the TFT 3 supplies to the light emitting element 5 increases, and the light emitting element 5 emits light with the same luminance as before deterioration. Since the relationship between the current and the luminance is linear, the luminance is corrected by the relationship shown in FIG.

本実施形態においても、TFT9のサイズを調整することによって、補正信号に係数をかけることも可能である。   Also in this embodiment, it is possible to apply a coefficient to the correction signal by adjusting the size of the TFT 9.

〔実施形態3〕
図4に本発明の表示素子の第3の実施形態の画素回路を示す。図中、3、14、15,16はp型TFT,1、8、9、12、17はn型のTFTである。負荷としては、発光素子5が用いられる。
[Embodiment 3]
FIG. 4 shows a pixel circuit of a third embodiment of the display element of the present invention. In the figure, 3, 14, 15, and 16 are p-type TFTs, and 1, 8, 9, 12, and 17 are n-type TFTs. As the load, the light emitting element 5 is used.

当該表示素子は電流プログラミング型であり、各画素回路には入力信号として表示輝度に応じた電流からなる表示信号Idataが印加される。当該画素の動作を図5のタイミングチャートにより説明する。   The display element is a current programming type, and a display signal Idata consisting of a current corresponding to display luminance is applied to each pixel circuit as an input signal. The operation of the pixel will be described with reference to the timing chart of FIG.

アドレス用トランジスタとしてのnチャンネルTFT1の入力端子に次のフレームで表示する輝度に応じた表示信号が入力され、確定した時刻t1において、TFT1,17のゲート電位Vg1,6がHとなると同時にTFT16のゲート電位Vg5がLとなり、TFT1,17,16がオンして上記表示信号の電流値に応じた電荷が容量2に蓄積され、TFT3,14のゲートが上記表示信号に応じた電位となる。   A display signal corresponding to the luminance to be displayed in the next frame is input to the input terminal of the n-channel TFT 1 serving as the addressing transistor, and the gate potential Vg 1, 6 of the TFT 1, 17 becomes H at the determined time t 1 and at the same time the TFT 16 The gate potential Vg5 becomes L, the TFTs 1, 17 and 16 are turned on, charges corresponding to the current value of the display signal are accumulated in the capacitor 2, and the gates of the TFTs 3 and 14 become potentials corresponding to the display signal.

時刻t2において、Vg1,6がL、Vg5がHとなって、TFT1,17,16がオフする。同時に、Vg2がL、Vg4がHとなり、TFT8,15がオンとなって、表示信号に応じた電流がTFT3よりTFT15を介して発光素子5及びTFT9のゲートに供給される。ここで、p型のTFT3,14で構成されるカレントミラー回路により、発光素子5に供給される表示電流と同じ値の電流が非線形素子13にも流れており、これにより、TFT9のソースのバイアス電圧は、非線形素子13の順方向電位(表示電流に対する発光素子5のアノード電位−TFT9のしきい値に予め設計)に設定される。すなわち、所定の電位をPs、駆動電流に対する発光素子のアノード端子電位をPi、補正用トランジスタ9のしきい値電圧をVthとしたときに、Ps=Pi−Vthとし、補正用トランジスタのソース電位を所定の電位Psとなるように非線形素子としてのダイオード13を設計する。その結果、劣化によって上昇した電圧分を、TFT9のソース・ドレイン電流(補正信号)として取り出すことができる。   At time t2, Vg1 and 6 become L, Vg5 becomes H, and the TFTs 1, 17 and 16 are turned off. At the same time, Vg2 becomes L and Vg4 becomes H, the TFTs 8 and 15 are turned on, and a current corresponding to the display signal is supplied from the TFT 3 to the gates of the light emitting element 5 and the TFT 9 via the TFT 15. Here, the current mirror circuit composed of the p-type TFTs 3 and 14 causes a current having the same value as the display current supplied to the light-emitting element 5 to flow to the non-linear element 13. The voltage is set to the forward potential of the non-linear element 13 (designed in advance to the anode potential of the light emitting element 5 with respect to the display current−the threshold value of the TFT 9). That is, when the predetermined potential is Ps, the anode terminal potential of the light emitting element with respect to the driving current is Pi, and the threshold voltage of the correction transistor 9 is Vth, Ps = Pi−Vth, and the source potential of the correction transistor is The diode 13 as a nonlinear element is designed so as to have a predetermined potential Ps. As a result, the voltage that has risen due to deterioration can be extracted as the source / drain current (correction signal) of the TFT 9.

時刻t3において、Vg2がH、Vg4がLとなってTFT8,15がオフとなると同時に、Vg3がH、Vg5がLとなり、TFT9,12,16がオンとなる。その結果、TFT9のソース・ドレイン電流が容量2から流れ、TFT3のゲート電位が低下する。   At time t3, Vg2 is H and Vg4 is L and the TFTs 8 and 15 are turned off. At the same time, Vg3 is H and Vg5 is L and the TFTs 9, 12, and 16 are turned on. As a result, the source / drain current of the TFT 9 flows from the capacitor 2 and the gate potential of the TFT 3 decreases.

時刻t4において、Vg3がLとなり、Vg5がHとなり、TFT12,16がオフすると同時に、Vg2がLとなってTFT15がオンし、表示電流に劣化分の補正信号が加わった電流が発光素子5に流れ、発光素子5は劣化前と同様の輝度で発光する。この電流と輝度の関係はリニアであるため、図10に示される関係で輝度が補正される。   At time t4, Vg3 becomes L, Vg5 becomes H, and the TFTs 12 and 16 are turned off. At the same time, Vg2 becomes L and the TFT 15 is turned on, and a current obtained by adding a correction signal for deterioration to the display current is supplied to the light emitting element 5. The light emitting element 5 emits light with the same luminance as before deterioration. Since the relationship between the current and the luminance is linear, the luminance is corrected by the relationship shown in FIG.

本実施形態においても、TFT9のサイズを調整することによって、補正信号に係数をかけることも可能である。   Also in this embodiment, it is possible to apply a coefficient to the correction signal by adjusting the size of the TFT 9.

以上説明した各実施形態のように、所定の期間、例えば1フレーム期間又は数フレーム期間毎にスイッチングトランジスタであるTFT8、12をオンして、負荷のインピーダンス(抵抗やアノード電圧とみることもできる)を検出して、それをもとに駆動電流を補正することにより、負荷を所望の現象を発現させるに必要な電流で駆動することができる。この典型例が有機EL素子を用いた画素回路である。   As in each of the embodiments described above, the switching transistors TFTs 8 and 12 are turned on every predetermined period, for example, one frame period or several frame periods, and the impedance of the load (it can also be regarded as resistance or anode voltage). And the drive current is corrected based on the detected current, so that the load can be driven with a current necessary to develop a desired phenomenon. A typical example is a pixel circuit using an organic EL element.

(実施形態4)
図6に示す本実施形態の画像形成装置は、上述した各実施形態1〜3の画素回路を多数用いたものであり、前記画素回路群は2次元マトリクス状に配置され、該画素回路群に前記発光素子の発光により画像を形成する表示部41を有している。また、列駆動回路42は画像信号(Vsig、又は、Idata)を該画素回路群に供給する。表示部41は列駆動回路42と行選択回路46とによって、駆動制御がなされる。列駆動回路42にアナログ又はデジタルの画像データDATAを供給する画像データ供給回路43は、コントラスト調整やガンマ調整やシャープネス調整やスケーリングなどの画像処理を行えることが好ましいものである。更に、記憶媒体44に記憶された圧縮画像データJPGをデコードして前記画像データ供給回路43に供給するデコーダ45とを具備する。この装置はTV受像機やデジタルカメラやデジタルビデオカメラレコーダーのモニターとして好適に用いられる。
(Embodiment 4)
The image forming apparatus of the present embodiment shown in FIG. 6 uses a large number of the pixel circuits of the first to third embodiments described above, and the pixel circuit groups are arranged in a two-dimensional matrix. The display unit 41 forms an image by light emission of the light emitting element. The column driving circuit 42 supplies an image signal (Vsig or Idata) to the pixel circuit group. The display unit 41 is driven and controlled by a column drive circuit 42 and a row selection circuit 46. The image data supply circuit 43 that supplies analog or digital image data DATA to the column drive circuit 42 is preferably capable of performing image processing such as contrast adjustment, gamma adjustment, sharpness adjustment, and scaling. Furthermore, a decoder 45 that decodes the compressed image data JPG stored in the storage medium 44 and supplies it to the image data supply circuit 43 is provided. This apparatus is preferably used as a monitor for a TV receiver, a digital camera, or a digital video camera recorder.

(実施形態5)
図7に示す本実施形態の画像形成装置は、上述した各実施形態1〜3の画素回路を多数用いたものであり、前記画素回路群は少なくとも1次元マトリクス状に配置され発光素子アレイを構成している。この画像形成装置は、電子写真式のプリンタであり、感光体51と、前記感光体51を帯電させるための帯電器52と、該画素回路群に前記発光素子の発光により、感光体51に潜像を形成するための露光器53とを有している。露光器53が上記発光素子アレイを含む。
(Embodiment 5)
The image forming apparatus of the present embodiment shown in FIG. 7 uses a large number of the pixel circuits of the first to third embodiments described above, and the pixel circuit groups are arranged in at least a one-dimensional matrix to form a light emitting element array. is doing. This image forming apparatus is an electrophotographic printer, and includes a photosensitive member 51, a charger 52 for charging the photosensitive member 51, and light emission of the light emitting element to the pixel circuit group. And an exposure unit 53 for forming an image. The exposure unit 53 includes the light emitting element array.

また、この装置は、現像器54を具備している。更に露光器53内にあり不図示の列駆動回路は画像信号を当該画素回路群に供給し、これと同期して発光素子アレイが発光し、感光体51が回転する。列駆動回路に画像データを供給する画像データ供給回路43は、上記実施形態4と同じようなものを用いることができるが、この形態では静止画のみを扱うため、内部の構成は異なる。   In addition, this apparatus includes a developing device 54. Further, a column drive circuit (not shown) in the exposure unit 53 supplies an image signal to the pixel circuit group, and in synchronization with this, the light emitting element array emits light, and the photoconductor 51 rotates. The image data supply circuit 43 that supplies image data to the column drive circuit can be the same as that in the fourth embodiment. However, in this embodiment, only the still image is handled, so the internal configuration is different.

本発明の一実施形態の画素回路図である。It is a pixel circuit diagram of one embodiment of the present invention. 図1の回路の動作のタイミングチャートである。2 is a timing chart of the operation of the circuit of FIG. 本発明の他の実施形態の画素回路図である。It is a pixel circuit diagram of other embodiments of the present invention. 本発明の他の実施形態の画素回路図である。It is a pixel circuit diagram of other embodiments of the present invention. 図4の回路の動作のタイミングチャートである。6 is a timing chart of the operation of the circuit of FIG. 本発明の画像形成装置の一実施形態のブロック図である。1 is a block diagram of an embodiment of an image forming apparatus of the present invention. 本発明の画像形成装置の他の実施形態の概略構成図である。It is a schematic block diagram of other embodiment of the image forming apparatus of this invention. 従来の表示素子の画素回路図である。It is a pixel circuit diagram of the conventional display element. 図8の回路の動作のタイミングチャートである。9 is a timing chart of the operation of the circuit of FIG. 図8の回路の発光素子にかかる経時変化を示す図である。It is a figure which shows the time-dependent change concerning the light emitting element of the circuit of FIG. 本発明の基本原理を説明するための回路図である。It is a circuit diagram for demonstrating the basic principle of this invention. 図11の回路における電圧特性図である。FIG. 12 is a voltage characteristic diagram in the circuit of FIG. 11.

符号の説明Explanation of symbols

1,3,4,8,9,12,14,15 TFT
2,11 容量
5 発光素子
6 電流計
7 電源
10 可変バイアス電圧
13 非線形素子
41 表示部
42 列駆動回路
43 画像データ供給回路
44 記憶媒体
45 デコーダ
51 感光体
52 帯電器
53 露光器
61 容量
62 TFT
63 可変バイアス電圧
64 電圧計
65 電源
1,3,4,8,9,12,14,15 TFT
2,11 capacity 5 light emitting element 6 ammeter 7 power supply 10 variable bias voltage 13 nonlinear element 41 display unit 42 column drive circuit 43 image data supply circuit 44 storage medium 45 decoder 51 photoconductor 52 charger 53 exposure unit 61 capacity 62 TFT
63 Variable bias voltage 64 Voltmeter 65 Power supply

Claims (3)

ゲート電位に応じて発光素子に駆動電流を供給するための第1の駆動トランジスタと、
前記第1の駆動トランジスタのゲートに接続され、入力信号に応じて前記ゲート電位を保持する容量と、
前記発光素子の入力端子に第1のスイッチングトランジスタを介してゲートが接続された補正用トランジスタと、
前記補正用トランジスタのソースに接続され、ダイオード特性を有する非線形素子と、
ゲートが前記第1の駆動トランジスタのゲートに接続され、ゲート電位に応じて前記非線形素子に電流を供給するための第2の駆動トランジスタと、
前記補正用トランジスタのドレインと、前記第1の駆動トランジスタおよび前記第2の駆動トランジスタのゲートとの間に配置された第2のスイッチングトランジスタと、
を有する駆動回路であって、
前記第1のスイッチングトランジスタをオン、前記第2のスイッチングトランジスタをオフして前記非線形素子と前記発光素子とに同じ値の電流を流し、前記補正用トランジスタのソース電位を、前記発光素子の入力端子よりも前記補正用トランジスタのしきい値電圧だけ低い値に設定し、前記第1のスイッチングトランジスタをオフ、前記第2のスイッチングトランジスタをオンして前記補正用トランジスタのゲート−ソース間電圧に応じた電流を前記容量に供給することを特徴とする駆動回路。
A first driving transistor for supplying a driving current to the light emitting element according to the gate potential;
A capacitor connected to the gate of the first drive transistor and holding the gate potential in response to an input signal;
A correction transistor having a gate connected to an input terminal of the light emitting element via a first switching transistor;
Which is connected to the source of the correcting transistor, and a nonlinear element having a diode characteristic,
A second drive transistor having a gate connected to the gate of the first drive transistor and supplying a current to the nonlinear element according to a gate potential;
A second switching transistor disposed between the drain of the correction transistor and the gates of the first drive transistor and the second drive transistor;
A drive circuit comprising:
The first switching transistor is turned on , the second switching transistor is turned off , the same current flows through the nonlinear element and the light emitting element, and the source potential of the correction transistor is set as the input terminal of the light emitting element. set the threshold voltage by a low value of the correcting transistor than said first off the switching transistor, and turning on the second switching transistor, a gate of the correcting transistor - depending on the source voltage A driving circuit for supplying a current to the capacitor.
請求項1に記載の駆動回路と、該駆動回路の負荷としての発光素子とを有する画素回路が複数配列された画素回路群を有する画像形成装置において、
前記画素回路群は2次元マトリクス状に配置され、該画素回路群に前記発光素子の発光により画像を形成する表示部と、
画像信号を当該画素回路群に供給する列駆動回路と、
列駆動回路に画像データを供給する画像データ供給回路と、
記憶媒体に記憶された圧縮画像データをデコードして前記画像データ供給回路に供給するデコーダと、
を具備することを特徴とする画像形成装置。
An image forming apparatus having a pixel circuit group in which a plurality of pixel circuits each including the drive circuit according to claim 1 and a light emitting element as a load of the drive circuit are arranged.
The pixel circuit group is arranged in a two-dimensional matrix, and a display unit that forms an image by light emission of the light emitting element in the pixel circuit group;
A column driving circuit for supplying an image signal to the pixel circuit group;
An image data supply circuit for supplying image data to the column drive circuit;
A decoder for decoding the compressed image data stored in the storage medium and supplying the decoded image data to the image data supply circuit;
An image forming apparatus comprising:
請求項1に記載の駆動回路と、該駆動回路の負荷としての発光素子とを有する画素回路が複数配列された画素回路群を有する画像形成装置において、
感光体と、
前記感光体を帯電させるための帯電器と、
少なくとも1次元マトリクス状に配置された前記画素回路群を有し、該画素回路群に前記発光素子の発光により、感光体に潜像を形成するための露光器と、
現像器と、を具備し、
画像信号を当該画素回路群に供給する列駆動回路と、
列駆動回路に画像データを供給する画像データ供給回路と、
を具備することを特徴とする画像形成装置。
An image forming apparatus having a pixel circuit group in which a plurality of pixel circuits each including the drive circuit according to claim 1 and a light emitting element as a load of the drive circuit are arranged.
A photoreceptor,
A charger for charging the photoreceptor;
An exposure device for forming a latent image on a photosensitive member by light emission of the light emitting element in the pixel circuit group, the pixel circuit group being arranged in at least a one-dimensional matrix;
A developing device,
A column driving circuit for supplying an image signal to the pixel circuit group;
An image data supply circuit for supplying image data to the column drive circuit;
An image forming apparatus comprising:
JP2007309613A 2004-02-12 2007-11-30 Drive circuit and image forming apparatus using the same Expired - Fee Related JP4533423B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007309613A JP4533423B2 (en) 2004-02-12 2007-11-30 Drive circuit and image forming apparatus using the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004035295 2004-02-12
JP2007309613A JP4533423B2 (en) 2004-02-12 2007-11-30 Drive circuit and image forming apparatus using the same

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005034164A Division JP4095614B2 (en) 2004-02-12 2005-02-10 Drive circuit and image forming apparatus using the same

Publications (2)

Publication Number Publication Date
JP2008077110A JP2008077110A (en) 2008-04-03
JP4533423B2 true JP4533423B2 (en) 2010-09-01

Family

ID=39349140

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007309613A Expired - Fee Related JP4533423B2 (en) 2004-02-12 2007-11-30 Drive circuit and image forming apparatus using the same

Country Status (1)

Country Link
JP (1) JP4533423B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010201800A (en) * 2009-03-04 2010-09-16 Seiko Epson Corp Exposure head, image forming apparatus, and image forming method
CN110164383A (en) * 2018-08-03 2019-08-23 上海视涯信息科技有限公司 A kind of pixel circuit and display device
CN113903300B (en) * 2021-10-12 2023-06-02 维沃移动通信有限公司 Display panel, calibration method, calibration device and electronic equipment

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998040871A1 (en) * 1997-03-12 1998-09-17 Seiko Epson Corporation Pixel circuit, display device and electronic equipment having current-driven light-emitting device
JP2001343936A (en) * 2000-03-31 2001-12-14 Ricoh Co Ltd Display device, image forming device, recording medium, program and light emitting doide driving method
JP2002514320A (en) * 1997-04-23 2002-05-14 サーノフ コーポレイション Active matrix light emitting diode pixel structure and method
JP2002373792A (en) * 2001-06-15 2002-12-26 Canon Inc Organic electroluminescent element, its control method, its control system, display using its element, and electrophotographic type image forming device having light source for photosensitive member exposure using its element
JP2003511724A (en) * 1999-10-02 2003-03-25 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Active matrix electroluminescence display
JP2003216110A (en) * 2001-11-13 2003-07-30 Semiconductor Energy Lab Co Ltd Display device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3300033B2 (en) * 1992-06-22 2002-07-08 沖電気工業株式会社 Light emitting element print head drive circuit

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998040871A1 (en) * 1997-03-12 1998-09-17 Seiko Epson Corporation Pixel circuit, display device and electronic equipment having current-driven light-emitting device
JP2002514320A (en) * 1997-04-23 2002-05-14 サーノフ コーポレイション Active matrix light emitting diode pixel structure and method
JP2003511724A (en) * 1999-10-02 2003-03-25 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Active matrix electroluminescence display
JP2001343936A (en) * 2000-03-31 2001-12-14 Ricoh Co Ltd Display device, image forming device, recording medium, program and light emitting doide driving method
JP2002373792A (en) * 2001-06-15 2002-12-26 Canon Inc Organic electroluminescent element, its control method, its control system, display using its element, and electrophotographic type image forming device having light source for photosensitive member exposure using its element
JP2003216110A (en) * 2001-11-13 2003-07-30 Semiconductor Energy Lab Co Ltd Display device

Also Published As

Publication number Publication date
JP2008077110A (en) 2008-04-03

Similar Documents

Publication Publication Date Title
JP4095614B2 (en) Drive circuit and image forming apparatus using the same
US7502000B2 (en) Drive circuit and image forming apparatus using the same
US10446083B2 (en) Pixel circuits for AMOLED displays
JP6128738B2 (en) Pixel circuit and driving method thereof
JP5491835B2 (en) Pixel circuit and display device
US8416158B2 (en) Display apparatus
JP4530017B2 (en) Display device and display driving method
US20110164071A1 (en) Pixel circuit, organic electro-luminescent display apparatus, and method of driving the same
US20070024547A1 (en) Organic light emitting diode display device and a driving method thereof
WO2005045797A1 (en) Pixel circuit, display apparatus, and method for driving pixel circuit
US20100060176A1 (en) Display apparatus
JP2008224958A (en) Drive circuit and drive method of light emitting display apparatus
JP6914732B2 (en) Light emitting device and imaging device
US20080231566A1 (en) Minimizing dark current in oled display using modified gamma network
JP4533423B2 (en) Drive circuit and image forming apparatus using the same
JP4747528B2 (en) Pixel circuit and display device
JP2021096282A (en) Light-emitting display device
JP2006038963A (en) Pixel circuit, display device, and their driving method
JP2013092681A (en) Display
JP2005181920A (en) Pixel circuit, display device and its driving method
JP6732822B2 (en) Pixel circuit and display device
US8638277B2 (en) Display device
JP2006184898A (en) Programming circuit and light emitting device using it, and display
JP2006018168A (en) Pixel circuit, display apparatus and drive method therefor
JP2005308868A (en) Display element

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100223

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100518

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100611

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees