JP4531115B2 - 基材上にバリア兼シード層が形成された電子部材 - Google Patents

基材上にバリア兼シード層が形成された電子部材 Download PDF

Info

Publication number
JP4531115B2
JP4531115B2 JP2009523097A JP2009523097A JP4531115B2 JP 4531115 B2 JP4531115 B2 JP 4531115B2 JP 2009523097 A JP2009523097 A JP 2009523097A JP 2009523097 A JP2009523097 A JP 2009523097A JP 4531115 B2 JP4531115 B2 JP 4531115B2
Authority
JP
Japan
Prior art keywords
thin film
barrier
electronic member
alloy thin
seed layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009523097A
Other languages
English (en)
Other versions
JPWO2009116347A1 (ja
Inventor
淳之輔 関口
徹 伊森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Mining Holdings Inc
Original Assignee
Nippon Mining and Metals Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Mining and Metals Co Ltd filed Critical Nippon Mining and Metals Co Ltd
Application granted granted Critical
Publication of JP4531115B2 publication Critical patent/JP4531115B2/ja
Publication of JPWO2009116347A1 publication Critical patent/JPWO2009116347A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C23C14/185—Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、基材上に、ＵＬＳＩ微細銅配線のバリア兼シード層が形成された電子部材に関する。
ＵＬＳＩ微細銅配線（ダマシン銅配線）の銅の成膜方法として、無電解銅めっきによりシード層を設け、電気銅めっきにより銅を成膜する方法が知られている。
従来、半導体ウェハーのような鏡面上に無電解銅めっきを行った場合、析出しためっき膜に十分な密着性を得るのは困難であった。また、めっきの反応性が低く、基板全面に均一なめっきを行うことも困難であった。従来は、例えば、窒化タンタルなどのバリアメタル層上に無電解めっき法で銅シード層を形成する場合、めっきを均一に形成することが難しく密着力が十分でないという問題があった。
本発明者らは、既に、無電解銅めっき液に添加剤として重量平均分子量（Ｍｗ）の小さい水溶性窒素含有ポリマーを加え、一方被めっき物の基板にはめっき液浸漬前に触媒金属を付着させるか、あるいは触媒金属をあらかじめ最表面に成膜した後、めっき液に浸漬させて該触媒金属上に窒素原子を介してポリマーを吸着させることによりめっきの析出速度が抑制され、かつ結晶が非常に微細化して膜厚１５ｎｍ以下の均一な薄膜がウェハーのような鏡面上に形成可能となることを見出した（特許文献１）。また本発明者らは、前記発明の実施例において、触媒金属をあらかじめ最表面に成膜した後、めっき液に浸漬させて該触媒金属上に窒素原子を介してポリマーを吸着させることによりめっきの析出速度が抑制され、かつ結晶が非常に微細化して膜厚６ｎｍ以下の均一な薄膜がウェハーのような鏡面上に形成可能となることを示した。
このような方法、すなわちダマシン銅配線形成において、触媒金属を成膜した後に無電解めっきにより銅シード層を設ける場合は、銅拡散防止のためのバリア層が触媒金属層とは別に予め形成されていることが必要であり、従って、銅シード層を成膜する前にバリア層と触媒金属層の二層もの層を形成することになるため、膜厚を厚くできない超微細配線では実工程への適用が困難であるという問題が判明した。
こうした銅シード層の成膜に先立つ二つの層形成の煩雑さを解消するため、本発明者らはバリア能と触媒能とを兼ね備えた特定の合金薄膜からなる単一層を形成し、さらに無電解めっき時に置換めっきおよび還元めっきを併用することにより、その上に形成する銅シード層の膜厚を薄く均一に形成できることを見出し、すでに出願した（特許文献２、特許文献３）。
また、特許文献４には、バリア層としてルテニウム系材料またはルテニウム系合金を含む少なくとも１層の層と、元素周期表IV族、V族、VI族からの少なくとも１つの元素またはそれらの組み合わせを含む１つの層を設けた積層バリア層構造を有し、ルテニウム系材料またはルテニウム系合金を含む層上に直接電気銅めっきを施すことにより得られる積層材料が記載されている。ルテニウム系材料またはルテニウム系合金を含む層としては、ルテニウム層を用い、ルテニウム層は基板層への接着性が劣るため、基板とルテニウム層との間に、元素周期表IV族、V族、VI族からの少なくとも１つの元素またはそれらの組み合わせを含む層を設け、バリア層を少なくとも二層構造としている。
特開２００８−２２３１００号公報 国際公開第２００９／０１６９７９号パンフレット 国際公開第２００９／０１６９８０号パンフレット 特表２００８−５３８５９１号公報
しかしながら、上記特許文献２、３に記載の方法においても、ＵＬＳＩ微細銅配線（ダマシン銅配線）の形成のためには、バリア能と触媒能とを兼ね備えた合金薄膜の形成工程と、その上に無電解めっきによりシード層を形成する工程を経て電気銅めっきにより銅配線の形成工程が必要である。
また、上記特許文献４記載の積層材料においても、バリア層を積層構造とすることが必要である。
本発明は、前記方法を更に合理化し、より簡易な方法によりＵＬＳＩ微細銅配線を形成する技術を提供することを目的とするものである。
すなわち、本発明は、
（１）基材上に、ＵＬＳＩ微細銅配線のバリア兼シード層として使用するタングステンとルテニウム、ロジウム、イリジウムから選ばれる１種または２種以上の貴金属との合金薄膜が形成された電子部材であって、該合金薄膜がタングステンを７０原子％以上、貴金属を９原子％以上３０原子％以下とする組成である電子部材。
（２）前記合金薄膜が、更に比抵抗値が２０μΩ・ｃｍ以下である金属を５原子％未満含む前記（１）記載の電子部材。
（３）前記合金薄膜をバリア兼シード層として電気銅めっき膜を成膜し、ＵＬＳＩ微細銅配線を形成した前記（１）〜（２）のいずれか一項に記載の電子部材。
（４）前記基材が半導体ウェハーである前記（１）〜（３）のいずれか一項に記載の電子部材。
からなる。
すなわち、本発明は、
（１）基材上に、ＵＬＳＩ微細銅配線のバリア兼シード層として使用するタングステンと貴金属との合金薄膜が形成された電子部材であって、該合金薄膜がタングステンを６０原子％以上、貴金属を９原子％以上４０原子％以下とする組成である電子部材。
（２）前記合金薄膜が、更に比抵抗値が２０μΩ・ｃｍ以下である金属を５原子％未満含む前記（１）記載の電子部材。
（３）前記貴金属が、ルテニウム、ロジウム、イリジウムから選ばれる１種または２種以上の金属である前記（１）または（２）記載の電子部材。
（４）前記合金薄膜をバリア兼シード層として電気銅めっき膜を成膜し、ＵＬＳＩ微細銅配線を形成した前記（１）〜（３）のいずれか一項に記載の電子部材。
（５）前記基材が半導体ウェハーである前記（１）〜（４）のいずれか一項に記載の電子部材。
からなる。
発明の効果
本発明によれば、基材上のタングステンと貴金属との合金薄膜がバリア兼シード層として十分に機能するため、この合金薄膜層の上に従来の無電解めっき膜を形成する工程を必要とせずに、直接電気銅めっきを施すことによりＵＬＳＩ微細銅配線を形成することができる。したがって、膜厚を薄くすることができ、ますます微細化が進むダマシン銅配線に適用が可能となる。
本発明は、基材上に、電気銅めっきによりＵＬＳＩ微細銅配線を形成する際のバリア兼シード層として、タングステンと貴金属との合金薄膜が形成された電子部材である。
タングステンは銅に対するバリア機能を有し、比抵抗値が５．６５μΩ・ｃｍと低めであるが、大気中で表面が酸化されやすい。そのため、薄膜とした場合は表面が酸化されて抵抗が高くなり、電気めっき用のシード層としては抵抗が高すぎて、均一な電気銅めっきができず、使用することができない。貴金属との合金とすることにより、タングステン表面の耐酸化性が向上し、バリア性の向上、抵抗減となり、直接電気銅めっきを行うことができるようになる。
貴金属としては、ルテニウム、ロジウム、イリジウムなどが挙げられ、これらの金属から選ばれる１種または２種以上の金属を使用するが、中でもロジウム、ルテニウムの使用が好ましく、ルテニウムが特に好ましい。
タングステンと貴金属との合金薄膜におけるタングステンの組成比は５０原子％以上、貴金属の組成比は５原子％以上、５０原子％以下が望ましい。貴金属が５原子％より少ないと酸化抑制効果が少なく、十分に抵抗が下がらず、合金薄膜上に電気銅めっきにより均一に銅膜を成膜しにくくなる。また５０原子％より多くなると、タングステンの組成比が少なすぎるため、バリア層としての機能が不十分となる。貴金属のより好ましい組成比は１０原子％以上４０原子％以下であり、タングステンのより好ましい組成比は６０原子％以上９０原子％以下である。
ルテニウムは基材層（Ｓｉ、ＳｉＯ２）への接着性が悪く、基材上に直接ルテニウム層を設けると、該ルテニウム層は剥離しやすく、問題となるが、上記組成比のタングステンとルテニウムの合金膜とすることにより、基材と該合金薄膜との接着性は良好となり、何ら問題となることはない。
タングステン以外のバリア性を有する金属（タンタル、チタン等）は、表面酸化度合いが大きいか、または酸化膜が不働態化しているため抵抗が高く、電気めっき用シード層としての使用に適さない。
また、前記合金薄膜は、バリア性、めっき性に影響を与えない範囲であれば、更にタングステンと貴金属以外の金属を含んでいても良く、例えば、比抵抗値が２０μΩ・ｃｍ以下である金属であれば５原子％未満含んでいても良い。これらの金属を含有させることにより、エレクトロマイグレーション耐性が向上する場合がある。
比抵抗値が２０μΩ・ｃｍ以下である金属としては、例えば、アルミニウム（比抵抗値２．６５５μΩ・ｃｍ）、マグネシウム（比抵抗値４．４５μΩ・ｃｍ）、スズ（比抵抗値１１．０μΩ・ｃｍ）、インジウム（比抵抗値８．３７μΩ・ｃｍ）、モリブデン（比抵抗値５．２μΩ・ｃｍ）、ニオブ（比抵抗値１２．５μΩ・ｃｍ）、亜鉛（比抵抗値５．９２μΩ・ｃｍ）、ニッケル（比抵抗値６．８４μΩ・ｃｍ）、コバルト（比抵抗値６．２４μΩ・ｃｍ）、クロム（比抵抗値１２．９μΩ・ｃｍ）等が挙げられる。
前記合金薄膜の厚みは１０ｎｍ以下が好ましい。合金薄膜の膜厚を薄くすることにより、線幅数十ｎｍレベルのダマシン銅配線への適用が可能となる。
前記合金薄膜は、合金膜組成制御が容易なスパッタリングで形成することが好ましい。タングステンと貴金属を含むスパッタリング合金ターゲットを用い、基材上にスパッタ成膜することにより、タングステンと貴金属との合金薄膜を形成することができる。
本発明において合金薄膜を形成する基材は、Ｓｉウェハー、もしくは表面にＳｉＯ２が少なくとも一部形成されたＳｉウェハーなどの半導体ウェハーが好ましく、酸処理、アルカリ処理、界面活性剤処理、超音波洗浄あるいはこれらを組み合わせた処理を実施することで、基材のクリーニング、濡れ性向上を図ることができる。
本発明において、前記合金薄膜上に、さらに、ＵＬＳＩ微細銅配線を電気めっきにより設け、電子部材とすることができる。前記合金薄膜をバリア兼シード層として、電気銅めっき膜を成膜した場合、ボイド・シーム等の欠陥の発生しない電子部材が得られる。
配線部は銅又は銅を主成分とする合金であることが好ましく、銅がより好ましい。電気銅めっき液は、一般にダマシン銅配線埋め込み用に使用されている組成であればよく、特に限定されないが、例えば主成分として硫酸銅及び硫酸、微量成分として塩素、ポリエチレングリコール、二硫化ビス（３−スルホプロピル）二ナトリウム、ヤヌスグリーンなどを含んだ液を用いることができる。また、電気銅めっきを行う際の、温度、ｐＨ、電流密度等の条件についても、通常の銅配線用電気銅めっきと同様の条件で行うことができる。
次に本発明を実施例によって説明するが、本発明はこれらの実施例によって限定される物ではない。
実施例１
Ｓｉ基板上にＳｉＯ２を形成し、その上に貴金属（ルテニウム）とタングステンからなるスパッタリング合金ターゲットを用いて表１に示す組成の膜厚１０ｎｍの合金薄膜を作製し、その合金膜をバリア兼シード層として電気めっきにより銅配線を形成した。スパッタ成膜はアルゴン圧０．８Ｐａ、５０Ｗの出力でプラズマを発生させ、１５分間のプレスパッタ後、実施した。電気めっき液の組成は、硫酸銅０．２５ｍｏｌ／Ｌ、硫酸１．８ｍｏｌ／Ｌ、塩酸１．４ｍｍｏｌ／Ｌ、微量添加剤（二硫化ビス（３−スルホプロピル）二ナトリウム、ポリエチレングリコール、ヤヌスグリーン）で、めっき条件は浴温２５℃、電流密度０．２Ａ／ｄｍ2で３０秒間実施した。４００℃×３０分の真空アニール処理後のバリア性をＡＥＳデプスプロファイル測定により確認した。バリア性の判定は、銅のタングステン合金膜中への拡散現象の有無により判定した。電気銅めっきの可否は、外観上光沢銅めっき膜が全面に均一に析出しているものは可、無光沢の粗いめっき膜が見られるものを析出不均一、膜が未析出のものを不可とした。結果を表１に示す。
実施例２〜７、比較例１〜３
実施例１における合金薄膜の組成を表１記載のように変えた以外は実施例１と同様にして銅配線を形成し、評価した。結果を表１に示す。
Figure 0004531115

Claims (4)

  1. 基材上に、ＵＬＳＩ微細銅配線のバリア兼シード層として使用するタングステンとルテニウム、ロジウム、イリジウムから選ばれる１種または２種以上の貴金属との合金薄膜が形成された電子部材であって、該合金薄膜がタングステンを７０原子％以上、前記貴金属を９原子％以上、３０原子％以下とする組成である電子部材。
  2. 前記合金薄膜が、更に比抵抗値が２０μΩ・ｃｍ以下である金属を５原子％未満含む請求の範囲第１項記載の電子部材。
  3. 前記合金薄膜をバリア兼シード層として電気銅めっき膜を成膜し、ＵＬＳＩ微細銅配線を形成した請求の範囲第１項〜第２項のいずれか一項に記載の電子部材。
  4. 前記基材が半導体ウェハーである請求の範囲第１項〜第３項のいずれか一項に記載の電子部材。
JP2009523097A 2008-03-19 2009-02-19 基材上にバリア兼シード層が形成された電子部材 Active JP4531115B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008070856 2008-03-19
JP2008070856 2008-03-19
PCT/JP2009/052917 WO2009116347A1 (ja) 2008-03-19 2009-02-19 基材上にバリア兼シード層が形成された電子部材

Publications (2)

Publication Number Publication Date
JP4531115B2 true JP4531115B2 (ja) 2010-08-25
JPWO2009116347A1 JPWO2009116347A1 (ja) 2011-07-21

Family

ID=41090755

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009523097A Active JP4531115B2 (ja) 2008-03-19 2009-02-19 基材上にバリア兼シード層が形成された電子部材

Country Status (7)

Country Link
US (1) US8089154B2 (ja)
EP (1) EP2237313B1 (ja)
JP (1) JP4531115B2 (ja)
KR (1) KR101279716B1 (ja)
CN (1) CN101911265B (ja)
TW (1) TWI389284B (ja)
WO (1) WO2009116347A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8435887B2 (en) * 2011-06-02 2013-05-07 International Business Machines Corporation Copper interconnect formation

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001135721A (ja) * 1999-11-04 2001-05-18 Sony Corp 半導体装置およびその製造方法
WO2006115476A2 (en) * 2005-04-21 2006-11-02 Honeywell International Inc. Ruthenium-based materials and ruthenium alloys
WO2006121604A2 (en) * 2005-05-05 2006-11-16 Applied Materials, Inc. Conductive barrier layer, especially an alloy of ruthenium and tantalum and sputter deposition thereof
JP2007251164A (ja) * 2006-03-15 2007-09-27 Internatl Business Mach Corp <Ibm> 相互接続構造体、半導体構造体および相互接続構造体の形成方法（相互接続用途のための耐酸化性シード層の形成）
JP2007318141A (ja) * 2006-05-25 2007-12-06 Internatl Business Mach Corp <Ibm> 貴金属ライナとこれに隣接する誘電材料間の付着性を向上させた相互接続構造およびその製造方法（金属／誘電体界面のための付着性向上）

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6787912B2 (en) * 2002-04-26 2004-09-07 International Business Machines Corporation Barrier material for copper structures
US20060283716A1 (en) * 2003-07-08 2006-12-21 Hooman Hafezi Method of direct plating of copper on a ruthenium alloy
US7144490B2 (en) * 2003-11-18 2006-12-05 International Business Machines Corporation Method for selective electroplating of semiconductor device I/O pads using a titanium-tungsten seed layer
US7253106B2 (en) * 2004-12-22 2007-08-07 International Business Machines Corporation Manufacturable CoWP metal cap process for copper interconnects
JP2006196642A (ja) * 2005-01-13 2006-07-27 Sony Corp 半導体装置およびその製造方法
JP2006303062A (ja) * 2005-04-19 2006-11-02 Sony Corp 半導体装置の製造方法
US7215006B2 (en) * 2005-10-07 2007-05-08 International Business Machines Corporation Plating seed layer including an oxygen/nitrogen transition region for barrier enhancement
US7622382B2 (en) * 2006-03-29 2009-11-24 Intel Corporation Filling narrow and high aspect ratio openings with electroless deposition
JP5377831B2 (ja) 2007-03-14 2013-12-25 Ｊｘ日鉱日石金属株式会社 ダマシン銅配線用シード層形成方法、及びこの方法を用いてダマシン銅配線を形成した半導体ウェハー
KR101110447B1 (ko) 2007-07-31 2012-03-13 닛코킨조쿠 가부시키가이샤 무전해 도금에 의해 금속 박막을 형성한 도금물 및 그 제조방법
CN101578394B (zh) 2007-07-31 2011-08-03 日矿金属株式会社 通过无电镀形成金属薄膜的镀敷物及其制造方法
WO2009116346A1 (ja) * 2008-03-19 2009-09-24 日鉱金属株式会社 基材上にバリア兼シード層が形成された電子部材

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001135721A (ja) * 1999-11-04 2001-05-18 Sony Corp 半導体装置およびその製造方法
WO2006115476A2 (en) * 2005-04-21 2006-11-02 Honeywell International Inc. Ruthenium-based materials and ruthenium alloys
JP2008538591A (ja) * 2005-04-21 2008-10-30 ハネウエル・インターナシヨナル・インコーポレーテツド ルテニウム系材料およびルテニウム合金
WO2006121604A2 (en) * 2005-05-05 2006-11-16 Applied Materials, Inc. Conductive barrier layer, especially an alloy of ruthenium and tantalum and sputter deposition thereof
JP2008541428A (ja) * 2005-05-05 2008-11-20 アプライド マテリアルズ インコーポレイテッド 導電性バリヤ層、特にルテニウムとタンタルの合金及びそのスパッタ堆積
JP2007251164A (ja) * 2006-03-15 2007-09-27 Internatl Business Mach Corp <Ibm> 相互接続構造体、半導体構造体および相互接続構造体の形成方法（相互接続用途のための耐酸化性シード層の形成）
JP2007318141A (ja) * 2006-05-25 2007-12-06 Internatl Business Mach Corp <Ibm> 貴金属ライナとこれに隣接する誘電材料間の付着性を向上させた相互接続構造およびその製造方法（金属／誘電体界面のための付着性向上）

Also Published As

Publication number Publication date
EP2237313B1 (en) 2014-07-30
TWI389284B (zh) 2013-03-11
KR101279716B1 (ko) 2013-06-27
US20110006427A1 (en) 2011-01-13
TW200950051A (en) 2009-12-01
WO2009116347A1 (ja) 2009-09-24
EP2237313A4 (en) 2012-08-01
CN101911265A (zh) 2010-12-08
EP2237313A1 (en) 2010-10-06
KR20100090301A (ko) 2010-08-13
JPWO2009116347A1 (ja) 2011-07-21
CN101911265B (zh) 2012-07-04
US8089154B2 (en) 2012-01-03

Similar Documents

Publication Publication Date Title
KR101110447B1 (ko) 무전해 도금에 의해 금속 박막을 형성한 도금물 및 그 제조방법
JP4376958B2 (ja) 無電解めっきにより金属薄膜を形成しためっき物及びその製造方法
JP2010037622A (ja) 無電解置換めっきにより銅薄膜を形成しためっき物
EP2309025B1 (en) Plated object with copper thin film formed by electroless plating
TWI384552B (zh) 基板及其製造方法
JP4531114B2 (ja) 基材上にバリア兼シード層が形成された電子部材
JP4531115B2 (ja) 基材上にバリア兼シード層が形成された電子部材
KR101186714B1 (ko) 기판, 및 그 제조방법

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100604

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100608

R150 Certificate of patent or registration of utility model

Ref document number: 4531115

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250