KR20100090301A - 기재상에 배리어 겸 시드층이 형성된 전자 부재 - Google Patents

기재상에 배리어 겸 시드층이 형성된 전자 부재 Download PDF

Info

Publication number
KR20100090301A
KR20100090301A KR1020107014415A KR20107014415A KR20100090301A KR 20100090301 A KR20100090301 A KR 20100090301A KR 1020107014415 A KR1020107014415 A KR 1020107014415A KR 20107014415 A KR20107014415 A KR 20107014415A KR 20100090301 A KR20100090301 A KR 20100090301A
Authority
KR
South Korea
Prior art keywords
thin film
electronic member
barrier
alloy thin
atomic
Prior art date
Application number
KR1020107014415A
Other languages
English (en)
Other versions
KR101279716B1 (ko
Inventor
준노스케 세키구치
도루 이모리
Original Assignee
닛코킨조쿠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛코킨조쿠 가부시키가이샤 filed Critical 닛코킨조쿠 가부시키가이샤
Publication of KR20100090301A publication Critical patent/KR20100090301A/ko
Application granted granted Critical
Publication of KR101279716B1 publication Critical patent/KR101279716B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C23C14/185—Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Electrochemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은, 보다 간단하고 쉬운 방법에 의해 ULSI 미세 구리 배선을 형성하는 기술을 제공하는 것을 목적으로 한다. 기재상에, ULSI 미세 구리 배선의 배리어 겸 시드층으로서 사용하는 텅스텐과 귀금속의 합금 박막이 형성된 전자 부재로서, 상기 합금 박막이 텅스텐을 50원자% 이상, 귀금속을 5원자% 이상 50원자% 이하로 하는 조성인 전자 부재. 상기 귀금속으로서는, 루테늄, 로듐, 이리듐으로부터 선택되는 1종 또는 2종 이상의 금속이 바람직하다.

Description

기재상에 배리어 겸 시드층이 형성된 전자 부재{ELECTRONIC MEMBER WHEREIN BARRIER-SEED LAYER IS FORMED ON BASE}
본 발명은, 기재상에, ULSI 미세 구리 배선의 배리어 겸 시드층(barrier-seed layer)이 형성된 전자 부재에 관한 것이다.
ULSI 미세 구리 배선(Damascene 구리 배선)의 구리 성막 방법으로서, 무전해 구리 도금에 의해 시드층을 형성하고, 전기 구리 도금에 의해 구리를 성막하는 방법이 알려져 있다.
종래, 반도체 웨이퍼와 같은 경면상에 무전해 구리 도금을 행한 경우, 석출한 도금막에 충분한 밀착성을 얻는 것은 곤란하였다. 또한, 도금의 반응성이 낮고, 기판 전체면에 균일한 도금을 행하는 것도 곤란하였다. 종래에는, 예를 들면, 질화탄탈 등의 배리어 메탈층상에 무전해 도금법으로 구리 시드층을 형성하는 경우, 도금을 균일하게 형성하는 것이 어렵고 밀착력이 충분하지 않다고 하는 문제가 있었다.
본 발명자들은, 이미, 무전해 구리 도금액에 첨가제로서 중량 평균 분자량(Mw)이 작은 수용성 질소 함유 폴리머를 가하고, 한쪽 피도금물의 기판에는 도금액 침지전에 촉매 금속을 부착시키거나, 혹은 촉매 금속을 미리 최표면에 성막한 후, 도금액에 침지시켜 상기 촉매 금속상에 질소 원자를 통하여 폴리머를 흡착시키는 것에 의해 도금의 석출 속도가 억제되고, 또한 결정이 매우 미세화하여 막두께 15nm 이하의 균일한 박막을 웨이퍼와 같은 경면상에 형성할 수 있게 되는 것을 발견하였다(특허문헌 1). 또한 본 발명자들은, 상기 발명의 실시예에서, 촉매 금속을 미리 최표면에 성막한 후, 도금액에 침지시켜 상기 촉매 금속상에 질소 원자를 통하여 폴리머를 흡착시키는 것에 의해 도금의 석출 속도가 억제되고, 또한 결정이 매우 미세화하여 막두께 6nm 이하의 균일한 박막을 웨이퍼와 같은 경면상에 형성할 수 있게 되는 것을 보였다.
이러한 방법, 즉 다마신 구리 배선 형성에서, 촉매 금속을 성막한 후에 무전해 도금에 의해 구리 시드층을 형성하는 경우는, 구리 확산 방지를 위한 배리어층이 촉매 금속층과는 별도로 미리 형성되어 있는 것이 필요하고, 따라서, 구리 시드층을 성막하기 전에 배리어층과 촉매 금속층의 2층의 층을 형성하게 되기 때문에, 막두께를 두껍게 할 수 없는 초미세 배선에서는 실공정에 적용이 곤란하다고 하는 문제가 판명되었다.
이러한 구리 시드층의 성막에 앞서 2개의 층을 형성하는 번잡함을 해소하기 위해서, 본 발명자들은 배리어능과 촉매능을 겸비한 특정의 합금 박막으로 이루어진 단일층을 형성하고, 또한 무전해 도금시에 치환 도금 및 환원 도금을 병용함으로써, 그 위에 형성하는 구리 시드층의 막두께를 얇고 균일하게 형성할 수 있는 것을 발견하여, 이미 출원하였다(특허문헌 2, 특허문헌 3).
또한, 특허문헌 4에는, 배리어층으로서 루테늄계 재료 또는 루테늄계 합금을 함유한 적어도 1층의 층과, 원소 주기표 Ⅳ족, Ⅴ족, Ⅵ족으로부터 적어도 1개의 원소 또는 그들 조합을 함유한 1개의 층을 형성한 적층 배리어층 구조를 가지며, 루테늄계 재료 또는 루테늄계 합금을 함유한 층상에 직접 전기 구리 도금을 실시하는 것에 의해 얻어지는 적층 재료가 기재되어 있다. 루테늄계 재료 또는 루테늄계 합금을 함유하는 층으로서는, 루테늄층을 이용하고, 루테늄층은 기판층에의 접착성이 떨어지기 때문에, 기판과 루테늄층의 사이에, 원소 주기표 Ⅳ족, Ⅴ족, Ⅵ족으로부터 적어도 1개의 원소 또는 그들 조합을 함유한 층을 형성하여, 배리어층을 적어도 2층 구조로 하고 있다.
일본 공개특허 2008-223100 공보 국제공개 제 2009/016979 호 팸플릿 국제공개 제 2009/016980 호 팸플릿 일본 특허공표 2008-538591 호
그러나, 상기 특허문헌 2, 3에 기재된 방법에서도, ULSI 미세 구리 배선(다마신 구리 배선)의 형성을 위해서는, 배리어능과 촉매능을 겸비한 합금 박막의 형성 공정과, 그 위에 무전해도금에 의해 시드층을 형성하는 공정을 거쳐 전기 구리 도금에 의해 구리 배선의 형성 공정이 필요하다.
또한, 상기 특허문헌 4에 기재된 적층 재료에서도, 배리어층을 적층 구조로 하는 것이 필요하다.
본 발명은, 상기 방법을 더 합리화하여, 보다 간단하고 쉬운 방법에 의해 ULSI 미세 구리 배선을 형성하는 기술을 제공하는 것을 목적으로 하는 것이다.
본 발명자들은, 예의 검토한 결과, 이 배리어 기능을 가진 합금 박막 자체를 시드층으로서 기능시키는 것을 시도한 바, 배리어 기능을 가진 텅스텐과 귀금속의 합금 박막으로 함으로써, 이 합금 박막상에 무전해도금 등에 의한 시드층 형성을 하지 않고 직접 전기 구리 도금을 실시할 수 있고, ULSI 미세 구리 배선을 형성하는 것이 가능한 것을 발견하여, 본 발명에 이르렀다.
즉, 본 발명은,
(1) 기재상에, ULSI 미세 구리 배선의 배리어 겸 시드층으로서 사용하는 텅스텐과 귀금속의 합금 박막이 형성된 전자 부재로서, 상기 합금 박막이 텅스텐을 50원자% 이상, 귀금속을 5원자% 이상 50원자% 이하로 하는 조성인 전자 부재.
(2) 상기 합금 박막이, 비저항치가 20μΩ·cm 이하인 금속을 5원자% 미만 더 함유하는 상기 (1)에 기재된 전자 부재.
(3) 상기 귀금속이, 루테늄, 로듐, 이리듐으로부터 선택되는 1종 또는 2종 이상의 금속인 상기 (1) 또는 (2)에 기재된 전자 부재.
(4) 상기 합금 박막을 배리어 겸 시드층으로서 전기 구리 도금막을 성막하고, ULSI 미세 구리 배선을 형성한 상기 (1)∼(3)의 어느 한 항에 기재된 전자 부재.
(5) 상기 기재가 반도체 웨이퍼인 상기 (1)∼(4)의 어느 한 항에 기재된 전자 부재.
로 이루어진다.
본 발명에 의하면, 기재상의 텅스텐과 귀금속의 합금 박막이 배리어 겸 시드층으로서 충분히 기능하기 때문에, 이 합금 박막층 상에 종래의 무전해 도금막을 형성하는 공정을 필요로 하지 않고, 직접 전기 구리 도금을 실시하는 것에 의해 ULSI 미세 구리 배선을 형성할 수 있다. 따라서, 막두께를 얇게 할 수 있고, 점점 미세화가 진행되는 다마신 구리 배선에 적용이 가능하다.
본 발명은, 기재상에, 전기 구리 도금에 의해 ULSI 미세 구리 배선을 형성할 때의 배리어 겸 시드층으로서 텅스텐과 귀금속의 합금 박막이 형성된 전자 부재이다.
텅스텐은 구리에 대한 배리어 기능을 가지며, 비저항치가 5.65μΩ·cm로 낮지만, 대기중에서 표면이 산화되기 쉽다. 그 때문에, 박막으로 한 경우는 표면이 산화되어 저항이 높아지고, 전기 도금용의 시드층으로서는 저항이 너무 높아서, 균일한 전기 구리 도금을 할 수 없으므로, 사용할 수 없다. 귀금속과의 합금으로 함으로써, 텅스텐 표면의 내산화성이 향상하고, 배리어성이 향상하며, 저항이 줄어들어, 직접 전기 구리 도금을 행할 수 있게 된다.
귀금속으로서는, 루테늄, 로듐, 이리듐 등을 들 수 있고, 이들 금속으로부터 선택되는 1종 또는 2종 이상의 금속을 사용하지만, 그 중에서도 로듐, 루테늄의 사용이 바람직하고, 루테늄이 특히 바람직하다.
텅스텐과 귀금속의 합금 박막에서의 텅스텐의 조성비는 50원자% 이상, 귀금속의 조성비는 5원자% 이상, 50원자% 이하가 바람직하다. 귀금속이 5원자%보다 적으면 산화 억제 효과가 적고, 충분히 저항이 내려가지 않아, 합금 박막상에 전기 구리 도금에 의해 균일하게 구리막을 성막하기 어려워진다. 또한 50원자%보다 많아지면, 텅스텐의 조성비가 너무 적기 때문에, 배리어층으로서의 기능이 불충분하게 된다. 귀금속의 보다 바람직한 조성비는 10원자% 이상 40원자% 이하이며, 텅스텐의 보다 바람직한 조성비는 60원자% 이상 90원자% 이하이다.
루테늄은 기재층(Si, SiO2)에의 접착성이 나쁘고, 기재상에 직접 루테늄층을 형성하면, 상기 루테늄층은 박리되기 쉬워져, 문제가 되지만, 상기 조성비의 텅스텐과 루테늄의 합금막으로 함으로써, 기재와 상기 합금 박막의 접착성은 양호해지므로, 아무런 문제가 되지 않는다.
텅스텐 이외의 배리어성을 가진 금속(탄탈, 티탄 등)은, 표면 산화 정도가 크거나, 또는 산화막이 부동태화하고 있기 때문에 저항이 높고, 전기 도금용 시드층으로서의 사용에 적합하지 않다.
또한, 상기 합금 박막은, 배리어성, 도금성에 영향을 미치지 않는 범위이면, 텅스텐과 귀금속 이외의 금속을 더 함유하고 있어도 좋고, 예를 들면, 비저항치가 20μΩ·cm 이하인 금속이면 5원자% 미만 함유하고 있어도 좋다. 이들 금속을 함유시킴으로써, 엘렉트로마이그레이션(electromigration) 내성이 향상하는 경우가 있다.
비저항치가 20μΩ·cm 이하인 금속으로서는, 예를 들면, 알루미늄(비저항치 2.655μΩ·cm), 마그네슘(비저항치 4.45μΩ·cm), 주석(비저항치 11.0μΩ·cm), 인듐(비저항치 8.37μΩ·cm), 몰리브덴(비저항치 5.2μΩ·cm), 니오브(비저항치 12.5μΩ·cm), 아연(비저항치 5.92μΩ·cm), 니켈(비저항치 6.84μΩ·cm), 코발트(비저항치 6.24μΩ·cm), 크롬(비저항치 12.9μΩ·cm) 등을 들 수 있다.
상기 합금 박막의 두께는 10nm 이하가 바람직하다. 합금 박막의 막두께를 얇게 함으로써, 선폭 수십 nm 레벨의 다마신 구리 배선에 적용이 가능해진다.
상기 합금 박막은, 합금막 조성 제어가 용이한 스퍼터링으로 형성하는 것이 바람직하다. 텅스텐과 귀금속을 함유한 스퍼터링 합금 타깃을 이용하여 기재상에 스퍼터 성막함으로써, 텅스텐과 귀금속의 합금 박막을 형성할 수 있다.
본 발명에서 합금 박막을 형성하는 기재는, Si 웨이퍼, 혹은 표면에 SiO2가 적어도 일부 형성된 Si 웨이퍼 등의 반도체 웨이퍼가 바람직하고, 산처리, 알칼리 처리, 계면활성제 처리, 초음파 세정 혹은 이들을 조합한 처리를 실시함으로써, 기재의 클리닝, 젖음성 향상을 도모할 수 있다.
본 발명에서, 상기 합금 박막상에, 또한 ULSI 미세 구리 배선을 전기 도금에 의해 형성하여 전자 부재로 할 수 있다. 상기 합금 박막을 배리어 겸 시드층으로서 전기 구리 도금막을 성막한 경우, 보이드(void)·심(seam) 등의 결함이 발생하지 않는 전자 부재를 얻을 수 있다.
배선부는 구리 또는 구리를 주성분으로 하는 합금인 것이 바람직하고, 구리가 보다 바람직하다. 전기 구리 도금액은, 일반적으로 다마신 구리 배선 메워넣기용으로 사용되고 있는 조성이면 좋고, 특별히 한정되지 않지만, 예를 들면 주성분으로서 황산구리 및 황산, 미량 성분으로서 염소, 폴리에틸렌글리콜, 2황화비스(3-술포프로필)2나트륨, 야누스 그린(Janus Green) 등을 함유한 액을 이용할 수 있다. 또한, 전기 구리 도금을 행할 때의, 온도, pH, 전류 밀도 등의 조건에 대해서도, 통상의 구리 배선용 전기 구리 도금과 같은 조건으로 행할 수 있다.
[실시예]
다음에 본 발명을 실시예에 의해서 설명하지만, 본 발명은 이들 실시예에 의해서 한정되는 것은 아니다.
<실시예 1>
Si 기판상에 SiO2를 형성하고, 그 위에 귀금속(루테늄)과 텅스텐으로 이루어진 스퍼터링 합금 타깃을 이용하여 표 1에 나타내는 조성의 막두께 10nm의 합금 박막을 제작하고, 그 합금막을 배리어 겸 시드층으로서 전기 도금에 의해 구리 배선을 형성하였다. 스퍼터 성막은 아르곤압 0.8Pa, 50W의 출력으로 플라즈마를 발생시키고, 15분간의 프레스퍼터(pre-sputtering) 후, 실시하였다. 전기 도금액의 조성은, 황산구리 0.25mol/L, 황산 1.8mol/L, 염산 1.4mmol/L, 미량 첨가제(2황화비스(3-술포프로필)2나트륨, 폴리에틸렌글리콜, 야누스 그린)으로, 도금 조건은 욕온 25℃, 전류 밀도 0.2A/dm2로 30초간 실시하였다. 400℃×30분의 진공 어닐 처리 후의 배리어성을 AES 뎁스 프로파일(AES depth profile)측정에 의해 확인하였다. 배리어성의 판정은, 구리의 텅스텐 합금막 속에의 확산 현상의 유무에 의해 판정하였다. 전기 구리 도금의 가부는, 외관상 광택구리 도금막이 전체면에 균일하게 석출하고 있는 것은 가(可), 무광택의 거친 도금막이 보이는 것을 석출 불균일, 막이 미석출인 것을 불가(不可)로 하였다. 결과를 표 1에 나타낸다.
<실시예 2∼7, 비교예 1∼3>
실시예 1에서의 합금 박막의 조성을 표 1에 기재된 바와 같이 바꾼 것 이외에는 실시예 1과 동일하게 하여 구리 배선을 형성하고, 평가하였다. 결과를 표 1에 나타낸다.
합금박막조성 구리의 확산 전기 구리 도금의 가부
실시예 1 W(60)Ru(40) 무 가
실시예 2 W(90)Ru(10) 무 가
실시예 3 W(70)Rh(30) 무 가
실시예 4 W(70)Ir(30) 무 가
실시예 4 W(60)Ru(37)Al(3) 무 가
실시예 6 W(80)Rh(18)Mg(2) 무 가
실시예 7 W(90)Ir(9)Sn(1) 무 가
비교예 1 W(98)Ru(2) 무 석출 불균일
비교예 2 Ta(70)Ru(30) 무 불가
비교예 3 W(40)Rh(60) 유 가
구리의 확산 유무:AES 뎁스 프로파일 측정에 의해 판정

Claims (5)

  1. 기재상에, ULSI 미세 구리 배선의 배리어 겸 시드층으로서 사용하는 텅스텐과 귀금속의 합금 박막이 형성된 전자 부재로서, 상기 합금 박막이 텅스텐을 50원자% 이상, 귀금속을 5원자% 이상 50원자% 이하로 하는 조성인 전자 부재.
  2. 제 1 항에 있어서, 상기 합금 박막이, 비저항치가 20μΩ·cm 이하인 금속을 5원자% 미만 함유한 전자 부재.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 귀금속이, 루테늄, 로듐, 이리듐으로부터 선택되는 1종 또는 2종 이상의 금속인 전자 부재.
  4. 제 1 항 내지 제 3 항중의 어느 한 항에 있어서, 상기 합금 박막을 배리어 겸 시드층으로서 전기 구리 도금막을 성막하고, ULSI 미세 구리 배선을 형성한 전자 부재.
  5. 제 1 항 내지 제 4 항중의 어느 한 항에 있어서, 상기 기재가 반도체 웨이퍼인 전자 부재.
KR1020107014415A 2008-03-19 2009-02-19 기재상에 배리어 겸 시드층이 형성된 전자 부재 KR101279716B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2008-070856 2008-03-19
JP2008070856 2008-03-19
PCT/JP2009/052917 WO2009116347A1 (ja) 2008-03-19 2009-02-19 基材上にバリア兼シード層が形成された電子部材

Publications (2)

Publication Number Publication Date
KR20100090301A true KR20100090301A (ko) 2010-08-13
KR101279716B1 KR101279716B1 (ko) 2013-06-27

Family

ID=41090755

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107014415A KR101279716B1 (ko) 2008-03-19 2009-02-19 기재상에 배리어 겸 시드층이 형성된 전자 부재

Country Status (7)

Country Link
US (1) US8089154B2 (ko)
EP (1) EP2237313B1 (ko)
JP (1) JP4531115B2 (ko)
KR (1) KR101279716B1 (ko)
CN (1) CN101911265B (ko)
TW (1) TWI389284B (ko)
WO (1) WO2009116347A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8435887B2 (en) * 2011-06-02 2013-05-07 International Business Machines Corporation Copper interconnect formation

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001135721A (ja) * 1999-11-04 2001-05-18 Sony Corp 半導体装置およびその製造方法
US6787912B2 (en) * 2002-04-26 2004-09-07 International Business Machines Corporation Barrier material for copper structures
US20060283716A1 (en) * 2003-07-08 2006-12-21 Hooman Hafezi Method of direct plating of copper on a ruthenium alloy
US7144490B2 (en) * 2003-11-18 2006-12-05 International Business Machines Corporation Method for selective electroplating of semiconductor device I/O pads using a titanium-tungsten seed layer
US7253106B2 (en) * 2004-12-22 2007-08-07 International Business Machines Corporation Manufacturable CoWP metal cap process for copper interconnects
JP2006196642A (ja) * 2005-01-13 2006-07-27 Sony Corp 半導体装置およびその製造方法
JP2006303062A (ja) 2005-04-19 2006-11-02 Sony Corp 半導体装置の製造方法
JP2008538591A (ja) * 2005-04-21 2008-10-30 ハネウエル・インターナシヨナル・インコーポレーテツド ルテニウム系材料およびルテニウム合金
US20060251872A1 (en) * 2005-05-05 2006-11-09 Wang Jenn Y Conductive barrier layer, especially an alloy of ruthenium and tantalum and sputter deposition thereof
US7215006B2 (en) * 2005-10-07 2007-05-08 International Business Machines Corporation Plating seed layer including an oxygen/nitrogen transition region for barrier enhancement
US7276796B1 (en) 2006-03-15 2007-10-02 International Business Machines Corporation Formation of oxidation-resistant seed layer for interconnect applications
US7622382B2 (en) * 2006-03-29 2009-11-24 Intel Corporation Filling narrow and high aspect ratio openings with electroless deposition
US7446058B2 (en) * 2006-05-25 2008-11-04 International Business Machines Corporation Adhesion enhancement for metal/dielectric interface
JP5377831B2 (ja) 2007-03-14 2013-12-25 Ｊｘ日鉱日石金属株式会社 ダマシン銅配線用シード層形成方法、及びこの方法を用いてダマシン銅配線を形成した半導体ウェハー
EP2067878B1 (en) 2007-07-31 2017-03-22 JX Nippon Mining & Metals Corporation Plated material having metal thin film formed by electroless plating, and method for production thereof
US8163400B2 (en) * 2007-07-31 2012-04-24 Nippon Mining & Metals Co., Ltd. Plated article having metal thin film formed by electroless plating, and manufacturing method thereof
US8004082B2 (en) * 2008-03-19 2011-08-23 Nippon Mining & Metals Co., Ltd. Electronic component formed with barrier-seed layer on base material

Also Published As

Publication number Publication date
US20110006427A1 (en) 2011-01-13
TWI389284B (zh) 2013-03-11
JPWO2009116347A1 (ja) 2011-07-21
EP2237313A1 (en) 2010-10-06
JP4531115B2 (ja) 2010-08-25
KR101279716B1 (ko) 2013-06-27
CN101911265A (zh) 2010-12-08
TW200950051A (en) 2009-12-01
US8089154B2 (en) 2012-01-03
WO2009116347A1 (ja) 2009-09-24
EP2237313A4 (en) 2012-08-01
EP2237313B1 (en) 2014-07-30
CN101911265B (zh) 2012-07-04

Similar Documents

Publication Publication Date Title
KR101110447B1 (ko) 무전해 도금에 의해 금속 박막을 형성한 도금물 및 그 제조방법
KR101110397B1 (ko) 무전해 도금에 의해 금속 박막을 형성한 도금물 및 그 제조방법
EP2309025B1 (en) Plated object with copper thin film formed by electroless plating
EP2224472B1 (en) Substrate and method for manufacturing the same
KR20100088162A (ko) 배리어층 상에 루테늄 전기 도금층을 가진 ｕｌｓｉ 미세 배선 부재
JP4531114B2 (ja) 基材上にバリア兼シード層が形成された電子部材
KR101279716B1 (ko) 기재상에 배리어 겸 시드층이 형성된 전자 부재
KR101186714B1 (ko) 기판, 및 그 제조방법
US8395264B2 (en) Substrate comprising alloy film of metal element having barrier function and metal element having catalytic power

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180516

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 7