JP4530363B2

JP4530363B2 - 光電流・電圧変換回路

Info

Publication number: JP4530363B2
Application number: JP2005292455A
Authority: JP
Inventors: 蔵生中川
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2005-10-05
Filing date: 2005-10-05
Publication date: 2010-08-25
Anticipated expiration: 2025-10-05
Also published as: JP2007104404A

Description

本発明は、光信号を受けて光電流を発生する受光素子が発生した微弱な光電流を電圧に変換増幅し、比較器で所定の基準電圧（閾値）と比較して、その比較判定結果を出力する光電流・電圧変換回路に関する。

ＦＡ（ファクトリーオートメーション）関連やホームエレクトロニクス関連など多くの分野で入出力間を電気的に絶縁することを目的として、例えば、図６に示すような基本構成のフォトカプラ５０が使用されている。これは、入力側の発光素子６０に電気信号を供給すると、発光素子６０から出力側の受光素子７０に光で信号が伝わり、受光素子７０から電気信号が出力されるものである。最近では、受光素子７０で発生する微弱な光電流を電圧に変換増幅し２値信号として出力する光電流・電圧変換回路をＩＣ化した受光ＩＣを設けたフォトカプラ（ＩＣカプラ）が使用されてきている。

このようなＩＣカプラなどに設けられる光電流・電圧変換回路の一例を、図７を用いて説明する。

従来の光電流・電圧変換回路１は、主に、受光素子としてのフォトダイオード２，増幅回路３，基準電圧回路４，および比較器５で構成されている。

フォトダイオード２のアノード端は接地され、カソード端は増幅回路３の入力端３ａと基準電圧回路４の入力端４ａにそれぞれ接続され、増幅回路３の入力端３ａと基準電圧回路４の入力端４ａには共通の入力電圧が供給されるようになっている。

また、増幅回路３は、増幅器６を備え、増幅回路３の入力端３ａ，出力端３ｂがそれぞれ増幅器６の入力端，出力端となっている。そして、入力端３ａと出力端３ｂとは帰還抵抗７を介して接続され、入力電圧Ｖｏの変化を所定の増幅度に増幅し、出力電圧Ｖａとして出力する。

また、基準電圧回路４は、オペアンプ８を備え、基準電圧回路４の入力端４ａはオペアンプ８の非反転入力端に接続され、基準電圧回路４の出力端４ｂとオペアンプ８の反転入力端とは帰還抵抗９を介して接続され、帰還抵抗９とオペアンプ８の反転入力端との接続点９ａは定電流源１０を介して接地されている。そして、基準電圧回路４は、入力電圧Ｖｏに所定のオフセット電圧Ｖｏｓを加えた電圧を基準電圧Ｖｒｅｆとして出力する。即ち、基準電圧Ｖｒｅｆは、Ｖｒｅｆ＝Ｖｏ＋Ｖｏｓとなり、帰還抵抗９の抵抗値をＲｒｅｆ，定電流源１０の電流値をＩｒｅｆとすると、オフセット電圧Ｖｏｓは、Ｖｏｓ＝Ｉｒｅｆ×Ｒｒｅｆとなる。

そして、増幅回路３の出力端３ｂと基準電圧回路４の出力端４ｂは、共に比較器５に入力され、比較器５は増幅回路３の出力電圧Ｖａと、閾値としての基準電圧Ｖｒｅｆとを比較し、その比較判定結果Ｖｏｕｔを２値信号として出力するようになっている。

次に、増幅器６の詳細構成の一例を、図８を用いて説明する。

増幅器６は、例えばソース接地されたＮチャンネル型のＭＯＳＦＥＴ１１，１２，１３のドレイン端と電源電圧端Ｖｄｄとの間に定電流源１４，１５，１６が接続され、前段のＭＯＳＦＥＴのドレイン端が出力端となり、次段のＭＯＳＦＥＴのゲート端に直流結合される構成の３段の増幅段から成り、その入力電圧Ｖｏと出力電圧Ｖａとが逆相となるように構成されている。ここで、ＭＯＳＦＥＴ１１，１２，１３および定電流源１４，１５，１６は、それぞれすべて同一特性の素子で構成され、各ＭＯＳＦＥＴ１１，１２，１３には常に一定の電流が等しく流れるようになっている。

次に、上記の構成の光電流・電圧変換回路１の動作を、図９，図１０を用いて説明する。

先ず、図９に示すように、フォトダイオード２に光信号入力がない場合は、光電流Ｉｐｄが流れないため増幅回路３の入力端３ａと出力端３ｂとは同じ電圧Ｖｏとなり、閾値としての基準電圧Ｖｒｅｆ（＝Ｖｏ＋Ｖｏｓ）の方がオフセット電圧分だけ高いため、比較器５での比較判定結果ＶｏｕｔはＬレベルとなる。尚、ここで各ＭＯＳＦＥＴ１１，１２，１３および定電流源１４，１５，１６は同一特性の素子であるため、ＭＯＳＦＥＴの各出力端１１ａ，１２ａ，１３ａ（＝３ｂ）は、すべて同じ電圧Ｖｏとなる。

次に、図１０に示すように、フォトダイオード２に光信号入力がある場合は、その光信号レベルに応じた光電流Ｉｐｄが発生し、増幅回路３の出力端３ｂから帰還抵抗７およびフォトダイオード２を通して接地される電流経路が開路する。このとき、帰還抵抗７に電流Ｉｐｄが流れ、容量分と抵抗分を有するフォトダイオード３のカソード端の電圧Ｖｏ（＝ＭＯＳＦＥＴ１１のゲート端の電圧Ｖｏ）は、僅かに低下する。そして、これに伴って、出力端１１ａの電圧Ｖｏは上昇し、２段目の出力端１２ａの電圧Ｖｏは低下し、３段目の出力端１３ａ（＝３ｂ）の電圧Ｖｏは上昇する。尚、これらの電圧の低下と上昇は段を追うに従い順次、増幅（ＭＯＳＦＥＴの増幅度の乗積に増幅）される。このため、初段のＭＯＳＦＥＴ１１のゲート端の電圧の変化量は、最終段（３段目）のＭＯＳＦＥＴ１３の出力端１３ａ（＝３ｂ）の電圧の変化量に比べて無視できる程度に小さい。

このようにして、微弱な光電流Ｉｐｄは帰還抵抗７の両端に発生する電圧Ｖｒに変換増幅され、出力端３ｂの出力電圧Ｖａは、Ｖａ＝Ｖｏ＋Ｖｒとなる。尚、帰還抵抗７の抵抗値をＲｆとすると、Ｖｒ＝Ｉｐｄ×Ｒｆとなる。

そして、この出力電圧Ｖａが比較器５で基準電圧Ｖｒｅｆと比較される。ここで、２値信号は、Ｖａ>ＶｒｅｆならばＨレベルとなり、Ｖａ<ＶｒｅｆならばＬレベルとなる。

次に、上記の動作を波形図として示す図１１を用いて説明する。

図１１（ａ）は、増幅回路の出力電圧Ｖａの変化および基準電圧Ｖｒｅｆの変化を示し、図１１（ｂ）は、比較器から出力される２値信号Ｖｏｕｔ（Ｌレベル；０、Ｈレベル；Ｖｄｄ）の出力波形を示す。尚、ｔ１；光信号の入力開始時間，ｔ２；光信号の終了時間，ｔ３；比較器の出力の立上り開始時間（＝出力電圧Ｖａの立上りと基準電圧Ｖｒｅｆとが交差する時間），ｔ４；比較器の出力の立下り開始時間（＝出力電圧Ｖａの立下りと基準電圧Ｖｒｅｆとが交差する時間），ｔｄ１；光信号の入力開始時間ｔ１に対する比較器の出力の立上り開始時間ｔ３の遅延時間，ｔｄ２；光信号の終了時間ｔ２に対する比較器の出力の立下り開始時間ｔ４の遅延時間である。

先ず、図１１（ａ）に示すように、基準電圧Ｖｒｅｆは、光電流Ｉｐｄが流れないときは、Ｖｒｅｆ＝Ｖｏ＋Ｖｏｓであるが、光電流Ｉｐｄが流れている間は僅かに低下する。

次に、出力電圧Ｖａは、光電流Ｉｐｄが流れないときは、Ｖａ＝Ｖｏであるが、光電流Ｉｐｄが流れると、Ｖａ＝Ｖｏ＋Ｖｒまで大きく増加し、流れ終わると元のＶａ＝Ｖｏまで低下する。ここで、波形の立上りおよび立下りでは、フォトダイオードのもつ容量分，抵抗分と帰還抵抗Ｒｆとで決まる時定数により、いわゆる波形の鈍りを呈した。

このため、図１１（ｂ）に示すように、光信号の入力開始時間ｔ１，終了時間ｔ２と、交差時間ｔ３，ｔ４との間に時間差が生じ、それがそのまま光信号の入力および終了のタイミングに対する比較器の出力の遅延時間ｔｄ１，ｔｄ２となった。

尚、上記では、増幅器４を３段の増幅段で構成する例で説明したが、２段以上で、かつ、複数の増幅段のち入力端と逆相となる出力端と、入力端が帰還抵抗で接続される構成であれば何段であってもよい。また、ＭＯＳＦＥＴとして、Ｎチャンネル型で説明したが、電源電圧端と接地とを反転させるならＰチャンネル型で構成してもよい。（例えば、特許文献１参照）。
特開２００４−３１２４８６号公報図５，図６

従来の光電流・電圧変換回路では、増幅回路３の出力電圧Ｖａの波形は、受光素子の持つ容量分や抵抗分などのためにどうしてもその立上りおよび立下りにおいて、いわゆる波形の鈍りを呈し、その結果、光信号の入力開始時間ｔ１，終了時間ｔ２に対する比較器５からの出力に不所望な遅延時間ｔｄ１，ｔｄ２が生じることは避けられなかった。

本発明の光電流・電圧変換回路は、光信号を受けて光電流を発生する受光素子が発生した光電流を出力電圧に変換増幅して出力する増幅回路と、閾値としての基準電圧を生成する基準電圧回路と、増幅回路の出力電圧と基準電圧回路の基準電圧とを比較し、その比較判定結果を出力する比較器とを備えた光電流・電圧変換回路において、基準電圧を増幅回路の出力電圧の立上りでは瞬間的に低下させ、増幅回路の出力電圧の立下りでは瞬間的に上昇させることで、光信号の入力開始および終了のタイミングに対する比較判定結果の出力の遅延時間を短縮させる基準電圧制御手段を備えたことを特徴とする光電流・電圧変換回路である。

本発明の光電流・電圧変換回路によれば、増幅回路の出力電圧の立上りおよび立下りに同期して、基準電圧を増幅器の出力電圧の立上りでは瞬間的に低下させ、増幅器の出力電圧の立下りでは瞬間的に上昇させる基準電圧制御手段を備えているため、受光素子が有する抵抗分および容量分などが原因で生じる増幅器の出力電圧の波形の鈍りによる光信号の入力開始および終了のタイミングに対する比較判定結果の出力の遅延時間を短縮させることができる。

本発明は、受光素子が発生する微弱な電流を電圧に変換増幅するときに、受光素子が有する抵抗分および容量分などが原因で生じる増幅器の出力電圧の波形の鈍りによる光信号の入力開始および終了のタイミングに対する比較判定結果の出力の遅延時間を短縮するという目的を、増幅回路の出力電圧の立上りおよび立下りに同期して、基準電圧を増幅器の出力電圧の立上りでは瞬間的に低下させ、増幅器の出力電圧の立下りでは瞬間的に上昇させる基準電圧制御手段を備えたことで実現した。

本発明の光電流・電圧変換回路の実施例を図１に示す。尚、図７〜図１１と同一部分には同一符号を用いる。

本発明の光電流・電圧変換回路１０１は、主に、受光素子としてのフォトダイオード２，増幅回路３，基準電圧回路４，および比較器５で構成されている。

また、増幅器６の詳細構成は、例えばソース接地されたＮチャンネル型のＭＯＳＦＥＴ１１，１２，１３のドレイン端と電源電圧端Ｖｄｄとの間に定電流源１４，１５，１６が接続され、前段のＭＯＳＦＥＴのドレイン端が出力端となり、次段のＭＯＳＦＥＴのゲート端に直流結合される構成の３段の増幅段から成り、その入力電圧Ｖｏと出力電圧Ｖａとが逆相となるように構成されている。ここで、ＭＯＳＦＥＴ１１，１２，１３および定電流源１４，１５，１６は、それぞれすべて同一特性の素子で構成され、各ＭＯＳＦＥＴ１１，１２，１３には常に一定の電流が等しく流れるようになっている。

そして、増幅回路３の出力端３ｂと基準電圧回路４の出力端４ｂは、共に比較器５に入力され、比較器５は増幅回路３の出力電圧Ｖａと閾値としての基準電圧Ｖｒｅｆとを比較し、その比較判定結果Ｖｏｕｔを２値信号として出力するようになっている。

また、本発明の特徴である基準電圧制御手段として、３段の増幅段の各出力端１１ａ，１２ａ，１３ａのうち、増幅回路３の出力電圧Ｖａと逆相同期する出力端１２ａと、基準電圧回路４の出力端４ｂとは、互いに直列接続した抵抗１０２およびコンデンサ１０３（以降、ＣＲ直列接続と呼ぶ）を介して接続されている。（この例では、出力端１２ａのみが逆相であり、出力端１１ａ，１３ａは同相となる。）

尚、抵抗１０２の抵抗値およびコンデンサ１０３の容量値は、後述するように、それらによって生じる基準電圧Ｖｒｅｆの瞬間的な低下および上昇の変化によって、基準電圧Ｖｒｅｆの波形と増幅回路３の出力電圧Ｖａの波形の交差するタイミングが早められるような値とする。

より具体的には、抵抗１０２の抵抗値およびコンデンサ１０３の容量値は、それらの合成インピーダンスの大きさ（絶対値）が極力小さく、かつ、それらによって生じる基準電圧Ｖｒｅｆの瞬間的な低下および上昇の変化が、次の光信号の変化までに元の基準電圧Ｖｒｅｆに復帰可能な時定数となるような数値に設定する。合成インピーダンスの大きさ（絶対値）が小さいほど、基準電圧Ｖｒｅｆの瞬間的な低下および上昇の変化の立下りおよび立上りの傾斜が急峻になり、基準電圧Ｖｒｅｆの波形と増幅回路３の出力電圧Ｖａの波形の交差するタイミングが早められ好適である。

次に、上記の構成の光電流・電圧変換回路１０１の動作を図２，図３を用いて説明する。

先ず、図２に示すように、フォトダイオード２に光信号入力がない場合は、光電流Ｉｐｄが流れないため増幅回路３の入力端３ａと出力端３ｂとは同じ電圧Ｖｏとなり、閾値としての基準電圧Ｖｒｅｆ（＝Ｖｏ＋Ｖｏｓ）の方がオフセット電圧分だけ高いため、比較器５での比較判定結果ＶｏｕｔはＬレベルとなる。尚、ここで各ＭＯＳＦＥＴ１１，１２，１３および定電流源１４，１５，１６は同一特性の素子であるため、ＭＯＳＦＥＴの各出力端１１ａ，１２ａ，１３ａ（＝３ｂ）は、すべて同じ電圧Ｖｏとなる。

次に、図３に示すように、フォトダイオード２に光信号入力がある場合は、その光信号レベルに応じた光電流Ｉｐｄが発生し、増幅回路３の出力端３ｂから帰還抵抗７およびフォトダイオード２を通して接地される電流経路が開路する。このとき、帰還抵抗７に電流Ｉｐｄが流れ、容量分と抵抗分を有するフォトダイオード３のカソード端の電圧Ｖｏ（＝ＭＯＳＦＥＴ１１のゲート端の電圧Ｖｏ）は僅かに低下する。そして、これに伴って、出力端１１ａの電圧Ｖｏは上昇し、２段目の出力端１２ａの電圧Ｖｏは低下し、３段目の出力端１３ａ（＝３ｂ）の電圧Ｖｏは上昇する。尚、これらの電圧の低下と上昇は段を追うに従い順次、増幅（ＭＯＳＦＥＴの増幅度の乗積に増幅）される。このため、初段のＭＯＳＦＥＴ１１のゲート端の電圧の変化量は、最終段（３段目）のＭＯＳＦＥＴ１３の出力端１３ａ（＝３ｂ）の電圧の変化量に比べて無視できる程度に小さい。

ここで、基準電圧制御手段として、増幅回路３の出力電圧Ｖａと逆相同期する出力端１２ａと基準電圧回路４の出力端４ｂとがＣＲ直列接続されているため、基準電圧Ｖｒｅｆは、出力電圧Ｖａの立上りでは瞬間的に低下し、出力電圧Ｖａの立下りでは瞬間的に上昇するが、前述したように、抵抗１０２の抵抗値およびコンデンサ１０３の容量値は、基準電圧Ｖｒｅｆの瞬間的な低下および上昇の変化が、次の光信号の変化までに元の基準電圧Ｖｒｅｆに復帰可能な時定数となるような数値に設定されているため比較判定結果に影響を与える心配はない。また、コンデンサ１０３は直流電流パスをカットするため各増幅段に電位差を生じせしめることがなく好適である。

次に、上記の動作を波形図として示す図４，図５を用いて説明する。

図４（ａ）は、増幅回路の出力電圧Ｖａの変化および基準電圧Ｖｒｅｆの変化を示し、図４（ｂ）は、比較器から出力される２値信号Ｖｏｕｔ（Ｌレベル；０、Ｈレベル；Ｖｄｄ）の出力波形を示す。尚、ｔ１；光信号の入力開始時間，ｔ２；光信号の終了時間，ｔ３´；比較器の出力の立上り開始時間（＝出力電圧Ｖａの立上りと基準電圧Ｖｒｅｆとが交差する時間），ｔ４´；比較器の出力の立下り開始時間（＝出力電圧Ｖａの立下りと基準電圧Ｖｒｅｆとが交差する時間），ｔｄ１´；光信号の入力開始時間ｔ１に対する比較器の出力の立上り開始時間ｔ３´の遅延時間，ｔｄ２´；光信号の終了時間ｔ２に対する比較器の出力の立下り開始時間ｔ４´の遅延時間である。また、図５は、図４の要部拡大図である。

先ず、図４（ａ）に示すように、出力電圧Ｖａは、光電流Ｉｐｄが流れないときは、Ｖａ＝Ｖｏであるが、光電流Ｉｐｄが流れると、Ｖａ＝Ｖｏ＋Ｖｒまで大きく増加し、流れ終わると元のＶａ＝Ｖｏまで低下する。ここで、波形の立上りおよび立下りでは、フォトダイオードのもつ容量分，抵抗分と帰還抵抗Ｒｆとで決まる時定数により、いわゆる波形の鈍りを呈した。

次に、基準電圧Ｖｒｅｆは、光電流Ｉｐｄが流れないときは、Ｖｒｅｆ＝Ｖｏ＋Ｖｏｓであるが、光電流Ｉｐｄが流れている間はそのほとんどで僅かに低下する。

そして、基準電圧制御手段として、増幅回路３の出力電圧Ｖａと逆相同期する出力端１２ａと基準電圧回路４の出力端４ｂとがＣＲ直列接続されているため、出力電圧Ｖａの立上りでは基準電圧Ｖｒｅｆの波形は、瞬間的な落込み部１０４を形成し、出力電圧Ｖａの立下りでは瞬間的な突出部１０５を形成する。このため、図５（ａ），（ｂ）に示すように、基準電圧Ｖｒｅｆと出力電圧Ｖａの交差時間ｔ３´，ｔ４´は、波形の落込み部１０４や突出部１０５がない場合に比べて早められ、その結果、光信号の入力開始時間ｔ１および終了時間ｔ２に対する比較判定結果の出力Ｖｏｕｔの遅延時間ｔｄ１´，ｔｄ２´を短縮させることができる。ここで、ＣＲの合成インピーダンスの大きさ（絶対値）が大きいほど落込み部１０４と突出部１０５の傾斜が急峻となり好適である。

尚、上記では、増幅器４を３段の増幅段で構成する例で説明したが、２段以上で、かつ、複数の増幅段のち入力端と逆相となる出力端と、入力端が帰還抵抗で接続される構成であれば何段であってもよい。また、例えば、上記の構成にさらに増幅段を２段追加して５段とした場合であれば、２段目と４段目の出力端が逆相となり、この場合、逆相となる出力端のうち最も後段（４段目）の出力端を用いると、波形の落込み部１０４や突出部１０５の傾斜がより急峻となるため、遅延時間のより大きな短縮が可能となり好適である。また、ＭＯＳＦＥＴとして、Ｎチャンネル型で説明したが、電源電圧端と接地とを反転させるならＰチャンネル型で構成してもよい。また、各増幅段は、それぞれ、すべて同一特性のＭＯＳＦＥＴおよび定電流源で構成することで説明したが、必ずしも同一特性でなくてもよいが、ＩＣの製造や回路設計の容易さを考慮すると、すべて同一特性とすることが望ましい。

本発明は、受光素子が発生する微弱な光電流を電圧に変換増幅する際に受光素子が有する抵抗分および容量分などが原因で生じる増幅器の出力電圧の波形の鈍りによる光信号の入力開始および終了のタイミングに対する比較判定結果の出力の遅延時間を短縮可能な光電流・電圧変換回路に適用できる。

本発明の光電流・電圧変換回路の一例を示す回路図図１の光電流・電圧変換回路の動作の説明図（１）図１の光電流・電圧変換回路の動作の説明図（２）図１の光電流・電圧変換回路の波形図図４の波形図の要部拡大図フォトカプラの基本構成を示す構成図従来の光電流・電圧変換回路の一例を示す回路図従来の光電流・電圧変換回路の増幅器の構成を示す回路図図７の光電流・電圧変換回路の動作の説明図（１）図７の光電流・電圧変換回路の動作の説明図（２）図７の光電流・電圧変換回路の波形図

符号の説明

１従来の光電流・電圧変換回路
２フォトダイオード
３増幅回路
３ａ増幅回路３の入力端
３ｂ増幅回路３の出力端
４基準電圧回路
４ａ基準電圧回路４の入力端
４ｂ基準電圧回路４の出力端
５比較器
６増幅器
７，９帰還抵抗
８オペアンプ
９ａ帰還抵抗９とオペアンプ８の反転入力端との接続点
１０，１４，１５，１６定電流源
１１，１２，１３Ｎチャンネル型のＭＯＳＦＥＴ
１１ａ，１２ａ，１３ａＭＯＳＦＥＴの各出力端
５０フォトカプラ
６０発光素子
７０受光素子
１０１本発明の光電流・電圧変換回路
１０２抵抗
１０３コンデンサ
１０４基準電圧Ｖｒｅｆの波形の瞬間的な落込み部
１０５基準電圧Ｖｒｅｆの波形の瞬間的な突出部
Ｖｏ増幅回路３および基準電圧回路４の入力電圧
Ｖａ増幅回路３の出力電圧
Ｖｏｓオフセット電圧
Ｖｒｅｆ基準電圧
Ｒｒｅｆ帰還抵抗９の抵抗値を
Ｉｒｅｆ定電流源１０の電流値を
Ｖｏｕｔ比較判定結果
Ｖｄｄ電源電圧端
Ｉｐｄ光電流
Ｖｒ帰還抵抗７の両端に発生する電圧
ｔ１光信号の入力開始時間
ｔ２光信号の終了時間
ｔ３比較器の出力の立上り開始時間（＝出力電圧Ｖａの立上りと基準電圧Ｖｒｅｆとが交差する時間）
ｔ４比較器の出力の立下り開始時間（＝出力電圧Ｖａの立下りと基準電圧Ｖｒｅｆとが交差する時間）である。
ｔｄ１光信号の入力開始時間ｔ１に対する比較器の出力の立上り開始時間ｔ３の遅延時間，
ｔｄ２光信号の終了時間ｔ２に対する比較器の出力の立下り開始時間ｔ４の遅延時間
ｔｄ１´ 光信号の入力開始時間ｔ１に対する比較器の出力の立上り開始時間ｔ３´の遅延時間，
ｔｄ２´ 光信号の終了時間ｔ２に対する比較器の出力の立下り開始時間ｔ４´の遅延時間

Claims

光信号を受けて光電流を発生する受光素子が発生した光電流を出力電圧に変換増幅して出力する増幅回路と、閾値としての基準電圧を生成する基準電圧回路と、前記増幅回路の出力電圧と前記基準電圧回路の基準電圧とを比較し、その比較判定結果を出力する比較器とを備えた光電流・電圧変換回路において、前記基準電圧を前記増幅回路の出力電圧の立上りでは瞬間的に低下させ、前記増幅回路の出力電圧の立下りでは瞬間的に上昇させることで、前記光信号の入力開始および終了のタイミングに対する前記比較判定結果の出力の遅延時間を短縮させる基準電圧制御手段を備えたことを特徴とする光電流・電圧変換回路。
前記増幅回路は、複数の増幅段から成り、かつ、前記複数の増幅段の各出力端のうちに前記増幅回路の出力電圧と逆相同期する少なくとも１つ以上の逆相同期出力端を有し、前記基準電圧制御手段は、前記増幅回路の逆相同期出力端と前記基準電圧回路の出力端との間に接続される、互いに直列接続された抵抗とコンデンサであることを特徴とする請求項１に記載の光電流・電圧変換回路。
前記基準電圧回路の入力端と前記増幅回路の入力端とは互いに接続されると共に前記受光素子の同一端に接続され共通の入力電圧を供給され、前記基準電圧回路は、オペアンプを備え、前記基準電圧は前記共通入力電圧に所定のオフセット電圧を加えた電圧とし、前記増幅回路は、順次、前段のＭＯＳＦＥＴのドレイン端が次段のＭＯＳＦＥＴのゲート端に直流結合される構成の複数の増幅段から成る増幅器を備え、かつ、前記増幅器の出力端は前記増幅器の出力電圧が前記共通入力電圧と逆相となるように帰還抵抗を介して前記増幅器の入力端に接続されたことを特徴とする請求項２に記載の光電流・電圧変換回路。
前記複数の各増幅段は、それぞれ、すべて同一特性のＭＯＳＦＥＴおよび定電流源を有し、前記増幅回路に入力電圧の変化がない状態において、各ＭＯＳＦＥＴのドレイン端の電圧は同電圧であることを特徴とする請求項２または３に記載の光電流・電圧変換回路。
前記基準電圧制御手段として用いる前記増幅回路の逆相同期出力端は、複数の増幅段のうち、最も後段の逆相同期出力端であることを特徴とする請求項２から４のいずれかに記載の光電流・電圧変換回路。
前記基準電圧制御手段として用いる抵抗の抵抗値およびコンデンサの容量値は、それらの合成インピーダンスの大きさ（絶対値）が極力小さくなり、かつ、前記基準電圧制御手段によって生じる基準電圧の瞬間的な低下および上昇の変化が、次の光信号の変化までに元の基準電圧値に復帰可能な時定数となるような数値に設定することを特徴とする請求項２から５のいずれかに記載の光電流・電圧変換回路。