JP4526837B2 - カード認識システム - Google Patents

Description

本発明は、ＰＣＭＣＩＡに準拠するＰＣカード及び新カードを認識するＰＣカード制御装置及びＰＣカード制御方法に関する。

従来より、ノート型パソコン等の携帯型の情報端末に実装され、ＰＣＭＣＩＡに準拠するＰＣカード制御装置が備えられている。当該ＰＣカード制御装置は、名刺サイズのＰＣカードを取り扱うものであるが、近年、上記携帯型の情報端末の一層の小型化が進んだことから、ＰＣカードよりも小型で、効率の良いバス形式（ＵＳＢ２．０、及び、ＰＣＩexpress等）を採用した新カードを用いる新カード制御装置が提案されている。

しかし、ＰＣカード制御装置の普及が進んだ現在、現行のＰＣカードが上記小型の新カードに完全に切り換わるには、ある程度の期間が必要であり、それまでの間は両タイプのカードが並存することになる。そこで、上記期間中は、ＰＣカード及び新カード、両方のカードの使用を可能にするシステムが必要になる。

上記システムの実施形態としては、従来のＰＣカードの制御装置とは別に、新たに新カードの制御装置を追加する形態（以下、第１のケースという）、上記新カードの認識システムを追加する代わりに、新カードをＰＣカードに完全に変換する機能を備えたＰＣＭＣＩＡアクティブカードアダプタ７を利用する形態（以下、第２のケースという）、そして、新カード用のコネクタを備え、新カードの信号ピンを対応するＰＣカードの信号ピンの配列に変換するＰＣＭＣＩＡパッシブカードアダプタと、システム内部に、新カードの接続を認識し、新カードを新カード用コントローラに接続する制御装置を用意する形態（以下、第３のケースという）の合計３つの形態が考えられる。

第１のケースの場合、情報端末にカード用のコネクタを２つ備えることになり、カード認識システムの小型化が図りにくい。第２のケースの場合、使用者は、新カードの他に、高価で、大きく重いアクティブカードアダプタを携帯する必要が生じ、利用の便が悪い。そこで、以下、新カードの利用に際し、信号線の配線変換だけを行う小型軽量なパッシブカードアダプタを用いる第３のケースについて考察する。

図１２は、ＰＣＭＣＩＡに準拠するパッシブカードアダプタ２０１を利用して、新カード２を認識するＰＣカード制御装置５０を備えるコンピュータシステム２００を示す図である。当該コンピュータシステム２００は、中央演算処理装置やメモリを備えたチップセット６の図示しないＰＣＩバス・カード用のソケットにＰＣカードコネクタ５を備えるＰＣカード制御装置５０を取り付けたものである。

パッシブカードアダプタ２０１は、新カード２用のコネクタ３と、コンピュータ本体側に備えるＰＣカード用のコネクタ５への挿し込み口６とを備え、新カード２の信号ピンの配列をＰＣカードの信号ピンの配列に変換する。

ＰＣカード制御装置５０は、カード検出部５１、マルチプレクサ（図中、ＭＵＸと記す）５３、当該マルチプレクサ５３にＰＣカード・バスｂ１を介して接続されるＰＣＭＣＩＡコントローラ５４、上記マルチプレクサ５３にＵＳＢバスｂ２を介して接続されるＵＳＢホストコントローラ５５、及び、カード検出部５１とマルチプレクサ５３に対応する信号線の接続されたＰＣカード用のコネクタ５とで構成される。上記ＵＳＢコントローラ５５は、ＵＳＢバスｂ２に流れるデータをＰＣＩバスのデータ形式に変換するものである。

チップセット６にもＵＳＢホストコントローラ６ａが内蔵されているにもかかわらず、ＰＣカード制御装置５０内にＵＳＢホストコントローラ５５を設けてあるのは、ＰＣカード制御装置５０が、ＰＣＩバスｂ３を介してチップセット６に接続されており、新カードのデータ形式をＰＣＩバス形式に一旦変換する必要があるためである。

カード検出部５１は、コネクタ５に挿し込まれたカードがＰＣカードであるのか、又は、パッシブカードアダプタ２０１を利用して接続された新カード２であるのかを判別し、ＰＣカードの接続時には、ＰＣカード・バスｂ１を選択してコネクタ２とＰＣＭＣＩＡコントローラ５４を接続し、新カード２の接続時には、ＵＳＢバスｂ２を選択してコネクタ２とＵＳＢホストコントローラ５５とを接続する。

上記ＰＣカード制御装置５０は、各コンピュータが、新カードのシステムに完全に移行するまでの過渡期に使用されるものである。このため、ＰＣカード制御装置５０の製品化にあたっては、より簡単な構成で、かつ、従来のＰＣカード制御装置を制御する上位のホスト(チップセット内に搭載されている中央演算処理装置)においても制御プログラムを変更することなく実施でき、更には、上記過渡期に使用されるものであっても別の新しい拡張カードが開発された場合には、上記新しいカードにも柔軟に対応できる拡張性を持つのが好ましい。

パソコン側のＰＣＩバスと、ＰＣカード側のＰＣカードバスとの間を仲介するためのＰＣカード制御装置を扱ったものとして以下の特許文献１がある。
特開２０００−２５９５１０号公報、「バス・ブリッジ回路、情報処理システム、及びカードバス・コントローラ」（請求項１、図６）

上記特許文献１には、ユーザーが直接的にアクセス不能な１次側(ＰＣＩ)バスと、ユーザーが直接アクセス可能な２次側(ＰＣＭＣＩＡ)バスとの間に接続されるバスブリッジ(ＰＣカード制御装置)に対して「パススルー」という特別なモードを実現して、そのバスブリッシを経由することなく、１次側バス上のトランザクションを非破壊的に検査できるシステムが開示されている。

また、本願出願人により、チップセット６に搭載する中央演算処理装置によるソフトウェア処理、及び、専用に設けたハードウェア回路による処理によって、ＰＣカードと、ＰＣＭＣＩＡに準拠していない新カードの両方を認識するシステムが提案されている（特願２００２−２６９９３５号）。

図１２に示すＰＣカード制御装置５０は、ＰＣカードのみを制御する装置に比べて、マルチプレクサ５３だけでなく、ＵＳＢバス形式のデータをＰＣＩバスの形式に変換するＵＳＢホストコントローラ５５が追加されるため、回路が大型化し、かつ、複雑化する。

ＰＣカードへの給電は、チップセット６に搭載されているホスト(ＣＰＵ)側からのソフトウエアによる制御によって行われる。現行のＰＣＭＣＩＡカード１は、３．３ｖで駆動するものであるが、新カード２は、３．３ｖ以外に１．５ｖでも駆動される事が決まっている。このため、駆動電力の異なる新カード３に対応するには、新たな電源と当該電源を制御する制御プログラムが必要になる。

本発明は、上述した課題を解決するためになされたものであり、より簡単な構成で駆動電力の違う新カードに容易に対応できるＰＣカード制御装置及びＰＣカード制御方法を提供することを目的とする。

請求項１に記載のカード認識システムは、コネクタ（５）に接続されたカードの種類を認識し、認識したカード用の電圧を出力するＰＣカード制御装置（１１）と、ＰＷＲＧＤ信号の入力に応じて使用可能状態になる新カードであって、上記ＰＣカード制御装置が出力できる電圧以外の電圧を用いる新カード（２）を、上記ＰＣカード制御装置に接続するために、上記コネクタに着脱可能に取り付けられているパッシブカードアダプタ（１）と、を備えているカード認識システムであって、上記ＰＣカード制御装置が、ＰＣカード検出部（５２）と、電源切換部（６０）・第１パワースイッチ（６２）と、第２パワースイッチ（６６）と、配線切換回路と、を備えており、上記ＰＣカード検出部が、新カードがパッシブカードアダプタに接続されたことを検出し、新カード検出信号を出力するものであり、上記配線切換回路が、新カード検出信号の入力に応じて、新カード用のバスに新カードを接続するように切り換えるスイッチ回路であり、上記第２パワースイッチが、カウンタ（６６ｃ）と、スイッチと、を備えており、上記スイッチが、新カードがパッシブカードアダプタに接続された場合に切り換わる第１信号（ＰＥ２#）と、新カード検出信号と、の入力に応じて第２信号を出力するものであり、上記カウンタが、インバータ（６６ｂ）によって反転された上記第２信号の入力に応じてカウントを開始するものであり、且つ、予め定めたカウント値をカウントした場合に、上記ＰＷＲＧＤ信号を新カードに出力するものであり、上記電源切換部・第１パワースイッチが、上記第２信号の入力に応じて、コネクタへと出力する電圧を、新カード以外のカード用の電圧から第１電圧へとスイッチ切換して出力するものであり、上記パッシブカードアダプタが、レギュレータ（６３）を備えており、上記レギュレータが、新カード接続時にＰＣカード制御装置がコネクタを介して新カードへと出力する第１電圧とは別に、該第１電圧を新カードで用いる第２電圧に変換して新カードへと出力するものである、ことを特徴とする。

請求項２に記載のカード認識システムは、請求項１に記載のカード認識システムであって、上記電源切換部・第１パワースイッチが、電源切換部と、第１パワースイッチと、を備えており、上記電源切換部が、第２信号の入力に応じて電源コントロール信号を出力し、上記第１パワースイッチが、電源コントロール信号に基づいて出力する電圧を切り換えるものであり、第１パワースイッチが、ＰＣカード制御装置の外部に設けられている、ことを特徴とする。

請求項３にカード認識システムは、請求項１又は２に記載のカード認識システムであって、上記ＰＣカード制御装置が、ＰＣＭＣＩＡに準拠する装置である、ことを特徴とする。

請求項４にカード認識システムは、上記ＰＣカード制御装置が、ＰＣＭＣＩＡコントローラ（５４）を備えており、上記カード検出部が、ＰＣカード認識部（５２ａ）と、比較器（５２ｂ）と、レジスタ（５２ｃ）と、を備えており、上記ＰＣカード認識部が、ＰＣＭＣＩＡの規格に準拠したカードＮｏ.テーブルを内蔵しており、ＰＣＭＣＩＡに準拠した手順に従い接続されたカードの種類を表すカードＮｏ.を特定するものであり、上記レジスタが、新カードのカードＮｏ.を格納しており、上記比較器が、ＰＣカード認識部によって特定されたカードＮｏ.と、レジスタに格納されているカードＮｏ.との比較を行い、一致する場合に新カード検出信号を出力するものであり、上記配線切換回路が、Ｉ/Ｏ回路（５６ａ、５６ｂ）と、アナログスイッチ（５７ａ、５７ｂ）と、を備えており、上記Ｉ/Ｏ回路がコネクタとＰＣＭＣＩＡコントローラとを接続しており、アナログスイッチがコネクタと新カード用バスとを接続しており、Ｉ/Ｏ回路とアナログスイッチとが、新カードの非検出時には、コネクタをＰＣＭＣＩＡコントローラとの間のみを接続し、新カード検出信号の入力時には、コネクタと新カード用バスとの間のみを接続する、ことを特徴とする。

請求項５に記載のカード認識システムは、請求項４に記載のカード認識システムであって、上記新カード検出信号が、Ｈｉｇｈレベルの信号であり、上記Ｉ/Ｏ回路が、２入力ＡＮＤゲート（５６ａ−１）と、３ステートバッファ（５６ａ−２）と、インバータ（５６ａ−３）と、を備えており、上記２入力ＡＮＤゲートの一方の信号入力端子には、コネクタからのデータが入力され、残りの信号入力端子には、インバータを介して上記カード検出部が出力するカード検出信号が入力されており、出力端子がＰＣＭＣＩＡコントローラに接続されており、３ステートバッファが、ＰＣＭＣＩＡコントローラからのデータをコネクタに出力するものであり、インバータによって反転された新カード検出信号の入力に応じてオフに切り換わり、上記アナログスイッチが、互いのソース及びドレインが接続された１対のＮチャンネル型ＭＯＳＦＥＴ（５７ａ−１）とＰチャンネル型ＭＯＳＦＥＴ（５７ａ−２）と、該Ｐチャンネル型ＭＯＳＦＥＴのゲートに検出信号の反転信号を入力するためのインバータ（５７ａ−３）と、を備えており、新カード検出信号の入力に応じてオンに切り換わるものである、ことを特徴とする。

請求項１乃至５に記載のカード認識システムは、新カード接続時、電源切り換え部・第１パワースイッチによって供給電圧を切り換えると共に、更に、予め定めたカウント値をカウントしてからＰＷＲＧＤ信号を出力することによって、新カード接続時に、迅速なバスへの接続と、新カードへの安定した給電と、を行うことができる。また、パッシブカードを取り外すことによってＰＣカード制御装置で用いることのできる従来のカードを使用することができる。

（１）実施の形態１
図１は、実施形態１に係るＰＣカード制御装置１１を備えるコンピュータシステム１００の構成図である。上記従来技術の欄で説明した図１２に示すＰＣカード制御装置５０を備えるコンピュータシステム２００およびパッシブカードアダプタ２０１の構成要素と同じものについては、同じ参照番号を付してある。

コンピュータシステム１００は、ホストとして機能する中央演算処理装置やメモリを実装したチップセット６が備えるＰＣＩバスｂ３及びＵＳＢバスｂ５の拡張ボード用のソケットに、ＰＣカードコネクタ５を備えるＰＣカード制御装置１１の拡張ボードを接続したものである。

なお、ＰＣカード制御装置１１は、１チップのＩＣに集積化しても良い。この場合、装置１１自体の小型化の他に、チップセット６に上記拡張用ボードのソケットを用いずに別の小型のＩＣ用ソケットを用いて実装することが可能になり、数の限られた拡張ボード用のソケットの有効利用を図ることができる。

ＰＣカード制御装置１１は、カード検出部５２、ＰＣＭＣＩＡコントローラ５４、Ｉ／Ｏ回路５６、及び、アナログスイッチ（図中、ＡＳＷと記す）５７で構成されている。ここで、アナログスイッチとは、メカニカルなリレーと同様の特性を持ち、小振幅で高い周波数の信号、例えば、ＵＳＢ２．０の規格に準拠して用いられる信号を正確に伝播しうるスイッチのことを意味する。カード検出部５２は、コネクタ５に接続されたカードが新カード２であるのか否かを表すカード検出信号を、Ｉ／Ｏ回路５６及びアナログスイッチ５７に出力する。なお、本図では、カードの種類に応じて供給する電源電圧を切り換える回路（電源切り換え部６０、パワースイッチ６２，６４）については示していない。当該電源の切り換え回路については、後に図４を参照しつつ説明する。

ＰＣＭＣＩＡに準拠したパッシブカードアダプタ１は、新カード２用のコネクタ３と、コンピュータ本体側に備えるＰＣカード用のコネクタ５への挿し込み口１ａとを備え、新カード２の信号ピンの配列をＰＣカードの信号ピンの配列に変換する。

カード検出用の信号(ＣＤ１＃、ＣＤ２＃、ＶＳ１＃、ＶＳ２＃：各信号の表記はＰＣＭＣＩＡに準拠する)を伝送する４本の制御ラインＬ１の一端は、カード検出部５２に接続され、他端は、ＰＣＭＣＩＡコネクタ５の内の４つのピンを通じて、当該コネクタ５に挿入されたパッシブカードアダプタ１側の雌のコネクタ１ａの内の対応する４つのピン接続穴にそれぞれ電気的に接続されている。

データラインＬ２の一端は、コネクタ５を介して、パッシブカードアダプタ１又はＰＣカードが備える複数のピンに接続され、他端は、ＰＣＭＣＩＡバス上のデータを扱うＩ／Ｏ回路５６を介してＰＣＭＣＩＡコントローラ５４に接続される。また、データラインＬ２は、途中で分岐してアナログスイッチ５７を介してチップセット６よりのＵＳＢバスにも接続されている。

Ｉ／Ｏ回路５６は、Ｌｏｗレベルのカード検出信号の入力に応じてイネーブルになる回路であり、より詳しくは、後に参照する図４に示すとおり、２個のＩ／Ｏ回路５６ａ，５６ｂで構成される。

図２は、Ｉ／Ｏ回路５６ａの構成を示す図である。Ｉ／Ｏ回路５６ａは、２入力ＡＮＤゲート５６_ａ−１、３ステートバッファ５６_ａ−２、インバータ５６_ａ−３、トランジスタ５６_ａ−４、及び、抵抗５６_ａ−５で構成される。ＡＮＤゲート５６_ａ−１は、コネクタ５から接続パッド５６_ａ−ｐに印加されるデータをＰＣＭＣＩＡコントローラ５４に出力するためのゲートであり、一方の信号入力端子には、上記接続パッド５６_ａ−ｐからの信号が入力され、残りの信号入力端子には、インバータ５６_ａ−３を介してカード検出信号が入力されている。３ステートバッファ５６_ａ−２は、ＰＣＭＣＩＡコントローラ５４からのデータを接続パッド５６_ａ−ｐに出力するためのバッファ回路であり、インバータ５６_ａ−３により反転されたカード検出信号がＨｉｇｈレベルのときにオンに切り換わる。

また、アナログスイッチ５７は、Ｈｉｇｈレベルのカード検出信号に応じてオンに切り換わるスイッチであり、後に参照する図４に示す通り２個のアナログスイッチ５７ａ，５７ｂで構成される。

図３は、アナログスイッチ５７ａの構成を示す図である。アナログスイッチ５７ａは、互いのソース及びドレインが接続された１対のＮチャンネル型ＭＯＳＦＥＴ５７_ａ−１及びＰチャンネル型ＭＯＳＦＥＴ５７_ａ−２と、ＦＥＴ５７_ａ−２のゲートに検出信号の反転信号を入力するためのインバータ５７_ａ−３とで構成される。

再び図１を参照する。カード検出部５２は、コネクタ５に接続されたカードの種類を特定し、接続されたカードがＰＣカードの場合、Ｌｏｗレベルのカード検出信号を出力し、接続されたカードが新カード２の場合、Ｈｉｇｈレベルのカード検出信号（新カード検出信号）を出力する。

ＰＣカードの接続時、Ｉ／Ｏ回路５６は、コネクタ５とＰＣＭＣＩＡコントローラ５４の間のデータラインをイネーブルにし、アナログスイッチ５７をオフとする。結果として、コネクタ５とＰＣＭＣＩＡコントローラ５４を接続するデータラインが形成される。この場合、ＰＣカードより読み出されたデータは、データラインＬ２、Ｉ／Ｏ回路５６、及び、ＰＣカード・バスｂ４を介してＰＣＭＣＩＡコントローラ５４に出力された後、当該ＰＣＭＣＩＡコントローラ５４からＰＣＩバスｂ３を介してチップセット６に出力される。ＰＣＩバスｂ３及びＩ／Ｏ回路５６は、双方向のものであり、チップセット６からのデータは、逆のルートでＰＣカードに出力される。

他方、新カードの接続時、Ｉ／Ｏ回路５６は、コネクタ５とＰＣＭＣＩＡコントローラ５４の間のデータラインをディスイネーブルにし、アナログスイッチ５７をオンとする。結果として、コネクタ５とＵＳＢバスｂ５を接続するデータラインが形成される。即ち、この場合、当該新カード２より読み出されたデータは、データラインＬ２、アナログスイッチ５７、及び、ＵＳＢバスｂ５を介して、直接チップセット６が備えるＵＳＢホストコントローラ６ａに出力される。ＵＳＢバスｂ５及びアナログスイッチ５７は、双方向のものであり、チップセット６からのデータは、逆のルートで新カード２に出力される。

図４は、ＰＣカード制御装置１１及びパッシブカードアダプタ１の内部構成をより詳細に示す図である。本図には、図１には示していなかったカードの種類に応じて供給電源を切り換える回路を示してある。また、本図において、リード信号(ＩＯＲＤ＃)およびライト信号(ＩＯＷＲ＃)を伝えるラインは、図１中のデータラインＬ２に相当する。リード信号（ＩＯＲＤ＃）の線の一端は、カードアダプタ９内のコネクタ５のＵＳＢ_ＤＰ(プラス)のピンに接続され、他端は、Ｉ／Ｏ回路５６ａの信号入力端に接続される。ライト信号（ＩＯＷＲ＃）の線の一端は、カードアダプタ９内のコネクタ５のＵＳＢ_ＤＭ(マイナス)のピンに接続され、他端は、Ｉ／Ｏ回路５６ｂの信号入力端に接続されている。

カード検出部５２は、ＰＣカード識別部５２ａ、比較器５２ｂ、及び、レジスタ５２ｃで構成される。

ＰＣカード識別部５２ａは、ＰＣＭＣＩＡの規格に準拠したカードＮｏ．テーブルを内蔵しており、ＰＣＭＣＩＡに準拠した手順に従い接続されたカードの種類（バス幅、駆動電圧等）を表すカードＮｏ．を特定する。ＰＣＭＣＩＡの規格に準拠したＰＣカード識別部５２ａは、ソフトウェア処理を利用する物、及び、ハードウェア回路だけで構成される物が既に種々提案されている（例えば、本願出願人による特願２００２−２６９９３５を参照）。比較器５２ｂは、ＰＣカード識別部５２ａにより特定されたカードＮｏ．と、レジスタ５２ｃに格納している新カードのカードＮｏ．との比較を行い、一致する場合には、Ｈｉｇｈレベルの新カード検出信号を出力する。

ＰＣカード及びカードアダプタ１内において、上記４つのピン接続穴は、カードの種類、即ち、ＰＣカードであるのか新カード２であるのかの別、ＰＣカードである場合には駆動電圧等の別に、任意の二つのピン接続穴が相互に接続され、そして、任意の１つのピン接続穴が接地されるなどして、それぞれ固有の接続がなされている。

以下、ＰＣＭＣＩＡの規格に準拠したＰＣカード識別部５２ａが実行する処理内容を、より詳しく説明する。ＰＣカード識別部５２ａは、コネクタ５へのカード接続に伴うカード検出用の信号のＣＤ１＃及びＣＤ２＃の電位レベルの変化よりカードの接続を検出し、ＶＳ１＃の電位を約１ｍｓの期間、Ｈｉｇｈレベルに切り換える。そして、上記ＶＳ１＃の電位切り換えの後、約０．８ｍｓのタイミングでＣＤ２＃、ＣＤ１＃、ＶＳ２＃及び、ＶＳ１＃の電位状態をラッチ（レジスタに保存）する。引き続き、ＰＣカード識別部５２ａは、ＶＳ２＃の電位を約１ｍｓの期間、Ｈｉｇｈレベルに切り換える。ＶＳ２＃の電位切り換え後、約０．８ｍｓのタイミングでＣＤ２＃、ＣＤ１＃、ＶＳ２＃、及び、ＶＳ１＃の電位状態をラッチ（レジスタに保存）する。ＰＣカード識別部５２ａは、ＰＣＭＣＩＡに準拠したカードＮｏ．テーブルを参照しつつ、上記２つのタイミングでラッチした各４ビット、合計８ビットの信号の組み合わせに該当するカードＮｏ．を特定し、特定したカードＮｏ．の情報を、比較器５２ａ及びホストに向けて出力する。

カード検出部５２から出力される信号がＨｉｇｈレベルの場合、Ｉ／Ｏ回路５６ａ，５６ｂがディスイネーブルとなり、アナログスイッチ５７ａ，５７ｂがオンに切り換わり、コネクタ５とＵＳＢバスｂ５を接続する。他方、カード検出部５２から出力される信号がＬｏｗレベルの場合、Ｉ／Ｏ回路５６ａ，５６ｂがイネーブル、アナログスイッチ５７ａ，５７ｂがオフとなり、コネクタ５とＰＣＭＣＩＡコントローラ５４を接続する。

上述するように、実施の形態１に係るＰＣカード制御装置１１は、図１２に示した従来のＰＣカード制御装置５１が備えていたマルチプレクサ５３及びＵＳＢホストコントローラ５５の代わりに、Ｉ／Ｏ回路５６ａ，５６ｂ及びアナログスイッチ５７ａ，５７ｂを設けたものである。ＵＳＢホストコントローラ５５を除去することにより、回路規模の小型化及び低コスト化を図ることができる。また、しきい値の高いトランジスタで構成されるマルチプレクサを利用せずに、図２に示した構成のアナログスイッチ５７ａ，５７ｂを用いることで、ＵＳＢ２．０に準拠するバスに流れる±０．４Ｖといった振幅レベルの小さい信号にも十分に対処することができる。

電源切り換え部６０は、２ビットデータを保持するレジスタ６０ａ，６０ｂ、ＯＲゲート６１ｂ、及び、ＡＮＤゲート６１ａで構成される。レジスタ６０ａ，６０ｂは、チップセット６（ホスト）より送り返されてくるレジスタ選択信号に基づいて、共にＨｉｇｈレベルのＶｃｃ３．３ＥＮ＃信号及びＶｃｃ５ＥＮ＃信号、ＨｉｇｈレベルのＶｃｃ３．３ＥＮ＃信号とＬｏｗレベルのＶｃｃ５ＥＮ＃信号、又は、ＬｏｗレベルのＶｃｃ３．３ＥＮ＃信号とＨｉｇｈレベルのＶｃｃ５ＥＮ＃信号の何れかの組み合わせの電源コントロール信号を出力する。

２入力ＯＲゲート６１ｂは、一方の信号入力端子にレジスタ６０ａの出力が入力され、他方の信号入力端子にカード検出部５２の出力するカード検出信号が入力される。２入力ＡＮＤゲート６１ａは、一方の信号入力端子にレジスタ６０ｂの出力が入力され、他方の信号入力端子にカード検出部５２の出力するカード検出信号の反転信号が入力される。

カード検出信号がＨｉｇｈレベルの場合、ＡＮＤゲート６１ａはＬｏｗレベルのＶｃｃ３．３ＥＮ＃信号を出力し、ＯＲゲート６１ｂはＨｉｇｈレベルのＶｃｃ５ＥＮ＃信号を出力する。他方、カード検出信号がＬｏｗレベルの場合、ＡＮＤゲート６１ａからはレジスタ６０ｂの出力がＶｃｃ３．３ＥＮ＃信号として出力され、ＯＲゲート６１ｂからはレジスタ６０ａの出力がＶｃｃ５ＥＮ＃信号として出力される。

ＰＣカード制御装置１１の外部(つまりパソコンＰＣ側)に設けられたパワースイッチ６２は、例えば、それぞれ３．３ｖ，５ｖの電源が入力されている２個のＬｏｗアクティブなスイッチで構成される。パワースイッチ６２は、電源切り換え部６０から、ＨｉｇｈレベルのＶｃｃ３．３ＥＮ＃信号とＬｏｗレベルのＶｃｃ５ＥＮ＃信号が入力される場合、Ｖｃｃ＝５ｖを出力し、ＬｏｗレベルのＶｃｃ３．３ＥＮ＃信号とＨｉｇｈレベルのＶｃｃ５ＥＮ＃信号が入力される場合、Ｖｃｃ＝３．３ｖを出力する。

上述するように、電源切り換え部６０及びパワースイッチ６２は、カード検出部５２からの新カード検出信号の入力に応じて、コネクタ５への供給電圧を変換する電圧変換回路として機能する。

なお、パワースイッチ６２を、ＰＣカード制御装置１１に内蔵する実施の形態も考えられる。

パッシブカードアダプタ１には、パワースイッチ６２より供給された電圧３.３ｖを、新カード用に、更に、１.５ｖに降下させるレギュレータ６３、１.５ｖ及び３.３ｖの電圧を新カード２に供給するパワースイッチ（第２パワースイッチ）６４と、当該パワースイッチ６４に対してパワーオン時にリセット信号を出力するパワーオンリセット６５とで構成される。

パワースイッチ６４は、２個のトランジスタスイッチ６４ａ，６４ｂと、１個のカウンタ６４ｃとで構成される。トランジスタスイッチ６４ａ，６４ｂは、コネクタ５へのカードの接続に伴うＰＥ２＃信号の立ち下がりに応じてオンに切り換わる。図５のタイムチャートに示すように、カウンタ６４ｃは、ＰＥ２＃がＬｏｗレベルに切り換わってから所定のカウント数だけカウントを行い、カウント終了に伴いＨｉｇｈレベルのＰＷＲＧＤ信号を出力する。

コネクタ５より新カード２が取り外されると、ＰＥ２＃の電位が、ＬｏｗレベルからＨｉｇｈレベルに変化し、これにより、パワースイッチ６４からの電源の供給が停止されると共に、ＰＷＲＧＤの信号出力が停止される。

パッシブカードアダプタ１は、アダプタ内にレギュレータ６３を備えたことにより、ＰＣカード制御装置側での回路構成を少なくし、かつ、更に、別の駆動電圧を要求するカードが出現しても、パッシブカードアダプタ内の回路を変更するだけで容易に対処することができるという利点を持つ。

（２）カード認識処理
図６は、上記構成のＰＣカード制御装置１１のカード検出部５２及び当該カード検出５２からの情報に基づいてチップセット６に搭載される中央演算処理装置の実行するカード制御処理全般の流れを説明するための図である。まず、コネクタ５にＰＣカード又はパッシブカードアダプタ１が接続されたことをカード検出用の信号（ＣＤ１＃，ＣＤ２＃）の電位変化により検出した場合（ステップＳ１１）、カード検出部５２において接続されたカードがＰＣカードであるのか、又は、パッシブカードアダプタ１であるのかの判断を行う（ステップＳ１２）。ここで、接続されたカードがパッシブカードアダプタ１である場合（ステップＳ１２でＹＥＳ）、カード検出部５２の出力するカード検出信号に基づいて、電源を切換えるための電源コントロール信号（Ｖｃｃ３．３ＥＮ＃信号及びＶｃｃ５ＥＮ＃信号）の設定を行い（ステップＳ１３）、パワースイッチ６２を切り換えて、ＰＣＭＣＩＡコネクタに電源Ｖｃｃ＝３．３ｖを供給する（ステップＳ１４）。パッシブカードアダプタ１に新カード２が接続されるのを待機する（ステップＳ１５でＮＯ）。

ＰＥ２＃信号がＨｉｇｈレベルからＬｏｗレベルに切り換わることによって、パッシブカードアダプタ１のコネクタ３に新カード２が接続されたことが検出された場合（ステップＳ１５でＹＥＳ）、パッシブカードアダプタ１内で、Ｖｃｃ＝３．３ｖ及びＶｃｃ＝１．５ｖが用意され、当該新カード２への電源Ｖｃｃ＝３．３ｖ及びＶｃｃ＝１．５ｖの供給が開始される（ステップＳ１６）。パワースイッチ６４に内蔵するカウンタの終了に伴い、新カード２に対してＰＷＲＧＤ信号がセットされ（ステップＳ１７）、新カード２が使用可能状態になる（ステップＳ１８）。

他方、接続されたカードがＰＣカードの場合、通常のＰＣＭＣＩＡに準拠したカード制御処理が実行される。この場合、カード検出部５２は、内部で所定のフラグを設定し（ステップＳ１９）、ホストとして機能するチップセット６に内蔵されている中央演算処理装置（フローチャート中では単にホストと記す）に対して割り込み処理を要求する（ステップＳ２０）。ホストとして機能する中央演算処理装置は、カード検出部５２から送られてくる情報に基づいて接続されたＰＣカードの種類（バス幅、駆動電圧）を認識する（ステップＳ２１）。ホストとして機能する中央演算処理装置により電源コントロール信号（Ｖｃｃ３．３ＥＮ＃，Ｖｃｃ５ＥＮ＃）の設定が行われ（ステップＳ２２）、パワースイッチ６２の切り換えが行われ、ＰＣＭＣＩＡコネクタに電源Ｖｃｃ＝３．３ｖ及びＶｃｃ＝１．５ｖが供給され（ステップＳ２３）、ＰＣカードが使用可能状態になる（ステップＳ２４）。

以上のように、従来のＰＣＭＣＩＡカード１に対しては、図中、※１で示すステップＳ２１、Ｓ２２において、パワースイッチ６２は、ホストとして機能する中央演算処理装置からのコマンドによって電源制御されるが、新カード２に対応したパッシブカードアダプタ１に対しては、図中、※２で示すステップＳ１３〜Ｓ１４において、ホストを介さずに、カード検出部５２より出力されるカード検出号によって、パワースイッチ６２が直接的に制御される。また、新カード２へは、図中、※３で示すステップＳ１５〜Ｓ１７にて、パッシブカードアダプタ１内のパワースイッチ６４により直接電源制御が行われる。

従来のＰＣカード制御装置５０であれば、コネクタ５にパッシブカードアダプタ１が挿入された場合、カード検出部５０からの通知を受けてホストがパッシブカードアダプタ１に対する制御処理を行うと共に、パワースイッチ６２をソフトウェア制御する必要があった。この場合、当然、新カードに対応するように制御プログラムを変更する必要がある。これに対して、本発明に係わるＰＣカード制御装置１１を装着した場合、カード検出部５２から出力されるカード検出信号によってパワースイッチ６２が直接制御されるので、ホストの実行する制御プログラム自体が不要になると共に、処理の高速化が図られる。

（３）他の実施の形態
図７は、実施の形態２に係るＰＣカード制御装置１２を備えるコンピュータシステム（図示せず）の上記ＰＣカード制御装置１２と、対応するパッシブカードアダプタ１’の構成を示す図である。ＰＣカード制御装置１２は、上記実施の形態１に係るパッシブカードアダプタ１が備えていたパワースイッチ６４に相当する切換回路（第２パワースイッチ）６６をＰＣカード制御装置１１の内部に取り込んだものである。ＰＣカード制御装置１２と同じ構成物には、同じ参照番号を付してここでの重複した説明を省く。

切換回路６６は、２入力ＡＮＤゲート６６ａ、インバータ６６ｂ、及び、カウンタ６６ｃで構成される。ＡＮＤゲート６６ａの一方の信号入力端子には、ＰＥ２＃信号が反転入力され、残りの信号入力端子にはカード検出信号が入力される。ＡＮＤゲート６６ａの出力端子は、インバータ６６ｂを介して、カウンタ６６ｃのイネーブル端子に接続される。また、ＡＮＤゲート６６ａの出力は、電源切り換え部６０のＡＮＤゲート６１ａの一方の信号入力端子に入力されると共に、及び、ＯＲゲート６１ｂの信号入力端子に反転入力される。

実施の形態２に係るＰＣカード制御装置１２の上記切換回路６６以外の構成は、電源切り換え部６０の構成を含み、上述した実施の形態１に示す同じ参照番号の構成物と同じである。例えば、パッシブカードアダプタ１’は、アダプタ内にレギュレータ６３を備えたことにより、ＰＣカード制御装置側での回路構成を少なくし、かつ、更に、別の駆動電圧を要求するカードが出現しても、パッシブカードアダプタ内の回路を変更するだけで容易に対処することができるという利点を持つ。

図８は、図６に示すフローチャートを図７の実施例に従って示したフローチャートである。図６に示したフローチャートと同じ処理には同じステップ番号を付して表し、ここでの重複した説明は省く。

コネクタ５に接続されたカードがパッシブカードアダプタ１の場合（ステップＳ１２でＹＥＳ）、当該パッシブカードアダプタ１のコネクタ３に新カード２が挿し込まれるのを待機する（ステップＳ３０でＮＯ）。新カード２が挿し込まれた場合（ステップＳ３０でＹＥＳ）、カード検出部５２の出力するカード検出信号に基づいて、電源を切換えるための電源コントロール信号（Ｖｃｃ３．３ＥＮ＃信号及びＶｃｃ５ＥＮ＃信号）の設定が行われ（ステップＳ３１）、これによりパワースイッチ６２の切り換えが行われ、ＰＣＭＣＩＡコネクタに電源Ｖｃｃ＝３．３ｖ及びＶｃｃ＝１．５ｖが供給される（ステップＳ３２）。切換回路６６に内蔵されているカウンタ６６ｃが終了するのを待ってから、ＰＷＲＧＤ信号を新カード２に出力し（ステップＳ３３）、新カード２を使用可能状態にする（ステップＳ３４）。

図９は、実施の形態３に係るＰＣカード制御装置１３を備えたコンピュータ１０１の構成を示す図である。当該実施形態は、実施の形態１のＰＣカード制御装置１１が内蔵していたアナログスイッチ５７をコンピュータ内に内蔵した点が異なる。その他の構成及び動作については実施の形態１に係るＰＣカード制御装置１１及びパッシブカードアダプタ１と同じである。

なお、図７を用いて説明した実施の形態２に係るＰＣカード制御装置１２と、当該ＰＣカード制御装置１２に対応するパッシブカードアダプタ１’についても、同じ実施形態が考えられる。以下の実施形態についても同じである。

図１０は、実施の形態４に係るＰＣカード制御装置１４を備えたコンピュータ１０２の構成を示す図である。当該実施形態は、実施の形態１のＰＣカード制御装置１１が備えていたアナログスイッチ５７の代わりに、同じ働きをするＵＳＢハブ５８を用意したことを特徴とする。ＵＳＢハブ５８として、既製部品を使用できるので安価なＰＣカード制御装置１４を実現できる。

図１１は、本発明の第４の実施形態を示したＰＣカード制御装置１５を備えたコンピュータ１０３の構成を示す図である。当該コンピュータ１０３は、上記実施の形態４のコンピュータ１０２がＰＣカード制御装置１４に内蔵していたＵＳＢハブ５８を外側に設けたものである。ＰＣカード制御装置１５は、図１２に示した従来のＰＣカード制御装置５０からマルチプレクサ５３、ＵＳＢホストコントローラ５５を削除して、代わりに、Ｉ／Ｏ回路５６のみを追加すればよいので、回路変更は少なく、安価に製造することができる。

なお、上述した各実施の形態のＰＣカード制御装置１１，１２，１３，１４，１５は、新カード２がＵＳＢバスを採用するが、代わりにＰＣＩexpressバス等のその他の新規のバス方式を採用するものでもよい。

また、実施の形態においては、ＰＣＭＣＩＡに準拠したＰＣカードを制御する装置を取り上げたが、ＰＣＭＣＩＡ以外の規格に準拠したカードを扱う制御装置に対してであっても、新カードを認識して所定の検出信号を出力するカード検出部５２と同様に機能する検出部を備え、当該検出部の出力に基づいて使用するバスや電源回路の切換を行うスイッチ類を用意すれば、これらの制御装置に対しても、本発明のＰＣカード制御装置を適用することができる。

実施の形態１に係るＰＣカード制御装置を備えたコンピュータの構成を示す図である。 Ｉ／Ｏ回路の構成を示す図である。 アナログスイッチの構成を示す図である。 図１に示したＰＣカード制御装置の詳細な構成を示す図である。 パッシブカードアダプタ内における信号のタイムチャートである。 実施の形態１に係るＰＣカード制御装置がＰＣカード及び新カードを認識する際の動作順序を説明するためのフローチャートである。 実施の形態２に係るＰＣカード制御装置の詳細な構成を示す図である。 実施の形態２に係るＰＣカード制御装置がＰＣカード及び新カードを認識する際の動作順序を説明するための上記とは別のフローチャートである。 実施の形態３に係るＰＣカード制御装置の詳細な構成を示す図である。 実施の形態４に係るＰＣカード制御装置の詳細な構成を示す図である。 実施の形態５に係るＰＣカード制御装置の詳細な構成を示す図である。 従来のＰＣカード制御装置を備えたコンピュータの構成を示す図である。

符号の説明

１ パッシブカードアダプタ、２ 新カード、３，５ コネクタ、１１，１２，１３，１４，１５ ＰＣカード制御装置、６ チップセット、６ａ ＵＳＢホストコントローラ、５２ カード検出部、５４ ＰＣＭＣＩＡコントローラ、５６，５６ａ，５６ｂ Ｉ／Ｏ回路、５７，５７ａ，５７ｂ アナログスイッチ、１００，１０１，１０２，１０３ コンピュータ。

Claims (5)

1. コネクタ（５）に接続されたカードの種類を認識し、認識したカード用の電圧を出力するＰＣカード制御装置（１１）と、ＰＷＲＧＤ信号の入力に応じて使用可能状態になる新カードであって、上記ＰＣカード制御装置が出力できる電圧以外の電圧を用いる新カード（２）を、上記ＰＣカード制御装置に接続するために、上記コネクタに着脱可能に取り付けられているパッシブカードアダプタ（１）と、を備えているカード認識システムであって、
   上記ＰＣカード制御装置が、ＰＣカード検出部（５２）と、電源切換部（６０）・第１パワースイッチ（６２）と、第２パワースイッチ（６６）と、配線切換回路と、を備えており、
   上記ＰＣカード検出部が、新カードがパッシブカードアダプタに接続されたことを検出し、新カード検出信号を出力するものであり、
   上記配線切換回路が、新カード検出信号の入力に応じて、新カード用のバスに新カードを接続するように切り換えるスイッチ回路であり、
   上記第２パワースイッチが、カウンタ（６６ｃ）と、スイッチと、を備えており、
   上記スイッチが、新カードがパッシブカードアダプタに接続された場合に切り換わる第１信号（ＰＥ２#）と、新カード検出信号と、の入力に応じて第２信号を出力するものであり、
   上記カウンタが、インバータ（６６ｂ）によって反転された上記第２信号の入力に応じてカウントを開始するものであり、且つ、予め定めたカウント値をカウントした場合に、上記ＰＷＲＧＤ信号を新カードに出力するものであり、
   上記電源切換部・第１パワースイッチが、上記第２信号の入力に応じて、コネクタへと出力する電圧を、新カード以外のカード用の電圧から第１電圧へとスイッチ切換して出力するものであり、
   上記パッシブカードアダプタが、レギュレータ（６３）を備えており、
   上記レギュレータが、新カード接続時にＰＣカード制御装置がコネクタを介して新カードへと出力する第１電圧とは別に、該第１電圧を新カードで用いる第２電圧に変換して新カードへと出力するものである、
   ことを特徴とするカード認識システム。
2. 上記電源切換部・第１パワースイッチが、電源切換部と、第１パワースイッチと、を備えており、
   上記電源切換部が、第２信号の入力に応じて電源コントロール信号を出力し、
   上記第１パワースイッチが、電源コントロール信号に基づいて出力する電圧を切り換えるものであり、第１パワースイッチが、ＰＣカード制御装置の外部に設けられている、
   請求項１に記載のカード認識システム。
3. 上記ＰＣカード制御装置が、ＰＣＭＣＩＡに準拠する装置である、
   請求項１又は請求項２に記載のカード認識システム。
4. 上記ＰＣカード制御装置が、ＰＣＭＣＩＡコントローラ（５４）を備えており、
   上記カード検出部が、ＰＣカード認識部（５２ａ）と、比較器（５２ｂ）と、レジスタ（５２ｃ）と、を備えており、
   上記ＰＣカード認識部が、ＰＣＭＣＩＡの規格に準拠したカードＮｏ.テーブルを内蔵しており、ＰＣＭＣＩＡに準拠した手順に従い接続されたカードの種類を表すカードＮｏ.を特定するものであり、
   上記レジスタが、新カードのカードＮｏ.を格納しており、
   上記比較器が、ＰＣカード認識部によって特定されたカードＮｏ.と、レジスタに格納されているカードＮｏ.との比較を行い、一致する場合に新カード検出信号を出力するものであり、
   上記配線切換回路が、Ｉ/Ｏ回路（５６ａ、５６ｂ）と、アナログスイッチ（５７ａ、５７ｂ）と、を備えており、
   上記Ｉ/Ｏ回路がコネクタとＰＣＭＣＩＡコントローラとを接続しており、アナログスイッチがコネクタと新カード用バスとを接続しており、Ｉ/Ｏ回路とアナログスイッチとが、新カードの非検出時には、コネクタをＰＣＭＣＩＡコントローラとの間のみを接続し、新カード検出信号の入力時には、コネクタと新カード用バスとの間のみを接続する、
   請求項３に記載のカード認識システム。
5. 上記新カード検出信号が、Ｈｉｇｈレベルの信号であり、
   上記Ｉ/Ｏ回路が、２入力ＡＮＤゲート（５６ａ−１）と、３ステートバッファ（５６ａ−２）と、インバータ（５６ａ−３）と、を備えており、
   上記２入力ＡＮＤゲートの一方の信号入力端子には、コネクタからのデータが入力され、残りの信号入力端子には、インバータを介して上記カード検出部が出力するカード検出信号が入力されており、出力端子がＰＣＭＣＩＡコントローラに接続されており、
   ３ステートバッファが、ＰＣＭＣＩＡコントローラからのデータをコネクタに出力するものであり、インバータによって反転された新カード検出信号の入力に応じてオフに切り換わり、
   上記アナログスイッチが、互いのソース及びドレインが接続された１対のＮチャンネル型ＭＯＳＦＥＴ（５７ａ−１）とＰチャンネル型ＭＯＳＦＥＴ（５７ａ−２）と、該Ｐチャンネル型ＭＯＳＦＥＴのゲートに検出信号の反転信号を入力するためのインバータ（５７ａ−３）と、を備えており、新カード検出信号の入力に応じてオンに切り換わるものである、
   請求項４に記載のカード認識システム。

Images