JP2000222073A - 適応ｐｃｉスロット - Google Patents
適応ｐｃｉスロットInfo
- Publication number
- JP2000222073A JP2000222073A JP2000021010A JP2000021010A JP2000222073A JP 2000222073 A JP2000222073 A JP 2000222073A JP 2000021010 A JP2000021010 A JP 2000021010A JP 2000021010 A JP2000021010 A JP 2000021010A JP 2000222073 A JP2000222073 A JP 2000222073A
- Authority
- JP
- Japan
- Prior art keywords
- pci
- connector
- card
- volt
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/263—Arrangements for using multiple switchable power supplies, e.g. battery and AC
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4081—Live connection to bus, e.g. hot-plugging
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Power Sources (AREA)
Abstract
(57)【要約】
【課題】異なる電圧で動作する複数種類のＰＣＩカード
を、同じタイプのＰＣＩスロットに収容するコンピュー
タ・システムを提供する。 【選択手段】ＰＣＩコネクタは、入出力バッファに電力
を供給するための電圧入出力ピンを含む。感知回路は、
第１のタイプのＰＣＩカードが挿入されたときに第１の
状態をとり、第２のタイプのＰＣＩカードが挿入された
ときに第２の状態をとる感知信号を提供する。切り替え
回路は、第１の状態の感知信号に応答して電圧入出力ピ
ン上に第１の電圧レベルを提供し、第２の状態の感知信
号に応答して電圧入出力ピン上に第２の電圧レベルを提
供する。
を、同じタイプのＰＣＩスロットに収容するコンピュー
タ・システムを提供する。 【選択手段】ＰＣＩコネクタは、入出力バッファに電力
を供給するための電圧入出力ピンを含む。感知回路は、
第１のタイプのＰＣＩカードが挿入されたときに第１の
状態をとり、第２のタイプのＰＣＩカードが挿入された
ときに第２の状態をとる感知信号を提供する。切り替え
回路は、第１の状態の感知信号に応答して電圧入出力ピ
ン上に第１の電圧レベルを提供し、第２の状態の感知信
号に応答して電圧入出力ピン上に第２の電圧レベルを提
供する。
Description
【０００１】
【発明の属する技術分野】本発明は、一般にコンピュー
タ・システムの周辺構成要素相互接続（ＰＣＩ）システ
ムに関するものであり、詳細には、外部デバイスをコン
ピュータ・システム内のマイクロプロセッサに結合する
ためにＰＣＩカードを受け入れる、適応ＰＣＩスロット
に関するものである。
タ・システムの周辺構成要素相互接続（ＰＣＩ）システ
ムに関するものであり、詳細には、外部デバイスをコン
ピュータ・システム内のマイクロプロセッサに結合する
ためにＰＣＩカードを受け入れる、適応ＰＣＩスロット
に関するものである。
【０００２】
【従来の技術】一般にコンピュータ・システムは、１つ
または複数のマイクロプロセッサを接続された外部デバ
イスと相互接続するための周辺構成要素相互接続（ＰＣ
Ｉ）システムを含む。ＰＣＩシステムは、コンピュータ
・システム内に配置されて外部からアクセス可能なＰＣ
Ｉスロットを含み、そこにＰＣＩカードを挿入できる。
互換性のある外部デバイスがＰＣＩカードに挿入でき
る。ＰＣＩカードは拡張カードの一種である。各ＰＣＩ
スロットは、一般にＰＣＩコネクタ、およびＰＣＩコネ
クタを制御しＰＣＩクロックを生成するためのＰＣＩコ
ントローラを含む。
または複数のマイクロプロセッサを接続された外部デバ
イスと相互接続するための周辺構成要素相互接続（ＰＣ
Ｉ）システムを含む。ＰＣＩシステムは、コンピュータ
・システム内に配置されて外部からアクセス可能なＰＣ
Ｉスロットを含み、そこにＰＣＩカードを挿入できる。
互換性のある外部デバイスがＰＣＩカードに挿入でき
る。ＰＣＩカードは拡張カードの一種である。各ＰＣＩ
スロットは、一般にＰＣＩコネクタ、およびＰＣＩコネ
クタを制御しＰＣＩクロックを生成するためのＰＣＩコ
ントローラを含む。
【０００３】ＰＣＩ標準仕様は、５ボルト信号環境と
３．３ボルト信号環境用に別個の拡張ＰＣＩコネクタを
定義している。ＰＣＩコネクタ内の物理的キーの位置に
より、ＰＣＩシステム内でいずれのタイプの信号環境を
使用するかが制御される。５ボルト専用のＰＣＩカード
のみが、５ボルト信号用のキーが設けられたＰＣＩコネ
クタに物理的に適合する。同様に、３．３ボルト専用の
ＰＣＩカードのみが、３．３ボルト信号用のキーが設け
られたコネクタに物理的に適合する。ＰＣＩカードの第
３のタイプはユニバーサル・カードであり、５ボルトま
たは３．３ボルトの信号用のキーが設けられたコネクタ
に物理的に適合できる。ユニバーサル・カードは、ＰＣ
Ｉコネクタの信号環境に適応するように設計されてい
る。
３．３ボルト信号環境用に別個の拡張ＰＣＩコネクタを
定義している。ＰＣＩコネクタ内の物理的キーの位置に
より、ＰＣＩシステム内でいずれのタイプの信号環境を
使用するかが制御される。５ボルト専用のＰＣＩカード
のみが、５ボルト信号用のキーが設けられたＰＣＩコネ
クタに物理的に適合する。同様に、３．３ボルト専用の
ＰＣＩカードのみが、３．３ボルト信号用のキーが設け
られたコネクタに物理的に適合する。ＰＣＩカードの第
３のタイプはユニバーサル・カードであり、５ボルトま
たは３．３ボルトの信号用のキーが設けられたコネクタ
に物理的に適合できる。ユニバーサル・カードは、ＰＣ
Ｉコネクタの信号環境に適応するように設計されてい
る。
【０００４】ＰＣＩ標準仕様に従うと、５ボルト信号環
境では最大３３ＭＨｚのクロック速度が可能であり、ま
た３．３ボルト信号環境では最大６６ＭＨｚのクロック
速度が可能である。したがって、５ボルト専用（３３Ｍ
Ｈｚ）のＰＣＩカードおよびユニバーサル（３３または
６６ＭＨｚ）ＰＣＩカードをサポートする従来のコンピ
ュータ・システムは、３３ＭＨｚ動作の５ボルト用のキ
ーが設けられたＰＣＩコネクタ、および６６ＭＨｚ動作
の３．３ボルト用のキーが設けられたＰＣＩコネクタを
含む必要がある。コンピュータ・システムの入出力（Ｉ
／Ｏ）スループットは、コンピュータ・システムのフォ
ームファクターデザイン中に構成できるコンピュータ・
システム内のＰＣＩスロットの数、およびＰＣＩスロッ
トの最大周波数および最大データ幅動作により制限され
る。したがって、６６ＭＨｚで動作し、６４ビット転送
操作を処理できる高性能なＰＣＩスロットの数を最大に
することが強く求められている。６６ＭＨｚ／６４ビッ
トのより高性能なＰＣＩスロットをコンピュータ・シス
テムに装備すると、コンピュータ・システムの潜在的入
出力帯域幅が最大になる。それにも関わらず、多数のコ
ンピュータ・システムでは、最大で３３ＭＨｚでしか動
作しない５ボルト専用ＰＣＩカードも収容しなければな
らない。３．３ボルト・タイプのスロットと５ボルト・
タイプのスロットを含む従来のコンピュータ・システム
では、性能と接続性が共に低下する。
境では最大３３ＭＨｚのクロック速度が可能であり、ま
た３．３ボルト信号環境では最大６６ＭＨｚのクロック
速度が可能である。したがって、５ボルト専用（３３Ｍ
Ｈｚ）のＰＣＩカードおよびユニバーサル（３３または
６６ＭＨｚ）ＰＣＩカードをサポートする従来のコンピ
ュータ・システムは、３３ＭＨｚ動作の５ボルト用のキ
ーが設けられたＰＣＩコネクタ、および６６ＭＨｚ動作
の３．３ボルト用のキーが設けられたＰＣＩコネクタを
含む必要がある。コンピュータ・システムの入出力（Ｉ
／Ｏ）スループットは、コンピュータ・システムのフォ
ームファクターデザイン中に構成できるコンピュータ・
システム内のＰＣＩスロットの数、およびＰＣＩスロッ
トの最大周波数および最大データ幅動作により制限され
る。したがって、６６ＭＨｚで動作し、６４ビット転送
操作を処理できる高性能なＰＣＩスロットの数を最大に
することが強く求められている。６６ＭＨｚ／６４ビッ
トのより高性能なＰＣＩスロットをコンピュータ・シス
テムに装備すると、コンピュータ・システムの潜在的入
出力帯域幅が最大になる。それにも関わらず、多数のコ
ンピュータ・システムでは、最大で３３ＭＨｚでしか動
作しない５ボルト専用ＰＣＩカードも収容しなければな
らない。３．３ボルト・タイプのスロットと５ボルト・
タイプのスロットを含む従来のコンピュータ・システム
では、性能と接続性が共に低下する。
【０００５】
【発明が解決しようとする課題】上記の理由、および本
明細書の「発明の実施の形態」の節に詳しく示す他の理
由により、３３ＭＨｚで動作する５ボルト専用タイプの
ＰＣＩカードと６６ＭＨｚで動作するユニバーサル・タ
イプのＰＣＩカードを、同じタイプのＰＣＩスロットに
収容するコンピュータ・システムが望まれる。
明細書の「発明の実施の形態」の節に詳しく示す他の理
由により、３３ＭＨｚで動作する５ボルト専用タイプの
ＰＣＩカードと６６ＭＨｚで動作するユニバーサル・タ
イプのＰＣＩカードを、同じタイプのＰＣＩスロットに
収容するコンピュータ・システムが望まれる。
【０００６】
【課題を解決するための手段】本発明は、第１の電圧レ
ベルを有する第１の電力レールと第２の電圧レベルを有
する第２の電力レールとを備えるコンピュータ・システ
ムを提供する。ＰＣＩコネクタは、第１の電圧レベルで
動作する入出力（Ｉ／Ｏ）バッファを有する第１のタイ
プのＰＣＩカードを受け入れることができる。ＰＣＩコ
ネクタは、第１の電圧レベルまたは第２の電圧レベルで
動作する適応入出力バッファを有する第２のタイプのＰ
ＣＩカードも受け入れることができる。ＰＣＩコネクタ
は、ＰＣＩコネクタに挿入されたＰＣＩカードの入出力
バッファに電力を供給するための電圧入出力ピンを含
む。感知回路はいずれのタイプのＰＣＩカードがＰＣＩ
コネクタに挿入されたかを感知し、ＰＣＩコネクタに第
１のタイプのＰＣＩカードが挿入されたときには第１の
状態をとり、ＰＣＩコネクタに第２のタイプのＰＣＩカ
ードが挿入されたときには第２の状態をとる感知信号を
提供する。切り替え回路は、第１および第２の電力レー
ルに接続され、第１の状態の感知信号に応答して電圧入
出力ピン上に第１の電圧レベルを提供する。切り替え回
路は第２の状態の感知信号に応答して電圧入出力ピン上
に第２の電圧レベルを提供する。
ベルを有する第１の電力レールと第２の電圧レベルを有
する第２の電力レールとを備えるコンピュータ・システ
ムを提供する。ＰＣＩコネクタは、第１の電圧レベルで
動作する入出力（Ｉ／Ｏ）バッファを有する第１のタイ
プのＰＣＩカードを受け入れることができる。ＰＣＩコ
ネクタは、第１の電圧レベルまたは第２の電圧レベルで
動作する適応入出力バッファを有する第２のタイプのＰ
ＣＩカードも受け入れることができる。ＰＣＩコネクタ
は、ＰＣＩコネクタに挿入されたＰＣＩカードの入出力
バッファに電力を供給するための電圧入出力ピンを含
む。感知回路はいずれのタイプのＰＣＩカードがＰＣＩ
コネクタに挿入されたかを感知し、ＰＣＩコネクタに第
１のタイプのＰＣＩカードが挿入されたときには第１の
状態をとり、ＰＣＩコネクタに第２のタイプのＰＣＩカ
ードが挿入されたときには第２の状態をとる感知信号を
提供する。切り替え回路は、第１および第２の電力レー
ルに接続され、第１の状態の感知信号に応答して電圧入
出力ピン上に第１の電圧レベルを提供する。切り替え回
路は第２の状態の感知信号に応答して電圧入出力ピン上
に第２の電圧レベルを提供する。
【０００７】一実施形態では、ＰＣＩコネクタはＰＣＩ
コネクタに第１のタイプのＰＣＩカードが挿入されたと
きは接地され、ＰＣＩコネクタに第２のタイプのＰＣＩ
カードが挿入されたときはオープンの状態のままであ
る、少なくとも１つのＳＥＮＳＥピンを含む。感知回路
は、少なくとも１つのＳＥＮＳＥピンに結合され、少な
くとも１つのＳＥＮＳＥピンが接地されるのに応答して
第１の状態の感知信号を提供する。感知回路は、少なく
とも１つのＳＥＮＳＥピンがオープンの状態のままであ
るのに応答して第２の状態の感知信号を提供する。
コネクタに第１のタイプのＰＣＩカードが挿入されたと
きは接地され、ＰＣＩコネクタに第２のタイプのＰＣＩ
カードが挿入されたときはオープンの状態のままであ
る、少なくとも１つのＳＥＮＳＥピンを含む。感知回路
は、少なくとも１つのＳＥＮＳＥピンに結合され、少な
くとも１つのＳＥＮＳＥピンが接地されるのに応答して
第１の状態の感知信号を提供する。感知回路は、少なく
とも１つのＳＥＮＳＥピンがオープンの状態のままであ
るのに応答して第２の状態の感知信号を提供する。
【０００８】一実施形態では、第１のタイプのＰＣＩカ
ードは最大で第１の周波数で動作する。第２のタイプの
ＰＣＩカードは、その入出力バッファが第１の電圧レベ
ルで動作するときには、最大で第１の周波数で動作し、
その入出力バッファが第２の電圧レベルで動作するとき
には、最大で第１の周波数より高い第２の周波数で動作
する。ＰＣＩコネクタは、ＰＣＩコネクタに挿入された
ＰＣＩカードが最大で第１の周波数で動作可能なときは
接地され、ＰＣＩコネクタに挿入されたＰＣＩカードが
最大で第１の周波数より高い第２の周波数で動作可能な
ときはオープン状態のままであるＳＥＮＳＥピンを含
む。感知回路は、ＳＥＮＳＥピンに結合され、ＳＥＮＳ
Ｅピンが接地されるのに応答して第１の状態の感知信号
を提供する。感知回路は、ＳＥＮＳＥピンがオープン状
態であるのに応答して第２の状態の感知信号を提供す
る。
ードは最大で第１の周波数で動作する。第２のタイプの
ＰＣＩカードは、その入出力バッファが第１の電圧レベ
ルで動作するときには、最大で第１の周波数で動作し、
その入出力バッファが第２の電圧レベルで動作するとき
には、最大で第１の周波数より高い第２の周波数で動作
する。ＰＣＩコネクタは、ＰＣＩコネクタに挿入された
ＰＣＩカードが最大で第１の周波数で動作可能なときは
接地され、ＰＣＩコネクタに挿入されたＰＣＩカードが
最大で第１の周波数より高い第２の周波数で動作可能な
ときはオープン状態のままであるＳＥＮＳＥピンを含
む。感知回路は、ＳＥＮＳＥピンに結合され、ＳＥＮＳ
Ｅピンが接地されるのに応答して第１の状態の感知信号
を提供する。感知回路は、ＳＥＮＳＥピンがオープン状
態であるのに応答して第２の状態の感知信号を提供す
る。
【０００９】一実施形態では、切り替え回路は感知信号
の状態を格納するためのシステム読取り可能レジスタ、
および電圧入出力ピンの電圧レベルを制御するＳＥＴＶ
ＩＯ信号を供給するためのシステム書込み可能レジスタ
を含む。コンピュータ・システムは、システム読取り可
能レジスタを読み取り、システム書込み可能レジスタに
書き込むためのマイクロプロセッサを含む。クロック生
成器が、第１のクロック周波数または第２のクロック周
波数を有するように制御可能なクロック信号を提供す
る。マイクロプロセッサは第１のクロック周波数のクロ
ック信号を提供するようにクロック生成器を制御する。
マイクロプロセッサは、第１のレジスタ状態をシステム
書込み可能レジスタに書き込み、それによってシステム
書込み可能レジスタは第１のＳＥＴＶＩＯ状態のＳＥＴ
ＶＩＯ信号を提供する。次にＰＣＩコネクタが電力オン
になる。マイクロプロセッサはシステム読取り可能レジ
スタの状態を読み取る。システム読取り可能レジスタの
状態が、感知信号が第１の状態であることを示す場合、
ＰＣＩカードはコンピュータ・システムに接続され、初
期化される。システム読取り可能レジスタの状態が、感
知信号が第２の状態であることを示す場合、マイクロプ
ロセッサは次のステップを実行する。すなわち、ＰＣＩ
コネクタを電力オフにし、第２のレジスタ状態をシステ
ム書込み可能レジスタに書き込み、それによってシステ
ム書込み可能レジスタが第２のＳＥＴＶＩＯ状態のＳＥ
ＴＶＩＯ信号を提供し、第２のクロック周波数でクロッ
ク信号を提供するようにクロック生成器を制御し、ＰＣ
Ｉコネクタを電力オンにし、ＰＣＩカードをコンピュー
タ・システムに接続しＰＣＩカードを初期化する。
の状態を格納するためのシステム読取り可能レジスタ、
および電圧入出力ピンの電圧レベルを制御するＳＥＴＶ
ＩＯ信号を供給するためのシステム書込み可能レジスタ
を含む。コンピュータ・システムは、システム読取り可
能レジスタを読み取り、システム書込み可能レジスタに
書き込むためのマイクロプロセッサを含む。クロック生
成器が、第１のクロック周波数または第２のクロック周
波数を有するように制御可能なクロック信号を提供す
る。マイクロプロセッサは第１のクロック周波数のクロ
ック信号を提供するようにクロック生成器を制御する。
マイクロプロセッサは、第１のレジスタ状態をシステム
書込み可能レジスタに書き込み、それによってシステム
書込み可能レジスタは第１のＳＥＴＶＩＯ状態のＳＥＴ
ＶＩＯ信号を提供する。次にＰＣＩコネクタが電力オン
になる。マイクロプロセッサはシステム読取り可能レジ
スタの状態を読み取る。システム読取り可能レジスタの
状態が、感知信号が第１の状態であることを示す場合、
ＰＣＩカードはコンピュータ・システムに接続され、初
期化される。システム読取り可能レジスタの状態が、感
知信号が第２の状態であることを示す場合、マイクロプ
ロセッサは次のステップを実行する。すなわち、ＰＣＩ
コネクタを電力オフにし、第２のレジスタ状態をシステ
ム書込み可能レジスタに書き込み、それによってシステ
ム書込み可能レジスタが第２のＳＥＴＶＩＯ状態のＳＥ
ＴＶＩＯ信号を提供し、第２のクロック周波数でクロッ
ク信号を提供するようにクロック生成器を制御し、ＰＣ
Ｉコネクタを電力オンにし、ＰＣＩカードをコンピュー
タ・システムに接続しＰＣＩカードを初期化する。
【００１０】一実施形態では、切り替え回路は、ゲート
を有する第１のトランジスタ、ゲートを有する第２のト
ランジスタ、および制御回路を含む。第１のトランジス
タは、第１の電力レールと電圧入出力ピンとの間に接続
される。第２のトランジスタは、第２の電力レールと電
圧入出力ピンとの間に接続される。制御回路は感知信号
を受信し、第１のトランジスタのゲートおよび第２のト
ランジスタのゲートを制御する。
を有する第１のトランジスタ、ゲートを有する第２のト
ランジスタ、および制御回路を含む。第１のトランジス
タは、第１の電力レールと電圧入出力ピンとの間に接続
される。第２のトランジスタは、第２の電力レールと電
圧入出力ピンとの間に接続される。制御回路は感知信号
を受信し、第１のトランジスタのゲートおよび第２のト
ランジスタのゲートを制御する。
【００１１】前記実施形態の１つの形態では、コンピュ
ータ・システムは、第１および第２の電力レールを制御
するため、およびＰＣＩコネクタの電力オンを制御する
ゲート・バイアス信号を提供するためのホットプラグ・
コントローラを含む。制御回路は、ゲート・バイアス信
号に応答して、第１および第２のトランジスタのゲート
を制御する。ゲート・バイアス信号は、ＰＣＩコネクタ
が電力オフのとき第１のゲート電圧レベルにあり、第２
のゲート電圧レベルに立ち上げられてＰＣＩコネクタを
電力オンにする。制御回路は、第２のゲート電圧レベル
のゲート・バイアス信号に応答して、第１のトランジス
タまたは第２のトランジスタのいずれかを、感知信号の
状態に応じて切り替える。
ータ・システムは、第１および第２の電力レールを制御
するため、およびＰＣＩコネクタの電力オンを制御する
ゲート・バイアス信号を提供するためのホットプラグ・
コントローラを含む。制御回路は、ゲート・バイアス信
号に応答して、第１および第２のトランジスタのゲート
を制御する。ゲート・バイアス信号は、ＰＣＩコネクタ
が電力オフのとき第１のゲート電圧レベルにあり、第２
のゲート電圧レベルに立ち上げられてＰＣＩコネクタを
電力オンにする。制御回路は、第２のゲート電圧レベル
のゲート・バイアス信号に応答して、第１のトランジス
タまたは第２のトランジスタのいずれかを、感知信号の
状態に応じて切り替える。
【００１２】前記実施形態の別の形態では、コンピュー
タ・システムは第３の電圧レベルを有する第３の電力レ
ールを含む。制御回路が第３の電力レールに結合され
る。第３の電圧レベルは、第１および第２のトランジス
タのゲートを制御する。
タ・システムは第３の電圧レベルを有する第３の電力レ
ールを含む。制御回路が第３の電力レールに結合され
る。第３の電圧レベルは、第１および第２のトランジス
タのゲートを制御する。
【００１３】一実施形態では、ＰＣＩコネクタは第１の
タイプのカード・キー部分に対応するコネクタ・キー部
分を含む。第１のタイプのＰＣＩカードは、第１のタイ
プのカード・キー部分を含む。第２のタイプのＰＣＩカ
ードは、第１のタイプのカード・キー部分および第２の
タイプのカード・キー部分を含む。
タイプのカード・キー部分に対応するコネクタ・キー部
分を含む。第１のタイプのＰＣＩカードは、第１のタイ
プのカード・キー部分を含む。第２のタイプのＰＣＩカ
ードは、第１のタイプのカード・キー部分および第２の
タイプのカード・キー部分を含む。
【００１４】本発明によるコンピュータ・システムは、
３３ＭＨｚなどの第１の周波数で動作する、５ボルト専
用ＰＣＩカードなどの第１のタイプのＰＣＩカードを受
け入れ、また６６ＭＨｚなどの第２の周波数で動作す
る、ユニバーサル・タイプＰＣＩカードなどの第２のタ
イプのＰＣＩカードも受け入れる、適応ＰＣＩスロット
を含む。適応ＰＣＩスロットにより、コンピュータ・シ
ステム内の最大入出力帯域幅が可能になる。さらに、適
応ＰＣＩスロットでは、コンピュータ・システムのユー
ザがコンピュータ・システムのすべてのＰＣＩスロット
を５ボルト専用（３３ＭＨｚ）ＰＣＩカードまたはユニ
バーサル（３３または６６ＭＨｚ）ＰＣＩカードにカス
タマイズすることが可能である。
３３ＭＨｚなどの第１の周波数で動作する、５ボルト専
用ＰＣＩカードなどの第１のタイプのＰＣＩカードを受
け入れ、また６６ＭＨｚなどの第２の周波数で動作す
る、ユニバーサル・タイプＰＣＩカードなどの第２のタ
イプのＰＣＩカードも受け入れる、適応ＰＣＩスロット
を含む。適応ＰＣＩスロットにより、コンピュータ・シ
ステム内の最大入出力帯域幅が可能になる。さらに、適
応ＰＣＩスロットでは、コンピュータ・システムのユー
ザがコンピュータ・システムのすべてのＰＣＩスロット
を５ボルト専用（３３ＭＨｚ）ＰＣＩカードまたはユニ
バーサル（３３または６６ＭＨｚ）ＰＣＩカードにカス
タマイズすることが可能である。
【００１５】
【発明の実施の形態】次の好ましい実施形態についての
以下の詳細な説明では、本明細書の一部であり、本発明
を実施できる特定の実施形態の説明のために示された添
付図面を参照する。他の実施形態も使用可能であり、本
発明の範囲を逸脱せずに構造的または論理的変更が可能
であることを理解されたい。したがって、以下の詳細な
説明は制限的なものではなく、本発明の範囲は特許請求
の範囲により規定される。
以下の詳細な説明では、本明細書の一部であり、本発明
を実施できる特定の実施形態の説明のために示された添
付図面を参照する。他の実施形態も使用可能であり、本
発明の範囲を逸脱せずに構造的または論理的変更が可能
であることを理解されたい。したがって、以下の詳細な
説明は制限的なものではなく、本発明の範囲は特許請求
の範囲により規定される。
【００１６】本発明によるコンピュータ・システム２０
が、図１の２０にブロック図で示される。コンピュータ
・システム２０は、一連の論理演算を実行するためのマ
イクロプロセッサ２２を含む。コンピュータ・システム
２０は、マイクロプロセッサ２２が使用する命令および
データを格納するためのメモリ２４も含む。メモリ２４
は、一般にランダム・アクセス・メモリ（ＲＡＭ）、不
揮発性メモリ、およびハード・ディスク・ドライブを含
むが、周知のタイプの任意のメモリ記憶装置を含むこと
ができる。電源２６が、マイクロプロセッサ２２および
メモリ２４などのコンピュータ・システム２０内のデバ
イスに、調整された電圧電力を供給する。
が、図１の２０にブロック図で示される。コンピュータ
・システム２０は、一連の論理演算を実行するためのマ
イクロプロセッサ２２を含む。コンピュータ・システム
２０は、マイクロプロセッサ２２が使用する命令および
データを格納するためのメモリ２４も含む。メモリ２４
は、一般にランダム・アクセス・メモリ（ＲＡＭ）、不
揮発性メモリ、およびハード・ディスク・ドライブを含
むが、周知のタイプの任意のメモリ記憶装置を含むこと
ができる。電源２６が、マイクロプロセッサ２２および
メモリ２４などのコンピュータ・システム２０内のデバ
イスに、調整された電圧電力を供給する。
【００１７】コンピュータ・システム２０は、２８ａ、
２８ｂ、２８ｃ、および２８ｄなどで示される多数の周
辺構成要素相互接続（ＰＣＩ）スロットを含む。各ＰＣ
Ｉスロット２８は、３０ａ、３０ｂ、３０ｃ、および３
０ｄなどで示されるＰＣＩコネクタを含む。図１に示さ
れるコンピュータ・システム２０の実施形態では、各Ｐ
ＣＩスロット２８は、３２ａ、３２ｂ、３２ｃ、および
３２ｄなどで示される個々のＰＣＩコントローラを含
む。一実施形態では、各ＰＣＩコントローラ３２は対応
するＰＣＩコネクタ３０のための３３ＭＨｚおよび／ま
たは６６ＭＨｚのＰＣＩクロックを生成する。
２８ｂ、２８ｃ、および２８ｄなどで示される多数の周
辺構成要素相互接続（ＰＣＩ）スロットを含む。各ＰＣ
Ｉスロット２８は、３０ａ、３０ｂ、３０ｃ、および３
０ｄなどで示されるＰＣＩコネクタを含む。図１に示さ
れるコンピュータ・システム２０の実施形態では、各Ｐ
ＣＩスロット２８は、３２ａ、３２ｂ、３２ｃ、および
３２ｄなどで示される個々のＰＣＩコントローラを含
む。一実施形態では、各ＰＣＩコントローラ３２は対応
するＰＣＩコネクタ３０のための３３ＭＨｚおよび／ま
たは６６ＭＨｚのＰＣＩクロックを生成する。
【００１８】各ＰＣＩスロット２８は、３４ａ、３４
ｂ、３４ｃ、および３４ｄなどで示される感知および切
り替え回路も含む。本発明の一実施形態では、感知およ
び切り替え回路の３４ａ〜ｄは、ＰＣＩバック・プレー
ン３６上に実装される。電源２６が調整された電圧電力
を５ボルト電力レール３８、３．３ボルト電力レール４
０、＋１２ボルト電力レール４２、および−１２ボルト
電力レール４４に提供する。各感知および切り替え回路
３４は、５ボルト専用タイプＰＣＩカードまたはユニバ
ーサル・タイプＰＣＩカードのいずれが対応するＰＣＩ
コネクタ３０に挿入されているかを感知し、この判断に
基づき、対応するＰＣＩコネクタ３０に対して電力レー
ル３８からの５ボルト調整電圧、または電力レール４０
からの３．３ボルト調整電圧のいずれかを適切に切り替
える。
ｂ、３４ｃ、および３４ｄなどで示される感知および切
り替え回路も含む。本発明の一実施形態では、感知およ
び切り替え回路の３４ａ〜ｄは、ＰＣＩバック・プレー
ン３６上に実装される。電源２６が調整された電圧電力
を５ボルト電力レール３８、３．３ボルト電力レール４
０、＋１２ボルト電力レール４２、および−１２ボルト
電力レール４４に提供する。各感知および切り替え回路
３４は、５ボルト専用タイプＰＣＩカードまたはユニバ
ーサル・タイプＰＣＩカードのいずれが対応するＰＣＩ
コネクタ３０に挿入されているかを感知し、この判断に
基づき、対応するＰＣＩコネクタ３０に対して電力レー
ル３８からの５ボルト調整電圧、または電力レール４０
からの３．３ボルト調整電圧のいずれかを適切に切り替
える。
【００１９】各ＰＣＩコネクタ３０は、４２ａ、４２
ｂ、４２ｃ、および４２ｄなどで示されるキー部分を含
む。図１に示すように、各キー部分４２は５ボルト専用
ＰＣＩカードまたはユニバーサル・タイプＰＣＩカード
を受け入れるように構築される。５ボルト専用のＰＣＩ
カード５０の例を図２のＡに示す。５ボルト専用ＰＣＩ
カード５０はキー部分５２を含み、これはコンピュータ
・システム２０の各ＰＣＩコネクタ３０のキー部分４２
に対応するので、各ＰＣＩコネクタ３０は５ボルト専用
タイプＰＣＩカード５０を受け入れることができる。５
ボルト専用ＰＣＩカード５０は、５ボルト・レベルで動
作する入出力バッファ５４を含む。
ｂ、４２ｃ、および４２ｄなどで示されるキー部分を含
む。図１に示すように、各キー部分４２は５ボルト専用
ＰＣＩカードまたはユニバーサル・タイプＰＣＩカード
を受け入れるように構築される。５ボルト専用のＰＣＩ
カード５０の例を図２のＡに示す。５ボルト専用ＰＣＩ
カード５０はキー部分５２を含み、これはコンピュータ
・システム２０の各ＰＣＩコネクタ３０のキー部分４２
に対応するので、各ＰＣＩコネクタ３０は５ボルト専用
タイプＰＣＩカード５０を受け入れることができる。５
ボルト専用ＰＣＩカード５０は、５ボルト・レベルで動
作する入出力バッファ５４を含む。
【００２０】ユニバーサル・タイプＰＣＩカード６０を
図２のＢに示す。ユニバーサル・タイプＰＣＩカード６
０はキー部分６２を含み、これはコンピュータ・システ
ム２０の各ＰＣＩコネクタ３０のキー部分４２に対応す
るので、ＰＣＩコネクタ３０はユニバーサル・タイプＰ
ＣＩカード６０を受け入れることができる。さらに、ユ
ニバーサル・タイプＰＣＩカード６０はキー部分６３を
含み、これによって３ボルトＰＣＩコネクタがユニバー
サルＰＣＩカード６０を受け入れることが可能になる。
ユニバーサル・タイプＰＣＩカード６０は、適応入出力
バッファ６４を含み、これは５ボルト・レベルまたは
３．３ボルト・レベルで動作する。
図２のＢに示す。ユニバーサル・タイプＰＣＩカード６
０はキー部分６２を含み、これはコンピュータ・システ
ム２０の各ＰＣＩコネクタ３０のキー部分４２に対応す
るので、ＰＣＩコネクタ３０はユニバーサル・タイプＰ
ＣＩカード６０を受け入れることができる。さらに、ユ
ニバーサル・タイプＰＣＩカード６０はキー部分６３を
含み、これによって３ボルトＰＣＩコネクタがユニバー
サルＰＣＩカード６０を受け入れることが可能になる。
ユニバーサル・タイプＰＣＩカード６０は、適応入出力
バッファ６４を含み、これは５ボルト・レベルまたは
３．３ボルト・レベルで動作する。
【００２１】本発明の「従来の技術」の節で説明したよ
うに、ＰＣＩ標準仕様は、５ボルト信号環境で最大３３
ＭＨｚのクロック速度が可能であり、また３．３ボルト
信号環境で最大６６ＭＨｚのクロック速度が可能である
ことを要求する。感知および切り替え回路３４は、５ボ
ルト専用タイプＰＣＩカード５０またはユニバーサル・
タイプＰＣＩカード６０のいずれがＰＣＩコネクタ３０
に挿入されたかを感知する。感知および切り替え回路３
４は、次に、挿入された５ボルト専用タイプＰＣＩカー
ド５０の入出力バッファ５４に５ボルト電力レール３８
から５ボルトを提供するか、または挿入されたユニバー
サル・タイプＰＣＩカード６０の入出力バッファ６４に
３．３ボルト電力レール４０から３．３ボルトを提供す
る。
うに、ＰＣＩ標準仕様は、５ボルト信号環境で最大３３
ＭＨｚのクロック速度が可能であり、また３．３ボルト
信号環境で最大６６ＭＨｚのクロック速度が可能である
ことを要求する。感知および切り替え回路３４は、５ボ
ルト専用タイプＰＣＩカード５０またはユニバーサル・
タイプＰＣＩカード６０のいずれがＰＣＩコネクタ３０
に挿入されたかを感知する。感知および切り替え回路３
４は、次に、挿入された５ボルト専用タイプＰＣＩカー
ド５０の入出力バッファ５４に５ボルト電力レール３８
から５ボルトを提供するか、または挿入されたユニバー
サル・タイプＰＣＩカード６０の入出力バッファ６４に
３．３ボルト電力レール４０から３．３ボルトを提供す
る。
【００２２】本発明による感知および切り替え回路の一
実施形態を、図３の１３４に概略図で一般的に示す。感
知および切り替え回路１３４がＰＣＩコネクタ３０に接
続される。明確にするために、ＰＣＩコネクタ３０の特
定のピン番号だけを図３に示す。示されたピン番号は、
ＰＣＩ標準仕様により割り当てられた実際のピン番号で
ある。一実施形態では、ＰＣＩコネクタ３０は、５ボル
ト専用タイプＰＣＩカード５０またはユニバーサル・タ
イプＰＣＩカード６０を受け入れ、また最大６４ビット
のデータを伝送するために１８８のピンを含む。挿入さ
れたＰＣＩカードは、１クロック・サイクルで１アドレ
スを送信し、次のクロック・サイクルでデータを送信す
ることにより、同じピン上でアドレス信号とデータ信号
を伝送する。バースト・データは、第１のクロック・サ
イクルのアドレスから始まり、連続する一連のクロック
・サイクルでデータ伝送を実施することにより伝送でき
る。
実施形態を、図３の１３４に概略図で一般的に示す。感
知および切り替え回路１３４がＰＣＩコネクタ３０に接
続される。明確にするために、ＰＣＩコネクタ３０の特
定のピン番号だけを図３に示す。示されたピン番号は、
ＰＣＩ標準仕様により割り当てられた実際のピン番号で
ある。一実施形態では、ＰＣＩコネクタ３０は、５ボル
ト専用タイプＰＣＩカード５０またはユニバーサル・タ
イプＰＣＩカード６０を受け入れ、また最大６４ビット
のデータを伝送するために１８８のピンを含む。挿入さ
れたＰＣＩカードは、１クロック・サイクルで１アドレ
スを送信し、次のクロック・サイクルでデータを送信す
ることにより、同じピン上でアドレス信号とデータ信号
を伝送する。バースト・データは、第１のクロック・サ
イクルのアドレスから始まり、連続する一連のクロック
・サイクルでデータ伝送を実施することにより伝送でき
る。
【００２３】感知および切り替え回路１３４で使用され
る感知機構は、ＰＣＩコネクタ３０上の少なくとも１つ
の接地ピンがＳＥＮＳＥピンに変換されることを要求す
る。一実施形態では、コネクタ３０の２つの接地ピンＡ
１２とＢ１３が冗長性のために使用され、下記に詳細を
説明するように、ＳＥＮＳＥピンに変換される。ＰＣＩ
標準仕様に従うと、５ボルト専用タイプＰＣＩカード
は、ピンＡ１２とＢ１３を接地にショートさせることを
要求され、またユニバーサル・タイプＰＣＩカードはピ
ンＡ１２とＢ１３をオープンのままにしておくことを要
求される。ＰＣＩコネクタ３０は、電圧入出力ピンＡ１
０、Ａ１６、Ａ５９、Ａ６６、Ａ７５、Ａ８４、Ｂ１
９、Ｂ５９、Ｂ７０、Ｂ７９、およびＢ８８を含み、こ
れらはＰＣＩコネクタ３０に挿入されたＰＣＩカードの
入出力バッファに電力を供給する。
る感知機構は、ＰＣＩコネクタ３０上の少なくとも１つ
の接地ピンがＳＥＮＳＥピンに変換されることを要求す
る。一実施形態では、コネクタ３０の２つの接地ピンＡ
１２とＢ１３が冗長性のために使用され、下記に詳細を
説明するように、ＳＥＮＳＥピンに変換される。ＰＣＩ
標準仕様に従うと、５ボルト専用タイプＰＣＩカード
は、ピンＡ１２とＢ１３を接地にショートさせることを
要求され、またユニバーサル・タイプＰＣＩカードはピ
ンＡ１２とＢ１３をオープンのままにしておくことを要
求される。ＰＣＩコネクタ３０は、電圧入出力ピンＡ１
０、Ａ１６、Ａ５９、Ａ６６、Ａ７５、Ａ８４、Ｂ１
９、Ｂ５９、Ｂ７０、Ｂ７９、およびＢ８８を含み、こ
れらはＰＣＩコネクタ３０に挿入されたＰＣＩカードの
入出力バッファに電力を供給する。
【００２４】変換されたＳＥＮＳＥピンＡ１２とＢ１３
は、ライン１０２上のＳＥＮＳＥ信号に接続する。ライ
ン１０２上のＳＥＮＳＥ信号は、プルアップ抵抗１０４
の第１の端子およびインバータ１０６の入力に接続す
る。プルアップ抵抗１０４の第２の端子は、３．３ボル
ト電力レール４０に接続する。一実施形態では、インバ
ータ１０６は小信号Ｎチャネル電界効果トランジスタ
（ＮＦＥＴ）などの、オープンコレクタ／オープンドレ
イン・トランジスタを含む。インバータ１０６の出力
は、ノード１０８に接続する。ノード１０８は、抵抗１
１０の第１の端子、抵抗１１２の第１の端子、およびイ
ンバータ１１４の入力に接続する。インバータ１１４
は、好ましくはオープンコレクタ／オープンドレイン小
信号ＮＦＥＴインバータなどの、インバータ１０６と同
じタイプのインバータである。インバータ１１４の出力
は、ノード１１６に接続する。ノード１１６は、抵抗１
１８の第１の端子および抵抗１２０の第１の端子に接続
する。ライン１２２上のゲート・バイアス信号が、抵抗
１１２の第２の端子および抵抗１１８の第２の端子に供
給される。パワーＮＦＥＴ１２４は、ノード１２６に接
続されたソース、５ボルト電力レール３８に接続された
ドレイン、および抵抗１１０の第２の端子に接続された
ゲートを有する。パワーＮＦＥＴ１２８は、３．３ボル
ト電力レール４０に接続されたソース、ノード１２６に
接続されたドレイン、および抵抗１２０の第２の端子に
接続されたゲートを有する。ノード１２６は、コネクタ
３０の電圧入出力ピンＡ１０、Ａ１６、Ａ５９、Ａ６
６、Ａ７５、Ａ８４、Ｂ１９、Ｂ５９、Ｂ７０、Ｂ７
９、およびＢ８８に接続する。
は、ライン１０２上のＳＥＮＳＥ信号に接続する。ライ
ン１０２上のＳＥＮＳＥ信号は、プルアップ抵抗１０４
の第１の端子およびインバータ１０６の入力に接続す
る。プルアップ抵抗１０４の第２の端子は、３．３ボル
ト電力レール４０に接続する。一実施形態では、インバ
ータ１０６は小信号Ｎチャネル電界効果トランジスタ
（ＮＦＥＴ）などの、オープンコレクタ／オープンドレ
イン・トランジスタを含む。インバータ１０６の出力
は、ノード１０８に接続する。ノード１０８は、抵抗１
１０の第１の端子、抵抗１１２の第１の端子、およびイ
ンバータ１１４の入力に接続する。インバータ１１４
は、好ましくはオープンコレクタ／オープンドレイン小
信号ＮＦＥＴインバータなどの、インバータ１０６と同
じタイプのインバータである。インバータ１１４の出力
は、ノード１１６に接続する。ノード１１６は、抵抗１
１８の第１の端子および抵抗１２０の第１の端子に接続
する。ライン１２２上のゲート・バイアス信号が、抵抗
１１２の第２の端子および抵抗１１８の第２の端子に供
給される。パワーＮＦＥＴ１２４は、ノード１２６に接
続されたソース、５ボルト電力レール３８に接続された
ドレイン、および抵抗１１０の第２の端子に接続された
ゲートを有する。パワーＮＦＥＴ１２８は、３．３ボル
ト電力レール４０に接続されたソース、ノード１２６に
接続されたドレイン、および抵抗１２０の第２の端子に
接続されたゲートを有する。ノード１２６は、コネクタ
３０の電圧入出力ピンＡ１０、Ａ１６、Ａ５９、Ａ６
６、Ａ７５、Ａ８４、Ｂ１９、Ｂ５９、Ｂ７０、Ｂ７
９、およびＢ８８に接続する。
【００２５】動作において、ライン１２２上のゲート・
バイアス信号がパワーＮＦＥＴの１２４と１２８のしき
い値レベルより低い限り、ＮＦＥＴの１２４と１２８は
いずれもオフであり、５ボルト電力レール３８または
３．３ボルト電力レール４０のいずれからもノード１２
６に電力は印加されない。したがって、ライン１２２上
のゲート・バイアス信号がパワーＮＦＥＴ１２４および
１２８のしきい値レベルより低い限り、コネクタ３０の
電圧入出力ピンに電力は印加されない。ＰＣＩホットプ
ラグ環境については後で詳細を説明するが、この環境で
はライン１２２上のゲート・バイアス信号が制御され
る。図３に示すようなホットプラグではない環境では、
ライン１２２上のゲート・バイアス信号は制御される必
要がない。したがって、一実施形態では、ライン１２２
上のゲート・バイアス信号は、電源２６から提供される
固定レギュレート電圧供給レールに接続され、ここで供
給レールからの固定電圧がＮＦＥＴ１２４および１２８
が飽和状態に達するための十分なゲート電圧をパワーＮ
ＦＥＴ１２４および１２８に提供する。たとえば、＋１
２ボルト・レベルは、ＮＦＥＴ１２４および１２８が飽
和状態に達するために十分であり、図３に示す実施形態
では、ライン１２２上のゲート・バイアス信号は＋１２
ボルト電力レール４２に接続する。
バイアス信号がパワーＮＦＥＴの１２４と１２８のしき
い値レベルより低い限り、ＮＦＥＴの１２４と１２８は
いずれもオフであり、５ボルト電力レール３８または
３．３ボルト電力レール４０のいずれからもノード１２
６に電力は印加されない。したがって、ライン１２２上
のゲート・バイアス信号がパワーＮＦＥＴ１２４および
１２８のしきい値レベルより低い限り、コネクタ３０の
電圧入出力ピンに電力は印加されない。ＰＣＩホットプ
ラグ環境については後で詳細を説明するが、この環境で
はライン１２２上のゲート・バイアス信号が制御され
る。図３に示すようなホットプラグではない環境では、
ライン１２２上のゲート・バイアス信号は制御される必
要がない。したがって、一実施形態では、ライン１２２
上のゲート・バイアス信号は、電源２６から提供される
固定レギュレート電圧供給レールに接続され、ここで供
給レールからの固定電圧がＮＦＥＴ１２４および１２８
が飽和状態に達するための十分なゲート電圧をパワーＮ
ＦＥＴ１２４および１２８に提供する。たとえば、＋１
２ボルト・レベルは、ＮＦＥＴ１２４および１２８が飽
和状態に達するために十分であり、図３に示す実施形態
では、ライン１２２上のゲート・バイアス信号は＋１２
ボルト電力レール４２に接続する。
【００２６】ＰＣＩコネクタ３０に挿入された５ボルト
専用ＰＣＩカード５０は、変換されたＳＥＮＳＥピンＡ
１２とＢ１３を接地にショートし、ライン１０２上のＳ
ＥＮＳＥ信号を強制的に接地にする。ライン１２２上の
ゲート・バイアス信号が＋１２ボルトに等しく、かつラ
イン１０２上のＳＥＮＳＥ信号が接地レベルである場
合、ノード１０８でのインバータ１０６の出力は浮動状
態になる。インバータ１１４への入力電流がないと仮定
すると、ライン１２２上のゲート・バイアス信号の＋１
２ボルトは、パワーＮＦＥＴ１２４のゲートに現れる。
パワーＮＦＥＴ１２４のゲートの＋１２ボルトはＮＦＥ
Ｔ１２４をオンにするので、これによって５ボルト電力
レール３８からの５ボルトがノード１２６に切り替わ
り、５ボルトがコネクタ３０の電圧入出力ピンＡ１０、
Ａ１６、Ａ５９、Ａ６６、Ａ７５、Ａ８４、Ｂ１９、Ｂ
５９、Ｂ７０、Ｂ７９、およびＢ８８に提供される。イ
ンバータ１１４の入力がハイであると、ノード１１６に
おけるこの出力は接地電圧レベルに下げられる。したが
って、パワーＮＦＥＴ１２８のゲートも、接地に低下す
る。ゲートが接地レベルであるため、パワーＮＦＥＴ１
２８はオフになる。このように、５ボルト・タイプのＰ
ＣＩカードがコネクタ３０に挿入されたときは、３．３
ボルト電力レール４０からの３．３ボルトの供給はコネ
クタ３０の電圧入出力ピンから分離される。
専用ＰＣＩカード５０は、変換されたＳＥＮＳＥピンＡ
１２とＢ１３を接地にショートし、ライン１０２上のＳ
ＥＮＳＥ信号を強制的に接地にする。ライン１２２上の
ゲート・バイアス信号が＋１２ボルトに等しく、かつラ
イン１０２上のＳＥＮＳＥ信号が接地レベルである場
合、ノード１０８でのインバータ１０６の出力は浮動状
態になる。インバータ１１４への入力電流がないと仮定
すると、ライン１２２上のゲート・バイアス信号の＋１
２ボルトは、パワーＮＦＥＴ１２４のゲートに現れる。
パワーＮＦＥＴ１２４のゲートの＋１２ボルトはＮＦＥ
Ｔ１２４をオンにするので、これによって５ボルト電力
レール３８からの５ボルトがノード１２６に切り替わ
り、５ボルトがコネクタ３０の電圧入出力ピンＡ１０、
Ａ１６、Ａ５９、Ａ６６、Ａ７５、Ａ８４、Ｂ１９、Ｂ
５９、Ｂ７０、Ｂ７９、およびＢ８８に提供される。イ
ンバータ１１４の入力がハイであると、ノード１１６に
おけるこの出力は接地電圧レベルに下げられる。したが
って、パワーＮＦＥＴ１２８のゲートも、接地に低下す
る。ゲートが接地レベルであるため、パワーＮＦＥＴ１
２８はオフになる。このように、５ボルト・タイプのＰ
ＣＩカードがコネクタ３０に挿入されたときは、３．３
ボルト電力レール４０からの３．３ボルトの供給はコネ
クタ３０の電圧入出力ピンから分離される。
【００２７】ユニバーサル・タイプＰＣＩカードがＰＣ
Ｉコネクタ３０に挿入されたとき、上記の説明のよう
に、変換されたＳＥＮＳＥピンＡ１２とＢ１３はオープ
ンであるが、プルアップ抵抗１０４は、ライン１０２上
のＳＥＮＳＥ信号が３．３ボルト電力レール４０の３．
３ボルト・レベルに下げられることを保証する。この場
合、インバータ１０６の出力は、ノード１０８を接地に
低下させ、またインバータ１１４の出力はノード１１６
において浮動状態である。したがって、パワーＮＦＥＴ
１２８はオンになり、これによって３．３ボルト電力レ
ール４０からの３．３ボルトはノード１２６に切り替わ
り、コネクタ３０の電圧入出力ピンＡ１０、Ａ１６、Ａ
５９、Ａ６６、Ａ７５、Ａ８４、Ｂ１９、Ｂ５９、Ｂ７
０、Ｂ７９、およびＢ８８に３．３ボルトを提供する。
ノード１０８が接地レベルであるため、パワーＮＦＥＴ
１２４はオフになり、ユニバーサル・タイプＰＣＩカー
ドがコネクタ３０に挿入されたときは、５ボルト電力レ
ール３８の５ボルトはコネクタ３０の電圧入出力ピンか
ら分離される。
Ｉコネクタ３０に挿入されたとき、上記の説明のよう
に、変換されたＳＥＮＳＥピンＡ１２とＢ１３はオープ
ンであるが、プルアップ抵抗１０４は、ライン１０２上
のＳＥＮＳＥ信号が３．３ボルト電力レール４０の３．
３ボルト・レベルに下げられることを保証する。この場
合、インバータ１０６の出力は、ノード１０８を接地に
低下させ、またインバータ１１４の出力はノード１１６
において浮動状態である。したがって、パワーＮＦＥＴ
１２８はオンになり、これによって３．３ボルト電力レ
ール４０からの３．３ボルトはノード１２６に切り替わ
り、コネクタ３０の電圧入出力ピンＡ１０、Ａ１６、Ａ
５９、Ａ６６、Ａ７５、Ａ８４、Ｂ１９、Ｂ５９、Ｂ７
０、Ｂ７９、およびＢ８８に３．３ボルトを提供する。
ノード１０８が接地レベルであるため、パワーＮＦＥＴ
１２４はオフになり、ユニバーサル・タイプＰＣＩカー
ドがコネクタ３０に挿入されたときは、５ボルト電力レ
ール３８の５ボルトはコネクタ３０の電圧入出力ピンか
ら分離される。
【００２８】本発明によるＰＣＩホットプラグ・スロッ
ト２００を、図４の２００に一般的に示す。ＰＣＩホッ
トプラグ・スロット２００は、ＰＣＩホットプラグ環境
で動作するために、本発明による感知および切り替え回
路２３４を含む。ＰＣＩホットプラグ・スロット２００
は、ホットプラグ・コントローラ２０１も含む。一実施
形態では、ホットプラグ・コントローラ２０１が集積回
路に実装され、ＰＣＩ電力レールを切り替え、各電力レ
ールの過電流および低電圧状態を監視する。ホットプラ
グ・コントローラ２０１は、従来のホットプラグ・コン
トローラであり、ライン２０３上に供給される制御信号
および状態信号を介してマイクロプロセッサ２２と通信
する。既存のホットプラグ・コントローラの中には、＋
１２ボルトと−１２ボルトの切り替えスイッチを統合し
ているものがあるが、図４に示すホットプラグ・コント
ローラ２０１の実施形態は、実際の電力レール切り替え
を実行せず、＋１２ボルトと−１２ボルトの電力レール
を含むすべての電力レールは外部で切り替えられる。
ト２００を、図４の２００に一般的に示す。ＰＣＩホッ
トプラグ・スロット２００は、ＰＣＩホットプラグ環境
で動作するために、本発明による感知および切り替え回
路２３４を含む。ＰＣＩホットプラグ・スロット２００
は、ホットプラグ・コントローラ２０１も含む。一実施
形態では、ホットプラグ・コントローラ２０１が集積回
路に実装され、ＰＣＩ電力レールを切り替え、各電力レ
ールの過電流および低電圧状態を監視する。ホットプラ
グ・コントローラ２０１は、従来のホットプラグ・コン
トローラであり、ライン２０３上に供給される制御信号
および状態信号を介してマイクロプロセッサ２２と通信
する。既存のホットプラグ・コントローラの中には、＋
１２ボルトと−１２ボルトの切り替えスイッチを統合し
ているものがあるが、図４に示すホットプラグ・コント
ローラ２０１の実施形態は、実際の電力レール切り替え
を実行せず、＋１２ボルトと−１２ボルトの電力レール
を含むすべての電力レールは外部で切り替えられる。
【００２９】図３と同様に、明確にするためにＰＣＩコ
ネクタ３０の特定のピン番号のみを図４に示す。また同
様に、示されるピン番号は、ＰＣＩ標準仕様で割り当て
られた実際のピン番号である。感知および切り替え回路
２３４で使用される感知機構は、ＰＣＩコネクタ３０の
少なくとも１つの接地ピンがＳＥＮＳＥピンに変換され
ることを要求する。図４に示す実施形態では、コネクタ
３０の２つの接地ピンＡ１２とＢ１３が冗長性のために
使用され、図３の感知および切り替え回路１３４と同様
にＳＥＮＳＥピンに変換される。
ネクタ３０の特定のピン番号のみを図４に示す。また同
様に、示されるピン番号は、ＰＣＩ標準仕様で割り当て
られた実際のピン番号である。感知および切り替え回路
２３４で使用される感知機構は、ＰＣＩコネクタ３０の
少なくとも１つの接地ピンがＳＥＮＳＥピンに変換され
ることを要求する。図４に示す実施形態では、コネクタ
３０の２つの接地ピンＡ１２とＢ１３が冗長性のために
使用され、図３の感知および切り替え回路１３４と同様
にＳＥＮＳＥピンに変換される。
【００３０】変換されたＳＥＮＳＥピンＡ１２とＢ１３
は、ライン２０２上のＳＥＮＳＥ信号に接続する。ライ
ン２０２上のＳＥＮＳＥ信号は、プルアップ抵抗２０４
の第１の端子およびインバータ２０６の入力に接続す
る。プルアップ抵抗２０４の第２の端子は、３．３ボル
ト電力レール４０に接続する。一実施形態では、インバ
ータ２０６は小信号ＮＦＥＴなどの、オープンコレクタ
／オープンドレイン・トランジスタを含む。インバータ
２０６の出力は、ノード２０８に接続する。ノード２０
８は、抵抗２１０の第１の端子、抵抗２１２の第１の端
子、およびインバータ２１４の入力に接続する。インバ
ータ２１４は、好ましくはオープンコレクタ／オープン
ドレイン小信号ＮＦＥＴインバータなどの、インバータ
２０６と同じタイプのインバータである。インバータ２
１４の出力は、ノード２１６に接続する。ノード２１６
は、抵抗２１８の第１の端子および抵抗２２０の第１の
端子に接続する。ライン２２２上のゲート・バイアス信
号が、抵抗２１２の第２の端子および抵抗２１８の第２
の端子に供給される。パワーＮＦＥＴ２２４は、ノード
２２６に接続されたソース、５ボルト電力レール３８に
接続されたドレイン、および抵抗２１０の第２の端子に
接続されたゲートを有する。パワーＮＦＥＴ２２８は、
３．３ボルト電力レール４０に接続されたソース、ノー
ド２２６に接続されたドレイン、および抵抗２２０の第
２の端子に接続されたゲートを有する。ノード２２６
は、コネクタ３０の電圧入出力ピンＡ１０、Ａ１６、Ａ
５９、Ａ６６、Ａ７５、Ａ８４、Ｂ１９、Ｂ５９、Ｂ７
０、Ｂ７９、およびＢ８８に接続し、ＰＣＩコネクタ３
０内に挿入されたＰＣＩカードの入出力バッファに電力
を供給する。
は、ライン２０２上のＳＥＮＳＥ信号に接続する。ライ
ン２０２上のＳＥＮＳＥ信号は、プルアップ抵抗２０４
の第１の端子およびインバータ２０６の入力に接続す
る。プルアップ抵抗２０４の第２の端子は、３．３ボル
ト電力レール４０に接続する。一実施形態では、インバ
ータ２０６は小信号ＮＦＥＴなどの、オープンコレクタ
／オープンドレイン・トランジスタを含む。インバータ
２０６の出力は、ノード２０８に接続する。ノード２０
８は、抵抗２１０の第１の端子、抵抗２１２の第１の端
子、およびインバータ２１４の入力に接続する。インバ
ータ２１４は、好ましくはオープンコレクタ／オープン
ドレイン小信号ＮＦＥＴインバータなどの、インバータ
２０６と同じタイプのインバータである。インバータ２
１４の出力は、ノード２１６に接続する。ノード２１６
は、抵抗２１８の第１の端子および抵抗２２０の第１の
端子に接続する。ライン２２２上のゲート・バイアス信
号が、抵抗２１２の第２の端子および抵抗２１８の第２
の端子に供給される。パワーＮＦＥＴ２２４は、ノード
２２６に接続されたソース、５ボルト電力レール３８に
接続されたドレイン、および抵抗２１０の第２の端子に
接続されたゲートを有する。パワーＮＦＥＴ２２８は、
３．３ボルト電力レール４０に接続されたソース、ノー
ド２２６に接続されたドレイン、および抵抗２２０の第
２の端子に接続されたゲートを有する。ノード２２６
は、コネクタ３０の電圧入出力ピンＡ１０、Ａ１６、Ａ
５９、Ａ６６、Ａ７５、Ａ８４、Ｂ１９、Ｂ５９、Ｂ７
０、Ｂ７９、およびＢ８８に接続し、ＰＣＩコネクタ３
０内に挿入されたＰＣＩカードの入出力バッファに電力
を供給する。
【００３１】ホットプラグ・コントローラ２０１は、ラ
イン２２２上でＶＧＡＴＥ信号をゲート・バイアス信号
として供給する。したがって、感知および切り替え回路
２３４は、図３の感知および切り替え回路１３４とは、
ライン２２２上のゲート・バイアス信号が固定電圧レベ
ルではなく、ホットプラグ・コントローラ２０１により
制御される点が異なる。ＶＧＡＴＥ信号によりホットプ
ラグ・コントローラ２０１で制御される追加回路は、次
のように接続される。パワーＮＦＥＴ２５０はコネクタ
３０の５ボルトＰＣＩピンＡ５、Ａ８、Ａ６１、Ａ６
２、Ｂ５、Ｂ６、Ｂ６１、およびＢ６２に接続するソー
スを有する。パワーＮＦＥＴ２５０は、５ボルト電力レ
ール３８に接続するドレインを有する。抵抗２５２は、
ライン２２２上のゲート・バイアス信号とパワーＮＦＥ
Ｔ２５０のゲートとの間に接続される。パワーＮＦＥＴ
２５４は、コネクタ３０の３．３ボルトＰＣＩピンＡ２
１、Ａ２７、Ａ３３、Ａ３９、Ａ４５、Ａ５３、Ｂ２
５、Ｂ３１、Ｂ３６、Ｂ４１、Ｂ４３、およびＢ５４に
接続するソースを有する。パワーＮＦＥＴ２５４は、
３．３ボルト電力レール４０に接続するドレインを有す
る。抵抗２５６は、ライン２２２上のゲート・バイアス
信号とパワーＮＦＥＴ２５４のゲートとの間に接続され
る。パワーＮＦＥＴ２５８は、コネクタ３０の＋１２ボ
ルトＰＣＩピンＡ２に接続するソースを有する。パワー
ＮＦＥＴ２５８は、＋１２ボルト電力レール４２に接続
するドレインを有する。抵抗２６０は、ライン２２２上
のゲート・バイアス信号とパワーＮＦＥＴ２５８のゲー
トとの間に接続される。パワーＮＦＥＴ２６２は、−１
２ボルト電力レール４４に接続するソースを有する。パ
ワーＮＦＥＴ２６２は、コネクタ３０の−１２ボルトＰ
ＣＩピンＢ１に接続するドレインを有する。抵抗２６４
は、ライン２２２上のゲート・バイアス信号とパワーＮ
ＦＥＴ２６２のゲートとの間に接続される。抵抗２６６
は、−１２ボルト電力レール４４とパワーＮＦＥＴ２６
２のゲートとの間に接続される。
イン２２２上でＶＧＡＴＥ信号をゲート・バイアス信号
として供給する。したがって、感知および切り替え回路
２３４は、図３の感知および切り替え回路１３４とは、
ライン２２２上のゲート・バイアス信号が固定電圧レベ
ルではなく、ホットプラグ・コントローラ２０１により
制御される点が異なる。ＶＧＡＴＥ信号によりホットプ
ラグ・コントローラ２０１で制御される追加回路は、次
のように接続される。パワーＮＦＥＴ２５０はコネクタ
３０の５ボルトＰＣＩピンＡ５、Ａ８、Ａ６１、Ａ６
２、Ｂ５、Ｂ６、Ｂ６１、およびＢ６２に接続するソー
スを有する。パワーＮＦＥＴ２５０は、５ボルト電力レ
ール３８に接続するドレインを有する。抵抗２５２は、
ライン２２２上のゲート・バイアス信号とパワーＮＦＥ
Ｔ２５０のゲートとの間に接続される。パワーＮＦＥＴ
２５４は、コネクタ３０の３．３ボルトＰＣＩピンＡ２
１、Ａ２７、Ａ３３、Ａ３９、Ａ４５、Ａ５３、Ｂ２
５、Ｂ３１、Ｂ３６、Ｂ４１、Ｂ４３、およびＢ５４に
接続するソースを有する。パワーＮＦＥＴ２５４は、
３．３ボルト電力レール４０に接続するドレインを有す
る。抵抗２５６は、ライン２２２上のゲート・バイアス
信号とパワーＮＦＥＴ２５４のゲートとの間に接続され
る。パワーＮＦＥＴ２５８は、コネクタ３０の＋１２ボ
ルトＰＣＩピンＡ２に接続するソースを有する。パワー
ＮＦＥＴ２５８は、＋１２ボルト電力レール４２に接続
するドレインを有する。抵抗２６０は、ライン２２２上
のゲート・バイアス信号とパワーＮＦＥＴ２５８のゲー
トとの間に接続される。パワーＮＦＥＴ２６２は、−１
２ボルト電力レール４４に接続するソースを有する。パ
ワーＮＦＥＴ２６２は、コネクタ３０の−１２ボルトＰ
ＣＩピンＢ１に接続するドレインを有する。抵抗２６４
は、ライン２２２上のゲート・バイアス信号とパワーＮ
ＦＥＴ２６２のゲートとの間に接続される。抵抗２６６
は、−１２ボルト電力レール４４とパワーＮＦＥＴ２６
２のゲートとの間に接続される。
【００３２】動作において、ホットプラグ・コントロー
ラ２０１はＶＧＡＴＥ信号によりライン２２２上のゲー
ト・バイアス信号を制御する。ＰＣＩスロット２００が
ホットプラグ・コントローラ２０１により制御されてオ
フ状態であるとき、ホットプラグ・コントローラ２０１
からのＶＧＡＴＥ信号はロー論理レベルであり、これに
よってライン２２２上のゲート・バイアス信号にロー論
理レベルを供給する。この場合、パワーＮＦＥＴ２２
４、２２８、２５０、２５４、２５８、および２６２
は、すべてオフである。マイクロプロセッサ２２は、ホ
ットプラグ・コントローラ２０１にＶＧＡＴＥ信号をハ
イ論理レベルに上げるように命令することにより、ＰＣ
Ｉスロット２００を電力オンにするようにホットプラグ
・コントローラ２０１に命令する。一般に、マイクロプ
ロセッサ２２はライン２０３上に対応する制御入力を設
定して、ホットプラグ・コントローラ２０１にＰＣＩス
ロット２００を電力オンにするように命令する。ホット
プラグ・コントローラ２０１はマイクロプロセッサ２２
からの電力オン・コマンドに応答し、ライン２２２上の
ゲート・バイアス信号として供給されたＶＧＡＴＥ信号
の電圧を立ち上げる。ライン２２２上のゲート・バイア
ス信号の電圧が増加するため、パワーＮＦＥＴ２５０、
２５４、２５８、および２６２がオンになる。さらに、
ライン２０２上のＳＥＮＳＥ信号の状態により、パワー
ＮＦＥＴ２２４またはパワーＮＦＥＴ２２８のいずれか
がオンになる。
ラ２０１はＶＧＡＴＥ信号によりライン２２２上のゲー
ト・バイアス信号を制御する。ＰＣＩスロット２００が
ホットプラグ・コントローラ２０１により制御されてオ
フ状態であるとき、ホットプラグ・コントローラ２０１
からのＶＧＡＴＥ信号はロー論理レベルであり、これに
よってライン２２２上のゲート・バイアス信号にロー論
理レベルを供給する。この場合、パワーＮＦＥＴ２２
４、２２８、２５０、２５４、２５８、および２６２
は、すべてオフである。マイクロプロセッサ２２は、ホ
ットプラグ・コントローラ２０１にＶＧＡＴＥ信号をハ
イ論理レベルに上げるように命令することにより、ＰＣ
Ｉスロット２００を電力オンにするようにホットプラグ
・コントローラ２０１に命令する。一般に、マイクロプ
ロセッサ２２はライン２０３上に対応する制御入力を設
定して、ホットプラグ・コントローラ２０１にＰＣＩス
ロット２００を電力オンにするように命令する。ホット
プラグ・コントローラ２０１はマイクロプロセッサ２２
からの電力オン・コマンドに応答し、ライン２２２上の
ゲート・バイアス信号として供給されたＶＧＡＴＥ信号
の電圧を立ち上げる。ライン２２２上のゲート・バイア
ス信号の電圧が増加するため、パワーＮＦＥＴ２５０、
２５４、２５８、および２６２がオンになる。さらに、
ライン２０２上のＳＥＮＳＥ信号の状態により、パワー
ＮＦＥＴ２２４またはパワーＮＦＥＴ２２８のいずれか
がオンになる。
【００３３】ＰＣＩコネクタ３０に挿入された５ボルト
専用ＰＣＩカード５０は、変換されたＳＥＮＳＥピンＡ
１２とＢ１３を接地にショートし、これによってライン
２０２上のＳＥＮＳＥ信号が強制的に接地される。ライ
ン２２２上のゲート・バイアス信号が、パワーＮＦＥＴ
２２４とＮＦＥＴ２２８が飽和状態に達するほど十分な
ゲート電圧をパワーＮＦＥＴ２２４とＮＦＥＴ２２８に
供給し、かつライン２０２上のＳＥＮＳＥ信号が接地レ
ベルである場合、ノード２０８におけるインバータ２０
６の出力は浮動状態になる。インバータ２１４への入力
電流がないと仮定すると、ライン２２２上のゲート・バ
イアス信号の増加した電圧は、パワーＮＦＥＴ２２４の
ゲートに現れる。パワーＮＦＥＴ２２４のゲートの増加
電圧はＮＦＥＴ２２４をオンにし、これによって５ボル
ト電力レール３８からの５ボルトがノード２２６に切り
替わり、５ボルトがコネクタ３０の電圧入出力ピンＡ１
０、Ａ１６、Ａ５９、Ａ６６、Ａ７５、Ａ８４、Ｂ１
９、Ｂ５９、Ｂ７０、Ｂ７９、およびＢ８８に供給され
る。インバータ２１４の入力がハイであると、ノード２
１６におけるこの出力は接地電圧レベルに下げられる。
したがって、パワーＮＦＥＴ２２８のゲートも、接地に
低下する。ゲートが接地レベルであるため、パワーＮＦ
ＥＴ２２８はオフになる。このように、５ボルト・タイ
プのＰＣＩカードがコネクタ３０に挿入されたときは、
３．３ボルト電力レール４０からの３．３ボルトの供給
はコネクタ３０の電圧入出力ピンから分離される。
専用ＰＣＩカード５０は、変換されたＳＥＮＳＥピンＡ
１２とＢ１３を接地にショートし、これによってライン
２０２上のＳＥＮＳＥ信号が強制的に接地される。ライ
ン２２２上のゲート・バイアス信号が、パワーＮＦＥＴ
２２４とＮＦＥＴ２２８が飽和状態に達するほど十分な
ゲート電圧をパワーＮＦＥＴ２２４とＮＦＥＴ２２８に
供給し、かつライン２０２上のＳＥＮＳＥ信号が接地レ
ベルである場合、ノード２０８におけるインバータ２０
６の出力は浮動状態になる。インバータ２１４への入力
電流がないと仮定すると、ライン２２２上のゲート・バ
イアス信号の増加した電圧は、パワーＮＦＥＴ２２４の
ゲートに現れる。パワーＮＦＥＴ２２４のゲートの増加
電圧はＮＦＥＴ２２４をオンにし、これによって５ボル
ト電力レール３８からの５ボルトがノード２２６に切り
替わり、５ボルトがコネクタ３０の電圧入出力ピンＡ１
０、Ａ１６、Ａ５９、Ａ６６、Ａ７５、Ａ８４、Ｂ１
９、Ｂ５９、Ｂ７０、Ｂ７９、およびＢ８８に供給され
る。インバータ２１４の入力がハイであると、ノード２
１６におけるこの出力は接地電圧レベルに下げられる。
したがって、パワーＮＦＥＴ２２８のゲートも、接地に
低下する。ゲートが接地レベルであるため、パワーＮＦ
ＥＴ２２８はオフになる。このように、５ボルト・タイ
プのＰＣＩカードがコネクタ３０に挿入されたときは、
３．３ボルト電力レール４０からの３．３ボルトの供給
はコネクタ３０の電圧入出力ピンから分離される。
【００３４】ユニバーサル・タイプＰＣＩカードがＰＣ
Ｉコネクタ３０に挿入されたとき、変換されたＳＥＮＳ
ＥピンＡ１２とＢ１３はオープンであるが、プルアップ
抵抗２０４は、ライン２０２上のＳＥＮＳＥ信号が３．
３ボルト電力レール４０の３．３ボルト・レベルに下げ
られることを保証する。この場合、インバータ２０６の
出力は、ノード２０８を接地に低下させ、またインバー
タ２１４の出力はノード２１６において浮動状態であ
る。したがって、パワーＮＦＥＴ２２８はオンになり、
これによって３．３ボルト電力レール４０からの３．３
ボルトはノード２２６に切り替わり、コネクタ３０の電
圧入出力ピンＡ１０、Ａ１６、Ａ５９、Ａ６６、Ａ７
５、Ａ８４、Ｂ１９、Ｂ５９、Ｂ７０、Ｂ７９、および
Ｂ８８に３．３ボルトを供給する。接地レベルのノード
２０８により、パワーＮＦＥＴ２２４はオフになり、ユ
ニバーサル・タイプＰＣＩカードがコネクタ３０に挿入
されたときは、５ボルト電力レール３８の５ボルトはコ
ネクタ３０の電圧入出力ピンから分離される。
Ｉコネクタ３０に挿入されたとき、変換されたＳＥＮＳ
ＥピンＡ１２とＢ１３はオープンであるが、プルアップ
抵抗２０４は、ライン２０２上のＳＥＮＳＥ信号が３．
３ボルト電力レール４０の３．３ボルト・レベルに下げ
られることを保証する。この場合、インバータ２０６の
出力は、ノード２０８を接地に低下させ、またインバー
タ２１４の出力はノード２１６において浮動状態であ
る。したがって、パワーＮＦＥＴ２２８はオンになり、
これによって３．３ボルト電力レール４０からの３．３
ボルトはノード２２６に切り替わり、コネクタ３０の電
圧入出力ピンＡ１０、Ａ１６、Ａ５９、Ａ６６、Ａ７
５、Ａ８４、Ｂ１９、Ｂ５９、Ｂ７０、Ｂ７９、および
Ｂ８８に３．３ボルトを供給する。接地レベルのノード
２０８により、パワーＮＦＥＴ２２４はオフになり、ユ
ニバーサル・タイプＰＣＩカードがコネクタ３０に挿入
されたときは、５ボルト電力レール３８の５ボルトはコ
ネクタ３０の電圧入出力ピンから分離される。
【００３５】マイクロプロセッサ２２は、ライン２０３
上に供給された電力オフ・コマンドを用いて、ホットプ
ラグ・コントローラ２０１にＰＣＩスロット２００の電
力をオフにするように命令する。電力オフ・コマンドに
応答し、ホットプラグ・コントローラ２０１はライン２
２２上にゲート・バイアス信号として供給されたＶＧ
ＡＴＥ信号の電圧を接地電圧レベルまで低下させ、これ
によってパワーＮＦＥＴ２２４、２２８、２５０、２５
４、２５８、および２６２がオフになる。
上に供給された電力オフ・コマンドを用いて、ホットプ
ラグ・コントローラ２０１にＰＣＩスロット２００の電
力をオフにするように命令する。電力オフ・コマンドに
応答し、ホットプラグ・コントローラ２０１はライン２
２２上にゲート・バイアス信号として供給されたＶＧ
ＡＴＥ信号の電圧を接地電圧レベルまで低下させ、これ
によってパワーＮＦＥＴ２２４、２２８、２５０、２５
４、２５８、および２６２がオフになる。
【００３６】本発明によるＰＣＩホットプラグ・スロッ
トを図５の３００に一般的に示す。ＰＣＩホットプラグ
・スロット３００は、ＰＣＩホットプラグ環境で動作す
るために、本発明による感知および切り替え回路３３４
を含む。ＰＣＩホットプラグ・スロット３００は、ホッ
トプラグ・コントローラ２０１も含む。ホットプラグ・
コントローラ２０１は、図４を参照して上記で説明した
ように、ライン２０３を介してマイクロプロセッサ２２
と通信する。感知および切り替え回路３３４は、図４の
感知および切り替え回路２３４と似ているが、感知およ
び切り替え回路３３４では代替の感知方式が使用され、
ＰＣＩコネクタ３０に挿入されているのが最大３３ＭＨ
ｚで動作可能な５ボルト専用タイプＰＣＩカードである
か、または最大６６ＭＨｚで動作可能なユニバーサル・
タイプＰＣＩカードであるかに基づき、コネクタ３０の
電圧入出力ピンに供給するボルトを５ボルトにするか
３．３ボルトにするかを決定する点が異なる。
トを図５の３００に一般的に示す。ＰＣＩホットプラグ
・スロット３００は、ＰＣＩホットプラグ環境で動作す
るために、本発明による感知および切り替え回路３３４
を含む。ＰＣＩホットプラグ・スロット３００は、ホッ
トプラグ・コントローラ２０１も含む。ホットプラグ・
コントローラ２０１は、図４を参照して上記で説明した
ように、ライン２０３を介してマイクロプロセッサ２２
と通信する。感知および切り替え回路３３４は、図４の
感知および切り替え回路２３４と似ているが、感知およ
び切り替え回路３３４では代替の感知方式が使用され、
ＰＣＩコネクタ３０に挿入されているのが最大３３ＭＨ
ｚで動作可能な５ボルト専用タイプＰＣＩカードである
か、または最大６６ＭＨｚで動作可能なユニバーサル・
タイプＰＣＩカードであるかに基づき、コネクタ３０の
電圧入出力ピンに供給するボルトを５ボルトにするか
３．３ボルトにするかを決定する点が異なる。
【００３７】図３の感知および切り替え回路１３４なら
びに図４の感知および切り替え回路２３４の問題の１つ
は、ＰＣＩピンＡ１２、Ａ１３、Ｂ１２、およびＢ１３
に接続する接地フィンガーが消失したり接続されずに残
っている５ボルト専用タイプＰＣＩカードが、きわめて
小さな割合で存在する点である。これらの５ボルト専用
タイプＰＣＩカードが存在する場合、これは、接地ピン
Ａ１２、Ａ１３、Ｂ１２、およびＢ１３が存在し、接地
に接続することを要求するＰＣＩ標準仕様に違反する。
図３および図４を参照して上記で説明した感知および切
り替え回路の１３４と２３４は、接地ピンＡ１２および
Ｂ１３が消失またはオープンしている５ボルト専用ＰＣ
Ｉカードを、ユニバーサル・カードであると誤って認識
してしまう。この結果、感知および切り替え回路１３４
と２３４は、それぞれパワーＮＦＥＴ１２８とパワーＮ
ＦＥＴ２２８をオンにして、コネクタ３０の電圧入出力
ピンＡ１０、Ａ１６、Ａ５９、Ａ６６、Ａ７５、Ａ８
４、Ｂ１９、Ｂ５９、Ｂ７０、Ｂ７９、およびＢ８８に
３．３ボルトを供給することになる。コネクタ３０に挿
入された５ボルト専用ＰＣＩカードおよびコネクタ３０
の電圧入出力ピンに接続された３．３ボルトにより、５
ボルト専用ＰＣＩカードが５ボルトＰＣＩピンと電圧入
出力ピンを一緒に接続するため、５ボルト電力レール３
８と３．３ボルト電力レール４０が一緒にショートされ
る。したがって、図３の感知および切り替え回路１３４
または図４の感知および切り替え回路２３４のいずれか
が使用される場合は、このようなコンピュータ・システ
ムのユーザはピンＡ１２、Ａ１３、Ｂ１２、およびＢ１
３を正しく接地しているベンダの５ボルト専用タイプＰ
ＣＩカードを使用する必要がある。このような接地は、
ＰＣＩ標準仕様で要求され、使用可能なＰＣＩカードの
ほとんどが、ＰＣＩ標準仕様に準拠してピンＡ１２、Ａ
１３、Ｂ１２、およびＢ１３を正しく接地している。
びに図４の感知および切り替え回路２３４の問題の１つ
は、ＰＣＩピンＡ１２、Ａ１３、Ｂ１２、およびＢ１３
に接続する接地フィンガーが消失したり接続されずに残
っている５ボルト専用タイプＰＣＩカードが、きわめて
小さな割合で存在する点である。これらの５ボルト専用
タイプＰＣＩカードが存在する場合、これは、接地ピン
Ａ１２、Ａ１３、Ｂ１２、およびＢ１３が存在し、接地
に接続することを要求するＰＣＩ標準仕様に違反する。
図３および図４を参照して上記で説明した感知および切
り替え回路の１３４と２３４は、接地ピンＡ１２および
Ｂ１３が消失またはオープンしている５ボルト専用ＰＣ
Ｉカードを、ユニバーサル・カードであると誤って認識
してしまう。この結果、感知および切り替え回路１３４
と２３４は、それぞれパワーＮＦＥＴ１２８とパワーＮ
ＦＥＴ２２８をオンにして、コネクタ３０の電圧入出力
ピンＡ１０、Ａ１６、Ａ５９、Ａ６６、Ａ７５、Ａ８
４、Ｂ１９、Ｂ５９、Ｂ７０、Ｂ７９、およびＢ８８に
３．３ボルトを供給することになる。コネクタ３０に挿
入された５ボルト専用ＰＣＩカードおよびコネクタ３０
の電圧入出力ピンに接続された３．３ボルトにより、５
ボルト専用ＰＣＩカードが５ボルトＰＣＩピンと電圧入
出力ピンを一緒に接続するため、５ボルト電力レール３
８と３．３ボルト電力レール４０が一緒にショートされ
る。したがって、図３の感知および切り替え回路１３４
または図４の感知および切り替え回路２３４のいずれか
が使用される場合は、このようなコンピュータ・システ
ムのユーザはピンＡ１２、Ａ１３、Ｂ１２、およびＢ１
３を正しく接地しているベンダの５ボルト専用タイプＰ
ＣＩカードを使用する必要がある。このような接地は、
ＰＣＩ標準仕様で要求され、使用可能なＰＣＩカードの
ほとんどが、ＰＣＩ標準仕様に準拠してピンＡ１２、Ａ
１３、Ｂ１２、およびＢ１３を正しく接地している。
【００３８】図５の感知および切り替え回路３３４は、
代替のカードタイプ識別方式を使用することにより、こ
のような非準拠５ボルト専用ＰＣＩカードを受け入れ
る。感知および切り替え回路３３４の動作は、６６ＭＨ
ｚユニバーサルＰＣＩＣカードが完全な６６ＭＨｚ周波
数で実行するために、コネクタ３０の電圧入出力ピンが
３．３ボルトであることが要求される点に基づく。さら
に、ユニバーサルＰＣＩカードは、５ボルトの電圧入出
力ピンで操作できるが、ユニバーサルＰＣＩカードが６
６ＭＨｚ動作用に設計されている場合でも、５ボルトで
操作できるのは最大３３ＭＨｚまでである。また、５ボ
ルト専用ＰＣＩカードは、コネクタ３０の電圧入出力ピ
ンが５ボルトであることが要求され、最大３３ＭＨｚの
みを操作できる。したがって、６６ＭＨｚ用に設計され
たＰＣＩカードは、完全な周波数６６ＭＨｚ操作を可能
にするように入出力バッファに３．３ボルトを供給する
ために、電圧入出力ピンにおける電圧を３．３ボルトに
する必要がある。３３ＭＨｚユニバーサル・タイプＰＣ
Ｉカードは、コネクタ３０の５ボルトの電圧入出力ピン
で動作することができ、また５ボルト専用タイプＰＣＩ
カードは５ボルトの電圧入出力ピンで動作しなければな
らない。
代替のカードタイプ識別方式を使用することにより、こ
のような非準拠５ボルト専用ＰＣＩカードを受け入れ
る。感知および切り替え回路３３４の動作は、６６ＭＨ
ｚユニバーサルＰＣＩＣカードが完全な６６ＭＨｚ周波
数で実行するために、コネクタ３０の電圧入出力ピンが
３．３ボルトであることが要求される点に基づく。さら
に、ユニバーサルＰＣＩカードは、５ボルトの電圧入出
力ピンで操作できるが、ユニバーサルＰＣＩカードが６
６ＭＨｚ動作用に設計されている場合でも、５ボルトで
操作できるのは最大３３ＭＨｚまでである。また、５ボ
ルト専用ＰＣＩカードは、コネクタ３０の電圧入出力ピ
ンが５ボルトであることが要求され、最大３３ＭＨｚの
みを操作できる。したがって、６６ＭＨｚ用に設計され
たＰＣＩカードは、完全な周波数６６ＭＨｚ操作を可能
にするように入出力バッファに３．３ボルトを供給する
ために、電圧入出力ピンにおける電圧を３．３ボルトに
する必要がある。３３ＭＨｚユニバーサル・タイプＰＣ
Ｉカードは、コネクタ３０の５ボルトの電圧入出力ピン
で動作することができ、また５ボルト専用タイプＰＣＩ
カードは５ボルトの電圧入出力ピンで動作しなければな
らない。
【００３９】感知および切り替え回路３３４は、コネク
タ３０に挿入されるＰＣＩカードのＭ６６ＥＮピンを使
用する。３３ＭＨｚＰＣＩカードはＭ６６ＥＮピンを接
地に引き下げ、また６６ＭＨｚＰＣＩカードはＭ６６Ｅ
Ｎピンを非接続状態のままにする。ＰＣＩカードからの
Ｍ６６ＥＮピンは、コネクタ３０のピンＢ４９に接続す
る。ＳＥＮＳＥ信号がコネクタ３０のピンＢ４９からラ
イン３０２に供給され、これは挿入されたＰＣＩカード
のＭ６６ＥＮピンの状態に基づく。プルアップ抵抗３０
４がライン３０２上のＳＥＮＳＥ信号と３．３ボルト電
力レール４０との間に接続される。このように、ＰＣＩ
コネクタ３０に挿入された３３ＭＨｚＰＣＩカードは、
ライン３０２上のＳＥＮＳＥ信号を接地に引き下げる。
コネクタ３０に挿入された６６ＭＨｚＰＣＩカードによ
り、ライン３０２上のＳＥＮＳＥ信号はプルアップ抵抗
３０４により３．３ボルト・レベルになる。ライン３０
２上のＳＥＮＳＥ信号の状態は、システム読取り可能レ
ジスタ３７０に格納される。マイクロプロセッサ２２
は、ライン３７２を介してシステム読取り可能レジスタ
３７０を読み取ることができる。システム書込み可能レ
ジスタ３７４は、ＰＣＩカードの識別状態を格納するた
めに、ライン３７６を介してマイクロプロセッサ２２に
より書き込まれる。システム書込み可能レジスタ３７４
の出力は、ライン３７８からＳＥＴＶＩＯ信号としてイ
ンバータ３０６に供給される。
タ３０に挿入されるＰＣＩカードのＭ６６ＥＮピンを使
用する。３３ＭＨｚＰＣＩカードはＭ６６ＥＮピンを接
地に引き下げ、また６６ＭＨｚＰＣＩカードはＭ６６Ｅ
Ｎピンを非接続状態のままにする。ＰＣＩカードからの
Ｍ６６ＥＮピンは、コネクタ３０のピンＢ４９に接続す
る。ＳＥＮＳＥ信号がコネクタ３０のピンＢ４９からラ
イン３０２に供給され、これは挿入されたＰＣＩカード
のＭ６６ＥＮピンの状態に基づく。プルアップ抵抗３０
４がライン３０２上のＳＥＮＳＥ信号と３．３ボルト電
力レール４０との間に接続される。このように、ＰＣＩ
コネクタ３０に挿入された３３ＭＨｚＰＣＩカードは、
ライン３０２上のＳＥＮＳＥ信号を接地に引き下げる。
コネクタ３０に挿入された６６ＭＨｚＰＣＩカードによ
り、ライン３０２上のＳＥＮＳＥ信号はプルアップ抵抗
３０４により３．３ボルト・レベルになる。ライン３０
２上のＳＥＮＳＥ信号の状態は、システム読取り可能レ
ジスタ３７０に格納される。マイクロプロセッサ２２
は、ライン３７２を介してシステム読取り可能レジスタ
３７０を読み取ることができる。システム書込み可能レ
ジスタ３７４は、ＰＣＩカードの識別状態を格納するた
めに、ライン３７６を介してマイクロプロセッサ２２に
より書き込まれる。システム書込み可能レジスタ３７４
の出力は、ライン３７８からＳＥＴＶＩＯ信号としてイ
ンバータ３０６に供給される。
【００４０】一実施形態では、インバータ３０６は小信
号ＮＦＥＴなどの、オープンコレクタ／オープンドレイ
ン・トランジスタを含む。インバータ３０６の出力は、
ノード３０８に接続する。ノード３０８は、抵抗３１０
の第１の端子、抵抗３１２の第１の端子、およびインバ
ータ３１４の入力に接続する。インバータ３１４は、好
ましくはオープンコレクタ／オープンドレイン小信号Ｎ
ＦＥＴインバータなどのインバータ３０６と同じタイプ
のインバータである。インバータ３１４の出力は、ノー
ド３１６に接続する。ノード３１６は、抵抗３１８の第
１の端子および抵抗３２０の第１の端子に接続する。ラ
イン３２２上のゲート・バイアス信号が、抵抗３１２の
第２の端子および抵抗３１８の第２の端子に供給され
る。ホットプラグ・コントローラ２０１は、ライン３２
２上にＶＧＡＴＥ信号をゲート・バイアス信号として供
給する。パワーＮＦＥＴ３２４は、ノード３２６に接続
されたソース、５ボルト電力レール３８に接続されたド
レイン、および抵抗３１０の第２の端子に接続されたゲ
ートを有する。パワーＮＦＥＴ３２８は、３．３ボルト
電力レール４０に接続されたソース、ノード３２６に接
続されたドレイン、および抵抗３２０の第２の端子に接
続されたゲートを有する。ノード３２６は、コネクタ３
０の電圧入出力ピンＡ１０、Ａ１６、Ａ５９、Ａ６６、
Ａ７５、Ａ８４、Ｂ１９、Ｂ５９、Ｂ７０、Ｂ７９、お
よびＢ８８に接続し、ＰＣＩコネクタ３０内に挿入され
たＰＣＩカードの入出力バッファに電力を供給する。
号ＮＦＥＴなどの、オープンコレクタ／オープンドレイ
ン・トランジスタを含む。インバータ３０６の出力は、
ノード３０８に接続する。ノード３０８は、抵抗３１０
の第１の端子、抵抗３１２の第１の端子、およびインバ
ータ３１４の入力に接続する。インバータ３１４は、好
ましくはオープンコレクタ／オープンドレイン小信号Ｎ
ＦＥＴインバータなどのインバータ３０６と同じタイプ
のインバータである。インバータ３１４の出力は、ノー
ド３１６に接続する。ノード３１６は、抵抗３１８の第
１の端子および抵抗３２０の第１の端子に接続する。ラ
イン３２２上のゲート・バイアス信号が、抵抗３１２の
第２の端子および抵抗３１８の第２の端子に供給され
る。ホットプラグ・コントローラ２０１は、ライン３２
２上にＶＧＡＴＥ信号をゲート・バイアス信号として供
給する。パワーＮＦＥＴ３２４は、ノード３２６に接続
されたソース、５ボルト電力レール３８に接続されたド
レイン、および抵抗３１０の第２の端子に接続されたゲ
ートを有する。パワーＮＦＥＴ３２８は、３．３ボルト
電力レール４０に接続されたソース、ノード３２６に接
続されたドレイン、および抵抗３２０の第２の端子に接
続されたゲートを有する。ノード３２６は、コネクタ３
０の電圧入出力ピンＡ１０、Ａ１６、Ａ５９、Ａ６６、
Ａ７５、Ａ８４、Ｂ１９、Ｂ５９、Ｂ７０、Ｂ７９、お
よびＢ８８に接続し、ＰＣＩコネクタ３０内に挿入され
たＰＣＩカードの入出力バッファに電力を供給する。
【００４１】感知および切り替え回路３３４は、感知お
よび切り替え回路２３４とは、ライン３２２上のゲート
・バイアス信号が固定電圧レベルではなく、ＶＧＡＴＥ
信号によりホットプラグ・コントローラ２０１で制御さ
れる点が似ている。ＶＧＡＴ Ｅ信号によりホットプラグ
・コントローラ２０１で制御される追加回路は、次のよ
うに接続される。パワーＮＦＥＴ３５０はコネクタ３０
の５ボルトＰＣＩピンＡ５、Ａ８、Ａ６１、Ａ６２、Ｂ
５、Ｂ６、Ｂ６１、およびＢ６２に接続するソースを有
する。パワーＮＦＥＴ３５０は、５ボルト電力レール３
８に接続するドレインを有する。抵抗３５２は、ライン
３２２上のゲート・バイアス信号とパワーＮＦＥＴ３５
０のゲートとの間に接続される。パワーＮＦＥＴ３５４
は、コネクタ３０の３．３ボルトＰＣＩピンＡ２１、Ａ
２７、Ａ３３、Ａ３９、Ａ４５、Ａ５３、Ｂ２５、Ｂ３
１、Ｂ３６、Ｂ４１、Ｂ４３、およびＢ５４に接続する
ソースを有する。パワーＮＦＥＴ３５４は、３．３ボル
ト電力レール４０に接続するドレインを有する。抵抗３
５６は、ライン３２２上のゲート・バイアス信号とドラ
イバＮＦＥＴ３５４のゲートとの間に接続される。パワ
ーＮＦＥＴ３５８は、コネクタ３０の＋１２ボルトＰＣ
ＩピンＡ２に接続するソースを有する。パワーＮＦＥＴ
３５８は、＋１２ボルト電力レール４２に接続するドレ
インを有する。抵抗３６０は、ライン３２２上のゲート
・バイアス信号とドライバＮＦＥＴ３５８のゲートとの
間に接続される。パワーＮＦＥＴ３６２は、−１２ボル
ト電力レール４４に接続するソースを有する。パワーＮ
ＦＥＴ３６２は、コネクタ３０の−１２ボルトＰＣＩピ
ンＢ１に接続するドレインを有する。抵抗３６４は、ラ
イン３２２上のゲート・バイアス信号とパワーＮＦＥＴ
３６２のゲートとの間に接続される。抵抗３６６は、−
１２ボルト電力レール４４とパワーＮＦＥＴ３６２のゲ
ートとの間に接続される。
よび切り替え回路２３４とは、ライン３２２上のゲート
・バイアス信号が固定電圧レベルではなく、ＶＧＡＴＥ
信号によりホットプラグ・コントローラ２０１で制御さ
れる点が似ている。ＶＧＡＴ Ｅ信号によりホットプラグ
・コントローラ２０１で制御される追加回路は、次のよ
うに接続される。パワーＮＦＥＴ３５０はコネクタ３０
の５ボルトＰＣＩピンＡ５、Ａ８、Ａ６１、Ａ６２、Ｂ
５、Ｂ６、Ｂ６１、およびＢ６２に接続するソースを有
する。パワーＮＦＥＴ３５０は、５ボルト電力レール３
８に接続するドレインを有する。抵抗３５２は、ライン
３２２上のゲート・バイアス信号とパワーＮＦＥＴ３５
０のゲートとの間に接続される。パワーＮＦＥＴ３５４
は、コネクタ３０の３．３ボルトＰＣＩピンＡ２１、Ａ
２７、Ａ３３、Ａ３９、Ａ４５、Ａ５３、Ｂ２５、Ｂ３
１、Ｂ３６、Ｂ４１、Ｂ４３、およびＢ５４に接続する
ソースを有する。パワーＮＦＥＴ３５４は、３．３ボル
ト電力レール４０に接続するドレインを有する。抵抗３
５６は、ライン３２２上のゲート・バイアス信号とドラ
イバＮＦＥＴ３５４のゲートとの間に接続される。パワ
ーＮＦＥＴ３５８は、コネクタ３０の＋１２ボルトＰＣ
ＩピンＡ２に接続するソースを有する。パワーＮＦＥＴ
３５８は、＋１２ボルト電力レール４２に接続するドレ
インを有する。抵抗３６０は、ライン３２２上のゲート
・バイアス信号とドライバＮＦＥＴ３５８のゲートとの
間に接続される。パワーＮＦＥＴ３６２は、−１２ボル
ト電力レール４４に接続するソースを有する。パワーＮ
ＦＥＴ３６２は、コネクタ３０の−１２ボルトＰＣＩピ
ンＢ１に接続するドレインを有する。抵抗３６４は、ラ
イン３２２上のゲート・バイアス信号とパワーＮＦＥＴ
３６２のゲートとの間に接続される。抵抗３６６は、−
１２ボルト電力レール４４とパワーＮＦＥＴ３６２のゲ
ートとの間に接続される。
【００４２】動作において、ホットプラグ・コントロー
ラ２０１はＶＧＡＴＥ信号によりライン３２２上のゲー
ト・バイアス信号を制御する。ＰＣＩスロット３００が
ホットプラグ・コントローラ２０１に制御されてオフ状
態であるとき、ホットプラグ・コントローラ２０１から
のＶＧＡＴＥ信号はロー論理レベルであり、これによっ
てライン３２２上のゲート・バイアス信号にロー論理レ
ベルを供給する。この場合、パワーＮＦＥＴ３２４、３
２８、３５０、３５４、３５８、および３６２は、すべ
てオフである。マイクロプロセッサ２２は、ホットプラ
グ・コントローラ２０１にＶＧＡＴＥ信号をハイ論理レ
ベルに上げるように命令することにより、ＰＣＩスロッ
ト３００を電力オンにするようにホットプラグ・コント
ローラ２０１に命令する。一般に、マイクロプロセッサ
２２はライン２０３上に対応する制御入力を設定して、
ホットプラグ・コントローラ２０１にＰＣＩスロット３
００を電力オンにするように命令する。ホットプラグ・
コントローラ２０１はマイクロプロセッサ２２からの電
力オン・コマンドに応答し、ライン３２２上にゲート・
バイアス信号として供給されたＶＧＡＴＥ信号の電圧を
立ち上げる。ライン３２２上のゲート・バイアス信号の
電圧が増加するため、パワーＮＦＥＴ３５０、３５４、
３５８、および３６２がオンになる。さらに、システム
書込み可能レジスタ３７４からのライン３７８上のＳＥ
ＴＶＩＯ信号の状態により、パワーＮＦＥＴ３２４また
はパワーＮＦＥＴ３２８のいずれかがオンになる。ライ
ン３７８上のＳＥＴＶＩＯ信号の状態は、ＰＣＩコネク
タ３０に挿入されたＰＣＩカードからのＭ６６ＥＮ信号
の状態に基づく。
ラ２０１はＶＧＡＴＥ信号によりライン３２２上のゲー
ト・バイアス信号を制御する。ＰＣＩスロット３００が
ホットプラグ・コントローラ２０１に制御されてオフ状
態であるとき、ホットプラグ・コントローラ２０１から
のＶＧＡＴＥ信号はロー論理レベルであり、これによっ
てライン３２２上のゲート・バイアス信号にロー論理レ
ベルを供給する。この場合、パワーＮＦＥＴ３２４、３
２８、３５０、３５４、３５８、および３６２は、すべ
てオフである。マイクロプロセッサ２２は、ホットプラ
グ・コントローラ２０１にＶＧＡＴＥ信号をハイ論理レ
ベルに上げるように命令することにより、ＰＣＩスロッ
ト３００を電力オンにするようにホットプラグ・コント
ローラ２０１に命令する。一般に、マイクロプロセッサ
２２はライン２０３上に対応する制御入力を設定して、
ホットプラグ・コントローラ２０１にＰＣＩスロット３
００を電力オンにするように命令する。ホットプラグ・
コントローラ２０１はマイクロプロセッサ２２からの電
力オン・コマンドに応答し、ライン３２２上にゲート・
バイアス信号として供給されたＶＧＡＴＥ信号の電圧を
立ち上げる。ライン３２２上のゲート・バイアス信号の
電圧が増加するため、パワーＮＦＥＴ３５０、３５４、
３５８、および３６２がオンになる。さらに、システム
書込み可能レジスタ３７４からのライン３７８上のＳＥ
ＴＶＩＯ信号の状態により、パワーＮＦＥＴ３２４また
はパワーＮＦＥＴ３２８のいずれかがオンになる。ライ
ン３７８上のＳＥＴＶＩＯ信号の状態は、ＰＣＩコネク
タ３０に挿入されたＰＣＩカードからのＭ６６ＥＮ信号
の状態に基づく。
【００４３】ＰＣＩコネクタ３０に挿入されたＰＣＩカ
ードからのＭ６６ＥＮ信号は、ＰＣＩカードが電力オン
の状態のときのみ有効である。したがって、次に説明す
るシーケンスは、図６の流れ図に示すように、コネクタ
３０の電圧入出力ピンＡ１０、Ａ１６、Ａ５９、Ａ６
６、Ａ７５、Ａ８４、Ｂ１９、Ｂ５９、Ｂ７０、Ｂ７
９、およびＢ８８の正しい設定を決めるためにマイクロ
プロセッサ２２が実行するシーケンスの例である。
ードからのＭ６６ＥＮ信号は、ＰＣＩカードが電力オン
の状態のときのみ有効である。したがって、次に説明す
るシーケンスは、図６の流れ図に示すように、コネクタ
３０の電圧入出力ピンＡ１０、Ａ１６、Ａ５９、Ａ６
６、Ａ７５、Ａ８４、Ｂ１９、Ｂ５９、Ｂ７０、Ｂ７
９、およびＢ８８の正しい設定を決めるためにマイクロ
プロセッサ２２が実行するシーケンスの例である。
【００４４】図６に示すように、ブロック４００でマイ
クロプロセッサ２２はＰＣＩコントローラ３２内のクロ
ック生成器を３３ＭＨｚに設定する。ブロック４０２に
示すように、システム書込み可能レジスタ３７４からの
ライン３７８上のＳＥＴＶＩＯ信号をローに設定するこ
とにより、コネクタ３０の電圧入出力ピンは５ボルトに
なる。ブロック４０４で、マイクロプロセッサ２２から
の命令により、ホットプラグ・コントローラ２０１を介
してＰＣＩスロット３００の電力がオンになる。ブロッ
ク４０６で、Ｍ６６ＥＮの状態がシステム読取り可能レ
ジスタ３７０から読み取られる。判断ブロック４０８
で、Ｍ６６ＥＮがローである場合、３３ＭＨｚＰＣＩカ
ードがコネクタ３０に挿入され、フローはブロック４１
８に進む。
クロプロセッサ２２はＰＣＩコントローラ３２内のクロ
ック生成器を３３ＭＨｚに設定する。ブロック４０２に
示すように、システム書込み可能レジスタ３７４からの
ライン３７８上のＳＥＴＶＩＯ信号をローに設定するこ
とにより、コネクタ３０の電圧入出力ピンは５ボルトに
なる。ブロック４０４で、マイクロプロセッサ２２から
の命令により、ホットプラグ・コントローラ２０１を介
してＰＣＩスロット３００の電力がオンになる。ブロッ
ク４０６で、Ｍ６６ＥＮの状態がシステム読取り可能レ
ジスタ３７０から読み取られる。判断ブロック４０８
で、Ｍ６６ＥＮがローである場合、３３ＭＨｚＰＣＩカ
ードがコネクタ３０に挿入され、フローはブロック４１
８に進む。
【００４５】判断ブロック４０８において、Ｍ６６ＥＮ
がハイである場合は、６６ＭＨｚＰＣＩカードがコネク
タ３０に挿入され、フローはブロック４１０に進み、こ
こでＰＣＩスロット３００の電力がオフになる。ブロッ
ク４１０で電力がオフになった後、ブロック４１２でシ
ステム書込み可能レジスタ３７４を介してライン３７８
上のＳＥＴＶＩＯ信号をハイ論理レベル設定することに
より、コネクタ３０の電圧入出力ピンは３．３ボルトに
なる。ブロック４１４で、マイクロプロセッサ２０はＰ
ＣＩコントローラ３２を制御し、ＰＣＩコントローラ３
２内のクロック生成器を６６ＭＨｚに設定する。ブロッ
ク４１６で、マイクロプロセッサ２２はホットプラグ・
コントローラ２０１に命令し、ＰＣＩスロット３００の
電力をオンにする。ブロック４１８で、挿入されたＰＣ
ＩカードがＰＣＩバスに接続され、初期化される。
がハイである場合は、６６ＭＨｚＰＣＩカードがコネク
タ３０に挿入され、フローはブロック４１０に進み、こ
こでＰＣＩスロット３００の電力がオフになる。ブロッ
ク４１０で電力がオフになった後、ブロック４１２でシ
ステム書込み可能レジスタ３７４を介してライン３７８
上のＳＥＴＶＩＯ信号をハイ論理レベル設定することに
より、コネクタ３０の電圧入出力ピンは３．３ボルトに
なる。ブロック４１４で、マイクロプロセッサ２０はＰ
ＣＩコントローラ３２を制御し、ＰＣＩコントローラ３
２内のクロック生成器を６６ＭＨｚに設定する。ブロッ
ク４１６で、マイクロプロセッサ２２はホットプラグ・
コントローラ２０１に命令し、ＰＣＩスロット３００の
電力をオンにする。ブロック４１８で、挿入されたＰＣ
ＩカードがＰＣＩバスに接続され、初期化される。
【００４６】ライン３２２上のゲート・バイアス信号
が、パワーＮＦＥＴ３２４およびＮＦＥＴ３２８が飽和
状態に達するほど十分なゲート電圧をＮＦＥＴ３２４お
よびＮＦＥＴ３２８に供給し、かつシステム書込み可能
レジスタ３７４から供給されたライン３７８上のＳＥＴ
ＶＩＯ信号がロー論理レベルである場合、ノード３０８
におけるインバータ３０６の出力は浮動状態になる。イ
ンバータ３１４への入力電流がないと仮定すると、ライ
ン３２２上のゲート・バイアス信号の増加した電圧は、
パワーＮＦＥＴ３２４のゲートに現れる。パワーＮＦＥ
Ｔ３２４のゲートの増加電圧によりＮＦＥＴ３２４がオ
ンになるので、これによって５ボルト電力レール３８か
らの５ボルトがノード３２６に切り替わり、５ボルトが
コネクタ３０の電圧入出力ピンＡ１０、Ａ１６、Ａ５
９、Ａ６６、Ａ７５、Ａ８４、Ｂ１９、Ｂ５９、Ｂ７
０、Ｂ７９、およびＢ８８に供給される。インバータ３
１４の入力がハイであると、ノード３１６におけるこの
出力は接地電圧レベルに低下する。したがって、パワー
ＮＦＥＴ３２８のゲートが接地に低下する。ゲートが接
地レベルであるため、パワーＮＦＥＴ３２８はオフにな
る。このように、３３ＭＨｚタイプのＰＣＩカードがコ
ネクタ３０に挿入されたときは、３．３ボルト電力レー
ル４０からの３．３ボルトの供給はコネクタ３０の電圧
入出力ピンから分離される。
が、パワーＮＦＥＴ３２４およびＮＦＥＴ３２８が飽和
状態に達するほど十分なゲート電圧をＮＦＥＴ３２４お
よびＮＦＥＴ３２８に供給し、かつシステム書込み可能
レジスタ３７４から供給されたライン３７８上のＳＥＴ
ＶＩＯ信号がロー論理レベルである場合、ノード３０８
におけるインバータ３０６の出力は浮動状態になる。イ
ンバータ３１４への入力電流がないと仮定すると、ライ
ン３２２上のゲート・バイアス信号の増加した電圧は、
パワーＮＦＥＴ３２４のゲートに現れる。パワーＮＦＥ
Ｔ３２４のゲートの増加電圧によりＮＦＥＴ３２４がオ
ンになるので、これによって５ボルト電力レール３８か
らの５ボルトがノード３２６に切り替わり、５ボルトが
コネクタ３０の電圧入出力ピンＡ１０、Ａ１６、Ａ５
９、Ａ６６、Ａ７５、Ａ８４、Ｂ１９、Ｂ５９、Ｂ７
０、Ｂ７９、およびＢ８８に供給される。インバータ３
１４の入力がハイであると、ノード３１６におけるこの
出力は接地電圧レベルに低下する。したがって、パワー
ＮＦＥＴ３２８のゲートが接地に低下する。ゲートが接
地レベルであるため、パワーＮＦＥＴ３２８はオフにな
る。このように、３３ＭＨｚタイプのＰＣＩカードがコ
ネクタ３０に挿入されたときは、３．３ボルト電力レー
ル４０からの３．３ボルトの供給はコネクタ３０の電圧
入出力ピンから分離される。
【００４７】システム書込み可能レジスタ３７４から供
給されたライン３７８上のＳＥＴＶＩＯ信号がハイ論理
レベルのとき、インバータ３０６の出力はノード３０８
を接地に低下させ、またインバータ３１４の出力はノー
ド３１６において浮動状態である。したがって、パワー
ＮＦＥＴ３２８はオンになり、これによって３．３ボル
ト電力レール４０からの３．３ボルトはノード３２６に
切り替わり、コネクタ３０の電圧入出力ピンＡ１０、Ａ
１６、Ａ５９、Ａ６６、Ａ７５、Ａ８４、Ｂ１９、Ｂ５
９、Ｂ７０、Ｂ７９、およびＢ８８に３．３ボルトを供
給する。ノード３０８が接地レベルであるため、パワー
ＮＦＥＴ３２４はオフになり、６６ＭＨｚタイプのＰＣ
Ｉカードがコネクタ３０に挿入されたときは、５ボルト
電力レール３８の５ボルトはコネクタ３０の電圧入出力
ピンから分離される。
給されたライン３７８上のＳＥＴＶＩＯ信号がハイ論理
レベルのとき、インバータ３０６の出力はノード３０８
を接地に低下させ、またインバータ３１４の出力はノー
ド３１６において浮動状態である。したがって、パワー
ＮＦＥＴ３２８はオンになり、これによって３．３ボル
ト電力レール４０からの３．３ボルトはノード３２６に
切り替わり、コネクタ３０の電圧入出力ピンＡ１０、Ａ
１６、Ａ５９、Ａ６６、Ａ７５、Ａ８４、Ｂ１９、Ｂ５
９、Ｂ７０、Ｂ７９、およびＢ８８に３．３ボルトを供
給する。ノード３０８が接地レベルであるため、パワー
ＮＦＥＴ３２４はオフになり、６６ＭＨｚタイプのＰＣ
Ｉカードがコネクタ３０に挿入されたときは、５ボルト
電力レール３８の５ボルトはコネクタ３０の電圧入出力
ピンから分離される。
【００４８】マイクロプロセッサ２２はライン２０３上
に供給する電源オフコマンドにより、ＰＣＩスロット３
００を電力オフにするようにホットプラグ・コントロー
ラ２０１に命令する。電力オフ・コマンドに応答し、ホ
ットプラグ・コントローラ２０１は、ゲート・バイアス
信号としてライン３２２に供給されたＶＧＡＴＥ信号の
電圧を接地電圧レベルに下げる。これによって、パワー
ＮＦＥＴ３２４、３２８、３５０、３５４、３５８、お
よび３６２の電力がオフになる。
に供給する電源オフコマンドにより、ＰＣＩスロット３
００を電力オフにするようにホットプラグ・コントロー
ラ２０１に命令する。電力オフ・コマンドに応答し、ホ
ットプラグ・コントローラ２０１は、ゲート・バイアス
信号としてライン３２２に供給されたＶＧＡＴＥ信号の
電圧を接地電圧レベルに下げる。これによって、パワー
ＮＦＥＴ３２４、３２８、３５０、３５４、３５８、お
よび３６２の電力がオフになる。
【００４９】本発明によるコンピュータ・システムは、
３３ＭＨｚで動作する５ボルト専用タイプＰＣＩカード
および６６ＭＨｚで動作するユニバーサル・タイプＰＣ
Ｉカードを受け入れる適応ＰＣＩスロットを含み、コン
ピュータ・システムの入出力帯域幅可能性を最大にす
る。本発明による適応ＰＣＩスロットにより、コンピュ
ータ・システムのユーザはコンピュータ・システムのあ
らゆるスロットを、５ボルト専用（３３ＭＨｚ）ＰＣＩ
カードまたはユニバーサル（３３または６６ＭＨｚ）Ｐ
ＣＩカードのいずれかでカスタマイズできる。必要な場
合は、本発明によるコンピュータ・システムは、すべて
のＰＣＩスロットに最大周波数および最大データ幅ＰＣ
Ｉカードを使用することにより、最大のシステム性能を
得るように構成することができる。
３３ＭＨｚで動作する５ボルト専用タイプＰＣＩカード
および６６ＭＨｚで動作するユニバーサル・タイプＰＣ
Ｉカードを受け入れる適応ＰＣＩスロットを含み、コン
ピュータ・システムの入出力帯域幅可能性を最大にす
る。本発明による適応ＰＣＩスロットにより、コンピュ
ータ・システムのユーザはコンピュータ・システムのあ
らゆるスロットを、５ボルト専用（３３ＭＨｚ）ＰＣＩ
カードまたはユニバーサル（３３または６６ＭＨｚ）Ｐ
ＣＩカードのいずれかでカスタマイズできる。必要な場
合は、本発明によるコンピュータ・システムは、すべて
のＰＣＩスロットに最大周波数および最大データ幅ＰＣ
Ｉカードを使用することにより、最大のシステム性能を
得るように構成することができる。
【００５０】好ましい実施形態を説明するために、本明
細書に特定の実施形態を図示し説明したが、同じ目的を
達成するために意図された広範な代替および／または同
等の実装が、本発明の範囲から逸脱することなく、図示
し説明した特定の実施形態に置き換えられることを当業
者は理解されるであろう。化学、機械、電気機械、電
気、およびコンピュータ分野の当業者は、本発明が様々
な実施形態で実装できることを容易に理解されるであろ
う。本出願は、本明細書で説明する好ましい実施形態の
適応または変形を包含するものである。したがって、こ
の発明が特許請求の範囲およびその均等物にのみ制限さ
れることは明らかである。
細書に特定の実施形態を図示し説明したが、同じ目的を
達成するために意図された広範な代替および／または同
等の実装が、本発明の範囲から逸脱することなく、図示
し説明した特定の実施形態に置き換えられることを当業
者は理解されるであろう。化学、機械、電気機械、電
気、およびコンピュータ分野の当業者は、本発明が様々
な実施形態で実装できることを容易に理解されるであろ
う。本出願は、本明細書で説明する好ましい実施形態の
適応または変形を包含するものである。したがって、こ
の発明が特許請求の範囲およびその均等物にのみ制限さ
れることは明らかである。
【００５１】この発明は例として次の実施形態を含む。 （１） 第１の電圧レベルを有する第１の電力レール
と、第２の電圧レベルを有する第２の電力レールと、前
記第１の電圧レベルで動作可能な入出力バッファを有す
る第１のタイプのＰＣＩカードを受け入れ可能であり、
また前記第１の電圧レベルまたは前記第２の電圧レベル
で動作可能な適応入出力バッファを有する第２のタイプ
のＰＣＩカードを受け入れ可能であり、ＰＣＩコネクタ
に挿入されたＰＣＩカードの前記入出力バッファに電力
を供給するための電圧入出力ピンを含むＰＣＩコネクタ
と、前記ＰＣＩコネクタにいずれのタイプのＰＣＩカー
ドが挿入されたかを感知し、前記ＰＣＩコネクタに前記
第１のタイプのＰＣＩカードが挿入されたときに第１の
状態をとり、前記ＰＣＩコネクタに前記第２のタイプの
ＰＣＩカードが挿入されたときに第２の状態をとる感知
信号を提供する感知回路と、前記第１および第２の電力
レールと接続され、前記第１の状態の前記感知信号に応
答して前記電圧入出力ピンに前記第１の電圧レベルを供
給し、前記第２の状態の前記感知信号に応答して前記電
圧入出力ピンに前記第２の電圧レベルを供給する切り替
え回路と、を含むコンピュータ・システム。
と、第２の電圧レベルを有する第２の電力レールと、前
記第１の電圧レベルで動作可能な入出力バッファを有す
る第１のタイプのＰＣＩカードを受け入れ可能であり、
また前記第１の電圧レベルまたは前記第２の電圧レベル
で動作可能な適応入出力バッファを有する第２のタイプ
のＰＣＩカードを受け入れ可能であり、ＰＣＩコネクタ
に挿入されたＰＣＩカードの前記入出力バッファに電力
を供給するための電圧入出力ピンを含むＰＣＩコネクタ
と、前記ＰＣＩコネクタにいずれのタイプのＰＣＩカー
ドが挿入されたかを感知し、前記ＰＣＩコネクタに前記
第１のタイプのＰＣＩカードが挿入されたときに第１の
状態をとり、前記ＰＣＩコネクタに前記第２のタイプの
ＰＣＩカードが挿入されたときに第２の状態をとる感知
信号を提供する感知回路と、前記第１および第２の電力
レールと接続され、前記第１の状態の前記感知信号に応
答して前記電圧入出力ピンに前記第１の電圧レベルを供
給し、前記第２の状態の前記感知信号に応答して前記電
圧入出力ピンに前記第２の電圧レベルを供給する切り替
え回路と、を含むコンピュータ・システム。
【００５２】（２） 前記第１のタイプのＰＣＩカード
が最大で第１の周波数で動作し、また前記第２のタイプ
のＰＣＩカードが、その入出力バッファが前記第１の電
圧レベルで動作するときに最大で前記第１の周波数で動
作し、かつその入出力バッファが前記第２の電圧レベル
で動作するときに最大で前記第１の周波数より高い第２
の周波数で動作する、前記（１）に記載のコンピュータ
・システム。
が最大で第１の周波数で動作し、また前記第２のタイプ
のＰＣＩカードが、その入出力バッファが前記第１の電
圧レベルで動作するときに最大で前記第１の周波数で動
作し、かつその入出力バッファが前記第２の電圧レベル
で動作するときに最大で前記第１の周波数より高い第２
の周波数で動作する、前記（１）に記載のコンピュータ
・システム。
【００５３】（３） 前記ＰＣＩコネクタが、前記第１
のタイプのＰＣＩカードが前記ＰＣＩコネクタに挿入さ
れたときには接地され、前記第２のタイプのＰＣＩカー
ドが前記ＰＣＩコネクタに挿入されたときにはオープン
のままである少なくとも１つの感知ピンを含む、前記
（１）に記載のコンピュータ・システム。
のタイプのＰＣＩカードが前記ＰＣＩコネクタに挿入さ
れたときには接地され、前記第２のタイプのＰＣＩカー
ドが前記ＰＣＩコネクタに挿入されたときにはオープン
のままである少なくとも１つの感知ピンを含む、前記
（１）に記載のコンピュータ・システム。
【００５４】（４） 前記感知回路が、前記少なくとも
１つの感知ピンに接続され、前記少なくとも１つの感知
ピンが接地されるのに応答して前記第１の状態の前記感
知信号を供給し、前記少なくとも１つの感知ピンがオー
プンのままであるのに応答して前記第２の状態の前記感
知信号を供給する、前記（３）に記載のコンピュータ・
システム。
１つの感知ピンに接続され、前記少なくとも１つの感知
ピンが接地されるのに応答して前記第１の状態の前記感
知信号を供給し、前記少なくとも１つの感知ピンがオー
プンのままであるのに応答して前記第２の状態の前記感
知信号を供給する、前記（３）に記載のコンピュータ・
システム。
【００５５】（５） 前記ＰＣＩコネクタが、前記ＰＣ
Ｉコネクタに挿入された前記ＰＣＩカードが最大で第１
の周波数で動作可能なときには接地され、前記ＰＣＩコ
ネクタに挿入された前記ＰＣＩカードが最大で前記第１
の周波数より高い第２の周波数で動作可能なときにはオ
ープンのままである感知ピンを含む、前記（１）に記載
のコンピュータ・システム。
Ｉコネクタに挿入された前記ＰＣＩカードが最大で第１
の周波数で動作可能なときには接地され、前記ＰＣＩコ
ネクタに挿入された前記ＰＣＩカードが最大で前記第１
の周波数より高い第２の周波数で動作可能なときにはオ
ープンのままである感知ピンを含む、前記（１）に記載
のコンピュータ・システム。
【００５６】（６） 前記第１のタイプのＰＣＩカード
が最大で前記第１の周波数で動作し、前記第２のタイプ
のＰＣＩカードが、その入出力バッファが前記第１の電
圧レベルで動作するときには最大で前記第１の周波数で
動作し、その入出力バッファが前記第２の電圧レベルで
動作するときには最大で前記第２の周波数で動作する、
前記（５）に記載のコンピュータ・システム。
が最大で前記第１の周波数で動作し、前記第２のタイプ
のＰＣＩカードが、その入出力バッファが前記第１の電
圧レベルで動作するときには最大で前記第１の周波数で
動作し、その入出力バッファが前記第２の電圧レベルで
動作するときには最大で前記第２の周波数で動作する、
前記（５）に記載のコンピュータ・システム。
【００５７】（７） 前記感知回路が前記感知ピンに接
続され、前記感知ピンが接地されるのに応答して前記第
１の状態の前記感知信号を提供し、前記感知ピンがオー
プンのままであるのに応答して前記第２の状態の前記感
知信号を提供する、前記（５）に記載のコンピュータ・
システム。
続され、前記感知ピンが接地されるのに応答して前記第
１の状態の前記感知信号を提供し、前記感知ピンがオー
プンのままであるのに応答して前記第２の状態の前記感
知信号を提供する、前記（５）に記載のコンピュータ・
システム。
【００５８】（８） 前記切り替え回路が、前記感知信
号の前記状態を格納するためのシステム読取り可能レジ
スタと、前記電圧入出力ピン上の前記電圧レベルを制御
するＳＥＴＶＩＯ信号を提供するためのシステム書込み
可能レジスタとを備える、前記（５）に記載のコンピュ
ータ・システム。
号の前記状態を格納するためのシステム読取り可能レジ
スタと、前記電圧入出力ピン上の前記電圧レベルを制御
するＳＥＴＶＩＯ信号を提供するためのシステム書込み
可能レジスタとを備える、前記（５）に記載のコンピュ
ータ・システム。
【００５９】（９） 前記コンピュータ・システムが、
前記システム読取り可能レジスタを読み取り、また前記
システム書込み可能レジスタに書き込むためのマイクロ
プロセッサをさらに備える、前記（８）に記載のコンピ
ュータ・システム。
前記システム読取り可能レジスタを読み取り、また前記
システム書込み可能レジスタに書き込むためのマイクロ
プロセッサをさらに備える、前記（８）に記載のコンピ
ュータ・システム。
【００６０】（１０） 前記第１のクロック周波数また
は前記第２のクロック周波数のいずれかの周波数を有す
るように制御可能なクロック信号を提供するクロック生
成器をさらに備え、前記マイクロプロセッサが前記第１
のクロック周波数で前記クロック信号を提供するように
前記クロック生成器を制御するステップと、前記システ
ム書込み可能レジスタが第１のＳＥＴＶＩＯ状態の前記
ＳＥＴＶＩＯ信号を提供するように、第１のレジスタ状
態を前記システム書込み可能レジスタに書き込むステッ
プと、前記ＰＣＩコネクタを電力オンにするステップ
と、前記システム読取り可能レジスタの状態を読み取る
ステップと、前記システム読取り可能レジスタの前記状
態が、前記感知信号が前記第１の状態であることを示す
場合に、前記ＰＣＩカードを前記コンピュータ・システ
ムに接続し前記ＰＣＩカードを初期化するステップと、
前記システム読取り可能レジスタの前記状態が、前記感
知信号が前記第２の状態であることを示す場合に、前記
ＰＣＩコネクタを電力オフにするステップと、前記シス
テム書込み可能レジスタが第２のＳＥＴＶＩＯ状態の前
記ＳＥＴＶＩＯ信号を提供するように第２のレジスタ状
態を前記システム書込み可能レジスタに書き込むステッ
プと、前記第２のクロック周波数の前記クロック信号を
提供するように前記クロック生成器を制御するステップ
と前記ＰＣＩコネクタを電力オンにするステップと、前
記ＰＣＩカードを前記コンピュータ・システムに接続し
前記ＰＣＩカードを初期化するステップとを実行する、
前記（９）に記載のコンピュータ・システム。
は前記第２のクロック周波数のいずれかの周波数を有す
るように制御可能なクロック信号を提供するクロック生
成器をさらに備え、前記マイクロプロセッサが前記第１
のクロック周波数で前記クロック信号を提供するように
前記クロック生成器を制御するステップと、前記システ
ム書込み可能レジスタが第１のＳＥＴＶＩＯ状態の前記
ＳＥＴＶＩＯ信号を提供するように、第１のレジスタ状
態を前記システム書込み可能レジスタに書き込むステッ
プと、前記ＰＣＩコネクタを電力オンにするステップ
と、前記システム読取り可能レジスタの状態を読み取る
ステップと、前記システム読取り可能レジスタの前記状
態が、前記感知信号が前記第１の状態であることを示す
場合に、前記ＰＣＩカードを前記コンピュータ・システ
ムに接続し前記ＰＣＩカードを初期化するステップと、
前記システム読取り可能レジスタの前記状態が、前記感
知信号が前記第２の状態であることを示す場合に、前記
ＰＣＩコネクタを電力オフにするステップと、前記シス
テム書込み可能レジスタが第２のＳＥＴＶＩＯ状態の前
記ＳＥＴＶＩＯ信号を提供するように第２のレジスタ状
態を前記システム書込み可能レジスタに書き込むステッ
プと、前記第２のクロック周波数の前記クロック信号を
提供するように前記クロック生成器を制御するステップ
と前記ＰＣＩコネクタを電力オンにするステップと、前
記ＰＣＩカードを前記コンピュータ・システムに接続し
前記ＰＣＩカードを初期化するステップとを実行する、
前記（９）に記載のコンピュータ・システム。
【００６１】（１１） 前記切り替え回路が、前記第１
の電力レールと前記電圧入出力ピンとの間に結合され、
ゲートを有する第１のトランジスタと、前記第２の電力
レールと前記電圧入出力ピンとの間に結合され、ゲート
を有する第２のトランジスタと、前記感知信号を受信
し、前記第１のトランジスタの前記ゲートと前記第２の
トランジスタの前記ゲートを制御する制御回路とを含
む、前記（１）に記載のコンピュータ・システム。
の電力レールと前記電圧入出力ピンとの間に結合され、
ゲートを有する第１のトランジスタと、前記第２の電力
レールと前記電圧入出力ピンとの間に結合され、ゲート
を有する第２のトランジスタと、前記感知信号を受信
し、前記第１のトランジスタの前記ゲートと前記第２の
トランジスタの前記ゲートを制御する制御回路とを含
む、前記（１）に記載のコンピュータ・システム。
【００６２】（１２） 前記第１および第２の電力レー
ルを制御し、前記ＰＣＩコネクタの前記電力オンを制御
するためのゲート・バイアス信号を提供するホットプラ
グ・コントローラであって、前記制御回路が前記ゲート
・バイアス信号に応答して、前記第１および第２のトラ
ンジスタの前記ゲートを制御するホットプラグ・コント
ローラをさらに備える、前記（１１）に記載のコンピュ
ータ・システム。
ルを制御し、前記ＰＣＩコネクタの前記電力オンを制御
するためのゲート・バイアス信号を提供するホットプラ
グ・コントローラであって、前記制御回路が前記ゲート
・バイアス信号に応答して、前記第１および第２のトラ
ンジスタの前記ゲートを制御するホットプラグ・コント
ローラをさらに備える、前記（１１）に記載のコンピュ
ータ・システム。
【００６３】（１３） 前記ゲート・バイアス信号が、
前記ＰＣＩコネクタが電力オフのときに第１のゲート電
圧レベルにあり、前記ＰＣＩコネクタを電力オンにする
ために第２のゲート電圧レベルに引き上げられ、前記制
御回路が、前記ゲート・バイアス信号が前記第２のゲー
ト電圧レベルであるのに応答して、前記第１のトランジ
スタまたは前記第２のトランジスタのいずれかを前記感
知信号の前記状態に応じてオンに切り替える、前記（１
２）に記載のコンピュータ・システム。
前記ＰＣＩコネクタが電力オフのときに第１のゲート電
圧レベルにあり、前記ＰＣＩコネクタを電力オンにする
ために第２のゲート電圧レベルに引き上げられ、前記制
御回路が、前記ゲート・バイアス信号が前記第２のゲー
ト電圧レベルであるのに応答して、前記第１のトランジ
スタまたは前記第２のトランジスタのいずれかを前記感
知信号の前記状態に応じてオンに切り替える、前記（１
２）に記載のコンピュータ・システム。
【００６４】（１４） 第３の電圧レベルを有する第３
の電力レールであって、前記制御回路が第３の電力レー
ルに接続され、前記第３の電圧レベルが前記第１および
第２のトランジスタの前記ゲートを制御する、第３の電
力レールをさらに備える、前記（１１）に記載のコンピ
ュータ・システム。
の電力レールであって、前記制御回路が第３の電力レー
ルに接続され、前記第３の電圧レベルが前記第１および
第２のトランジスタの前記ゲートを制御する、第３の電
力レールをさらに備える、前記（１１）に記載のコンピ
ュータ・システム。
【００６５】（１５） 前記ＰＣＩコネクタが第１のタ
イプのカード・キー部分に対応するコネクタ・キー部分
を含み、前記第１のタイプのＰＣＩカードが前記第１の
タイプのカード・キー部分を含み、また前記第２のタイ
プのＰＣＩカードが前記第１のタイプのカード・キー部
分および第２のタイプのカード・キー部分を含む、前記
（１）に記載のコンピュータ・システム。
イプのカード・キー部分に対応するコネクタ・キー部分
を含み、前記第１のタイプのＰＣＩカードが前記第１の
タイプのカード・キー部分を含み、また前記第２のタイ
プのＰＣＩカードが前記第１のタイプのカード・キー部
分および第２のタイプのカード・キー部分を含む、前記
（１）に記載のコンピュータ・システム。
【００６６】（１６） ＰＣＩカードをコンピュータ・
システムに接続する方法であって、入出力バッファに電
力を供給するための電圧入出力ピンを有するＰＣＩコネ
クタに前記入出力バッファを有するＰＣＩカードを受け
入れるステップと、前記ＰＣＩコネクタにいずれのタイ
プのＰＣＩカードが挿入されたかを感知し、前記ＰＣＩ
カードが第１のタイプのＰＣＩカードである場合には第
１の状態をとり、前記ＰＣＩカードが第２のタイプのＰ
ＣＩカードである場合には第２の状態をとる感知信号を
提供するステップであって、前記第１のタイプのＰＣＩ
カードが第１の電圧レベルで動作可能な入出力バッファ
を有し、前記第２のタイプのＰＣＩカードが前記第１の
電圧レベルまたは第２の電圧レベルで動作可能な適応入
出力バッファを有するステップと、前記第１の状態の前
記感知信号に応答して前記電圧入出力ピン上に前記第１
の電圧レベルを提供し、前記第２の状態の前記感知信号
に応答して前記電圧入出力ピン上に前記第２の電圧レベ
ルを提供するステップとを含む方法。
システムに接続する方法であって、入出力バッファに電
力を供給するための電圧入出力ピンを有するＰＣＩコネ
クタに前記入出力バッファを有するＰＣＩカードを受け
入れるステップと、前記ＰＣＩコネクタにいずれのタイ
プのＰＣＩカードが挿入されたかを感知し、前記ＰＣＩ
カードが第１のタイプのＰＣＩカードである場合には第
１の状態をとり、前記ＰＣＩカードが第２のタイプのＰ
ＣＩカードである場合には第２の状態をとる感知信号を
提供するステップであって、前記第１のタイプのＰＣＩ
カードが第１の電圧レベルで動作可能な入出力バッファ
を有し、前記第２のタイプのＰＣＩカードが前記第１の
電圧レベルまたは第２の電圧レベルで動作可能な適応入
出力バッファを有するステップと、前記第１の状態の前
記感知信号に応答して前記電圧入出力ピン上に前記第１
の電圧レベルを提供し、前記第２の状態の前記感知信号
に応答して前記電圧入出力ピン上に前記第２の電圧レベ
ルを提供するステップとを含む方法。
【００６７】（１７） 前記第１のタイプのＰＣＩカー
ドが最大で第１の周波数で動作し、また前記第２のタイ
プのＰＣＩカードが、その入出力バッファが前記第１の
電圧レベルで動作するときには最大で前記第１の周波数
で動作し、その入出力バッファが前記第２の電圧レベル
で動作するときには最大で前記第１の周波数より高い第
２の周波数で動作する、（１６）に記載の方法。
ドが最大で第１の周波数で動作し、また前記第２のタイ
プのＰＣＩカードが、その入出力バッファが前記第１の
電圧レベルで動作するときには最大で前記第１の周波数
で動作し、その入出力バッファが前記第２の電圧レベル
で動作するときには最大で前記第１の周波数より高い第
２の周波数で動作する、（１６）に記載の方法。
【００６８】（１８） 前記ＰＣＩカードが前記第１の
タイプのＰＣＩカードである場合には前記ＰＣＩコネク
タの少なくとも１つの感知ピンを接地し、前記ＰＣＩカ
ードが前記第２のタイプのＰＣＩカードである場合には
前記少なくとも１つの感知ピンをオープンのままにする
ステップをさらに含む、前記（１６）に記載の方法。
タイプのＰＣＩカードである場合には前記ＰＣＩコネク
タの少なくとも１つの感知ピンを接地し、前記ＰＣＩカ
ードが前記第２のタイプのＰＣＩカードである場合には
前記少なくとも１つの感知ピンをオープンのままにする
ステップをさらに含む、前記（１６）に記載の方法。
【００６９】（１９） 前記ＰＣＩコネクタが感知ピン
を含み、前記ＰＣＩカードが最大で第１の周波数で動作
可能な場合には前記感知ピンを接地し、前記ＰＣＩカー
ドが最大で前記第１の周波数より高い第２の周波数で動
作可能な場合には前記感知ピンをオープンのままにする
ステップをさらに含む、前記（１６）に記載の方法。
を含み、前記ＰＣＩカードが最大で第１の周波数で動作
可能な場合には前記感知ピンを接地し、前記ＰＣＩカー
ドが最大で前記第１の周波数より高い第２の周波数で動
作可能な場合には前記感知ピンをオープンのままにする
ステップをさらに含む、前記（１６）に記載の方法。
【００７０】（２０） 前記第１のタイプのＰＣＩカー
ドが最大で前記第１の周波数で動作し、また前記第２の
タイプのＰＣＩカードが、その入出力バッファが前記第
１の電圧レベルで動作するときには最大で前記第１の周
波数で動作し、その入出力バッファが前記第２の電圧レ
ベルで動作するときには最大で前記第２の周波数で動作
する、前記（１９）に記載の方法。
ドが最大で前記第１の周波数で動作し、また前記第２の
タイプのＰＣＩカードが、その入出力バッファが前記第
１の電圧レベルで動作するときには最大で前記第１の周
波数で動作し、その入出力バッファが前記第２の電圧レ
ベルで動作するときには最大で前記第２の周波数で動作
する、前記（１９）に記載の方法。
【００７１】（２１） 前記感知信号の前記状態を格納
するステップと、前記感知信号の前記格納された状態に
基づいて前記電圧入出力ピン上の前記電圧レベルを制御
するＳＥＴＶＩＯ信号を提供するステップとをさらに含
む、前記（１６）に記載の方法。
するステップと、前記感知信号の前記格納された状態に
基づいて前記電圧入出力ピン上の前記電圧レベルを制御
するＳＥＴＶＩＯ信号を提供するステップとをさらに含
む、前記（１６）に記載の方法。
【００７２】（２２） 前記第１のクロック周波数でク
ロック信号を提供するステップと、システム書込み可能
レジスタが第１のＳＥＴＶＩＯ状態のＳＥＴＶＩＯ信号
を提供するように、第１のレジスタ状態を前記システム
書込み可能レジスタに書き込むステップと、前記ＰＣＩ
コネクタを電力オンにするステップと、前記感知信号の
前記状態を格納するステップと、前記感知信号の前記格
納された状態を読み取るステップと、前記感知信号の前
記格納された状態が、前記感知信号が前記第１の状態で
あることを示す場合に、前記ＰＣＩカードを前記コンピ
ュータ・システムに接続し前記ＰＣＩカードを初期化す
るステップと、前記感知信号の前記格納された状態が、
前記感知信号が前記第２の状態であることを示す場合
に、ＰＣＩコネクタを電力オフにするステップと、前記
システム書込み可能レジスタが第２のＳＥＴＶＩＯ状態
の前記ＳＥＴＶＩＯ信号を提供するように、第２のレジ
スタ状態を前記システム書込み可能レジスタに書き込む
ステップと、前記第２のクロック周波数の前記クロック
信号を提供するステップと、前記ＰＣＩコネクタを電力
オンにするステップと、前記ＰＣＩカードを前記コンピ
ュータ・システムに接続し前記ＰＣＩカードを初期化す
るステップとを実行するステップをさらに含む、前記
（１９）に記載の方法。
ロック信号を提供するステップと、システム書込み可能
レジスタが第１のＳＥＴＶＩＯ状態のＳＥＴＶＩＯ信号
を提供するように、第１のレジスタ状態を前記システム
書込み可能レジスタに書き込むステップと、前記ＰＣＩ
コネクタを電力オンにするステップと、前記感知信号の
前記状態を格納するステップと、前記感知信号の前記格
納された状態を読み取るステップと、前記感知信号の前
記格納された状態が、前記感知信号が前記第１の状態で
あることを示す場合に、前記ＰＣＩカードを前記コンピ
ュータ・システムに接続し前記ＰＣＩカードを初期化す
るステップと、前記感知信号の前記格納された状態が、
前記感知信号が前記第２の状態であることを示す場合
に、ＰＣＩコネクタを電力オフにするステップと、前記
システム書込み可能レジスタが第２のＳＥＴＶＩＯ状態
の前記ＳＥＴＶＩＯ信号を提供するように、第２のレジ
スタ状態を前記システム書込み可能レジスタに書き込む
ステップと、前記第２のクロック周波数の前記クロック
信号を提供するステップと、前記ＰＣＩコネクタを電力
オンにするステップと、前記ＰＣＩカードを前記コンピ
ュータ・システムに接続し前記ＰＣＩカードを初期化す
るステップとを実行するステップをさらに含む、前記
（１９）に記載の方法。
【００７３】
【発明の効果】この発明によると、異なる種類のＰＣＩ
カードを同じタイプのＰＣＩスロットに収容することが
できる。
カードを同じタイプのＰＣＩスロットに収容することが
できる。
【図１】本発明による適応ＰＣＩスロットを組み込んだ
コンピュータ・システムのブロック図である。
コンピュータ・システムのブロック図である。
【図２】Ａは５ボルト専用ＰＣＩカードを示す図であ
り、Ｂはユニバーサル・タイプＰＣＩカードを示す図で
ある。
り、Ｂはユニバーサル・タイプＰＣＩカードを示す図で
ある。
【図３】図１のコンピュータ・システムで使用される、
本発明による感知および切り替え回路を示す概略図であ
る。
本発明による感知および切り替え回路を示す概略図であ
る。
【図４】図１のコンピュータ・システムで使用される、
本発明によるホットプラグ・スロットの概略を示すブロ
ック図である。
本発明によるホットプラグ・スロットの概略を示すブロ
ック図である。
【図５】図１のコンピュータ・システムで使用される、
本発明によるホットプラグ・スロットの代替実施形態を
示す図である。
本発明によるホットプラグ・スロットの代替実施形態を
示す図である。
【図６】図５のホットプラグ・スロットのコネクタの電
圧入出力ピンの正しい設定を決定するために実行される
シーケンスを示す流れ図である。
圧入出力ピンの正しい設定を決定するために実行される
シーケンスを示す流れ図である。
２０ コンピュータ・システム ２２ マイクロプロセッサ ２４ メモリ ２６ 電源 ２８ａ−ｄ ＰＣＩスロット ３０ａ−ｄ ＰＣＩコネクタ ３２ａ−ｄ ＰＣＩコントローラ ３４ａ−ｄ 感知および切り替え回路 ３６ ＰＣＩバック・プレーン ３８ ５ボルト電力レール ４０ ３．３ボルト電力レール ４２ ＋１２ボルト電力レール ４２ａ−ｄ キー部分 ４４ −１２ボルト電力レール
フロントページの続き (72)発明者 サムエル・エム・バブ アメリカ合衆国80526コロラド州フォー ト・コリンズ、フォッシル・クリーク・ド ライヴ 5317 (72)発明者 スコット・ピー・アラン アメリカ合衆国80525コロラド州フォー ト・コリンズ、レッド・オーク・コート 1323
Claims (1)
- 【請求項１】 第１の電圧レベルを有する第１の電力レ
ールと、 第２の電圧レベルを有する第２の電力レールと、 前記第１の電圧レベルで動作可能な入出力バッファを有
する第１のタイプのＰＣＩカードを受け入れ可能であ
り、また前記第１の電圧レベルまたは前記第２の電圧レ
ベルで動作可能な適応入出力バッファを有する第２のタ
イプのＰＣＩカードを受け入れ可能であり、ＰＣＩコネ
クタに挿入されたＰＣＩカードの前記入出力バッファに
電力を供給するための電圧入出力ピンを含むＰＣＩコネ
クタと、 前記ＰＣＩコネクタにいずれのタイプのＰＣＩカードが
挿入されたかを感知し、前記ＰＣＩコネクタに前記第１
のタイプのＰＣＩカードが挿入されたときに第１の状態
をとり、前記ＰＣＩコネクタに前記第２のタイプのＰＣ
Ｉカードが挿入されたときに第２の状態をとる感知信号
を提供する感知回路と、 前記第１および第２の電力レールと接続され、前記第１
の状態の前記感知信号に応答して前記電圧入出力ピンに
前記第１の電圧レベルを供給し、前記第２の状態の前記
感知信号に応答して前記電圧入出力ピンに前記第２の電
圧レベルを供給する切り替え回路と、を含むコンピュー
タ・システム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/245,509 US6269416B1 (en) | 1999-02-02 | 1999-02-02 | Adaptive PCI slot |
| US09/245509 | 1999-02-02 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000222073A true JP2000222073A (ja) | 2000-08-11 |
Family
ID=22926969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000021010A Pending JP2000222073A (ja) | 1999-02-02 | 2000-01-31 | 適応ｐｃｉスロット |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6269416B1 (ja) |
| EP (1) | EP1026598A3 (ja) |
| JP (1) | JP2000222073A (ja) |
| TW (1) | TW448368B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021020355A1 (ja) * | 2019-07-29 | 2021-02-04 | カシオ計算機株式会社 | 色推定装置、色推定方法及びプログラム |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6463493B1 (en) | 1999-03-24 | 2002-10-08 | Dell Products L.P. | Adaptive card-sensitive bus slot method and system |
| US6529967B1 (en) * | 1999-09-09 | 2003-03-04 | International Business Machines Corporation | System for monitoring and detecting difference voltage levels of I/O adapter cards via a connector |
| US20020169913A1 (en) * | 2001-05-10 | 2002-11-14 | Heizer Stephen D. | System and method of switching a hot-pluggable peripheral device |
| US6832927B2 (en) | 2001-10-03 | 2004-12-21 | Hewlett-Packard Development Company, L.P. | Low profile PCI hot plug actuator assembly |
| US6580616B2 (en) | 2001-10-16 | 2003-06-17 | Hewlett-Packard Company | Multiple circuit board adapter |
| TW564969U (en) * | 2002-07-24 | 2003-12-01 | Via Tech Inc | Voltage conversion card on a motherboard |
| US7051140B2 (en) * | 2002-11-13 | 2006-05-23 | International Business Machines Corporation | Connector that enables aggregation of independent system resources across PCI/PCI-X bus and interlocked method for aggregating independent system resources across PCI/PCI-X bus |
| US7042734B2 (en) * | 2003-01-23 | 2006-05-09 | Hewlett-Packard Development Company, L.P. | Multi-slot CompactPCI blade assembly |
| US7222247B2 (en) * | 2004-04-05 | 2007-05-22 | Hewlett-Packard Development Company, L.P. | Multiple-mode computer slot initialization |
| CN1297875C (zh) * | 2004-06-02 | 2007-01-31 | 宏碁股份有限公司 | 自动调整传输速率的汇流排系统及其方法 |
| US20050283683A1 (en) * | 2004-06-08 | 2005-12-22 | International Business Machines Corporation | System and method for promoting effective operation in user computers |
| US20050273349A1 (en) * | 2004-06-08 | 2005-12-08 | International Business Machines Corporation | System and method for establishing computer warranty costs |
| US7351076B2 (en) * | 2004-06-08 | 2008-04-01 | Lenovo (Singapore) Pte. Ltd. | Cover for PCI express connector |
| US20050283635A1 (en) * | 2004-06-08 | 2005-12-22 | International Business Machines Corporation | System and method for promoting effective service to computer users |
| US7895364B1 (en) | 2004-10-15 | 2011-02-22 | Broadcom Corporation | Component identification and transmission system |
| JP2006172325A (ja) * | 2004-12-17 | 2006-06-29 | Toshiba Corp | デバイス状態制御方法および情報処理装置 |
| US7523336B2 (en) * | 2006-02-15 | 2009-04-21 | International Business Machines Corporation | Controlled power sequencing for independent logic circuits that transfers voltage at a first level for a predetermined period of time and subsequently at a highest level |
| EP1826680B1 (de) * | 2006-02-23 | 2008-08-20 | Siemens Aktiengesellschaft | Verfahren zum betreiben einer Erweiterungskarte |
| TWI333149B (en) * | 2007-05-11 | 2010-11-11 | Asustek Comp Inc | Driving device for extension card and driving method thereof and motherboard |
| CN103064773A (zh) * | 2011-10-24 | 2013-04-24 | 鸿富锦精密工业（深圳）有限公司 | 测试负载卡 |
| US20130178172A1 (en) * | 2012-01-05 | 2013-07-11 | James S. Rutledge | Tunable wireless antenna for information handling device wireless communication |
| CN103970250A (zh) * | 2013-01-28 | 2014-08-06 | 鸿富锦精密工业（深圳）有限公司 | 一种pci插槽连接设备的检测方法与装置 |
| TWI687790B (zh) * | 2018-06-25 | 2020-03-11 | 緯創資通股份有限公司 | 可偵測熱插拔次數之電子系統 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5421734A (en) * | 1993-11-03 | 1995-06-06 | Intel Corporation | Method and apparatus for evolving bus from five volt to three point three volt operation |
| EP0977127A2 (en) * | 1994-03-11 | 2000-02-02 | The Panda Project | Method for configuring a computer system |
| US5632039A (en) * | 1995-01-24 | 1997-05-20 | Compaq Computer Corporation | Circuit that automatically switches between supplying a microprocessor with a first voltage and a second voltage |
| US5568610A (en) * | 1995-05-15 | 1996-10-22 | Dell Usa, L.P. | Method and apparatus for detecting the insertion or removal of expansion cards using capacitive sensing |
| US5758171A (en) * | 1995-07-05 | 1998-05-26 | Cirrus Logic, Inc. | Apparatus and method for reading back socket power status information |
| US5627416A (en) * | 1995-07-21 | 1997-05-06 | Itt Corporation | Multi-voltage IC card host |
| US5781748A (en) * | 1996-07-19 | 1998-07-14 | Compaq Computer Corporation | Computer system utilizing two ISA busses coupled to a mezzanine bus |
| US5911050A (en) * | 1997-07-01 | 1999-06-08 | International Business Machines Corporation | System for connecting either of two supply voltage type PCI cards using a common connector socket |
| US5930496A (en) * | 1997-09-26 | 1999-07-27 | Compaq Computer Corporation | Computer expansion slot and associated logic for automatically detecting compatibility with an expansion card |
-
1999
- 1999-02-02 US US09/245,509 patent/US6269416B1/en not_active Expired - Lifetime
- 1999-09-29 TW TW088116730A patent/TW448368B/zh not_active IP Right Cessation
-
2000
- 2000-01-31 JP JP2000021010A patent/JP2000222073A/ja active Pending
- 2000-02-01 EP EP00300776A patent/EP1026598A3/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021020355A1 (ja) * | 2019-07-29 | 2021-02-04 | カシオ計算機株式会社 | 色推定装置、色推定方法及びプログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1026598A2 (en) | 2000-08-09 |
| US6269416B1 (en) | 2001-07-31 |
| TW448368B (en) | 2001-08-01 |
| EP1026598A3 (en) | 2001-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000222073A (ja) | 適応ｐｃｉスロット | |
| US7519756B2 (en) | Method and apparatus for controlling connections of PC cards and a passive-card-adapting card used for connecting one of the PC cards to the apparatus | |
| US6429708B2 (en) | Signal output device and method for sending signals at multiple transfer rates while minimizing crosstalk effects | |
| JP6813392B2 (ja) | ＵＳＢ電力供給且つＴｙｐｅ−Ｃ ＳｏＣ用の設定可能な及び電力最適化された集積化ゲートドライバ | |
| EP1213655B1 (en) | Circuits and methods for interconnecting bus systems | |
| US6091617A (en) | Automatic power supply selector for ACPI-compliant PCI devices | |
| US6725320B1 (en) | I2C bus switching devices interspersed between I2C devices | |
| US20100005207A1 (en) | Integrated circuit device with multiple communication modes and operating method thereof | |
| US6691201B1 (en) | Dual mode USB-PS/2 device | |
| US7868656B2 (en) | Hot plug control apparatus and method | |
| EP1163571B1 (en) | Add-on card with automatic bus power line selection circuit | |
| JP2003091703A (ja) | カード装置 | |
| US20060214684A1 (en) | Interface circuit | |
| KR20090076230A (ko) | 멀티 인터페이스 ｉｃ 카드 | |
| US7359995B2 (en) | Peripheral device connection current compensation circuit | |
| JPH0962583A (ja) | データ処理装置 | |
| US11275419B2 (en) | Electronic device | |
| US6262605B1 (en) | Automated line driver control circuit for power managed system | |
| JP4150373B2 (ja) | パワースイッチｉｃ及びパワースイッチ制御方法 | |
| JP4411104B2 (ja) | パッシブカードアダプタ | |
| JP4526837B2 (ja) | カード認識システム | |
| JP4280058B2 (ja) | インタフェース回路 | |
| JP4526836B2 (ja) | カード認識システムと新カード認識方法 | |
| JP2880010B2 (ja) | 太陽電池付ｉｃカード | |
| KR960008250Y1 (ko) | 제어기기의 데이타 입력/출력 제어회로 |