JP4524374B2 - 可変位相偏移を有する高周波回路 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は主としてデシメートル波の分野で用いられる可変位相偏移の高周波回路に関する。本発明をデシメートル波の分野で特に複数のアンテナ要素と共に使用して、それぞれのアンテナに同じ送信信号を供給し、さらに、達成すべき方向付けと関係がある所定の位相をとるようにアンテナと関連した移相器回路を制御して、可変スキント方向付けを行うことができる。しかしながら、他の応用も可能である。本発明の目的は、回路の出力で所定の位相の信号を使用して前記所定の位相に対してオフセットした位相の信号を生成することである。本発明の原理はデシメートル波以外の分野にも同様に応用できる。
【０００２】
【従来の技術】
移相器の分野では、移相回路は知られており、特に、いわゆるＰＩＮダイオードに基づいた移相回路は知られている。ＰＩＮダイオードは、薄い絶縁層の両側に半導体材料のＰ層とＮ層を近接して並べて構成される。絶縁層が存在するために、ＰＮ接合の少数キャリアは速さがおそい。非常に高い周波数の信号に比較して、ＰＩＮダイオードは、適当にバイアスすると、純粋な抵抗を示す回路のように動作することができる。
【０００３】
ＰＩＮダイオードをマイクロ波周波数のスイッチ素子の構成要素として説明する出版物もある。そのような素子で、２つの可能なアクセスから選ばれた特定の１つの伝送アクセスをオン／オフ選択することができるようになる。他の用途では、そのようなダイオードで、所定の線路と並列に反射用の線路セグメントを接続することができる。そのような２状態機能の形の応用は、そのようなダイオードによって、アクセスでの挿入損失と定在波比（SWR）を２つの切替え状態においてのみ同時に制御し決定することができるという事実と関連している。具体的には、その種の回路は、その２つの状態の中間のセッティングで使用されない限りでは、再現性があり産業化に適していることを保証できる。位相、定在波比および挿入損失を連続して同時に制御することを可能にする方法は知られていない。
【０００４】
多段バラクタダイオードに基づいた、または実際には多段ＰＩＮダイオードに基づいた様々な種類の回路が、可変位相偏移移相器をつくるために使用されてきた。バラクタダイオードで現れた問題は、バラクタダイオードのキャパシタンスがバイアス電圧で変化するということである。また、特に３ＧＨｚ帯では、インピーダンスの相当に大きな変化量を走査するのに必要な電圧が２０ボルト程度の変位を必要とするという欠点がある。チャージポンプを使用する電圧倍率器でも、そのような変位を実現することは全く困難である。さらに、バラクタダイオードは、何か他のリアクティブインピーダンスも使用しないと、補償するのが難しいリアクティブインピーダンスの変化を引き起こす。
【０００５】
ＰＩＮダイオードについて言えば、抵抗型の変化を与えるという利点があるが、しかしながら、寄生キャパシタンスが存在するので、３ＧＨｚ以上で使用できるためには、非常に注意して製造する必要がある。無線信号を伝えるためにダイオードは直列に接続されているので、この寄生キャパシタンスで周波数の限界が生じる。さらに、数多くのＰＩＮダイオードを含む回路を使用することは、かさばりその上開発が困難な、プリント回路基板に大きな面積を占めるマイクロ波周波数回路を作ることを意味する。特に、専用ＰＩＮダイオードは、手作業で取り付けるセラミックパッケージのダイオードである。このような状況で、これらのセラミックパッケージは、量産回路で挿入機により自動的に所定の位置に配置されるのに適した表面実装部品（ＳＭＣ）型パッケージではない。さらに、そのようなパッケージの接続タブによってインダクタンスが生じ、それがダイオードの寄生キャパシタンスと組み合わさって、そのような回路を規定するのが非常に困難になる。
【０００６】
多段バラクタまたはＰＩＮダイオードでは、入力インピーダンスと出力インピーダンスの優れた整合を維持するために、９０°結合器または３ｄＢ結合器を必要とする費用の掛かる複雑な解決策を使用しなければならない。
【０００７】
【発明が解決しようとする課題】
本発明の目的は、使用されるダイオードが従来型のＰＩＮダイオード（低速の少数キャリアを有する）、すなわち自動機械を使用する表面実装に適したパッケージ中で使用可能な種類のＰＩＮダイオードである解決策を提供することによって費用の問題、特に調整の問題を解決することである。
【０００８】
【課題を解決するための手段】
本発明の１つのアイデアは、移相器の入口と出口の間に異なる長さの２つの伝搬経路への分離を設けることである。さらに、少なくとも１つのＰＩＮダイオードを、実際には並列の２つのＰＩＮダイオードを中間の位置でそれらの端子を介してこれらの伝搬経路の各々のノードに相互接続する。ダイオードにバイアスを加え、ダイオードが所定の抵抗を示すようにすることで、バイアス回路により、２つの伝搬経路の各々がインピーダンスを入力のところの信号が見る入力に移しかえることができるようになる。したがって、入力信号は他方の経路よりはむしろ一方の経路をたどる。伝搬経路は異なる長さであるから、出力に生じた２つの信号は互いに対して位相偏移している。その２つの信号を結合する時に、その加算の結果であり、かつこれら２つの成分それぞれの寄与に依存した位相を持つ信号が生じる。有利な信号であればあるほど容易にその信号の位相を課すこととなる。
【０００９】
実際には、そのような移相器で、約２０°の位相偏移が生じる。これは、軸から外れた方向または「スキント」方向に複数の放射要素を有するアンテナの狙い方向を方向付けるのに全く十分である。２０°よりも大きな位相偏移が必要な場合には、本発明の移相器と同じ種類の複数の移相器を従続接続することで十分である。
【００１０】
従来技術に比べて、本発明の回路には、伝えるべき信号がＰＩＮダイオードを介して進まないという利点があることを下に示す。その結果、ダイオードの寄生キャパシタンスで、回路の動作が複雑になることはない。実際には、ＰＩＮダイオードの虚数インピーダンス成分を整合回路で、すなわち所望の長さの金属結線で補償できる。そのような整合には非常に広い範囲の使用にわたって有効であるという利点がある。例えば、約６．６ＧＨｚで動作している所定の回路で、６．２ＧＨｚと６．９ＧＨｚの間で、すなわち、中心周波数の１０％よりも大きな範囲でその移相器を使用することは非常に容易である。
【００１１】
したがって、本発明は、高周波信号用の入力、それぞれ一方の端が前記入力に接続された前記信号のための２つの伝搬経路、２つの伝搬経路各々の第１の中間ノードおよび第２の中間ノードに接続された端子を有するＰＩＮダイオード、２つの伝搬経路の他方の端に接続された位相偏移した高周波信号のための出力、およびダイオードをバイアスするための回路を含む可変位相偏移高周波回路を提供する。
【００１２】
本発明は以下の説明を読み、添付の図面を参照することでよりよく理解されよう。図面は例として示したものであり、本発明を限定するものではない。
【００１３】
【発明の実施の形態】
図１は本発明の可変位相偏移高周波回路を示す。その回路には、高周波信号の入力１がある。同様に、位相偏移された後の前記信号の出力２がある。入力１と出力２の間に、それぞれ３と４で参照される２つの経路が設けられる。経路３と４は長さが異なっている。１つの例では、経路３の長さは３λ／４に等しい。ここでλは入力１に入れられた信号の波の波長である。この同じ好ましい例で、経路４は２λ／４の長さを持つ。しかしながら、特にその回路は広い周波数範囲にわたって使用できるので、これらの長さは概略のものである。しかし、下記に説明するように、本発明の回路の帯域の実質的な制限は、波長差そのものが位相偏移すべき信号の波長またはその倍数に等しくなるということと関連している。
【００１４】
本発明では、回路は基本的に、１つの例では、アノード６を介して経路３の第１の中間ノード７に接続され、一方でそのカソード３が第２の経路４の第２の中間ノード９に接続されているＰＩＮダイオード５を含む。
【００１５】
例では、入力１と第１の中間ノード４の間の伝搬距離は約λ／４であり、また同様に入力１と第２の中間ノード９の間の距離も約λ／４である。カソード６は、無視できない長さのセグメント２４（例ではλ／４に近い）を介してノード７に接続されている。伝搬経路３と４の間に長さの差があるために、および／またはセグメント２４があるために、入力１に移しかえられたダイオード８の抵抗性インピーダンスは、伝搬経路３で見る時に伝搬経路４で見る抵抗性インピーダンスとは違っている。したがって、入力１に達した信号は、前記インピーダンスの任意の所定値に対して、いずれか一方の経路を選ぶ。これが本発明の移相器を調整するために実際に使用される基準である。出力２でより大きな信号は、経路４に沿った伝搬で生じる直接の信号か、より長い経路、例えば３、に沿った伝搬で生じる遅延信号かいずれかである。どちらの信号が有利であるかによって、得られる信号は直接信号または遅延信号とより多く位相が合っている。このようにして、所望の位相偏移が得られる。
【００１６】
入力と出力の整合の理由から、回路は二重にされる。第１の経路と第２の経路との間で、前記第１の経路上の第３の中間ノード１１と第２の経路４上の第２の中間ノード９の間に、別のダイオード１０を接続する。中間ノード７は中間ノード１１から遠く離れている。例では、それらの間の距離は同様に約λ／４である。実際には、このようにして、第１の経路３は長さλ／４の３つのセグメントから構成されている。図示の例では、ダイオード５と１０のカソード６と１２が中間ノード７と１１に接続されている。２つのダイオードそれぞれを反転し、カソード６と１２の代わりにアノード８と１３を中間ノード７と１１に接続することは全く可能である。その場合に、カソード６と１２は中間ノード９に接続する。
【００１７】
ダイオード５と１０をバイアスする回路は、発電機（図示されない）を含み、その発電機が正の電圧、例えば３ボルトを２つの並列抵抗器１５と１６の間の接続ノード１４に加える。抵抗器１５と１６の他端はそれぞれ中間ノード７と１１に接続する。中間ノード９も抵抗器１７を介して接地する。ダイオードを適切に動作させるために、電圧源および抵抗器１５と１７で構成された発電機は電流発生器である。この目的のために、抵抗器１５と１７は高抵抗、例えば１ｋΩまたは１０ｋΩである。その後、一方または両方の抵抗器の値、および／またはノード１４に印加される電圧を変えて、ダイオード５と１０をより高いまたはより低い伝導性の状態に修正することができる。例えば、ダイオードの伝導電流が小さい場合には、ダイオードは高抵抗である。反対に、電流が大きい場合には、ダイオードは低抵抗である。
【００１８】
実際には、ダイオード５と１０は、そのインピーダンスの実数部の変化だけを入力１と出力２にもたらすのではない。前記インピーダンスの虚数部も寄与する。しかしながら、この虚数部は電圧で殆どまたは全く変化しないという利点がある。したがって、補償するのが容易である。補償は、結線の長さ、特にカソード６を中間ノード７に接続する結線の長さおよびカソード１２を中間ノード１１に接続する結線の長さで行うことができる。このようにして、および入力１に入力される高周波信号の少なくとも１０％の周波数範囲に対して、中間ノード７と１１、同じくノード９に移しかえられるインピーダンスは、純粋に抵抗性のインピーダンスであると推定することができる。
【００１９】
第２のダイオード１０を使用することは、本発明の効果を得るために本質的ではないが（アプリオリに）、それによって２つの効果が生じるので、やはり特に有利である。第１に、回路が可逆的になる。信号を出力を介して入れることができる。同じ信号を前記入力１に加えた時に得られその出力で使用されるのと同じ位相偏移が入力１で得られる。それが、さらに回路のアーキテクチャが対称形である理由である。
【００２０】
さらに、ＤＣ成分が回路を伝わらないようにするために、第１経路３の第１、第２および第３のセグメント２１から２３にそれぞれのコンデンサ１８から２０を配置することが必要である。実際にはλ／４に等しいそれぞれ同等の長さであるこれら３つのセグメントは、本当は異なった実質の長さである必要がある。セグメント２１から２３の長さは、位相回転を引き起こすコンデンサ１９から２０の存在に依存する。
【００２１】
上記の回路は、２つのコメントを必要とする。最初に、移相効果が非常に広い周波数範囲にわたって得られる。範囲は、上述の１０％よりも相当に大きい。重要なことは、２つの経路３と４が異なる長さであること、および／またはセグメント２４が入力１で（および出力２でも）ダイオ−ドのインピーダンスと異なった寄与をすることである。アノード６を第１の中間ノード７に接続する結線２４の長さは約λ／４であり、したがって、ダイオード５が受けるインピーダンスの変化がそのままでは第１の経路３および第２の経路４に移し変えられない。セグメント２１と結線２４が一緒で約λ／２になり、したがって、移しかえられたインピーダンスに直角の逆位相がある。経路長の差が約λ／４であることは実際には必要ではない。しかしながら、この差によって、この回路で得られる位相偏移が決まる。経路長の差がλ／４長から離れれば離れるほど、調整の範囲が小さくなる。第２に、対称形であることによって、設計や実施に数多くの利点が生じる。
【００２２】
このように、本発明では、インピーダンス、すなわち、入力１に移しかえられたＰＩＮダイオードのインピーダンス（そのインピーダンスが小さな虚数成分を有している）で位相偏移を引き起こす。ＰＩＮダイオードの代わりにショットキー型ダイオードを使用することも可能であるが、ショットキー型ダイオードでは、その接合の少数キャリアが高速なので、相互変調効果が起きる。そのようなダイオードのインピーダンスは、バイアスで設定されているＤＣ値に加えて、高周波信号と同じ速度で変化する。
【００２３】
最後に、高周波信号は本質的にダイオード５と１０を通って伝搬しないで、経路３と４に沿ってのみ伝搬する。これらの経路３と４が、調整の主部分として約５０オームの特性インピーダンスで作られていれば、セグメント２４でアノード６から中間ノード７に移しかえられたインピーダンスは５０オームと非常に異なっており、その結果、セグメント２４が取り込む伝搬すべき信号はセグメント２２が取り込むそれよりも少なくなる。
【００２４】
図２は、経路３と４および２４などの結線を構成するために使用できるプリント回路のメタライゼーションの好ましい実施形態を拡大スケールで示す。上記にしたがって、図２の回路は対称軸２７のまわりに本質的に対称である。一方の側、例えば左側に、メタライゼーションの矩形領域の形の回路の入力１がある。この入力１は、開路２８、すなわちメタライゼーション２５の端、のインピーダンスを入力１に移しかえる整合メタライゼーション２５に電気的に接続する。入力１から始まって、第１のメタライゼーション結線が、コンデンサ１８を受けるためのスペースだけで表されているコンデンサ１８を直列に通って、中間ノード７に通じる。セグメント２４は、中間ノード７からダイオード５と１０を含むパッケージ２９まで形成される。回路の配置において、セグメント２１とセグメント２４は実質的に互いに平行である。セグメント２１のメタライゼーションはセグメント２４のメタライゼーションよりも広い。これらの幅は経験とシミュレーションで決められ、所望の結果を達成するためにそれぞれセグメント２１と２４で実現すべき特性インピーダンスに対応している。セグメント２２を、中間ノード７からそれぞれノード７と１１に接続する２つの対称な三日月形メタライゼーションとして形成する。２つの三日月形メタライゼーションを、コンデンサ１８と同じように接続されたコンデンサ１９を介して一緒に接続する。セグメント２３はセグメント２１に対して対称であり、出力２に通じる。入力１と同じように、出力２には整合要素２６があり、同様に開路３０を出力２に移しかえる。コンデンサ１９の結線の両側のインピーダンス整合の理由から、２つのインピーダンス整合要素３１と３２が互いに向い合ってセグメント２２の三日月形メタライゼーションに平行に延びるように配置される。整合要素２５、２６、３１および３２は図１に破線で示されている。
【００２５】
実際には、コンデンサ１８から２０は、低コスト製造を可能にする表面実装型コンデンサである。それらのコンデンサは、他の部品をプリント回路に取り付けるのと同時にプリント回路に取り付ける。
【００２６】
図３は２つのダイオード５と６を含むパッケージ２９の好ましい実施形態を示す。ダイオードは、例えば半導体基板３３（この例では、Ｐ型である）につくられる。これらのダイオードは、それぞれの絶縁層３６と３７を有するＰ基板のＮ型打込み領域３４と３５で構成されて、Ｐ領域とＮ領域の間の接合にＰＩＮ型ダイオードを構成する。半導体のＰ領域とＮ領域をパッケージ２９の底の接続タブに接続する。１つの例では、パッケージ２９はＣ１１５またはＳＯＴ３２３型のパッケージである。半導体のこれらの領域をパッケージのタブに接続する結線３８、３９、および４０を、それぞれセグメント２４の一方の端４１およびセグメント２４に対して対称なセグメント４３の一方の端４２に接続する。セグメント２４と４３を中間ノード１１と９にそれぞれ接続する。
【００２７】
回路はモノリシック半導体基板に完全に集積することもできる。そのような状況のもとで、λ／４に比例するリンクを同じ効果を持つインダクタとコンデンサで置換えることができる。そのような実施形態では、回路全体は、入力、出力、制御タブ１４、および抵抗器１７を接地に接続するタブを有する回路の形である。このタブは回路のパッケージと符号してもよい。
【図面の簡単な説明】
【図１】 ２つのＰＩＮダイオードを含む好ましい変形の本発明の高周波回路の機能図を示す図である。
【図２】 伝搬経路を形成する働きをするプリント回路に作られた結線のアーキテクチャの拡大図を示す図である。
【図３】 ＰＩＮダイオードをＳＭＣ型パッケージに取り付けることができるようにするためにＰＩＮダイオードの製造に適した金属酸化物半導体（ＭＯＳ）型集積回路の概略断面を示す図である。
【符号の説明】
１ 高周波信号入力
２ 高周波信号出力
３、４ 伝搬経路
５ ＰＩＮダイオード
６、１２ カソード
７ 第１の中間ノード
８、１３ アノード
９ 第２の中間ノード
１０ ＰＩＮダイオード
１１ 第３の中間ノード
１４ 接続ノード
１５、１６、１７ 抵抗器
１８、１９、２０ コンデンサ
２１、２２、２３、２４、４１、４２、４３ セグメント
２５ 整合メタライゼーション
２６ 整合要素
２７ 対称軸
２８ 開路（メタライゼーション２５の端）
２９ パッケージ
３０ 開路
３１、３２ インピーダンス整合要素
３３ 半導体基板
３４、３５ Ｎ型打込み領域
３６、３７ 絶縁層
３８、３９、４０ 結線

Claims (9)

1. 可変位相偏移の高周波回路であって、
   高周波信号のための入力（１）と、
   それぞれ一方の端部が前記入力に接続された前記信号のための第１および第２の伝搬経路（３、４）と、
   前記第１の伝搬経路（３）の第１の中間ノード（７）および前記第２の伝播経路（４）の第２の中間ノード（９）にそれぞれ接続された端子を有するＰＩＮダイオード（５）と、
   前記第１および第２の伝搬経路の他方の端部に接続された位相偏移した高周波信号のための出力（２）と、
   前記ダイオードをバイアスするための回路（１４−１９）とを含み、
   前記ダイオードをバイアスするための回路が、ＰＩＮダイオード（５）に直列に結合する第１の抵抗器（１５）を含み、
   前記高周波回路が、更に、第２の伝播経路（４）の第２の中間ノード（９）と第１の伝播経路（４）の第３の中間ノード（１１）に接続された端子を有し、直列に結合する第２の抵抗器によって同様にバイアスされる第２のＰＩＮダイオード（１０）を含み、
   直列に接続されたコンデンサ（１８−２０）を伝搬経路のセグメントに含む、回路。
2. 第１および第２の抵抗器によってＰＩＮダイオードのアノード（６）かまたはカソード（８）に接続された電圧発生器を含んでおり、好ましくは前記第１及び第２の抵抗器が高抵抗である請求項１に記載の回路。
3. ２つのダイオードが同じパッケージ中に含まれており、好ましくはＭＯＳ技術によって共通の半導体基板（３３）上に製造されている請求項１に記載の回路。
4. 中間ノードの間かまたは中間ノードと経路の端部との間にλ／４の長さのセグメントを有する請求項１に記載の回路。
5. ＰＩＮダイオードが表面実装型パッケージ中に含まれている請求項１に記載の回路。
6. 第１の伝播経路（３）の長さが３λ／４で、第２の伝播経路（４）の長さが２λ／４である請求項１に記載の回路。
7. 対称形アーキテクチャ（２７）を有する請求項１に記載の回路。
8. 整合要素（２５、２６）を含む請求項１に記載の回路。
9. モノリシック半導体基板上に集積化された請求項１に記載の回路。

Images