JP4521410B2 - ディスクアレイ制御装置 - Google Patents
ディスクアレイ制御装置 Download PDFInfo
- Publication number
- JP4521410B2 JP4521410B2 JP2007003980A JP2007003980A JP4521410B2 JP 4521410 B2 JP4521410 B2 JP 4521410B2 JP 2007003980 A JP2007003980 A JP 2007003980A JP 2007003980 A JP2007003980 A JP 2007003980A JP 4521410 B2 JP4521410 B2 JP 4521410B2
- Authority
- JP
- Japan
- Prior art keywords
- broadcast
- interface
- broadcast data
- memory
- access path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
(1)ブロードキャスト専用のプロセッサ間共通バスを有する構造を持つ方式
(2)共有メモリコントローラにブロードキャストデータを格納するレジスタを有し、該レジスタのデータを、共有メモリコントローラが出力するブロードキャスト割込信号により各プロセッサが該レジスタをリードする方式
(3)共有メモリコントローラにブロードキャストデータを格納するレジスタを有し、共有メモリコントローラより、各プロセッサの共有メモリアクセスI/Fコントローラ内に用意するブロードキャスト用レジスタに該データをライトする方式
(4)共有メモリコントローラ内もしくは共有メモリパッケージ(以下、PKと記述)内に各プロセッサからのアクセスI/Fを相互に接続するスイッチ機構を有し、該スイッチ機構により1対他の接続状態を用意し、各プロセッサの共有メモリアクセスI/Fコントローラ内に用意するブロードキャスト用レジスタに該データをライトする方式
(5)共有メモリコントローラ内にブロードキャストデータを格納するレジスタを有し、該レジスタにあるプロセッサがライトしたデータを他のプロセッサがレジスタポーリングでリードする方式、の5方式が有る。
<第1の方式>
図4を用いて、第1の方式を説明する。
<第2の方式>
図5を用いて、第2の方式を説明する。
<第3の方式>
図8を用いて、第3の方式を説明する。
<第4の方式>
図10を用いて第4の方式を説明する。
<方式5>
図8を用いて、第5の方式を説明する。
102・・・CPU(プロセッサ)
111・・・共有メモリパスI/Fコントローラ(MPA)
110・・・共有メモリコントローラ(SMA)
107・・・共有メモリ
108、109・・・共有メモリパッケージ(SM−PK)#A,#B
105、106、152、153、805、806・・・共有メモリパス。
Claims (11)
- ディスクアレイ制御装置であって、
ホストコンピュータまたはディスク装置と接続される、複数のインタフェース部と、
前記複数のインタフェース部と第一のアクセスパスにより1対1に接続される共有メモリ部と、
前記複数のインターフェース部とセレクタを含む第二のアクセスパスにより接続され、前記ホストコンピュータから受信したデータが格納されるキャッシュメモリ部とを有し、
前記複数のインタフェース部は、それぞれ、
複数のプロセッサと、
前記第一のアクセスパスを介したブロードキャスト転送に用いられるブロードキャストデータを格納するブロードキャスト受信用メモリと、前記ブロードキャストデータを受信するブロードキャスト受信手段と、前記ブロードキャスト受信用メモリおよび前記ブロードキャスト受信手段とを含むインタフェースコントローラとを有し、
前記共有メモリ部は、
前記複数のプロセッサから、前記アクセスパスを介して送信される制御情報を格納する共有メモリと、
前記ブロードキャストデータの送信に用いられるブロードキャスト送信用メモリと、前記ブロードキャストデータを送信するブロードキャスト送信手段と、前記ブロードキャスト送信用メモリおよび前記ブロードキャスト送信手段とを含むメモリコントローラとを有し、
前記複数のインタフェース部のうちの一のインタフェース部内の前記インタフェースコントローラは、前記第一のアクセスパスを介して、前記メモリコントローラに対して、前記ブロードキャストデータを送信し、
前記ブロードキャストデータを受信した前記メモリコントローラは、当該受信した前記ブロードキャストデータを前記ブロードキャスト送信用メモリに格納し、
前記ブロードキャスト送信手段は、前記第一のアクセスパスを介して、前記複数のインタフェース部のうちの他のインタフェース部内の前記インタフェースコントローラに対して、前記ブロードキャスト送信用メモリに格納された前記ブロードキャストデータを書き込むよう、書き込み要求を送信し、
前記ブロードキャスト受信手段は、前記書き込み要求に基づき、前記第一のアクセスパスを介して前記ブロードキャスト送信用メモリから前記ブロードキャストデータを読み出し、前記ブロードキャスト受信用メモリに格納することを特徴とするディスクアレイ制御装置。 - ディスクアレイ制御装置であって、
ホストコンピュータまたはディスク装置と接続される、複数のインタフェース部と、
前記複数のインタフェース部と第一のアクセスパスにより1対1に接続される共有メモリ部と、
前記複数のインターフェース部とセレクタを含む第二のアクセスパスにより接続され、前記ホストコンピュータから受信したデータが格納されるキャッシュメモリ部とを有し、
前記複数のインタフェース部は、それぞれ、
複数のプロセッサと、
前記第一のアクセスパスを介したブロードキャスト転送に用いられるブロードキャストデータを格納するブロードキャスト受信用メモリを有するインタフェースコントローラとを有し、
前記共有メモリ部は、
前記複数のプロセッサから、前記第一のアクセスパスを介して送信される制御情報を格納する共有メモリと、
前記複数の第一のアクセスパスを相互に接続する相互接続手段とを有し、
前記複数のインタフェース部のうちの一のインタフェース部内の前記インタフェースコントローラは、前記第一のアクセスパスに対して、前記ブロードキャストデータを送信し、
前記相互接続手段は、前記第一のアクセスパスから前記ブロードキャストデータを検出して、前記ブロードキャストデータの送信元である前記インタフェース部が接続されるアクセスパスと、前記複数のインタフェース部のうちの他のインタフェース部が接続される第一のアクセスパスとを接続して、前記ブロードキャストデータを転送し、
前記ブロードキャストデータを受信した前記他のインタフェース部内の前記インタフェースコントローラは、当該ブロードキャストデータを、前記ブロードキャスト受信用メモリに書き込むことを特徴とするディスクアレイ制御装置。 - 請求項2に記載のディスクアレイ制御装置であって、
前記複数のインタフェース部のうちの一のインタフェース部内の前記インタフェースコントローラは、当該インタフェース部内の前記複数のプロセッサのうちの何れかのプロセッサから、前記ブロードキャストデータを受信した場合、前記第一のアクセスパスに対して前記ブロードキャストデータを送信することを特徴とするディスクアレイ制御装置。 - 請求項1、2に記載のディスクアレイ制御装置であって、
前記他のインタフェース部内の前記複数のプロセッサは、前記ブロードキャストデータが自インタフェース部内の前記ブロードキャスト受信用メモリに格納された場合、前記ブロードキャスト受信用メモリから前記ブロードキャストデータを読み出すことを特徴とするディスクアレイ制御装置。 - 請求項4に記載のディスクアレイ制御装置であって、
前記複数のインタフェース部は、それぞれ、割り込み手段を有し、
前記ブロードキャスト受信用メモリに前記ブロードキャストデータが格納された場合、前記割込み手段は、自インタフェース部内の前記複数のプロセッサに割り込み信号を送信し、
前記割り込み信号を受信した前記複数のプロセッサは、前記ブロードキャストデータを前記ブロードキャスト受信用メモリから読み出した後、前記割込み信号を停止することを特徴とするディスクアレイ制御装置。 - ディスクアレイ制御装置であって、
ホストコンピュータまたはディスク装置と接続される、複数のインタフェース部と、
前記複数のインタフェース部と第一のアクセスパスにより1対1に接続される共有メモリ部と、
前記複数のインターフェース部とセレクタを含む第二のアクセスパスにより接続され、前記ホストコンピュータから受信したデータが格納されるキャッシュメモリ部とを有し、
前記複数のインタフェース部は、それぞれ、
複数のプロセッサと、
前記第一のアクセスパスを介したブロードキャスト転送に用いられるブロードキャストデータを格納するブロードキャスト受信用メモリとを有し、
前記共有メモリ部は、
前記複数のプロセッサから、前記第一のアクセスパスを介して送信される制御情報を格納する共有メモリと、
前記複数のインタフェース部に対応する、複数のブロードキャスト送信用メモリを有するメモリコントローラとを有し、
前記複数のインタフェース部のうちの一のインタフェース部内の一の前記プロセッサは、前記第一のアクセスパスを介して、前記メモリコントローラに対して、前記ブロードキャストデータを送信し、
前記ブロードキャストデータを受信した前記メモリコントローラは、当該受信した前記ブロードキャストデータを前記複数のブロードキャスト送信用メモリに格納し、
前記複数のインタフェース部のうちの他のインタフェース部内の前記プロセッサは、前記第一のアクセスパスを介して、前記複数のブロードキャスト送信用メモリのうちで自インタフェース部に対応するブロードキャスト送信用メモリをポーリングすることを特徴とするディスクアレイ制御装置。 - 請求項6に記載のディスクアレイ制御装置であって、
前記他のインタフェース部内の一のプロセッサは、前記第一のアクセスパスを介して、前記自インタフェース部に対応するブロードキャスト送信用メモリをポーリングし、該ブロードキャスト送信用メモリに格納された前記ブロードキャストデータを読み出して、自インタフェース部内の前記ブロードキャスト受信用メモリに書き込み、
前記他のインタフェース部内の他のプロセッサは、前記ブロードキャスト受信用メモリをポーリングして、前記ブロードキャストデータを読み出すことを特徴とするディスクアレイ制御装置。 - ディスクアレイ制御装置であって、
ホストコンピュータまたはディスク装置とに接続され、複数のプロセッサを有する複数のインタフェース部と、
前記複数のインタフェース部と第一のアクセスパスにより1対1に接続される相互接続手段とを有し、
前記複数のインタフェース部は、それぞれ、
前記アクセスパスを介したブロードキャスト転送に用いられるブロードキャストデータを格納するブロードキャスト受信用メモリを有するインタフェースコントローラを有し、
前記相互接続手段は、前記複数のインタフェース部のうちの一のインタフェース部内の一の前記プロセッサからのブロードキャストデータを検出して、前記ブロードキャストデータの送信元である前記インタフェース部が接続される第一のアクセスパスと、前記複数のインタフェース部のうちの他のインタフェース部が接続される第一のアクセスパスとを接続して、前記ブロードキャストデータを転送し、
前記ブロードキャストデータを受信した前記他のインタフェース部内の前記インタフェースコントローラは、当該ブロードキャストデータを、前記ブロードキャスト受信用メモリに書き込むことを特徴とするディスクアレイ制御装置。 - 請求項8に記載のディスクアレイ制御装置であって、
前記複数のインタフェース部のうちの一のインタフェース部内の前記インタフェースコントローラは、当該インタフェース部内の前記複数のプロセッサのうちの何れかのプロセッサから、前記ブロードキャストデータを受信した場合、前記第一のアクセスパスに対して前記ブロードキャストデータを送信することを特徴とするディスクアレイ制御装置。 - 請求項8に記載のディスクアレイ制御装置であって、
前記他のインタフェース部内の前記複数のプロセッサは、前記ブロードキャストデータが自インタフェース部内の前記ブロードキャスト受信用メモリに格納された場合、前記ブロードキャスト受信用メモリから前記ブロードキャストデータを読み出すことを特徴とするディスクアレイ制御装置。 - 請求項10に記載のディスクアレイ制御装置であって、
前記複数のインタフェース部は、それぞれ、割り込み手段を有し、
前記ブロードキャスト受信用メモリに前記ブロードキャストデータが格納された場合、前記割込み手段は、自インタフェース部内の前記複数のプロセッサに割り込み信号を送信し、
前記割り込み信号を受信した前記複数のプロセッサは、前記ブロードキャストデータを前記ブロードキャスト受信用メモリから読み出した後、前記割込み信号を停止することを特徴とするディスクアレイ制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007003980A JP4521410B2 (ja) | 2007-01-12 | 2007-01-12 | ディスクアレイ制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007003980A JP4521410B2 (ja) | 2007-01-12 | 2007-01-12 | ディスクアレイ制御装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005332292A Division JP2006134341A (ja) | 2005-11-17 | 2005-11-17 | ディスクアレイ制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007115274A JP2007115274A (ja) | 2007-05-10 |
JP4521410B2 true JP4521410B2 (ja) | 2010-08-11 |
Family
ID=38097327
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007003980A Expired - Fee Related JP4521410B2 (ja) | 2007-01-12 | 2007-01-12 | ディスクアレイ制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4521410B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3200500B2 (ja) * | 1993-05-27 | 2001-08-20 | 株式会社日立製作所 | ディスク装置及びディスク制御方法 |
JP3264465B2 (ja) * | 1993-06-30 | 2002-03-11 | 株式会社日立製作所 | 記憶システム |
JP3776496B2 (ja) * | 1996-01-17 | 2006-05-17 | 株式会社日立製作所 | データ記憶システム |
JPH09198361A (ja) * | 1996-01-23 | 1997-07-31 | Kofu Nippon Denki Kk | マルチプロセッサシステム |
JP3133004B2 (ja) * | 1996-11-21 | 2001-02-05 | 株式会社日立製作所 | ディスクアレイ装置およびその制御方法 |
JPH10333836A (ja) * | 1997-05-29 | 1998-12-18 | Hitachi Ltd | ディスクアレイ制御装置 |
-
2007
- 2007-01-12 JP JP2007003980A patent/JP4521410B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007115274A (ja) | 2007-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110647480B (zh) | 数据处理方法、远程直接访存网卡和设备 | |
JP3769413B2 (ja) | ディスクアレイ制御装置 | |
CN100595720C (zh) | 用于基于集线器的存储系统中直接存储器访问的设备和方法 | |
US6950910B2 (en) | Mobile wireless communication device architectures and methods therefor | |
KR100814904B1 (ko) | 칩 내부 회로 간의 데이터 전송을 위한 통신 시스템 | |
JP4785112B2 (ja) | 複数のマスタを含むサブシステムをオープンコアプロトコルを基盤とするバスに連結するためのバスシステム | |
JP5546635B2 (ja) | データ転送装置およびその制御方法 | |
JP4621604B2 (ja) | バス装置、バスシステムおよび情報転送方法 | |
US20150261586A1 (en) | Device and Method for Communicating between Cores | |
TWI662416B (zh) | 系統晶片(SoC)結構中有效率的點對點通訊支援 | |
US20120311266A1 (en) | Multiprocessor and image processing system using the same | |
US7418559B2 (en) | Address snoop method and multi-processor system | |
US20140359195A1 (en) | Crossbar switch, information processing apparatus, and information processing apparatus control method | |
US20070156937A1 (en) | Data transfer in multiprocessor system | |
US9858222B2 (en) | Register access control among multiple devices | |
JP4521410B2 (ja) | ディスクアレイ制御装置 | |
JP2006134341A (ja) | ディスクアレイ制御装置 | |
JP2014167818A (ja) | データ転送装置およびデータ転送方法 | |
EP2189909B1 (en) | Information processing unit and method for controlling the same | |
EP1990725B1 (en) | Central processing unit, central processing unit control method, and information processing system | |
JP4599524B2 (ja) | データ処理装置及び方法 | |
JP4249741B2 (ja) | バスシステム及びバスシステムを含む情報処理システム | |
JP5028817B2 (ja) | バスシステム | |
WO2015011433A1 (en) | Coherency control message flow | |
JP4599525B2 (ja) | データ処理装置およびデータ処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091117 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100511 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100524 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |