JP2006134341A - ディスクアレイ制御装置 - Google Patents
ディスクアレイ制御装置 Download PDFInfo
- Publication number
- JP2006134341A JP2006134341A JP2005332292A JP2005332292A JP2006134341A JP 2006134341 A JP2006134341 A JP 2006134341A JP 2005332292 A JP2005332292 A JP 2005332292A JP 2005332292 A JP2005332292 A JP 2005332292A JP 2006134341 A JP2006134341 A JP 2006134341A
- Authority
- JP
- Japan
- Prior art keywords
- broadcast
- interface
- broadcast data
- memory
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Multi Processors (AREA)
- Bus Control (AREA)
Abstract
【解決手段】 ブロードキャスト専用バスを別途設け、各プロセッサをブロードキャスト専用バスと接続する。
【効果】 マルチプロセッサと共有メモリとの間をスター状に接続したディスクアレイ制御装置において、ブロードキャストを可能にする装置を提供することができる。
【選択図】 図4
Description
(1)ブロードキャスト専用のプロセッサ間共通バスを有する構造を持つ方式
(2)共有メモリコントローラにブロードキャストデータを格納するレジスタを有し、該レジスタのデータを、共有メモリコントローラが出力するブロードキャスト割込信号により各プロセッサが該レジスタをリードする方式
(3)共有メモリコントローラにブロードキャストデータを格納するレジスタを有し、共有メモリコントローラより、各プロセッサの共有メモリアクセスI/Fコントローラ内に用意するブロードキャスト用レジスタに該データをライトする方式
(4)共有メモリコントローラ内もしくは共有メモリパッケージ(以下、PKと記述)内に各プロセッサからのアクセスI/Fを相互に接続するスイッチ機構を有し、該スイッチ機構により1対他の接続状態を用意し、各プロセッサの共有メモリアクセスI/Fコントローラ内に用意するブロードキャスト用レジスタに該データをライトする方式
(5)共有メモリコントローラ内にブロードキャストデータを格納するレジスタを有し、該レジスタにあるプロセッサがライトしたデータを他のプロセッサがレジスタポーリングでリードする方式、の5方式が有る。
<第1の方式>
図4を用いて、第1の方式を説明する。
<第2の方式>
図5を用いて、第2の方式を説明する。
<第3の方式>
図8を用いて、第3の方式を説明する。
<第4の方式>
図10を用いて第4の方式を説明する。
<方式5>
図12を用いて、第5の方式を説明する。
102・・・CPU(プロセッサ)
111・・・共有メモリパスI/Fコントローラ(MPA)
110・・・共有メモリコントローラ(SMA)
107・・・共有メモリ
108、109・・・共有メモリパッケージ(SM−PK)#A,#B
105、106、152、153、805、806・・・共有メモリパス。
Claims (16)
- ディスクアレイ制御装置であって、
ホストコンピュータまたはディスク装置と接続される、複数のインタフェース部と、
前記ホストコンピュータまたは前記ディスク装置との間のデータ転送に用いられる制御情報を格納するメモリ部と、
前記複数のインタフェース部と前記メモリ部との間に1対1に接続され、前記制御情報を転送するアクセスパスと、
前記複数のインタフェース部に接続され、前記制御情報とは異なるブロードキャスト転送に用いられるブロードキャストデータを転送するブロードキャスト専用バスとを有し、
前記複数のインタフェース部は、それぞれ、
複数のプロセッサと、
前記ブロードキャストデータを送受信するコントローラ部とを有し、
前記複数のインタフェース部のうちの一のインタフェース部内の前記コントローラ部は、前記ブロードキャスト専用バスの使用権を獲得して前記ブロードキャストデータを送信し、
前記複数のインタフェース部のうちの他のインタフェース部内の前記コントローラ部は、前記ブロードキャスト専用バスから、前記ブロードキャストデータを受信することを特徴とするディスクアレイ制御装置。 - 請求項1に記載のディスクアレイ制御装置であって、
前記複数のインタフェース部のうちの一のインタフェース部内の前記コントローラ部は、当該インタフェース部内の前記複数のプロセッサのうちの何れかのプロセッサから、前記ブロードキャストデータを受信した場合、前記ブロードキャスト専用バスに対して前記ブロードキャストデータを送信することを特徴とするディスクアレイ制御装置。 - 請求項1に記載のディスクアレイ制御装置であって、
前記複数のインタフェース部のうちの他のインタフェース部内の前記コントローラ部は、前記ブロードキャスト専用バスから前記ブロードキャストデータを受信した場合、自インタフェース部内の前記複数のプロセッサに対して、前記ブロードキャストデータを送信することを特徴とするディスクアレイ制御装置。 - 請求項1に記載のディスクアレイ制御装置であって、
前記ブロードキャスト専用バスに接続されるアービタを有し、
前記複数のインタフェース部のうちの2以上のインタフェース部内の前記コントローラ部が、前記ブロードキャスト専用バスの使用権を要求した場合、
前記アービタは、前記2以上のインタフェース部内の前記コントローラ部からの要求のうち、何れか一つを許可することを特徴とするディスクアレイ制御装置。 - ディスクアレイ制御装置であって、
ホストコンピュータまたはディスク装置と接続される、複数のインタフェース部と、
前記複数のインタフェース部とアクセスパスにより1対1に接続されるメモリ部とを有し、
前記複数のインタフェース部は、それぞれ、
複数のプロセッサと、
前記アクセスパスを介したブロードキャスト転送に用いられるブロードキャストデータを格納するブロードキャスト受信用メモリと、
前記ブロードキャストデータを受信するブロードキャスト受信手段と、
前記ブロードキャスト受信用メモリおよび前記ブロードキャスト受信手段とを含むインタフェースコントローラとを有し、
前記メモリ部は、
前記複数のプロセッサから、前記アクセスパスを介して送信される制御情報を格納する共有メモリと、
前記ブロードキャストデータの送信に用いられるブロードキャスト送信用メモリと、
前記ブロードキャストデータを送信するブロードキャスト送信手段と、
前記ブロードキャスト送信用メモリおよび前記ブロードキャスト送信手段とを含むメモリコントローラとを有し、
前記複数のインタフェース部のうちの一のインタフェース部内の前記インタフェースコントローラは、前記アクセスパスを介して、前記メモリコントローラに対して、前記ブロードキャストデータを送信し、
前記ブロードキャストデータを受信した前記メモリコントローラは、当該受信した前記ブロードキャストデータを前記ブロードキャスト送信用メモリに格納し、
前記ブロードキャスト送信手段は、前記アクセスパスを介して、前記複数のインタフェース部のうちの他のインタフェース部内の前記インタフェースコントローラに対して、前記ブロードキャスト送信用メモリに格納された前記ブロードキャストデータを書き込むよう、書き込み要求を送信し、
前記ブロードキャスト受信手段は、前記書き込み要求に基づき、前記アクセスパスを介して前記ブロードキャスト送信用メモリから前記ブロードキャストデータを読み出し、前記ブロードキャスト受信用メモリに格納することを特徴とするディスクアレイ制御装置。 - ディスクアレイ制御装置であって、
ホストコンピュータまたはディスク装置と接続される、複数のインタフェース部と、
前記複数のインタフェース部とアクセスパスにより1対1に接続されるメモリ部とを有し、
前記複数のインタフェース部は、それぞれ、
複数のプロセッサと、
前記アクセスパスを介したブロードキャスト転送に用いられるブロードキャストデータを格納するブロードキャスト受信用メモリを有するインタフェースコントローラとを有し、
前記メモリ部は、
前記複数のプロセッサから、前記アクセスパスを介して送信される制御情報を格納する共有メモリと、
前記複数のアクセスパスを相互に接続する相互接続手段とを有し、
前記複数のインタフェース部のうちの一のインタフェース部内の前記インタフェースコントローラは、前記アクセスパスに対して、前記ブロードキャストデータを送信し、
前記相互接続手段は、前記アクセスパスから前記ブロードキャストデータを検出して、前記ブロードキャストデータの送信元である前記インタフェース部が接続されるアクセスパスと、前記複数のインタフェース部のうちの他のインタフェース部が接続されるアクセスパスとを接続して、前記ブロードキャストデータを転送し、
前記ブロードキャストデータを受信した前記他のインタフェース部内の前記インタフェースコントローラは、当該ブロードキャストデータを、前記ブロードキャスト受信用メモリに書き込むことを特徴とするディスクアレイ制御装置。 - 請求項6に記載のディスクアレイ制御装置であって、
前記複数のインタフェース部のうちの一のインタフェース部内の前記インタフェースコントローラは、当該インタフェース部内の前記複数のプロセッサのうちの何れかのプロセッサから、前記ブロードキャストデータを受信した場合、前記アクセスパスに対して前記ブロードキャストデータを送信することを特徴とするディスクアレイ制御装置。 - 請求項5、6に記載のディスクアレイ制御装置であって、
前記他のインタフェース部内の前記複数のプロセッサは、前記ブロードキャストデータが自インタフェース部内の前記ブロードキャスト受信用メモリに格納された場合、前記ブロードキャスト受信用メモリから前記ブロードキャストデータを読み出すことを特徴とするディスクアレイ制御装置。 - 請求項8に記載のディスクアレイ制御装置であって、
前記複数のインタフェース部は、それぞれ、割り込み手段を有し、
前記ブロードキャスト受信用メモリに前記ブロードキャストデータが格納された場合、前記割込み手段は、自インタフェース部内の前記複数のプロセッサに割り込み信号を送信し、
前記割り込み信号を受信した前記複数のプロセッサは、前記ブロードキャストデータを前記ブロードキャスト受信用メモリから読み出した後、前記割込み信号を停止することを特徴とするディスクアレイ制御装置。 - ディスクアレイ制御装置であって、
ホストコンピュータまたはディスク装置と接続される、複数のインタフェース部と、
前記複数のインタフェース部とアクセスパスにより1対1に接続されるメモリ部とを有し、
前記複数のインタフェース部は、それぞれ、
複数のプロセッサと、
前記アクセスパスを介したブロードキャスト転送に用いられるブロードキャストデータを格納するブロードキャスト受信用メモリとを有し、
前記メモリ部は、
前記複数のプロセッサから、前記アクセスパスを介して送信される制御情報を格納する共有メモリと、
前記複数のインタフェース部に対応する、複数のブロードキャスト送信用メモリを有するメモリコントローラとを有し、
前記複数のインタフェース部のうちの一のインタフェース部内の一の前記プロセッサは、前記アクセスパスを介して、前記メモリコントローラに対して、前記ブロードキャストデータを送信し、
前記ブロードキャストデータを受信した前記メモリコントローラは、当該受信した前記ブロードキャストデータを前記複数のブロードキャスト送信用メモリに格納し、
前記複数のインタフェース部のうちの他のインタフェース部内の前記プロセッサは、前記アクセスパスを介して、前記複数のブロードキャスト送信用メモリのうちで自インタフェース部に対応するブロードキャスト送信用メモリをポーリングすることを特徴とするディスクアレイ制御装置。 - 請求項10に記載のディスクアレイ制御装置であって、
前記他のインタフェース部内の一のプロセッサは、前記アクセスパスを介して、前記自インタフェース部に対応するブロードキャスト送信用メモリをポーリングし、該ブロードキャスト送信用メモリに格納された前記ブロードキャストデータを読み出して、自インタフェース部内の前記ブロードキャスト受信用メモリに書き込み、
前記他のインタフェース部内の他のプロセッサは、前記ブロードキャスト受信用メモリをポーリングして、前記ブロードキャストデータを読み出すことを特徴とするディスクアレイ制御装置。 - ディスクアレイ制御装置であって、
ホストコンピュータまたはディスク装置と接続される、複数のインタフェース部と、
前記複数のインタフェース部とアクセスパスにより1対1に接続される相互接続手段とを有し、
前記複数のインタフェース部は、それぞれ、複数のプロセッサを有し、
前記複数のインタフェース部のうちの一のインタフェース部内の一の前記プロセッサは、前記相互接続手段を介して、前記複数のインタフェース部のうちの他のインタフェース部に対して、ブロードキャスト転送に用いられるブロードキャストデータを送信することを特徴とするディスクアレイ制御装置。 - 請求項12に記載のディスクアレイ制御装置であって、
前記複数のインタフェース部は、それぞれ、前記アクセスパスを介したブロードキャスト転送に用いられるブロードキャストデータを格納するブロードキャスト受信用メモリを有するインタフェースコントローラを有し、
前記相互接続手段は、前記アクセスパスから前記ブロードキャストデータを検出して、前記ブロードキャストデータの送信元である前記インタフェース部が接続されるアクセスパスと、前記複数のインタフェース部のうちの他のインタフェース部が接続されるアクセスパスとを接続して、前記ブロードキャストデータを転送し、
前記ブロードキャストデータを受信した前記他のインタフェース部内の前記インタフェースコントローラは、当該ブロードキャストデータを、前記ブロードキャスト受信用メモリに書き込むことを特徴とするディスクアレイ制御装置。 - 請求項13に記載のディスクアレイ制御装置であって、
前記複数のインタフェース部のうちの一のインタフェース部内の前記インタフェースコントローラは、当該インタフェース部内の前記複数のプロセッサのうちの何れかのプロセッサから、前記ブロードキャストデータを受信した場合、前記アクセスパスに対して前記ブロードキャストデータを送信することを特徴とするディスクアレイ制御装置。 - 請求項13に記載のディスクアレイ制御装置であって、
前記他のインタフェース部内の前記複数のプロセッサは、前記ブロードキャストデータが自インタフェース部内の前記ブロードキャスト受信用メモリに格納された場合、前記ブロードキャスト受信用メモリから前記ブロードキャストデータを読み出すことを特徴とするディスクアレイ制御装置。 - 請求項15に記載のディスクアレイ制御装置であって、
前記複数のインタフェース部は、それぞれ、割り込み手段を有し、
前記ブロードキャスト受信用メモリに前記ブロードキャストデータが格納された場合、前記割込み手段は、自インタフェース部内の前記複数のプロセッサに割り込み信号を送信し、
前記割り込み信号を受信した前記複数のプロセッサは、前記ブロードキャストデータを前記ブロードキャスト受信用メモリから読み出した後、前記割込み信号を停止することを特徴とするディスクアレイ制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005332292A JP2006134341A (ja) | 2005-11-17 | 2005-11-17 | ディスクアレイ制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005332292A JP2006134341A (ja) | 2005-11-17 | 2005-11-17 | ディスクアレイ制御装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP07140199A Division JP3769413B2 (ja) | 1999-03-17 | 1999-03-17 | ディスクアレイ制御装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007003980A Division JP4521410B2 (ja) | 2007-01-12 | 2007-01-12 | ディスクアレイ制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006134341A true JP2006134341A (ja) | 2006-05-25 |
Family
ID=36727763
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005332292A Pending JP2006134341A (ja) | 2005-11-17 | 2005-11-17 | ディスクアレイ制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006134341A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008269222A (ja) * | 2007-04-19 | 2008-11-06 | Hitachi Ltd | 車載情報端末 |
-
2005
- 2005-11-17 JP JP2005332292A patent/JP2006134341A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008269222A (ja) * | 2007-04-19 | 2008-11-06 | Hitachi Ltd | 車載情報端末 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3769413B2 (ja) | ディスクアレイ制御装置 | |
US6950910B2 (en) | Mobile wireless communication device architectures and methods therefor | |
JP4785112B2 (ja) | 複数のマスタを含むサブシステムをオープンコアプロトコルを基盤とするバスに連結するためのバスシステム | |
JP4499420B2 (ja) | スーパーチャージメッセージ交換装置 | |
KR100814904B1 (ko) | 칩 내부 회로 간의 데이터 전송을 위한 통신 시스템 | |
JP4621604B2 (ja) | バス装置、バスシステムおよび情報転送方法 | |
CN115248796B (zh) | 用于芯粒到芯粒互连的总线流水线结构和芯片 | |
JP4891405B2 (ja) | バリア操作の条件付き伝搬のための方法および装置 | |
JP2009217813A (ja) | 集積回路内のデバイス間のデータ転送 | |
JP3664664B2 (ja) | バスシステム及びそのバス仲裁方法 | |
US7418559B2 (en) | Address snoop method and multi-processor system | |
US20090113097A1 (en) | Method and Apparatus for Attaching Multiple Slave Devices to a Single Bus Controller Interface While Supporting Command Pipelining | |
JP4198376B2 (ja) | バスシステム及びバスシステムを含む情報処理システム | |
US20070156937A1 (en) | Data transfer in multiprocessor system | |
JP4521410B2 (ja) | ディスクアレイ制御装置 | |
JP2006134341A (ja) | ディスクアレイ制御装置 | |
JP2004086798A (ja) | マルチプロセッサシステム | |
EP2189909B1 (en) | Information processing unit and method for controlling the same | |
US9304926B2 (en) | Coherency control message flow | |
JP4249741B2 (ja) | バスシステム及びバスシステムを含む情報処理システム | |
JP2009031932A (ja) | 転送装置、転送装置を有する情報処理装置及び制御方法 | |
JP5028817B2 (ja) | バスシステム | |
KR0138063B1 (ko) | 광대역회선 분배시스템의 프로세서간 통신장치 | |
JP2006091982A (ja) | オンチップバスシステム | |
KR20070057441A (ko) | 듀얼 ahb 마스터 구조의 amba 버스 기반멀티프로세서 시스템 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060322 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060512 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060512 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061114 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070112 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070327 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070521 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070531 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070831 |