JP4511050B2 - ターボ符号化のためのブロック・インターリーブ - Google Patents
ターボ符号化のためのブロック・インターリーブ Download PDFInfo
- Publication number
- JP4511050B2 JP4511050B2 JP2000594200A JP2000594200A JP4511050B2 JP 4511050 B2 JP4511050 B2 JP 4511050B2 JP 2000594200 A JP2000594200 A JP 2000594200A JP 2000594200 A JP2000594200 A JP 2000594200A JP 4511050 B2 JP4511050 B2 JP 4511050B2
- Authority
- JP
- Japan
- Prior art keywords
- array
- elements
- frame
- data
- row
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/275—Interleaver wherein the permutation pattern is obtained using a congruential operation of the type y=ax+b modulo c
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
- H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
本発明は全般に通信システムに関し、より詳細には、符号変調を行なうためのインターリーブに関する。
【0002】
符号化変調として知られる、通信チャネルを符号化する技術は、モデムや無線通信システムなどの電子通信システムのビットエラーレイト(BER)を改善することが分かっている。加法的白色ガウス雑音(AWGN)またはフェーディングを特徴とする「ランダムエラー」チャネルに対して、ターボ符号化変調は、実際的でパワー効率がよくバンド幅効率のよい変調方法であることが判明している。このようなランダムエラー・チャネルは、たとえば、符号分割多重接続(CDMA)環境において見られる。CDMA環境の容量は、実働の信号対ノイズ比によるので、性能が改善されれば、容量がより大きくなる。
【0003】
ターボ符号化装置を非常に有効なものとする性質は、当初の受信または送信データフレームが第2の符号化装置に入力される前に、その順序を変えるインターリーブ装置である。順序を変えることは、一つまたは複数のランダム化アルゴリズムに基いて信号の部分をランダム化することによって完成される。順序を変えたデータフレームを当初のデータフレームと組み合わせると、AWGNおよびフェーディング・チャネルにおいて低BERを達成することが示された。インターリーブ・プロセスはデータの多様性を増加し、変調されたシンボルが伝送中に変化しても、該エラーは、復号装置中のエラー修正アルゴリズムを使用して回復可能となるようにする。
【0004】
従来のインターリーブ装置は、伝送すべき信号点を収集し、配列に組み立てる。ここで、配列は、行ごとに順次埋められる。所定の数の信号点が組み立てられると、送信用に配列の列を順次読み取ることによって、インターリーブ装置は空にされる。結果として、当初の信号点の流れにおいて互いに近接していた、配列の同一行の複数の信号点は、配列の行の数に等しい信号点の数だけ離れる。理想的には、列と行の数は、伝送後に相互に依存する信号点がチャネルに対するエラーバーストの予想長さよりも離れるように選択される。
【0005】
非均一インターリーブによって、データの「最大拡散」および出力シーケンスの「最大無秩序」が達成される。二つのコンボリューション符号化装置によって導入された冗長度は、ターボ符号化装置の出力順序においてより均一に拡散される。最小距離は、均一インターリーブに対するよりも、ずっと高い値へ増加される。非均一インターリーブに対して常に問題となるのは、十分な「非均一性」を達成し、実時間要求を伴う応用に対する使用を限定する遅延補償を最小としながら、非均一インターリーブをどのようにして実用的に実現するかである。
【0006】
効果的なインターリーブ装置を見つけることは、第三世代CDMA標準作業における最新の主題である。フレームサイズが無限に近づくにつれて、最も効果的なインターリーブ装置はランダムなインターリーブ装置であることが確定し、一般に合意されている。しかしながら、有限のフレームサイズに対しては、最も効果的なインターリーブ装置についての判断は、なお議論の余地がある。
【0007】
したがって、有限のフレームサイズに対して非均一性を改善する、符号をインターリーブするシステムおよび方法に対する要望が存在する。
【0008】
また、実現するのが比較的簡単な、上記の符号をインターリーブするシステムおよび方法に対する要望も存在する。
【0009】
このように、有限のフレームサイズに対して非均一性を改善する、符号をインターリーブするシステムおよび方法を提供することが本発明の目的である。
【0010】
実現するのが比較的簡単な、符号をインターリーブするシステムおよび方法を提供することも本発明の目的である。
【0011】
本発明の上記の目的および他の目的は、以下の説明から当業者に明らかである。
【0012】
上記の目的および他の目的は、予め決められたサイズを有し、部分からなるデータフレームをインターリーブする本発明によって達成される。本発明の一実施形態は、これらのデータフレームをインターリーブするインターリーブ装置を含む。インターリーブ装置は、受け取ったデータフレームを、行と列に編成された配列として記憶するように構成された入力メモリと、入力メモリへ接続され、式 D1(j,k)=D(j,(αj・k + βj)modP)
にしたがって、受け取ったデータの順序を変えるプロセッサと、プロセッサと電気的に通信し、データフレームの順序を変えたものを記憶するように構成されたワーキング・メモリとを含む。上記の式の要素は以下のとおりである。Dはデータフレームであり、jおよびkは、データフレームにおいて、それぞれ、行および列に対する索引であり、αおよびβは、現在の行にしたがって選択された定数の組であり、Pと各αjとは、互いに素の数である。(「互いに素の数」は,1以外の公約数を持たない一組の数を意味する。互いに素の数のメンバーは,それ自身,素数である必要はない。)
【0013】
本発明の別の実施形態は,データフレームを記憶し,N1とN2との積は少なくともNに等しいとして,N1 X N2の索引配列Iによってデータフレームを索引付けする方法を含む。索引配列の要素は,データフレームの要素の位置を示す。データフレーム要素は,任意の都合のよい方法で記憶されてよく,配列として編成される必要はない。本方法は,Iは索引配列であり、jおよびkは、索引配列において、それぞれ、行および列に対する索引であり、αおよびβは、現在の行にしたがって選択された定数の組であり、Pと各αjとは、互いに素の数であるとして、
I(j,k)=I(j,(αj・k + βj)modP)
にしたがって、配列Iの順序を変えるステップをさらに含む。順序を変えた索引配列Iによって索引付けされるので、データフレームの順序は効果的に変えられる。
【0014】
さらに,本発明の別の実施形態は,データフレームを記憶し,N1とN2との積は少なくともNに等しいとして,N1 X N2の索引配列Iを記憶するための記憶装置を含むインターリーブ装置を含む。索引配列の要素は,データフレームの要素の位置を示す。データフレーム要素は,任意の都合のよい方法で記憶されてよく,配列として編成される必要はない。インターリーブ装置は,Iは索引配列であり、jおよびkは、索引配列において、それぞれ、行および列に対する索引であり、αおよびβは、現在の行にしたがって選択された定数の組であり、Pと各αjとは、互いに素の数であるとして、
I(j,k)=I(j,(αj・k + βj)modP)
にしたがって、配列Iの順序を変える順序変更装置をさらに含む。順序を変えた索引配列Iによって索引付けされるので、データフレームの順序は効果的に変えられる。
【0015】
本発明は,明らかにされた実施形態および実施例と関連して以下に説明される。しかしながら,本発明の範囲からはずれることなく,種々の変更,追加および削除をない得ることは当業者に明白である。
【0016】
本発明は図面と関連付けて、例示的な実施形態の以下の詳細な説明を参照することによってより明白に理解される。
【0017】
図1は従来のターボ符号化装置を示す。図示のように、従来のターボ符号化装置は、2台の符号化装置20とインターリーブ装置100とを含む。本発明によるインターリーブ装置100は、サイズNの到着データフレームを受け取る。ここで、Nは、ビットの数、バイトの数、またはフレームがそれへ分割される他の部分の数であり、これらはフレーム要素とみなされる。インターリーブ装置100は、N個のフレーム要素を、行のような一組のデータへ分離する。つぎに、インターリーブ装置は、各組(行)のデータを擬似ランダムに配置しなおす(順序を変える)。インターリーブ装置100は、種々の組のデータを配置しなおすために種々の方法を使用することができる。しかしながら、当業者は、発明の範囲からはずれることなく、一つまたは複数の組について、一つまたは複数の方法を利用しなおすことができる。各組のデータの順序を変えた後に、インターリーブ装置は、受け取ったのとは異なる順序でデータを出力する。
【0018】
インターリーブ装置100は、N1xN2=NであるサイズN1xN2の配列の形でデータフレーム110を記憶することができる。図3に示した例は、フレーム要素00(FE00)からFE17(N=18)と表示された、18個の要素を備えるデータフレーム110を記憶するための6列(N2=6)の3行(N1=3)を備える配列350を示す。本例は好ましい方法であるが、本発明にしたがって一つまたは複数のより小さなファイルが操作され、より小さなファイルの各々からの結果が後で組み合わされるように、配列が、N1xN2はNの部分であるように設計されてもよい。
【0019】
本発明にしたがって配列350の順序を変えるために、配列350の各行jは、以下の式にしたがって各行の列kの順序を変えるように、個別に操作される。
【0020】
D1(j,k)=D(j,(α・k + β)modP)
ここで、jおよびkは、それぞれ、配列350における行および列の索引であり、Pは、N2以上の数であり、αjとPとは互いに素の数(一方または双方は、素数でなくてもよいが、唯一の公約数が1である)であり、βjは定数であり、各行に関連した値である。
【0021】
全ての行のデータの順序を変えると、新しい配列が列ごとに読み出される。また、行の順序を変えると、(必要ではないが)データを出力する前に列によってグループ化されたデータの順序を変えることもできる。行と列の双方の順序を変える場合には、行、列または双方の順序を、本発明にしたがって変えることができる。たとえば、行索引jの2進表現中のビットの位置を変えることによって、配列の行の位置を変えることもできる。(たとえば、4行の配列において、この機構の下に、第2行と第3行との位置が変わる。)行と列の両方ではなく、いずれかを、別の方法にしたがって順序を変えることもできる。列ごとにデータを記憶し、列におけるデータの各組の順序を変え、結果を行ごとに読み出すように、本発明の範囲からはずれずに本システムを構成しなおすことができることは、当業者は理解する。
【0022】
上述のインターリーブの方法は、整数論に基いており、ソフトウェアまたはハードウェアまたは双方(すなわち、特定用途向け集積回路(ASIC)、プログラマブル論理配列(PLA)、または他の適当な論理装置)によって実現される。また、単一の擬似ランダム系列発生装置(すなわち、m系列、M系列、Gold系列、Kasami系列など)をインターリブ装置として使用することができる。
【0023】
図3に示した例では、Pとして選択された値は6であり、全3行に対してαの値は5であり、3行のそれぞれに対してβの値は、1,2および3である。(これらの数字は単に例示的なものである。別の順序変えの結果を達成するために、他の数字を選ぶことができる。)上述のように、αの値(5)は、それぞれ、Pの値(6)に対して互いに素の数である。
【0024】
配列D350の行0を配列D1360の行0へ順序を変えるために、指定した値によって指定した式を以下の様に計算する。
【0025】
D1(0,0) =D(0,(5・0 + 1)mod6)
=D(0,(1)mod6)
=D(0,1)
=FE01
D1(0,1) =D(0,(5・1 + 1)mod6)
=D(0,(6)mod6)
=D(0,0)
=FE00
D1(0,2) =D(0,(5・2 + 1)mod6)
=D(0,(11)mod6)
=D(0,5)
=FE05
D1(0,3) =D(0,(5・3 + 1)mod6)
=D(0,(16)mod6)
=D(0,4)
=FE04
D1(0,4) =D(0,(5・4 + 1)mod6)
=D(0,(21)mod6)
=D(0,3)
=FE03
D1(0,5) =D(0,(5・5 + 1)mod6)
=D(0,(26)mod6)
=D(0,2)
=FE02
したがって、行0は、FE01,FE00,FE05,FE04,FE03,FE02となる。
【0026】
行1に対して式は、以下の様になる。
D1(1,0) =D(1,(5・0 + 2)mod6)
=D(1,(2)mod6)
=D(1,2)
=FE08
D1(1,1) =D(1,(5・1 + 2)mod6)
=D(1,(7)mod6)
=D(1,1)
=FE07
D1(1,2) =D(1,(5・2 + 2)mod6)
=D(1,(12)mod6)
=D(1,0)
=FE06
D1(1,3) =D(1,(5・3 + 2)mod6)
=D(1,(17)mod6)
=D(1,5)
=FE11
D1(1,4) =D(1,(5・4 + 2)mod6)
=D(1,(22)mod6)
=D(1,4)
=FE10
D1(1,5) =D(1,(5・5 + 2)mod6)
=D(1,(27)mod6)
=D(1,3)
=FE09
このように、行1はFE08,FE07,FE06,FE11,FE10,FE09となる。
【0027】
行2に対して、式は以下の様になる。
D1(2,0) =D(2,(5・0 + 3)mod6)
=D(2,(3)mod6)
=D(2,3)
=FE15
D1(2,1) =D(2,(5・1 + 3)mod6)
=D(2,(8)mod6)
=D(2,2)
=FE14
D1(2,2) =D(2,(5・2 + 3)mod6)
=D(2,(13)mod6)
=D(2,1)
=FE13
D1(2,3) =D(2,(5・3 + 3)mod6)
=D(2,(18)mod6)
=D(2,0)
=FE12
D1(2,4) =D(2,(5・4 + 3)mod6)
=D(2,(23)mod6)
=D(2,5)
=FE17
D1(1,5) =D(2,(5・5 + 3)mod6)
=D(2,(28)mod6)
=D(2,4)
=FE16
このように、行1はFE15,FE14,FE13,FE12,FE17,FE16となる。順序を変えたデータフレームは、図3に示す配列D1360に含まれる。配列を列ごとに出力すると、配列要素は、以下の順序で出力される。
【0028】
1,8,15,0,7,14,5,6,13,4,11,12,3,10,17,2,9,16
【0029】
本発明の代替実施において、データフレーム110は、連続的な記憶場所へ、配列またはマトリクスとしてではなく、記憶され、別個の索引配列がデータフレームの要素を索引付けするために記憶され、索引配列は、本発明の式にしたがって順序を変えられ、データフレームは、順序を変えられた索引配列によって索引付けされて出力される。
【0030】
図4は、長さが32個の要素である記憶のブロック400を示す。したがって、開始の記憶場所からのオフセットは0から31である。データフレーム110は、本例では、22個の要素の長さであり、要素FE00からFE22を含み、ブロック400内のオフセット場所00から21を占める。ブロック400のオフセット場所22から31は、不知の内容を含む。22個の要素のフレーム長さは単に例示であり、他の長さを選択することができる。また、連続的な場所にフレーム要素を記憶することは例示的であり、非連続的な場所を使用することもできる。
【0031】
図5は、記憶ブロック400を索引付けするための索引配列I550を示す。索引配列は、それぞれ8列の4行(N1=4、N2=8、N=N1・N2=32)として編成される。初期の内容は、図5に示されるように順次配列I550に満たされる。このように順次初期化することは、データフレーム110を行ごとに読み込むのと同様の効果をもたらす。
【0032】
索引配列は、以下の式にしたがって順序を変えられる。
I1(j,k)=I(j,(αj・k + βj)modP)
ここで、αは1,3,5,7であり、βは0,0,0,0であり、Pは8である。
【0033】
上述の数字は例示的なものであり、Pは少なくともN2に等しく、αの各々の値は選択されたPの値に対して互いに素の数であるという条件が認められる限り、他の数字を選択することができる。
【0034】
上記の式を行2の列に適用すると、以下の様になる。
I1(2,0) =D(2,(5・0)mod8)
=D(2,(0)mod8)
=D(2,0)
=16
I1(2,1) =D(2,(5・1)mod8)
=D(2,(5)mod8)
=D(2,5)
=21
I1(2,2) =D(2,(5・2)mod8)
=D(2,(10)mod8)
=D(2,2)
=18
I1(2,3) =D(2,(5・3)mod8)
=D(2,(15)mod8)
=D(2,7)
=23
I1(2,4) =D(2,(5・4)mod8)
=D(2,(20)mod8)
=D(2,4)
=20
I1(2,5) =D(2,(5・5)mod8)
=D(2,(25)mod8)
=D(2,1)
=17
I1(2,6) =D(2,(5・6)mod8)
=D(2,(30)mod8)
=D(2,6)
=22
I1(2,7) =D(2,(5・7)mod8)
=D(2,(35)mod8)
=D(2,3)
=19
行0,1および3に同等に上記の式を適用すると、図5に示される順序を変えた索引配列I1560が作成される。
【0035】
データフレーム110は、記憶ブロック400から読み出され、順序を変えた索引配列I1560に指定された順序で、列ごとに出力される。記憶場所は以下のオフセット順序で出力される。
【0036】
0,8,16,24,1,11,21,31,2,14,18,30,3,9,23,29,4,12,20,28,5,15,17,27,6,10,22,26,7,13,19,25
しかし、例ではフレーム長さは22個の要素であり、ブロック400内のオフセット場所22から31は、データフレームの部分ではないと仮定している。したがって、データフレームを出力するときに、22の長さまで縮小するか切り捨てる。すなわち、21より大きなオフセット場所は無視される。このように、データフレームは以下の要素の順序で出力される。
【0037】
0,8,16,1,11,21,2,14,18,3,9,4,12,20,5,15,17,6,10,7,13,19
【0038】
本発明の一態様によれば、配列の行は、出力前に、たとえば、行索引jの2進表現におけるビットを逆転させて、位置を変えてもよい。
【0039】
本発明のインターリーブ装置100を実現するのに多数の異なる方法がある。図2は、インターリーブ装置100がデータフレーム110を受け取り記憶するための入力メモリ300を含む本発明の実施形態を示す。このメモリ300は、シフト・レジスタ、RAMなどを含んでもよい。また、インターリーブ装置100は、RAM,シフト・レジスタなどを含んでもよいワーキング・メモリ310を含んでもよい。インターリーブ装置は、上記の式にしたがって実時間でI(j,k)を処理するか、既に記憶された、I(j,k)の結果を含むテーブルへアクセスするように構成されたプロセッサ320(たとえば、マイクロプロセッサ、ASICなど)を含む。当業者は、メモリ300とメモリ310は同一のメモリであっても、別個のメモリであってもよいことを理解できる。
【0040】
I(j,k)を実時間で決定するには、索引配列の第1行の順序を変え、順序を変えた索引に対応するバイトがワーキング・メモリへ記憶される。その後、次の行の順序を変えて記憶し、全ての行の順序を変えて記憶するまで同様の処理を行なう。複数の行の順序を変えることは順次行なっても、並列に行なってもよい。
【0041】
順序を変えたI(j,k)が実時間で決定されても、ルックアップによって決定されても、データは多数の異なる方法でワーキング・メモリへ記憶され得る。入力メモリから、順序を変えた索引配列と同じ順番でデータを選択し(すなわち、入力メモリを順序変え機能によって索引付けし)、そのデータをワーキング・メモリにおいて、連続した利用可能なメモリ場所へ配置することによって、記憶することができる。入力メモリへ記憶された順序でバイトを選択し(すなわち、FIFO、先入れ先出し)、ワーキング・メモリにおいて、順序を変えたI(j,k)によって決定された場所へ直接そのバイトを記憶する(すなわち、ワーキング・メモリを順序変え機能によって索引付けする)ことによって記憶してもよい。この処理が行われたら、データは、順序を変えた索引配列に基いて列ごとにワーキング・メモリから読み出される。上述のように、データをワーキング・メモリに記憶した後、異なる結果を達成するために、行よりも列に基いて、さらに別の順序変えを行なうこともできる。
【0042】
システムが十分に高速であれば、メモリの内の一つを除去し、データ要素を受け取ると、実時間またはテーブル・ルックアップによって、順序変えした索引配列に対応する順序で、ワーキング・メモリへ配置することもできる。
【0043】
開示したインターリーブ装置は、既存のターボ符号構造に対応している。本インターリーブ装置は、システムを複雑にすることなく、優れた性能を提供する。
【0044】
さらに、当業者は、インターリーブされたデータフレームを復号するためにインターリーブ解除装置を使用できることを理解する。ターボ符号を復号するのに使用されるインターリーブ解除装置の構成は、従来技術でよく知られている。インターリーブ解除装置自体については、本明細書ではこれ以上説明しない。しかしながら、実施形態に対応するインターリーブ解除装置は、上述の順序変えしたシーケンスを使用して構成することができる。
【0045】
上述の実施形態は、CDMAシステムで見られるようなターボ符号化装置であるが、本発明の実施はそれに限定されず、本発明は、任意の通信システムの任意の型のインターリーブ装置およびインターリーブ解除装置に実施することができることを当業者は理解する。
【0046】
これまでの説明によって明らかになったことの中で、本発明は、上記の目的を効率的に達成することが分かる。特に、本発明は、実施をできるだけ複雑にすることなく、有限長の符号をインターリーブする、改良された装置および方法を提供する。
【0047】
本発明の範囲からはずれることなく、上記の構成および上記の操作のシーケンスを変更することができることが分かる。したがって、上記の説明に含まれ、または添付の図面に示された全ての事項は、限定の意味ではなく例示として解釈すべきである。
【0048】
また、特許請求の範囲は、本明細書で説明した本発明の包括的な特徴および特定の特徴の全てをカバーし、本発明の範囲の全ての記述は、言語の問題として、特許請求の範囲に含まれることが分かる。
【図面の簡単な説明】
【図1】従来のターボ符号化装置の図を示す。
【図2】図1に示したインターリーブ装置のブロック図を示す。
【図3】データフレームを含む配列とその配列の順序変更を示す。
【図4】連続的な記憶場所に記憶されたデータフレームを示す。
【図5】図4に示したデータフレームを索引付けするための索引配列とその索引配列の順序変換を示す。
Claims (35)
- データのフレームの要素をインターリーブする方法であって、
0,1,・・・N1−1と数えられるN1個の行と、0,1,・・・N2−1と数えられるN2個の列とを含み、N1とN2は、1より大きな正の整数である配列Dとして、複数の要素を含むデータのフレームを記憶するステップと、
jは配列DおよびD1の行を通じての索引であり、kは配列DおよびD1の列を通じての索引であり、αjおよびβjは、各行jについて予め決定された整数であり、Pは少なくともN2に等しい整数であり、各αjは、Pに対して互いに素の数であるとして、
D1(j,k)=D(j,(αj・k + βj)modP)
にしたがって、配列Dの順序を変えて、配列D1とするステップを含む方法。 - 配列Dの前記要素が第1の順序にしたがって記憶され、配列D1の前記要素が第2の順序にしたがって出力される請求項1に記載の方法。
- 配列Dの要素が行ごとに記憶され、配列D1の要素が列ごとに出力される請求項2に記載の方法。
- 配列D1を出力するステップをさらに含み、N1とN2の積はフレームにおける要素の数よりも大きく、出力中に、フレームにおける要素の数までフレームが縮小される請求項1に記載の方法。
- データのフレームの要素をインターリーブする方法であって、
0,1,・・・N1−1と数えられるN1個の行と、0,1,・・・N2−1と数えられるN2個の列とを含み、N1とN2は、1より大きな正の整数である索引配列Iを作成し、記憶するステップと、
データのフレームの要素を、複数の記憶場所の各々へ記憶するステップと、
フレーム要素の対応する場所を示す値を、配列Iの行ごとの連続した位置に記憶するステップと、
jは配列IおよびI1の行を通じての索引であり、kは配列IおよびI1の列を通じての索引であり、αjおよびβjは、各行jについて予め決定された整数であり、Pは少なくともN2に等しい整数であり、各αjは、Pに対して互いに素の数であるとして、
I1(j,k)=I(j,(αj・k + βj)modP)
にしたがって、配列Iの順序を変えて、配列I1とし、それによって、配列I1によって索引付けされながらデータのフレームが効果的に順序を変えられるステップと含む方法。 - 前記順序を変えた配列I1にしたがって、前記記憶した要素の順序を変えるステップをさらに含む請求項5に記載の方法。
- データのフレームの前記要素が、配列I1の項目によって索引付けされながら、行ごと以外のやり方で出力される請求項5に記載の方法。
- データのフレームの要素が、配列I1の項目によって索引付けされながら、列ごとに出力される請求項7に記載の方法。
- 配列Iの順序を変えるステップの前に、配列Iの行の位置を変えるステップを含む請求項5に記載の方法。
- N1は4に、N2は8に、Pは8に等しく、αjの値は、各行ごとに異なり、1,3,5および7からなるグループから選択される請求項5に記載の方法。
- αjの値は、j=0,1,2および3に対して、それぞれ、1,3,5および7である請求項10に記載の方法。
- αjの値は、j=0,1,2および3に対して、それぞれ、1,5,3および7である請求項10に記載の方法。
- βの全ての値は0である請求項5に記載の方法。
- βの少なくとも二つの値が同じである請求項5に記載の方法。
- βの全ての値は0である請求項11に記載の方法。
- βの全ての値は0である請求項12に記載の方法。
- データのフレームを出力するステップをさらに含み、N1とN2の積はデータのフレームにおける要素の数よりも大きく、出力中に、データのフレームにおける要素の数までデータのフレームが縮小される請求項5に記載の方法。
- データのフレームの要素をインターリーブするインターリーブ装置であって、
0,1,・・・N1−1と数えられるN1個の行と、0,1,・・・N2−1と数えられるN2個の列とを含み、N1とN2は、1より大きな正の整数である配列Dとして、複数の要素を含むデータのフレームを記憶する記憶手段と、
jは配列DおよびD1の行を通じての索引であり、kは配列DおよびD1の列を通じての索引であり、αjおよびβjは、各行jについて予め決定された整数であり、Pは少なくともN2に等しい整数であり、各αjは、Pに対して互いに素の数であるとして、
D1(j,k)=D(j,(αj・k + βj)modP)
にしたがって、配列Dの順序を変えて、配列D1とする順序変更手段とを含む装置。 - 配列Dの前記要素を第1の順序にしたがって記憶するための手段と、配列D1の前記要素を第2の順序にしたがって出力するための手段とを含む請求項18に記載のインターリーブ装置。
- 配列Dの前記要素を記憶するための前記手段が行ごとに記憶し、配列D1の要素を出力するための前記段が列ごとに出力する請求項19に記載のインターリーブ装置。
- 前記配列D1を出力し、N1とN2の積がフレームにおける要素の数よりも大きいときに、フレームにおける要素の数まで前記配列D1を縮小するための手段を含む請求項18に記載の方法。
- データのフレームの要素をインターリーブするインターリーブ装置であって、
0,1,・・・N1−1と数えられるN1個の行と、0,1,・・・N2−1と数えられるN2個の列とを含み、N1とN2は、1より大きな正の整数である索引配列Iを記憶するための手段と、
データのフレームを受け取り、該データのフレームの要素を、複数の記憶場所の各々へ記憶するための手段と、
フレーム要素の対応する場所を示す値を、配列Iの行ごとの連続した位置に記憶するための手段と、
jは配列IおよびI1の行を通じての索引であり、kは配列IおよびI1の列を通じての索引であり、αjおよびβjは、各行jについて予め決定された整数であり、Pは少なくともN2に等しい整数であり、各αjは、Pに対して互いに素の数であるとして、
I1(j,k)=I(j,(αj・k + βj)modP)
にしたがって、配列Iの順序を変えて、配列I1とし、それによって、配列I1によって索引付けされながらデータのフレームが効果的に順序を変えられる順序変更手段とを含む装置。 - 前記順序を変えた索引配列I1にしたがって、前記記憶した要素の順序を変えるための手段をさらに含む請求項22に記載のインターリーブ装置。
- フレーム要素を、配列I1の項目によって索引付けしながら、行ごと以外のやり方で出力するための手段を含む請求項22に記載のインターリーブ装置。
- フレーム要素を、配列I1の項目によって索引付けしながら、列ごとに出力するための手段を含む請求項24に記載のインターリーブ装置。
- N1とN2の積がフレームにおける要素の数よりも大きく、出力するための手段によって、フレームにおける要素の数までフレームが縮小される請求項22に記載のインターリーブ装置。
- データのフレームの要素をインターリーブするインターリーブ装置であって、
0,1,・・・N1−1と数えられるN1個の行と、0,1,・・・N2−1と数えられるN2個の列とを含み、N1とN2は、1より大きな正の整数である配列Dとして、複数の要素を含む、受け取ったデータのフレームを記憶するための入力メモリと、
jは配列DおよびD1の行を通じての索引であり、kは配列DおよびD1の列を通じての索引であり、αjおよびβjは、各行jについて予め決定された整数であり、Pは少なくともN2に等しい整数であり、各αjは、Pに対して互いに素の数であるとして、
D1(j,k)=D(j,(αj・k + βj)modP)
にしたがって、配列Dの順序を変えて、配列D1とするための、前記入力メモリへ結合されたプロセッサと、
前記プロセッサへ結合され、順序を変えた配列D1を記憶するように構成されたワーキング・メモリとを含む装置。 - 前記入力メモリが、配列Dの前記要素を第1の順序にしたがって記憶し、前記ワーキング・メモリが、配列D1の前記要素を第2の順序にしたがって出力する請求項27に記載のインターリーブ装置。
- 前記入力メモリが、配列Dの要素を行ごとに記憶し、前記ワーキング・メモリが、配列D1の要素を列ごとに出力する請求項28に記載のインターリーブ装置。
- 前記ワーキング・メモリが、N1とN2の積がフレームにおける要素の数よりも大きいときに、フレームにおける要素の数まで前記配列D1を縮小する請求項27に記載の方法。
- データのフレームの要素をインターリーブするインターリーブ装置であって、
0,1,・・・N1−1と数えられるN1個の行と、0,1,・・・N2−1と数えられるN2個の列とを含み、N1とN2は、1より大きな正の整数である索引配列Iを記憶し、また、受け取ったデータのフレームの要素を複数の記憶場所の各々へ記憶するためのメモリと、
フレーム要素の対応する場所を示す値を、配列Iの行ごとの連続した位置に記憶するための、前記メモリへ結合されたプロセッサであって、
また、jは配列IおよびI1の行を通じての索引であり、kは配列IおよびI1の列を通じての索引であり、αjおよびβjは、各行jについて予め決定された整数であり、Pは少なくともN2に等しい整数であり、各αjは、Pに対して互いに素の数であるとして、
I1(j,k)=I(j,(αj・k + βj)modP)
にしたがって、前記メモリにおいて記憶された、配列Iの順序を変えて、配列I1とし、それによって、配列I1によって索引付けされながらデータのフレームが効果的に順序を変えられるようにするためのプロセッサとを含む装置。 - 前記プロセッサが、前記順序を変えた索引配列I1にしたがって、前記記憶した要素の順序を変える請求項31に記載のインターリーブ装置。
- 前記メモリが、フレーム要素を、配列I1の項目によって索引付けしながら、行ごと以外のやり方で出力する請求項31に記載のインターリーブ装置。
- 前記メモリが、フレーム要素を、配列I1の項目によって索引付けしながら、列ごとに出力する請求項33に記載のインターリーブ装置。
- 前記メモリが、N1とN2の積がデータのフレームにおける要素の数よりも大きいときに、データのフレームにおける要素の数までデータのフレームを縮小する請求項31に記載のインターリーブ装置。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11539499P | 1999-01-11 | 1999-01-11 | |
US60/115,394 | 1999-01-11 | ||
US09/263,431 US6442728B1 (en) | 1999-01-11 | 1999-03-04 | Methods and apparatus for turbo code |
US09/263,431 | 1999-03-04 | ||
PCT/IB2000/000031 WO2000042709A1 (en) | 1999-01-11 | 2000-01-11 | Block interleaving for turbo coding |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009264021A Division JP4955049B2 (ja) | 1999-01-11 | 2009-11-19 | ターボ符号化のためのブロック・インターリーブ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002535867A JP2002535867A (ja) | 2002-10-22 |
JP4511050B2 true JP4511050B2 (ja) | 2010-07-28 |
Family
ID=26813148
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000594200A Expired - Fee Related JP4511050B2 (ja) | 1999-01-11 | 2000-01-11 | ターボ符号化のためのブロック・インターリーブ |
JP2009264021A Expired - Fee Related JP4955049B2 (ja) | 1999-01-11 | 2009-11-19 | ターボ符号化のためのブロック・インターリーブ |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009264021A Expired - Fee Related JP4955049B2 (ja) | 1999-01-11 | 2009-11-19 | ターボ符号化のためのブロック・インターリーブ |
Country Status (10)
Country | Link |
---|---|
US (1) | US6442728B1 (ja) |
EP (1) | EP1145444B1 (ja) |
JP (2) | JP4511050B2 (ja) |
CN (1) | CN1252936C (ja) |
BR (1) | BRPI0007468B1 (ja) |
CA (1) | CA2360340C (ja) |
DE (1) | DE60016561T2 (ja) |
HK (2) | HK1040012B (ja) |
MX (1) | MXPA01007021A (ja) |
WO (1) | WO2000042709A1 (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2266283C (en) * | 1999-03-19 | 2006-07-11 | Wen Tong | Data interleaver and method of interleaving data |
FR2807895B1 (fr) * | 2000-04-18 | 2002-06-07 | Canon Kk | Procedes et dispositifs de codage et de decodage et systemes les mettant en oeuvre |
US6670898B1 (en) * | 2000-08-24 | 2003-12-30 | Tioga Technologies, Ltd. | Efficient method and apparatus for interleaving and de-interleaving data |
US7000169B2 (en) * | 2000-09-20 | 2006-02-14 | Lsi Logic Corporation | Turbo decoding |
US7340664B2 (en) * | 2000-09-20 | 2008-03-04 | Lsi Logic Corporation | Single engine turbo decoder with single frame size buffer for interleaving/deinterleaving |
KR100393608B1 (ko) | 2000-09-29 | 2003-08-09 | 삼성전자주식회사 | 유.엠.티.에스시스템내 터보부호화기의 내부 인터리버 및인터리빙 수행 방법 |
JP3624874B2 (ja) * | 2001-11-19 | 2005-03-02 | 日本電気株式会社 | インターリービング順序発生器、インターリーバ、ターボエンコーダ、及びターボデコーダ |
JP3669433B2 (ja) * | 2001-12-25 | 2005-07-06 | ソニー株式会社 | インターリーブ装置及びインターリーブ方法、符号化装置及び符号化方法、並びに復号装置及び復号方法 |
GB2400776A (en) * | 2003-04-14 | 2004-10-20 | Modem Art Ltd | method of using an algebraic interleaver for turbo encoding/decoding |
CN1655488B (zh) * | 2004-02-11 | 2010-12-15 | 诺基亚西门子通信系统技术(北京)有限公司 | 一种无线通信系统中增长交织时间的方法 |
GB2415336B (en) * | 2004-06-18 | 2006-11-08 | Toshiba Res Europ Ltd | Bit interleaver for a mimo system |
FR2880483A1 (fr) * | 2004-12-31 | 2006-07-07 | France Telecom | Procede et dispositif d'entrelacement |
US7512863B2 (en) * | 2005-10-12 | 2009-03-31 | Qualcomm Corporation | Turbo code interleaver for low frame error rate |
US8082479B2 (en) * | 2006-02-02 | 2011-12-20 | Qualcomm Incorporated | Methods and apparatus for generating permutations |
US8345794B2 (en) * | 2008-04-29 | 2013-01-01 | Qualcomm Incorporated | Encoded control channel information interleaving |
CN109150200B (zh) | 2017-06-27 | 2021-10-22 | 华为技术有限公司 | 一种信道交织的方法和装置 |
CN112994835A (zh) * | 2019-12-02 | 2021-06-18 | 中国科学院上海高等研究院 | 一种块交织处理方法及系统 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4394642A (en) | 1981-09-21 | 1983-07-19 | Sperry Corporation | Apparatus for interleaving and de-interleaving data |
FR2706054B1 (fr) | 1993-06-02 | 1995-07-13 | Alcatel Mobile Comm France | Procédé d'entrelacement d'une séquence d'éléments de données, et dispositif d'entrelacement correspondant. |
EP2302808B1 (en) * | 1995-02-01 | 2013-06-05 | Sony Corporation | Multi-channel transmission with interleaving through in-place addressing of RAM memory |
-
1999
- 1999-03-04 US US09/263,431 patent/US6442728B1/en not_active Expired - Lifetime
-
2000
- 2000-01-11 DE DE60016561T patent/DE60016561T2/de not_active Expired - Lifetime
- 2000-01-11 WO PCT/IB2000/000031 patent/WO2000042709A1/en active Search and Examination
- 2000-01-11 BR BRPI0007468-3A patent/BRPI0007468B1/pt active IP Right Grant
- 2000-01-11 MX MXPA01007021A patent/MXPA01007021A/es active IP Right Grant
- 2000-01-11 CN CNB008040273A patent/CN1252936C/zh not_active Expired - Lifetime
- 2000-01-11 CA CA002360340A patent/CA2360340C/en not_active Expired - Lifetime
- 2000-01-11 EP EP00900090A patent/EP1145444B1/en not_active Expired - Lifetime
- 2000-01-11 JP JP2000594200A patent/JP4511050B2/ja not_active Expired - Fee Related
-
2002
- 2002-02-28 HK HK02101552.6A patent/HK1040012B/zh not_active IP Right Cessation
-
2007
- 2007-03-08 HK HK07102555.6A patent/HK1095673A1/xx not_active IP Right Cessation
-
2009
- 2009-11-19 JP JP2009264021A patent/JP4955049B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1341295A (zh) | 2002-03-20 |
CA2360340C (en) | 2007-05-01 |
EP1145444A1 (en) | 2001-10-17 |
JP4955049B2 (ja) | 2012-06-20 |
DE60016561T2 (de) | 2005-04-07 |
CA2360340A1 (en) | 2000-07-20 |
DE60016561D1 (de) | 2005-01-13 |
HK1040012A1 (en) | 2002-05-17 |
BRPI0007468B1 (pt) | 2015-08-25 |
BR0007468A (pt) | 2001-10-30 |
US6442728B1 (en) | 2002-08-27 |
HK1095673A1 (en) | 2007-05-11 |
JP2010093832A (ja) | 2010-04-22 |
EP1145444B1 (en) | 2004-12-08 |
HK1040012B (zh) | 2005-06-30 |
MXPA01007021A (es) | 2002-08-30 |
WO2000042709A1 (en) | 2000-07-20 |
JP2002535867A (ja) | 2002-10-22 |
CN1252936C (zh) | 2006-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4955049B2 (ja) | ターボ符号化のためのブロック・インターリーブ | |
JP4383672B2 (ja) | 第3世代の符号分割多重アクセスのためのターボコード・インターリーバ | |
US5592492A (en) | Convolutional interleaving/de-interleaving method and apparatus for data transmission | |
KR100526512B1 (ko) | 이동 통신시스템의 직렬 쇄상 컨볼루션 부호화를 위한 인터리빙장치 및 방법 | |
US5764649A (en) | Efficient address generation for convolutional interleaving using a minimal amount of memory | |
JP3814146B2 (ja) | 通信システムのインターリービング/デインターリービング装置及び方法 | |
US6854077B2 (en) | Apparatus and method for providing turbo code interleaving in a communications system | |
EP1160988B1 (en) | Turbo decoder and interleave / de-interleave apparatus | |
AU759580B2 (en) | 2-dimensional interleaving apparatus and method | |
US7210076B2 (en) | Interleaving order generator, interleaver, turbo encoder, and turbo decoder | |
JP4309586B2 (ja) | ターボ符号のための改良型インターリーバ | |
JP4298175B2 (ja) | ターボ符号のための行内並べ替え | |
JP4422906B2 (ja) | コ・セット分割を用いたインタリーバ | |
WO2000038333A1 (en) | Interleaving/deinterleaving device and method for communication system | |
EP1303052B1 (en) | Interleaver pattern modification | |
WO2004002046A2 (en) | Method of interleaving/deinterleaving in a communication system | |
CN100466479C (zh) | 用于透平编码的方法和系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090519 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090818 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090825 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091019 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20091026 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100406 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100506 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4511050 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |