JP4422906B2 - コ・セット分割を用いたインタリーバ - Google Patents

コ・セット分割を用いたインタリーバ Download PDF

Info

Publication number
JP4422906B2
JP4422906B2 JP2000573006A JP2000573006A JP4422906B2 JP 4422906 B2 JP4422906 B2 JP 4422906B2 JP 2000573006 A JP2000573006 A JP 2000573006A JP 2000573006 A JP2000573006 A JP 2000573006A JP 4422906 B2 JP4422906 B2 JP 4422906B2
Authority
JP
Japan
Prior art keywords
elements
array
block
reordering
sets
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000573006A
Other languages
English (en)
Other versions
JP2002526966A (ja
Inventor
リ・ビン
トン・ウェン
キュイ・ジアン
ワン・ルイ・アール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nortel Networks Ltd
Original Assignee
Nortel Networks Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nortel Networks Ltd filed Critical Nortel Networks Ltd
Publication of JP2002526966A publication Critical patent/JP2002526966A/ja
Application granted granted Critical
Publication of JP4422906B2 publication Critical patent/JP4422906B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2735—Interleaver using powers of a primitive element, e.g. Galois field [GF] interleaver
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2742—Irregular interleaver wherein the permutation pattern is not obtained by a computation rule, e.g. interleaver based on random generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2771—Internal interleaver for turbo codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は通信システムに関し、とくに、コード変調を行うインタリーバに関する。
【０００２】
【従来の技術】
通信路の符号化、すなわち符号化変調によって、モデムおよび無線通信システムのような電子的通信システムのビット誤り率（BER）が改善されることが知られている。ターボ符号化変調は、加法的ガウシアンホワイトノイズ（additive Gaussian white noise, AWGN）、あるいはフェージング（fading）で特徴づけられる「確率的誤差」通信路（random-error channels）に対して、実用的であり、電力効率がよく、かつ帯域幅効率のよい方法であることが証明されている。例えば、これらの確率的誤差通信路は、符号分割多重アクセス（Code Division Multiple Access, CDMA）環境に見ることができる。
【０００３】
ターボ符号における重要な技術革新は、第２の符号化器への入力前に元のデータフレームの順序変更を行う、インタリーバである。従来の並行連結ターボ符号化器（parallel concatenated Turbo Encoder）が図１に示されている。ターボ符号化器には、２つの構成要素の符号化器１０２と１０４、および１台のインタリーバ１０６が含まれる。スイッチ１０８は、所望の比率（ratio）（例えば、Ｒ＝１／２）を保つために、符号化器１０２および１０４の各々からのビットを一つおきに間引く（puncture）ことができる。構成要素の符号化器の構造と動作、および比率の選択についてはよく知られていることであるので、本明細書においてはさらに詳しくは解説されない。しかしながら、とくに小ブロック・サイズのターボ符号に対して、インタリーバの構造は未解決の問題である。
【０００４】
現在は、もしＣＤＭＡ通信路のような加法的ガウシアン・ホワイトノイズ通信路において、データフレームサイズが無限大になるならば、従来の「ランダム・インタリーバ（random interleaver）」が最善であると考えられている。しかしながら、有限サイズのデータフレーム（すなわちターボ符号）用の最善のインタリーバはまだ決定されていない。
【０００５】
【発明が解決しようとする課題】
したがって、有限サイズのデータフレーム（すなわちターボ符号）用のインタリーバを設計する必要性が存在する。それ故、有限サイズのデータフレーム用のインタリーバを提供することは、本発明の一つの利点である。また、予め定められたサイズのフレーム用に最適化されたインタリーバを提供することは、本発明のもう一つの利点である。
【０００６】
【課題を解決するための手段】
本発明の一形態によると、Ｎ個のデータ要素を含んだブロックを順序変更する方法が提供される。ここで、Ｎは１よりも大きい正の整数ｎで割り切れる１よりも大きい正の整数である。この方法は、ブロックをそれぞれＮ／ｎのサイズをもつｎ個のコ・セット（co-sets）に分割すること、各コ・セットを順序変更すること、および順序変更されたコ・セットの要素を予め定められた順序で結合することによって順序変更されたブロックを作り出すこと、を含む。
【０００７】
本発明の一形態によると、前記ブロックにおける相対的位置が共通の（Ｎ ｍｏｄｕｌｏ（ｎ））の値を持つ要素をｎ個のコ・セットの各々に割り当てることによって、前記ブロックをｎ個のコ・セットに分割するためのシステムと方法が提供される。
【０００８】
本発明は、一形態において、各々のコ・セットを代数的インタリーバ（algebraic interleaver）において順序変更し、コ・セットのサイズに適合されたブロックを作ること、およびコ・セット分割を行うこと、およびインタリーブを数回行うことを提供する。本発明は、一形態において、コ・セットに従ってｍ−シーケンスを生成することによって各コ・セットを順序変更することを提供する。
【０００９】
本発明のまたもう一つの形態によると、Ｎ個のシステム・ビット（system bits）から成るストリームからターボ符号を生成するシステムおよび方法が提供される。ここで、Ｎは１よりも大きい正の整数ｎで割り切れる１よりも大きい正の整数である。この方法は、第１の符号化器においてＮ個のシステム・ビットを符号化しＮ個のターボ・ビット（Turbo bits）から成る第１のストリームを生成すること、Ｎ個のシステム・ビットから成るストリームをそれぞれＮ／ｎのサイズを持ったｎ個のコ・セットに分割すること、各コ・セットを順序変更すること、順序変更された前記コ・セットを予め定められた順序で結合することにより、Ｎ個のシステム・ビットから成る、順序変更されたストリームを作ること、第２の符号化器においてＮ個の順序変更されたシステム・ビットを符号化し、Ｎ個のターボ・ビットから成る第２のストリームを生成すること、および、Ｎ個のターボ・ビットから成る第１のストリームと第２のストリームを予め定められた順序で結合すること、を含む。
【００１０】
本発明は、一形態において、前記ブロックにおける相対的位置が共通の（Ｎ ｍｏｄｕｌｏ（ｎ））の値を持つ要素をｎ個のコ・セットの各々に割り当てることによって、Ｎ個のシステム・ビットから成るストリームをｎ個のコ・セットに分割すること、およびコ・セット分割とインタリービングを数回適用することを提供する。
【００１１】
本発明は、一形態において、システム・ビットのストリームからターボ・ビットのストリームを二つ生成すること、および、システム・ビットのターボ・ビットに対する予め定められた比率を保つために、Ｎ個のターボ・ビットからなる二つのストリームの間引きを行う（puncture）ことを提供する。
【００１２】
次に、本発明の代表的な実施形態を説明する。しかし、当業者には、様々な部分修正、追加、削除が、本請求項の意図あるいは範囲から逸脱することなくなされ得ることは、明らかであろう。
【００１３】
【発明の実施の形態】
本発明は、従来のターボ符号のパフォーマンスを改善するインタリーバを開示する。本発明の一つの実施形態は、集合分割による写像の概念を利用することによって、より小さなサイズのインタリーバを基にした任意のサイズの代数的インタリーバを構築するためのアルゴリズムを採用する。この技術は、代数的インタリーバのパラメータ表示（parameterization）、および選択された基準に基づくインタリーバの最適化を可能にする。
【００１４】
上記の実施形態は、並列連結ターボ符号の間引きによって生じるパリティ・ビットの損失を補償する。コ・セット分割された代数的インタリーバを採用することによって、間引きされたターボ符号（とくにＲ＝１／２に対して）のパフォーマンスは改善される。本発明は、ソフトウェア、あるいはハードウェア（すなわち特定用途向けＩＣ（ＡＳＩＣ）、プログラム可能論理アレイ（ＰＬＡ）、あるいは適する他のすべての論理装置）の形で実現可能である。
【００１５】
本明細書では、インタリーバの一実施形態が、ターボ符号、およびｃｄｍａ２０００に関して解説されるが、当業者は、これらのインタリーバはまた、今日のＣＤＭＡのような他のシステムにおいても使用でき、かつ他の符号を用いても使用できることを理解するであろう。
【００１６】
コ・セット分割に基づく代数的インタリーバの構築
本インタリーバの仕組みは決定性代数構造に基づいている。それは、ブロックをより小さなコ・セット・サブ・ブロックに分割し、より小サイズの代数的インタリーバを用いてコ・セットをインタリーブすることよって、任意のサイズのブロックをインタリーブすることのできる代数的インタリーバを設計するために、コ・セット分割のアイデアを採用している。次に、インタリーブされたコ・セットからの要素は、元のブロックのインタリーブド・バージョンを作るために、あらかじめ定められた順序で結合される。
【００１７】
本実施形態においては、コ・セット分割は、ｎ個のコ・セットの各々に、法ｎの計算（a modulo-n calculation）の同じ剰余を共有するブロックの要素を割り当てることによって、達成される。
【００１８】
例えば、表１のように識別される１２個の要素を含むブロックは、表２を含む２個のコ・セット、あるいは、表３を含む３個のコ・セット、あるいは、表４を含む４個のコ・セットに分割することができる。（ブロックはまた、それぞれ２個の要素をもつ６個のコ・セットに分割することもできるが、２個の要素をもつコ・セットを順序変更してもおそらく実際上役に立たないであろう。）
【００１９】
【表１】
Figure 0004422906
【表２】
Figure 0004422906
【表３】
Figure 0004422906
【表４】
Figure 0004422906
【００２０】
これより、要素１から４８として識別される４８個のデータ要素をもつブロックのインタリービングの一例について詳しく考察される。ブロックは、一方は要素１から４８のうち法２の剰余（modulo-2 residue）が０であるもの（すなわち、２４個の「偶数番号の」要素２、４、６、．．．４８）を含み、もう一方は要素１から４８のうち法２の剰余が１であるもの（すなわち、２４個の「奇数番号の」要素１、３、５、．．．４７）を含むような、２個のコ・セットに分割される。この解説では、これらの２個のブロックは、偶数ブロックおよび奇数ブロックと呼ばれる。当業者は、コ・セットの数を２に選んだことは例示のためであり、限定的なものではないことを理解するであろう。２個のブロックはそれぞれ、行毎に、かつ列毎に順序変更される。
【００２１】
２４個の要素をもったブロックはそれぞれ、４行６列のアレイ―すなわち、Ｎ１を４と選び、したがってＮ２を６と選んだ、Ｎ１ｘＮ２のアレイ―として扱われる。当業者は、これらの数は例示のためのものであり、他の数が選ばれ得ることを理解するであろう。次に、素数Ｐ１およびＰ２が選ばれる。Ｐ１はＮ１よりも大きい素数である。Ｐ１はＮ１よりも大きい素数で最も小さいものであることが望ましい。しかし、もしそれよりも大きな素数が選ばれても本方法は機能を果たす。したがって、Ｐ１に対して５の値が選ばれる。なぜなら、５が４（Ｎ１の値）よりも大きくて最も小さい素数であるからである。同様に、Ｐ２に対して７の値が選ばれる。なぜなら、７が６（Ｎ２の値）よりも大きくて最も小さい素数であるからである。次に、α１、α２、β１およびβ２の値が選ばれる。α１およびα２の値はそれぞれ、従来の方法で得られるＰ１およびＰ２の初期根（initial roots）である。β１およびβ２は、表５の範囲より最善の結果の得られる値が選ばれる。本例では、α１＝２、α２＝３、β１＝１およびβ２＝３である。
【００２２】
【表５】
Figure 0004422906
【００２３】
インタリーブされるブロックは行ごとにＮ１行Ｎ２列のアレイに読み込まれる。したがって、偶数ブロックは、表６のように読み込まれる。
【００２４】
【表６】
Figure 0004422906
【００２５】
次に、行索引Irow(n)が次の表の規則に従って順序変更される。
【表７】
Figure 0004422906
【００２６】
したがって、本例の行１、２、３および４に対して、Irowの値は次の表のようになる。
【表８】
Figure 0004422906
【００２７】
すると、元の行１は行４に、元の行２は行３に、などとなり、次の表のアレイを生成する。
【表９】
Figure 0004422906
【００２８】
次に、列索引Icol(n)は次の表の規則に従って順序変更される。
【表１０】
Figure 0004422906
【００２９】
したがって、本例の列１、２、３、４、５および６に対して、Icolの値は次の表のようになる。
【表１１】
Figure 0004422906
【００３０】
すると、先の列１は列４に、先の列２は列５に、などとなり、次の表のアレイを生成する。
【表１２】
Figure 0004422906
【００３１】
次に、β１行（１行）だけ行の循環移動が行われ、次の表のアレイを得る。
【表１３】
Figure 0004422906
【００３２】
次に、β２列（３列）だけ列の循環移動が行われ、次の表のアレイを得る。
【表１４】
Figure 0004422906
【００３３】
インタリーブされた偶数ブロックを列毎に読み出すと、次のインタリーバ出力索引（output index）が生成される。
38, 14, 02, 26, 40, 16, 04, 28, 48, 24, 12, 36, 42, 18, 06, 30, 46, 22, 10, 34, 44, 20, 08, 32

【００３４】
類似の処理が、奇数ブロック（考察中の４８個の要素から成るブロックの２４個の奇数要素）をインタリーブするために行われる。インタリーブされたコ・セットは予め定められた順序に従って再結合される。扱うのが数学的に便利でないサイズのブロックは、順序変更を行うために便利なサイズに埋められる場合がある。埋めた個所は順序変更後に捨てられる。例えば、４５個の要素から成るブロックは、本例におけるように順序変更を受ける前に、余分の要素４６、４７および４８を加えられ、順序変更後は要素４６、４７および４８は捨てられる場合がある。
【００３５】
このように、特有のサイズ（ここでは２４）を持つ基本的な代数的インタリーバ組み立てブロックにパラメータが与えられる。パラメータはπ｛α１，α２，β１，β２｝のように表される場合がある。ここで、πはインタリーバ・ブロックを意味しており、根｛α１，α２｝、およびシフト｛β１，β２｝は、代数的インタリーバに指定されている異なる最適化規準に逆らって選択され、組み立てブロックサイズに対する最適値に変更されることができる。
【００３６】
このようなコ・セット・インタリーバを用いたターボ符号化器の一例が図２に示されている。この例においては、入力シーケンスは、一方は入力シーケンスの偶数番号のビットから成り、もう一方は奇数番号のビットから成る、２個のコ・セットに分けられる。要素２０４および２０６は、それらに送られてくる要素を一つおきに通す分別器（decimator）である。分別器２０４および２０６の一方のみへの経路上にある単位遅延器２０２と連動すると、これは、奇数のシステム・ビットのシーケンス（１、３、．．．）から成るコ・セットをインタリーバ組み立てブロック２１０に通し、偶数のシステム・ビットのシーケンスから成るコ・セットをインタリーバ組み立てブロック２０８に通す結果となる。当業者には、他のビット通過制御の方法を用いることもできることが明らかである。
【００３７】
スイッチ１０８および２１２の開始位置は図２において示される位置に初期化されている。次に、それらは図２のターボ符号化器を通るビットの流れに同期して切り替わる（toggle）。したがって、スイッチ２１２は符号化器１０４への入力のために、インタリーバ２１０から出力される第１の要素、インタリーバ２０８から出力される第１の要素、インタリーバ２１０から出力される第２の要素、などの要素から成る単一のブロックを再構成する。もしスイッチ１０８がなければ、図２の機器構成は比率Ｒ＝１／３をもつビット・ストリーム（１個のシステム・ビット入力毎に１個のシステム・ビットと２個のターボ・ビットの出力）を出力する。スイッチ１０８は、出力が比率Ｒ＝１／２を持つように、符号化器１０２および１０４の各々からのターボ・ビットを一つ置きに間引く。
【００３８】
代数的インタリーバ組み立てブロック（コ・セット）はＮ０＝Ｎ／２のサイズを持つように選ばれている。ここで、Ｎはインタリーブされるブロックのサイズである。Ｎ０の値にＮ／２を用いる選択は設計上の選択である。当業者には、他の組み立てブロックサイズも可能であることが明らかである。次に、各々のブロックに、Ｎ１ ｘＮ２＝Ｎ０なる行数Ｎ１、および列数Ｎ２が割り当てられる。第１の組み立てブロックのために選ばれるパラメータは｛α１，α２，０，０｝であり、第２の組み立てブロックのために選ばれるパラメータは｛α３，α４，β１，β２｝である。パラメータ表示された（parameterized）インタリーバは、ターボ符号パフォーマンスに関して適切な値でもって最適化することができる。テーブル１は、ｃｄｍａ２０００において指定されたターボ符号用に決定された最適化パラメータセットを示している。
【００３９】
【表１５】
Figure 0004422906
【００４０】
本発明の代替実施例においては、コ・セット分割が２回以上行われる。上記の例では、偶数コ・セットの列１，２，３，４，５および６は列４，５，１，３，２および６に順序変更されたが、それからさらにコ・セット分割を行うことが可能である。つまり、新しい第１、第３および第５の列を１個のコ・セットとして、そして新しい第２、第４および第６の列をもう１個のコ・セットとして捉え、それによって次の表に示す２個のコ・セットを生成する。
【００４１】
【表１６】
Figure 0004422906
【００４２】
次に、これらはそれぞれ上の例と同様に行と列の循環移動を受ける。本発明の他の実施例においては、行と列の移動数が各々異なる値を用いる場合がある。すなわち、βの値は行と独立（row-independent）であるか、あるいは列と独立（column-independent）であるか、あるいはその両方であってもよい。
【００４３】
ターボ符号ビットの損失のない間引きされたターボ符号
本発明のコ・セット数を２としてコ・セット分割を行うことから得られる付加的利点は、特定の比率Ｒを得るために（図２のスイッチ１０８により）間引きを行うことによって、個々のシステム・ビットに対応したターボ・ビットを両方とも削除してしまうことがないことである。図３は、図１の従来のターボ符号化器について、Ｓ１からＳ５で示される５個のシステム・ビットを示し、システム・ビットＳ２を例に取ると、それに対応するターボ符号ビットＴ１２およびＴ２２は、間引きによって両方とも失われることを示している（仮定されたインタリーブド・ビットの順序の場合）。それらのビット・ストリームの一方は他方に対してインタリーブされているので、このようなことが起きないとは保証できない。目的地において復号化するときに、システム・ビット２が正確に翻訳される可能性が減少する。
【００４４】
入力シーケンスが偶数シーケンスと奇数シーケンスに分割され、インタリービングがそれぞれのシーケンス上で別々に行われ、その後にシーケンスが再結合される本発明にしたがうと、各システム・ビットは、間引きの後もそれに対応するターボ符号ビットを保持する。
【００４５】
さらに、単一の擬似ランダムシーケンス発生器（例えば、ｍ−シーケンス、 Ｍ−シーケンス, ＧＯＬＤシーケンス、Ｋａｓａｍｉシーケンス等）がインタリーバ組み立てブロックとして用いることができる。すなわち、図４において示されるように、２個のｍ−シーケンス発生器４０８および４１０がコ・セット分割のためのインタリーバを成すように組み合わされる。
【００４６】
このように、本発明は、有限サイズのフレームを符号化するためのターボ符号化器における使用のために有利なインタリービングを提供することが理解されるであろう。当業者は、図２および４に示される機器構成がコ・セット分割を持つターボ符号化器を提供することを理解するであろう。
【００４７】
上記の構成および前述の動作のシーケンスにおいて、本発明の範囲から逸脱することなく、変更が加え得ることは理解されるであろう。したがって、上記の記述、および添付図に含まれる事項はすべて、限定的な意味のものではなく、例証として解釈されるべきものであると意図されている。
【図面の簡単な説明】
【図１】従来の並行連結ターボ符号化器のブロック図。
【図２】本発明による代数的コ・セット・インタリーバを用いた並行連結ターボ符号化器のブロック図。
【図３】図１の従来のターボ符号化器における間引きのために生じるデータ損失を示す図。
【図４】本発明によるコ・セット・インタリーバとしてｍ−シーケンスを用いた並行連結ターボ符号化器のブロック図。
【符号の説明】
１０２ 符号化器
１０４ 符号化器
１０６ インタリーバ
２０２ 単位遅延器
２０４ 分別器
２０６ 分別器
２０８ インタリーバ
２１０ インタリーバ
４０８ ｍ−シーケンス発生器
４１０ ｍ−シーケンス発生器

Claims (24)

  1. データ要素のブロックを順序変更する方法であり、
    前記ブロックを複数のコ・セットに分割することと、
    各コ・セットを順序変更することと、
    前記順序変更されたコ・セットの要素を予め定められた順序で結合することによって順序変更されたブロックを作ること、を含み、
    前記各コ・セットを順序変更するステップが、
    Ｎ １ ｘＮ ２ はＮ／ｎに等しく、Ｎは前記ブロックにおけるエレメント数であり、ｎはコ・セット数であるものとして、各コ・セットを行毎にＮ １ 行とＮ ２ 列を持つアレイに読み込むことと、
    素数Ｐ １ ＜Ｎ １ 、およびＰ ２ ＜Ｎ ２ を選ぶことと、
    Ｐ １ およびＰ ２ の根としてα １ およびα ２ を決定することと、
    β １ およびβ ２ の値を選択することと、
    α １ およびβ １ の関数として前記アレイの行索引を順序変更することと、
    α ２ およびβ ２ の関数として前記アレイの列索引を順序変更することと、
    前記アレイをβ １ 行循環移動することと、
    前記アレイをβ ２ 列循環移動することと、
    前記アレイから各コ・セットを列毎に読み出すこと、
    を含む方法。
  2. Ｎは１よりも大きい正の整数であり、１よりも大きい正の整数ｎで割り切れる数であるとして、前記ブロックがＮ個のデータ要素を含み、前記ブロックをコ・セットに分割するステップがｎ個のコ・セットの各々に、前記ブロックにおける相対位置が共通の（Ｎ ｍｏｄｕｌｏ（ｎ））の値を持つ要素を割り当てることを含む、請求項１に記載の方法。
  3. ｎの値が２であり、それによって第１のコ・セットは前記ブロックの全ての奇数番号の要素を含み、第２のコ・セットは前記ブロックの全ての偶数番号の要素を含む、請求項２に記載の方法。
  4. 前記各コ・セットを順序変更するステップが各コ・セットにしたがってｍ−シーケンスを生成することを含む請求項１に記載の方法。
  5. システム要素のストリームからターボ符号を作成する方法であり、
    第１の符号化器において前記システム要素を符号化して第１のターボ要素のストリームを作成することと、
    システム要素の前記ストリームを複数のコ・セットに分割することと、
    各コ・セットを順序変更することと、
    前記順序変更されたコ・セットを予め定められた順序で結合することによって順序変更されたシステム要素のストリームを作ることと、
    第２の符号化器において前記順序変更されたシステム要素のストリームを符号化して第２のターボ要素のストリームを作成することと、
    前記第１と第２のターボ要素のストリームを予め定められた順序で結合すること、を含み、
    前記各コ・セットを順序変更するステップが、
    Ｎ １ ｘＮ ２ はＮ／ｎに等しく、Ｎは前記ブロックにおけるエレメント数であり、ｎはコ・セット数であるものとして、各コ・セットを行毎にＮ １ 行とＮ ２ 列を持つアレイに読み込むことと、
    素数Ｐ １ ＜Ｎ １ 、およびＰ ２ ＜Ｎ ２ を選ぶことと、
    Ｐ １ およびＰ ２ の根としてα １ およびα ２ を決定することと、
    β １ およびβ ２ の値を選択することと、
    α １ およびβ １ の関数として前記アレイの行索引を順序変更することと、
    α ２ およびβ ２ の関数として前記アレイの列索引を順序変更することと、
    前記アレイをβ １ 行循環移動することと、
    前記アレイをβ ２ 列循環移動することと、
    前記アレイから各コ・セットを列毎に読み出すことと、
    を含む方法。
  6. Ｎは前記システム要素のストリーム内の要素の数であるとして、前記システム要素のストリームをコ・セットに分割する前記ステップが、ｎ個のコ・セットの各々に、システム要素の前記ストリームにおける相対位置が共通の（Ｎ ｍｏｄｕｌｏ（ｎ））の値を持つ要素を割り当てることを含む、請求項５に記載の方法。
  7. Ｎ個のターボ要素の前記第１と第２のストリームの前記結合が、システム要素のターボ要素に対する予め定められた比率を維持するために、ターボ要素の前記第１と第２のストリームの間引きを行うことを含む、請求項５に記載の方法。
  8. 前記予め定められた比率が１／２であり、かつｎの値が２であり、それによって前記ターボ符号が各システム要素に対応する要素を少なくとも一つ含む、請求項７に記載の方法。
  9. データ要素のブロックを順序変更する装置であり、
    前記ブロックを複数のコ・セットに分割する手段と、
    各コ・セットを順序変更する手段と、
    前記順序変更されたコ・セットの要素を予め定められた順序で結合することによって順序変更されたブロックを作る手段と、
    を含み、
    前記各コ・セットを順序変更する前記手段が、
    Ｎ １ ｘＮ ２ はＮ／ｎに等しく、Ｎは前記ブロックにおけるエレメント数であり、ｎはコ・セット数であるものとして、各コ・セットを行毎にＮ １ 行とＮ ２ 列を持つアレイに読み込む手段と、
    素数Ｐ １ ＜Ｎ １ 、およびＰ ２ ＜Ｎ ２ を選ぶ手段と、
    Ｐ １ およびＰ ２ の根としてα １ およびα ２ を決定する手段と、
    β １ およびβ ２ の値を選択する手段と、
    α １ およびβ １ の関数として前記アレイの行索引を順序変更する手段と、
    α ２ およびβ ２ の関数として前記アレイの列索引を順序変更する手段と、
    前記アレイをβ １ 行循環移動する手段と、
    前記アレイをβ ２ 列循環移動する手段と、
    前記アレイから各コ・セットを列毎に読み出す手段と、
    を含む装置。
  10. Ｎは１よりも大きい正の整数であり、１よりも大きい正の整数ｎで割り切れる数であるとして、前記ブロックがＮ個のデータ要素を含み、前記ブロックをコ・セットに分割する手段によってｎ個のコ・セットの各々に、前記ブロックにおける相対位置が共通の（Ｎ ｍｏｄｕｌｏ（ｎ））の値を持つ要素が割り当てられる、請求項９に記載の装置。
  11. ｎの値が２であり、それによって第１のコ・セットは前記ブロックの全ての奇数番号の要素を含み、第２のコ・セットは前記ブロックの全ての偶数番号の要素を含む、請求項１０に記載の装置。
  12. 各コ・セットを順序変更する手段が各コ・セットにしたがってｍ−シーケンスを生成する手段を含む請求項９に記載の装置。
  13. システム要素のストリームからターボ符号を作成する装置であり、
    前記システム要素を符号化して第１のターボ要素のストリームを作成する手段と、
    システム要素の前記ストリームを複数のコ・セットに分割する手段と、
    各コ・セットを順序変更する手段と、
    前記順序変更されたコ・セットを予め定められた順序で結合することによって順序変更されたシステム要素のストリームを作る手段と、
    前記順序変更されたシステム要素を符号化して第２のターボ要素のストリームを作成する手段と、
    前記第１と第２のターボ要素のストリームを予め定められた順序で結合する手段と、を含み、
    前記各コ・セットを順序変更する前記手段が、
    Ｎ １ ｘＮ ２ はＮ／ｎに等しく、Ｎは前記ブロックにおけるエレメント数であり、ｎはコ・セット数であるものとして、各コ・セットを行毎にＮ １ 行とＮ ２ 列を持つアレイに読み込む手段と、
    素数Ｐ １ ＜Ｎ １ 、およびＰ ２ ＜Ｎ ２ を選ぶ手段と、
    Ｐ １ およびＰ ２ の根としてα １ およびα ２ を決定する手段と、
    β １ およびβ ２ の値を選択する手段と、
    α １ およびβ １ の関数として前記アレイの行索引を順序変更する手段と、
    α ２ およびβ ２ の関数として前記アレイの列索引を順序変更する手段と、
    前記アレイをβ １ 行循環移動する手段と、
    前記アレイをβ ２ 列循環移動する手段と、
    前記アレイから各コ・セットを列毎に読み出す手段と、
    を含む装置。
  14. Ｎは前記システム要素のストリーム内の要素の数であるとして、前記システム要素のストリームをコ・セットに分割する前記手段が、ｎ個のコ・セットの各々に、システム要素の前記ストリームにおける相対位置が共通の（Ｎ ｍｏｄｕｌｏ（ｎ））の値を持つ要素を割り当てることを含む、請求項１３に記載の装置。
  15. Ｎ個のターボ要素の前記第１と第２のストリームを結合する前記手段が、システム要素のターボ要素に対する予め定められた比率を維持するために、ターボ要素の前記第１と第２のストリームの間引きを行う、請求項１３に記載の装置。
  16. 前記予め定められた比率が１／２でありかつｎの値が２であり、それによって前記ターボ符号が各システム要素に対応する要素を少なくとも一つ含む、請求項１５に記載の装置。
  17. データ要素のブロックを順序変更するシステムであり、
    前記ブロックを複数のコ・セットに分割するための分割ロジック（logic）と、
    それぞれのコ・セットを順序変更するための順序変更ロジックと、
    前記順序変更されたコ・セットの要素を予め定められた順序で結合することによって順序変更されたブロックを作るための結合ロジックと、を含み、
    前記順序変更ロジックが、
    Ｎ １ ｘＮ ２ はＮ／ｎに等しく、Ｎは前記ブロックにおけるエレメント数であり、ｎはコ・セット数であるものとして、各コ・セットを行毎にＮ １ 行とＮ ２ 列を持つアレイに格納する読み込みロジックと、
    素数Ｐ １ ＜Ｎ １ 、およびＰ ２ ＜Ｎ ２ を選び、
    Ｐ １ およびＰ ２ の根としてα １ およびα ２ の決定を行い、
    β １ およびβ ２ の値の選択を行う、
    よう設計された算術ロジックと、
    α １ およびβ １ の関数として前記アレイの行索引の順序変更を行い、
    α ２ およびβ ２ の関数として前記アレイの列索引の順序変更を行い、
    前記アレイのβ １ 行循環移動を行い、
    前記アレイのβ ２ 列循環移動を行い、
    前記アレイから各コ・セットを列毎に読み出す、
    よう設計されたデータ操作ロジックと、
    を含むシステム。
  18. Ｎは１よりも大きい正の整数であり、１よりも大きい正の整数ｎで割り切れる数であるとして、前記ブロックがＮ個のデータ要素を含み、前記分割ロジックがｎ個のコ・セットの各々に、前記ブロックにおける相対位置が共通の（Ｎ ｍｏｄｕｌｏ（ｎ））の値を持つ要素を割り当てる、請求項１７に記載のシステム。
  19. ｎの値が２であり、それによって第１のコ・セットは前記ブロックの全ての奇数番号の要素を含み、第２のコ・セットは前記ブロックの全ての偶数番号の要素を含む、請求項１８に記載のシステム。
  20. 前記順序変更ロジックが、各コ・セットにしたがってｍ−シーケンスを生成することを含む請求項１７に記載のシステム。
  21. システム要素のストリームからターボ符号を作成するためのシステムであり、
    前記システム要素を符号化して第１のターボ要素のストリームを作成するための第１の符号化器と、
    システム要素の前記ストリームを複数のコ・セットに分割するように設計された分割ロジックと、
    各コ・セットを順序変更するように設計された順序変更ロジックと、
    前記順序変更されたコ・セットを予め定められた順序で結合することによって順序変更されたシステム要素のストリームを作る、第１の結合ロジックと、
    前記順序変更されたシステム要素を符号化して第２のターボ要素のストリームを作成する第２の符号化器と、
    前記第１と第２のターボ要素のストリームを予め定められた順序で結合する第２の結合ロジックとを含み、
    前記順序変更ロジックが、
    Ｎ １ ｘＮ ２ はＮ／ｎに等しく、Ｎは前記ブロックにおけるエレメント数であり、ｎはコ・セット数であるものとして、各コ・セットを行毎にＮ １ 行とＮ ２ 列を持つアレイに格納する読み込みロジックと、
    素数Ｐ １ ＜Ｎ １ 、およびＰ ２ ＜Ｎ ２ を選び、
    Ｐ １ およびＰ ２ の根としてα １ およびα ２ の決定を行い、
    β １ およびβ ２ の値の選択を行う
    よう設計された算術ロジックと、
    α １ およびβ １ の関数として前記アレイの行索引の順序変更を行い、
    α ２ およびβ ２ の関数として前記アレイの列索引の順序変更を行い、
    前記アレイのβ １ 行循環移動を行い、
    前記アレイのβ ２ 列循環移動を行い、
    前記アレイから各コ・セットを列毎に読み出す、
    よう設計されたデータ操作ロジックと、
    を含むシステム。
  22. Ｎは前記システム要素のストリーム内の要素の数であるとして、前記分割ロジックが、ｎ個のコ・セットの各々に、システム要素の前記ストリームにおける相対位置が共通の（Ｎ ｍｏｄｕｌｏ（ｎ））の値を持つ要素を割り当てる、請求項２１に記載のシステム。
  23. 前記第２の結合ロジックが、システム要素のターボ要素に対する予め定められた比率を維持するために、ターボ要素の前記第１と第２のストリームの間引きを行う、請求項２１に記載のシステム。
  24. 前記予め定められた比率が１／２でありかつｎの値が２であり、それによって前記ターボ符号が各システム要素に対応する要素を少なくとも一つ含む、請求項２３に記載のシステム。
JP2000573006A 1998-09-29 1999-09-29 コ・セット分割を用いたインタリーバ Expired - Lifetime JP4422906B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10225098P 1998-09-29 1998-09-29
US60/102,250 1998-09-29
PCT/IB1999/001594 WO2000019618A1 (en) 1998-09-29 1999-09-29 Interleaver using co-set partitioning

Publications (2)

Publication Number Publication Date
JP2002526966A JP2002526966A (ja) 2002-08-20
JP4422906B2 true JP4422906B2 (ja) 2010-03-03

Family

ID=22288911

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000573006A Expired - Lifetime JP4422906B2 (ja) 1998-09-29 1999-09-29 コ・セット分割を用いたインタリーバ

Country Status (10)

Country Link
US (1) US6427214B1 (ja)
EP (1) EP1118160B1 (ja)
JP (1) JP4422906B2 (ja)
CN (1) CN100588125C (ja)
BR (1) BR9912531B1 (ja)
CA (1) CA2337914C (ja)
DE (1) DE69907705T2 (ja)
HK (1) HK1038996B (ja)
MX (1) MXPA01002363A (ja)
WO (1) WO2000019618A1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1169778B1 (de) * 1999-03-19 2005-05-18 Siemens Aktiengesellschaft Datenübertragung mit verschachtelung und anschliessender ratenanpassung durch punktierung oder wiederholung
DE50004650D1 (de) * 1999-04-07 2004-01-15 Siemens Ag Verfahren zur kanalcodierung
CA2550761C (en) * 1999-07-08 2009-05-26 Nortel Networks Limited Puncturing of convolutional codes
WO2001043310A2 (en) * 1999-12-03 2001-06-14 Broadcom Corporation Embedded training sequences for carrier acquisition and tracking
US6697990B2 (en) * 1999-12-15 2004-02-24 Hughes Electronics Corporation Interleaver design for parsed parallel concatenated codes
US6480125B2 (en) 2000-06-09 2002-11-12 Seagate Technology Llc Method and apparatus for efficient encoding of large data words at high code rates
US7242726B2 (en) * 2000-09-12 2007-07-10 Broadcom Corporation Parallel concatenated code with soft-in soft-out interactive turbo decoder
KR100361033B1 (ko) * 2001-01-16 2003-01-24 한국과학기술원 비균일 반복부호를 바탕으로 한 터보부호를 쓰는다중반송파 직접수열 부호분할 다중접속 시스템
FR2819955B1 (fr) * 2001-01-23 2003-05-16 Canon Kk Procedes de turbocodage et turbodecodage (4,2), et systemes pour leur mise en oeuvre
US7068701B2 (en) * 2001-04-16 2006-06-27 Motorola, Inc. Data transmission and reception within a spread-spectrum communication system
EP1337045A1 (en) * 2002-02-18 2003-08-20 Siemens Aktiengesellschaft Method for interleaving and deinterleaving a digital signal and application of these methods
AU2002252944A1 (en) * 2002-04-05 2003-10-27 Linkair Communications, Inc. A coding method and apparatus involves the concatenation of turbo product code and time-space block code
US7509556B2 (en) 2003-11-20 2009-03-24 Seagate Technology Llc Method and apparatus for combining output of different type interleavers based on an input data sequence to obtain a combined output
US7551697B1 (en) 2004-10-01 2009-06-23 Rockwell Collins, Inc. Reduced complexity soft-output noncoherent continuous phase demodulator systems
US7281174B1 (en) 2004-10-01 2007-10-09 Rockwell Collins, Inc. Diversity code combining scheme for turbo coded systems
KR101131323B1 (ko) * 2004-11-30 2012-04-04 삼성전자주식회사 이동통신 시스템에서 채널 인터리빙 장치 및 방법
US7409606B2 (en) * 2005-08-31 2008-08-05 Motorola, Inc. Method and system for interleaving in a parallel turbo decoder
US7925956B2 (en) * 2006-10-03 2011-04-12 Motorola Mobility, Inc. Method and apparatus for encoding and decoding data
US8356232B2 (en) * 2006-10-06 2013-01-15 Motorola Mobility Llc Method and apparatus for encoding and decoding data
US7949926B2 (en) * 2006-11-30 2011-05-24 Motorola Mobility, Inc. Method and apparatus for encoding and decoding data
US8266508B2 (en) 2007-06-08 2012-09-11 Telefonaktiebolaget L M Ericsson (Publ) Computational efficient convolutional coding with rate matching
FR3091093A1 (fr) * 2018-12-20 2020-06-26 Orange Procédé de génération d’un signal mettant en œuvre un turbo-codeur, dispositif et programme d’ordinateur correspondants.

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4394642A (en) * 1981-09-21 1983-07-19 Sperry Corporation Apparatus for interleaving and de-interleaving data
US5133061A (en) 1987-10-29 1992-07-21 International Business Machines Corporation Mechanism for improving the randomization of cache accesses utilizing abit-matrix multiplication permutation of cache addresses
US5111389A (en) * 1987-10-29 1992-05-05 International Business Machines Corporation Aperiodic mapping system using power-of-two stride access to interleaved devices
US5276826A (en) * 1988-01-04 1994-01-04 Hewlett-Packard Company Apparatus for transforming addresses to provide pseudo-random access to memory modules
US4918600A (en) * 1988-08-01 1990-04-17 Board Of Regents, University Of Texas System Dynamic address mapping for conflict-free vector access
US5377340A (en) * 1991-06-18 1994-12-27 Hewlett-Packard Company Method and apparatus for memory interleaving using an improved hashing scheme
JPH06216882A (ja) * 1993-01-19 1994-08-05 Matsushita Electric Ind Co Ltd 誤り訂正送信装置及び受信装置
US5721745A (en) 1996-04-19 1998-02-24 General Electric Company Parallel concatenated tail-biting convolutional code and decoder therefor
US6023783A (en) * 1996-05-15 2000-02-08 California Institute Of Technology Hybrid concatenated codes and iterative decoding
DE69837077T2 (de) 1997-12-30 2007-06-21 Canon K.K. Verschachteler für Turbo-Kodierer

Also Published As

Publication number Publication date
CA2337914A1 (en) 2000-04-06
WO2000019618A1 (en) 2000-04-06
CN100588125C (zh) 2010-02-03
JP2002526966A (ja) 2002-08-20
CA2337914C (en) 2006-05-23
EP1118160A1 (en) 2001-07-25
BR9912531B1 (pt) 2012-10-02
HK1038996B (zh) 2003-08-15
CN1321364A (zh) 2001-11-07
DE69907705D1 (de) 2003-06-12
EP1118160B1 (en) 2003-05-07
HK1038996A1 (en) 2002-04-04
BR9912531A (pt) 2001-05-02
US6427214B1 (en) 2002-07-30
DE69907705T2 (de) 2003-11-06
MXPA01002363A (es) 2003-07-14

Similar Documents

Publication Publication Date Title
JP4422906B2 (ja) コ・セット分割を用いたインタリーバ
JP3746426B2 (ja) ターボ復号装置
KR100724921B1 (ko) 통신시스템에서 부호 생성 및 복호 장치 및 방법
JP4955049B2 (ja) ターボ符号化のためのブロック・インターリーブ
KR100438448B1 (ko) 통신시스템에서 부호 생성장치 및 방법
JP4383672B2 (ja) 第３世代の符号分割多重アクセスのためのターボコード・インターリーバ
KR100770902B1 (ko) 고속 무선 데이터 시스템을 위한 가변 부호율의 오류 정정부호 생성 및 복호 장치 및 방법
JP5457535B2 (ja) 通信システムのためのレートマッチングおよびチャネル・インターリービング
KR100526512B1 (ko) 이동 통신시스템의 직렬 쇄상 컨볼루션 부호화를 위한 인터리빙장치 및 방법
AU759580B2 (en) 2-dimensional interleaving apparatus and method
JP2004519160A5 (ja)
JP4309586B2 (ja) ターボ符号のための改良型インターリーバ
JP2003179528A (ja) インタリーバ・パターンの修正
JP3837023B2 (ja) ターボ符号のためのハイブリッドインタリーバー
KR101493999B1 (ko) 선형 부호 생성 장치 및 방법
KR20040037624A (ko) 인터리빙된 데이터 열의 디인터리빙 방법 및 장치
Sharma et al. Three-Dimensional Interleaver for Improving Forward Error Correction in Next-Generation Wireless Networks
KR100362557B1 (ko) 이차원 인터리빙 장치 및 방법
JP4058065B2 (ja) ターボ復号装置並びにターボ復号装置に用いられるメモリ及びデコーダ並びにターボ復号装置をそなえた移動通信システム用受信側装置
JP2008136212A (ja) 改良されたｕｍｔｓベースのインターリービングに基づく連結ジグザグ符号のための符号器および復号器
KR20030082699A (ko) 골든 시퀀스를 이용한 터보 내부 인터리빙 방법 및 그 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090324

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090622

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091207

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4422906

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131211

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term