JP2002535867A - ターボ符号化のためのブロック・インターリーブ - Google Patents

Abstract

(57)【要約】 インターリーブ装置は、サイズＮの到着するデータフレームを受け取る。インターリーブ装置は、Ｎ_１ Ｘ Ｎ_２の索引配列Ｉによってフレームの要素を索引付けする。つぎに，インターリーブ装置は、索引配列の行の順序を変えることによって効果的にデータを配列しなおす（データの順序を変える）。（ｊによって索引付けされる）各行の（ｋによって索引付けされる）列の順序を変えるために、インターリーブ装置は、式Ｉ（ｊ，ｋ）＝Ｉ（ｊ，（α_ｊ・ｋ + β_ｊ）ｍｏｄＰ）を使用する。Ｐは少なくともＮ_２に等しく、β_ｊは各行ごとに変わってもよい定数であり、各α_ｊはＰに対して素の数である。順序変更の後、インターリーブ装置は、受け取ったのとは異なる順序でデータを出力する（たとえば、行ごとに順次受け取り、列ごとに順次出力する）。

Description

【発明の詳細な説明】

【０００１】 本発明は全般に通信システムに関し、より詳細には、符号変調を行なうための
インターリーブに関する。

【０００２】 符号化変調として知られる、通信チャネルを符号化する技術は、モデムや無線
通信システムなどの電子通信システムのビットエラーレイト（ＢＥＲ）を改善す
ることが分かっている。加法的白色ガウス雑音（ＡＷＧＮ）またはフェーディン
グを特徴とする「ランダムエラー」チャネルに対して、ターボ符号化変調は、実
際的でパワー効率がよくバンド幅効率のよい変調方法であることが判明している
。このようなランダムエラー・チャネルは、たとえば、符号分割多重接続（ＣＤ
ＭＡ）環境において見られる。ＣＤＭＡ環境の容量は、実働の信号対ノイズ比に
よるので、性能が改善されれば、容量がより大きくなる。

【０００３】 ターボ符号化装置を非常に有効なものとする性質は、当初の受信または送信デ
ータフレームが第２の符号化装置に入力される前に、その順序を変えるインター
リーブ装置である。順序を変えることは、一つまたは複数のランダム化アルゴリ
ズムに基いて信号の部分をランダム化することによって完成される。順序を変え
たデータフレームを当初のデータフレームと組み合わせると、ＡＷＧＮおよびフ
ェーディング・チャネルにおいて低ＢＥＲを達成することが示された。インター
リーブ・プロセスはデータの多様性を増加し、変調されたシンボルが伝送中に変
化しても、該エラーは、復号装置中のエラー修正アルゴリズムを使用して回復可
能となるようにする。

【０００４】 従来のインターリーブ装置は、伝送すべき信号点を収集し、配列に組み立てる
。ここで、配列は、行ごとに順次埋められる。所定の数の信号点が組み立てられ
ると、送信用に配列の列を順次読み取ることによって、インターリーブ装置は空
にされる。結果として、当初の信号点の流れにおいて互いに近接していた、配列
の同一行の複数の信号点は、配列の行の数に等しい信号点の数だけ離れる。理想
的には、列と行の数は、伝送後に相互に依存する信号点がチャネルに対するエラ
ーバーストの予想長さよりも離れるように選択される。

【０００５】 非均一インターリーブによって、データの「最大拡散」および出力シーケンス
の「最大無秩序」が達成される。二つのコンボリューション符号化装置によって
導入された冗長度は、ターボ符号化装置の出力順序においてより均一に拡散され
る。最小距離は、均一インターリーブに対するよりも、ずっと高い値へ増加され
る。非均一インターリーブに対して常に問題となるのは、十分な「非均一性」を
達成し、実時間要求を伴う応用に対する使用を限定する遅延補償を最小としなが
ら、非均一インターリーブをどのようにして実用的に実現するかである。

【０００６】 効果的なインターリーブ装置を見つけることは、第三世代ＣＤＭＡ標準作業に
おける最新の主題である。フレームサイズが無限に近づくにつれて、最も効果的
なインターリーブ装置はランダムなインターリーブ装置であることが確定し、一
般に合意されている。しかしながら、有限のフレームサイズに対しては、最も効
果的なインターリーブ装置についての判断は、なお議論の余地がある。

【０００７】 したがって、有限のフレームサイズに対して非均一性を改善する、符号をイン
ターリーブするシステムおよび方法に対する要望が存在する。

【０００８】 また、実現するのが比較的簡単な、上記の符号をインターリーブするシステム
および方法に対する要望も存在する。

【０００９】 このように、有限のフレームサイズに対して非均一性を改善する、符号をイン
ターリーブするシステムおよび方法を提供することが本発明の目的である。

【００１０】 実現するのが比較的簡単な、符号をインターリーブするシステムおよび方法を
提供することも本発明の目的である。

【００１１】 本発明の上記の目的および他の目的は、以下の説明から当業者に明らかである
。

【００１２】 上記の目的および他の目的は、予め決められたサイズを有し、部分からなるデ
ータフレームをインターリーブする本発明によって達成される。本発明の一実施
形態は、これらのデータフレームをインターリーブするインターリーブ装置を含
む。インターリーブ装置は、受け取ったデータフレームを、行と列に編成された
配列として記憶するように構成された入力メモリと、入力メモリへ接続され、式 Ｄ_１（ｊ，ｋ）＝Ｄ（ｊ，（α_ｊ・ｋ + β_ｊ）ｍｏｄＰ） にしたがって、受け取ったデータの順序を変えるプロセッサと、プロセッサと電
気的に通信し、データフレームの順序を変えたものを記憶するように構成された
ワーキング・メモリとを含む。上記の式の要素は以下のとおりである。Ｄはデー
タフレームであり、ｊおよびｋは、データフレームにおいて、それぞれ、行およ
び列に対する索引であり、αおよびβは、現在の行にしたがって選択された定数
の組であり、Ｐと各α_ｊとは、互いに素の数である。（「互いに素の数」は,１
以外の公約数を持たない一組の数を意味する。互いに素の数のメンバーは，それ
自身，素数である必要はない。）

【００１３】 本発明の別の実施形態は，データフレームを記憶し，Ｎ_１とＮ_２との積は少な
くともＮに等しいとして，Ｎ_１ Ｘ Ｎ_２の索引配列Ｉによってデータフレーム
を索引付けする方法を含む。索引配列の要素は，データフレームの要素の位置を
示す。データフレーム要素は，任意の都合のよい方法で記憶されてよく，配列と
して編成される必要はない。本方法は，Ｉは索引配列であり、ｊおよびｋは、索
引配列において、それぞれ、行および列に対する索引であり、αおよびβは、現
在の行にしたがって選択された定数の組であり、Ｐと各α_ｊとは、互いに素の数
であるとして、 Ｉ（ｊ，ｋ）＝Ｉ（ｊ，（α_ｊ・ｋ + β_ｊ）ｍｏｄＰ） にしたがって、配列Ｉの順序を変えるステップをさらに含む。順序を変えた索引
配列Ｉによって索引付けされるので、データフレームの順序は効果的に変えられ
る。

【００１４】 さらに，本発明の別の実施形態は，データフレームを記憶し，Ｎ_１とＮ_２との
積は少なくともＮに等しいとして，Ｎ_１ Ｘ Ｎ_２の索引配列Ｉを記憶するため
の記憶装置を含むインターリーブ装置を含む。索引配列の要素は，データフレー
ムの要素の位置を示す。データフレーム要素は，任意の都合のよい方法で記憶さ
れてよく，配列として編成される必要はない。インターリーブ装置は，Ｉは索引
配列であり、ｊおよびｋは、索引配列において、それぞれ、行および列に対する
索引であり、αおよびβは、現在の行にしたがって選択された定数の組であり、
Ｐと各α_ｊとは、互いに素の数であるとして、 Ｉ（ｊ，ｋ）＝Ｉ（ｊ，（α_ｊ・ｋ + β_ｊ）ｍｏｄＰ） にしたがって、配列Ｉの順序を変える順序変更装置をさらに含む。順序を変えた
索引配列Ｉによって索引付けされるので、データフレームの順序は効果的に変え
られる。

【００１５】 本発明は，明らかにされた実施形態および実施例と関連して以下に説明される
。しかしながら，本発明の範囲からはずれることなく，種々の変更，追加および
削除をない得ることは当業者に明白である。

【００１６】 本発明は図面と関連付けて、例示的な実施形態の以下の詳細な説明を参照する
ことによってより明白に理解される。

【００１７】 図１は従来のターボ符号化装置を示す。図示のように、従来のターボ符号化装
置は、２台の符号化装置２０とインターリーブ装置１００とを含む。本発明によ
るインターリーブ装置１００は、サイズＮの到着データフレームを受け取る。こ
こで、Ｎは、ビットの数、バイトの数、またはフレームがそれへ分割される他の
部分の数であり、これらはフレーム要素とみなされる。インターリーブ装置１０
０は、Ｎ個のフレーム要素を、行のような一組のデータへ分離する。つぎに、イ
ンターリーブ装置は、各組（行）のデータを擬似ランダムに配置しなおす（順序
を変える）。インターリーブ装置１００は、種々の組のデータを配置しなおすた
めに種々の方法を使用することができる。しかしながら、当業者は、発明の範囲
からはずれることなく、一つまたは複数の組について、一つまたは複数の方法を
利用しなおすことができる。各組のデータの順序を変えた後に、インターリーブ
装置は、受け取ったのとは異なる順序でデータを出力する。

【００１８】 インターリーブ装置１００は、Ｎ_１ｘＮ_２＝ＮであるサイズＮ_１ｘＮ_２の配列
の形でデータフレーム１１０を記憶することができる。図３に示した例は、フレ
ーム要素００（ＦＥ００）からＦＥ１７（Ｎ＝１８）と表示された、１８個の要
素を備えるデータフレーム１１０を記憶するための６列（Ｎ_２＝６）の３行（Ｎ _１ ＝３）を備える配列３５０を示す。本例は好ましい方法であるが、本発明にし
たがって一つまたは複数のより小さなファイルが操作され、より小さなファイル
の各々からの結果が後で組み合わされるように、配列が、Ｎ_１ｘＮ_２はＮの部分
であるように設計されてもよい。

【００１９】 本発明にしたがって配列３５０の順序を変えるために、配列３５０の各行ｊは
、以下の式にしたがって各行の列ｋの順序を変えるように、個別に操作される。

【００２０】 Ｄ_１（ｊ，ｋ）＝Ｄ（ｊ，（α・ｋ + β）ｍｏｄＰ） ここで、ｊおよびｋは、それぞれ、配列３５０における行および列の索引であり
、Ｐは、Ｎ_２以上の数であり、αｊとＰとは互いに素の数（一方または双方は、
素数でなくてもよいが、唯一の公約数が１である）であり、βｊは定数であり、
各行に関連した値である。

【００２１】 全ての行のデータの順序を変えると、新しい配列が列ごとに読み出される。ま
た、行の順序を変えると、（必要ではないが）データを出力する前に列によって
グループ化されたデータの順序を変えることもできる。行と列の双方の順序を変
える場合には、行、列または双方の順序を、本発明にしたがって変えることがで
きる。たとえば、行索引ｊの２進表現中のビットの位置を変えることによって、
配列の行の位置を変えることもできる。（たとえば、４行の配列において、この
機構の下に、第２行と第３行との位置が変わる。）行と列の両方ではなく、いず
れかを、別の方法にしたがって順序を変えることもできる。列ごとにデータを記
憶し、列におけるデータの各組の順序を変え、結果を行ごとに読み出すように、
本発明の範囲からはずれずに本システムを構成しなおすことができることは、当
業者は理解する。

【００２２】 上述のインターリーブの方法は、整数論に基いており、ソフトウェアまたはハ
ードウェアまたは双方（すなわち、特定用途向け集積回路（ＡＳＩＣ）、プログ
ラマブル論理配列（ＰＬＡ）、または他の適当な論理装置）によって実現される
。また、単一の擬似ランダム系列発生装置（すなわち、ｍ系列、Ｍ系列、Ｇｏｌ
ｄ系列、Ｋａｓａｍｉ系列など）をインターリブ装置として使用することができ
る。

【００２３】 図３に示した例では、Ｐとして選択された値は６であり、全３行に対してαの
値は５であり、３行のそれぞれに対してβの値は、１,２および３である。（こ
れらの数字は単に例示的なものである。別の順序変えの結果を達成するために、
他の数字を選ぶことができる。）上述のように、αの値（５）は、それぞれ、Ｐ
の値（６）に対して互いに素の数である。

【００２４】 配列Ｄ３５０の行０を配列Ｄ_１３６０の行０へ順序を変えるために、指定した
値によって指定した式を以下の様に計算する。

【００２５】 Ｄ_１（０，０） ＝Ｄ（０，（５・０ + １）ｍｏｄ６） ＝Ｄ（０，（１）ｍｏｄ６） ＝Ｄ（０，1） ＝ＦＥ０１ Ｄ_１（０，１） ＝Ｄ（０，（５・１ + １）ｍｏｄ６） ＝Ｄ（０，（６）ｍｏｄ６） ＝Ｄ（０，０） ＝ＦＥ００ Ｄ_１（０，２） ＝Ｄ（０，（５・２ + １）ｍｏｄ６） ＝Ｄ（０，（１１）ｍｏｄ６） ＝Ｄ（０，５） ＝ＦＥ０５ Ｄ_１（０，３） ＝Ｄ（０，（５・３ + １）ｍｏｄ６） ＝Ｄ（０，（１６）ｍｏｄ６） ＝Ｄ（０，４） ＝ＦＥ０４ Ｄ_１（０，４） ＝Ｄ（０，（５・４ + １）ｍｏｄ６） ＝Ｄ（０，（２１）ｍｏｄ６） ＝Ｄ（０，３） ＝ＦＥ０３ Ｄ_１（０，５） ＝Ｄ（０，（５・５ + １）ｍｏｄ６） ＝Ｄ（０，（２６）ｍｏｄ６） ＝Ｄ（０，２） ＝ＦＥ０２ したがって、行０は、ＦＥ０１,ＦＥ００,ＦＥ０５,ＦＥ０４,ＦＥ０３,ＦＥ０
２となる。

【００２６】 行１に対して式は、以下の様になる。 Ｄ_１（１，０） ＝Ｄ（１，（５・０ + ２）ｍｏｄ６） ＝Ｄ（１，（２）ｍｏｄ６） ＝Ｄ（１，２） ＝ＦＥ０８ Ｄ_１（１，１） ＝Ｄ（１，（５・１ + ２）ｍｏｄ６） ＝Ｄ（１，（７）ｍｏｄ６） ＝Ｄ（１，１） ＝ＦＥ０７ Ｄ_１（１，２） ＝Ｄ（１，（５・２ + ２）ｍｏｄ６） ＝Ｄ（１，（１２）ｍｏｄ６） ＝Ｄ（１，０） ＝ＦＥ０６ Ｄ_１（１，３） ＝Ｄ（１，（５・３ + ２）ｍｏｄ６） ＝Ｄ（１，（１７）ｍｏｄ６） ＝Ｄ（１，５） ＝ＦＥ１１ Ｄ_１（１，４） ＝Ｄ（１，（５・４ + ２）ｍｏｄ６） ＝Ｄ（１，（２２）ｍｏｄ６） ＝Ｄ（１，４） ＝ＦＥ１０ Ｄ_１（１，５） ＝Ｄ（１，（５・５ + ２）ｍｏｄ６） ＝Ｄ（１，（２７）ｍｏｄ６） ＝Ｄ（１，３） ＝ＦＥ０９ このように、行１はＦＥ０８,ＦＥ０７,ＦＥ０６,ＦＥ１１,ＦＥ１０,ＦＥ０９
となる。

【００２７】 行２に対して、式は以下の様になる。 Ｄ_１（２，０） ＝Ｄ（２，（５・０ + ３）ｍｏｄ６） ＝Ｄ（２，（３）ｍｏｄ６） ＝Ｄ（２，３） ＝ＦＥ１５ Ｄ_１（２，１） ＝Ｄ（２，（５・１ + ３）ｍｏｄ６） ＝Ｄ（２，（８）ｍｏｄ６） ＝Ｄ（２，２） ＝ＦＥ１４ Ｄ_１（２，２） ＝Ｄ（２，（５・２ + ３）ｍｏｄ６） ＝Ｄ（２，（１３）ｍｏｄ６） ＝Ｄ（２，１） ＝ＦＥ１３ Ｄ_１（２，３） ＝Ｄ（２，（５・３ + ３）ｍｏｄ６） ＝Ｄ（２，（１８）ｍｏｄ６） ＝Ｄ（２，０） ＝ＦＥ１２ Ｄ_１（２，４） ＝Ｄ（２，（５・４ + ３）ｍｏｄ６） ＝Ｄ（２，（２３）ｍｏｄ６） ＝Ｄ（２，５） ＝ＦＥ１７ Ｄ_１（１，５） ＝Ｄ（２，（５・５ + ３）ｍｏｄ６） ＝Ｄ（２，（２８）ｍｏｄ６） ＝Ｄ（２，４） ＝ＦＥ１６ このように、行１はＦＥ１５,ＦＥ１４,ＦＥ１３,ＦＥ１２,ＦＥ１７,ＦＥ１６
となる。順序を変えたデータフレームは、図３に示す配列Ｄ_１３６０に含まれる
。配列を列ごとに出力すると、配列要素は、以下の順序で出力される。

【００２８】 １，８，１５，０，７，１４，５，６，１３，４，１１，１２，３，１０，１
７，２，９，１６

【００２９】 本発明の代替実施において、データフレーム１１０は、連続的な記憶場所へ、
配列またはマトリクスとしてではなく、記憶され、別個の索引配列がデータフレ
ームの要素を索引付けするために記憶され、索引配列は、本発明の式にしたがっ
て順序を変えられ、データフレームは、順序を変えられた索引配列によって索引
付けされて出力される。

【００３０】 図４は、長さが３２個の要素である記憶のブロック４００を示す。したがって
、開始の記憶場所からのオフセットは０から３１である。データフレーム１１０
は、本例では、２２個の要素の長さであり、要素ＦＥ００からＦＥ２２を含み、
ブロック４００内のオフセット場所００から２１を占める。ブロック４００のオ
フセット場所２２から３１は、不知の内容を含む。２２個の要素のフレーム長さ
は単に例示であり、他の長さを選択することができる。また、連続的な場所にフ
レーム要素を記憶することは例示的であり、非連続的な場所を使用することもで
きる。

【００３１】 図５は、記憶ブロック４００を索引付けするための索引配列Ｉ５５０を示す。
索引配列は、それぞれ８列の４行（Ｎ_１＝４、Ｎ_２＝８、Ｎ＝Ｎ_１・Ｎ_２＝３２
）として編成される。初期の内容は、図５に示されるように順次配列Ｉ５５０に
満たされる。このように順次初期化することは、データフレーム１１０を行ごと
に読み込むのと同様の効果をもたらす。

【００３２】 索引配列は、以下の式にしたがって順序を変えられる。 Ｉ_１（ｊ，ｋ）＝Ｉ（ｊ，（α_ｊ・ｋ + β_ｊ）ｍｏｄＰ） ここで、αは１，３，５，７であり、βは０，０，０，０であり、Ｐは８であ
る。

【００３３】 上述の数字は例示的なものであり、Ｐは少なくともＮ_２に等しく、αの各々の
値は選択されたＰの値に対して互いに素の数であるという条件が認められる限り
、他の数字を選択することができる。

【００３４】 上記の式を行２の列に適用すると、以下の様になる。 Ｉ_１（２，０） ＝Ｄ（２，（５・０）ｍｏｄ８） ＝Ｄ（２，（０）ｍｏｄ８） ＝Ｄ（２，０） ＝１６ Ｉ_１（２，１） ＝Ｄ（２，（５・１）ｍｏｄ８） ＝Ｄ（２，（５）ｍｏｄ８） ＝Ｄ（２，５） ＝２１ Ｉ_１（２，２） ＝Ｄ（２，（５・２）ｍｏｄ８） ＝Ｄ（２，（１０）ｍｏｄ８） ＝Ｄ（２，２） ＝１８ Ｉ_１（２，３） ＝Ｄ（２，（５・３）ｍｏｄ８） ＝Ｄ（２，（１５）ｍｏｄ８） ＝Ｄ（２，７） ＝２３ Ｉ_１（２，４） ＝Ｄ（２，（５・４）ｍｏｄ８） ＝Ｄ（２，（２０）ｍｏｄ８） ＝Ｄ（２，４） ＝２０ Ｉ_１（２，５） ＝Ｄ（２，（５・５）ｍｏｄ８） ＝Ｄ（２，（２５）ｍｏｄ８） ＝Ｄ（２，１） ＝１７ Ｉ_１（２，６） ＝Ｄ（２，（５・６）ｍｏｄ８） ＝Ｄ（２，（３０）ｍｏｄ８） ＝Ｄ（２，６） ＝２２ Ｉ_１（２，７） ＝Ｄ（２，（５・７）ｍｏｄ８） ＝Ｄ（２，（３５）ｍｏｄ８） ＝Ｄ（２，３） ＝１９ 行０，１および３に同等に上記の式を適用すると、図５に示される順序を変えた
索引配列Ｉ_１５６０が作成される。

【００３５】 データフレーム１１０は、記憶ブロック４００から読み出され、順序を変えた
索引配列Ｉ_１５６０に指定された順序で、列ごとに出力される。記憶場所は以下
のオフセット順序で出力される。

【００３６】 ０，８，１６，２４，１，１１，２１，３１，２，１４，１８，３０，３，９
，２３，２９，４，１２，２０，２８，５，１５，１７，２７，６，１０，２２
，２６，７，１３，１９，２５ しかし、例ではフレーム長さは２２個の要素であり、ブロック４００内のオフセ
ット場所２２から３１は、データフレームの部分ではないと仮定している。した
がって、データフレームを出力するときに、２２の長さまで縮小するか切り捨て
る。すなわち、２１より大きなオフセット場所は無視される。このように、デー
タフレームは以下の要素の順序で出力される。

【００３７】 ０，８，１６，１，１１，２１，２，１４，１８，３，９，４，１２，２０，
５，１５，１７，６，１０，７，１３，１９

【００３８】 本発明の一態様によれば、配列の行は、出力前に、たとえば、行索引ｊの２進
表現におけるビットを逆転させて、位置を変えてもよい。

【００３９】 本発明のインターリーブ装置１００を実現するのに多数の異なる方法がある。
図２は、インターリーブ装置１００がデータフレーム１１０を受け取り記憶する
ための入力メモリ３００を含む本発明の実施形態を示す。このメモリ３００は、
シフト・レジスタ、ＲＡＭなどを含んでもよい。また、インターリーブ装置１０
０は、ＲＡＭ，シフト・レジスタなどを含んでもよいワーキング・メモリ３１０
を含んでもよい。インターリーブ装置は、上記の式にしたがって実時間でＩ（ｊ
，ｋ）を処理するか、既に記憶された、Ｉ（ｊ，ｋ）の結果を含むテーブルへア
クセスするように構成されたプロセッサ３２０（たとえば、マイクロプロセッサ
、ＡＳＩＣなど）を含む。当業者は、メモリ３００とメモリ３１０は同一のメモ
リであっても、別個のメモリであってもよいことを理解できる。

【００４０】 Ｉ（ｊ，ｋ）を実時間で決定するには、索引配列の第１行の順序を変え、順序
を変えた索引に対応するバイトがワーキング・メモリへ記憶される。その後、次
の行の順序を変えて記憶し、全ての行の順序を変えて記憶するまで同様の処理を
行なう。複数の行の順序を変えることは順次行なっても、並列に行なってもよい
。

【００４１】 順序を変えたＩ（ｊ，ｋ）が実時間で決定されても、ルックアップによって決
定されても、データは多数の異なる方法でワーキング・メモリへ記憶され得る。
入力メモリから、順序を変えた索引配列と同じ順番でデータを選択し（すなわち
、入力メモリを順序変え機能によって索引付けし）、そのデータをワーキング・
メモリにおいて、連続した利用可能なメモリ場所へ配置することによって、記憶
することができる。入力メモリへ記憶された順序でバイトを選択し（すなわち、
ＦＩＦＯ、先入れ先出し）、ワーキング・メモリにおいて、順序を変えたＩ（ｊ
，ｋ）によって決定された場所へ直接そのバイトを記憶する（すなわち、ワーキ
ング・メモリを順序変え機能によって索引付けする）ことによって記憶してもよ
い。この処理が行われたら、データは、順序を変えた索引配列に基いて列ごとに
ワーキング・メモリから読み出される。上述のように、データをワーキング・メ
モリに記憶した後、異なる結果を達成するために、行よりも列に基いて、さらに
別の順序変えを行なうこともできる。

【００４２】 システムが十分に高速であれば、メモリの内の一つを除去し、データ要素を受
け取ると、実時間またはテーブル・ルックアップによって、順序変えした索引配
列に対応する順序で、ワーキング・メモリへ配置することもできる。

【００４３】 開示したインターリーブ装置は、既存のターボ符号構造に対応している。本イ
ンターリーブ装置は、システムを複雑にすることなく、優れた性能を提供する。

【００４４】 さらに、当業者は、インターリーブされたデータフレームを復号するためにイ
ンターリーブ解除装置を使用できることを理解する。ターボ符号を復号するのに
使用されるインターリーブ解除装置の構成は、従来技術でよく知られている。イ
ンターリーブ解除装置自体については、本明細書ではこれ以上説明しない。しか
しながら、実施形態に対応するインターリーブ解除装置は、上述の順序変えした
シーケンスを使用して構成することができる。

【００４５】 上述の実施形態は、ＣＤＭＡシステムで見られるようなターボ符号化装置であ
るが、本発明の実施はそれに限定されず、本発明は、任意の通信システムの任意
の型のインターリーブ装置およびインターリーブ解除装置に実施することができ
ることを当業者は理解する。

【００４６】 これまでの説明によって明らかになったことの中で、本発明は、上記の目的を
効率的に達成することが分かる。特に、本発明は、実施をできるだけ複雑にする
ことなく、有限長の符号をインターリーブする、改良された装置および方法を提
供する。

【００４７】 本発明の範囲からはずれることなく、上記の構成および上記の操作のシーケン
スを変更することができることが分かる。したがって、上記の説明に含まれ、ま
たは添付の図面に示された全ての事項は、限定の意味ではなく例示として解釈す
べきである。

【００４８】 また、特許請求の範囲は、本明細書で説明した本発明の包括的な特徴および特
定の特徴の全てをカバーし、本発明の範囲の全ての記述は、言語の問題として、
特許請求の範囲に含まれることが分かる。

【図面の簡単な説明】

【図１】従来のターボ符号化装置の図を示す。

【図２】図１に示したインターリーブ装置のブロック図を示す。

【図３】データフレームを含む配列とその配列の順序変更を示す。

【図４】連続的な記憶場所に記憶されたデータフレームを示す。

【図５】図４に示したデータフレームを索引付けするための索引配列とその
索引配列の順序変換を示す。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＢＲ，ＣＡ，Ｃ Ｎ，ＪＰ，ＭＸ (72)発明者 リ・ビン カナダ、ケー１ゼット、７エル１、オンタ リオ、オタワ、カーリング・アベニュー 1908−1316 (72)発明者 トン・ウェン カナダ、ケー２シー、３エル７、オンタリ オ、オタワ、キャッスル・ヒル・クレス ト、ナンバー903−1000 (72)発明者 ワン・ルイ・アール カナダ、ケー２シー、３エル７、オンタリ オ、オタワ、ダインズ・ロード 1204− 900 Ｆターム(参考） 5B001 AA13 AB03 AC02 AC05 AD06 5J065 AC02 AF04 AG06 AH06 AH07 AH19 5K014 AA01 FA16 GA02 GA04 HA00 HA10

Claims (35)

【特許請求の範囲】
1. 【請求項１】 データのフレームの要素をインターリーブする方法であって
   、 ０，１，・・・Ｎ_１−１と数えられるＮ_１個の行と、０，１，・・・Ｎ_２−１
   と数えられるＮ_２個の列とを含み、Ｎ_１とＮ_２は、１より大きな正の整数である
   配列Ｄとして、複数の要素を含むデータのフレームを記憶するステップと、 ｊは配列ＤおよびＤ_１の行を通じての索引であり、ｋは配列ＤおよびＤ_１の列
   を通じての索引であり、α_ｊおよびβ_ｊは、各行ｊについて予め決定された整数
   であり、Ｐは少なくともＮ_２に等しい整数であり、各α_ｊは、Ｐに対して互いに
   素の数であるとして、 Ｄ_１（ｊ，ｋ）＝Ｄ（ｊ，（α_ｊ・ｋ + β_ｊ）ｍｏｄＰ） にしたがって、配列Ｄの順序を変えて、配列Ｄ_１とするステップを含む方法。
2. 【請求項２】 配列Ｄの前記要素が第１の順序にしたがって記憶され、配列
   Ｄ_１の前記要素が第２の順序にしたがって出力される請求項１に記載の方法。
3. 【請求項３】 配列Ｄの要素が行ごとに記憶され、配列Ｄ_１の要素が列ごと
   に出力される請求項２に記載の方法。
4. 【請求項４】 配列Ｄ_１を出力するステップをさらに含み、Ｎ_１とＮ_２の積
   はフレームにおける要素の数よりも大きく、出力中に、フレームにおける要素の
   数までフレームが縮小される請求項１に記載の方法。
5. 【請求項５】 データのフレームの要素をインターリーブする方法であって
   、 ０，１，・・・Ｎ_１−１と数えられるＮ_１個の行と、０，１，・・・Ｎ_２−１
   と数えられるＮ_２個の列とを含み、Ｎ_１とＮ_２は、１より大きな正の整数である
   索引配列Ｉを作成し、記憶するステップと、 データのフレームの要素を、複数の記憶場所の各々へ記憶するステップと、 フレーム要素の対応する場所を示す値を、配列Ｉの行ごとの連続した位置に記
   憶するステップと、 ｊは配列ＩおよびＩ_１の行を通じての索引であり、ｋは配列ＩおよびＩ_１の列
   を通じての索引であり、α_ｊおよびβ_ｊは、各行ｊについて予め決定された整数
   であり、Ｐは少なくともＮ_２に等しい整数であり、各α_ｊは、Ｐに対して互いに
   素の数であるとして、 Ｉ_１（ｊ，ｋ）＝Ｉ（ｊ，（α_ｊ・ｋ + β_ｊ）ｍｏｄＰ） にしたがって、配列Ｉの順序を変えて、配列Ｉ_１とし、それによって、配列Ｉ_１ によって索引付けされながらデータのフレームが効果的に順序を変えられるステ
   ップと含む方法。
6. 【請求項６】 前記順序を変えた配列Ｉ_１にしたがって、前記記憶した要素
   の順序を変えるステップをさらに含む請求項５に記載の方法。
7. 【請求項７】 データのフレームの前記要素が、配列Ｉ_１の項目によって索
   引付けされながら、行ごと以外のやり方で出力される請求項５に記載の方法。
8. 【請求項８】 データのフレームの要素が、配列Ｉ_１の項目によって索引付
   けされながら、列ごとに出力される請求項７に記載の方法。
9. 【請求項９】 配列Ｉの順序を変えるステップの前に、配列Ｉの行の位置を
   変えるステップを含む請求項５に記載の方法。
10. 【請求項１０】 Ｎ_１は４に、Ｎ_２は８に、Ｐは８に等しく、α_ｊの値は、
    各行ごとに異なり、１，３，５および７からなるグループから選択される請求項
    ５に記載の方法。
11. 【請求項１１】 α_ｊの値は、ｊ＝０，１，２および３に対して、それぞれ
    、１，３，５および７である請求項１０に記載の方法。
12. 【請求項１２】 α_ｊの値は、ｊ＝０，１，２および３に対して、それぞれ
    、１，５，３および７である請求項１０に記載の方法。
13. 【請求項１３】 βの全ての値は０である請求項５に記載の方法。
14. 【請求項１４】 βの少なくとも二つの値が同じである請求項５に記載の方
    法。
15. 【請求項１５】 βの全ての値は０である請求項１１に記載の方法。
16. 【請求項１６】 βの全ての値は０である請求項１２に記載の方法。
17. 【請求項１７】 データのフレームを出力するステップをさらに含み、Ｎ_１ とＮ_２の積はデータのフレームにおける要素の数よりも大きく、出力中に、デー
    タのフレームにおける要素の数までデータのフレームが縮小される請求項５に記
    載の方法。
18. 【請求項１８】 データのフレームの要素をインターリーブするインターリ
    ーブ装置であって、 ０，１，・・・Ｎ_１−１と数えられるＮ_１個の行と、０，１，・・・Ｎ_２−１
    と数えられるＮ_２個の列とを含み、Ｎ_１とＮ_２は、１より大きな正の整数である
    配列Ｄとして、複数の要素を含むデータのフレームを記憶する記憶手段と、 ｊは配列ＤおよびＤ_１の行を通じての索引であり、ｋは配列ＤおよびＤ_１の列
    を通じての索引であり、α_ｊおよびβ_ｊは、各行ｊについて予め決定された整数
    であり、Ｐは少なくともＮ_２に等しい整数であり、各α_ｊは、Ｐに対して互いに
    素の数であるとして、 Ｄ_１（ｊ，ｋ）＝Ｄ（ｊ，（α_ｊ・ｋ + β_ｊ）ｍｏｄＰ） にしたがって、配列Ｄの順序を変えて、配列Ｄ_１とする順序変更手段とを含む装
    置。
19. 【請求項１９】 配列Ｄの前記要素を第１の順序にしたがって記憶するため
    の手段と、配列Ｄ_１の前記要素を第２の順序にしたがって出力するための手段と
    を含む請求項１８に記載のインターリーブ装置。
20. 【請求項２０】 配列Ｄの前記要素を記憶するための前記手段が行ごとに記
    憶し、配列Ｄ_１の要素を出力するための前記段が列ごとに出力する請求項１９に
    記載のインターリーブ装置。
21. 【請求項２１】 前記配列Ｄ_１を出力し、Ｎ_１とＮ_２の積がフレームにおけ
    る要素の数よりも大きいときに、フレームにおける要素の数まで前記配列Ｄ_１を
    縮小するための手段を含む請求項１８に記載の方法。
22. 【請求項２２】 データのフレームの要素をインターリーブするインターリ
    ーブ装置であって、 ０，１，・・・Ｎ_１−１と数えられるＮ_１個の行と、０，１，・・・Ｎ_２−１
    と数えられるＮ_２個の列とを含み、Ｎ_１とＮ_２は、１より大きな正の整数である
    索引配列Ｉを記憶するための手段と、 データのフレームを受け取り、該データのフレームの要素を、複数の記憶場所
    の各々へ記憶するための手段と、 フレーム要素の対応する場所を示す値を、配列Ｉの行ごとの連続した位置に記
    憶するための手段と、 ｊは配列ＩおよびＩ_１の行を通じての索引であり、ｋは配列ＩおよびＩ_１の列
    を通じての索引であり、α_ｊおよびβ_ｊは、各行ｊについて予め決定された整数
    であり、Ｐは少なくともＮ_２に等しい整数であり、各α_ｊは、Ｐに対して互いに
    素の数であるとして、 Ｉ_１（ｊ，ｋ）＝Ｉ（ｊ，（α_ｊ・ｋ + β_ｊ）ｍｏｄＰ） にしたがって、配列Ｉの順序を変えて、配列Ｉ_１とし、それによって、配列Ｉ_１ によって索引付けされながらデータのフレームが効果的に順序を変えられる順序
    変更手段とを含む装置。
23. 【請求項２３】 前記順序を変えた索引配列Ｉ_１にしたがって、前記記憶し
    た要素の順序を変えるための手段をさらに含む請求項２２に記載のインターリー
    ブ装置。
24. 【請求項２４】 フレーム要素を、配列Ｉ_１の項目によって索引付けしなが
    ら、行ごと以外のやり方で出力するための手段を含む請求項２２に記載のインタ
    ーリーブ装置。
25. 【請求項２５】 フレーム要素を、配列Ｉ_１の項目によって索引付けしなが
    ら、列ごとに出力するための手段を含む請求項２４に記載のインターリーブ装置
    。
26. 【請求項２６】 Ｎ_１とＮ_２の積がフレームにおける要素の数よりも大きく
    、出力するための手段によって、フレームにおける要素の数までフレームが縮小
    される請求項２２に記載のインターリーブ装置。
27. 【請求項２７】 データのフレームの要素をインターリーブするインターリ
    ーブ装置であって、 ０，１，・・・Ｎ_１−１と数えられるＮ_１個の行と、０，１，・・・Ｎ_２−１
    と数えられるＮ_２個の列とを含み、Ｎ_１とＮ_２は、１より大きな正の整数である
    配列Ｄとして、複数の要素を含む、受け取ったデータのフレームを記憶するため
    の入力メモリと、 ｊは配列ＤおよびＤ_１の行を通じての索引であり、ｋは配列ＤおよびＤ_１の列
    を通じての索引であり、α_ｊおよびβ_ｊは、各行ｊについて予め決定された整数
    であり、Ｐは少なくともＮ_２に等しい整数であり、各α_ｊは、Ｐに対して互いに
    素の数であるとして、 Ｄ_１（ｊ，ｋ）＝Ｄ（ｊ，（α_ｊ・ｋ + β_ｊ）ｍｏｄＰ） にしたがって、配列Ｄの順序を変えて、配列Ｄ_１とするための、前記入力メモリ
    へ結合されたプロセッサと、 前記プロセッサへ結合され、順序を変えた配列Ｄ_１を記憶するように構成され
    たワーキング・メモリとを含む装置。
28. 【請求項２８】 前記入力メモリが、配列Ｄの前記要素を第１の順序にした
    がって記憶し、前記ワーキング・メモリが、配列Ｄ_１の前記要素を第２の順序に
    したがって出力する請求項２７に記載のインターリーブ装置。
29. 【請求項２９】 前記入力メモリが、配列Ｄの要素を行ごとに記憶し、前記
    ワーキング・メモリが、配列Ｄ_１の要素を列ごとに出力する請求項２８に記載の
    インターリーブ装置。
30. 【請求項３０】 前記ワーキング・メモリが、Ｎ_１とＮ_２の積がフレームに
    おける要素の数よりも大きいときに、フレームにおける要素の数まで前記配列Ｄ _１ を縮小する請求項２７に記載の方法。
31. 【請求項３１】 データのフレームの要素をインターリーブするインターリ
    ーブ装置であって、 ０，１，・・・Ｎ_１−１と数えられるＮ_１個の行と、０，１，・・・Ｎ_２−１
    と数えられるＮ_２個の列とを含み、Ｎ_１とＮ_２は、１より大きな正の整数である
    索引配列Ｉを記憶し、また、受け取ったデータのフレームの要素を複数の記憶場
    所の各々へ記憶するためのメモリと、 フレーム要素の対応する場所を示す値を、配列Ｉの行ごとの連続した位置に記
    憶するための、前記メモリへ結合されたプロセッサであって、 また、ｊは配列IおよびI_１の行を通じての索引であり、ｋは配列IおよびI_１の
    列を通じての索引であり、α_ｊおよびβ_ｊは、各行ｊについて予め決定された整
    数であり、Ｐは少なくともＮ_２に等しい整数であり、各α_ｊは、Ｐに対して互い
    に素の数であるとして、 Ｉ_１（ｊ，ｋ）＝Ｉ（ｊ，（α_ｊ・ｋ + β_ｊ）ｍｏｄＰ） にしたがって、前記メモリにおいて記憶された、配列Ｉの順序を変えて、配列
    Ｉ_１とし、それによって、配列Ｉ_１によって索引付けされながらデータのフレー
    ムが効果的に順序を変えられるようにするためのプロセッサとを含む装置。
32. 【請求項３２】 前記プロセッサが、前記順序を変えた索引配列Ｉ_１にした
    がって、前記記憶した要素の順序を変える請求項３１に記載のインターリーブ装
    置。
33. 【請求項３３】 前記メモリが、フレーム要素を、配列Ｉ_１の項目によって
    索引付けしながら、行ごと以外のやり方で出力する請求項３１に記載のインター
    リーブ装置。
34. 【請求項３４】 前記メモリが、フレーム要素を、配列Ｉ_１の項目によって
    索引付けしながら、列ごとに出力する請求項３３に記載のインターリーブ装置。
35. 【請求項３５】 前記メモリが、Ｎ_１とＮ_２の積がデータのフレームにおけ
    る要素の数よりも大きいときに、データのフレームにおける要素の数までデータ
    のフレームを縮小する請求項３１に記載のインターリーブ装置。