JP2010093832A - ターボ符号化のためのブロック・インターリーブ - Google Patents
ターボ符号化のためのブロック・インターリーブ Download PDFInfo
- Publication number
- JP2010093832A JP2010093832A JP2009264021A JP2009264021A JP2010093832A JP 2010093832 A JP2010093832 A JP 2010093832A JP 2009264021 A JP2009264021 A JP 2009264021A JP 2009264021 A JP2009264021 A JP 2009264021A JP 2010093832 A JP2010093832 A JP 2010093832A
- Authority
- JP
- Japan
- Prior art keywords
- array
- elements
- frame
- order
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/275—Interleaver wherein the permutation pattern is obtained using a congruential operation of the type y=ax+b modulo c
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
- H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
【解決手段】N1個の行と、N2個の列とを含む配列Dとして、複数の要素を含むデータのフレームを記憶するステップと、jは配列DおよびD1の行であり、kは配列DおよびD1の列であり、αjおよびβjは、各行jについて予め決定された整数であり、Pは少なくともN2に等しい整数であり、各αjは、Pに対して互いに素の数であるとして、D1(j,k)=D(j,(αj・k+βj)modP)にしたがって、配列Dの順序を変えて、配列D1とするステップを含む。その配列D1とするステップにおいて、配列Dの個々の行jに対応する列の順番が入れ替えられ、個々の列kに対応する行の順番が入れ替えられ、さらに、配列D1を出力するステップを含み、N1とN2の積はフレームにおける要素の数よりも大きく、出力中にフレームにおける要素の数までフレームが縮小される。
【選択図】図3
Description
D1(j,k)=D(j,(αj・k + βj)modP)
にしたがって、受け取ったデータの順序を変えるプロセッサと、プロセッサと電気的に通信し、データフレームの順序を変えたものを記憶するように構成されたワーキング・メモリとを含む。上記の式の要素は以下のとおりである。Dはデータフレームであり、jおよびkは、データフレームにおいて、それぞれ、行および列に対する索引であり、αおよびβは、現在の行にしたがって選択された定数の組であり、Pと各αjとは、互いに素の数である(「互いに素の数」は,1以外の公約数を持たない一組の数を意味する。互いに素の数のメンバーは,それ自身,素数である必要はない。)。
I(j,k)=I(j,(αj・k + βj)modP)
にしたがって、配列Iの順序を変えるステップをさらに含む。順序を変えた索引配列Iによって索引付けされるので、データフレームの順序は効果的に変えられる。
I(j,k)=I(j,(αj・k + βj)modP)
にしたがって、配列Iの順序を変える順序変更装置をさらに含む。順序を変えた索引配列Iによって索引付けされるので、データフレームの順序は効果的に変えられる。
ここで、jおよびkは、それぞれ、配列350における行および列の索引であり、Pは、N2以上の数であり、αjとPとは互いに素の数(一方または双方は、素数でなくてもよいが、唯一の公約数が1である)であり、βjは定数であり、各行に関連した値である。
=D(0,(1)mod6)
=D(0,1)
=FE01
D1(0,1) =D(0,(5・1 + 1)mod6)
=D(0,(6)mod6)
=D(0,0)
=FE00
D1(0,2) =D(0,(5・2 + 1)mod6)
=D(0,(11)mod6)
=D(0,5)
=FE05
D1(0,3) =D(0,(5・3 + 1)mod6)
=D(0,(16)mod6)
=D(0,4)
=FE04
D1(0,4) =D(0,(5・4 + 1)mod6)
=D(0,(21)mod6)
=D(0,3)
=FE03
D1(0,5) =D(0,(5・5 + 1)mod6)
=D(0,(26)mod6)
=D(0,2)
=FE02
したがって、行0は、FE01,FE00,FE05,FE04,FE03,FE02となる。
D1(1,0) =D(1,(5・0 + 2)mod6)
=D(1,(2)mod6)
=D(1,2)
=FE08
D1(1,1) =D(1,(5・1 + 2)mod6)
=D(1,(7)mod6)
=D(1,1)
=FE07
D1(1,2) =D(1,(5・2 + 2)mod6)
=D(1,(12)mod6)
=D(1,0)
=FE06
D1(1,3) =D(1,(5・3 + 2)mod6)
=D(1,(17)mod6)
=D(1,5)
=FE11
D1(1,4) =D(1,(5・4 + 2)mod6)
=D(1,(22)mod6)
=D(1,4)
=FE10
D1(1,5) =D(1,(5・5 + 2)mod6)
=D(1,(27)mod6)
=D(1,3)
=FE09
このように、行1はFE08,FE07,FE06,FE11,FE10,FE09となる。
D1(2,0) =D(2,(5・0 + 3)mod6)
=D(2,(3)mod6)
=D(2,3)
=FE15
D1(2,1) =D(2,(5・1 + 3)mod6)
=D(2,(8)mod6)
=D(2,2)
=FE14
D1(2,2) =D(2,(5・2 + 3)mod6)
=D(2,(13)mod6)
=D(2,1)
=FE13
D1(2,3) =D(2,(5・3 + 3)mod6)
=D(2,(18)mod6)
=D(2,0)
=FE12
D1(2,4) =D(2,(5・4 + 3)mod6)
=D(2,(23)mod6)
=D(2,5)
=FE17
D1(1,5) =D(2,(5・5 + 3)mod6)
=D(2,(28)mod6)
=D(2,4)
=FE16
このように、行1はFE15,FE14,FE13,FE12,FE17,FE16となる。順序を変えたデータフレームは、図3に示す配列D1360に含まれる。配列を列ごとに出力すると、配列要素は、以下の順序で出力される。
I1(j,k)=I(j,(αj・k + βj)modP)
ここで、αは1,3,5,7であり、βは0,0,0,0であり、Pは8である。
I1(2,0) =D(2,(5・0)mod8)
=D(2,(0)mod8)
=D(2,0)
=16
I1(2,1) =D(2,(5・1)mod8)
=D(2,(5)mod8)
=D(2,5)
=21
I1(2,2) =D(2,(5・2)mod8)
=D(2,(10)mod8)
=D(2,2)
=18
I1(2,3) =D(2,(5・3)mod8)
=D(2,(15)mod8)
=D(2,7)
=23
I1(2,4) =D(2,(5・4)mod8)
=D(2,(20)mod8)
=D(2,4)
=20
I1(2,5) =D(2,(5・5)mod8)
=D(2,(25)mod8)
=D(2,1)
=17
I1(2,6) =D(2,(5・6)mod8)
=D(2,(30)mod8)
=D(2,6)
=22
I1(2,7) =D(2,(5・7)mod8)
=D(2,(35)mod8)
=D(2,3)
=19
行0,1および3に同等に上記の式を適用すると、図5に示される順序を変えた索引配列I1560が作成される。
しかし、例ではフレーム長さは22個の要素であり、ブロック400内のオフセット場所22から31は、データフレームの部分ではないと仮定している。したがって、データフレームを出力するときに、22の長さまで縮小するか切り捨てる。すなわち、21より大きなオフセット場所は無視される。このように、データフレームは以下の要素の順序で出力される。
Claims (29)
- データのフレームの要素をインターリーブする方法であって、
0,1,・・・N1−1と数えられるN1個の行と、0,1,・・・N2−1と数えられるN2個の列とを含み、N1とN2は、1より大きな正の整数である配列Dとして、複数の要素を含むデータのフレームを記憶するステップと、
jは配列DおよびD1の行を通じての索引であり、kは配列DおよびD1の列を通じての索引であり、αjおよびβjは、各行jについて予め決定された整数であり、Pは少なくともN2に等しい整数であり、各αjは、Pに対して互いに素の数であるとして、
D1(j,k)=D(j,(αj・k + βj)modP)
にしたがって、配列Dの順序を変えて、配列D1とするステップを含み、
前記配列D1とするステップにおいて、前記配列Dの個々の行jに対応する列の順番が入れ替えられ、個々の列kに対応する行の順番が入れ替えられ、さらに、
配列D1を出力するステップを含み、N1とN2の積はフレームにおける要素の数よりも大きく、出力中に、フレームにおける要素の数までフレームが縮小される、方法。 - 配列Dの前記要素が第1の順序にしたがって記憶され、配列D1の前記要素が第2の順序にしたがって出力される請求項1に記載の方法。
- 配列Dの要素が行ごとに記憶され、配列D1の要素が列ごとに出力される請求項2に記載の方法。
- データのフレームの要素をインターリーブする方法であって、
0,1,・・・N1−1と数えられるN1個の行と、0,1,・・・N2−1と数えられるN2個の列とを含み、N1とN2は、1より大きな正の整数である索引配列Iを作成し、記憶するステップと、
データのフレームの要素を、複数の記憶場所の各々へ記憶するステップと、
フレーム要素の対応する場所を示す値を、配列Iの行ごとの連続した位置に記憶するステップと、
jは配列IおよびI1の行を通じての索引であり、kは配列IおよびI1の列を通じての索引であり、αjおよびβjは、各行jについて予め決定された整数であり、Pは少なくともN2に等しい整数であり、各αjは、Pに対して互いに素の数であるとして、
I1(j,k)=I(j,(αj・k + βj)modP)
にしたがって、配列Iの順序を変えて、配列I1とし、それによって、配列I1によって索引付けされながらデータのフレームが効果的に順序を変えられるステップと含み、
前記データのフレームが効果的に順序を変えられるステップにおいて、前記配列Iの個々の行jに対応する列の順番が入れ替えられ、個々の列kに対応する行の順番が入れ替えられ、さらに、
データのフレームを出力するステップをさらに含み、N1とN2の積はデータのフレームにおける要素の数よりも大きく、出力中に、データのフレームにおける要素の数までデータのフレームが縮小される、方法。 - 前記順序を変えた配列I1にしたがって、前記記憶した要素の順序を変えるステップをさらに含む請求項4に記載の方法。
- データのフレームの前記要素が、配列I1の項目によって索引付けされながら、行ごと以外のやり方で出力される請求項4に記載の方法。
- データのフレームの要素が、配列I1の項目によって索引付けされながら、列ごとに出力される請求項6に記載の方法。
- 配列Iの順序を変えるステップの前に、配列Iの行の位置を変えるステップを含む請求項4に記載の方法。
- N1は4に、N2は8に、Pは8に等しく、αjの値は、各行ごとに異なり、1,3,5および7からなるグループから選択される請求項4に記載の方法。
- αjの値は、j=0,1,2および3に対して、それぞれ、1,3,5および7である請求項9に記載の方法。
- αjの値は、j=0,1,2および3に対して、それぞれ、1,5,3および7である請求項9に記載の方法。
- βjの全ての値は0である請求項4に記載の方法。
- βjの少なくとも二つの値が同じである請求項4に記載の方法。
- βjの全ての値は0である請求項10に記載の方法。
- βjの全ての値は0である請求項11に記載の方法。
- データのフレームの要素をインターリーブするインターリーブ装置であって、
0,1,・・・N1−1と数えられるN1個の行と、0,1,・・・N2−1と数えられるN2個の列とを含み、N1とN2は、1より大きな正の整数である配列Dとして、複数の要素を含むデータのフレームを記憶する記憶手段と、
jは配列DおよびD1の行を通じての索引であり、kは配列DおよびD1の列を通じての索引であり、αjおよびβjは、各行jについて予め決定された整数であり、Pは少なくともN2に等しい整数であり、各αjは、Pに対して互いに素の数であるとして、
D1(j,k)=D(j,(αj・k + βj)modP)
にしたがって、配列Dの順序を変えて、配列D1とする順序変更手段とを含み、
前記順序変更手段によって、前記配列Dの個々の行jに対応する列の順番が入れ替えられ、個々の列kに対応する行の順番が入れ替えられ、さらに、
前記配列D1を出力し、N1とN2の積がフレームにおける要素の数よりも大きいときに、フレームにおける要素の数まで前記配列D1を縮小するための手段を含む、装置。 - 配列Dの前記要素を第1の順序にしたがって記憶するための手段と、配列D1の前記要素を第2の順序にしたがって出力するための手段とを含む請求項16に記載のインターリーブ装置。
- 配列Dの前記要素を記憶するための前記手段が行ごとに記憶し、配列D1の要素を出力するための前記段が列ごとに出力する請求項17に記載のインターリーブ装置。
- データのフレームの要素をインターリーブするインターリーブ装置であって、
0,1,・・・N1−1と数えられるN1個の行と、0,1,・・・N2−1と数えられるN2個の列とを含み、N1とN2は、1より大きな正の整数である索引配列Iを記憶するための手段と、
データのフレームを受け取り、該データのフレームの要素を、複数の記憶場所の各々へ記憶するための手段と、
フレーム要素の対応する場所を示す値を、配列Iの行ごとの連続した位置に記憶するための手段と、
jは配列IおよびI1の行を通じての索引であり、kは配列IおよびI1の列を通じての索引であり、αjおよびβjは、各行jについて予め決定された整数であり、Pは少なくともN2に等しい整数であり、各αjは、Pに対して互いに素の数であるとして、
I1(j,k)=I(j,(αj・k + βj)modP)
にしたがって、配列Iの順序を変えて、配列I1とし、それによって、配列I1によって索引付けされながらデータのフレームが効果的に順序を変えられる順序変更手段とを含み、
前記順序変更手段によって、前記配列Iの個々の行jに対応する列の順番が入れ替えられ、個々の列kに対応する行の順番が入れ替えられ、さらに、
N1とN2の積がフレームにおける要素の数よりも大きく、出力するための手段によって、フレームにおける要素の数までフレームが縮小される、装置。 - 前記順序を変えた索引配列I1にしたがって、前記記憶した要素の順序を変えるための手段をさらに含む請求項19に記載のインターリーブ装置。
- フレーム要素を、配列I1の項目によって索引付けしながら、行ごと以外のやり方で出力するための手段を含む請求項19に記載のインターリーブ装置。
- フレーム要素を、配列I1の項目によって索引付けしながら、列ごとに出力するための手段を含む請求項21に記載のインターリーブ装置。
- データのフレームの要素をインターリーブするインターリーブ装置であって、
0,1,・・・N1−1と数えられるN1個の行と、0,1,・・・N2−1と数えられるN2個の列とを含み、N1とN2は、1より大きな正の整数である配列Dとして、複数の要素を含む、受け取ったデータのフレームを記憶するための入力メモリと、
jは配列DおよびD1の行を通じての索引であり、kは配列DおよびD1の列を通じての索引であり、αjおよびβjは、各行jについて予め決定された整数であり、Pは少なくともN2に等しい整数であり、各αjは、Pに対して互いに素の数であるとして、
D1(j,k)=D(j,(αj・k + βj)modP)
にしたがって、配列Dの順序を変えて、配列D1とするための、前記入力メモリへ結合されたプロセッサと、
前記プロセッサへ結合され、順序を変えた配列D1を記憶するように構成されたワーキング・メモリとを含み、
前記プロセッサによって、前記配列Dの個々の行jに対応する列の順番が入れ替えられ、個々の列kに対応する行の順番が入れ替えられ、
前記ワーキング・メモリが、N1とN2の積がフレームにおける要素の数よりも大きいときに、フレームにおける要素の数まで前記配列D1を縮小する、装置。 - 前記入力メモリが、配列Dの前記要素を第1の順序にしたがって記憶し、前記ワーキング・メモリが、配列D1の前記要素を第2の順序にしたがって出力する請求項23に記載のインターリーブ装置。
- 前記入力メモリが、配列Dの要素を行ごとに記憶し、前記ワーキング・メモリが、配列D1の要素を列ごとに出力する請求項24に記載のインターリーブ装置。
- データのフレームの要素をインターリーブするインターリーブ装置であって、
0,1,・・・N1−1と数えられるN1個の行と、0,1,・・・N2−1と数えられるN2個の列とを含み、N1とN2は、1より大きな正の整数である索引配列Iを記憶し、また、受け取ったデータのフレームの要素を複数の記憶場所の各々へ記憶するためのメモリと、
フレーム要素の対応する場所を示す値を、配列Iの行ごとの連続した位置に記憶するための、前記メモリへ結合されたプロセッサであって、
また、jは配列IおよびI1の行を通じての索引であり、kは配列IおよびI1の列を通じての索引であり、αjおよびβjは、各行jについて予め決定された整数であり、Pは少なくともN2に等しい整数であり、各αjは、Pに対して互いに素の数であるとして、
I1(j,k)=I(j,(αj・k + βj)modP)
にしたがって、前記メモリにおいて記憶された、配列Iの順序を変えて、配列I1とし、それによって、配列I1によって索引付けされながらデータのフレームが効果的に順序を変えられるようにするためのプロセッサとを含み、
前記プロセッサによって、前記配列Dの個々の行jに対応する列の順番が入れ替えられ、個々の列kに対応する行の順番が入れ替えられ、
前記メモリが、N1とN2の積がデータのフレームにおける要素の数よりも大きいときに、データのフレームにおける要素の数までデータのフレームを縮小する、装置。 - 前記プロセッサが、前記順序を変えた索引配列I1にしたがって、前記記憶した要素の順序を変える請求項26に記載のインターリーブ装置。
- 前記メモリが、フレーム要素を、配列I1の項目によって索引付けしながら、行ごと以外のやり方で出力する請求項26に記載のインターリーブ装置。
- 前記メモリが、フレーム要素を、配列I1の項目によって索引付けしながら、列ごとに出力する請求項28に記載のインターリーブ装置。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11539499P | 1999-01-11 | 1999-01-11 | |
US60/115,394 | 1999-01-11 | ||
US09/263,431 US6442728B1 (en) | 1999-01-11 | 1999-03-04 | Methods and apparatus for turbo code |
US09/263,431 | 1999-03-04 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000594200A Division JP4511050B2 (ja) | 1999-01-11 | 2000-01-11 | ターボ符号化のためのブロック・インターリーブ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010093832A true JP2010093832A (ja) | 2010-04-22 |
JP4955049B2 JP4955049B2 (ja) | 2012-06-20 |
Family
ID=26813148
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000594200A Expired - Fee Related JP4511050B2 (ja) | 1999-01-11 | 2000-01-11 | ターボ符号化のためのブロック・インターリーブ |
JP2009264021A Expired - Fee Related JP4955049B2 (ja) | 1999-01-11 | 2009-11-19 | ターボ符号化のためのブロック・インターリーブ |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000594200A Expired - Fee Related JP4511050B2 (ja) | 1999-01-11 | 2000-01-11 | ターボ符号化のためのブロック・インターリーブ |
Country Status (10)
Country | Link |
---|---|
US (1) | US6442728B1 (ja) |
EP (1) | EP1145444B1 (ja) |
JP (2) | JP4511050B2 (ja) |
CN (1) | CN1252936C (ja) |
BR (1) | BRPI0007468B1 (ja) |
CA (1) | CA2360340C (ja) |
DE (1) | DE60016561T2 (ja) |
HK (2) | HK1040012B (ja) |
MX (1) | MXPA01007021A (ja) |
WO (1) | WO2000042709A1 (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2266283C (en) * | 1999-03-19 | 2006-07-11 | Wen Tong | Data interleaver and method of interleaving data |
FR2807895B1 (fr) * | 2000-04-18 | 2002-06-07 | Canon Kk | Procedes et dispositifs de codage et de decodage et systemes les mettant en oeuvre |
US6670898B1 (en) * | 2000-08-24 | 2003-12-30 | Tioga Technologies, Ltd. | Efficient method and apparatus for interleaving and de-interleaving data |
US7000169B2 (en) * | 2000-09-20 | 2006-02-14 | Lsi Logic Corporation | Turbo decoding |
US7340664B2 (en) * | 2000-09-20 | 2008-03-04 | Lsi Logic Corporation | Single engine turbo decoder with single frame size buffer for interleaving/deinterleaving |
KR100393608B1 (ko) | 2000-09-29 | 2003-08-09 | 삼성전자주식회사 | 유.엠.티.에스시스템내 터보부호화기의 내부 인터리버 및인터리빙 수행 방법 |
JP3624874B2 (ja) * | 2001-11-19 | 2005-03-02 | 日本電気株式会社 | インターリービング順序発生器、インターリーバ、ターボエンコーダ、及びターボデコーダ |
JP3669433B2 (ja) * | 2001-12-25 | 2005-07-06 | ソニー株式会社 | インターリーブ装置及びインターリーブ方法、符号化装置及び符号化方法、並びに復号装置及び復号方法 |
GB2400776A (en) * | 2003-04-14 | 2004-10-20 | Modem Art Ltd | method of using an algebraic interleaver for turbo encoding/decoding |
CN1655488B (zh) * | 2004-02-11 | 2010-12-15 | 诺基亚西门子通信系统技术(北京)有限公司 | 一种无线通信系统中增长交织时间的方法 |
GB2415336B (en) * | 2004-06-18 | 2006-11-08 | Toshiba Res Europ Ltd | Bit interleaver for a mimo system |
FR2880483A1 (fr) * | 2004-12-31 | 2006-07-07 | France Telecom | Procede et dispositif d'entrelacement |
US7512863B2 (en) * | 2005-10-12 | 2009-03-31 | Qualcomm Corporation | Turbo code interleaver for low frame error rate |
US8082479B2 (en) * | 2006-02-02 | 2011-12-20 | Qualcomm Incorporated | Methods and apparatus for generating permutations |
US8345794B2 (en) * | 2008-04-29 | 2013-01-01 | Qualcomm Incorporated | Encoded control channel information interleaving |
CN109150200B (zh) | 2017-06-27 | 2021-10-22 | 华为技术有限公司 | 一种信道交织的方法和装置 |
CN112994835A (zh) * | 2019-12-02 | 2021-06-18 | 中国科学院上海高等研究院 | 一种块交织处理方法及系统 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4394642A (en) * | 1981-09-21 | 1983-07-19 | Sperry Corporation | Apparatus for interleaving and de-interleaving data |
US5742612A (en) * | 1993-06-02 | 1998-04-21 | Alcatel Radiotelephone | Method and device for interleaving a sequence of data elements |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2302808B1 (en) * | 1995-02-01 | 2013-06-05 | Sony Corporation | Multi-channel transmission with interleaving through in-place addressing of RAM memory |
-
1999
- 1999-03-04 US US09/263,431 patent/US6442728B1/en not_active Expired - Lifetime
-
2000
- 2000-01-11 DE DE60016561T patent/DE60016561T2/de not_active Expired - Lifetime
- 2000-01-11 WO PCT/IB2000/000031 patent/WO2000042709A1/en active Search and Examination
- 2000-01-11 BR BRPI0007468-3A patent/BRPI0007468B1/pt active IP Right Grant
- 2000-01-11 MX MXPA01007021A patent/MXPA01007021A/es active IP Right Grant
- 2000-01-11 CN CNB008040273A patent/CN1252936C/zh not_active Expired - Lifetime
- 2000-01-11 CA CA002360340A patent/CA2360340C/en not_active Expired - Lifetime
- 2000-01-11 EP EP00900090A patent/EP1145444B1/en not_active Expired - Lifetime
- 2000-01-11 JP JP2000594200A patent/JP4511050B2/ja not_active Expired - Fee Related
-
2002
- 2002-02-28 HK HK02101552.6A patent/HK1040012B/zh not_active IP Right Cessation
-
2007
- 2007-03-08 HK HK07102555.6A patent/HK1095673A1/xx not_active IP Right Cessation
-
2009
- 2009-11-19 JP JP2009264021A patent/JP4955049B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4394642A (en) * | 1981-09-21 | 1983-07-19 | Sperry Corporation | Apparatus for interleaving and de-interleaving data |
US5742612A (en) * | 1993-06-02 | 1998-04-21 | Alcatel Radiotelephone | Method and device for interleaving a sequence of data elements |
Also Published As
Publication number | Publication date |
---|---|
CN1341295A (zh) | 2002-03-20 |
CA2360340C (en) | 2007-05-01 |
EP1145444A1 (en) | 2001-10-17 |
JP4955049B2 (ja) | 2012-06-20 |
DE60016561T2 (de) | 2005-04-07 |
JP4511050B2 (ja) | 2010-07-28 |
CA2360340A1 (en) | 2000-07-20 |
DE60016561D1 (de) | 2005-01-13 |
HK1040012A1 (en) | 2002-05-17 |
BRPI0007468B1 (pt) | 2015-08-25 |
BR0007468A (pt) | 2001-10-30 |
US6442728B1 (en) | 2002-08-27 |
HK1095673A1 (en) | 2007-05-11 |
EP1145444B1 (en) | 2004-12-08 |
HK1040012B (zh) | 2005-06-30 |
MXPA01007021A (es) | 2002-08-30 |
WO2000042709A1 (en) | 2000-07-20 |
JP2002535867A (ja) | 2002-10-22 |
CN1252936C (zh) | 2006-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4955049B2 (ja) | ターボ符号化のためのブロック・インターリーブ | |
US5592492A (en) | Convolutional interleaving/de-interleaving method and apparatus for data transmission | |
JP4383672B2 (ja) | 第3世代の符号分割多重アクセスのためのターボコード・インターリーバ | |
KR100711326B1 (ko) | 선형 합동 시퀀스들을 이용한 터보 코드 인터리버 | |
KR100526512B1 (ko) | 이동 통신시스템의 직렬 쇄상 컨볼루션 부호화를 위한 인터리빙장치 및 방법 | |
US6574766B2 (en) | Turbo decoding apparatus and interleave-deinterleave apparatus | |
AU759580B2 (en) | 2-dimensional interleaving apparatus and method | |
US7210076B2 (en) | Interleaving order generator, interleaver, turbo encoder, and turbo decoder | |
WO2002013449A2 (en) | Apparatus and method for providing turbo code interleaving in a communications system | |
JP4309586B2 (ja) | ターボ符号のための改良型インターリーバ | |
JP4422906B2 (ja) | コ・セット分割を用いたインタリーバ | |
JP4298175B2 (ja) | ターボ符号のための行内並べ替え | |
EP1303052B1 (en) | Interleaver pattern modification | |
EP1303051A1 (en) | Interference decorrelation of multiple strem interpolated data | |
US7073012B2 (en) | System and method for interleaving data in a communications device | |
US7225306B2 (en) | Efficient address generation for Forney's modular periodic interleavers | |
CN100466479C (zh) | 用于透平编码的方法和系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120214 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120314 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4955049 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150323 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |