JP4509945B2 - データ転送装置におけるデバイスの発熱制御装置 - Google Patents

データ転送装置におけるデバイスの発熱制御装置 Download PDF

Info

Publication number
JP4509945B2
JP4509945B2 JP2006030911A JP2006030911A JP4509945B2 JP 4509945 B2 JP4509945 B2 JP 4509945B2 JP 2006030911 A JP2006030911 A JP 2006030911A JP 2006030911 A JP2006030911 A JP 2006030911A JP 4509945 B2 JP4509945 B2 JP 4509945B2
Authority
JP
Japan
Prior art keywords
buffer
unit
temperature
control unit
data transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006030911A
Other languages
English (en)
Other versions
JP2007214761A (ja
Inventor
雄二 東原
恭弘 黒木
喜代志 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006030911A priority Critical patent/JP4509945B2/ja
Publication of JP2007214761A publication Critical patent/JP2007214761A/ja
Application granted granted Critical
Publication of JP4509945B2 publication Critical patent/JP4509945B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Description

本発明はデータ転送装置におけるデバイスの発熱制御装置に関する。近年の電子機器は、高速化・高集積化に伴う消費電力の増加により、デバイス(メモリやLSI等の高密度集積回路をいう)の発熱や装置内の発熱の問題が深刻化している。また、高集積化に伴い、1つのデバイス内に搭載可能なメモリ容量も増大しており、メモリによる消費電力や発熱も無視できなくなってきている。
図9は従来装置の構成例を示す図である。図において、1はパケット入力を受けるI/Oインタフェース、2は該I/Oインタフェース1の出力を受けるバッファメモリである。図では、メモリはバッファ機能を有しており、#1〜#nまでのn個が多段接続されている場合を示している。3は最終段のバッファメモリ2からの出力を受けてデータの整形を行なうデータ整形回路、4は該データ整形回路3の出力を受けるI/Oインタフェースで、該I/Oインタフェース4からパケットが出力されるようになっている。
図に示すように、通常、一つのデバイス内において、パケットを受信しデータ整形等の処理を行なう場合、データ整形等で発生する処理時間を吸収するため、バッファメモリ2で構成されるバッファを用いる。このバッファは、デバイスの種別によって最大サイズは決まっており、処理性能や入力側と出力側の帯域差を元にバッファサイズの算出を行なうが、その際、発熱によるデバイスの故障を防ぐために、最悪の環境下における動作条件を考慮して設計する必要がある。
しかしながら、実際の環境では、机上計算よりも大きな温度マージンが出るケースもあり、使用可能なバッファサイズが制限されることにより、処理能力に影響することがある。また、このバッファサイズは、一旦作り込みを行なうと変更することはできないため、若しサイズ変更する場合は、設計し直さなければならないため、変更時の手戻りが大きい。また、常に同じサイズのバッファを経由するため内部処理能力に対して入力側の帯域が小さい時でも常に同じレイテンシ(バッファを経由する時間分のディレイ時間)が発生しており、性能向上の妨げになっていた。
従来のこのような問題点を克服するために、以下のような技術が提案されている。この種の技術としては、信号処理単位の異なる複数の信号処理ブロックと、この信号処理ブロックをつなぐバッファメモリと各ブロックにクロック信号を供給もしくは停止させるクロック制御部を設け、各信号処理ブロックは、後続の信号処理ブロックに処理すべきデータが存在するかどうかを監視し、監視結果に基づきクロック制御部が前記後続の信号処理ブロックにクロック信号を供給もしくは停止するように制御する技術が知られている(例えば特許文献1参照)。
また、ルータ装置のための出力ポート回路において、出力ポートコントローラが、送信すべきパケットが属する各フローに対してバッファメモリに格納可能なメモリサイズの基準となる基本量をそれぞれ割り当てる時に、パケットの各フローに対する基本量を、当該各フローが要求するメモリサイズだけ個別に割り当てて管理する一方、ベストエフォート型クラスに属するパケットの各フローに対する基本量を、バッファメモリ全体のメモリサイズから、帯域保証型クラスに割り当てられた各基本量の総和を減算したメモリサイズを一括して割り当てて管理する技術が知られている(例えば特許文献2参照)。
特開2002−237760号公報(段落0014〜0021、図1〜図3) 特開2004−200905号公報(段落0047〜0060、図1、図2)
しかしながら、特許文献1記載の発明は、複数の信号処理ブロックとその信号処理ブロック間をつなぐバッファメモリで構成される無線通信装置であり、後続の処理ブロックに処理すべきデータが存在するか否かを監視し、監視結果に基づいて処理ブロック単位毎にクロック信号を提供もしくは停止することで消費電力を削減するというものであり、クロックを停止してしまうため、処理が停止してしまうという問題がある。
一方、特許文献2記載の発明は、優先制御された出力ポート回路において、優先度の異なる複数フローで構成され、優先度の高いフローに対して優先的にメモリを割り当て、残りのメモリを優先度の低いポートに割り当てることで特定フローによるバッファメモリの占有を解消するというものである。この発明は、総使用バッファ量は変化しないため、発熱量を抑えることができないという問題がある。
本発明はこのような課題に鑑みてなされたものであって、温度環境や入力帯域の情報を入手し、動的にバッファサイズを変更することにより、自デバイス或いは他デバイスの素子破壊を防止することができるデータ転送装置におけるデバイスの発熱制御装置を提供することを目的としている。
(1)請求項1記載の発明は、データ転送装置に用いられるものであって、パケットを一旦保持するためのメモリを多段接続して構成されるバッファ部と、各バッファ部に対してクロック供給及びデータのルート切り替えを行なうルート切替部と、装置のパケット入力部に設けられた帯域監視部と、装置内の温度を測定するための温度センサー部と、前記帯域監視部によるパケット流入の変化量と、前記温度センサー部からの温度検知結果により、前記ルート切替部へのルート切り替えを指示するバッファ制御部と、を有し、温度変化及び入力帯域を元に多段接続されたバッファサイズを動的に切り替えるように構成されることを特徴とする。
(2)請求項2記載の発明は、前記バッファ制御部は、前記温度センサー部が検知する装置内温度とデバイスのジャンクション温度を常に比較監視し、デバイスのジャンクション温度を超えない範囲内でバッファサイズを算出することを特徴とする。
(3)請求項3記載の発明は、前記バッファ制御部は、バッファサイズと装置内温度上昇の相関関係を記憶するテーブルを持ち、内部処理性能に対して入力側の帯域が大きい場合は、入力側と内部処理の速度差を元にバッファ溢れを起こさずに処理が行なえるバッファサイズを算出することを特徴とする。
(4)請求項4記載の発明は、前記バッファ制御部は、 内部処理性能に対して入力側の帯域が小さい場合は、装置内の温度に依存せずバッファサイズを小さくすることを特徴とする。
(5)請求項5記載の発明は、外部からの要求を元に、前記バッファ部のバッファサイズを制御することを特徴とする。
(1)請求項1記載の発明によれば、帯域監視部によるパケット流入の変化量と温度センサー部からの温度検知結果により、多段接続されたバッファサイズを動的に切り替えることができる。
(2)請求項2記載の発明によれば、デバイスのジャンクション温度を超えないように制御することができる。
(3)請求項3記載の発明によれば、動的にバッファの接続数を増やし、バッファ溢れを防ぐことができる。
(4)請求項4記載の発明によれば、装置内の消費電力を低減し、また装置内のレイテンシを削減することができる。
(5)請求項5記載の発明によれば、自デバイスの発熱を抑えることで装置内の温度を下げ、他デバイスのジャンクション温度に達するのを防止することができる。
以下、図面を参照して本発明の実施の形態例を詳細に説明する。
図1は本発明の一実施の形態例を示すブロック図である。図において、10はルータ等のデータ転送装置である。該データ転送装置10において、11はパケット入力を受けるI/Oインタフェース、12は該I/Oインタフェース11からの出力を受けてルートを2方向の何れかに切り替えるルート切替部、13はメモリから構成されるバッファ部(以下単にバッファと略することがある)である。該バッファ部13は#1〜#nまでのn個設けられている。14は2入力の内の何れか一つにルートを切り替えるルート切替部である。
15は最終段のルート切替部14からの出力を受けてデータの整形を行なうデータ整形回路、16は該データ整形回路15の出力を受けるI/Oインタフェースで、該I/Oインタフェース16からパケット出力が得られる。17は現時点で使用しているバッファ使用量をカウントするバッファ使用面数カウンタ部、18はI/Oインタフェース11からの信号を受けて帯域を監視する帯域監視部、19は該帯域監視部17の出力,バッファ使用面数カウンタ部17の出力,温度センサー部21の出力及び他デバイス情報通知部22の出力を受けてルート切替部12,14の制御を行なうバッファ制御部である。該バッファ制御部19としては、例えばマイクロコンピュータが用いられる。
21は装置内の温度を測定してバッファ制御部19に通知する温度センサー部、22は他デバイスからの耐久温度に関する情報、例えば温度がある所定の温度以上上昇したら破壊されるというような情報をバッファ制御部19に通知する他デバイス情報通知部である。この図において、ルート切替部12,14及びバッファ部13がデバイスを構成している。このように構成された装置の動作を以下に説明する。
(例1)装置内温度が高くなった場合
帯域監視部18,温度センサー部21,他デバイス情報通知部22からの情報をバッファ制御部19に通知する。該バッファ制御部19では、この通知を受けて内蔵している条件テーブルにより、現時点の周囲温度がデバイスのジャンクション温度Tjに達する周囲温度に近づいていると判断し、バッファ削減指示(k個削減)がルート切替部12,14に指示される。バッファ削減動作は後述する例4と同様である。これにより、ジャンクション温度Tjに達する前に、バッファ使用量を削減し、デバイス破壊を防止することが可能となる。
(例2)他デバイス情報通知部から通知があった場合
帯域監視部18,温度センサー部21,他デバイス情報通知部22からの情報をバッファ制御部19に通知する。バッファ制御部19では、他デバイスからの通知情報により、バッファ削減指示(l個削減)をルート切替部,12,14に指示する。バッファ制御部19では、後述する削減動作により使用するバッファ13の数を削減する。これにより、自デバイスの発熱を抑え、周囲温度を下げ、他デバイスがジャンクション温度Tjに達するのを防止し、他デバイス破壊を防止することが可能となる。
(例3)入力側帯域が処理能力より上回った場合
帯域監視部18,温度センサー部21,他デバイス情報通知部22からの情報をバッファ制御部19に通知する。バッファ制御部19では、入力側帯域が現時点のバッファ使用量(例p個)を上回ったと判断し、バッファ増加指示(q個使用)をルート切替部12,14に通知する。これにより、入力側帯域と処理能力の差をなくすことが可能となる。
(例4)入力側帯域より処理能力が上回った場合
帯域監視部18,温度センサー部21,他デバイス情報通知部22からの情報をバッファ制御部19に通知する。バッファ制御部19では、入力側帯域情報より、現時点のバッファ使用量(例えばn個)が入力帯域より 上回ったと判断し、バッファ削減指示(m個削減)をルート切替部12,14に指示する。
バッファ削減指示では、使用中バッファ13のデータ処理完了後に、未使用となる。ここでは、便宜上#1から#mまでのバッファを削減することにする。先ず、バッファ制御部19からルート切替部12,14に、バッファ#1の未使用指示を出し、データルートを切り替える。バッファ#1には未使用未処理データが存在している可能性があるため、バッファ#1のバッファ使用面数カウンタ部17からの使用面数ゼロ通知を受けて、次のバッファ#2へのバッファ削減を指示する。上記の動作をバッファ#mまで実施することにより、m個のバッファの削減を実現する。これにより、入力側帯域に対する処理能力の余剰分をなくし、消費電力削減、レイテンシの改善を実現することが可能となる。
図2はバッファ制御部の基本動作シーケンスを示す図である。帯域監視部18は処理能力と入力帯域の比較結果をバッファ制御部19に通知する(S1)。温度センサー部21は装置内温度をバッファ制御部19に通知する(S2)。他デバイス情報通知部22は他デバイスの耐久温度情報をバッファ制御部19に通知する(S3)。バッファ制御部19内には、条件テーブル19aが記憶されている。該条件テーブル19aは、周囲温度に対するデバイスのジャンクション温度Tjを超えないためのバッファ使用量値を記憶するものである。
バッファ制御部19は、帯域監視部18,温度センサー部21及び他デバイス情報通知部22からの入力情報と、条件テーブル19aとを比較し、ルート切替部14に対してバッファ使用数の増減指示制御を行なう(S4)。一方、バッファ使用面数カウンタ部17からはバッファ格納通知がバッファ制御部19に通知される(S5)。該バッファ制御部19は、ルート切替部14に対してバッファ増減指示を通知し(S6)、該ルート切替部14はバッファ制御部19からの指示に従いルート切り替えを行なう(S7)。以上、説明したように、この実施の形態例によれば、帯域監視部18からのパケット流入の変化量と温度センサー部21からの温度検知結果により、多段接続されたバッファサイズを動的に切り替えることができる。また、自デバイスの発熱を抑えることで、装置内の温度を下げ、他デバイスのジャンクション温度Tjに達するのを防止することができる。
図3は温度センサー部からの通知シーケンスを示す図である。前提としてバッファn個を使用中であるものとする。帯域監視部18は、バッファ制御部19に処理能力(入力帯域)を通知する(S1)。温度センサー部21は装置内温度80℃をバッファ制御部19に通知する(S2)。また、他デバイス情報通知部22は他デバイスの耐久温度40℃をバッファ制御部19に通知する(S3)。バッファ制御部19は、帯域監視部18,温度センサー部21及び他デバイス情報通知部22からの入力情報と、条件テーブル19aとを比較し、ルート切替部14に対してバッファ使用数の増減指示制御を行なう(S4)。具体的には、ジャンクション温度である85℃を超えないようにするため、バッファ使用量をi個減らすように制御する。
次に、バッファ使用面数カウンタ部17から、バッファ制御部19に対してバッファ格納通知が送出される(S5)。これを受けて、バッファ制御部19はルート切替部14に対してバッファ#1の未使用化を指示する(S6)。この通知を受けたルート切替部14は、ルート切り替え(バッファ#1のルート使用禁止)を行なう(S7)。バッファ使用面数カウンタ部17は、バッファ制御部19に対してバッファ#1の残量通知を行なう(S8)。
バッファ制御部19は、バッファ#1が空になったことを確認してバッファ#2の未使用指示を行なう(S9)。上述したAの処理をバッファkまで繰り返す(S10)。この実施の形態例によれば、低消費電力化を図ることができる。
図4は他デバイス情報通知部からの通知シーケンスを示す図である。前提としてバッファn個を使用中であるものとする。帯域監視部18は、バッファ制御部19に処理能力(入力帯域)を通知する(S1)。温度センサー部21は装置内温度60℃をバッファ制御部19に通知する(S2)。他デバイス情報通知部22は、耐久温度65℃をバッファ制御部19に通知する(S3)。バッファ制御部19は、帯域監視部18,温度センサー部21及び他デバイス情報通知部22からの入力情報と、条件テーブル19aとを比較し、ルート切替部14に対してバッファ使用数の増減指示制御を行なう(S4)。具体的には、デバイスのジャンクション温度70℃を超えないようにするため、バッファ使用量をi個減らすように制御する。
次に、バッファ使用面カウンタ部17からバッファ制御部19に対してバッファ格納通知がなされる(S5)。これに対し、バッファ制御部19はルート切替部14に対してバッファ#1の未使用化指示を出す(S6)。ルート切替部14はこの指示を受けてルート切り替え(バッファ#1のルート使用禁止)を行なう(S7)。次に、バッファ使用面数カウンタ部17は、バッファ制御部19に対してバッファ#1の残量を通知する(S8)。この残量通知を受けて、バッファ制御部19はバッファ#1が空になったことを確認してバッファ#2の未使用指示を出す(S9)。上述したBの処理をバッファkまで繰り返す(S10)。この実施の形態例によれば、低消費電力化を図ることができ、他デバイスが温度破壊するのを防止することができる。
図5は帯域監視部からの通知シーケンスの第1の例を示す図である。帯域監視部18は処理能力<入力帯域であることをバッファ制御部19に通知する(S1)。温度センサー部21は装置内温度40℃をバッファ制御部19に通知する(S2)。他デバイス情報通知部22は、耐久温度40℃をバッファ制御部19に通知する(S3)。バッファ制御部19は、帯域監視部18,温度センサー部21及び他デバイス情報通知部22からの入力情報と、条件テーブル19aとを比較し、ルート切替部14に対してバッファ使用数の増減指示制御を行なう(S4)。具体的には、入力帯域が処理能力を上回ったため、ジャンクション温度Tjが85℃を超えない範囲でバッファを増加させるように制御する。
次に、バッファ制御部19からルート切替部14に対してバッファ増加指示(n個使用する)を出す(S5)。ルート切替部14では、ルート切り替えを行なう(S6)。具体的には経由するバッファを増加させる。次に、バッファ使用面数カウンタ部17は、バッファ制御部19に対してバッファ格納通知を行なう(S7)。この実施の形態例によれば、バッファ使用帯域差の吸収能力を増加させることができる。
図6は帯域監視部からの通知シーケンスの第2の例を示す図である。前提として、バッファn個を使用中であるものとする。帯域監視部18は、処理能力>入力帯域であることをバッファ制御部19に通知する(S1)。次に、温度センサー部21は装置内温度40℃をバッファ制御部19に通知する(S2)。他デバイス情報通知部22は、耐久温度40℃をバッファ制御部19に通知する(S3)。バッファ制御部19は、帯域監視部18,温度センサー部21及び他デバイス情報通知部22からの入力情報と、条件テーブル19aとを比較し、入力帯域が処理能力を下回ったので、余分なバッファを使用しないように制御する(S4)。ここでは、i個のバッファが不要であると判断する。
バッファ使用面数カウンタ部17は、バッファ制御部19に対してバッファ格納通知を出す(S5)。これを受けてバッファ制御部19は、バッファ#1の未使用化をルート切替部14に対して指示する(S6)。ルート切替部14は、この指示を受けて、ルート切り替えを行なう(S7)。具体的には、#1のバッファのルートを使用禁止にする。次に、バッファ使用面カウンタ部17は、バッファ制御部19に対してバッファ#1の残量を通知する(S8)。バッファ制御部19は、これを受けてバッファ#1が空になったことを確認してバッファ#2の未使用指示を行なう(S9)。以後、Cの処理をバッファ#kまで繰り返す(S9)。この実施の形態例によれば、低消費電力化を図ることができる。
図7は従来のFPGAデバイス(FPGAはザイリンクス社の登録商標)の周囲温度/Tj温度/バッファ使用量の関係を示す図である。図において、縦軸は周囲温度(℃)とバッファ数量、横軸はジャンクション温度Tj(℃)である。f1はバッファ数量、f2は温度変化を示す。バッファ数量が500個で一定の場合、周囲温度の上昇と共にジャンクション温度も上昇し、ジャンクション温度が85℃に達した時点でデバイスは破壊される。
図8は本発明のFPGAデバイスの周囲温度/Tj温度/バッファ使用量の関係を示す図である。f3はバッファ数量、f4は温度変化を示す。この場合には、ジャンクション温度がある値になると、バッファ使用量を減らす制御を行なうため、温度はある値より上昇しなくなり、デバイスが破壊されるのを防止することができる。
本発明の効果を列挙すると、以下の通りである。
1)温度環境や入力帯域の情報を入手し、動的にバッファサイズを変更することにより、自デバイス或いは、他デバイスの素子破壊を防止することが可能である。
2)入力側の帯域が小さい場合は、バッファサイズを小さくすることで、消費電力の削減/発熱の低減、及びレイテンシ削減を行なうことが可能である。
3)温度環境や入力帯域に応じて、動的にバッファサイズを変更することにより、メモリを有効活用することが可能である。
本発明の一実施の形態例を示すブロック図である。 バッファ制御部の基本動作シーケンスを示す図である。 温度センサー部からの通知シーケンスを示す図である。 他デバイス情報通知部からの通知シーケンスを示す図である。 帯域監視部からの通知シーケンスの第1の例を示す図である。 帯域監視部からの通知シーケンスの第2の例を示す図である。 従来のFPGAデバイスの周囲温度/Tj温度/バッファ使用量の関係を示す図である。 本発明のFPGAデバイスの周囲温度/Tj/バッファ使用量の関係を示す図である。 従来装置の構成例を示すブロック図である。
符号の説明
10 データ転送装置
11 I/Oインタフェース
12 ルート切替部
13 バッファ部
14 ルート切替部
15 データ整形回路
16 I/Oインタフェース
17 バッファ使用面数カウンタ部
18 帯域監視部
19 バッファ制御部
21 温度センサー部
22 他デバイス情報通知部

Claims (5)

  1. データ転送装置に用いられるものであって、パケットを一旦保持するためのメモリを多段接続して構成されるバッファ部と、
    各バッファ部に対してクロック供給及びデータのルート切り替えを行なうルート切替部と、
    装置のパケット入力部に設けられた帯域監視部と、
    装置内の温度を測定するための温度センサー部と、
    前記帯域監視部によるパケット流入の変化量と、前記温度センサー部からの温度検知結果により、前記ルート切替部へのルート切り替えを指示するバッファ制御部と、
    を有し、
    温度変化及び入力帯域を元に多段接続されたバッファサイズを動的に切り替えるように構成されたデータ転送装置におけるデバイスの発熱制御装置。
  2. 前記バッファ制御部は、前記温度センサー部が検知する装置内温度とデバイスのジャンクション温度を常に比較監視し、デバイスのジャンクション温度を超えない範囲内でバッファサイズを算出することを特徴とする請求項1記載のデータ転送装置におけるデバイスの発熱制御装置。
  3. 前記バッファ制御部は、バッファサイズと装置内温度上昇の相関関係を記憶するテーブルを持ち、内部処理性能に対して入力側の帯域が大きい場合は、入力側と内部処理の速度差を元にバッファ溢れを起こさずに処理が行なえるバッファサイズを算出することを特徴とする請求項1記載のデータ転送装置におけるデバイスの発熱制御装置。
  4. 前記バッファ制御部は、内部処理性能に対して入力側の帯域が小さい場合は、装置内の温度に依存せずバッファサイズを小さくすることを特徴とする請求項1記載のデータ転送装置におけるデバイスの発熱制御装置。
  5. 外部からの要求を元に、前記バッファ部のバッファサイズを制御することを特徴とする請求項1記載のデータ転送装置におけるデバイスの発熱制御装置。
JP2006030911A 2006-02-08 2006-02-08 データ転送装置におけるデバイスの発熱制御装置 Expired - Fee Related JP4509945B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006030911A JP4509945B2 (ja) 2006-02-08 2006-02-08 データ転送装置におけるデバイスの発熱制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006030911A JP4509945B2 (ja) 2006-02-08 2006-02-08 データ転送装置におけるデバイスの発熱制御装置

Publications (2)

Publication Number Publication Date
JP2007214761A JP2007214761A (ja) 2007-08-23
JP4509945B2 true JP4509945B2 (ja) 2010-07-21

Family

ID=38492830

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006030911A Expired - Fee Related JP4509945B2 (ja) 2006-02-08 2006-02-08 データ転送装置におけるデバイスの発熱制御装置

Country Status (1)

Country Link
JP (1) JP4509945B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101453383B (zh) * 2007-12-06 2011-06-15 中国移动通信集团公司 设备、网络状态分析方法及装置
JP4863318B2 (ja) * 2009-04-21 2012-01-25 Necアクセステクニカ株式会社 経路制御装置及び経路制御方法
US9459879B2 (en) 2012-06-08 2016-10-04 Qualcomm Incorporated Systems and methods for thermal mitigation with multiple processors

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002237760A (ja) * 2001-02-09 2002-08-23 Hitachi Ltd 断続信号を扱う無線通信装置
JP2004200905A (ja) * 2002-12-17 2004-07-15 Handotai Rikougaku Kenkyu Center:Kk ルータ装置とその出力ポート回路及びその制御方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002237760A (ja) * 2001-02-09 2002-08-23 Hitachi Ltd 断続信号を扱う無線通信装置
JP2004200905A (ja) * 2002-12-17 2004-07-15 Handotai Rikougaku Kenkyu Center:Kk ルータ装置とその出力ポート回路及びその制御方法

Also Published As

Publication number Publication date
JP2007214761A (ja) 2007-08-23

Similar Documents

Publication Publication Date Title
TWI444023B (zh) 用於性能及流量知覺的異質互連網路的方法、設備以及系統
KR100922965B1 (ko) 네트워크온칩 장치와 이를 위한 동작 주파수 제어 방법
JP5722264B2 (ja) データ処理装置、データ容量増加抑制方法
US10949369B2 (en) Data processor using a ring bus and method for controlling the same
KR102203669B1 (ko) NoC 구조의 반도체 장치 및 그의 라우팅 방법
US20150347330A1 (en) Thermal mitigation using selective i/o throttling
JP4509945B2 (ja) データ転送装置におけるデバイスの発熱制御装置
CN108304156A (zh) 主机装置与数据传输速率控制方法
CN108628544B (zh) 电子装置与数据传输速率控制方法
US7191258B2 (en) Packet forwarding system having a control packet processor which allocates the bandwidth for a control packet adaptively and processing method thereof
JP2006331107A (ja) 電力管理回路、及び電子回路
KR102333391B1 (ko) 전자 장치 및 이의 전력 제어 방법
JP4408376B2 (ja) 交換のためにメモリに書き込まれるパケットをキューイングするシステム、方法及び論理
JP2009251713A (ja) キャッシュメモリ制御装置
JP2006331067A (ja) バス調停回路制御方法
US20100299461A1 (en) Information processing apparatus and image forming apparatus
JP2014103439A (ja) 通信装置、通信システム、通信装置の制御方法及び通信装置の制御プログラム
JP2015095823A (ja) ネットワーク装置、バッファ制御装置及びバッファ制御方法
US20160285758A1 (en) Integrated circuit, semiconductor device, card and data transfer method
JP5574832B2 (ja) バッファ制御装置およびバッファ制御方法
US20240113985A1 (en) Techniques For Managing Packet Scheduling From Queue Circuits
US8700927B2 (en) Semiconductor integrated circuit, interconnect, and computer readable medium storing medium storing control program
CN109995633B (zh) 一种芯片及相关设备
JP2007108858A (ja) ピン共有装置およびピン共有方法
JP2008146524A (ja) 情報処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080812

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100427

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100428

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees