TWI444023B - 用於性能及流量知覺的異質互連網路的方法、設備以及系統 - Google Patents
用於性能及流量知覺的異質互連網路的方法、設備以及系統 Download PDFInfo
- Publication number
- TWI444023B TWI444023B TW100106886A TW100106886A TWI444023B TW I444023 B TWI444023 B TW I444023B TW 100106886 A TW100106886 A TW 100106886A TW 100106886 A TW100106886 A TW 100106886A TW I444023 B TWI444023 B TW I444023B
- Authority
- TW
- Taiwan
- Prior art keywords
- buffer
- voltage
- router
- packet
- frequency
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/30—Flow control; Congestion control in combination with information about buffer occupancy at either end or at transit nodes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/109—Integrated on microchip, e.g. switch-on-chip
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/40—Constructional details, e.g. power supply, mechanical construction or backplane
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/39—Credit based
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Sources (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
- Information Transfer Systems (AREA)
Description
本發明係有關性能及流量知覺的異質互連網路。
許多電腦系統係從分離構件,如耦合至主機板或系統之其他電路板的積體電路(IC)所形成。隨著處理能力及可併入單一IC中的處理單元之數量不斷增加,可將以單一IC所形成之系統(如系統單晶片(SoC))併入不同裝置中,如行動裝置、嵌入式系統、及諸如此類。
欲將構件連接在一起,使用某些類型的互連網路,且亦可有一或更多路由器。目前,系統之多路由器為高度均質:一路由器之不同埠在相同速度操作,埠之不同虛擬通道(VC)或其他獨立路徑亦是如此。這與SoC中之實際使用不匹配,其中實際上很少會有跨埠之平衡流量及跨虛擬通道之相等危急度(criticality)的情況。跨埠及VC之均質設計不可避免地造成在可接受較低速度之構件的非最理想耗電量並在危急訊息可受益於較高處理速度之構件招致性能損失。
在各種實施例中,可提供異質路由器微架構。在高階,路由器之不同埠、埠之不同虛擬通道、及/或甚至共享一虛擬通道之不同封包可被允許在不同時脈及電壓下操作以匹配處理元件及封包軟體之語義中之本質異質性。欲實現異質控制,可使用路由器之一或更多電力控制器以提供針對每一埠、通道、及/或封包之較佳性能/電力利用之個別頻率一電壓對。
實施例可連同許多不同類型的系統一起使用。在一些實行例中,諸如網路單晶片(NoC)之系統單晶片(SoC)可包括經由網狀互連系統耦合之諸多核心。參照第1圖,顯示根據本發明之一實施例的系統之區塊圖。如第1圖中所示,系統100可為包括複數處理引擎1100,0
-110n,m
之系統單晶片。在各種實施例中,這些處理引擎可為諸如多核心處理器之相對簡單的有序(in-order)微架構之一般目的核心的核心。或者處理引擎可微具有某些專門功能(如解碼、封包處理、或其他功能)之均質或異質處理引擎。如所見,處理引擎110耦合在網狀互連中,其中每一處理器耦合至複數路由器1200,0
-120n,m
之對應的路由器。
每一這種路由器可包括複數埠,各具有多個虛擬通道,此將於下進一步敘述。這些不同路由器可控制成具有不同操作參數,如不同電壓及頻率位準,以實現透過路由器之通訊中之差異。又如第1圖中所見,亦可有記憶體控制器130。
如第1圖之實施例中所見,由於不同類型之流量在不同方向中移動通過路由器,可獨立控制路由器之個別埠以實現在權衡耗電量下所需的處理能力。例如,從記憶體控制器130至處理器P1的流量主要在一方向中,由粗線所示。此情景代表具有寫回快取之記憶體階級,其中來自主記憶體之讀取流量通常比至記憶體的寫入流量高上數倍。在路由器R1上,例如,相較於來自路由器1202,1
之輸入,來自記憶體控制器之輸入埠係受益於更高之時脈。
另外,在快取一致系統中之某些封包類型可分類成各種危急度層級。當使用危急度來映射封包至虛擬通道時,一時脈給所有封包的設計並非最理想。下表1顯示在一種通訊協定中之封包的三種危急度層級。如所見,在快取一致多處理器中之訊息類型相關於應用的性能具有不同的危急度性質。在表1的範例中,依據封包內容可有三種封包危急度的層級。一般而言,最危急封包為與快取一致性訊息類型有關的那些,包括各種回應(Rsp)、窺探封包(Snp)、及衝突確認(AckCnflt)。轉而,中等危急度之封包與轉送資料之其他回應、某些讀取請求(Rd)、及無效訊息(Inv)有關。最後,寫回請求(Wb)類型的訊息可具有最低優先權。例如,延遲RspI封包通常延長快取命中潛伏而延遲WbMtoI係經常為無害的。
參照第2圖,顯示根據本發明之一實施例的路由器之區塊圖。如第2圖中所見,路由器200可對應至第1圖中所示之SoC的路由器之一。路由器200包括複數埠2201
-220n
,其各可包括多個獨立緩衝器。提供進入封包至哪個埠的控制係可經由另一路由器之橫桿(cross-bar)或其他切換邏輯或耦合至路由器的其他代理器。如第2圖中詳細顯示,每一埠220可包括複數緩衝器225(如先進先出(FIFO)緩衝器),各與一不同的虛擬通道關聯。注意到雖在第2圖中所示之所指示的埠為在一方向中,亦即從西至東,路由器可包括具有不同方向之許多埠。
如所見,進入資料係經由路由進入封包至其的埠之輸入多工器222輸入到緩衝器中。輸入多工器222可依據進入封包之虛擬通道識別符從其之輸入選擇將提供至對應緩衝器的輸出。類似地,緩衝器225的輸出耦合至輸出多工器226,其可被虛擬通道配置器240所控制。如所見,例如從與路由器200耦合之其他路由器,提供額度至虛擬通道配置器240。接著,當具有可得額度時,一給定虛擬通道緩衝器可讓其之輸出被選擇。切換配置器245可從其各個輸入選擇封包以傳輸至另一路由器的給定埠。在一些實施例中,這些配置器可結合在單一邏輯或控制器中。可使用不同路由器演算法來進行此判斷。例如,在源路由的情況中,封包之來源指定整個路徑,所以切換配置器可剖析包括在封包中之路由資訊。另一種路由演算法可為動態路由,其中封包不具有完整的路徑但取而代之僅包括目的地節點識別符(ID)。在此情況中,切換配置器可存取路由表來判斷路由。類似地,路由器200可提供額度回至封包的提供者。亦即,當從一給定虛擬通道緩衝器輸出封包時,可提供對應至那虛擬通道之額度回至提供封包給路由器的實體。經由雙向節點至節點鏈結299,可透過橫桿230提供來自各個埠之輸出至路由器耦合的選定實體,如另一這種路由器或處理引擎。
欲獨立控制不同埠操作之頻率,可有電力控制器210。如所見,電力控制器210耦合成接收總體時脈,其可為對應至操作頻率之總體時脈信號。另外,電力控制器210可接收複數除法比率,其可靜態或動態加以設定,這將於下敘述。在一些實施例中,每一埠具有自己的除法比率。電力控制器210進一步耦合成接收總體電壓,其可為對應至SoC之操作電壓的總體電壓信號。據此,依據接收到的除法比率及總體時脈及電壓,電力控制器210可產生時脈一電壓信號對,其可被提供至每一埠。雖在第2圖之實施例中顯示每路由器具單一電力控制器,本發明之範疇不限於此且在一些實施例中,每一埠可具有個別的電力控制器。
因此,第2圖之實施例顯示異質路由器,其中可實現每埠的時脈-電壓控制。可依據緩衝器之佔用來靜態控制或動態控制第2圖之實行例的頻率-電壓對之選擇。在一些實行例中,可靜態控制一或更多埠,同時可動態控制一或更多其他埠。靜態實行例可依據流經路由器之流量可能為多大的先驗知識。例如,當知道從記憶體控制器輸出比輸入至記憶體控制有可能更多的流量時,可控制從記憶體控制器輸出資料的埠以比導向至記憶體控制器之輸入的埠在更高之頻率操作。
在一實施例中,電力控制器210可依據來自緩衝器佔用監視邏輯250之資訊來選擇針對每一埠之適當的頻率-電壓對。在一實行例中,佔用監視邏輯250提供除法比率信號以動態控制該比率。在另一實行例中,系統軟體例如依據通過埠之預期流量模式的先驗知識來設定除法比率。詳言之,在一實施例中,該邏輯可執行埠之緩衝器項目的數量與臨限值的比較。注意到此比較可依據埠之所有緩衝器的佔用,或僅一或更多預定緩衝器。在此,當使用中之緩衝器項目的數量超過埠中之某水印時,埠之時脈/電壓會增加。相反地,延長時期之空FIFO緩衝器可指示閒置情況(由佔用監視邏輯所偵測到)並可閘控/減少時脈/電壓至最低待命電力狀態,實質上節省電力。運作時間控制允許路由器針對變化流量需求連續地調整,實現性能與耗電量之間的較佳權衡。在一靜態實行例中,注意到可不存在邏輯250,且可靜態控制比率信號。在一些實行例中,可例如在每埠或每緩衝器基礎上使用靜態及動態控制之組合。
在第2圖之實施例中,時脈及電壓調適之粒度以每埠計。因此,可在每埠基礎上組態電力控制器(及佔用監視邏輯),或每一埠可組態成與這些構件之單一實例通訊。了解到除了在埠基礎上之電力控制外,可類似地控制埠間的鏈結來實現電力節省。在又其他實施例中,異質路由器可提供有電壓/頻率之每優先權的控制。亦即,在非每埠控制之一些應用中,控制係可針對埠之每一個別緩衝器,例如在每一優先權或虛擬通道的基礎上,以用於超細粒度之電力管理。茲參照第3圖,顯示根據本發明之另一實施例的路由器之區塊圖。如第3圖中所示,可與第2圖類似組態路由器200’。然而,取代每埠控制,路由器200’之每一個別的緩衝器225可使其頻率-電壓對受到個別控制。欲實現這種控制,可針對每埠設置電力控制器228及佔用監視邏輯229,並可例如依據可從靜態來源(未顯示於第3圖中)或佔用監視邏輯229提供的進入選擇信號來輸出個別的時脈一電壓信號至虛擬通道緩衝器225的每一者。
在一實行例中,可組態系統而依據訊息危急度來配置每一虛擬通道,例如靜態配置,其中第一虛擬通道與最危急的封包關聯、第二虛擬通道與次危急的封包關聯、及等等。在這種實行例中,第一虛擬通道可在比其他虛擬通道更高速度操作。在併入以危急度為基的虛擬通道之又另一實行例中,可藉由控制埠之一組緩衝器來實現動態控制,使得當資料流過一最高優先權虛擬通道(與一緩衝器關聯)時,可禁能其他通道(及其關聯之緩衝器)或置於低電力待命狀態中,允許負載知覺控制。欲實現此控制,每一封包可包括服務品質(QoS)暗示,例如位元欄位來表示封包之優先權。可控制緩衝器使得當接收到最高優先權封包時,使用高頻率來處置經過緩衝器之該封包,並當接收到低優先權封包時,以較低頻率來控制緩衝器資源。假設其中之第一虛擬通道(VC0
)主動注入/射出最高優先權封包之小塊(flit)的系統,可將其餘的通道/緩衝器,例如,VC1
至VCV
置於低電力狀態中。在此實施例中調適時脈及電壓之基礎因此為訊息優先權。
可以各種方式進行時脈及電壓之調適。針對高性能多核心架構,可使用軟體透明之設計一時間決定。針對含有具有QoS要求之智慧財產權(IP)區塊的SoC,可使用依據由軟體提供之暗示的運作時間動態控制。例如,可透過跨記憶體模組之間的路由器之低電壓低電力路徑來執行低優先權直接記憶體存取(DMA)異動。
在又其他實施例中,可實現甚至更細粒度之控制。參照第4圖,控制可為在封包為基礎上,例如根據封包本身之優先權。此優先權可與歸因於虛擬通道或其他識別符之優先權不同。在各種實施例中,每一流控制單元(如所謂的小塊)可在單元之標頭(如封包標頭)中具有其之優先權的指標。依據此資訊,可在不同速度處理共享一緩衝器之封包。詳言之,如第4圖之實施例中所示,緩衝器320包括第一部320a
及第二部320b
,其各可依據經由例如電力控制器310所得之控制信號而在不同速度受到控制。如所見,電力控制器310可接收總體時脈及電壓信號及除法比率,其可經由在封包標頭之欄位中所存在之資訊加以設定。依據此資訊,電力控制器310可產生寫入時脈及讀取時脈以寫入資料至緩衝器320的特定部分中並從其讀取資料。雖以第4圖之實施例中的特定實行例加以顯示,然應了解到可實現提供電壓/頻率之精細粒度控制的其他實行例。舉例而言,可在與處理器之已知電力狀態(如先進組態及電力介面(ACPI)規格之所謂的P或C狀態)同步工作的路由器中實行電力控制。在此,連接至處理器的本地路由器及緩衝器(在那埠上)亦可依據處理器電力狀態休眠(或醒來)。其他實行例可進一步應用於連接至具有電力知覺狀態之記憶體控制器的路由器。
可在碼中實行實施例並可儲存在具有指令儲存於上之儲存媒體上,該些指令可用來編程系統執行該些指令。儲存媒體可包括,但不限於,包括軟碟、光碟、固態驅動器(SSD)、光碟唯讀記憶體(CD-ROM)、可抹寫光碟(CD-RW)、及光磁碟的任何類型之碟;諸如唯讀記憶體(ROM)、諸如動態隨機存取記憶體(DRAM)、靜態隨機存取記憶體(SRAM)的隨機存取記憶體(RAM)、可抹除可編程唯讀記憶體(EPROM)、快閃記憶體、可電性抹除可編程唯讀記憶體(EEPROM)、磁或光卡之半導體裝置;或適合儲存電子指令的任何其他類型之媒體。
雖已參照有限數量的實施例敘述本發明,熟悉此技藝人士將理解到其之各種修改及變異。所附之申請專利範圍意圖涵蓋落入本發明之真實精神及範疇內的所有這種修改及變異。
100...系統
1100,0
-110n,m
...處理引擎
1200,0
-120n,m
...路由器
130...記憶體控制器
210...電力控制器
200...路由器
200’...路由器
2201
-220n
...埠
222...輸入多工器
225...緩衝器
226...輸出多工器
228...電力控制器
229...佔用監視邏輯
230...橫桿
240...虛擬通道配置器
245...切換配置器
250...緩衝器佔用監視邏輯
299...雙向節點至節點鏈結
310...電力控制器
320...緩衝器
320a
...第一部
320b
...第二部
第1圖為根據本發明之一實施例的系統之區塊圖。
第2圖為根據本發明之一實施例的路由器之區塊圖。
第3圖為根據本發明之另一實施例的路由器之區塊圖。
第4圖為根據本發明之一實施例的採用在封包基礎上之控制的緩衝器之區塊圖。
100...系統
1100,0
-110n,m
...處理引擎
1200,0
-120n,m
...路由器
130...記憶體控制器
Claims (20)
- 一種用於性能及流量知覺的異質互連網路的方法,包含:判斷第一緩衝器之佔用程度,路由器之第一埠的該第一緩衝器耦合至複數路由器及至少一處理器,該第一埠包括複數緩衝器,該複數緩衝器包括該第一緩衝器,及該路由器包括複數埠,該複數埠各者包括複數緩衝器;比較該第一緩衝器之該佔用程度與第一臨限值;以及至少部分依據該比較而控制該第一埠以在第一電壓及頻率操作,其中控制該路由器之該複數埠之至少一其他埠以在第二電壓及頻率操作,該複數埠各者具有個別的電壓及頻率控制。
- 如申請專利範圍第1項所述之方法,進一步包含依據該佔用程度的改變,動態控制該第一埠以在不同電壓及頻率操作。
- 如申請專利範圍第1項所述之方法,進一步包含靜態控制該路由器之第二埠以在該第二電壓及頻率操作,該靜態控制依據預期通過該路由器之流量模式的先驗知識。
- 如申請專利範圍第1項所述之方法,進一步包含依據第一封包的虛擬通道識別符,路由該第一封包至該第一緩衝器。
- 如申請專利範圍第4項所述之方法,進一步包含當可得對應至該第一緩衝器的額度時從耦合至該第一緩衝器的輸出之輸出多工器選擇該第一封包並路由該第一封包至 第二路由器的預定埠。
- 如申請專利範圍第1項所述之方法,進一步包含當該第一緩衝器儲存至少一資料封包時將該第一埠之至少一其他緩衝器及入站/輸出鏈結置於低電力狀態中。
- 如申請專利範圍第1項所述之方法,進一步包含:比較該第一埠的複數緩衝器之佔用程度與該第一臨限值;以及至少部分依據該比較而控制該複數緩衝器以在該第一電壓及頻率操作。
- 如申請專利範圍第1項所述之方法,進一步包含依據與複數緩衝器的每一者關聯之訊息危急度而控制該第一埠的該複數緩衝器的每一者以在獨立電壓及頻率操作。
- 一種用於性能及流量知覺的異質互連網路的設備,包含:路由器,具有複數埠,各包括並聯耦合在輸入多工器與輸出多工器之間的複數虛擬通道緩衝器,其中個別控制該複數埠的每一者以在選定頻率-電壓對操作。
- 如申請專利範圍第9項所述之設備,其中該個別控制係依據該對應埠之至少一虛擬通道緩衝器的佔用。
- 如申請專利範圍第10項所述之設備,其中個別控制埠的該複數虛擬通道緩衝器之每一者以在每封包基礎上在不同頻率-電壓對操作。
- 如申請專利範圍第9項所述之設備,其中當該複數埠之第一埠的最高優先權虛擬通道緩衝器正在儲存至少 一封包時,將該第一埠的其他虛擬通道緩衝器置於低電力狀態中,其中該些虛擬通道緩衝器的每一者與將儲存在該對應虛擬通道緩衝器中之封包的優先級關聯。
- 如申請專利範圍第9項所述之設備,進一步包含耦合至該複數埠之第一埠的佔用監視邏輯以判斷該第一埠之佔用程度並比較該佔用程度與臨限值,其中該第一埠之該選定頻率-電壓對係至少部分依據該比較。
- 如申請專利範圍第13項所述之設備,進一步包含包括時脈控制器之控制器以接收總體時脈信號並依據該複數埠之每一者的比率信號及該總體時脈信號而提供不同時脈信號至該複數埠的每一者,以及電壓調節器以接收電壓信號並依據該比率信號及該電壓信號輸出不同調節電壓至該複數埠之每一者。
- 如申請專利範圍第14項所述之設備,其中該控制器從第一輸入封包接收第一比率信號並產生寫入時脈信號以儲存該第一輸入封包到該第一埠的第一虛擬通道緩衝器中,該寫入時脈信號根據該第一輸入封包的標頭中所接收到之該第一比率信號。
- 如申請專利範圍第15項所述之設備,其中根據該些對應的比率信號在不同速度處理該第一虛擬通道緩衝器中所儲存之該第一輸入封包及第二輸入封包。
- 如申請專利範圍第9項所述之設備,其中該複數埠之該個別控制係靜態依據通過該路由器之預期流量模式的先驗知識。
- 一種用於性能及流量知覺的異質互連網路的系統,包含:複數處理引擎;至少一記憶體控制器;以及複數路由器,經由互連網路而耦合該些處理引擎及該至少一記憶體控制器,其中每一路由器包括各具有耦合在輸入多工器與輸出多工器之間的複數並聯緩衝器之複數埠、耦合至該輸出多工器之橫桿、耦合至該輸出多工器及該橫桿的輸出選擇邏輯以從該輸出多工器選擇封包並選擇該複數路由器的另一者之埠以接收該封包、耦合至該複數並聯緩衝器的佔用監視邏輯以判斷該複數並聯緩衝器的每一者之佔用程度並比較該對應的佔用程度與臨限值以產生結果、以及控制器以接收該結果、總體時脈信號及電壓信號並至少部分依據該結果而提供該複數並聯緩衝器的每一者之頻率-電壓對,其中每一並聯緩衝器可在異質頻率-電壓對操作,並且該複數處理引擎、該至少一記憶體控制器、及該複數路由器組態在單一半導體晶粒上。
- 如申請專利範圍第18項所述之系統,其中可控制每一路由器以進一步在每封包基礎上在異質頻率-電壓對操作。
- 如申請專利範圍第18項所述之系統,其中該複數路由器之一的至少一埠將在靜態電壓及頻率操作,該靜態電壓及頻率依據預期通過該至少一埠的流量模式之先驗知識。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/748,794 US8379659B2 (en) | 2010-03-29 | 2010-03-29 | Performance and traffic aware heterogeneous interconnection network |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201210275A TW201210275A (en) | 2012-03-01 |
TWI444023B true TWI444023B (zh) | 2014-07-01 |
Family
ID=44656397
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW100106886A TWI444023B (zh) | 2010-03-29 | 2011-03-02 | 用於性能及流量知覺的異質互連網路的方法、設備以及系統 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8379659B2 (zh) |
EP (1) | EP2553893B1 (zh) |
JP (1) | JP2013528970A (zh) |
CN (1) | CN102823214B (zh) |
RU (1) | RU2566330C2 (zh) |
TW (1) | TWI444023B (zh) |
WO (1) | WO2011126816A2 (zh) |
Families Citing this family (54)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8402295B2 (en) * | 2010-07-09 | 2013-03-19 | Qualcomm Incorporated | Techniques employing flits for clock gating |
US20120185714A1 (en) * | 2011-12-15 | 2012-07-19 | Jaewoong Chung | Method, apparatus, and system for energy efficiency and energy conservation including code recirculation techniques |
US9619006B2 (en) * | 2012-01-10 | 2017-04-11 | Intel Corporation | Router parking in power-efficient interconnect architectures |
CN103580890B (zh) * | 2012-07-26 | 2018-08-28 | 深圳市中兴微电子技术有限公司 | 一种可重配置片上网络结构及其配置方法 |
US8885510B2 (en) | 2012-10-09 | 2014-11-11 | Netspeed Systems | Heterogeneous channel capacities in an interconnect |
JP2014082713A (ja) | 2012-10-18 | 2014-05-08 | Canon Inc | データ処理装置及びその制御方法 |
US9253085B2 (en) * | 2012-12-21 | 2016-02-02 | Netspeed Systems | Hierarchical asymmetric mesh with virtual routers |
US9391927B2 (en) | 2013-03-20 | 2016-07-12 | Empire Technology Development Llc | Heterogeneous router clock assignment and packet routing |
US9471726B2 (en) | 2013-07-25 | 2016-10-18 | Netspeed Systems | System level simulation in network on chip architecture |
US9473388B2 (en) | 2013-08-07 | 2016-10-18 | Netspeed Systems | Supporting multicast in NOC interconnect |
GB2521149B (en) * | 2013-12-10 | 2021-08-18 | Grass Valley Ltd | Adjusting occupancies of a set of buffers |
US9699079B2 (en) | 2013-12-30 | 2017-07-04 | Netspeed Systems | Streaming bridge design with host interfaces and network on chip (NoC) layers |
US9473415B2 (en) * | 2014-02-20 | 2016-10-18 | Netspeed Systems | QoS in a system with end-to-end flow control and QoS aware buffer allocation |
WO2015142336A1 (en) * | 2014-03-20 | 2015-09-24 | Intel Corporation | A method, apparatus, and system for controlling power consumption of unused hardware of a link interface |
CN104022950B (zh) * | 2014-06-10 | 2017-06-06 | 复旦大学 | 一种可共享和自配置缓存的路由器结构 |
US9742630B2 (en) | 2014-09-22 | 2017-08-22 | Netspeed Systems | Configurable router for a network on chip (NoC) |
US9571341B1 (en) | 2014-10-01 | 2017-02-14 | Netspeed Systems | Clock gating for system-on-chip elements |
US9660942B2 (en) | 2015-02-03 | 2017-05-23 | Netspeed Systems | Automatic buffer sizing for optimal network-on-chip design |
US9444702B1 (en) | 2015-02-06 | 2016-09-13 | Netspeed Systems | System and method for visualization of NoC performance based on simulation output |
US9928204B2 (en) | 2015-02-12 | 2018-03-27 | Netspeed Systems, Inc. | Transaction expansion for NoC simulation and NoC design |
US9568970B1 (en) | 2015-02-12 | 2017-02-14 | Netspeed Systems, Inc. | Hardware and software enabled implementation of power profile management instructions in system on chip |
US10050843B2 (en) | 2015-02-18 | 2018-08-14 | Netspeed Systems | Generation of network-on-chip layout based on user specified topological constraints |
US10348563B2 (en) | 2015-02-18 | 2019-07-09 | Netspeed Systems, Inc. | System-on-chip (SoC) optimization through transformation and generation of a network-on-chip (NoC) topology |
US9864728B2 (en) | 2015-05-29 | 2018-01-09 | Netspeed Systems, Inc. | Automatic generation of physically aware aggregation/distribution networks |
US9825809B2 (en) | 2015-05-29 | 2017-11-21 | Netspeed Systems | Dynamically configuring store-and-forward channels and cut-through channels in a network-on-chip |
US10218580B2 (en) | 2015-06-18 | 2019-02-26 | Netspeed Systems | Generating physically aware network-on-chip design from a physical system-on-chip specification |
US11165717B2 (en) * | 2015-10-26 | 2021-11-02 | Western Digital Technologies, Inc. | Fabric interconnection for memory banks based on network-on-chip methodology |
US10243881B2 (en) | 2015-10-27 | 2019-03-26 | Western Digital Technologies, Inc. | Multilayer 3D memory based on network-on-chip interconnection |
US10452124B2 (en) | 2016-09-12 | 2019-10-22 | Netspeed Systems, Inc. | Systems and methods for facilitating low power on a network-on-chip |
US20180159786A1 (en) | 2016-12-02 | 2018-06-07 | Netspeed Systems, Inc. | Interface virtualization and fast path for network on chip |
US10313269B2 (en) | 2016-12-26 | 2019-06-04 | Netspeed Systems, Inc. | System and method for network on chip construction through machine learning |
US10063496B2 (en) | 2017-01-10 | 2018-08-28 | Netspeed Systems Inc. | Buffer sizing of a NoC through machine learning |
US10084725B2 (en) | 2017-01-11 | 2018-09-25 | Netspeed Systems, Inc. | Extracting features from a NoC for machine learning construction |
US10469337B2 (en) | 2017-02-01 | 2019-11-05 | Netspeed Systems, Inc. | Cost management against requirements for the generation of a NoC |
US10298485B2 (en) | 2017-02-06 | 2019-05-21 | Netspeed Systems, Inc. | Systems and methods for NoC construction |
US11934945B2 (en) | 2017-02-23 | 2024-03-19 | Cerebras Systems Inc. | Accelerated deep learning |
WO2018193352A1 (en) * | 2017-04-17 | 2018-10-25 | Cerebras Systems Inc. | Dataflow triggered tasks for accelerated deep learning |
US11488004B2 (en) | 2017-04-17 | 2022-11-01 | Cerebras Systems Inc. | Neuron smearing for accelerated deep learning |
US11232347B2 (en) | 2017-04-17 | 2022-01-25 | Cerebras Systems Inc. | Fabric vectors for deep learning acceleration |
US11144457B2 (en) | 2018-02-22 | 2021-10-12 | Netspeed Systems, Inc. | Enhanced page locality in network-on-chip (NoC) architectures |
US10547514B2 (en) | 2018-02-22 | 2020-01-28 | Netspeed Systems, Inc. | Automatic crossbar generation and router connections for network-on-chip (NOC) topology generation |
US10896476B2 (en) | 2018-02-22 | 2021-01-19 | Netspeed Systems, Inc. | Repository of integration description of hardware intellectual property for NoC construction and SoC integration |
US10983910B2 (en) | 2018-02-22 | 2021-04-20 | Netspeed Systems, Inc. | Bandwidth weighting mechanism based network-on-chip (NoC) configuration |
US11176302B2 (en) | 2018-02-23 | 2021-11-16 | Netspeed Systems, Inc. | System on chip (SoC) builder |
US11023377B2 (en) | 2018-02-23 | 2021-06-01 | Netspeed Systems, Inc. | Application mapping on hardened network-on-chip (NoC) of field-programmable gate array (FPGA) |
US20210241083A1 (en) * | 2018-05-15 | 2021-08-05 | Mitsubishi Electric Corporation | Arithmetic device |
CN109062508A (zh) * | 2018-07-19 | 2018-12-21 | 郑州云海信息技术有限公司 | 一种数据处理的方法及装置 |
RU2685969C1 (ru) * | 2018-08-07 | 2019-04-23 | Акционерное общество Научно-производственный центр "Электронные вычислительно-информационные системы" (АО НПЦ "ЭЛВИС") | Способ управления энергопотреблением в гетерогенной системе на кристалле |
WO2020044152A1 (en) | 2018-08-28 | 2020-03-05 | Cerebras Systems Inc. | Scaled compute fabric for accelerated deep learning |
WO2020044208A1 (en) | 2018-08-29 | 2020-03-05 | Cerebras Systems Inc. | Isa enhancements for accelerated deep learning |
WO2020044238A1 (en) | 2018-08-29 | 2020-03-05 | Cerebras Systems Inc. | Processor element redundancy for accelerated deep learning |
US11533277B2 (en) * | 2021-02-16 | 2022-12-20 | Hewlett Packard Enterprise Development Lp | Method and system for virtual channel remapping |
WO2022256737A1 (en) * | 2021-06-04 | 2022-12-08 | Drexel University | Energy efficiency of heterogeneous multi-voltage domain deep neural network accelerators through leakage reuse for near-memory computing applications |
CN116775418B (zh) * | 2023-08-22 | 2023-12-19 | 北京象帝先计算技术有限公司 | 一种片上网络中的路由节点、频率调整方法及电子设备 |
Family Cites Families (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08186600A (ja) * | 1995-01-05 | 1996-07-16 | Nippon Telegr & Teleph Corp <Ntt> | 蓄積交換網における中継輻輳検出方法 |
JPH1155276A (ja) * | 1997-08-01 | 1999-02-26 | Oki Electric Ind Co Ltd | シェーピング装置 |
US6009488A (en) | 1997-11-07 | 1999-12-28 | Microlinc, Llc | Computer having packet-based interconnect channel |
US7222147B1 (en) * | 2000-05-20 | 2007-05-22 | Ciena Corporation | Processing network management data in accordance with metadata files |
US7173906B2 (en) * | 2001-09-28 | 2007-02-06 | Nec Corporation | Flexible crossbar switching fabric |
JP3606240B2 (ja) * | 2001-08-23 | 2005-01-05 | 日本電気株式会社 | Atm交換機 |
CA2466281A1 (en) * | 2001-09-20 | 2003-03-27 | Siemens Aktiengesellschaft | Traffic restriction by means of reliability check for a packet-oriented connectionless network with qos transmission |
GB0211764D0 (en) * | 2002-05-22 | 2002-07-03 | 3Com Corp | Automatic power saving facility for network devices |
US7181544B2 (en) | 2002-09-03 | 2007-02-20 | Intel Corporation | Network protocol engine |
US7324540B2 (en) | 2002-12-31 | 2008-01-29 | Intel Corporation | Network protocol off-load engines |
US20040158752A1 (en) * | 2003-02-04 | 2004-08-12 | Michael Borza | Power management system and method for electronic circuits |
KR101090440B1 (ko) * | 2003-12-08 | 2011-12-06 | 삼성전자주식회사 | 데이터 통신 시스템의 수신기에서 버퍼 데이터량 조정장치및 방법, 적응적 클럭 동기부를 갖는 실시간 데이터재생장치 및 방법 |
US20050165985A1 (en) | 2003-12-29 | 2005-07-28 | Vangal Sriram R. | Network protocol processor |
US7650285B2 (en) * | 2004-06-25 | 2010-01-19 | Numerex Corporation | Method and system for adjusting digital audio playback sampling rate |
US7606151B2 (en) * | 2005-04-21 | 2009-10-20 | Intel Corporation | Power reduction in switch architectures |
US7461190B2 (en) * | 2005-08-11 | 2008-12-02 | P.A. Semi, Inc. | Non-blocking address switch with shallow per agent queues |
JP4825580B2 (ja) * | 2005-09-05 | 2011-11-30 | アラクサラネットワークス株式会社 | ネットワーク接続装置の消費電力低減方法及び装置 |
JP2007074607A (ja) * | 2005-09-09 | 2007-03-22 | Alaxala Networks Corp | クロック制御を用いた低消費電力化データ処理回路 |
US20070133588A1 (en) * | 2005-12-09 | 2007-06-14 | Electronics And Telecommunications Research Institute | Scheduling apparatus and method in channel bonding transmission system |
US8477789B2 (en) * | 2005-12-28 | 2013-07-02 | Panasonic Corporation | Transmission device and reception device |
US8332793B2 (en) * | 2006-05-18 | 2012-12-11 | Otrsotech, Llc | Methods and systems for placement and routing |
US8108545B2 (en) * | 2007-08-27 | 2012-01-31 | International Business Machines Corporation | Packet coalescing in virtual channels of a data processing system in a multi-tiered full-graph interconnect architecture |
JP5066007B2 (ja) * | 2007-08-27 | 2012-11-07 | アラクサラネットワークス株式会社 | ネットワーク中継装置 |
JP4823209B2 (ja) * | 2007-12-13 | 2011-11-24 | アラクサラネットワークス株式会社 | パケット転送装置 |
JP5100479B2 (ja) * | 2008-04-03 | 2012-12-19 | アラクサラネットワークス株式会社 | パケット転送装置 |
JP5228600B2 (ja) * | 2008-04-23 | 2013-07-03 | 日本電気株式会社 | 情報通信機器、低消費電力回路及びそれらに用いる消費電力削減方法 |
US8140830B2 (en) * | 2008-05-22 | 2012-03-20 | International Business Machines Corporation | Structural power reduction in multithreaded processor |
US7930373B2 (en) * | 2008-06-30 | 2011-04-19 | Broadcom Corporation | System and method for controlling a PHY attached to a MAC interface for energy efficient ethernet |
US8271811B2 (en) * | 2009-11-05 | 2012-09-18 | Lsi Corporation | Methods and apparatus for load-based power management of PHY logic circuits of a SAS device based upon a current workload |
-
2010
- 2010-03-29 US US12/748,794 patent/US8379659B2/en active Active
-
2011
- 2011-03-02 TW TW100106886A patent/TWI444023B/zh active
- 2011-03-29 RU RU2012145865/08A patent/RU2566330C2/ru not_active IP Right Cessation
- 2011-03-29 WO PCT/US2011/030256 patent/WO2011126816A2/en active Application Filing
- 2011-03-29 CN CN201180017347.1A patent/CN102823214B/zh active Active
- 2011-03-29 JP JP2013502712A patent/JP2013528970A/ja active Pending
- 2011-03-29 EP EP11766442.5A patent/EP2553893B1/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20110235531A1 (en) | 2011-09-29 |
RU2566330C2 (ru) | 2015-10-20 |
EP2553893B1 (en) | 2014-10-08 |
US8379659B2 (en) | 2013-02-19 |
EP2553893A4 (en) | 2013-11-13 |
CN102823214B (zh) | 2016-06-29 |
RU2012145865A (ru) | 2014-05-10 |
WO2011126816A3 (en) | 2012-03-22 |
TW201210275A (en) | 2012-03-01 |
EP2553893A2 (en) | 2013-02-06 |
WO2011126816A2 (en) | 2011-10-13 |
CN102823214A (zh) | 2012-12-12 |
JP2013528970A (ja) | 2013-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI444023B (zh) | 用於性能及流量知覺的異質互連網路的方法、設備以及系統 | |
US10074053B2 (en) | Clock gating for system-on-chip elements | |
US10324509B2 (en) | Automatic generation of power management sequence in a SoC or NoC | |
US7472299B2 (en) | Low power arbiters in interconnection routers | |
US9477280B1 (en) | Specification for automatic power management of network-on-chip and system-on-chip | |
US20140092740A1 (en) | Adaptive packet deflection to achieve fair, low-cost, and/or energy-efficient quality of service in network on chip devices | |
US9473388B2 (en) | Supporting multicast in NOC interconnect | |
US10749811B2 (en) | Interface virtualization and fast path for Network on Chip | |
Latif et al. | PVS-NoC: Partial virtual channel sharing NoC architecture | |
Baharloo et al. | ChangeSUB: a power efficient multiple network-on-chip architecture | |
Yin et al. | Energy-efficient non-minimal path on-chip interconnection network for heterogeneous systems | |
Rahmani et al. | Lastz: An ultra optimized 3d networks-on-chip architecture | |
Alimi et al. | Network-on-chip topologies: Potentials, technical challenges, recent advances and research direction | |
Ofori-Attah et al. | A survey of low power NoC design techniques | |
Kodi et al. | Design of energy-efficient channel buffers with router bypassing for network-on-chips (NoCs) | |
Xu et al. | Improving power and performance of on-chip network through virtual channel sharing and power gating | |
Stojanovic et al. | Dual-mode inter-router communication channel for deflection-routed networks-on-chip | |
Keramati et al. | Thermal management in 3d networks-on-chip using dynamic link sharing | |
US11144457B2 (en) | Enhanced page locality in network-on-chip (NoC) architectures | |
Rahmani et al. | Forecasting-based dynamic virtual channel management for power reduction in network-on-chips | |
US20190305797A1 (en) | System, Apparatus And Method For Dynamic Priority-Aware Compression For Interconnect Fabrics | |
Ofori-Attah et al. | A survey of recent contributions of high performance NoC architectures | |
Shermi et al. | A novel architecture of bidirectional NoC router using flexible buffer | |
Li | The runahead network-on-chip | |
Beraha et al. | Latency-Constrained, Power-Optimized NoC Design for a 4G SoC: A Case Study |