JP4498389B2 - マルチ・ノードコンピュータシステム - Google Patents
マルチ・ノードコンピュータシステム Download PDFInfo
- Publication number
- JP4498389B2 JP4498389B2 JP2007178861A JP2007178861A JP4498389B2 JP 4498389 B2 JP4498389 B2 JP 4498389B2 JP 2007178861 A JP2007178861 A JP 2007178861A JP 2007178861 A JP2007178861 A JP 2007178861A JP 4498389 B2 JP4498389 B2 JP 4498389B2
- Authority
- JP
- Japan
- Prior art keywords
- node
- data
- inter
- firmware
- control module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17356—Indirect interconnection networks
- G06F15/17368—Indirect interconnection networks non hierarchical topologies
- G06F15/17375—One dimensional, e.g. linear array, ring
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Stored Programmes (AREA)
Description
なお本発明は、その主題が本明細書の全体に亘って参考として取り入れられている、Yukio Nishimura et al.により2001年6月19日付けで出願された「マルチ・ノードシステムにおけるノード内ファームウェアとノード間ファームウェアとの間での最小のハードウェア資源を用いた正常条件およびエラー条件中の単純なデータ転送方法」の名称の、同時係属米国暫定特許出願第60/299,579号に対し、35U.S.C§119(e)に基づく優先権を主張するものである。
(1)トランザクションなしを表わす制御コード。例えば、制御コード「0」は、ファームウェア116と118の間にいかなるトランザクションも発生していないことを示す。
前記ノード内ファームウェアにより前記データモジュールに第1のデータを送信する段階と、
前記ノード内ファームウェアにより前記制御モジュールに対し第1のデータ転送コマンドを送る段階であって、該第1のデータ転送コマンドが、前記ノード間ファームウェアに対する第1のデータの転送を可能にする段階と、
前記ノード間ファームウェアにより前記制御モジュールから前記第1のデータ転送コマンドを読取る段階と、
前記第1のデータ転送コマンドに応答して前記ノード間ファームウェアにより前記データモジュールから前記第1のデータを読取る段階と、
前記データモジュールからの前記第1のデータ読取りの完了に応答して、前記ノード間ファームウェアにより前記制御モジュール内に第1のデータ転送状態コードを書込む段階と、
前記ノード内ファームウェアにより前記制御モジュールから前記第1のデータ転送状態コードを読取る段階と、
前記第1のデータ転送状態コードに応答して前記のデータ転送を続行すべきか否かを決定する段階と、
を含んでなる方法。
前記ノード内ファームウェアにより前記制御モジュール内に第1のデータ転送コマンドを書込む段階と、
前記ノード間ファームウェアにより前記制御モジュールから前記第1のデータ転送コマンドを読取る段階と、
前記第1のデータ転送コマンドに応答して、前記ノード間ファームウェアにより前記データモジュール内に第1のデータを書込む段階と、
前記データモジュール内への前記第1のデータの書込みに応答して、前記制御モジュール内に第1のデータ転送状態コードを書込む段階と、
前記第1のデータ転送状態コードの読取りに応答して、前記のデータ転送を続行すべきか否かを決定する段階と、
を含んでなる方法。
をさらに含んでなる付記9に記載の方法。
各々、1バイトのデータモジュールおよび1バイトの制御モジュールを備え、該データモジュールおよび制御モジュールを通して優先順位決定済みデータ転送ルーチンが動作することができるようにする、複数のノード内ファームウェアであって、前記優先順位決定済みデータ転送ルーチンが前記ノード間ファームウェアと通信すべく動作可能である、複数のノード内ファームウェアと、
を含んでなるマルチ・ノードコンピュータシステム。
前記データモジュールに第1のデータを送信する段階と、
前記ノード間ファームウェアに対する前記第1のデータの転送を可能にするため、前記制御モジュールに対し第1のデータ転送コマンドを送信する段階と、
前記ノード間ファームウェアによる前記第1のデータ転送コマンドの履行状態に対応する第1のデータ転送状態コードを前記制御モジュールが受信しているか否かを監視する段階と、
前記第1のデータ転送状態コードの受信に応答して、前記のデータ転送を続行するか否かを決定する段階と、
を含んでなる方法。
第1のデータ転送コマンドに応答して前記ノード間ファームウェアが前記データモジュールにデータを送信できるようにするため、前記制御モジュール内に前記第1のデータ転送コマンドを書込む段階と、
前記ノード間ファームウェアによる前記第1のデータ転送コマンドの履行状態に対応する第1のデータ転送状態コードを前記制御モジュールが受信しているか否かを監視する段階と、
前記第1のデータ転送状態コードに応答して、前記のデータ転送を続行するか否かを決定する段階と、
を含んでなる方法。
前記データモジュールに第1のデータを送信する段階と、
前記ノード間ファームウェアに対する前記第1のデータの転送を可能にするため前記制御モジュールに対し第1のデータ転送コマンドを送信する段階と、
前記ノード間ファームウェアによる前記第1のデータ転送コマンドの履行状態に対応する第1のデータ転送状態コードを前記制御モジュールが受信しているか否かを監視する段階と
前記第1のデータ転送状態コードの受信に応答して前記のデータ転送を続行するか否かを決定する段階と、
を履行させるコンピュータ読取り可能な記録媒体。
前記第1のデータ転送コマンドに応答して、前記ノード間ファームウェアが前記データモジュールにデータを送信できるようにするため、前記制御モジュール内に第1のデータ転送コマンドを書込む段階と、
前記ノード間ファームウェアによる前記第1のデータ転送コマンドの履行状態に対応する第1のデータ転送状態コードを前記制御モジュールが受信しているか否かを監視する段階と、
前記第1のデータ転送状態コードに応答して前記のデータ転送を続行するか否かを決定する段階と、
を履行させるコンピュータ読取り可能な記録媒体。
102 相互接続スイッチ
104 ノード間コントローラ
106 入出力(IO)ノード
107 メモリ(MEM)ノード
108 IOデバイス
110 正規チャネル
112 直接チャネル
114 中央処理装置(CPU)ノード
116 ノード内ファームウェア
118 ノード間ファームウェア
120 データモジュール
122 制御モジュール
Claims (7)
- 複数のノードと、前記複数のノードと通信可能に接続されたノード間コントローラと、を少なくとも有し、前記複数のノードの各々と前記ノード間コントローラとの間の通信が、前記ノード毎に対応して設けられ各前記ノードを前記ノード間コントローラに直接結合する直接チャネルを通して実行されるマルチ・ノードコンピュータシステムにおいて、
各前記ノードと前記ノード間コントローラとの間で転送されるべきデータを記憶する、1バイトのデータモジュールと、
各前記ノードと前記ノード間コントローラとの間におけるデータ転送に関する状態情報およびコマンドを記憶する、1バイトの制御モジュールとを有し、かつ、前記1バイトのデータモジュールと前記1バイトの制御モジュールは一体に各前記ノード内に設けられ、
該データモジュールおよび制御モジュールを用いてデータ転送するに際し、前記制御モジュールにコマンドを記憶するとともに、転送の対象となるデータを前記データモジュールに記憶し、優先順位のより低い現行データの転送を中断又は中止して優先順位のより高いデータの転送を確保するデータ転送ルーチンを動作させ、各前記ノードと前記ノード間コントローラとの間のデータ転送を行うマルチ・ノードコンピュータシステム。 - 前記マルチ・ノードコンピュータシステムにおいて、
前記ノードから前記ノード間コントローラへデータを転送するとき、前記ノードが前記ノード間コントローラに対するコマンドを前記制御モジュールに書き込み、転送対象データを前記データモジュールに書き込むとともに、前記ノード間コントローラに対して中断信号を送信し、
前記ノード間コントローラは、前記中断信号を受信したときには、前記制御モジュールからコマンドを読み取り、読み取ったコマンドに応じて前記データモジュールに書き込まれたデータを読み取ることを特徴とする、請求項1に記載のマルチ・ノードコンピュータシステム。 - 前記マルチ・ノードコンピュータシステムにおいて、
前記ノード間コントローラは、前記データモジュールからのデータを読み取った後、前記制御モジュールに自身の状態を示す状態情報を書き込むことを特徴とする、請求項2に記載のマルチ・ノードコンピュータシステム。 - 前記マルチ・ノードコンピュータシステムにおいて、
前記ノードが前記ノード間コントローラからデータを受信するとき、前記ノードが前記ノード間コントローラに対するコマンドを前記制御モジュールに書き込むとともに、前記ノード間コントローラに対して中断信号を送信し、
前記ノード間コントローラは、前記中断信号を受信したときには、前記制御モジュールからコマンドを読み取り、読み取ったコマンドに応じて前記データモジュールへのデータ書き込みを行い、
前記ノードが前記データモジュールに書き込まれたデータを読み取ることを特徴とする、請求項1に記載のマルチ・ノードコンピュータシステム。 - 前記マルチ・ノードコンピュータシステムにおいて、
前記ノード間コントローラは、前記データモジュールへのデータ書き込みを行った後、前記制御モジュールに自身の状態を示す状態情報を書き込み、
前記ノードは、前記制御モジュールに書き込まれた状態情報に応じて、前記データモジュールに書き込まれたデータを読み出すことを特徴とする、請求項4に記載のマルチ・ノードコンピュータシステム。 - 複数のノードと、前記複数のノードに接続され、前記複数のノードとの間でデータを送受信するノード間コントローラと、を有し、前記複数のノードの各々と前記ノード間コントローラとの間の通信が、前記ノード毎に対応して設けられ各前記ノードを前記ノード間コントローラに直接結合する直接チャネルを通して実行されるマルチ・ノードコンピュータシステムにおいて、
前記複数のノードのそれぞれは、
前記ノード間コントローラとの間のデータ送受信に関する状態情報及びコマンドが記憶される制御モジュールと、
前記ノード間コントローラとの間で送受信されるデータが記憶されるデータモジュールと、
を有し、かつ、前記データモジュールと前記制御モジュールは一体に各前記ノード内に設けられ、
前記ノードと前記ノード間コントローラとの間でデータを送受信するときには、データの送受信を行なうノードは、前記制御モジュールに前記ノード間コントローラに対するコマンドを記憶するよう動作するとともに、
前記ノード間コントローラは、前記制御モジュールに記憶されたコマンドを読み取り、読み取られたコマンドに応じて対応するノードのデータモジュールへのデータ書き込み、あるいは前記データモジュールからのデータの読み取りを行なうよう動作するマルチ・ノードコンピュータシステム。 - 前記マルチ・ノードコンピュータシステムにおいて、
前記ノード間コントローラは、前記データモジュールからのデータ読取り、あるいは前記データモジュールへのデータ書込みを行った後、前記制御モジュールに自身の状態を示す状態情報を記憶することを特徴とする、請求項6に記載のマルチ・ノードコンピュータシステム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US29957901P | 2001-06-19 | 2001-06-19 | |
US10/114,525 US7076576B2 (en) | 2001-06-19 | 2002-04-01 | Data transfer in multi-node computer system |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002179168A Division JP4675541B2 (ja) | 2001-06-19 | 2002-06-19 | データ転送および受信方法、マルチ・ノードコンピュータシステム、およびコンピュータ読取り可能な記録媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007265439A JP2007265439A (ja) | 2007-10-11 |
JP4498389B2 true JP4498389B2 (ja) | 2010-07-07 |
Family
ID=26812294
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002179168A Expired - Fee Related JP4675541B2 (ja) | 2001-06-19 | 2002-06-19 | データ転送および受信方法、マルチ・ノードコンピュータシステム、およびコンピュータ読取り可能な記録媒体 |
JP2007178861A Expired - Lifetime JP4498389B2 (ja) | 2001-06-19 | 2007-07-06 | マルチ・ノードコンピュータシステム |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002179168A Expired - Fee Related JP4675541B2 (ja) | 2001-06-19 | 2002-06-19 | データ転送および受信方法、マルチ・ノードコンピュータシステム、およびコンピュータ読取り可能な記録媒体 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7076576B2 (ja) |
JP (2) | JP4675541B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7717863B2 (en) * | 2002-04-19 | 2010-05-18 | Pelikan Technologies, Inc. | Method and apparatus for penetrating tissue |
JP4542308B2 (ja) * | 2002-12-16 | 2010-09-15 | 株式会社ソニー・コンピュータエンタテインメント | 信号処理用デバイス及び情報処理機器 |
JP4641151B2 (ja) * | 2004-01-19 | 2011-03-02 | 株式会社リコー | Simd型プロセッサ及び画像処理プロセッサ |
US7814479B2 (en) * | 2005-12-14 | 2010-10-12 | International Business Machines Corporation | Simultaneous download to multiple targets |
MX2008001141A (es) * | 2007-02-09 | 2009-02-24 | Rohm & Haas | Metodo para reducir el olor en pinturas de latex. |
US7761735B2 (en) * | 2007-04-13 | 2010-07-20 | International Business Machines Corporation | Automated firmware restoration to a peer programmable hardware device |
US7761734B2 (en) * | 2007-04-13 | 2010-07-20 | International Business Machines Corporation | Automated firmware restoration to a peer programmable hardware device |
US10942820B2 (en) * | 2019-06-27 | 2021-03-09 | EMC IP Holding Company LLC | Stream level uninterrupted restore operation using an interrupt service routine approach |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000348002A (ja) * | 1999-04-21 | 2000-12-15 | Texas Instr Inc <Ti> | ハブおよびポートを持つ転送コントローラ・アーキテクチャ |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB8718056D0 (en) * | 1987-07-30 | 1987-09-03 | Int Computers Ltd | Data processing system |
JPH06332864A (ja) * | 1993-05-27 | 1994-12-02 | Fujitsu Ltd | マルチプロセッサシステムにおけるcpu間通信方式 |
JPH06337847A (ja) * | 1993-05-28 | 1994-12-06 | Canon Inc | マルチプロセッサ装置 |
JP3647055B2 (ja) * | 1993-11-17 | 2005-05-11 | キヤノン株式会社 | 情報処理システム、管理方法および管理装置 |
US6301256B1 (en) * | 1997-09-17 | 2001-10-09 | Sony Corporation | Selection technique for preventing a source port from becoming a destination port in a multi-port bridge for a local area network |
US6389526B1 (en) * | 1999-08-24 | 2002-05-14 | Advanced Micro Devices, Inc. | Circuit and method for selectively stalling interrupt requests initiated by devices coupled to a multiprocessor system |
JP3959914B2 (ja) * | 1999-12-24 | 2007-08-15 | 株式会社日立製作所 | 主記憶共有型並列計算機及びそれに用いるノード制御装置 |
US6772298B2 (en) * | 2000-12-20 | 2004-08-03 | Intel Corporation | Method and apparatus for invalidating a cache line without data return in a multi-node architecture |
US7035210B2 (en) * | 2001-07-12 | 2006-04-25 | Telefonaktiebolaget Lm Ericsson (Publ) | Media stream delay monitoring for node |
-
2002
- 2002-04-01 US US10/114,525 patent/US7076576B2/en not_active Expired - Fee Related
- 2002-06-19 JP JP2002179168A patent/JP4675541B2/ja not_active Expired - Fee Related
-
2007
- 2007-07-06 JP JP2007178861A patent/JP4498389B2/ja not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000348002A (ja) * | 1999-04-21 | 2000-12-15 | Texas Instr Inc <Ti> | ハブおよびポートを持つ転送コントローラ・アーキテクチャ |
Also Published As
Publication number | Publication date |
---|---|
JP4675541B2 (ja) | 2011-04-27 |
JP2003067355A (ja) | 2003-03-07 |
US20030023906A1 (en) | 2003-01-30 |
JP2007265439A (ja) | 2007-10-11 |
US7076576B2 (en) | 2006-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4498389B2 (ja) | マルチ・ノードコンピュータシステム | |
US5878205A (en) | Method and system for processing complex recovery using polling signals in a shared medium | |
US6067628A (en) | Method to monitor universal serial bus hub overcurrent | |
EP0475080B1 (en) | Distributed messaging system and method | |
US5640541A (en) | Adapter for interfacing a SCSI bus with an IBM system/360/370 I/O interface channel and information system including same | |
US6356984B1 (en) | Digital data processing system having a data bus and a control bus | |
US7032228B1 (en) | Common device interface | |
US8499025B2 (en) | Apparatus for enhancing performance of a parallel processing environment, and associated methods | |
US5619646A (en) | Method and system for dynamically appending a data block to a variable length transmit list while transmitting another data block over a serial bus | |
EP1439453A2 (en) | SAN/NAS integrated storage system | |
US6715099B1 (en) | High-availability architecture using high-speed pipes | |
US20020023189A1 (en) | Apparatus and method for initializing a universal serial bus device | |
US20070006020A1 (en) | Inter-host data transfer method, program, and system | |
WO2010043619A1 (en) | Data communications through a host fibre channel adapter | |
JPH0824320B2 (ja) | 通信制御装置における緩衝域連鎖の方法およびその装置 | |
WO1992006431A1 (en) | Message control method for data communication system | |
US6856619B1 (en) | Computer network controller | |
US6105080A (en) | Host adapter DMA controller with automated host reply capability | |
US6418497B1 (en) | Method and system for interrupt handling using system pipelined packet transfers | |
JPH117434A (ja) | 複数ノードの非同期データ通信システム内で早期到達メッセージを処理するシステム | |
JPH07143202A (ja) | システムを構成する方法、デバイスを構成する方法、制御装置およびシステム | |
JP3512146B2 (ja) | デバイスドライバ装置 | |
JP3176472B2 (ja) | データ転送方式 | |
US6493779B1 (en) | Method and system for interrupt handling using device pipelined packet transfers | |
JPH0756842A (ja) | チャネルサブシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070706 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080701 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080901 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081007 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081205 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091006 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100106 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100406 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100413 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4498389 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140423 Year of fee payment: 4 |
|
EXPY | Cancellation because of completion of term |