JPH0756842A

JPH0756842A - チャネルサブシステム

Info

Publication number: JPH0756842A
Application number: JP5205334A
Authority: JP
Inventors: Kazutoshi Washio; 和俊鷲尾; Hideo Igarashi; 秀男五十嵐; Takeshi Sakamoto; 剛坂本
Original assignee: Hitachi Computer Electronics Co Ltd; Hitachi Ltd
Current assignee: Hitachi Computer Electronics Co Ltd; Hitachi Ltd
Priority date: 1993-08-19
Filing date: 1993-08-19
Publication date: 1995-03-03

Abstract

(57)【要約】【目的】マルチパス構成のＣＨ、複数のホストＣＨと
の入出力動作を行うＣＴＣを有するチャネルサブシステ
ムにおいて、リンク上のエラー検出時、コマンドリトラ
イによるエラー回復を可能とする。【構成】サブチャネル情報エリア２３内に、リンクエ
ラー発生により、コネクションが切れていることを示
す、Ｉ／Ｏ仮終了状態ビットを備える。チャネルサブシ
ステム１１は、リンクエラー検出時、直ちにリンクレベ
ル回復のためのコネクションリカバリープロシジャーを
実行せずに、先ずＩ／Ｏ仮終了状態ビットをセットし、
エラー検出時点のＣＣＷアドレスをサブチャネル内に格
納後、コネクションリカバリープロシジャーを実行す
る。これにより、リンクエラーを回復して、処理を続け
ることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、チャネルサブシステム
に係り、特に、ホストＣＰＵと入出力制御装置（ＣＵ）
との間、あるいは、ホストＣＰＵと他のホストＣＰＵと
の間のインタフェースに光ファイバー等を使用してシリ
アルインタフェース制御を行い、リンク上のエラー回復
を可能とするチャネルサブシステムに関する。

【０００２】

【従来の技術】この種のサブチャネルシステムに関する
従来技術として、例えば、米国ＩＢＭ社発行のエンター
プライズシステムＩ／Ｏインタフェース、公開マニ
ュアル番号ＳＡ２２−７２０２−００等に記載された技
術が知られている。

【０００３】この従来技術は、ホストＣＨがリンク上の
エラーを認識した場合、まず、リンクレベルのエラー回
復処理としてコネクシヨンリカバリープロシジャーを実
行しコネクションを解除後、必要に応じて、デバイスレ
ベルのエラー回復処理としてリトライ要求付きセレクテ
ィブリセットフレームを送信してリトライを要求すると
いうものである。

【０００４】また、他の従来技術として、例えば、米国
ＩＢＭ社発行のエンタープライズシステムＣhannel to
Ｃhannel Ａdapter 公開マニュアル番号ＳＡ２２−７２
０３−００等に記載された技術が知られている。

【０００５】この従来技術は、チャネル・トゥ・チャネ
ル・アダプタ機能を有するチャネル（以下、ＣＴＣとい
う）がリンク上のエラーを認識した場合、リンクレベル
のエラー回復処理として、コネクシヨンリカバリープロ
シジャーを実行し、リトライが可能でない場合、ユニッ
トチェックステータスでエラーを報告し、センスバイト
により、その詳細エラー要因を表示するというものであ
る。

【０００６】図８は従来技術によるマルチパス構成の入
出力制御装置を有するチャネルサブシステムにおけるリ
ンクエラー回復処理を説明するシーケンス図である。以
下、この図を参照して従来技術によるリンクエラー回復
処理の一例を説明する。

【０００７】（１）チャネルコントロールプロセッサ
（ＣＨＰ）は、通常、ハードウエアシステムエリアの図
示しない命令プロセッサＩＰからの入出力キュー登録の
有無をチェックしており、キューに入出力要求が登録さ
れていれば、それをデキューし、入出力を実行するサブ
チャネルアドレスを得る。次に、起動するサブチャネル
アドレスの入出力制御装置が接続されるチャネルパスを
調べ、起動可能なチャネルを選択し、起動情報をセット
してチャネルの起動を行う（５００〜５０２）。

【０００８】（２）チャネル、この例ではパス“０”の
チャネルは、起動情報を読み取り、その指示に従い、チ
ャネルコマンドワードＣＣＷをメインストレージからフ
ェッチし、ＣＣＷ内のコマンドを使用してコマンドフレ
ームを生成し、そのコマンドをパス“０”を介して入出
力制御装置ＣＵに送信する（５０３〜５０５）。

【０００９】（３）チャネルは、ＣＵとの間でデータ転
送を実行し、ＣＵからステータスフレームを受信する
と、コマンドチェインの指示があれば、チェイン可能か
否かをチェックして、チェイン可能であればＣＣＷアド
レスを更新して次のＣＣＷのフェッチを行う（５０６〜
５０９）。

【００１０】（４）次のコマンド起動後、データ転送の
実行中にリンクエラーが検出された場合、チャネルは、
シリアルＩ／Ｏインタフェースのリカバリー仕様に従
い、リンクレベルのエラー回復のためのコネクシヨンリ
カバリープロシジャーを実行する（５１０〜５１３）。

【００１１】（５）ＣＵは、これにより、相手チャネル
においてリンクエラーが検出されたことを認識し、デバ
イスレベルのエラー回復のために、コマンドリトライを
要求するステータスフレームを別のチャネルパス、この
例ではパス“１”から送信する。これは、リンクの伝送
エラー等が、ある期間、連続して発生する傾向があるた
め、別のチャネルパスがあれば、そちらのパスから起動
したほうがうまくいくことが多いためである（５１
５）。

【００１２】（６）このステータスフレームを受信した
チャネルは、このような非同期ステータスの受信に対し
て、まず、ＣＨＰに非同期テータスが報告されたことを
知らせる（５１６）。

【００１３】（７）ＣＨＰは、このサブチャネルからの
報告のステータスをチェックするが、このステータスが
ビジー状態であるため、チャネルの異常と判断して、チ
ャネルに対して動作停止を指示する（５１７〜５１
９）。

【００１４】前述したように、従来技術によるリンクエ
ラー回復処理は、マルチパス構成の入出力制御装置から
のコマンドリトライがチャネルサブシステムで受け付け
ることができないため、デバイスレベルのエラー回復処
理を不可として、リンクエラー検出後、直ちに、インタ
フェースコントロールチェック（ＩＣＣ）エラーとし
て、入出力動作を終了させている。

【００１５】図９は他の従来技術による複数のホストＣ
ＰＵとの接続を行うチャネルサブシステムのチャネル・
トゥ・チャネル・アダプタ（ＣＴＣＡ）を有するチャネ
ル（ＣＴＣ）におけるリンクエラー回復処理を説明する
シーケンス図である。以下、この図を参照して従来技術
によるリンクエラー回復処理の他の例を説明する。

【００１６】図示例では、ＣＴＣは、予めホスト“０”
からコマンド起動（６００）が行われており、ＣＴＣ内
部のローカルメモリにコマンドコードが格納されてい
る。

【００１７】（１）ＣＨＰは、図８により説明したと同
様に、ＣＴＣへの起動を行う。この起動は、ＣＨＰ自身
が相手チャネルがＣＴＣなのかＣＨなのかわからず、相
手がＣＨであるとして行われる。これにより、ＣＴＣ
は、ＣＴＣＡの論理仕様に従ってホストとのデータ転送
を行う。この場合、ＣＴＣは、ＣＨＰ側からのコマンド
とホスト“０”からのコマンドとのマッチングがとれた
場合にのみデータ転送の起動を行う（６０１〜６０
８）。

【００１８】（２）コマンドチェイン動作は、ＣＨＰ側
においてはチャネルと同様に、ＣＴＣ自身でＣＣＷアド
レスの更新を行い、ＣＣＷをフェッチして、次に実行さ
れるコマンドを認識する。リンク側においては、接続し
ている相手ホストチャネルで、コマンドチェイン処理が
行われる（６０９、６１０）。

【００１９】前述のように、ＣＴＣにおいても、ＣＨＰ
からみると指示されたサブチャネルに対する入出力動作
が、あたかもリンクの先のＣＴＣＡ装置間で実行されて
いるように見える動作となる。従って、ＣＨＰから見
て、チャネルがビジー状態の場合、実行中のサブチャネ
ル以外のサブチャネルとの入出力動作は行えないことに
なる。

【００２０】（３）ＣＴＣがデータ転送中にリンクエラ
ーを認識した場合、ＣＴＣは、シリアルＩ／Ｏインタフ
ェースに従い、リンクレベルのエラー回復処理としてコ
ネクションリカバリープロシジャーを実行する（６１１
〜６１３）。

【００２１】（４）一般に、ＣＴＣは、ダイナミックス
イッチを介して、複数のホストＣＨと接続される構成で
使用される場合があり、この場合、前述のコネクション
リカバリープロシジャーが行われ、ホスト“０”が異常
を検出する。そして、ホスト“０”とＣＴＣとのコネク
シヨンが解除される。その時点で、ダイナミックスイッ
チは、ホスト“１”からのコマンドの起動があれば、ホ
スト“１”からのフレームをＣＴＣに転送する（６１
４、６１５）（５）ＣＴＣは、コネクションリカバリー後のデバイス
レベル回復のためのコマンドリトライステータスの転送
を行うために、前述のフレームを受け付けることができ
ないため、リンクビジーフレームによりその受付を拒否
する（６１６）。

【００２２】（６）しかし、ＣＴＣは、ホスト“１”か
らフレームが再送された場合、シリアルＩ／Ｏインタフ
ェースの規定により譲歩しなければならず、デバイスレ
ベル回復のためのコマンドリトライを行うことができな
い（６１７、６１８）。

【００２３】以上のように、従来のエラー回復処理では
コマンドリトライによるデバイスレベルのエラー回復が
できなくなることがあった。

【００２４】

【発明が解決しようとする課題】前述した従来技術は、
リンク上のエラー発生時のマルチパス構成の入出力制御
装置に関するコマンドリトライ処理を行うことができな
くなり、また、複数のホストＣＨとの入出力動作を行う
ＣＴＣチャネルへの起動を行うことができなくなるとい
う問題への配慮がなされてなかった。

【００２５】すなわち、前述した従来技術において、他
の入出力制御装置のうち入出力のためのＣＨパスを複数
備えている（マルチパスと呼ぶ）ものは、リンクエラー
の認識により、コネクシヨンリカバリープロシジャーを
実行後、リトライステータスをリンクエラーを認識した
ＣＨパス以外のＣＨパスから報告することがあり、この
場合、リトライステータスを報告されたＣＨが、エラー
が発生したときのＣＣＷを保持してないためリトライを
受付けてコマンドリトライをすることができないという
問題点を有している。

【００２６】また、ダイナミックスイッチを介して、複
数のホストＣＨと接続される構成のＣＴＣは、リンクエ
ラー検出後、直ちにコネクションリカバリープロシジャ
ーを行うことにより、他のホストＣＨから、別サブチャ
ネルに対する起動が行われる場合があるが、このような
場合、自身のＣＨ機能部がビジー状態のため、管理して
いるサブチャネルとリンクからのサブチャネルとが一致
していない場合にリンクからの起動を受け付けることが
できないという問題点を有している。

【００２７】本発明の目的は、前述した従来技術の問題
点を解決し、マルチパス構成のＣＨ、複数のホストＣＨ
との入出力動作を行うＣＴＣを有するチャネルサブシス
テムにおいて、リンク上のエラー検出時、直ちに、ＩＣ
Ｃエラーとして入出力命令を終了させることを回避し、
コマンドリトライによるエラー回復を可能としたチャネ
ルサブシステムを提供することにある。

【００２８】

【課題を解決するための手段】本発明によれば前記目的
は、サブチャネル情報エリア内のサブチャネルステータ
ス域に、ＣＵとのコネクション解除によるＩ／Ｏ動作が
仮終了状態にあることを意味する“Ｉ／Ｏ仮終了ビッ
ト”を設け、チャネルシステムがリンク上のエラーを検
出したとき、当該サブチャネルステータス域のＩ／Ｏ仮
終了ビットをセットし、ＣＣＷアドレス格納域に、エラ
ーが発生したときに実行中であったＣＣＷアドレスをセ
ットし、チャネル自身のステータスをビジー状態からア
ベイラブル状態に変更しておいてから、チャネルシステ
ムがリンクエラー回復のためのコネクションプロシジャ
ーを実行するようにすることにより達成される。

【００２９】また、前記目的は、チャネルサブシステム
がＣＵからのステータス報告を受け付けたとき、当該サ
ブチャネルを読み出し、サブチャネルステータス域のＩ
／Ｏ仮終了ビットがセットされていた場合、ＣＣＷアド
レス域に格納されたＣＣＷを読み出してコマンドリトラ
イ起動を行うようにすることにより達成される。

【００３０】なお、本発明による前述のようなチャネル
サブシステムを有するデータ処理装置は、ホストＣＰＵ
以外に通信制御処理装置等の入出力制御装置を含んで構
成することができる。

【００３１】

【作用】チャネル情報エリア内のサブチャネルステータ
ス域のＩ／Ｏ仮終了状態ビットは、Ｉ／Ｏ動作中にチャ
ネルサブシステムと入出力制御装置間のコネクションが
切れてＩ／Ｏ動作が一時的に終了状態になっていること
を管理する。ＣＣＷアドレス域には、リンクエラーの発
生時点で実行していたＣＣＷアドレスが格納される。

【００３２】チャネルサブシステムは、Ｉ／Ｏ仮終了状
態ビットを入出力制御装置からのステータスフレーム受
領時、または、ホストＣＨからのリトライ要求付きセレ
クティブリセットフレーム受領時に参照し、コマンドリ
トライを指示するために使用する。

【００３３】本発明によるチャネルサブシステムは、こ
れにより、リンクエラー検出後のコマンドリトライによ
る回復処理を、マルチパス構成の入出力制御装置におい
ても実行することができる。また、同様に、リンクエラ
ー検出後のホストＣＨからのリトライ要求付きセレクテ
ィブリセットによるコマンドリトライをＣＴＣにおいて
も実行することが可能となる。

【００３４】

【実施例】以下、本発明によるチャネルサブシステムの
一実施例を図面により詳細に説明する。

【００３５】図１は本発明が適用される計算機システム
の一実施例の構成を示すブロック図、図２は本発明によ
るチャネルサブシステムを備えるホストＣＰＵの一実施
例の構成を示すブロック図、図３は本発明の一実施例に
よるチャネルの構成を示すブロック図、図４はハードウ
エアエリア内のサブチャネル情報エリアの構成例を説明
する図、図５は本発明の一実施例によるマルチパス構成
の入出力制御装置を有するチャネルサブシステムにおけ
るリンクエラー回復処理を説明するシーケンス図、図６
は本発明の一実施例によるチャネル及びチャネルコント
ロールプロセッサのリンクエラー検出時の処理を説明す
るフローチャート、図７は本発明の一実施例によるチャ
ネル及びチャネルコントロールプロセッサのコマンドリ
トライ要求のステータスフレーム受領時の処理を説明す
るフローチャートである。図１〜図３において、１０は
ホストＣＰＵ、１１はチャネルサブシステム、１２〜１
４、２７はチャネル、１５はＣＴＣチャネル、１６はリ
ンク、１７はダイナミックスイッチ、１８はリンク制御
装置、１９は入出力制御装置、２０は命令プロセッサ、
２１はメインストレージ、２２はハードウエアシステム
エリア、２３はサブチャネル情報域、２４は入出力キュ
ー管理域、２５はチャネルコントロールプロセッサ、２
６はメモリ制御部、２８は他のホストＣＰＵ、２９はＣ
Ｈステータス管理域、３０はマイクロプロセッサ、３１
はローカルメモリ、３４はＣＨＰ起動／割込み制御部、
３５はメインストレージ制御部、３６は送信フレームレ
ジスタ、３７は受信フレームレジスタである。

【００３６】以下に説明する本発明の一実施例は、ホス
トＣＰＵのチャネルサブシステムに本発明を適用したも
のであり、本発明が適用された計算機システムは、図１
に示すように、ホストＣＰＵ１０と、ホストＣＰＵ１０
の中で入出力制御を司るチャネルサブシステム１１と、
チャネルサブシステム１１との間に複数のチャネルパス
（マルチパスと呼ぶ）を備える入出力制御装置１９と、
複数の他のホストＣＰＵ２８と、チャネルサブシステム
１１と入出力制御装置１９及び他のホストＣＰＵ２８と
の間のパスを動的にスイッチングするダイナミックスイ
ッチ１７と、入出力制御装置１９のリンクプロトコル制
御を行うリンク制御装置１８と、チャネルサブシステム
１１と入出力制御装置１９及び他のホストＣＰＵ２８と
の間を接続する光ファイバーケーブル等を用いたシリア
ルＩ／Ｏインタフェースとしてのリンク１６とにより構
成される。

【００３７】そして、チャネルサブシステム１１は、マ
ルチパスを持った入出力制御装置１９との接続を制御す
るシリアルＩ／Ｏインタフェース用チャネル（以下、Ｃ
Ｈいう）１２〜１４と、複数の他のホストＣＰＵとの接
続を制御するシリアルＩ／Ｏインタフェース用のＣＴＣ
Ａ機能を合わせ持ったＣＴＣチャネル（以下、ＣＴＣと
いう）１５とを備えて構成される。また、他のホストＣ
ＰＵ２８は、それぞれ、チャネル２７を備え、ＣＴＣ１
５と接続可能とされている。

【００３８】前述したホストＣＰＵ１０は、図２にその
詳細を示すように、命令を実行する命令プロセッサ（以
下、ＩＰという）２０と、メインストレージ２１と、前
述したチャネルサブシステム１１とを備えて構成され
る。メインストレージ２１内には、ハードウエア自身の
制御のために各種制御情報を格納しておくハードウエア
システム領域２２が設けられており、この領域２２内に
は、チャネルサブシステムが制御するＩ／Ｏデバイスの
入出力制御のための情報を格納するサブチャネル情報エ
リア２３、チャネルサブシステム内の各チャネルの動作
状態を管理するＣＨステータス管理域２９、ＩＰ２０か
らの入出力命令をキューイングしておく入出力キュー管
理域２４が設けられている。

【００３９】また、チャネルサブシステム１１は、前述
したＣＨ１２〜１４及びＣＴＣ１５の他に、主にＩＰ２
０からの入出力命令のデキューを行い、入出力パスの選
択処理、チャネルの起動処理を行い、チャネルからの入
出力終了報告を受けて、ＩＰ２０への終了割込みを行う
チャネルサブシステム内の共通機構であるチャネルコン
トロールプロセッサ（以下、ＣＨＰという）２５と、チ
ャネルサブシステム内のＣＨＰ２５及びチャネル（ＣＨ
及びＣＴＣの総称として呼ぶ）１２〜１５とメインスト
レージ２１との間のデータ転送の制御を行うメモリ制御
部２６とを備えている。

【００４０】ＣＨ１２〜１４は、ＣＨＰ２５からの起動
により指示された入出力制御装置とのシリアルＩ／Ｏイ
ンタフェース制御を行う。また、ＣＴＣ１５は、ＣＨＰ
２５からの起動により指示されたＣＣＷを実行し、ＣＣ
Ｗ内のコマンドをＣＴＣＡ論理仕様に従って実行すると
共に、ダイナミックスイッチ１７を介して接続された複
数の他のホストＣＰＵ２８のＣＨ２７との間のコマンド
をＣＴＣＡ論理仕様に従って制御する。すなわち、ＣＴ
Ｃ１５は、チャネル機能とＣＴＣＡ機能を合わせ持った
チャネルである。

【００４１】前述において、ＣＨ１２〜１４、ＣＴＣ１
５として説明した各チャネルは、図３に示すように、前
記ＣＨＰ２５との間の起動、割込みインタフェース制
御、ＣＣＷの読み取り、リンクプロトコルに従った入出
力制御装置または他のホストＣＰＵ２８のチャネルＣＨ
２７との間のＩ／Ｏインタフェース制御を実行するマイ
クロプロセッサ３０と、マイクロプロセッサ３０のプロ
グラム、このプログラムが入出力制御のために必要な制
御情報を格納しておくローカルメモリ３１と、ＣＨＰ２
５との間で起動、割込み情報の受渡しを行うＣＨＰ起動
／割込み制御部３４と、マイコロプロセッサからメイン
ストレージ２１内のＣＣＷをフェッチする場合等に、メ
インストレージ２１との間のデータ転送制御を司るメイ
ンストレージ制御部３５と、リンク１６にフレームを送
信するための送信フレームレジスタ３６と、リンクから
受信したフレームを保持しておく受信フレームレジスタ
３７とにより構成される。

【００４２】そして、ローカルメモリ３１内には、ＣＨ
Ｐ２５から起動されたサブチャネルの現在実行中のＣＣ
Ｗアドレスを管理しておくＣＣＷアドレス域３２、ＣＣ
Ｗアドレスで示されるメインストレージ内のＣＣＷを保
持するＣＣＷ域３３、及び、現在実行中のサブチャネル
アドレスを保持するサブチャネルアドレス域３８が設け
られている。

【００４３】次に、図４を参照して、ハードウエアシス
テムエリア２２内のサブチャネル情報域２３の１サブチ
ャネル分の本発明に関するエリアの内容を説明する。

【００４４】サブチャネル情報域２３は、１サブチャネ
ルアドレス毎に、そのサブチャネルのパスのステータス
を保持しておくサブチャネルステータス域４０と、ＣＣ
Ｗアドレス格納エリア４４とを有しており、サブチャネ
ルステータス域４０には、本発明によるＩ／Ｏ動作中に
ＣＵとのコネクションを解除したことを示すＩ／Ｏ動作
仮終了ビット（Ｉ／ＯＥＮＤ）４１、ＤＥステータス
待ちによるコマンドチェイン状態ビット（ＷＤＥＣ）４
２、ＤＥステータス待ちによるコマンドリトライ状態ビ
ット（ＷＤＥＲ）４３等の管理情報が格納される。

【００４５】前述したように構成される本発明の一実施
例において、図１に示す入出力制御装置１９は、ホスト
ＣＰＵ１０のチャネルサブシステム１１内のチャネル１
２〜１４とのチャネルパスを持っている。このようなマ
ルチパス構成を組む目的は、１つのチャネルパスが、他
の入出力制御装置との間の入出力動作で使用中であって
も、別のパスを使用して入出力を行うことを可能にし
て、入出力処理の性能向上を図ることができるようにす
ることにある。

【００４６】また、チャネルサブシステム１１内のＣＴ
Ｃ１５は、ホストＣＰＵ１０のプログラムと、他のホス
トＣＰＵ２８との間のプログラム通信のために用いられ
る。ダイナミックスイッチ１７は、各ホストＣＰＵ２８
のＣＨ２７からのフレームの動的スイッチング制御のた
めに用いられる。

【００４７】本発明の一実施例におけるシリアルＩ／Ｏ
インタフェース用のチャネルは、従来のパラレルインタ
フェース用チャネルのＢＬＭＰＸチャネルに相当するモ
ードで動作するため、ある時点で、１つのサブチャネル
に対する入出力動作のための制御情報しか必要なく他の
サブチャネル情報は保持していない。

【００４８】図２におけるＩＰ２０は、入出力命令を認
識した場合、直ちにチャネルサブシステムを起動するの
ではなく、ハードウエアシステムエリア２２内の入出力
キュー域２４にこれをキューイングしておく。入出力命
令の実行は、ＣＨＰ２５が、この入出力キュー域２４を
デキューしてその入出力制御装置に接続されるチャネル
パスを選択して、チャネルの起動を行う。

【００４９】また、図３に示すマイクロプロセッサ３０
は、ＣＨＰ起動／割込み制御部３４を介して、ＣＨＰ２
５からの起動と起動内容とを知る。次に、マイクロプロ
セッサ３０は、起動内容により指示されたＣＣＷアドレ
スをローカルメモリ３１のＣＣＷアドレス域３２に格納
し、メインストレージ制御部３５にＣＣＷアドレスを与
え、メモリ制御部２６を介して、メインストレージ２１
からＣＣＷを読み取り、読み取ったＣＣＷをローカルメ
モリ３１内のＣＣＷ域３３に格納する。

【００５０】さらに、マイクロプロセッサ３０は、リン
クの起動のためにＣＣＷ域３３のコマンドを、コマンド
フレームの中にいれて、送信フレームレジスタ３６に設
定後、そのフレームをＣＵ１９送信する。ＣＵ１９から
の応答フレームは、受信フレームレジスタ３７にセット
されるので、マイクロプロセッサ３０は、この内容を読
み取る。マイクロプロセッサ３０は、このようにして、
シリアルＩ／Ｏインタフェースプロトコルに従ったフレ
ームの送信、受信処理を実行する。

【００５１】次に、図５に示すシーケンスを参照して、
本発明の一実施例によるマルチパス構成の入出力制御装
置を有するチャネルサブシステムにおけるリンクエラー
回復処理を説明する。

【００５２】（１）ＣＨＰ２５は、通常、ハードウエア
システムエリアの命令プロセッサＩＰ２０からの入出力
キュー登録の有無をチェックしており、入出力キュー管
理域２４に入出力要求が登録されていれば、それをデキ
ューし、入出力を実行するサブチャネルアドレスを得
る。次に、起動するサブチャネルアドレスの入出力制御
装置が接続されるチャネルパスを調べ、起動可能なチャ
ネルを選択し、起動情報をセットしてチャネルの起動を
行う。図示例では、パス“０”のＣＨに対してチャネル
の起動を行っている（７００〜７０２）。

【００５３】（２）チャネルは、起動情報を読み取り、
その指示に従い、チャネルコマンドワードＣＣＷをメイ
ンストレージ２１からフェッチし、ＣＣＷ内のコマンド
を使用してコマンドフレームを生成し、そのコマンドを
入出力制御装置ＣＵに送信し、データ転送を起動して、
ＣＵとの間でデータ転送を実行する。ここまでのシーケ
ンスは、図８で説明した従来技術の場合と同一である
（７０３〜７０６）。

【００５４】（３）ＣＨは、前述のデータ転送中にリン
クエラーを検出すると、まず、ＣＨＰ２５にリンクエラ
ーが発生したことを報告するため、リンクエラーの発生
による割込みであることを示す情報と実行中のＣＣＷア
ドレスとを割込み情報として、ＣＨＰ２５に割込みを発
生させる（７０７、７０８）。

【００５５】（４）ＣＨＰ２５は、この割込み情報を読
み取り、サブチャネル情報域２３内のサブチャネルステ
ータス域４０のＩ／Ｏ仮終了ビット４１をセットし、Ｃ
ＣＷアドレス格納エリア４４に割込み情報で報告された
ＣＣＷアドレスを格納する。同時に、当該ＣＨがビジー
状態からアベイラブルとなったこともＣＨステータス管
理域２９に格納し、割込み受付応答を返す（７０９〜７
１１）。

【００５６】（５）ＣＨは、この割込み受付応答確認
後、リンクレベル回復のためにコネクションリカバリー
プロシジャーを実行する（７１２、７１３）。

【００５７】（６）ＣＵ１９は、コネクションリカバリ
ープロシジャーにより入出力動作が失敗したことを認識
し、デバイスレベル回復のため、パス“１”からコマン
ドリトライ要求のステータスフレームを送信する（７１
４、７１５）。

【００５８】（７）このステータスフレームを受信した
チャネル１は、非同期ステータスとして認識し、ＣＨＰ
２５にリトライステータスを割込み情報として割込みを
発生させる（７１６）。

【００５９】（８）ＣＨＰ２５は、この割込み情報を読
み取り、そのサブチャネル情報を読み出してサブチャネ
ルステータス域４０のＩ／Ｏ仮終了ビット４１をチェッ
クする。Ｉ／Ｏ仮終了ビットは、すでにセットされてい
るので、ＣＨＰ２５は、ＣＣＷアドレス格納エリア４４
の内容を起動情報として、チャネル起動を行い、該チャ
ネルをアベイラブル状態から、ビジー状態に設定する
（７１７〜７１９）。

【００６０】（９）チャネルは、起動情報を読み取り、
ＣＣＷアドレスからＣＣＷをフェッチして、コマンドフ
レームを応答フレームとして送信する（７２０〜７２
２）。

【００６１】本発明の一実施例は、前述の処理の終了
後、リンクエラーにより中断されたデータ転送を再開始
することができる。

【００６２】次に、図６に示すフローを参照して、本発
明が適用されたチヤネルサブシステムのチャネル（ＣＨ
及びＣＴＣ）とＣＨＰとにおけるリンクエラー検出時の
処理について説明する。

【００６３】（１）チャネルは、リンクエラー検出時、
ＣＨＰ起動／割込み制御部３４にエラーを検出した時点
で実行していたＣＣＷアドレス、サブチャネルアドレ
ス、リンクエラーによる割込みであることをセットし
て、ＣＨＰ２５に割込みを起こす（ステップ８００、８
０１）。

【００６４】（２）その後、チャネルは、ＣＨＰからの
割込み受付応答を待ち、割込み受付応答を受け取った
後、コネクションリカバリープロシジャーを実行する
（ステップ８０２、８０３）。

【００６５】（３）ＣＨＰ２５は、チャネルからの割込
み情報を読み取り、リンクエラーによる割込みか否かチ
ェックする。リンクエラーによる割込みでない場合、そ
の割込み要因を解析し、それに対する処理を実行する
（ステップ８０４、８０５）。

【００６６】（４）ステップ８０５でリンクエラーによ
る割込みであると判定された場合、サブチャネル情報域
２３を読み出して、サブチャネルステータス域４０のＩ
／Ｏ仮終了ビット４１をセットし、ＣＣＷアドレス格納
エリア４４に報告されたＣＣＷアドレスを格納する（ス
テップ８０６、８０７）。

【００６７】（５）そして、ハードウエアシステムエリ
ア２２内のＣＨステータス管理域２９の該チャネルをビ
ジー状態からアベイラブル状態に設定して、チャネルに
割込み受付応答を返す（ステップ８０８、８０９）。

【００６８】次に、図７に示すフローを参照して、本発
明が適用されたチヤネルサブシステムのチャネル（ＣＨ
及びＣＴＣ）とＣＨＰとにおけるコマンドリトライステ
ータス報告時の処理を説明する。

【００６９】（１）チャネルは、マルチパス構成の入出
力制御装置からのコマンドリトライ要求のステータスフ
レームを受信すると、非同期ステータスの転送があった
こと、ステータス、サブチャネルアドレスを割込み情報
として、ＣＨＰ２５に割り込みを発生させる（ステップ
９００、９０１）。

【００７０】（２）その後、チャネルは、ＣＨＰ２５か
らのリトライ起動を待ち、リトライ起動を受け付ける
と、起動情報を読み取り、そのなかで指示されたＣＣＷ
アドレスより、ＣＣＷをフェッチして、コマンドフレー
ムを応答フレームとして送信する（ステップ９０２〜９
０４）。

【００７１】（３）ＣＨＰ２５は、チャネルからの割込
みを受け付けると、割込み要因を読み取り、サブチャネ
ル情報域２３を読み、この中のサブチャネルステータス
域４０のＩ／Ｏ仮終了ビット４１をチェックし、Ｉ／Ｏ
仮終了ビット４１がＩ／Ｏ仮終了を示していない場合、
他の状態処理を実行する（ステップ９０５〜９０７）。

【００７２】（４）ステップ９０７のチェックで、Ｉ／
Ｏ仮終了ビットがＩ／Ｏ仮終了を示していれば、ＣＣＷ
アドレス域のＣＣＷアドレスを起動情報としてセットし
て、該チャネルを起動する（ステップ９０８、９０
９）。

【００７３】本発明の一実施例は、前述で説明したよう
に、サブチャネル情報エリアのサブチャネルステータス
域４０にリンクエラー等により、一時的にコネクション
が切れていることを表示するＩ／Ｏ仮終了ビットを設け
ておき、エラーを検出したチャネルサブシステムが、リ
ンクレベルのエラー回復処理の前に、まず、そのサブチ
ャネルをＩ／Ｏ仮終了状態に設定し、エラー発生時に実
行していたＣＣＷアドレスをサブチャネルに格納した
後、コネクションリカバリーを行うようなエラー回復処
理を行っている。

【００７４】このため、前述した本発明の一実施例は、
マルチパス構成の入出力制御装置においても、デバイス
レベル回復処理が可能であり、システムの稼働効率の向
上を図ることができる。

【００７５】前述した本発明の一実施例は、複数の他の
ホストＣＰＵと接続されるＣＴＣに対しても適用するこ
とができる。

【００７６】前述した本発明の一実施例は、本発明によ
るチャネルサブシステムをホストＣＰＵに適用したもの
として説明したが、本発明は、通信制御処理装置のチャ
ネルサブシステム等にも適用することができ、シリアル
Ｉ／Ｏインタフェースに接続される全てのデータ処理装
置に適用することができる。

【００７７】

【発明の効果】以上説明したように本発明によれば、マ
ルチパス構成の入出力制御装置間のリンクエラー発生時
のデバイスレベル回復処理、及び、ダイナミックスイッ
チを介して、複数のホストを接続する構成の入出力制御
装置側のリンクエラー発生時のデバイスレベル回復処理
が可能となり、データ処理装置の稼働効率の向上を図る
ことができる。

【図面の簡単な説明】

【図１】本発明が適用される計算機システムの一実施例
の構成を示すブロック図である。

【図２】本発明一実施例によるチャネルサブシステムを
備えるホストＣＰＵの構成を示すブロック図である。

【図３】本発明の一実施例によるチャネルの構成を示す
ブロック図である。

【図４】ハードウエアエリア内のサブチャネル情報エリ
アの構成例を説明する図である。

【図５】本発明の一実施例によるマルチパス構成の入出
力制御装置を有するチャネルサブシステムにおけるリン
クエラー回復処理を説明するシーケンス図である。

【図６】本発明の一実施例によるチャネル及びチャネル
コントロールプロセッサのリンクエラー検出時の処理を
説明するフローチャートである。

【図７】本発明の一実施例によるチャネル及びチャネル
コントロールプロセッサのコマンドリトライ要求のステ
ータスフレーム受領時の処理を説明するフローチャート
である。

【図８】従来技術によるマルチパス構成の入出力制御装
置を有するチャネルサブシステムにおけるリンクエラー
回復処理を説明するシーケンス図である。

【図９】他の従来技術による複数のホストＣＰＵとの接
続を行うチャネルサブシステムのチャネル・トゥ・チャ
ネル・アダプタ（ＣＴＣＡ）を有するチャネル（ＣＴ
Ｃ）におけるリンクエラー回復処理を説明するシーケン
ス図である。

【符号の説明】１０ホストＣＰＵ１１チャネルサブシステム１２〜１４、２７チャネル１５ＣＴＣチャネル１６リンク１７ダイナミックスイッチ１８リンク制御装置１９入出力制御装置２０命令プロセッサ２１メインストレージ２２ハードウエアシステムエリア２３サブチャネル情報域２４入出力キュー管理域２５チャネルコントロールプロセッサ２６メモリ制御部２８他のホストＣＰＵ２９ＣＨステータス管理域３０マイクロプロセッサ３１ローカルメモリ３４ＣＨＰ起動／割込み制御部３５メインストレージ制御部３６送信フレームレジスタ３７受信フレームレジスタ

───────────────────────────────────────────────────── フロントページの続き (72)発明者五十嵐秀男神奈川県秦野市堀山下１番地株式会社日立製作所汎用コンピュータ事業部内 (72)発明者坂本剛神奈川県秦野市堀山下１番地株式会社日立コンピュータエレクトロニクス内

Claims

【特許請求の範囲】

【請求項１】ホストＣＰＵのチャネルと、入出力制御
装置との間でフレーム形式の情報を授受するシリアルＩ
／Ｏインタフェースを有するチャネルサブシステムにお
いて、チャネルサブシステムが制御するＩ／Ｏデバイス
別に割り当てられたサブチャネル情報エリア内に、Ｉ／
Ｏの動作状態を示すサブチャネルステータス域を設け、
該サブチャネルステータス域にリンクエラーによりＩ／
Ｏ動作を仮に終了していることを示すＩ／Ｏ仮終了状態
ビットを設けることを特徴とするチャネルサブシステ
ム。
【請求項２】入出力制御装置との間で情報の授受を行
っているチャネルが、リンクエラーを検出した場合、前
記サブチャネル情報エリア内のサブチャネルステータス
域のＩ／Ｏ仮終了状態ビットをＩ／Ｏ仮終了状態とする
と共に、ＣＣＷアドレス域にエラー発生時に実行してい
たＣＣＷアドレスを書き込むことを特徴とする請求項１
記載のチャネルサブシステム。
【請求項３】入出力制御装置との間で情報の授受を行
っているチャネルは、エラーを検出したチャネル以外の
チャネルに接続された入出力制御装置からステータスフ
レームを受け取った場合、前記サブチャネル情報エリア
内のサブチャネルステータス域をチェックして、Ｉ／Ｏ
仮終了状態ビットがＩ／Ｏ仮終了状態を示している場
合、チャネル状態をビジーに設定して、ＣＣＷアドレス
域に格納されたＣＣＷアドレスのＣＣＷをフェッチして
コマンドリトライを行うことを特徴とする請求項２記載
のチャネルサブシステム。
【請求項４】チャネル・トゥー・チャネルアダプタ機
能を持ったチャネルを備え、該チャネルは、入出力制御
装置または他のホストＣＰＵとの入出力動作中にリンク
上のエラーを認識した場合、実行中のサブチャネル情報
エリア内のＣＣＷアドレス域にエラー発生時に実行して
いたＣＣＷアドレスを書き込むと共に、前記サブチャネ
ルステータス域のＩ／Ｏ仮終了状態ビットをセットし、
当該チャネルのステータスをビジー状態からアベイラブ
ル状態に設定後、コネクシヨンリカバリープロシジャー
を実行することを特徴とする請求項１記載のチャネルサ
ブシステム。
【請求項５】前記チャネル・トゥー・チャネルアダプ
タ機能を持ったチャネルは、前記コネクションリカバリ
プロシジャーの実行後、相手ホストのチャネルから、リ
トライ要求付きセレクティブリセット・フレームを受信
した場合、サブチャネル情報エリアのサブチャネルステ
ータス域をチェックして、前記Ｉ／Ｏ仮終了状態ビット
が仮終了状態であれば、チャネル状態をビジーに設定し
て、ＣＣＷアドレス域に格納されたＣＣＷアドレスによ
りＣＣＷをフェッチしてから、ステータスフレームを送
信することを特徴とする請求項４記載のチャネルサブシ
ステム。