JP4485333B2 - 低域通過フィルタアレイ - Google Patents

低域通過フィルタアレイ Download PDF

Info

Publication number
JP4485333B2
JP4485333B2 JP2004350081A JP2004350081A JP4485333B2 JP 4485333 B2 JP4485333 B2 JP 4485333B2 JP 2004350081 A JP2004350081 A JP 2004350081A JP 2004350081 A JP2004350081 A JP 2004350081A JP 4485333 B2 JP4485333 B2 JP 4485333B2
Authority
JP
Japan
Prior art keywords
side coil
ground
signal
dielectric layers
coils
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004350081A
Other languages
English (en)
Other versions
JP2006165676A (ja
Inventor
正人 石▲崎▼
和彦 五味
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal SMI Electronics Device Inc
Original Assignee
Sumitomo Metal SMI Electronics Device Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal SMI Electronics Device Inc filed Critical Sumitomo Metal SMI Electronics Device Inc
Priority to JP2004350081A priority Critical patent/JP4485333B2/ja
Publication of JP2006165676A publication Critical patent/JP2006165676A/ja
Application granted granted Critical
Publication of JP4485333B2 publication Critical patent/JP4485333B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

この発明は低域通過フィルタアレイに関し、特に、信号側コイルとグランド側コイルを含むフィルタ回路を複数備えた低域通過フィルタアレイに関する。さらに詳しくは、2本の伝送線路を互いに近接させて平行に配置し、一方の伝送線路の一方端に入力端子を設けるとともにその他方端に出力端子を設け、他方の伝送線路の一方端を接地するとともにその他方端を開放した構成を基本とし、この基本構成を螺旋状に配置した低域通過フィルタアレイに関する。
従来より、高周波信号からノイズを除去する低域通過フィルタ回路として分布定数型フィルタ回路が知られている。
分布定数型フィルタ回路は、図13に示すように、2本の伝送線路30,31を互いに近接させて平行に配置し、一方の伝送線路30の一方端に入力端子TIを設けるとともにその他方端に出力端子TOを設け、他方の伝送線路31の一方端を接地するとともにその他方端を開放したものである。入力端子TIに入力された所定周波数の高周波信号は伝送線路30を通過して出力端子TOに出力される。入力端子TIに流入した、高周波信号よりも周波数の高いノイズの大部分は、伝送線路30,31を介して接地電圧GNDのラインに流出し、出力端子TOに到達しない。
しかし、このフィルタ回路では、伝送線路30,31の長さが4分の1波長となる周波数に最初の減衰ピークが現れるので、高周波信号の周波数が比較的低い場合は伝送線路30,31が長大になり、回路が大型化するという問題がある。
フィルタ回路を小型化する方法としては、伝送線路30,31の各々をコイル形状にする方法がある。この方法では、信号側コイルとグランド側コイルの各々が複数のコイルパターンに分解され、複数の誘電体層に分散配置される。
また、近年における電子部品実装の高密度化の要求に従い、複数のフィルタ回路を含む低域通過フィルタアレイが開発されている。このフィルタアレイでは、フィルタ回路の信号コイル同士が電磁結合し、フィルタ回路間でクロストークが発生するという問題がある。
フィルタ回路間のクロストークを抑制する方法としては、複数の誘電体層の厚み方向に複数のフィルタ回路を配列し、上下に隣接する2つのフィルタ回路の間にシールド層を設けるとともに、上下に隣接する2つの信号側コイルの中心軸をずらす方法がある(たとえば特許文献1参照)。この方法によれば、信号コイル間の電磁結合を弱めてフィルタ回路間のクロストークを小さくすることができる。
特開2004−229268号公報
しかし、従来の方法では、複数の誘電体層の横方向に隣接したフィルタ回路間のクロストークを抑制することはできなかった。
それゆえに、この発明の主たる目的は、フィルタ回路間のクロストークが小さな低域通過フィルタアレイを提供することである。
この発明に係る低域通過フィルタアレイは、積層された複数の第1の誘電体層を含む積層体、積層体の端面に形成された第1および第2の入力端子と第1および第2の出力端子とグランド端子、それぞれ複数の第1の誘電体層に形成されて直列接続された複数の第1の信号側コイルパターンを含み、第1の入力端子と第1の出力端子との間に接続された第1の信号側コイルと、それぞれ複数の第1の誘電体層に形成されて直列接続された複数の第1のグランド側コイルパターンを含み、第1の信号側コイルと誘導結合および/または容量結合されてグランド端子に接続された第1のグランド側コイルとを含む第1のフィルタ回路、およびそれぞれ複数の第1の誘電体層に形成されて直列接続された複数の第2の信号側コイルパターンを含み、第2の入力端子と第2の出力端子との間に接続された第2の信号側コイルと、それぞれ複数の第2の誘電体層に形成されて直列接続された複数の第2のグランド側コイルパターンを含み、第2の信号側コイルと誘導結合および/または容量結合されてグランド端子に接続された第2のグランド側コイルとを含む第2のフィルタ回路を備えたものである。第1および第2のグランド側コイルの中心軸は、第1および第2の信号側コイルの中心軸の間に設けられている。第1の信号側コイル、第1のグランド側コイル、第2の信号側コイル、および第2のグランド側コイルの各々は、複数の第1の誘電体層のうちの1つの第1の誘電体層から他の第1の誘電体層にかけてその中心軸の周りを所定ターン数だけ連続的に周回するように形成されている。第1の信号側コイルの1ターンは積層方向に隣接する2つの第1の信号側コイルパターンによって構成され、第1のグランド側コイルの1ターンは積層方向に隣接する2つの第1のグランド側コイルパターンによって構成され、第2の信号側コイルの1ターンは積層方向に隣接する2つの第2の信号側コイルパターンによって構成され、第2のグランド側コイルの1ターンは積層方向に隣接する2つの第2のグランド側コイルパターンによって構成されている。
好ましくは、第1および第2の信号側コイルは互いに面対称に形成され、第1および第2のグランド側コイルは互いに面対称に形成されている。
また好ましくは、積層体は、さらに、積層された複数の第2の誘電体層と、複数の第1の誘電体層と複数の第2の誘電体層との間に設けられ、グランド端子に接続されたシールド層とを含む。低域通過フィルタアレイは、さらに、積層体の端面に形成された第3および第4の入力端子と第3および第4の出力端子、それぞれ複数の第2の誘電体層に形成されて直列接続された複数の第3の信号側コイルパターンを含み、第3の入力端子と第3の出力端子との間に接続された第3の信号側コイルと、それぞれ複数の第2の誘電体層に形成されて直列接続された複数の第3のグランド側コイルパターンを含み、第3の信号側コイルと誘導結合および/または容量結合されてグランド端子に接続された第3のグランド側コイルとを含む第3のフィルタ回路、およびそれぞれ複数の第2の誘電体層に形成されて直列接続された複数の第4の信号側コイルパターンを含み、第4の入力端子と第4の出力端子との間に接続された第4の信号側コイルと、それぞれ複数の第2の誘電体層に形成されて直列接続された複数の第4のグランド側コイルパターンを含み、第4の信号側コイルと誘導結合および/または容量結合されてグランド端子に接続された第4のグランド側コイルとを含む第4のフィルタ回路を備え、第3および第4のグランド側コイルの中心軸は、第3および第4の信号側コイルの中心軸の間に設けられている。第3の信号側コイル、第3のグランド側コイル、第4の信号側コイル、および第4のグランド側コイルの各々は、複数の第2の誘電体層のうちの1つの第2の誘電体層から他の第2の誘電体層にかけてその中心軸の周りを所定ターン数だけ連続的に周回するように形成されている。第3の信号側コイルの1ターンは積層方向に隣接する2つの第3の信号側コイルパターンによって構成され、第3のグランド側コイルの1ターンは積層方向に隣接する2つの第3のグランド側コイルパターンによって構成され、第4の信号側コイルの1ターンは積層方向に隣接する2つの第4の信号側コイルパターンによって構成され、第4のグランド側コイルの1ターンは積層方向に隣接する2つの第4のグランド側コイルパターンによって構成されている。
また好ましくは、第3および第4の信号側コイルは互いに面対称に形成され、第3および第4のグランド側コイルは互いに面対称に形成されている。
この発明に係る低域通過フィルタアレイでは、第1の信号側コイルおよび第1のグランド側コイルを含む第1のフィルタ回路と、第2の信号側コイルおよび第2のグランド側コイルを含む第2のフィルタ回路とを横方向に配列し、第1および第2のグランド側コイルの中心軸を第1および第2の信号側コイルの中心軸の間に設けるので、第1および第2の信号側コイル間の距離を大きくするとともに、第1および第2の信号側コイルを第1および第2のグランド側コイルでシールドすることができる。したがって、第1および第2の信号側コイル間の電磁結合を弱くすることができ、第1および第2のフィルタ回路間のクロストークを小さく抑制することができる。
[実施の形態1]
図1は、この発明の実施の形態1による低域通過フィルタアレイの外観を示す斜視図であり、図2は、その構成を示す回路ブロック図である。図1および図2において、この低域通過フィルタアレイは、直方体状の積層体1と、積層体1の端面に形成された入力端子TI1,TI2、出力端子TO1,TO2およびグランド端子TG1,TG2を備え、2つのフィルタ回路F1,F2を内蔵している。フィルタ回路F1,F2の各々は、所定周波数の高周波信号を通過させ、高周波信号よりも高い周波数のノイズを除去する低域通過フィルタである。
入力端子TI1と出力端子TO1は一方のフィルタ回路F1に接続され、入力端子TI2と出力端子TO2は他方のフィルタ回路F2に接続され、グランド端子TG1,TG2は互いに接続されるとともに2つのフィルタ回路F1,F2に接続されている。グランド端子TG1,TG2は接地電圧GNDのラインに接続される。
入力端子TI1に入力された所定周波数の高周波信号は、フィルタ回路F1を通過して出力端子TO1に出力される。入力端子TI1に流入した、高周波信号よりも周波数の高いノイズの大部分は、フィルタ回路F1およびグランド端子TG1,TG2を介して接地電圧GNDのラインに流出し、出力端子TO1に到達しない。入力端子TI2に入力された所定周波数の高周波信号は、フィルタ回路F2を通過して出力端子TO2に出力される。入力端子TI2に流入した、高周波信号よりも周波数の高いノイズの大部分は、フィルタ回路F2およびグランド端子TG1,TG2を介して接地電圧GNDのラインに流出し、出力端子TO2に到達しない。
図3は、積層体1の内部を示す組立て分解図である。図3において、積層体1は、複数(図では7つ)の長方形の誘電体層L1〜L7を含む。長方形の長辺の方向をX方向とし、短辺の方向をY方向とし、誘電体層L1〜L7の厚み方向をZ方向とする。
最下層の誘電体層L1の表面には、グランド配線GLが形成されている。グランド配線GLは、X方向に延在し、誘電体層L1の中央を横断している。グランド配線GLの一方端は図1のグランド端子TG1に接続され、その他方端は図1のグランド端子TG2に接続される。
誘電体層L1の上方に順次積層された誘電体層L2〜L7には、フィルタ回路F1,F2が分解されて分散配置されている。フィルタ回路F1は誘電体層L2〜L7の図中左側の領域に配置され、フィルタ回路F2は誘電体層L2〜L7の図中右側の領域に配置される。
フィルタ回路F1は互いに近接して配置された信号側コイル2とグランド側コイル3を含み、フィルタ回路F2は互いに近接して配置された信号側コイル4とグランド側コイル5を含む。信号側コイル2と4は、誘電体層L1〜L7の中央を通るYZ平面を中心として面対称に形成されている。グランド側コイル3と5は、誘電体層L1〜L7の中央を通るYZ平面を中心として面対称に形成されている。グランド側コイル3,5の中心軸は誘電体層L1〜L7の中央側に寄せて配置され、信号側コイル2,4の中心軸は誘電体層L1〜L7の外側に寄せて配置されている。
このフィルタアレイでは、グランド側コイル3,5の中心軸は信号側コイル2,4の中心軸の内側に配置されているので、信号側コイル2,4間の距離が比較的大きくされるとともに、信号側コイル2,4間がグランド側コイル3,5によってシールドされる。したがって、信号側コイル2,4間の電磁結合が弱くなり、クロストークが小さくなる。
詳しく説明すると、信号側コイル2は、6つの信号側コイルパターン2a〜2fに分解され、信号側コイルパターン2a〜2fは、それぞれ誘電体層L2〜L7の表面に形成される。信号側コイルパターン2aは、1/4ターン分の略L字型の金属配線で構成される。信号側コイルパターン2aの一方端は、誘電体層L2の紙面手前側に引き出されて図1の入力端子TI1に接続される。信号側コイルパターン2bは、1/2ターン分のコの字型の金属配線で構成され、その長辺部を誘電体層L3の長辺部に沿わせて、誘電体層L3の紙面奥側左隅に配置される。信号側コイルパターン2bの一方端は誘電体層L3を貫通するスルーホールを介して信号側コイルパターン2aの他方端に接続される。
信号側コイルパターン2cは、1/2ターン分のコの字型の金属配線で構成され、その長辺部を誘電体層L4の長辺部に沿わせて、誘電体層L4の紙面手前側左隅に配置される。信号側コイルパターン2cの一方端は誘電体層L4を貫通するスルーホールを介して信号側コイルパターン2bの他方端に接続される。信号側コイルパターン2dは、1/2ターン分のコの字型の金属配線で構成され、その長辺部を誘電体層L5の長辺部に沿わせて、誘電体層L5の紙面奥側左隅に配置される。信号側コイルパターン2dの一方端は誘電体層L5を貫通するスルーホールを介して信号側コイルパターン2cの他方端に接続される。
信号側コイルパターン2eは、1/2ターン分のコの字型の金属配線で構成され、その長辺部を誘電体層L6の長辺部に沿わせて、誘電体層L6の紙面手前側左隅に配置される。信号側コイルパターン2eの一方端は誘電体層L6を貫通するスルーホールを介して信号側コイルパターン2dの他方端に接続される。信号側コイルパターン2fは、1/4ターン分の略L字型の金属配線で構成される。信号側コイルパターン2fの一方端は誘電体層L7を貫通するスルーホールを介して信号側コイルパターン2eの他方端に接続され、その他方端は誘電体層L7の紙面奥側に引き出されて図1の出力端子TO1に接続される。このように、信号側コイルパターン2a〜2fは、誘電体層L3〜L7を貫通する5つのスルーホールを介して直列接続されて、信号側コイル2を構成する。
グランド側コイル3は、5つのグランド側コイルパターン3a〜3eに分解され、グランド側コイルパターン3a〜3eは、それぞれ誘電体層L2〜L6の表面に形成される。グランド側コイルパターン3aは、1/2ターン分のコの字型の金属配線で構成され、その長辺部を誘電体層L2の長辺部に沿わせるとともにその一方の短辺部を誘電体層L2のY方向に延在する中心線に沿わせて、誘電体層L2の紙面奥左側に配置される。グランド側コイルパターン3aの一方端は、信号側コイルパターン2aの他方端の図中右側に隣接している。グランド側コイルパターン3aの一方端は誘電体層L2を貫通するスルーホールを介してグランド配線GLに接続される。
グランド側コイルパターン3bは、1/2ターン分のコの字型の金属配線で構成され、その長辺部を誘電体層L3の長辺部に沿わせるとともにその一方の短辺部を誘電体層L3のY方向に延在する中心線に沿わせて、誘電体層L3の紙面手前左側に配置される。グランド側コイルパターン3bの両端は、信号側コイルパターン2bの両端の図中右側に隣接している。グランド側コイルパターン3bの一方端は誘電体層L3を貫通するスルーホールを介してグランド側コイルパターン3aの他方端に接続される。
グランド側コイルパターン3cは、1/2ターン分のコの字型の金属配線で構成され、その長辺部を誘電体層L4の長辺部に沿わせるとともにその一方の短辺部を誘電体層L4のY方向に延在する中心線に沿わせて、誘電体層L4の紙面奥左側に配置される。グランド側コイルパターン3cの両端は、信号側コイルパターン2cの両端の図中右側に隣接している。グランド側コイルパターン3cの一方端は誘電体層L4を貫通するスルーホールを介してグランド側コイルパターン3bの他方端に接続される。
グランド側コイルパターン3dは、1/2ターン分のコの字型の金属配線で構成され、その長辺部を誘電体層L5の長辺部に沿わせるとともにその一方の短辺部を誘電体層L5のY方向に延在する中心線に沿わせて、誘電体層L5の紙面手前左側に配置される。グランド側コイルパターン3dの両端は、信号側コイルパターン2dの両端の図中右側に隣接している。グランド側コイルパターン3dの一方端は誘電体層L5を貫通するスルーホールを介してグランド側コイルパターン3cの他方端に接続される。
グランド側コイルパターン3eは、1/2ターン分のコの字型の金属配線で構成され、その長辺部を誘電体層L6の長辺部に沿わせるとともにその一方の短辺部を誘電体層L6のY方向に延在する中心線に沿わせて、誘電体層L6の紙面奥左側に配置される。グランド側コイルパターン3eの両端は、信号側コイルパターン2eの両端の図中右側に隣接している。グランド側コイルパターン3eの一方端は誘電体層L6を貫通するスルーホールを介してグランド側コイルパターン3dの他方端に接続される。このように、グランド側コイルパターン3a〜3eは、誘電体層L3〜L6を貫通する4つのスルーホールを介して直列接続されて、グランド側コイル3を構成する。
図4は、フィルタ回路F1の等価回路を示す回路図である。信号側コイル2とグランド側コイル3は、近接して配置されているので、互いに誘導結合および/または容量結合されている。入力端子TI1に入力された所定周波数の高周波信号は、信号側コイル2を通過して出力端子TO1に出力される。入力端子TI1に流入した、高周波信号よりも高い周波数のノイズの大部分は、コイル2,3間のコンデンサを介してグランド端子TG1に流出し、出力端子TO1に到達しない。
図3に戻って、フィルタ回路F2の信号側コイル4は、6つの信号側コイルパターン4a〜4fに分解され、信号側コイルパターン4a〜4fは、それぞれ誘電体層L2〜L7の表面に形成される。信号側コイルパターン4a〜4fは、誘電体層L1〜L7の中央を
通るYZ平面を中心として、信号側コイルパターン2a〜2fと面対称に形成される。信号側コイルパターン4aの一方端は図1の入力端子TI2に接続され、信号側コイルパターン4fの一方端は図1の出力端子TO2に接続される。信号側コイルパターン4a〜4fは、誘電体層L3〜L7を貫通する5つのスルーホールを介して直列接続されて、信号側コイル4を構成する。
グランド側コイル5は、5つのグランド側コイルパターン5a〜5eに分解され、グランド側コイルパターン5a〜5eは、それぞれ誘電体層L2〜L6の表面に形成される。グランド側コイルパターン5aの一方端は誘電体層L2を貫通するスルーホールを介してグランド配線GLに接続される。グランド側コイルパターン5a〜5eは、誘電体層L1〜L7の中央を通るYZ平面を中心として、グランド側コイルパターン3a〜3eと面対称に形成される。グランド側コイルパターン5a〜5eは、誘電体層L3〜L6を貫通する4つのスルーホールを介して直列接続されて、グランド側コイル5を構成する。
信号側コイル4とグランド側コイル5は、近接して配置されているので互いに容量結合されており、図4に示したフィルタ回路F1と同じ機能を有するフィルタ回路F2を構成する。このフィルタアレイでは、グランド側コイル3,5の中心軸は信号側コイル2,4の中心軸の内側に配置されている。
図5は、この実施の形態1の比較例を示す図である。この比較例は、誘電体層L1〜L7の左右の領域に同じ構成の信号側コイル4およびグランド側コイル5を設けたものである。この比較例では、信号側コイル4とグランド側コイル5が交互に配置されているので、図3の構成と比較して2つの信号側コイル4間の距離が短くなり、また、2つの信号コイル4間が2つのグランド側コイル3,5によってシールドされない。したがって、2つの信号側コイル4間の電磁結合が強くなり、2つのフィルタ回路F1,F2間のクロストークが大きくなる。
[実施の形態2]
図6は、この発明の実施の形態2による低域通過フィルタアレイの要部を示す組立て分解図であって、図3と対比される図である。フィルタアレイの外観および回路構成は図1および図2で示した通りであり、フィルタ回路の構成も図4で示した通りである。図6において、積層体1は、複数(図では7つ)の長方形の誘電体層L1〜L7を含む。長方形の長辺の方向をX方向とし、短辺の方向をY方向とし、誘電体層L1〜L7の厚み方向をZ方向とする。
最下層の誘電体層L1の表面には、グランド配線GLが形成されている。グランド配線GLは、X方向に延在し、誘電体層L1の中央を横断している。グランド配線GLの一方端は図1で示したグランド端子TG1に接続され、その他方端は図1で示したグランド端子TG2に接続される。
誘電体層L1の上方に順次積層された誘電体層L2〜L7には、フィルタ回路F1,F2が分解されて分散配置されている。フィルタ回路F1は誘電体層L2〜L7の図中左側の領域に配置され、フィルタ回路F2は誘電体層L2〜L7の図中右側の領域に配置される。
フィルタ回路F1は互いに近接して配置された信号側コイル6とグランド側コイル7を含み、フィルタ回路F2は互いに近接して配置された信号側コイル8とグランド側コイル9を含む。信号側コイル6と8は、誘電体層L1〜L7の中央を通るYZ平面を中心として面対称に形成されている。グランド側コイル7と9は、誘電体層L1〜L7の中央を通るYZ平面を中心として面対称に形成されている。グランド側コイル7,9の中心軸は誘電体層L1〜L7の中央側に寄せて配置され、信号側コイル6,8の中心軸は誘電体層L1〜L7の外側に寄せて配置されている。
このフィルタアレイでは、グランド側コイル7,9の中心軸は信号側コイル6,8の中心軸の内側に配置されているので、信号側コイル6,8間の距離が比較的大きくされるとともに、信号側コイル6,8間がグランド側コイル7,9によってシールドされる。したがって、信号側コイル6,8間の電磁結合が弱くなり、クロストークが小さくなる。
詳しく説明すると、信号側コイル6は、6つの信号側コイルパターン6a〜6fに分解され、信号側コイルパターン6a〜6fは、それぞれ誘電体層L2〜L7の表面に形成される。信号側コイルパターン6aは、5/8ターン分の略L字型の金属配線で構成され、その一方の一片を誘電体層L2の長辺部に沿わせるとともに他方の一片を誘電体層L2のY方向に延在する中心線に沿わせて、誘電体層L2の紙面奥側左隅に配置される。信号側コイルパターン6aの一方端は、誘電体層L2の紙面手前側に引き出されて図1で示した入力端子TI1に接続される。信号側コイルパターン6bは、1/4ターン分のI字型の金属配線で構成され、誘電体層L3の左側短辺部に沿わせて、誘電体層L4の左隅に配置される。信号側コイルパターン6bの一方端は誘電体層L3を貫通するスルーホールを介して信号側コイルパターン6aの他方端に接続される。
信号側コイルパターン6cは、3/4ターン分のコの字型の金属配線で構成され、その2つの端部を誘電体層L4の左側短辺部に沿わせて、誘電体層L4の左隅に配置される。信号側コイルパターン6cの一方端は誘電体層L4を貫通するスルーホールを介して信号側コイルパターン6bの他方端に接続される。信号側コイルパターン6dは、1/4ターン分のI字型の金属配線で構成され、誘電体層L5の左側短辺部に沿わせて、誘電体層L5の左隅に配置される。信号側コイルパターン6dの一方端は誘電体層L5を貫通するスルーホールを介して信号側コイルパターン6cの他方端に接続される。
信号側コイルパターン6eは、5/8ターン分の略L字型の金属配線で構成され、その一方の一片を誘電体層L6の長辺部に沿わせるとともに他方の一片を誘電体層L6のY方向に延在する中心線に沿わせて、誘電体層L6の紙面手前側左隅に配置される。信号側コイルパターン6eの一方端は誘電体層L6を貫通するスルーホールを介して信号側コイルパターン6dの他方端に接続される。信号側コイルパターン6fは、I字型の金属配線で構成される。信号側コイルパターン6fの一方端は誘電体層L7を貫通するスルーホールを介して信号側コイルパターン6eの他方端に接続され、その他方端は誘電体層L7の紙面奥側に引き出されて図1で示した出力端子TO1に接続される。このように、信号側コイルパターン6a〜6fは、誘電体層L3〜L7を貫通する5つのスルーホールを介して直列接続されて、信号側コイル6を構成する。
グランド側コイル7は、5つのグランド側コイルパターン7a〜7eに分解され、グランド側コイルパターン7a〜7eは、それぞれ誘電体層L2〜L6の表面に形成される。グランド側コイルパターン7aは、1/8ターン分のI字型の金属配線で構成され、誘電体層L2のY方向に延在する中心線に沿わせて、誘電体層L2の紙面奥左側に配置される。グランド側コイルパターン7aは、信号側コイルパターン6aの図中右側に隣接している。グランド側コイルパターン7aの一方端は誘電体層L2を貫通するスルーホールを介してグランド配線GLに接続される。
グランド側コイルパターン7bは、3/4ターン分のコの字型の金属配線で構成され、
その2つの端部を誘電体層L3のY方向に延在する中心線に沿わせて、誘電体層L4の左側領域に配置される。グランド側コイルパターン7bは、信号側コイルパターン6bの図中右側に隣接している。グランド側コイルパターン7bの一方端は誘電体層L3を貫通するスルーホールを介してグランド側コイルパターン7aの他方端に接続される。
グランド側コイルパターン7cは、1/4ターン分のI字型の金属配線で構成され、誘電体層L4のY方向に延在する中心線に沿わせて、誘電体層L4の左側領域に配置される。グランド側コイルパターン7cは、信号側コイルパターン6cの図中右側に隣接している。グランド側コイルパターン7cの一方端は誘電体層L4を貫通するスルーホールを介してグランド側コイルパターン7bの他方端に接続される。
グランド側コイルパターン7dは、3/4ターン分のコの字型の金属配線で構成され、その2つの端部を誘電体層L5のY方向に延在する中心線に沿わせて、誘電体層L5の左側領域に配置される。グランド側コイルパターン7dは、信号側コイルパターン6dの図中右側に隣接している。グランド側コイルパターン7dの一方端は誘電体層L5を貫通するスルーホールを介してグランド側コイルパターン7cの他方端に接続される。
グランド側コイルパターン7eは、1/4ターン分のI字型の金属配線で構成され、誘電体層L6のY方向に延在する中心線に沿わせて、誘電体層L4の左側領域に配置される。グランド側コイルパターン7eは、信号側コイルパターン6eの図中右側に隣接している。グランド側コイルパターン7eの一方端は誘電体層L6を貫通するスルーホールを介してグランド側コイルパターン7dの他方端に接続される。このように、グランド側コイルパターン7a〜7eは、誘電体層L3〜L6を貫通する4つのスルーホールを介して直列接続されて、グランド側コイル7を構成する。信号側コイル6とグランド側コイル7は、近接して配置されているので互いに誘導結合および/または容量結合されており、図4で示したフィルタ回路F1を構成する。
フィルタ回路F2の信号側コイル8は、6つの信号側コイルパターン8a〜8fに分解され、信号側コイルパターン8a〜8fは、それぞれ誘電体層L2〜L7の表面に形成される。信号側コイルパターン8a〜8fは、誘電体層L1〜L7の中央を通るYZ平面を中心として、信号側コイルパターン6a〜6fと面対称に形成される。信号側コイルパターン8aの一方端は図1で示した入力端子TI2に接続され、信号側コイルパターン8fの一方端は図1で示した出力端子TO2に接続される。信号側コイルパターン8a〜8fは、誘電体層L3〜L7を貫通する5つのスルーホールを介して直列接続されて、信号側コイル8を構成する。
グランド側コイル9は、5つのグランド側コイルパターン9a〜9eに分解され、グランド側コイルパターン9a〜9eは、それぞれ誘電体層L2〜L6の表面に形成される。グランド側コイルパターン9aの一方端は誘電体層L2を貫通するスルーホールを介してグランド配線GLに接続される。グランド側コイルパターン9a〜9eは、誘電体層L1〜L7の中央を通るYZ平面を中心として、グランド側コイルパターン7a〜7eと面対称に形成される。グランド側コイルパターン9a〜9eは、誘電体層L3〜L6を貫通する4つのスルーホールを介して直列接続されて、グランド側コイル9を構成する。
信号側コイル8とグランド側コイル9は、近接して配置されているので互いに容量結合されており、図4に示したフィルタ回路F1と同じ機能を有するフィルタ回路F2を構成する。このフィルタアレイでは、グランド側コイル7,9の中心軸は信号側コイル6,8の中心軸の内側に配置されている。この実施の形態2でも、実施の形態1と同じ効果が得られる。
図7は、この実施の形態2の比較例を示す図である。この比較例は、誘電体層L1〜L7の左右の領域に同じ構成の信号側コイル8およびグランド側コイル9を設けたものである。この比較例では、信号側コイル8とグランド側コイル9が交互に配置されているので、図6の構成と比較して2つの信号側コイル8間の距離が短くなり、また、2つの信号コイル8間が2つのグランド側コイル7,9によってシールドされない。したがって、2つの信号側コイル8間の電磁結合が強くなり、2つのフィルタ回路F1,F2間のクロストークが大きくなる。
また、図6で示したフィルタアレイと図7で示したフィルタアレイとを試作した。誘電体層L1〜L7は、誘電率75の誘電体セラミックで形成した。層間は、約30μmとした。コイルパターン6a〜6f,7a〜7e,8a〜8f,9a〜9eは、銀で形成し、各々の膜厚は約5μmとした。積層体1のサイズは、2.0mm×1.25mmとした。カットオフ周波数は、約300MHzとした。図6で示したフィルタアレイの試作品と図7で示したフィルタアレイの試作品の特性を比較した。
図8は、図6で示したフィルタアレイのフィルタ回路F1の減衰特性(実線)と、図7で示した比較例のフィルタ回路F1の減衰特性(点線)を比較する図である。図8から分かるように、2つの減衰特性曲線は完全に重なっており、本願のフィルタ回路F1と比較例のフィルタ回路F1では、減衰特性に差が無かった。
図9は、図6で示した本願のフィルタアレイの端子TI1,TO2間のクロストーク(実線)と、図7で示した比較例の端子TI1,TO2間のクロストーク(点線)を比較する図である。図9から分かるように、本願のフィルタアレイの方が比較例よりも10dB程度クロストークが小さかった。
[実施の形態3]
図10は、この発明の実施の形態3による低域通過フィルタアレイの外観を示す斜視図であり、図11は、その構成を示す回路ブロック図である。図10および図11において、この低域通過フィルタアレイは、直方体状の積層体10と、積層体10の端面に形成された入力端子TI1〜TI4、出力端子TO1〜TO4およびグランド端子TG1,TG2を備え、4つのフィルタ回路F1〜F4を内蔵している。フィルタ回路F1〜F4の各々は、所定周波数の高周波信号を通過させ、高周波信号よりも高い周波数のノイズを除去する低域通過フィルタである。
入力端子TI1と出力端子TO1はフィルタ回路F1に接続され、入力端子TI2と出力端子TO2はフィルタ回路F2に接続され、入力端子TI3と出力端子TO3はフィルタ回路F3に接続され、入力端子TI4と出力端子TO4はフィルタ回路F4に接続されている。フィルタ回路F1,F2とフィルタ回路F3,F4の間にはシールド層SLが配置されている。グランド端子TG1,TG2は、互いに接続されるとともに、フィルタ回路F1〜F4およびシールド層SLの各々に接続されている。グランド端子TG1,TG2は接地電圧GNDのラインに接続される。
入力端子TI1に入力された所定周波数の高周波信号は、フィルタ回路F1を通過して出力端子TO1に出力される。入力端子TI1に流入した、高周波信号よりも周波数の高いノイズの大部分は、フィルタ回路F1およびグランド端子TG1,TG2を介して接地電圧GNDのラインに流出し、出力端子TO1に到達しない。他のフィルタ回路F2〜F4の各々も、フィルタ回路F1と同じ機能を有する。
図12は、積層体10の内部を示す組立て分解図である。図12において、積層体10は、複数(図では13枚)の長方形の誘電体層L1〜L7,L12〜L17を含む。長方形の長辺の方向をX方向とし、短辺の方向をY方向とし、誘電体層L1〜L7,L12〜L17の厚み方向をZ方向とする。
中央の誘電体層L1の表面には、金属製のシールド層SLが形成されている。シールド層SLは、誘電体層L1の表面の略全域に形成されている。シールド層SLの一方端は図10で示したグランド端子TG1に接続され、その他方端は図10で示したグランド端子TG2に接続される。
誘電体層L1の上方に順次積層された誘電体層L2〜L7には、フィルタ回路F1,F2が分解されて分散配置されている。フィルタ回路F1は誘電体層L2〜L7の図中左側の領域に配置され、フィルタ回路F2は誘電体層L2〜L7の図中右側の領域に配置される。
フィルタ回路F1は互いに近接して配置された信号側コイル6とグランド側コイル7を含み、フィルタ回路F2は互いに近接して配置された信号側コイル8とグランド側コイル9を含む。信号側コイル6は、6つの信号側コイルパターン6a〜6fに分解され、信号側コイルパターン6a〜6fは、それぞれ誘電体層L2〜L7の表面に形成される。グランド側コイル7は、5つのグランド側コイルパターン7a〜7eに分解され、グランド側コイルパターン7a〜7eは、それぞれ誘電体層L2〜L6の表面に形成される。
フィルタ回路F2の信号側コイル8は、6つの信号側コイルパターン8a〜8fに分解され、信号側コイルパターン8a〜8fは、それぞれ誘電体層L2〜L7の表面に形成される。グランド側コイル9は、5つのグランド側コイルパターン9a〜9eに分解され、グランド側コイルパターン9a〜9eは、それぞれ誘電体層L2〜L6の表面に形成される。コイルパターン6a〜6f,7a〜7e,8a〜8f,9a〜9eの形状および接続関係は、図6と同様であるので、その説明は繰り返さない。ただし、グランド側コイル7,9の一方端は、グランド配線GLの代わりにシールド層SLに接続される。
また、誘電体層L1の下方に順次積層された誘電体層L12〜L17には、フィルタ回路F3,F4が分解されて分散配置されている。フィルタ回路F3は誘電体層L12〜L17の図中左側の領域に配置され、フィルタ回路F4は誘電体層L12〜L17の図中右側の領域に配置される。
フィルタ回路F3は互いに近接して配置された信号側コイル6とグランド側コイル7を含み、フィルタ回路F4は互いに近接して配置された信号側コイル8とグランド側コイル9を含む。信号側コイル6は、6つの信号側コイルパターン6a〜6fに分解され、信号側コイルパターン6a〜6fは、それぞれ誘電体層L12〜L17の表面に形成される。グランド側コイル7は、5つのグランド側コイルパターン7a〜7eに分解され、グランド側コイルパターン7a〜7eは、それぞれ誘電体層L12〜L16の表面に形成される。
フィルタ回路F4の信号側コイル8は、6つの信号側コイルパターン8a〜8fに分解され、信号側コイルパターン8a〜8fは、それぞれ誘電体層L12〜L17の表面に形成される。グランド側コイル9は、5つのグランド側コイルパターン9a〜9eに分解され、グランド側コイルパターン9a〜9eは、それぞれ誘電体層L12〜L16の表面に形成される。コイルパターン6a〜6f,7a〜7e,8a〜8f,9a〜9eの形状および接続関係は、図6と同様であるので、その説明は繰り返さない。ただし、グランド側コイル7,9の一方端は、グランド配線GLの代わりにシールド層SLに接続される。
シールド層SLの上下において、信号側コイル6と8は、誘電体層L1〜L7,L12〜L17の中央を通るYZ平面を中心として面対称に形成されている。グランド側コイル7と9は、誘電体層L1〜L7,L12〜L17の中央を通る平面を中心として面対称に形成されている。グランド側コイル7,9の中心軸は誘電体層L1〜L7,L12〜L17の中央側に寄せて配置され、信号側コイル6,8の中心軸は誘電体層L1〜L7,L12〜L17の外側に寄せて配置されている。
このフィルタアレイでは、フィルタ回路F1,F2とフィルタ回路F3,F4の間にシールド層SLを設けたので、フィルタ回路F1,F2とフィルタ回路F3,F4の間の電磁結合を弱めてクロストークを小さくすることができる。
また、シールド層SLの上下のそれぞれにおいて、グランド側コイル7,9の中心軸は信号側コイル6,8の中心軸の内側に配置されているので、信号側コイル6,8間の距離が比較的大きくされるとともに、信号側コイル6,8間がグランド側コイル7,9によってシールドされる。したがって、信号側コイル6,8間の電磁結合が弱くなり、クロストークが小さくなる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
この発明の実施の形態1による低域通過フィルタアレイの外観を示す斜視図である。 図1に示した低域通過フィルタアレイの構成を示す回路ブロック図である。 図1に示した積層体の内部を示す組立て分解図である。 図3で示したフィルタ回路の等価回路を示す図である。 実施の形態1の比較例を示す図である。 この発明の実施の形態2による低域通過フィルタアレイの要部を示す組立て分解図である。 実施の形態2の比較例を示す図である。 図6および図7に示した分布定数型フィルタ回路の減衰特性を比較する図である。 図6および図7に示した分布定数型フィルタ回路のクロストークを比較する図である。 この発明の実施の形態3による低域通過フィルタアレイの外観を示す斜視図である。 図10に示した低域通過フィルタアレイの構成を示す回路ブロック図である。 図10に示した積層体の内部を示す組立て分解図である。 従来の分布定数型フィルタの構成を示す図である。
符号の説明
1,10 積層体、TI,TI1〜TI4 入力端子、TO,TO1〜TO4 出力端子、TG1,TG2 グランド端子、F1〜F4 フィルタ回路、L1〜L7,L12〜L17 誘電体層、2,4,6,8 信号側コイル、2a〜2f,4a〜4f,6a〜6f,8a〜8f 信号側コイルパターン、3,5,7,9 グランド側コイル、3a〜3e,5a〜5e,7a〜7e,9a〜9e グランド側コイルパターン、GL グランド配線、SL シールド層、30,31 伝送線路。

Claims (4)

  1. 低域通過フィルタアレイであって、
    積層された複数の第1の誘電体層を含む積層体、
    前記積層体の端面に形成された第1および第2の入力端子と第1および第2の出力端子とグランド端子、
    それぞれ前記複数の第1の誘電体層に形成されて直列接続された複数の第1の信号側コイルパターンを含み、前記第1の入力端子と前記第1の出力端子との間に接続された第1の信号側コイルと、それぞれ前記複数の第1の誘電体層に形成されて直列接続された複数の第1のグランド側コイルパターンを含み、前記第1の信号側コイルと誘導結合および/または容量結合されて前記グランド端子に接続された第1のグランド側コイルとを含む第1のフィルタ回路、および
    それぞれ前記複数の第1の誘電体層に形成されて直列接続された複数の第2の信号側コイルパターンを含み、前記第2の入力端子と前記第2の出力端子との間に接続された第2の信号側コイルと、それぞれ前記複数の第2の誘電体層に形成されて直列接続された複数の第2のグランド側コイルパターンを含み、前記第2の信号側コイルと誘導結合および/または容量結合されて前記グランド端子に接続された第2のグランド側コイルとを含む第2のフィルタ回路を備え、
    前記第1および第2のグランド側コイルの中心軸は、前記第1および第2の信号側コイルの中心軸の間に設けられ
    前記第1の信号側コイル、前記第1のグランド側コイル、前記第2の信号側コイル、および前記第2のグランド側コイルの各々は、前記複数の第1の誘電体層のうちの1つの第1の誘電体層から他の第1の誘電体層にかけてその中心軸の周りを所定ターン数だけ連続的に周回するように形成され、
    前記第1の信号側コイルの1ターンは積層方向に隣接する2つの第1の信号側コイルパターンによって構成され、
    前記第1のグランド側コイルの1ターンは積層方向に隣接する2つの第1のグランド側コイルパターンによって構成され、
    前記第2の信号側コイルの1ターンは積層方向に隣接する2つの第2の信号側コイルパターンによって構成され、
    前記第2のグランド側コイルの1ターンは積層方向に隣接する2つの第2のグランド側コイルパターンによって構成されていることを特徴とする、低域通過フィルタアレイ。
  2. 前記第1および第2の信号側コイルは互いに面対称に形成され、前記第1および第2のグランド側コイルは互いに面対称に形成されていることを特徴とする、請求項1に記載の低域通過フィルタアレイ。
  3. 前記積層体は、さらに、積層された複数の第2の誘電体層と、前記複数の第1の誘電体層と前記複数の第2の誘電体層との間に設けられ、前記グランド端子に接続されたシールド層とを含み、
    前記低域通過フィルタアレイは、
    さらに、前記積層体の端面に形成された第3および第4の入力端子と第3および第4の出力端子、
    それぞれ前記複数の第2の誘電体層に形成されて直列接続された複数の第3の信号側コイルパターンを含み、前記第3の入力端子と前記第3の出力端子との間に接続された第3の信号側コイルと、それぞれ前記複数の第2の誘電体層に形成されて直列接続された複数の第3のグランド側コイルパターンを含み、前記第3の信号側コイルと誘導結合および/または容量結合されて前記グランド端子に接続された第3のグランド側コイルとを含む第3のフィルタ回路、および
    それぞれ前記複数の第2の誘電体層に形成されて直列接続された複数の第4の信号側コイルパターンを含み、前記第4の入力端子と前記第4の出力端子との間に接続された第4の信号側コイルと、それぞれ前記複数の第2の誘電体層に形成されて直列接続された複数の第4のグランド側コイルパターンを含み、前記第4の信号側コイルと誘導結合および/または容量結合されて前記グランド端子に接続された第4のグランド側コイルとを含む第4のフィルタ回路を備え、
    前記第3および第4のグランド側コイルの中心軸は、前記第3および第4の信号側コイルの中心軸の間に設けられ
    前記第3の信号側コイル、前記第3のグランド側コイル、前記第4の信号側コイル、および前記第4のグランド側コイルの各々は、前記複数の第2の誘電体層のうちの1つの第2の誘電体層から他の第2の誘電体層にかけてその中心軸の周りを所定ターン数だけ連続的に周回するように形成され、
    前記第3の信号側コイルの1ターンは積層方向に隣接する2つの第3の信号側コイルパターンによって構成され、
    前記第3のグランド側コイルの1ターンは積層方向に隣接する2つの第3のグランド側コイルパターンによって構成され、
    前記第4の信号側コイルの1ターンは積層方向に隣接する2つの第4の信号側コイルパターンによって構成され、
    前記第4のグランド側コイルの1ターンは積層方向に隣接する2つの第4のグランド側コイルパターンによって構成されていることを特徴とする、請求項1または請求項2に記載の低域通過フィルタアレイ。
  4. 前記第3および第4の信号側コイルは互いに面対称に形成され、前記第3および第4のグランド側コイルは互いに面対称に形成されていることを特徴とする、請求項3に記載の低域通過フィルタアレイ。
JP2004350081A 2004-12-02 2004-12-02 低域通過フィルタアレイ Active JP4485333B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004350081A JP4485333B2 (ja) 2004-12-02 2004-12-02 低域通過フィルタアレイ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004350081A JP4485333B2 (ja) 2004-12-02 2004-12-02 低域通過フィルタアレイ

Publications (2)

Publication Number Publication Date
JP2006165676A JP2006165676A (ja) 2006-06-22
JP4485333B2 true JP4485333B2 (ja) 2010-06-23

Family

ID=36667230

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004350081A Active JP4485333B2 (ja) 2004-12-02 2004-12-02 低域通過フィルタアレイ

Country Status (1)

Country Link
JP (1) JP4485333B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001067470A1 (fr) * 2000-03-08 2001-09-13 Matsushita Electric Industrial Co., Ltd. Filtre de bruit et dispositif electronique utilisant un tel filtre
JP2002319835A (ja) * 2001-04-23 2002-10-31 Mitsubishi Materials Corp Lc複合部品
JP2002374139A (ja) * 2001-06-13 2002-12-26 Murata Mfg Co Ltd バランス型lcフィルタ
JP2004229268A (ja) * 2002-11-27 2004-08-12 Kyocera Corp 多連ノイズフィルタ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001067470A1 (fr) * 2000-03-08 2001-09-13 Matsushita Electric Industrial Co., Ltd. Filtre de bruit et dispositif electronique utilisant un tel filtre
JP2002319835A (ja) * 2001-04-23 2002-10-31 Mitsubishi Materials Corp Lc複合部品
JP2002374139A (ja) * 2001-06-13 2002-12-26 Murata Mfg Co Ltd バランス型lcフィルタ
JP2004229268A (ja) * 2002-11-27 2004-08-12 Kyocera Corp 多連ノイズフィルタ

Also Published As

Publication number Publication date
JP2006165676A (ja) 2006-06-22

Similar Documents

Publication Publication Date Title
JP2598940B2 (ja) Lc複合部品
JP4821910B2 (ja) 積層帯域通過フィルタ
JP4225507B2 (ja) 積層コンデンサ
JP5821914B2 (ja) 高周波部品
JP5652542B2 (ja) 方向性結合器
US6133809A (en) LC filter with a parallel ground electrode
JP2007129565A (ja) ローパスフィルタ
JP4682890B2 (ja) 積層型ノイズフィルタ
JP2976960B2 (ja) 積層3端子コンデンサアレイ
JP2010021321A (ja) Lc複合部品この発明は、複数の誘電体層の積層体内にインダクタ及びキャパシタを構成してなる、例えば帯域通過フィルタ等のlc複合部品に関するものである。
JP6369638B2 (ja) 積層帯域通過フィルタ
JP2020025046A (ja) コモンモードチョークコイル
WO2019187251A1 (ja) コイル部品および、これを含むフィルタ回路
JP3942565B2 (ja) ノイズフィルタ
JP4485333B2 (ja) 低域通過フィルタアレイ
JP2015111784A (ja) 積層帯域除去フィルタ
JP2020155836A (ja) 積層型フィルタ装置
WO2012121038A1 (ja) フィルタ
JP4505440B2 (ja) 積層型ハイパスフィルタ
JPH11225033A (ja) 積層型バンドパスフィルタ
US9729123B2 (en) Common-mode filter
JP2005159514A (ja) 積層型複合電子部品
JP2004119891A (ja) ノイズフィルタ
JP3368817B2 (ja) 積層型電子部品アレイ
JP2001345213A (ja) 積層型電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100316

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100324

R150 Certificate of patent or registration of utility model

Ref document number: 4485333

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140402

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250