JP4481270B2 - Ｄｃ−ｄｃコンバータ - Google Patents

Description

本発明は、不安定な入力側の直流電源電圧を変換して、定電圧制御した直流電圧を出力するＤＣ−ＤＣコンバータに関する。

ＤＣ−ＤＣコンバータは、直流電源と第１インダクタンスと主スイッチング素子が直列に接続され、主スイッチング素子を高い周波数でオン、オフ制御することにより、第１インダクタに結合する第２インダクタンスに表れるインダクタ電流を整流平滑化し、所望の電圧に昇圧した直流電圧を出力端子間へ出力するものである。

このようなＤＣ−ＤＣコンバータにおいては、出力端子間に接続される負荷の大きさにかかわらず、固定周期で主スイッチング素子をオン、オフ制御するので、出力端子間に接続される負荷が、待機時の無負荷や軽負荷である場合にも、同様に主スイッチング回路が動作し無駄にスイッチング動作することとなるので、スイッチング損失等による電力損失が発生していた。

そこで、従来のＤＣ−ＤＣコンバータでは、出力端子間に接続される負荷の大きさを判定し、軽負荷若しくは無負荷と判定する場合に、主スイッチング素子のオン、オフ制御を一時的に休止する間欠動作モードへ移行させている（特許文献１参照）。

特開２００４−５６９８１号公報（明細書第５頁項目００２７乃至第６頁項目００３０、図２乃至図４）

この従来のＤＣ−ＤＣコンバータを、図７に示すＳＥＰＩＣ（シングルエンド一次インダクタンスコンバータ）方式のＤＣ−ＤＣコンバータ１００を用いて説明する。

図７に示すように、１０１は、直流入力電源としてのバッテリーであり、その高電位側端子１０１ａと低電位側端子１０１ｂ間に、第１インダクタ１０２と主スイッチング素子となるＦＥＴ１０３が直列に接続されている。ＦＥＴ１０３は、スイッチング制御回路としての制御用ＩＣ１１０により固定周期Ｔでオン、オフ制御され、このスイッチング動作によって第１インダクタ１０２に流れる電流がオン、オフ制御される。

また、ＦＥＴ１０３と並列に、ＣＬ結合回路を構成する結合コンデンサ１０４と第２インダクタ１０５が直列に接続され、更に、第２インダクタ１０５と並列に、整流用ダイオード１０６と平滑コンデンサ１０７からなる整流・平滑回路が接続され、第２インダクタ１０５の両端に表れる出力電圧を、平滑コンデンサ１０７両端の高圧側出力線１０８Ａと低圧側出力線１０８Ｂ間に整流・平滑化して、出力している。

高圧側出力線１０８Ａと低圧側出力線１０８Ｂ間には、第１分圧用抵抗器１１１、１１２が直列に接続され、第１分圧用抵抗器１１１、１１２の抵抗比で出力電圧を分圧した分電圧を、中間の接続点Ｊ１から制御用ＩＣ１１０へ出力している。制御用ＩＣ１１０は、連続動作モードの間、この出力電圧の分電圧を所定の出力設定電圧と比較し、固定周期Ｔ内のＯＮ時間、すなわちオンデューティ比を変化させてＦＥＴ１０３をスイッチング制御し、設定電圧に一致するように定電圧制御している。

更に、高圧側出力線１０８Ａと低圧側出力線１０８Ｂ間には、負荷が軽負荷若しくは無負荷である場合の間欠動作モードで、出力電圧を監視するための第２分圧用抵抗器１１３、１１４がそれぞれ直列に接続されている。第２分圧用抵抗器１１３、１１４の中間接続点Ｊ２は、負荷検出用ＩＣ１２０の電圧検出端子ＶＳに接続し、間欠動作モードの間、負荷検出用ＩＣ１２０において、中間接続点Ｊ２から入力される出力電圧の分電圧を所定の開始電圧及び停止電圧と比較している。

１１５は、低圧側出力線１０８Ｂに直列に接続された負荷検出抵抗器で、その両端は、負荷検出用ＩＣ１２０の電流検出端子ＩＳと低圧側基準端子ＧＮＤに接続している。負荷検出抵抗器１１５両端の電位は、出力電圧を定電圧制御している間、高圧側出力線１０８Ａと低圧側出力線１０８Ｂ間に接続される負荷の大きさに比例し、従って、負荷検出用ＩＣ１２０は、電流検出端子ＩＳと低圧側基準端子ＧＮＤ間の電位が所定値以上となったときに、通常の大きさの負荷と、所定値未満となったときに、軽負荷若しくは無負荷と判定している。

負荷検出用ＩＣ１２０の出力端子ＯＵＴは、プルダウン抵抗器１１６を介して高電位側端子１０１ａに接続し、プルダウン抵抗器１１６との接続点を、制御用ＩＣ１１０の動作制御端子ＯＮ／ＯＦＦへ接続している。

このように構成されたＤＣ−ＤＣコンバータ１００は、通常の大きさの負荷が接続されていると負荷検出用ＩＣ１２０が判定する間は、出力端子ＯＵＴから制御用ＩＣ１１０の動作制御端子ＯＮ／ＯＦＦへＯＮ信号を連続出力し、制御用ＩＣ１１０を連続動作モードとして、連続した動作状態とする。その結果、ＦＥＴ１０３は、固定周期Ｔでオン、オフ制御され、ＤＣ−ＤＣコンバータ１００全体が発振動作を繰り返すことによって、高圧側出力線１０８Ａと低圧側出力線１０８Ｂ間に、負荷に応じた出力電流が出力される。この連続動作モードでは、ＦＥＴ１０３のオンデューティ比が制御され、出力電圧が出力設定電圧から設定される例えば５Ｖとなるように定電圧制御される。

高圧側出力線１０８Ａと低圧側出力線１０８Ｂ間に接続される負荷が軽負荷若しくは無負荷となると、負荷検出抵抗器１１５に流れる出力電流が低下することから、負荷検出用ＩＣ１２０は、軽負荷若しくは無負荷と判定し、制御用ＩＣ１１０を間欠動作モードで動作するように制御する。すなわち、間欠動作モードでは、高圧側出力線１０８Ａと低圧側出力線１０８Ｂ間の出力電圧が開始電圧から設定される例えば２Ｖを維持するように制御用ＩＣ１１０自体を間欠駆動制御する。出力電圧が２Ｖ未満に低下すると、負荷検出用ＩＣ１２０の出力端子ＯＵＴから制御用ＩＣ１１０の動作制御端子ＯＮ／ＯＦＦへＯＮ信号が出力され、制御用ＩＣ１１０が動作状態となる。

その結果、制御用ＩＣ１１０は、ＦＥＴ１０３を固定周期Ｔでオン、オフ制御し、一方高圧側出力線１０８Ａと低圧側出力線１０８Ｂ間に接続される負荷が軽負荷若しくは無負荷であるので、出力電圧はすぐに上昇する。出力電圧が停止電圧から設定される例えば２．２Ｖを越えると、負荷検出用ＩＣ１２０の出力端子ＯＵＴから制御用ＩＣ１１０の動作制御端子ＯＮ／ＯＦＦへＯＦＦ信号が出力され、制御用ＩＣ１１０自体の動作が休止する休止状態となる。その結果、ＦＥＴ１０３のスイッチング動作が停止し、第２インダクタ１０５に電力が供給されないので、出力電圧は徐々に低下し、開始電圧から設定される２Ｖ未満に低下すると、負荷検出用ＩＣ１２０は制御用ＩＣ１１０を再び動作状態とする。以後、負荷検出用ＩＣ１２０が軽負荷若しくは無負荷と判定する限り、上記動作を繰り返し、制御用ＩＣ１１０は間欠動作を行う。

間欠動作モードから、高圧側出力線１０８Ａと低圧側出力線１０８Ｂ間に、通常の負荷が接続されると、出力線１０８Ｂに流れる電流が増加することから負荷検出用ＩＣ１２０は、再び出力端子ＯＵＴから制御用ＩＣ１１０の動作制御端子ＯＮ／ＯＦＦへ連続してＯＮ信号を出力し、制御用ＩＣ１１０を連続動作モードへ移行させる。

このＤＣ−ＤＣコンバータ１００によれば、軽負荷若しくは無負荷である場合に、制御用ＩＣ１１０を休止し、この間ＦＥＴ１０３のスイッチング動作を停止するので、無駄なスイッチング動作がなくなり、スイッチング損失等による電力損失を防止できる。

しかしながら、この従来のＤＣ−ＤＣコンバータ１００は、高圧側出力線１０８Ａ若しくは低圧側出力線１０８Ｂの一方に、負荷検出抵抗器１１５を直列に接続し、出力線に流れる電流から負荷の大きさを判定するものであることから、通常の大きさの負荷が接続された連続動作モードにおいても、負荷検出抵抗器１１５に出力線の電流が流れ、無駄な電力を消費するものであった。

負荷検出抵抗器１１５の抵抗値を下げれば、この電力消費量を低下させることができるが、通常の大きさの負荷から軽負荷と判定する境界値で流れる電流は微弱であり、負荷検出用ＩＣ１２０で軽負荷と判定可能な所定の電位を発生させるには、その下限に限界があった。例えば、通常の大きさの負荷から軽負荷と判定する境界値で流れる電流を１０ｍＡとし、電流検出端子ＩＳと低圧側基準端子ＧＮＤ間の電位が５０ｍＶ以上で負荷検出用ＩＣ１２０が判定可能とすれば、負荷検出抵抗器１１５の抵抗値は５Ω以下とすることはできず、連続動作モードに転じて出力線に１Ａの電流が流れるとすれば、少なくとも５Ｗの電力が負荷検出抵抗器１１５において、無駄に消費されるものとなる。

また、電流検出端子ＩＳと低圧側基準端子ＧＮＤ間の電位から出力線間に接続される負荷の大きさを判定し、制御用ＩＣ１１０の動作を、連続動作モードと間欠動作モードで制御する負荷検出用ＩＣ１２０を備える必要があるため、回路全体が複雑で高価になるという問題があった。

本発明は、このような従来の問題点を考慮してなされたものであり、出力線に接続される負荷の大きさをを検出する為の負荷検出抵抗器を用いずに、従って負荷検出抵抗器による無駄な電力消費が発生しないＤＣ−ＤＣコンバータを提供することを目的とする。

また、制御用ＩＣ１１０の動作を制御する負荷検出用ＩＣを用いずに、簡単な回路で出力線間に接続される負荷の大きさによってスイッチング制御回路の動作を制御するＤＣ−ＤＣコンバータを提供することを目的とする。

上述の目的を達成するため、請求項１のＤＣ−ＤＣコンバータは、直流電源の高電位側端子に一端が接続する第１インダクタと、前記第１インダクタの他端を前記直流電源の低電位側端子に接続させる主スイッチング素子と、前記主スイッチング素子を固定周期でオン、オフ制御するスイッチング制御回路と、前記第１インダクタの他端に接続する結合コンデンサと、前記第１インダクタの他端を、前記結合コンデンサを介して前記直流電源の低電位側端子に接続させる第２インダクタと、前記第２インダクタの両端に表れる出力を整流平滑化して一対の出力端子間に出力する整流平滑化回路と、前記出力端子間に接続する負荷が軽負荷若しくは無負荷と判定した際に、軽負荷判定信号を出力する負荷判定回路とを備え、連続動作モードで前記出力端子間の出力電圧を定電圧制御するように、前記主スイッチング素子をオン、オフ制御する前記スイッチング制御回路を、軽負荷判定信号が出力されている間は、前記主スイッチング素子のオン、オフ制御を一時的に休止する間欠動作モードとするＤＣ−ＤＣコンバータであって、
前記負荷判定回路は、前記第２インダクタに並列に接続し、前記主スイッチング素子がオフ制御されるＯＦＦ時間中に前記第２インダクタに発生する電圧を入力する積分回路からなり、前記主スイッチング素子をオン、オフ制御する間に、前記第２インダクタに発生する電圧を入力した前記積分回路の出力電圧が、所定の設定電圧未満である場合に、前記積分回路から軽負荷判定信号を出力することを特徴とする。

出力電圧の定電圧制御している状態で、出力端子間に通常の大きさの負荷が接続されている場合には、エネルギー放出時間が長く、ＯＦＦ時間が終了するまでに出力電流の放出が終了しない。従って、第２インダクタには、ＯＦＦ時間中連続してインダクタ電流が流れ、このＯＦＦ時間全体に出力電圧とほぼ同一の電圧が発生する。第２インダクタと並列に接続する積分回路のコンデンサは、ＯＦＦ時間の全体で第２インダクタ両端の電圧で充電されるので、主スイッチング素子がオン、オフ動作を繰り返すことにより、積分回路の出力は設定電圧以上となる。その結果、軽負荷判定信号を出力せず、スイッチング制御回路は、連続動作モードで、主スイッチング素子のオン、オフ制御を連続して繰り返す。

出力端子間に接続される負荷が、軽負荷若しくは無負荷となると、エネルギー放出時間が短くなり、ＯＦＦ時間が終了する前に出力電流が途絶える。従って、第２インダクタに流れるインダクタ電流は、出力電流が途絶えた時に途絶え、ＯＦＦ時間の途中で第２インダクタに発生する電圧は０Ｖとなる。ＯＦＦ時間中の第２インダクタに発生する電圧で積分回路のコンデンサを充電する充電時間は短縮され、主スイッチング素子がオン、オフ動作を繰り返しても積分回路の出力は設定電圧に達することがなく、軽負荷判定信号が出力される。その結果、スイッチング制御回路は、主スイッチング素子のオン、オフ制御を一時的に休止する間欠動作モードに移行する。

スイッチング制御回路が、間欠動作モードで動作している間に、出力端子間に通常の大きさの負荷が接続されると、主スイッチング素子を繰り返してオン、オフ制御する間に、固定周期内で出力電流の放出が終了しなくなり、積分回路の出力は設定電圧以上となる。その結果、軽負荷判定信号の出力は停止し、スイッチング制御回路は、連続動作モードに復帰する。

請求項２のＤＣ−ＤＣコンバータは、直流電源の高電位側端子に一端が接続する第１インダクタと、前記第１インダクタの他端を前記直流電源の低電位側端子に接続させる主スイッチング素子と、前記主スイッチング素子を固定周期でオン、オフ制御するスイッチング制御回路と、前記第１インダクタの他端に接続する結合コンデンサと、前記第１インダクタの他端を、前記結合コンデンサを介して前記直流電源の低電位側端子に接続させる第２インダクタと、前記第２インダクタの両端に表れる出力を整流平滑化して一対の出力端子間に出力する整流平滑化回路と、前記出力端子間に接続する負荷が軽負荷若しくは無負荷と判定した際に、軽負荷判定信号を出力する負荷判定回路とを備え、連続動作モードで前記出力端子間の出力電圧を定電圧制御するように、前記主スイッチング素子をオン、オフ制御する前記スイッチング制御回路を、軽負荷判定信号が出力されている間は、前記主スイッチング素子のオン、オフ制御を一時的に休止する間欠動作モードとするＤＣ−ＤＣコンバータであって、
前記固定周期をＴ、前記第２インダクタのインダクタンスをＬ２、所定値に設定する前記出力端子間に流れる設定電流をＩset、前記直流電源の電源電圧をＶｉｎ、定電圧制御する前記出力端子間の電圧をＶｏｕｔとしたときに、
Ｔ＝２＊Ｌ２＊Ｉｓｅｔ＊（１／Ｖｉｎ＋１／Ｖｏｕｔ）・・・（１）式
から、前記第２インダクタのインダクタンスＬ２を調整し、前記出力端子間に流れる電流が前記設定電流Ｉset未満である場合に、前記軽負荷判定回路から軽負荷判定信号を出力することを特徴とする。

出力電圧の定電圧制御している状態で、出力端子間に通常の大きさの負荷が接続されている場合には、エネルギー放出時間が長く、ＯＦＦ時間が終了するまでに出力電流の放出が終了しない。従って、前記第１インダクタ若しくは第２インダクタには、ＯＦＦ時間中連続してインダクタ電流が流れ、不連続状態とならない。電流検出回路は、軽負荷判定信号は出力せず、スイッチング制御回路は、連続動作モードで、主スイッチング素子のオン、オフ制御を連続して繰り返す。

出力端子間に接続される負荷が、軽負荷若しくは無負荷となると、エネルギー放出時間が短くなり、ＯＦＦ時間が終了する前に出力電流が途絶える。従って、前記第１インダクタと第２インダクタに流れるインダクタ電流は、ＯＦＦ時間の途中で途絶え、固定周期内で不連続となる。

任意に設定する設定電流Ｉsetに対して（１）式を満たすインダクタンスＬ２のインダクタを第２インダクタとして用いれば、出力端子間に流れる電流が設定電流Ｉsetであるときに、固定周期ＴのＯＦＦ時間と、エネルギー放出時間すなわち出力電流が途絶えるまでの期間が一致する。出力電圧は定電圧制御され、負荷の大きさは出力電流に比例するので、通常の負荷と軽負荷の境界とする負荷の境界値を任意に設定し、境界値の負荷が出力端子間に接続された際に流れる電流を設定電流Ｉsetとし、（１）式を満たすインダクタンスＬ２のインダクタを第２インダクタとして用いれば、任意に設定する境界値の負荷が接続されたときに、インダクタ電流の連続状態と不連続状態の臨界状態となり、インダクタ電流の連続性から負荷の大きさを判定できる。

出力端子間に流れる電流が設定電流Ｉset未満である場合には、第２インダクタに流れるインダクタ電流が固定周期内で不連続となるので、電流検出回路は軽負荷判定信号を出力し、スイッチング制御回路は、主スイッチング素子のオン、オフ制御を一時的に休止する間欠動作モードに移行する。

スイッチング制御回路が、間欠動作モードで動作している間に、出力端子間に通常の大きさの負荷が接続されると、主スイッチング素子を繰り返してオン、オフ制御する間に、固定周期内で出力電流の放出が終了しなくなり、前記第１インダクタと第２インダクタに流れるインダクタ電流は連続する。その結果、軽負荷判定信号の出力は停止し、スイッチング制御回路は、連続動作モードに復帰する。

請求項１と請求項２の発明によれば、負荷検出抵抗器を出力線に直列に接続せずに、負荷の大きさを検出できるので、負荷検出抵抗器による出力電流が流れることによる無駄な電力消費が発生しない。

また、請求項１の発明によれば、負荷検出用ＩＣを用いずに、簡単な積分回路で出力線間に接続される負荷の大きさを判別できるので、複雑な回路とならず安価にＤＣ−ＤＣコンバータを製造できる。

また、請求項２の発明によれば、負荷検出用ＩＣを用いずに、電流値を検出することなく、電流の有無を検出する簡単な電流検出回路で出力線間に接続される負荷の大きさを判別できるので、複雑な回路とならず安価にＤＣ−ＤＣコンバータを製造できる。

また、任意に設定する境界値に対する実際に接続されている負荷の大きさを、インダクタ電流の連続性から簡単に比較できるので、軽負荷若しくは無負荷の判定が容易になる。

以下、本発明の一実施の形態に係るＳＥＰＩＣ（シングルエンド一次インダクタンスコンバータ）方式のＤＣ−ＤＣコンバータ１を、図１乃至図５で説明する。ＳＥＰＩＣ方式のＤＣ−ＤＣコンバータは、降圧と昇圧の双方が可能なステップダウン／ステップアップ・コンバータとして、直流電源となる電池セルの電圧が放電によって低下しても定電圧出力制御が可能なことから、ポータブル機器に使用されるＤＣ−ＤＣコンバータとして広く利用されている。

図１は、ＤＣ−ＤＣコンバータ１の回路図であり、上述した従来のＤＣ−ＤＣコンバータ１００と実質的に同一若しくは同様に作用する構成については、同一の番号を付してその詳細な説明を省略する。本実施の形態に係るＤＣ−ＤＣコンバータ１は、図７に示すＤＣ−ＤＣコンバータ１００と比較して明らかなように、ＤＣ−ＤＣコンバータ１００に備えられていた負荷検出抵抗器１１５と、負荷検出用ＩＣ１２０を省略した回路となっている。

直流入力電源１０１は、１０乃至２０％程度の電圧変動がある不安定な電源で、その高電位側端子１０１ａと低電位側端子１０１ｂ間に、第１インダクタ１０２と主スイッチング素子となるＦＥＴ１０３が直列に接続されている。ＦＥＴ１０３のゲートは、スイッチング制御回路としての制御用ＩＣで構成される１１０の制御端子ＤＲＡＩＶＥに接続し、制御用ＩＣ１１０が後述する動作状態にあるとき、ＦＥＴ１０３は、制御用ＩＣ１１０により、例えば８００ｎｓｅｃの固定周期Ｔでオン、オフ制御される。

このＦＥＴ１０３と並列に、第１インダクタ１０２に接続する結合コンデンサ１０４を介して第２インダクタ１０５が接続され、結合コンデンサ１０４と第２インダクタ１０５との接続点にアノードを接続させた整流用ダイオード１０６が接続されている。整流用ダイオード１０６のカソードと低電位側端子１０１ｂ間には、平滑コンデンサ１０７が接続され、第２インダクタ１０５の両端に表れる出力電圧を整流・平滑化し、平滑コンデンサ１０７両端の高圧側出力線１０８Ａと低圧側出力線１０８Ｂ間に出力している。

高圧側出力線１０８Ａと低圧側出力線１０８Ｂ間には、通常の大きさの負荷が接続された際の後述する連続動作モードで、出力電圧を監視するための第１分圧用抵抗器１１１、１１２が、更に、負荷が軽負荷若しくは無負荷である場合の後述する間欠動作モードで、出力電圧を監視するための第２分圧用抵抗器１１３、１１４が、それぞれ直列に接続されている。

第１分圧用抵抗器１１１、１１２間の中間接続点Ｊ１は、制御用ＩＣ１１０の入力端子ＳＥＮＣＥに接続され、これにより制御用ＩＣ１１０は、連続動作モードの間、中間接続点Ｊ１から入力される出力電圧の分電圧を所定の出力設定電圧と比較し、固定周期Ｔ内のＯＮ時間、すなわちオンデューティ比を変化させてＦＥＴ１０３をスイッチング制御し、設定電圧に一致するように定電圧制御している。

また、第２分圧用抵抗器１１３、１１４の中間接続点Ｊ２は、ＮＰＮ形トランジスタで構成される駆動制御トランジスタ２のベースに接続し、駆動制御トランジスタ２のコレクタは、プルダウン抵抗器１１６を介して高電位側端子１０１ａに、エミッタは、低電位側端子１０１ｂに接続している。駆動制御トランジスタ２のコレクタは、更に制御用ＩＣ１１０の動作制御端子ＯＮ／ＯＦＦに接続し、これにより駆動制御トランジスタ２のオン、オフ動作に連動して、制御用ＩＣ１１０が、休止状態と動作状態を交互に繰り返す間欠動作モードに移行するようになっている。

すなわち、間欠動作モードの間、中間接続点Ｊ２から入力される出力電圧の分電圧が、駆動制御トランジスタ２の動作電圧を超えると、駆動制御トランジスタ２はオン動作し、動作制御端子ＯＮ／ＯＦＦが低電位側端子１０１ｂの電位に引き下げられ、制御用ＩＣ１１０が休止状態となる。また、出力電圧の分電圧が、駆動制御トランジスタ２の動作電圧を下回ると、駆動制御トランジスタ２がオフ動作することにより動作制御端子ＯＮ／ＯＦＦが高電位側端子１０１ａの電位に引き上げられ、制御用ＩＣ１１０は動作状態に移行する。

このＤＣ−ＤＣコンバータ１には、図に示すように、直列に接続された第１積分用抵抗器４と第２積分用抵抗器５と、第２積分用抵抗器５に対して並列に接続された積分用コンデンサ６とから構成される積分回路１０が備えられている。積分回路１０は、第２インダクタ１０５と並列となるように、アノードを結合コンデンサ１０４と第２インダクタ１０５の接続点に接続させた逆流阻止ダイオード３に接続され、第２インダクタ１０５に発生するフライバック電圧で、積分用コンデンサ６が充電されるようになっている。

第１積分用抵抗器４と第２積分用抵抗器５の接続点Ｊ３、すなわち積分用コンデンサ６の高圧側電極は、ＮＰＮ形トランジスタで構成される負荷検出トランジスタ７のベースに接続し、負荷検出トランジスタ７のコレクタは、抵抗器８を介して第２分圧用抵抗器１１３、１１４の中間接続点Ｊ２に、エミッタは、低電位側端子１０１ｂに接続している。抵抗器８の抵抗値は、負荷検出トランジスタ７がオン動作した際に駆動制御トランジスタ２のベース電圧がその動作電位に達しない電位となるように、第２分圧用抵抗器１１３、１１４の抵抗値に対して充分小さい値となっている。

このように構成されたＳＥＰＩＣ方式のＤＣ−ＤＣコンバータ１は、通常の大きさの負荷が接続されている間は、連続動作モードで動作状態にある制御用ＩＣ１１０によって、ＦＥＴ１０３は、８００ｎｓｅｃの固定周期Ｔでオン、オフ制御され、ＤＣ−ＤＣコンバータ１全体が発振動作を繰り返し、高圧側出力線１０８Ａと低圧側出力線１０８Ｂ間に、負荷に応じた出力電流が出力される。この連続動作モードでは、上述のＤＣ−ＤＣコンバータ１００と同様に、第１分圧用抵抗器１１１、１１２から得る出力電圧の分電圧が、制御用ＩＣ１１０により所定の出力設定電圧と比較され、制御用ＩＣ１１０は、固定周期Ｔ内のオンデューティ比を変化させてＦＥＴ１０３をスイッチング制御し、出力電圧を出力設定電圧から設定される例えば５．２Ｖに定電圧制御している。

図２は、図１に示すＤＣ−ＤＣコンバータ１について、直流入力電源１０１の電源電圧Ｖｉｎを５Ｖとし、出力電圧Ｖｏｕｔを５．２Ｖに定電圧制御しながら、ＦＥＴ１０３を約８００ｎｓｅｃの固定周期Ｔでオン、オフ制御したときのＦＥＴ１０３のドレイン−ソース間の電圧Ｖｄｓ、ドレインからソースへ流れる電流Ｉｄｓ、第１インダクタ１０２に流れる第１インダクタンス電流ＩＬ１、第２インダクタ１０５に流れる第２インダクタンス電流ＩＬ２及び整流用ダイオード１０６の順方向電流ＩＤの各波形を示す波形図である。

ＤＣ−ＤＣコンバータ１が約８００ｎｓｅｃの固定周期Ｔで連続発振している状態で、固定周期Ｔ中のＯＮ時間Ｔ１中に第１インダクタ１０２に流れる第１インダクタンス電流ＩＬ１は、直流入力電源１０１の電源電圧をＶｉｎ、第１インダクタ１０２のインダクタンスをＬ１、ＦＥＴ１０３がターンオンしてからの経過時間をｔとすれば、
ＩＬ１＝Ｖｉｎ／Ｌ１＊ｔ・・・・（２）
で表され、図２に示すように、第１インダクタ１０２には、インダクタンスＬ１と電源電圧Ｖｉｎによって定まる傾斜の第１インダクタンス電流ＩＬ１がＦＥＴ１０３を通して流れ、励磁される。

同時に、結合コンデンサ１０４の一側は、ＯＮ動作するＦＥＴ１０３を介して低電位側端子１０１ｂに接続しているので、第２インダクタ１０５に、結合コンデンサ１０４の充電電圧で電源電圧Ｖｉｎの負電圧が加わり、第２インダクタ１０５にも、ＦＥＴ１０３を通して第２インダクタンス電流ＩＬ２が流れ、励磁される。このＯＮ時間Ｔ１中に第２インダクタ１０５に流れる第２インダクタンス電流ＩＬ２は、第２インダクタ１０５のインダクタンスをＬ２とすれば、
ＩＬ２＝Ｖｉｎ／Ｌ２＊ｔ・・・・（３）
で表され、第２インダクタンス電流ＩＬ２は、インダクタンスＬ２に反比例し電源電圧Ｖｉｎに比例する傾斜でＯＮ時間Ｔ１が経過した時にピークに達する。

すなわち、ＯＮ時間Ｔ１中は、時間の経過と共に上昇する励磁電流ＩＬ１、ＩＬ２がそれぞれ第１インダクタ１０２と第２インダクタ１０５に流れ、エネルギーが蓄積される。

ＦＥＴ１０３がＯＦＦ動作しＯＦＦ時間Ｔ２になると、図２のＶｄｓ電圧に示すように、結合コンデンサ１０４と接続する側の第１インダクタ１０２の他端に発生するフライバック電圧が電源電圧Ｖｉｎよりも高くステップ状に上昇し、結合コンデンサ１０４によって電源電圧Ｖｉｎと分離した状態で、整流用ダイオード１０６を通してエネルギー放出時間Ｔｏｕｔ中、出力線１０８Ａ、１０８Ｂ間に接続された負荷へ給電する。同時に第２インダクタ１０５にも、逆電圧となるフライバック電圧が発生し、図３（ａ）（ｂ）に示すように、エネルギー放出時間Ｔｏｕｔ中は、時間と共に減少する第１インダクタンス電流ＩＬ１と第２インダクタンス電流ＩＬ２の和が整流用ダイオード１０６を通して流れ、一部は出力線１０８に流れる出力電流Ｉｏｕｔとなり、負荷へ供給される。

出力電圧Ｖｏｕｔが定電圧制御されるもとで、出力線１０８Ａ、１０８Ｂ間に接続された負荷が重くなると、第１インダクタンス電流ＩＬ１と第２インダクタンス電流ＩＬ２もそれぞれ増大する。その結果、負荷が所定の大きさを越えると、図３（ａ）に示すように、固定周期Ｔを経過しても第１インダクタンス電流ＩＬ１と第２インダクタンス電流ＩＬ２が流れ続けている状態となり、再び０Ｎ時間Ｔ１に移行する際には、これらのインダクタンス電流ＩＬ１、ＩＬ２に、上述の０Ｎ時間Ｔ１で新たに流れる第１インダクタンス電流ＩＬ１と第２インダクタンス電流ＩＬ２が重畳し、出力電流Ｉｏｕｔが負荷へ供給される。

このように、所定の大きさの負荷が出力線１０８Ａ、１０８Ｂ間に接続された状態では、ＯＦＦ時間Ｔ２が経過してもエネルギー放出が終了しないので、ＯＦＦ時間Ｔ２の全体で常に第２インダクタＬ２にフライバック電圧が発生している。積分回路１０の積分用コンデンサ６は、逆流阻止ダイオード３と第１積分用抵抗器４を介して、ＯＦＦ時間Ｔ２に第２インダクタＬ２に発生するこのフライバック電圧により充電され、ＯＮ時間Ｔ１中に第２積分用抵抗器５を通して放電されるものの前述のようにＯＦＦ時間Ｔ２の全期間でフライバック電圧により充電されるので、約８００ｎｓｅｃの固定周期Ｔで発振を繰り返すことにより充電電圧ＶＪ３が上昇し、図４のＡで示すように、負荷検出用トランジスタ７の０．５Ｖの動作電圧を超えて安定する。

その結果、負荷検出用トランジスタ７はオン動作し、駆動制御トランジスタ２は、図４に示すように、ベースに接続する中間接続点Ｊ２の電位ＶＪ２が低電位側端子１０１ｂの電位付近まで低下するのでオフ動作する。そして、駆動制御トランジスタ２がオフ動作することにより動作制御端子ＯＮ／ＯＦＦが高電位側端子１０１ａの電位に引き上げられ、制御用ＩＣ１１０は動作状態となる。出力線１０８に所定の大きさの負荷が接続されている限り、積分用コンデンサ６の充電電圧ＶＪ３は、負荷検出用トランジスタ７の動作電圧を超えて安定しているので、制御用ＩＣ１１０は、動作状態が連続する連続動作モードで動作し、ＦＥＴ１０３は、固定周期Ｔでオン、オフを繰り返す。

一方、出力線１０８Ａ、１０８Ｂ間に接続された負荷が軽くなると、出力電流Ｉｏｕｔが下降し、第１インダクタンス電流ＩＬ１と第２インダクタンス電流ＩＬ２もそれぞれ減少する。その結果、図３（ｂ）に示すように、エネルギー放出時間ＴｏｕｔがＯＦＦ時間Ｔ２より短くなり、固定周期Ｔ中に第１インダクタンス電流ＩＬ１と第２インダクタンス電流ＩＬ２が流れない時間が生じ、第１インダクタンス電流ＩＬ１と第２インダクタンス電流ＩＬ２は、それぞれ不連続となる。

ここでエネルギー放出が終わり第２インダクタンス電流ＩＬ２が途絶えた時には、第２インダクタＬ２に発生しているフライバック電圧も消滅する。従って、積分回路１０の積分用コンデンサ６は、ＯＦＦ時間Ｔ２より短いエネルギー放出時間Ｔｏｕｔにのみ第２インダクタＬ２に発生するこのフライバック電圧により充電されるので、その充電電圧ＶＪ３は、制御用ＩＣ１１０が連続動作モードで動作していても、負荷検出用トランジスタ７の動作電圧に達しない。

また、制御用ＩＣ１１０が間欠動作モードで動作している場合には、積分用コンデンサ６の充電電圧ＶＪ３が負荷検出用トランジスタ７の動作電圧に達することなく、出力電圧が間欠動作モードで設定される制御電圧を超えて、図５のＢで示すように、制御用ＩＣ１１０が休止状態となり、発振が停止し、充電電圧ＶＪ３は低電位側端子１０１ｂの電位に戻る。

その結果、負荷検出用トランジスタ７はオフ動作し、駆動制御トランジスタ２のベースの電位ＶＪ２は、第２分圧用抵抗器１１３、１１４により分圧される出力電圧の分電圧によってのみ変動することとなる。つまり、第２分圧用抵抗器１１３、１１４の中間接続点Ｊ２から入力される出力電圧の分電圧によって、駆動制御トランジスタ２はオン、オフ動作し、制御用ＩＣ１１０は、駆動制御トランジスタ２のオン、オフ動作に連動して休止状態と動作状態を交互に繰り返す間欠動作モードに移行する。

制御用ＩＣ１１０が間欠動作モードで動作している間は、出力電圧Ｖｏｕｔが例えば０．８Ｖを越えると、第２分圧用抵抗器１１３、１１４で分圧された中間接続点Ｊ２の電位が、駆動制御トランジスタ２の動作電圧を超えるように第２分圧用抵抗器１１３、１１４の抵抗比が設定され、これにより、出力電圧Ｖｏｕｔが０．８Ｖ未満となると、制御用ＩＣ１１０が動作状態となって固定周期Ｔで連続発振を開始する。出力電圧Ｖｏｕｔが０．８Ｖを越えた直後に休止状態へ移行して発振が停止するが、発振を休止していても出力線１０８に接続される負荷は軽負荷若しくは無負荷であるので、出力電圧Ｖｏｕｔはゆっくりと０．８Ｖ未満まで低下し、数秒の休止状態を経て再び動作状態を繰り返す。

従って、本実施の形態に係るＤＣ−ＤＣコンバータ１によれば、軽負荷若しくは無負荷である場合に、制御用ＩＣ１１０が休止し、この間ＦＥＴ１０３のスイッチング動作を停止するので、無駄なスイッチング動作がなくなり、スイッチング損失等による電力損失を防止できる。また、出力線１０８Ａ、１０８Ｂ間に接続される負荷の軽重を、積分回路１０の積分用コンデンサ６の充電電圧から判定できるので、出力線１０８Ａ、１０８Ｂに出力電流を検出するための抵抗器を接続したり、ＩＣ回路素子を用いずに簡単な回路で構成できる。

上述の実施の形態では、出力線１０８Ａ、１０８Ｂ間に接続される負荷の大きさによって、第２インダクタＬ２に発生するフライバック電圧の発生時間がことなることに着目し、フライバック電圧で充電される積分用コンデンサ６の充電電圧から負荷の大きさを判定したが、第１インダクタ１０２若しくは第２インダクタ１０５に流れるインダクタ電流ＩＬ１、ＩＬ２を検出し、いずれかのインダクタ電流がＯＦＦ時間Ｔ２中に不連続となるか否かで出力線１０８Ａ、１０８Ｂ間に接続する負荷の大きさを判定してもよい。

図６は、第２インダクタ１０５に流れるインダクタ電流ＩＬ２を検出し、負荷の大きさを判定する第２の実施の形態に係るＤＣ−ＤＣコンバータ２０の回路図であり、上述のＤＣ−ＤＣコンバータ１と実質的に同一若しくは同様に作用する構成については、同一の番号を付してその詳細な説明を省略する。

上述したように、ＳＥＰＩＣ方式のＤＣ−ＤＣコンバータ２０は、図３（ａ）に示すように、出力電圧Ｖｏｕｔの定電圧制御下で、ＦＥＴ１０３を固定周期ＴでＯＮ、ＯＦＦ制御している間、出力線１０８Ａ、１０８Ｂ間に接続された負荷が重くなると、固定周期Ｔが経過しても第１インダクタンス電流ＩＬ１と第２インダクタンス電流ＩＬ２が流れ続ける。一方、負荷が軽くなると、図３（ｂ）に示すように、エネルギー放出時間ＴｏｕｔがＯＦＦ時間Ｔ２より短くなり、固定周期Ｔ中に第１インダクタンス電流ＩＬ１と第２インダクタンス電流ＩＬ２が不連続となる。

ＤＣ−ＤＣコンバータ２０では、第２インダクタ１０５に、一端が低電位側端子１０１ｂに接続するカレントトランス２１の一次巻線２１ａを直列に接続し、第２インダクタンス電流ＩＬ２の連続性を検出して負荷の大きさを判定している。一端が低電位側端子１０１ｂに接続するカレントトランス２１の二次側巻線２１ｂの両端には、図６に示すように、逆流防止ダイオード２２と終端抵抗器２３が直列に接続され、ＯＦＦ時間Ｔ２間に第２インダクタ１０５に流れる第２インダクタンス電流ＩＬ２に比例して終端抵抗器２３の両端に積分入力電圧が発生するようにしている。終端抵抗器２３に並列に接続される第２積分回路３０は、第３積分用抵抗２４、第４積分用抵抗２５及び第２積分用コンデンサ２６で構成され、終端抵抗器２３の両端に表れる積分入力電圧を積分した積分出力電圧を第２積分用コンデンサ２６の両端に発生させている。

第２積分用コンデンサ２６の両端は、負荷検出用トランジスタ７のベースとエミッタに接続し、従って積分出力電圧が負荷検出用トランジスタ７の動作電圧を超えると、負荷検出用トランジスタ７はオン動作し、オフ動作する駆動制御トランジスタ２に連動して制御用ＩＣ１１０が動作状態となる。

このように構成されたＤＣ−ＤＣコンバータ２０は、固定周期Ｔで連続発振を繰り返している状態で、通常の大きさの負荷が接続されている状態では、固定周期Ｔを経過しても第２インダクタンス電流ＩＬ２が流れ続ける。終端抵抗器２３の両端には、ＯＦＦ時間Ｔ２の全期間に積分入力電圧が発生するので、固定周期Ｔで連続発振を繰り返すことにより、積分出力電圧は上昇し、負荷検出用トランジスタ７の動作電圧を超えて安定する。

その結果、第１の実施の形態と同様に、制御用ＩＣ１１０が動作状態となる。出力線１０８に所定の大きさの負荷が接続されている限り、積分出力電圧は、負荷検出用トランジスタ７の動作電圧を超えて安定しているので、制御用ＩＣ１１０は、動作状態が連続する連続動作モードで動作し、ＦＥＴ１０３は、固定周期Ｔでオン、オフを繰り返す。

一方、出力線１０８Ａ、１０８Ｂ間に接続された負荷が軽くなると、エネルギー放出時間ＴｏｕｔがＯＦＦ時間Ｔ２より短くなり、固定周期Ｔ中に第２インダクタンス電流ＩＬ２が途絶える不連続な状態となる。第２積分回路３０の入力となる積分入力電圧は、ＯＦＦ時間Ｔ２より短いエネルギー放出時間Ｔｏｕｔにのみ発生することとなるので、第２積分回路３０の出力となる積分出力電圧は制御用ＩＣ１１０が連続動作モードで動作していても、負荷検出用トランジスタ７の動作電圧に達しない。

また、制御用ＩＣ１１０が間欠動作モードで動作している場合にも、積分用コンデンサ２６の充電電圧が負荷検出用トランジスタ７の動作電圧に達することなく、連続発振によって出力電圧が間欠動作モードで設定される制御電圧を超え、制御用ＩＣ１１０が休止状態となって発振が停止する。

このように、制御用ＩＣ１１０が連続動作モードと間欠動作モードのいずれであっても、積分出力電圧は制御用ＩＣ１１０が負荷検出用トランジスタ７の動作電圧に達しない場合には、オフ動作する負荷検出用トランジスタ７によって、制御用ＩＣ１１０は、第２分圧用抵抗器１１３、１１４により分圧される出力電圧の分電圧によってのみ休止状態と動作状態を交互に繰り返す間欠動作モードに移行する。

上述の実施の形態では、例えば、出力電圧Ｖｏｕｔを５．２Ｖに定電圧制御し定格出力を１．５ＷとするＤＣ−ＤＣコンバータとして、負荷が５ｍＷ未満となったときに軽負荷若しくは無負荷と判定し、間欠動作モードとしているが、制御用ＩＣ１１０を連続動作モードとするか間欠動作モードとするかの境界、すなわち軽負荷若しくは無負荷と判定する負荷の境界値は、境界値で負荷検出用トランジスタ７のベース電圧が動作電圧となるように各回路定数を調整することによって任意に設定できる。

また、通常の大きさの負荷と軽負荷の境界値として任意に設定する大きさの負荷に合わせて第２インダクタ１０５のインダクタンスＬ２を調整することにより、任意の境界値の負荷が接続されたときに、第２インダクタンス電流ＩＬ２が連続から不連続へ移行する臨界状態とすることができ、第２インダクタンス電流ＩＬ２の連続性から負荷の軽重を更に容易に判定できる。

第２インダクタンス電流ＩＬ２が連続から不連続へ移行する臨界状態では、ＯＦＦ時間Ｔ２中のエネルギー放出時間ＴｏｕｔがＯＦＦ時間Ｔ２に一致し、ＯＮ時間Ｔ１とエネルギー放出時間Ｔｏｕｔの和が固定周期Ｔに一致する。すなわち、
Ｔ＝Ｔ１＋Ｔｏｕｔ・・・（４）式
の関係となる。

ここで、ＦＥＴ１０３と整流用ダイオード１０６による電圧降下を無視し、入力電力と出力電力の効率が１００％であると仮定すると、第２インダクタンス電流ＩＬ２の平均値は、出力電流Ｉｏｕｔに等しいので、通常の大きさの負荷と軽負荷の境界値として任意に設定する大きさの負荷が接続されているときに出力線１０８に流れる設定電流をＩｓｅｔとすれば、設定電流Ｉｓｅｔは、固定周期Ｔに流れる第２インダクタンス電流ＩＬ２の平均値であり、ＯＮ時間Ｔ１が経過した時に流れる最大出力電流の１／２であるので、第２インダクタ１０５のインダクタンスをＬ２、直流入力電源１０１の電源電圧をＶｉｎとして、（３）式を用いれば、ＯＮ時間Ｔ１は、
Ｔ１＝２＊Ｉｓｅｔ＊Ｌ２／Ｖｉｎ・・・（５）式
で表される。

（３）式は、ＯＦＦ時間Ｔ２において同一の傾斜で減少する第２インダクタンス電流ＩＬ２についても符号を変えて適用することができ、定電圧制御する出力電圧をＶｏｕｔとして、同様に（３）式を用いれば、ＯＦＦ時間Ｔ２すなわちエネルギー放出時間Ｔｏｕｔは、
Ｔｏｕｔ＝２＊Ｉｓｅｔ＊Ｌ２／Ｖｏｕｔ・・・（６）式
で表される。

従って、（４）式は、これらの（５）式と（６）式を用いて、
Ｔ＝２＊Ｌ２＊Ｉｓｅｔ＊（１／Ｖｉｎ＋１／Ｖｏｕｔ）・・・（１）式
で表される。第２インダクタ１０５のインダクタンスをＬ２以外は、既知の定数として得られるので、この（１）式を満たすインダクタンスのインダクタを第２インダクタ１０５に用いれば、設定した境界値未満の負荷が接続された際に、第２インダクタンス電流ＩＬ２が不連続となり、制御用ＩＣ１１０を間欠動作モードへ移行させることができる。

また、設定電流Ｉｓｅｔは、境界値に設定する負荷の大きさをＷｓｅｔとすれば、定電圧制御する出力電圧をＶｏｕｔとして、
Ｉｓｅｔ＝Ｗｓｅｔ／Ｖｏｕｔ・・・（７）式
で表されるので、
（１）式は、
Ｔ＝２＊Ｌ２＊Ｗｓｅｔ／Ｖｏｕｔ＊（１／Ｖｉｎ＋１／Ｖｏｕｔ）・・・（８）式
と置き換えられ、（８）式を用いて任意に境界値に設定する負荷の大きさから、第２インダクタ１０５のインダクタンスを得てもよい。

本実施の形態では、第２インダクタ１０５の第２インダクタンス電流ＩＬ２が不連続となることから、軽負荷若しくは無負荷と判定したが、第１インダクタ１０２に対して、上述実施の形態と同様の負荷判定回路を設けて、第１インダクタ１０２に流れる第１インダクタ電流ＩＬ１が不連続となることから、軽負荷若しくは無負荷と判定してもよい。

又、本願発明は、上述の実施の形態に係るＳＥＰＩＣ方式に限らず、ステップアップ、ステップダウン、出力反転型の各ＤＣ−ＤＣコンバータや、ＡＣ電源から不安定な直流電源を得るスイッチング電源回路にも適応できる。

本発明は、異なる大きさの負荷が接続されるＤＣ−ＤＣコンバータに適している。

本発明の一実施の形態に係るＤＣ−ＤＣコンバータ１の回路図である。 ＤＣ−ＤＣコンバータ１が発振動作している間の各部の波形図である。 固定周期Ｔで発振しているＤＣ−ＤＣコンバータ１について、 （ａ）は、出力線１０８に通常の負荷が接続されている場合の （ｂ）は、出力線１０８に軽負荷が接続されている場合の第１インダクタ１０２に流れる第１インダクタンス電流ＩＬ１と第２インダクタ１０５に流れる第２インダクタンス電流ＩＬ２の波形図である。 出力線１０８に軽負荷から通常の大きさの負荷が接続された状態での負荷検出用トランジスタ７のベース電圧と、駆動制御トランジスタ２のベース電圧を示す波形図である。 出力線１０８に軽負荷が接続された状態で、間欠動作モードで動作する制御用ＩＣ１１０が休止状態から一時的に動作状態となったときの負荷検出用トランジスタ７のベース電圧と、駆動制御トランジスタ２のベース電圧を示す波形図である。 本発明の第２実施の形態に係るＤＣ−ＤＣコンバータ２０の回路図である。 従来のＤＣ−ＤＣコンバータ１００の回路図である。

符号の説明

１、２０ ＤＣ−ＤＣコンバータ
１０ 積分回路（負荷判定回路）
２１ カレントトランス（負荷判定回路）
３０ 第２積分回路（負荷判定回路）
１１０ 制御用ＩＣ（スイッチング制御回路）
１０１ 直流入力電源
１０１ａ 高圧側端子
１０１ｂ 低圧側端子
１０２ 第１インダクタ
１０３ ＦＥＴ（主スイッチング素子）
１０４ 結合コンデンサ
１０５ 第２インダクタ
１０６ 整流用ダイオード（整流平滑化回路）
１０７ 平滑コンデンサ（整流平滑化回路）
Ｔ 固定周期
Ｔ１ ＯＮ時間
Ｔ２ ＯＦＦ時間
Ｔｏｕｔ エネルギー放出期間
Ｌ１ 第１インダクタのインダクタンス
Ｌ２ 第２インダクタのインダクタンス
ＩＬ１ 第１インダクタのインダクタ電流
ＩＬ２ 第２インダクタのインダクタ電流
Ｖｉｎ 直流入力電源電圧
Ｖｏｕｔ 定電圧制御された出力電圧
Ｉｏｕｔ 出力電流
Ｉｓｅｔ 設定された出力電流

Claims (2)

1. 直流電源の高電位側端子に一端が接続する第１インダクタと、
   前記第１インダクタの他端を前記直流電源の低電位側端子に接続させる主スイッチング素子と、
   前記主スイッチング素子を固定周期でオン、オフ制御するスイッチング制御回路と、
   前記第１インダクタの他端に接続する結合コンデンサと、
   前記第１インダクタの他端を、前記結合コンデンサを介して前記直流電源の低電位側端子に接続させる第２インダクタと、
   前記第２インダクタの両端に表れる出力を整流平滑化して一対の出力端子間に出力する整流平滑化回路と、
   前記出力端子間に接続する負荷が軽負荷若しくは無負荷と判定した際に、軽負荷判定信号を出力する負荷判定回路とを備え、
   連続動作モードで前記出力端子間の出力電圧を定電圧制御するように、前記主スイッチング素子をオン、オフ制御する前記スイッチング制御回路を、軽負荷判定信号が出力されている間は、前記主スイッチング素子のオン、オフ制御を一時的に休止する間欠動作モードとするＤＣ−ＤＣコンバータであって、
   前記負荷判定回路は、前記第２インダクタに並列に接続し、前記主スイッチング素子がオフ制御されるＯＦＦ時間中に前記第２インダクタに発生する電圧を入力する積分回路からなり、
   前記主スイッチング素子をオン、オフ制御する間に、前記第２インダクタに発生する電圧を入力した前記積分回路の出力電圧が、所定の設定電圧未満である場合に、前記積分回路から軽負荷判定信号を出力することを特徴とするＤＣ−ＤＣコンバータ。
2. 直流電源の高電位側端子に一端が接続する第１インダクタと、
   前記第１インダクタの他端を前記直流電源の低電位側端子に接続させる主スイッチング素子と、
   前記主スイッチング素子を固定周期でオン、オフ制御するスイッチング制御回路と、
   前記第１インダクタの他端に接続する結合コンデンサと、
   前記第１インダクタの他端を、前記結合コンデンサを介して前記直流電源の低電位側端子に接続させる第２インダクタと、
   前記第２インダクタの両端に表れる出力を整流平滑化して一対の出力端子間に出力する整流平滑化回路と、
   前記出力端子間に接続する負荷が軽負荷若しくは無負荷と判定した際に、軽負荷判定信号を出力する負荷判定回路とを備え、
   連続動作モードで前記出力端子間の出力電圧を定電圧制御するように、前記主スイッチング素子をオン、オフ制御する前記スイッチング制御回路を、軽負荷判定信号が出力されている間は、前記主スイッチング素子のオン、オフ制御を一時的に休止する間欠動作モードとするＤＣ−ＤＣコンバータであって、
   前記固定周期をＴ、前記第２インダクタのインダクタンスをＬ２、所定値に設定する前記出力端子間に流れる設定電流をＩset、前記直流電源の電源電圧をＶｉｎ、定電圧制御する前記出力端子間の電圧をＶｏｕｔとしたときに、
   Ｔ＝２＊Ｌ２＊Ｉｓｅｔ＊（１／Ｖｉｎ＋１／Ｖｏｕｔ）・・・（１）式
   から、前記第２インダクタのインダクタンスＬ２を調整し、
   前記出力端子間に流れる電流が前記設定電流Ｉset未満である場合に、前記軽負荷判定回路から軽負荷判定信号を出力することを特徴とするＤＣ−ＤＣコンバータ。

Images