JP4479318B2 - 半導体基板の評価装置及び半導体基板の評価方法 - Google Patents

半導体基板の評価装置及び半導体基板の評価方法 Download PDF

Info

Publication number
JP4479318B2
JP4479318B2 JP2004114466A JP2004114466A JP4479318B2 JP 4479318 B2 JP4479318 B2 JP 4479318B2 JP 2004114466 A JP2004114466 A JP 2004114466A JP 2004114466 A JP2004114466 A JP 2004114466A JP 4479318 B2 JP4479318 B2 JP 4479318B2
Authority
JP
Japan
Prior art keywords
mercury
semiconductor substrate
container
foreign matter
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004114466A
Other languages
English (en)
Other versions
JP2005300269A (ja
Inventor
剛 大槻
英樹 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2004114466A priority Critical patent/JP4479318B2/ja
Publication of JP2005300269A publication Critical patent/JP2005300269A/ja
Application granted granted Critical
Publication of JP4479318B2 publication Critical patent/JP4479318B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Description

本発明は、半導体基板の電気特性を測定して半導体基板の評価を行う評価装置及び評価方法に関し、更に詳しくは、半導体基板を評価する際に電極として使用する水銀から異物を除去し、高精度に半導体基板を評価することのできる半導体基板の評価装置及び評価方法に関する。
現在使用されている半導体基板として、例えばシリコンウエーハ、エピタキシャル(EP)ウエーハ、Silicon on Insulator(SOI)ウエーハ等があり、これらのウエーハ上にデバイスを形成することにより半導体デバイスが製造される。近年、半導体デバイスには微細化、高集積化、高速化、高歩留まり化等が求められている。その中において、形成された半導体デバイスの性能や歩留まりは前記ウエーハの品質が反映すると言われている。
例えば、半導体基板において特に重要な品質の一つである半導体基板を熱酸化して形成させた熱酸化膜の品質は、酸化膜形成条件の良否や半導体基板表面部の結晶品質等を反映している。また、Metal Insulator Semiconductor(MIS)キャパシタの電気特性は、半導体基板上に形成された絶縁膜の品質を反映するものであるが、特に絶縁膜の品質そのもの以外に半導体基板表面及び表面近傍の結晶品質を反映するものでもある。そして、半導体基板に形成した絶縁膜の電気特性をより高感度に、また高精度に評価できるようにして、高品質の半導体基板を提供することが今後ますます重要となってきている。
しかしながら、半導体基板を評価するためにMISキャパシタを形成する場合、MISキャパシタの形成工程は、大掛かりな装置と多数の工程を必要とし、コスト面での大きな負担や迅速性に欠ける等の不具合があった。
そこで、利便性に優れた水銀を電極とした半導体基板の評価方法が開発され、半導体基板と酸化膜界面の界面準位、半導体基板におけるバルクのドーパント濃度等を測定するC−V法や、SOIウエーハを評価するためのPseudo MOS FET法が提案されている(例えば特許文献1、2及び非特許文献1、2参照)。
これらのような評価方法では、電極として水銀が用いられているが、C−V特性やFET特性を取得する上で、半導体基板と水銀とのコンタクト状態が非常に重要である。特に電極として用いられる水銀は、半導体基板を評価する際にゴミ等の異物が混入してしまうことがある。水銀電極は、半導体基板と直接接触して電気特性を測定するため、水銀の汚れに対して非常に敏感であり、ゴミ等の異物が水銀に混入しているとウエーハと水銀電極の接触面積の変化を引き起こしたり、また不純物の種類によりリーク源や絶縁体として働く。そのため、電気伝導性が不安定になり、測定された電気特性に異常が見られる場合があった。
しかしながら、このような水銀への異物の混入については、実際に半導体基板の電気特性の測定を行い、得られた電気特性に異常があった場合に始めて水銀の汚れに気づくため、電気特性の測定に費やす時間や測定に用いた半導体基板(サンプル)を無駄にしてしまうといった問題が生じていた。
このような水銀への異物の混入による半導体基板評価の問題を解消するために、例えば特許文献3では、プローブヘッドの高さ調整用の圧力室および水銀押圧用の圧力室の圧力を所定の設定値に確実に保ち、圧力設定作業やその調整作業の手間を軽減し、精度の高い検査ができる接触式検査装置を開示している。
しかしながら、この特許文献3に開示されている接触式検査装置は、水銀中に混入した異物を除去するものではなく、水銀中に混入した異物の影響を少なくして半導体基板の評価を行うものであるため、水銀中の異物がある程度溜まってきた時に正常に測定できなくなったり、さらに異物の種類によってはリーク源や絶縁体として働き電気伝導性が不安定になる事が懸念され、また根本的な解決策になっていないという問題があった。
特開2001−60676号公報 特開2001−267384号公報 特開2001−244309号公報 S. Cristoloveanu et al., " A Review of the Pseudo-MOS Transistor in SOI Wafers: Operation, Parameter Extraction, and Applications" IEEE Trans. Electron Dev, 47, 1018 (2000). H. J. Hovel, "Si film electrical characterization in SOI substrates by HgFET technique", Solid-State Electronics, 47, 1311 (2003).
そこで、本発明は上記問題点に鑑みてなされたものであって、本発明の目的は、水銀電極を用いて半導体基板の評価を行う際に、電極として使用する水銀中の異物を自動的に除去して、汚れの無い水銀を常に半導体基板に接触させることで、半導体基板の評価を高精度にかつ効率的に行うことのできる半導体基板の評価装置及び評価方法を提供することにある。
上記目的を達成するために、本発明によれば、水銀電極を用いて半導体基板の評価を行う装置であって、少なくとも、前記水銀電極を形成するプローブと、該プローブに供給する水銀を収容する水銀容器と、該水銀容器から前記プローブに水銀を供給する水銀供給手段と、前記プローブから前記水銀容器に水銀を回収する水銀回収手段とを具備し、さらに、前記水銀容器に水銀中に混入した異物を除去する異物除去手段を具備するものであることを特徴とする半導体基板の評価装置が提供される。
このような特徴を有する半導体基板の評価装置であれば、水銀容器の異物除去手段で水銀中に混入した異物を自動的に除去することが可能となるので、プローブに汚れの無い水銀を供給して水銀電極を形成でき、この異物の無い水銀電極を用いて半導体基板の電気特性を測定することにより半導体基板の評価を高精度に安定して行うことができる装置とすることができる。
このとき、前記水銀容器の異物除去手段が、前記水銀容器の内壁に塗布した粘着剤であることが好ましく、特に、前記水銀容器の内壁に塗布した粘着剤が、アクリル系粘着剤、シリコン系粘着剤、及びゴム系粘着剤のうちの少なくとも1つであることが好ましい。
このように水銀容器の異物除去手段が水銀容器の内壁に塗布した粘着剤であれば、水銀容器に水銀を収容した際に、水銀中に混入した異物を非常に容易に自動的に除去することができる評価装置となる。この場合、粘着剤が、アクリル系粘着剤、シリコン系粘着剤、及びゴム系粘着剤のうちの少なくとも1つであれば、水銀中の異物を容易に除去できるだけでなく、粘着剤に一旦付着(吸着)させた異物が再び水銀中に混入するのを確実に防止することができる。
また、前記粘着剤が、前記水銀容器に収容されている水銀の表面位置近傍に塗布されていることが好ましい。
一般的に異物は水銀よりも比重が軽いため水銀の表面に浮き上がり、表面張力の関係から水銀容器との界面に移動し易い。そのため、水銀容器内に収容されている水銀の表面位置近傍に異物除去手段として粘着剤が塗布されていれば、水銀に混入した異物を一層効果的に除去することができるものとなる。
さらに、前記水銀容器内の前記水銀供給手段と前記水銀回収手段との間に間仕切りが設置されていることが好ましい。
このように、水銀容器内に水銀供給手段側と水銀回収手段側とを上部で隔離する間仕切りが設置されていれば、水銀回収手段側に異物が混入していても、前述のように異物と水銀の比重の関係から異物が水銀の表面に浮き上がるため、異物が水銀回収手段側から水銀供給手段側に移動するのを確実に防止することができる。これにより、例え異物除去手段で水銀中に混入している全ての異物を除去することができなかったとしても、除去しきれなかった異物を水銀回収手段側に留めることができるので、異物が水銀供給手段によってプローブに供給されるのを確実に防止することができる。
また、本発明の半導体基板の評価装置では、前記水銀容器内に粘着剤の塗布した仕切り板が設置されていることが好ましい。
このように水銀容器内に粘着剤の塗布した仕切り板が設置されていれば、水銀容器内で水銀に混入した異物を除去する能力を一層向上させることができるので、水銀中の異物を確実に除去し、純粋な水銀電極を用いて半導体基板を非常に安定して評価することのできる装置となる。
さらに、前記水銀容器は樹脂基材又はガラス基材からなるものであることが好ましい。
このように水銀容器が樹脂基材又はガラス基材からなるものであれば、水銀容器そのものからの異物の発生を防止することができる。
さらに、本発明によれば、水銀電極を用いて半導体基板の評価を行う方法であって、前記水銀電極の水銀を水銀容器に収容し、該水銀中に混入した異物を水銀容器の異物除去手段で除去した後、該異物を除去した水銀を水銀容器からプローブに供給して水銀電極を形成し、該水銀電極を用いて半導体基板の電気特性を測定することにより半導体基板の評価を行うことを特徴とする半導体基板の評価方法が提供される。
このような本発明の半導体基板の評価方法により半導体基板の評価を行うことによって、水銀容器内で水銀電極として用いる水銀から異物を自動的に除去することができ、その後この異物のない水銀で形成した水銀電極を用いて半導体基板の電気特性を測定することができるので、半導体基板の評価を高精度に安定して行うことができる。また、本発明では、水銀容器で水銀中に混入した異物を除去できるため、従来のような水銀への異物混入による水銀の交換や評価のやり直し等の作業を行う必要がなくなるので、半導体基板の評価を非常に効率的に、また簡便に行うことができる。
このとき、前記水銀容器の異物除去手段を水銀容器内壁に塗布した粘着剤とし、前記水銀中に混入した異物を前記水銀容器内壁の粘着剤に付着させて除去することが好ましい。
このように水銀容器の異物除去手段を水銀容器内壁に塗布した粘着剤とし、水銀中に混入した異物を水銀容器内壁の粘着剤に付着させて除去することにより、水銀中に混入した異物を非常に容易に自動的に除去することができる。また、粘着剤に一旦付着させた異物が再び水銀中に混入するのを有効に防止することもできる。
さらに、本発明では、前記半導体基板の電気特性を測定した後、前記プローブから水銀を前記水銀容器に回収して、該水銀容器で水銀中に混入した異物を除去し、その後、該異物を除去した水銀を再びプローブに供給することによって連続的に半導体基板の評価を行うことができる。
このように水銀を水銀容器とプローブとを循環させて連続的に半導体基板の評価を行うことにより、常に異物のない純粋な水銀電極を用いて半導体基板の電気特性を測定することができるため、高精度な半導体基板の評価を非常に安定して効率的に行うことができる。
本発明によれば、水銀容器で水銀に混入した異物を自動的に除去でき、常に異物のない水銀で形成した水銀電極を用いて半導体基板の電気特性を測定することができるので、半導体基板の評価を高精度に安定して行うことができる。さらに、従来のような水銀への異物混入による水銀の交換や評価のやり直し等の作業を行う必要がなくなるので、半導体基板の評価を非常に効率的に、また簡便に行うことができる。
以下、本発明について実施の形態を説明するが、本発明はこれらに限定されるものではない。
本発明者等は、水銀電極を用いる半導体基板の評価において、従来、電極となる水銀に異物が混入することにより生じていた時間的なロスやサンプルのロスを小さくし、半導体基板を高精度に安定して評価することのできる半導体基板の評価装置及び評価方法について鋭意実験及び検討を重ねた。その結果、水銀電極を用いて半導体基板の評価を行う際に、水銀を収容する水銀容器に水銀中の異物を除去することのできる異物除去手段を設ければ良いことを見出して、本発明を完成させた。
先ず、本発明に係る半導体基板の評価装置について図面を参照しながら説明するが、本発明はこれに何ら限定されるものではない。図1は、本発明の半導体基板の評価装置の一例を示す概略構成図であり、(a)は評価装置の断面図、(b)は(a)に示されているA−A’線における平面図である。
本発明の半導体基板の評価装置1は、水銀電極を形成するプローブ2と、プローブ2に供給する水銀9を収容する水銀容器3と、水銀容器3からプローブ2に水銀を供給する水銀供給手段4と、プローブ2から水銀容器3に水銀を回収する水銀回収手段5とを具備し、さらに、水銀中に混入した異物を除去する異物除去手段として、水銀容器3の内壁に粘着剤6が塗布されているものである。また、このような半導体基板の評価装置1において、プローブ2は半導体基板11を載置するサンプルホルダ7に設置されており、不図示の電源に接続されている。
このとき、上記の水銀容器3は樹脂基材又はガラス基材からなるものであることが好ましい。水銀容器3が樹脂基材又はガラス基材からなるものであれば、水銀容器3からの異物の発生を防止することができるため、水銀容器3に収容した水銀9に異物が混入するのを防止することができる。ここで、樹脂基材としては、例えばポリオレフィン、ポリカーボネート、フッ素樹脂、ポリ塩化ビニル、塩素系ポリエチレン、ウレタン樹脂等の汎用的に使われている樹脂基材を用いることができる。また、ガラス基材としては、ソーダガラスや石英ガラス等のような汎用的に使われているガラス基材を用いることができる。
そして、本発明の評価装置1では、上記のように、水銀容器3の内壁には粘着剤6が水銀中に混入した異物を除去する異物除去手段として塗布されている。尚、本発明において、水銀容器3に具備する異物除去手段は特に限定されるものではないが、異物除去手段がこのような水銀容器の内壁に塗布した粘着剤6であれば、水銀容器に水銀を収容した際に水銀中に混入した異物を非常に容易に除去することができる。また本発明では、その他の異物除去手段として、例えば粘着シートを水銀容器に取り付けることも可能である。
このように水銀容器3の内壁に粘着剤6が塗布されている場合、粘着剤の種類は、公知の粘着剤の中から適宜選択することができるが、半導体基板の評価を行う際に基板に不純物をもたらす恐れのあるイオン性の材料を含まないものであることが好ましい。このような粘着剤としては、アクリル系粘着剤、シリコン系粘着剤、及びゴム系粘着剤のうちの少なくとも1つを用いることができ、より具体的には、例えばジメチルエーテル、メチルペンタン、合成ゴム、レジン、アセトン、ヘキサンの混合物より生成したものを用いることができる。水銀容器の内壁にこのような粘着剤が塗布されていることにより、水銀中の異物を粘着剤に付着(吸着)させて容易に除去できるだけでなく、粘着剤に一旦付着させた異物が再び水銀中に混入するのを確実に防止することができる。
さらに、異物除去手段となる粘着剤は、水銀容器の内壁全面に塗布させることが可能であるが、本発明では特に水銀容器に収容されている水銀の表面位置近傍に塗布させることが好ましい。前述のように、水銀に混入した異物は水銀よりも比重が軽いため水銀の表面に浮き上がり、表面張力の関係から水銀容器との界面に集まり易い。そのため、水銀容器内に収容されている水銀の表面位置近傍に粘着剤が異物除去手段として塗布されていれば、水銀に混入した異物を一層効果的に除去することができるものとなる。
また、本発明の評価装置1では、水銀容器3内の水銀供給手段4と水銀回収手段5との間に水銀供給手段側と水銀回収手段側とを上部で隔離する間仕切り8が設置されていることが好ましい。水銀容器3にこのような間仕切り8が設置されていれば、例えば水銀を水銀回収手段5から回収して水銀容器3に収容した際に水銀に異物が混入していても、前述のように異物と水銀の比重の関係から異物が水銀の表面及び表面近傍に浮き上がるため、水銀回収手段側の異物が間仕切り8を超えて水銀供給手段側に移動するのを確実に防止することができる。さらに、上部側の仕切り板10だけではなく、水銀供給手段側と水銀回収手段側の間に、下部から上方に延立する仕切り板10’を設置することにより、より確実に異物の移動を防止することができる。このように水銀中の異物が水銀供給手段側に移動するのを防止することにより、水銀回収手段側から回収された水銀に異物が混入していても、異物を水銀回収手段側に留めることができるので、水銀供給手段によって異物の混入している水銀がプローブに供給されるのをより確実に防止することができる。
尚、水銀容器に設置される間仕切りの材質は特に限定されず、適宜選択することができるが、例えば間仕切りを水銀容器3と同様に樹脂基材又はガラス基材からなるものとすることにより、間仕切りからの異物の発生を確実に防止することができる。さらに、間仕切りの形状や寸法についても特に限定されるものではなく、水銀容器3の寸法や形状、また半導体基板を評価する際の評価条件等に応じて適宜調節することができるが、例えば間仕切り8を図1に示したように水銀容器3の上部から水銀回収手段5の射出口よりも低い位置まで設置することにより、異物が水銀供給手段側に移動するのをより確実に防止することができる。
さらに、本発明の半導体基板の評価装置1は、例えば図2に水銀容器3の斜視図を示したように、水銀容器3内に粘着剤を塗布した仕切り板10が設置されていることが好ましい。このように水銀容器内に間仕切り8の他にさらに粘着剤の塗布した仕切り板10が設置されていれば、水銀容器内で水銀に混入した異物を除去する能力を一層向上させることができるので、水銀中の異物を一層確実に除去することが可能となる。
次に、本発明の半導体基板の評価方法を説明する。
本発明の半導体基板の評価方法は、水銀電極を用いて半導体基板の評価を行う方法であって、前記水銀電極の水銀を水銀容器に収容し、該水銀中に混入した異物を水銀容器の異物除去手段で除去した後、該異物を除去した水銀を水銀容器からプローブに供給して水銀電極を形成し、該水銀電極を用いて半導体基板の電気特性を測定することにより半導体基板の評価を行うものである。
以下、本発明の評価方法について、半導体基板としてSOIウエーハの電気特性を測定してその評価を行う場合を例に挙げて、図1に示した評価装置1を参照しながら詳細に説明する。
先ず、内壁面に粘着剤6の塗布した水銀容器3に水銀9を投入して収容する。具体的には、例えば水銀供給手段4を閉じておき、水銀回収手段5を開いて所定量の水銀を投入することにより、水銀容器3に水銀9を容易に収容することができる。このように水銀容器3に水銀を収容することにより、水銀中にゴミ等の異物が混入している場合は、その水銀中の異物を異物除去手段である粘着剤6に付着させたり、さらに仕切り板10に付着させたりして自動的に除去することができる。
水銀9を水銀容器3に収容した後、サンプルホルダ7上に評価対象となるSOIウエーハ11を保持するとともに、水銀回収手段5を閉じ、水銀供給手段4を開いて異物が除去された水銀を水銀容器3からプローブ2に供給して水銀電極を形成する。またこのとき、サンプルホルダ上に保持したSOIウエーハ11の水銀電極と接触する面の反対側の面をテスターに接続することもある。
そして、水銀供給手段4を閉じた後、プローブ2に形成した水銀電極からSOIウエーハに例えば電気ストレスを印加してウエーハのC−V特性やFET特性等のSOIウエーハの電気特性を測定することによって、SOIウエーハの評価を行うことができる。
SOIウエーハの電気特性の測定が終了した後は、水銀回収手段5を開いてプローブ2から水銀を水銀容器3に回収する。このように電気特性の測定に使用した水銀を水銀容器3に回収・収容することにより、測定中に形成された水銀酸化物や、測定を行った際にSOIウエーハの表面等から水銀中に混入した異物を、水銀容器内壁に塗布した粘着剤に吸着させて自動的に除去することができる。また、このように異物を一旦粘着剤に付着させてしまえば、付着した異物が水銀中に再び混入することもない。
その後、この異物を除去した水銀を水銀供給手段4で再び水銀容器3からプローブ2に供給し、水銀電極を形成することによって、常に異物のない純粋な水銀電極を用いてSOIウエーハ11の評価を連続的に繰り返し行うことができる。この場合、例えば、上記でプローブ2から水銀容器3に水銀を回収したときに、電気特性を測定したSOIウエーハをサンプルホルダ7から取り出し、その次に評価を行うSOIウエーハをサンプルホルダ7に保持しておくことにより、複数のSOIウエーハを連続的に評価することが可能となる。
以上のようにして半導体基板の評価を行うことによって、水銀容器で水銀から異物を自動的に除去し、その異物のない水銀で形成した水銀電極を用いて半導体基板の電気特性を測定することができるので、半導体基板の評価を高精度に安定して行うことができる。また、本発明では、水銀容器で水銀中に混入した異物を自動的に除去できるため、水銀への異物混入による水銀の交換や評価のやり直し等の作業を行う必要がなくなり、半導体基板の評価を非常に効率的に、また簡便に行うことができる。
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例)
試料としてp型で直径200mmのSOIウエーハを準備した。そして、図1に示した半導体基板の評価装置1を用いて前記非特許文献1や非特許文献2に記載されているような擬似FET測定を行うことによりSOIウエーハの評価を行った。尚、このとき準備したp型のSOIウエーハは、ドーパントがボロンであり、またSOI活性層の厚さは約70nm、埋め込み酸化膜の厚さは約150nmであった。
先ず、評価装置1の水銀回収手段5から水銀容器3に水銀を投入して収容し、この水銀容器3で水銀中に混入した異物を粘着剤6及び仕切り板10に付着させて除去した。次に、サンプルホルダ7に上記p型のSOIウエーハを保持し、水銀容器3で異物を除去した水銀を水銀供給手段4によりプローブ2に供給して水銀電極を形成した。
そして、水銀電極からSOIウエーハに電圧を印加することによってSOIウエーハのI−V特性を測定した。その測定したI−V特性の結果を図3に示す。
(比較例)
試料として上記実施例と同様のSOIウエーハを準備した。そして、図1に示した評価装置1における水銀容器3の代わりに異物除去手段が何も備えられてない容器を設置した評価装置を用いて、上記実施例と同様にプローブに形成した水銀電極からSOIウエーハに電圧を印加することによりSOIウエーハのI−V特性を測定した。その測定したI−V特性の結果を図4に示す。
図3に示したように、実施例で測定されたI−V特性には歪みが観察されず、非常に安定した測定結果が得られていることが確認できる。一方、図4に示したように、比較例で測定されたI−V特性には大きな歪みが生じており、実施例の測定結果に比べて測定精度が悪化していることがわかる。このようなI−V特性の乱れは、例えば電子移動度の算出時に大きな影響を及ぼし、検査結果の信頼性を低下させる原因となる。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は単なる例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
例えば、上記では主にSOIウエーハの評価を行う場合を例に挙げて説明を行っているが、本発明はこれに限定されるものではなく、例えばシリコンウエーハ、エピタキシャルウエーハ、その他化合物半導体基板等の評価を行う際にも同様に本発明を適用することができる。
本発明の半導体基板の評価装置の一例を示す概略構成図であり、(a)は評価装置の断面図、(b)は(a)に示されているA−A’線における平面図である。 水銀容器の斜視図である。 実施例においてSOIウエーハのI−V特性を測定した結果を表すグラフである。 比較例においてSOIウエーハのI−V特性を測定した結果を表すグラフである。
符号の説明
1…半導体基板の評価装置、 2…プローブ、
3…水銀容器、 4…水銀供給手段、
5…水銀回収手段、 6…粘着剤、 7…サンプルホルダ、
8…間仕切り、 9…水銀、 10,10’…仕切り板、
11…半導体基板(SOIウエーハ)。

Claims (8)

  1. 水銀電極を用いて半導体基板の評価を行う装置であって、少なくとも、前記水銀電極を形成するプローブと、該プローブに供給する水銀を収容する水銀容器と、該水銀容器から前記プローブに水銀を供給する水銀供給手段と、前記プローブから前記水銀容器に水銀を回収する水銀回収手段とを具備し、さらに、前記水銀容器に水銀中に混入した異物を除去する異物除去手段を具備するものであり、該異物除去手段が、前記水銀容器の内壁に塗布した粘着剤であることを特徴とする半導体基板の評価装置。
  2. 前記水銀容器の内壁に塗布した粘着剤が、アクリル系粘着剤、シリコン系粘着剤、及びゴム系粘着剤のうちの少なくとも1つであることを特徴とする請求項1に記載の半導体基板の評価装置。
  3. 前記粘着剤が、前記水銀容器に収容されている水銀の表面位置近傍に塗布されていることを特徴とする請求項1または請求項2に記載の半導体基板の評価装置。
  4. 前記水銀容器内の前記水銀供給手段と前記水銀回収手段との間に間仕切りが設置されていることを特徴とする請求項1ないし請求項3の何れか一項に記載の半導体基板の評価装置。
  5. 前記水銀容器内に粘着剤の塗布した仕切り板が設置されていることを特徴とする請求項1ないし請求項4の何れか一項に記載の半導体基板の評価装置。
  6. 前記水銀容器は樹脂基材又はガラス基材からなるものであることを特徴とする請求項1ないし請求項5の何れか一項に記載の半導体基板の評価装置。
  7. 水銀電極を用いて半導体基板の評価を行う方法であって、前記水銀電極の水銀を水銀容器に収容し、該水銀中に混入した異物を水銀容器の異物除去手段としての水銀容器内壁に塗布した粘着剤に付着させて除去した後、該異物を除去した水銀を水銀容器からプローブに供給して水銀電極を形成し、該水銀電極を用いて半導体基板の電気特性を測定することにより半導体基板の評価を行うことを特徴とする半導体基板の評価方法。
  8. 前記半導体基板の電気特性を測定した後、前記プローブから水銀を前記水銀容器に回収して、該水銀容器で水銀中に混入した異物を除去し、その後、該異物を除去した水銀を再びプローブに供給することによって連続的に半導体基板の評価を行うことを特徴とする請求項7に記載の半導体基板の評価方法。
JP2004114466A 2004-04-08 2004-04-08 半導体基板の評価装置及び半導体基板の評価方法 Expired - Lifetime JP4479318B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004114466A JP4479318B2 (ja) 2004-04-08 2004-04-08 半導体基板の評価装置及び半導体基板の評価方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004114466A JP4479318B2 (ja) 2004-04-08 2004-04-08 半導体基板の評価装置及び半導体基板の評価方法

Publications (2)

Publication Number Publication Date
JP2005300269A JP2005300269A (ja) 2005-10-27
JP4479318B2 true JP4479318B2 (ja) 2010-06-09

Family

ID=35331979

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004114466A Expired - Lifetime JP4479318B2 (ja) 2004-04-08 2004-04-08 半導体基板の評価装置及び半導体基板の評価方法

Country Status (1)

Country Link
JP (1) JP4479318B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5192660B2 (ja) * 2006-05-29 2013-05-08 一般財団法人電力中央研究所 炭化珪素単結晶の結晶欠陥検査方法および結晶欠陥検査装置

Also Published As

Publication number Publication date
JP2005300269A (ja) 2005-10-27

Similar Documents

Publication Publication Date Title
KR101242246B1 (ko) 웨이퍼 오염 측정장치 및 웨이퍼의 오염 측정 방법
JP3116871B2 (ja) 半導体基板表面分析の前処理方法及びその装置
US7633305B2 (en) Method for evaluating semiconductor wafer and apparatus for evaluating semiconductor wafer
JP4479318B2 (ja) 半導体基板の評価装置及び半導体基板の評価方法
KR20100016072A (ko) 본딩된 실리콘 전극의 세정
CN107256837A (zh) 基于超级背封衬底的外延片电阻率的测量方法
US9431307B2 (en) Semiconductor wafer evaluation method, semiconductor wafer evaluation device, and probe for semiconductor evaluation device
TWI550746B (zh) Evaluation method of semiconductor wafers
JP6044521B2 (ja) 半導体ウェーハの特性測定装置
WO2014185192A1 (ja) 炭化珪素半導体装置および半導体モジュールの製造方法、ならびに炭化珪素半導体装置および半導体モジュール
JP2005344185A (ja) 水銀浄化装置
AU2003264239A1 (en) Device for etching semiconductors with a large surface area
JP5541190B2 (ja) P型シリコンウェーハの金属不純物濃度評価方法
TWI781986B (zh) 多晶矽加工品的製造方法及多晶矽加工品
US5825668A (en) Monitoring method and apparatus of surface area of semiconductor wafer
Park et al. Electrochemical induced pitting defects at gate oxide patterning
JP4379597B2 (ja) Soiウエーハの評価方法
JP2010108991A (ja) 素子試験方法
JP2007220946A (ja) Soiウエーハの評価方法
JP2006013102A (ja) Soiウエーハの評価方法
JP4419711B2 (ja) Soiウエーハの評価方法
EP4239659A1 (en) Method for cleaning epitaxial wafer
JP2016066760A (ja) Soi基板の評価方法
Tan et al. Contamination‐Free Manufacturing: Tool Component Qualification, Verification and Correlation with Wafers
US6919214B2 (en) Apparatus for analyzing a substrate employing a copper decoration

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060831

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090911

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100223

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100308

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4479318

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140326

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250