JP4473971B2 - プラズマパネルをスキャンする方法及び装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は表示されるビデオ画像の内容に適合されたプラズマパネルスキャン（走査）方法及びそれに関連する装置に関する。
【０００２】
【従来の技術】
プラズマパネルの要素のセルは発光及び発光しない２つの状態のみを有しうる。画素により出射された光の量のアナログ変調が可能でない故にハーフトーンは画像期間Ｔで画素の励起時間の時間的変調により発生される。この画像期間はビデオをコーディングするビット（ｎビット）数と同じ数の副期間（Ｔ０，２Ｔ０，．．．，２^n-1 Ｔ０）からなり、これはＴ０の倍数である。ｎ個の副期間に基づき、組合せにより線形に分配された輝度の２ⁿ の異なるグレーレベルを再構成することが可能である：
【０００３】
【数１】

【０００４】
Ｌ_max はセルが連続的に、即ち全ての副期間中励起されたときのセルの輝度である。
観察者の目は画像期間Ｔの間にわたり、輝度の励起の種々の組合せを積分し、このようにしてグレーレベルで種々の階調を再生する。この方法で再現される最低輝度レベルは値Ｌ_min ＝Ｌ_max ／２ⁿ −１である。輝度のこの要素の値はプラズマパネルの技術により与えられる輝度の最大値（Ｌ_max ）に依存するのみならず、ビデオ（ｎ）の解像度にも依存する。ビデオ画像の再生はある場合には高い輝度を必要とし、他の場合にはテレビジョンのような低輝度レベルで高い解像度を必要とする。
【０００５】
観察者によるグレーレベルの知覚は輝度の相対的変動を決定するＷｅｂｅｒ−Ｆｅｃｈｎｅｒ比と称される比ΔＬ／Ｌにより特徴づけられ、観察者の目はそれを輝度値の関数として知覚する。この比が輝度の関数として変化する仕方は図１に示される。横軸は輝度の対数値をｃｄ／ｍ² で表し、縦軸はこの輝度の相対的変動の対数値を表す。この曲線はパラメータ、即ち背景の輝度又は環境輝度に依存し、明るい環境は目の感度に影響する。例えば主観的な黒の限界、即ち目がもはや階調を識別できない輝度以下の値はこの周囲の輝度に依存する。プラズマパネルの輝度値に対して約０．１ｃｄ／ｍ２と２００ｃｄ／ｍ２との間にあり、曲線の右側部分に対応する部分ではこの曲線は以下の式で直線に近似される：
ｌｏｇ（ΔＬ／Ｌ）＝−ａ．ｌｏｇ（Ｌ）＋ｂ
ここでｂは背景輝度の増加関数である。テレビジョンでは小さな画像は固定された輝度環境で鑑賞されると仮定されている。
【０００６】
この式で輝度ΔＬの要素の変動、即ち目に知覚可能なグレーレベルの変動がプラズマパネルにより表示されたグレーレベルでの要素の変動により置き換えられる場合には、即ちｎビットにより許容され、本発明のシステムでＬ_min ＝Ｌ_max ／２^n-1 （Ｌ_max ／２ⁿ に近似される）で定義される最小コーディング値である場合には以下の式のように図２の直線１が得られる：
【０００７】
【数２】

【０００８】
横軸は輝度Ｌの対数を示し、縦軸は値ｎ、即ちビデオのコーディングに対するビット数である。この曲線１は最小知覚輝度値に匹敵する解像度を得るために必要なビデオビット数である与えられた輝度値Ｌを示す。この曲線は明るい環境（パラメータｂ）に依存する。
斯くして輝度をコーディングするために必要なビット数は、後者は視覚的に知覚可能な輝度変動に適合するために表示される輝度が減少するに従って増加する。あるいは２つの隣接するグレーレベルの目による可能な区別に適合するために表示された輝度が低いほどビデオをコーディングするビット数は高くなければならない。
【０００９】
この曲線１は２００ルックスより大きな明るい環境、即ち強力に照明された部屋での画像の観察に対応する。ビデオの解像度は画質がそれにより過度に劣化することなく制限され、この劣化は画像が輝度の非常に異なる部分を表示するときにますます弱く（主観的な知覚に対して）なる。
例えば１００ルックス以下の比較的弱い照明環境の場合には、曲線１は曲線２に向かって動く（ｂは減少する）。全てのグレーレベルを区別することを可能にするビデオコーディングに対するビット数は１０^-1ｃｄ／ｍ２の輝度値に対して１６ビットと１ｃｄ／ｍ２の輝度値に対して１２ビットとの間で変動する。ビデオをコーディングするための８ビット又は１０ビットは低輝度の良好な再現に対して不充分である。８又は１０ビットでコードされたビデオ画像の表示は陰極線管が画像の詳細の欠如又は弱いがゼロではない輝度を表示する部分を暗くする結果となる。この現象は均一な暗い画像に関して特に深刻である。
【００１０】
【発明が解決しようとする課題】
本発明の目的は上記の欠点を解決することにある。
【００１１】
【課題を解決するための手段】
この目的を達成するために、スキャンをカラム制御ワードの各ビットに関する副スキャンに分割するビデオ信号のグレーレベルの表示用のマトリックス制御表示器のセルをスキャンニングする方法であって、ビデオ信号はビデオコーディングワードを供給するために表示器の副スキャンの数よりも値ｐ大きなビット数でコード化され、画像の内容の推定はビデオコーディングワードの最初のｐ個の最上位ビット（ＭＳＢ）のそれぞれが完全な画像上で値１を取る回数を決定することによりなされ、これらの数が特定の閾値より大きいかそれと等しい場合にビデオコーディングワードのｐ個の最下位ビットはビデオコーディングワードに基づいてカラム制御ワードのコーディングをなすよう無視され、この数がより小さい場合にはｐ個の最上位ビットがこのコーディングのために無視され、これらのビットに関する副スキャンはこの画像に関してｐ個の最下位ビットに関する項目の表示に割り当てられることを特徴とする方法が提供される。
【００１２】
この目的はまた、ビデオ信号を受信し、ビデオコーディングワードを供給するビデオ処理回路と、処理回路をラインを選択するライン供給回路及びカラム制御ワードに基づき表示器のカラムを制御するカラム供給回路に連結するスキャン管理回路とからなり、ビデオ画像のスキャンはカラム制御ワードのビットの重みに依存するｐ個の副スキャンの連続からなるマトリックス制御された表示器をスキャンする装置であって、ビデオコーディングワードのビット数はスキャン管理回路により制御される副スキャンの数ｓより値ｐ大きく、ビデオ処理回路は完全な画像に対するビデオコーディングワードのｐ個の最上位ビット中から各ビットの１の値の数を決定するように各画像の内容を推定し、スキャン管理回路は１の値の数に依存するビデオコーディングワードのｓ個の最上位ビット又はｓ個の最下位ビットの特定の順序でのカラム制御回路への伝送を制御し、後者の場合にスキャン管理回路はライン供給回路を制御し、それによりそれはｐ個の最下位ビットに対応するｐ個の副スキャンにより最上位ビットに割り当てられるｐ個の副スキャンを置き換えることを特徴とするスキャン装置により達成される。
【００１３】
本発明によれば最上位ビットを作動させないコーディングワードにより決定される画像の場合には画像の輝度の描写に影響を有さないこの最上位ビットに関する副スキャンの処理は従来技術によるプラズマパネルの従来技術のスキャンで決定されるような最小の重みより小さな重みのビットに対応する付加的な項目の表示に割り当てられる。これをなすために装置の入力で受信されたビデオ信号はこの項目を利用し、又は副スキャンの数より大きなビット数のビデオ信号のトランスコーディングがなされる。
【００１４】
低輝度の再現は副スキャンの数の増加を必要とせずに改善され、この後者の解決策はいずれにせよハードウエアの束縛により制限される。
【００１５】
【発明の実施の形態】
本発明の他の特徴及び利点は以下に図面を参照した非限定的な例による説明により明らかとなる。
まずプラズマパネルのセルをアドレスする方法を説明する。
時間的変調によりハーフトーンを発生する方法はフレームの時間にわたり各画素（又はセル）にｎ回アクセスを必要とし、フレーム時間にビデオ情報の記憶を必要とする。スクリーンアドレスシーケンスは増幅器により発生され、ライン給電回路により電極に印加される２つの高電圧パルスにより完全なラインを選択することにより開始される。第一のパルスは全体のラインを消去し、第二の前置書込がなされる。選択されたラインの画素はカラム給電回路から出力する信号により同時にアドレスされる。これらの回路は画像メモリから出てきた項目で予め負荷され、書込パルスをマスクする高電圧信号又は接地信号のいずれかでカラム電極をアドレスする。この項目は画素をコーディングするビットの一つからなり、他のビットはフレームで他の時点で処理される。以下にビットの集合はカラム制御ワードと称する。故に画素の照明はそのセルの端子に印加された電圧の差により条件づけられる。発光する又は発光しないいずれかのこの状態はこのラインの新たなアドレッシング（メモリーの働き）までパネルの全てのセルに共通なａ．ｃ．信号により維持される。
【００１６】
プラズマパネルのスキャンは全体でフレーム時間にわたり各画素にｎ回アクセスが必要である。故にパネルの迅速なスキャンはスクリーンの各ラインがｎ回アドレスされなければならず、各回は上記で示した方法による故に複雑である。プラズマパネルのアドレス、表示された画像のライン数Ｎｌ、ラインをアドレスする回数ｔａｄ、画像期間Ｔでのスクリーンのスキャン数ｎの種々のパラメータにリンクする関係は以下の通りである：
Ｔ≧ｎ．Ｎ₁ ．ｔ_ad
故にプラズマパネルの全体のスキャンはＮｌラインをアドレスするｎシーケンスからなる。ｎ個の副スキャンを決定し、それらの副スキャンのそれぞれがビデオ又はより正確にはカラム制御ワードをコーディングするビットの一つの処理に対して専用化する。
【００１７】
図３は本発明による処理の実施をなす装置のアーキテクチャーを示す。これはプラズマパネル３の制御回路の最も簡単な図である。
デジタルビデオ情報はビデオ処理回路４の入力でもある装置の入力Ｅに到来する。この回路は対応するメモリ５及びスキャン管理回路６に連結される。それはまた３つの同一の選択回路７に連結され、それは選択されたビットビデオメモリ８に転送する。このメモリはプラズマパネルのカラム給電回路と共に群をなす回路９の入力に連結される。スキャン管理回路６は選択情報を選択回路７に転送し、制御情報をビデオメモリ８に転送する。それはまたプラズマパネルのライン給電回路と共に群をなす回路１０を制御する。
【００１８】
装置の入力Ｅで受容されたビデオ情報はビデオ信号のグレーレベルに関するデジタル情報である。プラズマパネルと制御回路はこの例では８ビット（ｎ＝８）即ち８つの副スキャンでコードされたカラム制御信号と称されるビデオ信号を受容するために構成される。この例ではなお、装置により受容されたビデオ信号のＲ，Ｇ，Ｂ（赤、緑、青）成分のグレーレベルは９ビットのワードである。
【００１９】
処理回路により受容された９ビットビデオデータはビデオコーディングワードを伝送するために同じビット数にわたりここでコード変換される。このコード変換はガンマ補正に対応し、対応するルックアップテーブル（又はメモリ）５により知られた方法で実施される。。
画像の内容は処理回路４により推定され、これはカラーのコーディングに対するビデオコーディングワードの最上位ビット又はＭＳＢの連続的なモニターにより実施される。
【００２０】
ＭＳＢに関連するこの情報は完全な画像が受信されたときに処理回路によりスキャン管理回路６及び、この回路を介して選択回路７に転送される。
上記の画像がＬ_max／２より大きいか等しい輝度の領域に現れる場合に、即ち完全な画像に対するビデオコーディングワードのＭＳＢが作動された場合にビデオ情報はｂ０からｂ７の符号で表される８ビットカラム制御ワードに基づき、及びビデオコーディングワードの８ＭＳＢに対応する従来技術の方法でプラズマパネル上に表示され、故に最下位ビットは無視される。
【００２１】
上記の画像がＬ_max ／２より大きいか等しい輝度のどの領域にも現れない場合に、即ちビデオコーディングワードのＭＳＢが作動されない場合に高次のビットに対応する副スキャンは９ビットビデオコーディングワードの最下位ビット又はＬＳＢの処理に割り当てられる。ｂ０，ｂ１．．．ｂ６，ｂ−１の符号で表される８ビットカラム制御ワードはビデオコーディングワードの８ＬＳＢに対応し、ｂ−１は最下位ビットに対応する。８ビットビデオコーディングワードのＬＳＢより小さな重みのこのラベルｂ−１は従来のスキャン（ｂ０からｂ７）中に用いられる。
【００２２】
これをなすためにビデオコーディングワードは処理回路を介して３色に対応する３つの同一の選択回路７に送られる。完全な画像に関する情報を受信した後に処理回路がＭＳＢの１へのスイッチングを検出しない場合には８つの最下位ビットが選択される。逆の場合には廃棄されるのは最下位ビットであり、８つの最上位ビットは選択される。メモリ８は３色のコーディングに関する８ビットのワードを記憶する。種々の副スキャンに対応するカラム制御ワードの連続するビットはバスを介して、ラインスキャンと同期してビデオメモリによりカラム給電回路９に転送される。記憶されているときにビットｂ−１はビットｂ７の代わりに、即ちｂ７に対応するスキャン中に転送される。
【００２３】
スキャン管理回路６はフレームの間に、ライン給電回路１０によりスクリーンの８つの副スキャンを制御し、各副スキャンはカラム制御ワードの特定の重みのビットに対応する。これらの副スキャンの管理は処理回路から発生する情報に依存し、ＭＳＢに関係し、後で明確に説明する。
給電回路１０はアドレッシング電圧及びこのアドレッシング中にカラム上に送られたビットの重みに対応する時間に対する保持電圧を給電する。故にこの電圧はＭＳＢに関連する情報に依存し、スキャン管理回路６から由来する。
【００２４】
一のスキャンから他のスキャンへのスイッチは画像の輝度内容が変更されずにはどの時点でも達成できない。図４はいわゆるＭＳＢであるビットｂ７を用いる標準のスキャンからビットｂ−１を用いたスキャンへのスイッチされたスキャンの変化を表す。横軸は時間を示す。縦軸は下方に行くに従って増加するライン数に対応する。スキャンの原理は同時アドレッシングに基づき、スキャンアルゴリズムは初期ＳＡＳとして知られている。斜めの実線はｂ０からｂ７のスキャンを示し（端のｂ０とｂ７のみを示す）、次の期間中にはｂ０からｂ−１のスキャンを示す。破線は第一の画像期間に対するｂ０からｂ７（端のみを示す）、及び次に対してｂ０からｂ−１（フレーム期間に関して同じような理由が可能である）のビットに関して確実に対応する。
【００２５】
Ｔは画像期間を示し、Ｔ１はＬ_max ／２より大きいか等しい輝度の再現に対応する操作の時間を表す（最終ラインまで書いた第一のラインはビットｂ７を消去する）。
新たな画像（フレーム）に対応するカラム制御ワードに対するｂ７からｂ−１に関する副スキャンはパネルの全てのラインが前の画像のカラム制御ワードのビットｂ７により有されていたときのみ交換可能である。図４でビットｂ−１の書込の開始は最後のラインでビットｂ７の書込の終わりに対応する。同じことが第一のラインに対するビットｂ−１の書込が最後のラインに対してビットｂ７の書込の後でのみなされ、即ち全てのパネルのラインがビットｂ７により処理されたときにスキャンの逆遷移に対して同じことが言える。
【００２６】
スキャンの一の型から他の型への交換はカラム制御ワードのビットスキャンの連続性を壊さない、即ち誤った輝度を表示しないような遷移スキャンによりなされなければならない。故に例えばＭＳＢをトグルさせていない現在の画像への平均コーディング値より大きな輝度値を有する前の画像からの切換に対応するスキャンをｂ７の型（即ちｂ７副スキャンを含む）からｂ−１へ変更することはこの新たな現在の画像のビットｂ０のレジスター化の開始で実行される。ここで第一の数ラインに対するこのビットのレジスター化の時点はスクリーン中央のライン（図の点Ａ）に対してビットｂ７をレジスター化する時点に対応する。ｂ−１の型のスキャンを用いることはビットｂ７ではなくビットｂ−１に対応する保持時間を割り当てることによりこの新たな現在の画像に対するスキャンの特性であるビットｂ７に対するスキャンの終わりに影響し、又はこの副スキャンを非常に簡単に中断する。
【００２７】
これらの遷移スキャンを実施するスキャンのシーケンス化は図５のペトリ（Ｐｅｔｒｉ）ネットワークにより表される。シーケンス化はスキャン管理回路６によりソフトウエア的に実施される。
円はプラズマパネルのスキャンの種々の型を表す。斯くしてｂ７又はｂ−１で示された円は同じ型の前のスキャンにｂ７型又はｂ−１型のスキャンを対応させ、ｂ−１に向かうｂ７で示された円又はｂ７に向かうｂ−１で示された円は遷移スキャンに対応し、即ちｂ７型のスキャンの後のｂ−１型のスキャン又はｂ−１型のスキャンの後のｂ７型のスキャンのスキャンである。
【００２８】
現在の画像に対するスキャンの与えられた型から出発して、次のスキャンは次の画像のそれのＭＳＢの検出又は他の関数として作用する。
図５はスキャンの次の型が満たされる条件に対応する数に割り当てられた出て行く矢印により決定される：
条件１：現在の画像に続く画像に対してＭＳＢを検出；
条件２：現在の画像に続く画像に対してＭＳＢを検出しない。
【００２９】
上記のように、遷移スキャンは前のフレーム又は画像と異なる現在のフレーム又は画像に対してプラズマパネルのラインを制御し、この変更はスキャン管理回路により実行される。特に遷移スキャンを新たな画像の表示に対して初期化し、ｂ０ビットに対応する副スキャンで開始するときにｂ７ビットに対応する前の副スキャン（それぞれｂ−１）はセルが発光する保持時間を変更することなくその決定を実施される。この時間はビットｂ７（それぞれｂ−１）に対する画像の全てのラインの副スキャンの後に初めて管理回路により変更され、新たな画像のスキャンに対してビットｂ−１（それぞれｂ７）に適合される。
【００３０】
この画像のビデオコーディングワードの選択及び遷移の前に処理回路により完全な画像の内容の推定はこの画像がそのような記憶に対するメモリを含む処理回路により記憶されることを必要とする。完全なフレームにわたる内容の推定（インターレーススキャン）又は完全な画像（プログレッシブスキャン）に関する解析はまた上記の装置の上流の補助的な処理回路によりなされる。ビデオデータはこの画像又はフレームに関する輝度の最大値を決定するために画像又はフレームの新たなチェックをなす必要なしに表示される。
【００３１】
上記の装置は処理回路４と別の選択回路７からなる。この後者の回路は本発明の分野と別のものでないことは無論であり、８ビットビデオコーディングワードを直接提供する処理回路４と一体化される。等価である解決策はカラム制御ワードの計算に対して選択回路７を用いず、ビデオメモリ８に基づくビットの選択を実行することからなる。ビデオコーディングワードはビデオメモリに直接伝送され、スキャン管理回路は次にこのビデオメモリを処理回路により受容された情報の関数として制御する。それは画像の内容の関数として記憶されたビデオコーディングワードのＭＳＢ又はＬＳＢ及びその適切な順序の読み取りを制御する。
【００３２】
この場合にビデオメモリ容量は大きくなければならないが処理回路が画像を記憶する回路を含む必要はもはやなく、ビデオコーディングワードの記憶はビデオメモリ８により実施され、これはそのような記憶回路がそうでなければ処理回路により引き受けられた補助機能（画像の処理）の実施が必要でないときに非常に好ましい。
【００３３】
本発明は２つの副スキャンの交換について説明されてきた。これはｐ個の副スキャンに拡張されうる。第一のｐ個の高次のビットが同時に作動されない画像で、ビットｂ−１からｂ−ｐに関する副スキャンを介してビデオの解像度を増加するためにこれらのｐ個の副スキャンを用いることが可能である。
同様に本発明によりＭＳＢが値１を決して取らない完全な画像に関して確認される。またｂ−１型の副スキャンの実施に対して一画像にわたりこのＭＳＢに対して１の値の最小の数を許容することが可能であり、この数の条件は画像全体的な品質（主観的な知覚）が改善されることを示す。
【００３４】
ビデオコーディングワードはビット数が副スキャンの数より大きくなるように９ビットでコードされたビデを情報を要求する受容されたビデオ情報の直接ガンマ補正トランスコーディングから由来するものとして記載されてきた。例えばＭＳＢの重みを分配し、又は２を基数にする以外の記数法を用いるトランスコーディングのコーディングビットの数を増加するビデオコーディングワードに受容されたビデオ情報のトランスコーディングのいかなる型により満たされるビット数に関するこの条件に対してまた考えられ、上記のようなトランスコーディングの本発明との組合せは特に好ましい。
【００３５】
ビデオ画像の２を基数とする記数法コーディングは例えば８０％以上の場合に最上位ビットが用いられる。ＭＳＢの重みがより低いビデオコーディングワードを得ることを可能にするトランスコーディングはこのパーセンテージを減少することを可能にし、故に画質を改善する。プラズマパネルの現在の特徴により可能な副スキャンの数は１０である。ビデオは８ビットでは通常０から２５５までコード化される。故に２つの付加的な副スキャンは利用可能であり、２を基数とする以外の記数法を用い、又は重みを数ビットに分配するようなトランスコーディングは大多数の場合に用いられる。
【００３６】
更にまたトランスコーディングのより大きな自由度は特別の重みを有するビットに対してライン２ｎと２ｎ＋１に共通なアドレッシングの実施により可能となり、斯くして更に示すように副スキャンの数を増加する。
コーディングとスキャンの種々の型の組合せの非限定的な例を幾つか示す。
カラム、カラム制御ワードを供給するビデオを１０ビットコーディングワードにコーディングする８ビットワードのトランスコーディングは従来技術から知られている。このトランスコーディングは値６４と１２８の２つの高次ビットのそれぞれを重み３２の２つの副スキャンと重み６４の２つの副スキャンにそれぞれ分割する。斯くして値１２８のコーディングは値１をカラム制御ワードの重み６４の２つの副スキャンに分けることによりなされ、斯くしてライン供給回路の負荷をフレーム時間にわたり分配し、それにより高輝度の影響を減少する。
【００３７】
トランスコーディングは効率的に上記の本発明と組合せ得る。与えられた例ではビデオ情報は０から５１１の間の輝度コーディングに対して２５６からＭＳＢまで重みを割り当てる。これらのワードは上記の従来技術により１１ビットワードにトランスコード化され、ＭＳＢの重みは２ビットに分配され、それぞれは半分の重み、即ち１２８を有する。ＭＳＢが５１１と５１１−１２８の間にある値のコーディングに対してのみ用いられるような方法でこのトランスコーディングを実施することにより２５６と２５６＋１２８との間にある値は重み１２８の他のビットによりコード化され、ＭＳＢの値１へのスイッチングはＬ_max −Ｌ_max ／４の閾置以上の輝度の通過に対応し、３８３以上の輝度値のコーディングに対応する。選択回路はこの最上位ビットが１又はその他にスイッチするかどうかにより１０ＭＳＢ又は１０ＬＳＢを選択する。
【００３８】
このように９ビットビデオコーディングワードにトランスコードされたワードのＭＳＢの一つへのスイッチングのモニターは（副スキャンｂ９の代わりに）副スキャンｂ−１を達成する確率を顕著に改善する。
他の好ましい実施例は上記の過程を１９９７年４月２５日出願のフランス国特許出願（国際登録番号９７０５１６６）”ｐｒｏｃｅｄｅ ｅｔ ｄｉｓｐｏｓｉｔｉｆ ｄ’ａｄｒｅｓｓａｇｅ ｐｕｕｒ ｐａｎｎｅａｕ ａ ｐｌａｓｍａ ｂａｓｅ ｓｕｒ ｕｎｅ ｒｅｐｅｔｉｔｉｏｎ ｄｅ ｂｉｔｓ ｓｕｒ ｕｎｅ ｏｕ ｐｌｕｓｉｅｕｒｓ ｌｉｇｎｅｓ”（プラズマパネルアドレッシング処理と一以上のラインにビットを繰り返すことに基づく装置）に記載されているプラズマパネルのコーディングとスキャンモードに組み合わせることである。
【００３９】
以下のテキストはこの特許出願から引用したものである。
以下に説明する処理は「輪郭（コンターリング）」の影響を制限するために非常に効率的にコードのこの時間的な分布をなすような「自由な」副スキャンを可能にする。この処理は問題のビットに関してライン２ｎから２ｎ＋１の間の共通のアドレッシングをなすことによりライン２ｎ＋１上のライン２ｎからビットをコピーすることからなる。あるいは２つの対応するセルのこのビットの値に依存してライン２ｎと２ｎ＋１に対して、及び励起する又は励起しないことに対して問題のビットに対して同じアドレッシング時間を用いることからなる。
【００４０】
この関係に関しては：
Ｔ≧ｎ．Ｎ_l ．ｔ_ad
そのようなアドレッシングを実施することにより、即ちＮｌを減少することによりｎの値を増加することが可能である。項ｔａｄはハードウエアに関係する拘束である。
【００４１】
以下に例を示す。
５１２ラインを有し、各ラインに対して１０アドレッシングを有するパネルでは５１２０アドレッシングが１フレーム中に実行されなければならない。
ライン２ｎ、２ｎ＋１が特定のビットに関して共通にアドレスされる場合には：
５１２ｘ９＋（５１２／２）＝４８６４アドレッシング、即ち２５６少ないアドレッシングでよい。
【００４２】
この操作が第二のビットをコピーする間に第二の時間で繰り返される場合には：
５１２ｘ８＋（５１２／２）＝４６０８アドレッシング、即ち５１２少ないアドレッシングでよい。
故にこれはすべてのラインに対して特別なアドレッシングを加える可能性を許容する。
【００４３】
ライン２ｎからライン２ｎ＋１へ２ビットをコピーすることにより各ラインに１０ではなく１１のアドレッシングをなすことが可能である。外挿により２＊ｉビットをコピーすることはライン当たりｉ個のアドレッシングの節約となる。
１ラインから他へ１ビットコピーする原理はどのビットでもそのようになしうる。しかしながら１ビットコピーすることは統計的に見て５０％の場合に誤りを導く低い重みのビットでそれをなすことがより実際的である（ライン２ｎのビデオとライン２ｎ＋１のそれとの間に存在する相関が考慮される場合にはより少ない）。重みがより低いと引き起こされる誤りはより少ない。
【００４４】
応用例を以下に示す：
再び上記のコードを用いる：１ ２ ４ ８ １６ ３２ ３２ ３２ ６４６４
４つの下位ビット（１ ２ ４ ８）をコピーする場合には２つの特別なビットから利益を得る。これらのビットは以下のコードを用いてＭＳＢの重みを減少するよう用いられる：
１（２ｎ＝２ｎ＋１） ２（２ｎ＝２ｎ＋１） ４（２ｎ＝２ｎ＋１） ８（２ｎ＝２ｎ＋１） １６ ３２ ３２ ３２ ３２ ３２ ３２ ３２
故に６４の重みを２で割ることが可能であり、故に３２又はそれ以下の重みのみを得る。コンターリング現象は高い重みにわたるスイッチング中に発生する故にそれはこのようにして大幅に減少可能である。
【００４５】
上記の技術はビットをコピーするときにシステム的な誤差を導く。この技術を以下に説明するコード交代アドレッシングと組み合わせることによりこれらの誤差を最小化することが可能である。コンターリング及び輝度過剰問題はこの組合せを用いることにより同時により少なくすることが可能である。
交代（ｒｏｔａｔｉｎｇ）コードアドレッシングの基本的な理念はビデオをコーディングするのに必要なビット数（２５６レベルをコードするために８ビット）よりも多くのビット数（例えば１０ビット）をデジタルビデオ信号の２５６レベルをコード化するために２進表記法に基づくのではなく特別な表記法で用いる。これは２の羃乗のコードではコード化されるべき与えられた値に対してビットの単一の組合せのみしか得られないからである。これに対して連続する重みが公比２のこの等比数列に従わないコードを選択することが可能であり、これは１つの同じ値のコーディングに対して幾つかの組合せを許容する。
【００４６】
２の羃乗以外の重みを２進コーディングワードのビットに割り当てるコードの例は以下の値の列からなる：
１ ２ ４ ８ １４ ２４ ３３ ４１ ５６ ７２、
これらのすべての重み（２進コーディングワードの１から１０の値を配置することに対応する）の和はなお２５５である。
【００４７】
このコードに対して、例えば値１００は異なる仕方で記載されうる：
１００＝７２＋２４＋４
＝７２＋１４＋８＋４＋２
＝５６＋４１＋２＋１
＝５６＋３３＋８＋２＋１
＝５６＋２４＋１４＋４＋２
＝４１＋３３＋２４＋２
＝４１＋３３＋１４＋８＋４
これは同じ値に対して７つの異なるコードを与える。これら１０の副スキャンのアドレッシングはフレームの２０ｍｓにわたって広がる故に選択されたコードに依存して種々のコード間で公平に負荷を分配し、グレーレベルの１つの同じ値に対する同じラインの１から他の画素へコードを変化することを可能にする。
【００４８】
本発明の応用の目的であるビット反復アドレッシング処理は情報がライン２ｎからライン２ｎ＋１にコピーされる場合にＭＳＢの重みを分配するために特別なビットから利益を得ることを可能にする。特別なビットを必要とする交代コードアドレッシング処理は与えられたビデオ値に対する幾つかのコーディング可能性を提供する。
【００４９】
２つの処理の組合せはそれらのそれぞれの効率を改善可能であり、上記の欠点を非常に大幅に少なくする。斯くしてビットはシステム的にではなく、ビデオの内容の関数としてライン２ｎと２ｎ＋１との間でコピー可能である。コピーされたビットはこのコピーにより導入された誤りが最小になるような方法で選択される。
【００５０】
第一の例は以下のようになる。
最初に結果から始めると、即ち、ビデオをコードするために１２ビットが存在する。これらの１２ビットはライン２ｎと２ｎ＋１との間に共通の４ビットが存在しなければならないことを意味する。以下の１２ビットコードを考える：
１ ２ ４ ６ １０ １４ １８ ２４ ３２ ４０ ４８ ５６
これらの１２ビットから、４ビットがライン２ｎと２ｎ＋１に共通であるように、即ち、例えば：２４ １４ ６ ２のように選択される。
【００５１】
交代コードアドレッシングの原理は４つの選択されたビットに対して同じ状態を得るような方法でライン２ｎと２ｎ＋１をコーディングすることにある。
値３４がライン２ｎにコードされ、値５４がライン２ｎ＋１にコードされると仮定する。重み２４、１４、６、２を有する共通ビットの値は括弧内に与えられる。
【００５２】

４つの共通ビットが同一である種々のコーディング可能性は以下のようになる：

故にこの場合には適切な、即ち交代コードアドレッシングが誤差を導かないコードの対（ここでは３対）を探すことが可能である。
【００５３】
第二の例は値３４がライン２ｎに値３２がライン２ｎ＋１にコーディングされ、これを以下に示す。
種々のコーディング可能性は：

のようになる。
【００５４】
４つの共通ビットが同一になるコーディング可能性がないときに可能な組合せに最も近いコードの対を見つけることを目的とする。この場合は３３（００００）と３２（００００）の対が適合し、即ち１ＬＳＢの誤差がある。誤差はもはやシステム的ではなく、コピーされたビット数に比例する大きさであるが、２つのビデオレベルに依存し、２つの項の間の不一致が大きいほどそれは大きくなる。
【００５５】
この例で統計的に誤差なしで９０％以上の対がコード化されうる。残りの１０％に対してビデオのそれぞれのレベルの関数として誤差を最小化することが目的となる。
幾つかのコーディング可能性が存在するときに好ましい解決策は最大の１ビット（ｍｏｓｔ １ ｂｉｔ）を有するワード又はワードの対を選択し、これらのワードから高次（ｈｉｇｈ−ｏｒｄｅｒ）の１ビットが最小の重みを有し、一方で等しい場合にはより低い（次の）高次のビットを考えることにある。
【００５６】
この選択のおかげで：
−ドライバの負荷はビットの最大の数にわたり分配され、故に輝度過剰効果を減少する。
−ビットの高い重みへの切換は最小化され、故にコンターリング効果は減少する。
【００５７】
装置のハードウエア構成はまたラインドライバの負荷を分配するときにコーディング可能性からランダムに選択することに基づくのと比較してより簡単になる。
一のラインに対して値３４を、次のラインに対して値５４をコーディングすることに関する上記の例で、その対は：
１８＋１０＋４＋２ 及び ４８＋４＋２
が３つのコーディング可能性から選択される。
【００５８】
前記特許出願から引用した上記の説明は高い重みのビットがＬ_max ／２より小さな値を有するコーディングワードを用いることによりなされる。これらのコーディング処理の実施により最上位ビットの非転換の可能性を増加し、故に本発明でｂ−１と称したビットに関係する副スキャンを達成することが可能である。
特定の重みを有するビットのコーディングに対する２つの連続するラインの選択はなお多数のビットにわたるコーディングを許容する「自由な」副スキャンを可能にする。
【００５９】
ビット繰り返しアドレッシング処理又は交代コードアドレッシング処理と上記の発明による処理又は３つの処理との組合せは一方でコンターリングとハイライトの影響を減少し、輝度レベルのよりよい決定を通して画質を向上することにより本発明をより良くすることを可能にする。
本発明の応用はメモリを有するａ．ｃ．型又はメモリを有するｄ．ｃ．型の特にプラズマパネルであるハーフトーンの発生用の時間的変調の原理を用いるマトリックス制御表示装置に関する。
【図面の簡単な説明】
【図１】輝度の関数として目による輝度の差の知覚の曲線である。
【図２】環境輝度の２つの値に対する輝度の関数としてビデオをコーディングするために必要なビット数を決定する曲線である。
【図３】本発明を実施するための装置である。
【図４】時間スキャンダイアグラムの関数のラインである。
【図５】種々のスキャンの型に対する切換を示す図である。
【符号の説明】
３ プラズマパネル
４ ビデオ処理回路
５ メモリ
６ スキャン管理回路
７ 選択回路
８ ビデオメモリ
９、１０ 回路
ｂ０，ｂ１．．．ｂ６，ｂ−１ ８ビットカラム制御ワード
Ｅ 入力

Claims (16)

1. スキャンがカラム制御ワードの各ビットに関する副スキャンn個からなり、ビデオ信号のグレーレベル表示用のマトリックス表示器のセルをスキャンニングする方法であって、
   ビデオ信号はビデオコーディングワードを供給するための表示器の前記副スキャンの数よりも値ｐだけ大きなビット数でコード化され、当該方法は：
   ・画像の内容の推定を、ビデオコーディングワードの上位ｐビットのそれぞれが画像周期全体上で値１を取る回数を決定することにより行う段階を有し、
   ・前記のｐ個の回数が、ｐ個のあらかじめ決定された閾値のうちの対応する特定の閾値より大きいかそれと等しい場合には、ビデオコーディングワードの下位ｐビットはビデオコーディングワードに基づいてカラム制御ワードのコーディングをなす際に無視され、前記のｐ個の回数が、前記ｐ個の閾値のうちの対応する特定の閾値より小さい場合には、ビデオコーディングワードの上位ｐビットがこのコーディングに対して無視され、これらのビットに関する副スキャンは現在の画像周期に関しては下位ｐビットに関するグレーレベルの表示に割り当てられることを特徴とする方法。
2. 特定の閾値の少なくとも一つは値１であることを特徴とする請求項１記載の方法。
3. ｐの値は１であることを特徴とする請求項１記載の方法。
4. 副スキャンの数より大きなビット数での前記コーディングは、２進以外の記数法を用いることによりビデオ信号を表すことにより少なくとも実施されることを特徴とする請求項１記載の方法。
5. 副スキャンの数より大きなビット数での前記コーディングは、少なくとも一つの上位ビットの重みを少なくとも２ビットに分配することによりビデオコーディングワードにビデオ信号のトランスコーディングをなすことにより実施されることを特徴とする請求項１乃至４のうちのいずれか１項記載の方法。
6. 異なる複数のカラム制御ワードがビデオ信号の同一のグレーレベルのコーディング用に用いられることを特徴とする請求項４又は５記載の方法。
7. ２ラインの一つに関するカラム制御ワードの低位のビットに関する副スキャン中に、連続した２ラインを同時に選択することを特徴とする請求項１乃至６のうちいずれか１項記載の方法。
8. ビデオ信号は赤、緑、青成分からなることを特徴とする請求項１乃至７のうちいずれか１項記載の方法。
9. ビデオデータのコーディングは少なくともガンマ補正を含むことを特徴とする請求項８記載の方法。
10. 前記マトリックス制御表示器はプラズマパネルであることを特徴とする請求項１乃至９のうちいずれか１項記載の方法。
11. ビデオ信号を受信し、ビデオコーディングワードを表示器（３）に連結された選択回路（７）に供給するビデオ処理回路（４）と、該ビデオ処理回路（４）、選択回路（７）、ラインを選択するライン供給回路（１０）及びビデオ信号に対応する前記の供給されるカラム制御ワードに基づき表示器（３）のカラムを制御するカラム供給回路（９）に連結されたスキャン管理回路（６）とを有しており、ビデオ信号のグレーレベルを表示するために請求項１記載の方法を実行するよう適応された、マトリックス表示器をスキャンする装置。
12. 上位ｓビット又は下位ｓビットの転送は、ビデオメモリ（８）に連結されスキャン管理回路（６）により制御される選択回路（７）によりなされ、選択回路はビデオコーディングワードを受信し、ビデオメモリはカラム供給回路（９）にカラム制御ワードを送信することを特徴とする請求項１１記載の装置。
13. 上位ｓビット又は下位ｓビットの特定の順による転送は、処理回路（４）からビデオコーディングワードを受信し、カラム供給回路（９）にカラム制御ワードを送信するビデオメモリ（８）によってなされ、このメモリはスキャン管理回路（６）により制御されることを特徴とする請求項１１記載の装置。
14. 処理回路によりＭＳＢのそれぞれに対して考慮された切換の数は値１であることを特徴とする請求項１１乃至１３のうちいずれか１項記載の装置。
15. 処理回路はビデオ制御ワードを供給するようにビデオ信号のトランスコーディングをなすことを特徴とする請求項１１乃至１４のうちいずれか１項記載の装置。
16. マトリックス制御表示器はプラズマパネルであることを特徴とする請求項１１乃至１５のうちいずれか１項記載の装置。

Images