JP4461814B2

JP4461814B2 - Manufacturing method of multilayer ceramic electronic component

Info

Publication number: JP4461814B2
Application number: JP2004013619A
Authority: JP
Inventors: 辰哉水野; 淳司黒部; 充上田
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2004-01-21
Filing date: 2004-01-21
Publication date: 2010-05-12
Anticipated expiration: 2024-01-21
Also published as: JP2005209816A

Description

本発明は、積層セラミック電子部品の製造方法、特に、積層インダクタや積層インピーダンス素子や積層トランスや高周波線路デバイスなどの積層セラミック電子部品の製造方法に関する。 The present invention relates to a method for manufacturing a multilayer ceramic electronic component, and more particularly to a method for manufacturing a multilayer ceramic electronic component such as a multilayer inductor, a multilayer impedance element, a multilayer transformer, and a high-frequency line device.

一般に、積層インダクタなどの積層セラミック電子部品の製造は、多数の内部導体パターンをマザーのセラミックグリーンシートの表面に印刷する工程と、このマザーのセラミックグリーンシートを複数枚積層し、圧着させて未焼成のセラミック積層体ブロックを形成する工程と、セラミック積層体ブロックを内部導体パターンの配置に合わせてカットし、個々の積層セラミックチップを切り出すカット工程と、切り出された積層セラミックチップを焼成する工程と、焼成した積層セラミックチップに外部電極を形成する工程とを順次経て行われる。 In general, the manufacture of multilayer ceramic electronic components such as multilayer inductors involves the steps of printing a number of internal conductor patterns on the surface of the mother ceramic green sheet, and then laminating a plurality of ceramic green sheets of the mother and then crimping them to fire them. Forming the ceramic laminate block, cutting the ceramic laminate block in accordance with the arrangement of the internal conductor pattern, cutting the individual multilayer ceramic chips, firing the cut multilayer ceramic chips, A process of forming external electrodes on the fired multilayer ceramic chip is sequentially performed.

ところで、近年、積層セラミック電子部品の小型化に伴い、直流抵抗の低減のため、内部導体パターンを厚くしている。しかし、従来の製造方法では、セラミックグリーンシート上に内部導体パターンの厚みによる比較的大きい段差が生じる。そのため、セラミックグリーンシートを積層した後の本圧着において、内部導体パターンが大きく変形し、内部歪みが発生し、積層ずれが生じることがある。 By the way, in recent years, with the miniaturization of multilayer ceramic electronic components, the internal conductor pattern is made thicker in order to reduce DC resistance. However, in the conventional manufacturing method, a relatively large step is generated on the ceramic green sheet due to the thickness of the internal conductor pattern. Therefore, in the main pressure bonding after laminating the ceramic green sheets, the internal conductor pattern may be greatly deformed, internal distortion may occur, and laminating deviation may occur.

この段差の発生を解消する方法として、従来より、特許文献１に記載されている方法が知られている。この方法は、セラミックグリーンシート上に導電性ペーストで内部導体パターンを印刷した後、さらに、内部導体パターンに相応する部分を除いてセラミックペーストを印刷する方法である。これにより、内部導体パターン形成部とそれ以外の部分との高さがほぼ等しくなり、両者間の段差を少なくすることができる。 As a method for eliminating the generation of the step, a method described in Patent Document 1 has been known. In this method, after the internal conductor pattern is printed with a conductive paste on a ceramic green sheet, the ceramic paste is further printed except for portions corresponding to the internal conductor pattern. Thereby, the heights of the inner conductor pattern forming portion and the other portions are substantially equal, and the step between them can be reduced.

しかしながら、この方法は、セラミックグリーンシートの同一面にペーストを２回以上印刷するため、ペーストに含まれている溶剤によってセラミックグリーンシートが膨潤し、内部導体パターン同士がショートする心配がある。また、セラミックペースト、導電性ペーストの順で印刷する場合、セラミックペーストの印刷形状で導電性ペーストの印刷形状が変わり、積層セラミック電子部品の電気特性がばらつくこともあった。逆に、導電性ペースト、セラミックペーストの順で印刷する場合、内部導体パターン部分やビアホール部分にまでセラミックペーストが印刷されることがあり、そのために積層時におけるビアホールの層間接続が十分に行われない心配もあった。さらに、２回目の印刷は段差のある印刷のため、積層セラミック電子部品の小型化に伴い、印刷が困難になってきた。
特開２００１−１２６９５１号公報 However, since this method prints the paste twice or more on the same surface of the ceramic green sheet, there is a concern that the ceramic green sheet swells due to the solvent contained in the paste and the internal conductor patterns are short-circuited. Further, when printing in the order of ceramic paste and conductive paste, the printed shape of the conductive paste changes depending on the printed shape of the ceramic paste, and the electrical characteristics of the multilayer ceramic electronic component may vary. Conversely, when printing in the order of conductive paste and ceramic paste, the ceramic paste may be printed up to the internal conductor pattern part and via hole part, so that the interlayer connection of the via hole at the time of lamination is not sufficiently performed. I was worried. Further, since the second printing is a stepped printing, it has become difficult to reduce the size of the multilayer ceramic electronic component.
JP 2001-126951 A

そこで、本発明の目的は、セラミックグリーンシートの同一面に印刷を２回行うことなく、内部導体パターンによる段差を解消することができる積層セラミック電子部品の製造方法を提供することにある。 Therefore, an object of the present invention is to provide a method for manufacturing a multilayer ceramic electronic component that can eliminate a step due to an internal conductor pattern without performing printing twice on the same surface of a ceramic green sheet.

前記目的を達成するため、第１の発明に係る積層セラミック電子部品の製造方法は、
内部導体パターンが一方の面に形成された第１セラミックグリーンシートと、前記内部導体パターンの略反転パターン形状の段差解消用セラミックパターンが一方の面に形成された第２セラミックグリーンシートとを用意する第１工程と、
前記内部導体パターンが形成された面と前記段差解消用セラミックパターンが形成された面とが対向するように、前記第１セラミックグリーンシートと前記第２セラミックグリーンシートとを積層して積層体を形成する第２工程と、
前記積層体の一方の面に段差解消用セラミックパターンを形成する第３工程と、
内部導体パターンが一方の面に形成された別の第１セラミックグリーンシートを用意し、前記積層体に形成された段差解消用セラミックパターンと前記別の第１セラミックグリーンシートに形成された内部導体パターンが対向するように、前記積層体に対して前記別の第１セラミックグリーンシートを積層して積層体を形成する第４工程と、
を備えたことを特徴とする。 In order to achieve the above object, a method for producing a multilayer ceramic electronic component according to the first invention comprises:
Providing a first ceramic green sheet with an inner conductor pattern is formed on one surface, and said second ceramic green sheet substantially inverted pattern shape of the step eliminating ceramic pattern of internal conductor pattern is formed on one surface The first step;
Forming a laminate wherein such and the inner conductor pattern wherein eliminate steps ceramic pattern formed surface is formed face to face, by laminating the said first ceramic green sheet and the second ceramic green sheets A second step of
A third step of forming a step-resolving ceramic pattern on one surface of the laminate;
Another first ceramic green sheet having an inner conductor pattern formed on one surface is prepared, and the step eliminating ceramic pattern formed on the laminate and the inner conductor pattern formed on the other first ceramic green sheet A fourth step of laminating the other first ceramic green sheet on the laminate so as to form a laminate,
It is provided with.

以上の方法により、内部導体パターンや段差解消用セラミックパターンは平らな面に形成されるため、印刷性が向上し、特性が安定する。また、セラミックグリーンシートの同一面上にペーストを１回しか印刷しないため、ペーストに含まれている溶剤によってセラミックグリーンシートが膨潤しない。 By the above method, since the internal conductor pattern and the step eliminating ceramic pattern are formed on a flat surface, the printability is improved and the characteristics are stabilized. Moreover, since the paste is printed only once on the same surface of the ceramic green sheet, the ceramic green sheet does not swell due to the solvent contained in the paste.

また、第２の発明に係る積層セラミック電子部品の製造方法は、
内部導体パターンが一方の面に形成された第１セラミックグリーンシートと、前記内部導体パターンの略反転パターン形状の段差解消用セラミックパターンが一方の面に形成された第２セラミックグリーンシートとを用意する工程と、
前記第２セラミックグリーンシートに、内部導体パターンを形成する工程と段差解消用セラミックパターンを形成する工程とを複数回繰り返す工程と、
前記内部導体パターンが形成された面と前記段差解消用セラミックパターンが形成された面とが対向するように、前記第１セラミックグリーンシートと前記第２セラミックグリーンシートとを積層して積層体を形成する工程と、
を備えたことを特徴とする。
以上の方法により、厚みの厚い内部導体パターンが容易に得られる。 In addition, a method for manufacturing a multilayer ceramic electronic component according to the second invention includes:
A first ceramic green sheet having an inner conductor pattern formed on one surface and a second ceramic green sheet having a step-removal ceramic pattern having a substantially inverted pattern shape of the inner conductor pattern formed on one surface are prepared. Process,
A step of repeating the step of forming an internal conductor pattern and the step of forming a step-resolving ceramic pattern a plurality of times on the second ceramic green sheet;
The first ceramic green sheet and the second ceramic green sheet are laminated to form a laminate so that the surface on which the inner conductor pattern is formed and the surface on which the step eliminating ceramic pattern is opposed. And a process of
It is provided with.
By the above method, a thick internal conductor pattern can be easily obtained.

本発明によれば、内部導体パターンを形成するための導電性ペーストや、段差解消用セラミックパターンを形成するためのセラミックペーストを平らな面に印刷するので、印刷性が向上し、特性が安定した積層セラミック電子部品を得ることができる。さらに、セラミックグリーンシートの同一面上にペーストを１回しか印刷しないため、ペーストに含まれている溶剤によってセラミックグリーンシートが膨潤するのを防止できる。 According to the present invention, since the conductive paste for forming the internal conductor pattern and the ceramic paste for forming the step eliminating ceramic pattern are printed on a flat surface, the printability is improved and the characteristics are stabilized. A multilayer ceramic electronic component can be obtained. Furthermore, since the paste is printed only once on the same surface of the ceramic green sheet, the ceramic green sheet can be prevented from swelling by the solvent contained in the paste.

以下に、本発明に係る積層セラミック電子部品の製造方法の実施例について添付の図面を参照して説明する。 Embodiments of a method for manufacturing a multilayer ceramic electronic component according to the present invention will be described below with reference to the accompanying drawings.

［第１実施例、図１〜図１０］
図１に示すように、積層インピーダンス素子１は、コイル導体パターン１１，１２，１３，１４，１５およびビアホール２８をそれぞれ設けたセラミックグリーンシート２５と、段差解消用セラミックパターン２，３，４，５，６と、予め導体が設けられていない外層用セラミックグリーンシート２６などで構成されている。なお、剥離性のフィルム（キャリアフィルム）２１は、後述するように最終的には除去されるものであり、積層インピーダンス素子１を構成するものではない。 [First embodiment, FIGS. 1 to 10]
As shown in FIG. 1, the laminated impedance element 1 includes a ceramic green sheet 25 provided with coil conductor patterns 11, 12, 13, 14, 15 and via holes 28, and step-resolving ceramic patterns 2, 3, 4, 5. , 6 and the ceramic green sheet 26 for the outer layer which is not provided with a conductor in advance. The peelable film (carrier film) 21 is finally removed as will be described later, and does not constitute the laminated impedance element 1.

セラミックグリーンシート２５、２６は、以下のようにして製作される。酸化第二鉄（Ｆｅ₂Ｏ₃）４８．０ｍｏｌ％、酸化亜鉛（ＺｎＯ）２２．０ｍｏｌ％、酸化ニッケル（ＮｉＯ）２２．０ｍｏｌ％、酸化銅（ＣｕＯ）８．０ｍｏｌ％の比率で秤量したそれぞれの材料を原材料としてボールミルに投入し、１５時間湿式調合を行う。得られた混合物を乾燥してから粉砕し、得られた粉末を７５０℃で一時間仮焼する。得られた仮焼粉末をボールミルにて１５時間湿式粉砕した後、乾燥してから解砕し、フェライトセラミック粉末を得る。 The ceramic green sheets 25 and 26 are manufactured as follows. Ferric oxide (Fe ₂ O ₃ ) 48.0 mol%, zinc oxide (ZnO) 22.0 mol%, nickel oxide (NiO) 22.0 mol%, copper oxide (CuO) 8.0 mol% were weighed in proportions, respectively. The material is put into a ball mill as a raw material and wet blended for 15 hours. The obtained mixture is dried and pulverized, and the obtained powder is calcined at 750 ° C. for 1 hour. The obtained calcined powder is wet pulverized in a ball mill for 15 hours, dried and then crushed to obtain a ferrite ceramic powder.

このフェライトセラミック粉末に対して結合剤と可塑剤、湿潤材、分散剤を加えてボールミルで所望の時間混合を行い、その後、減圧により脱泡を行う。得られたセラミックスラリーをリップコータまたはマルチコータを用いて、剥離性のフィルム（キャリアフィルム）２１上に塗布し、乾燥させ、膜厚２５μｍのセラミックグリーンシート２５，２６を作製する。 A binder, a plasticizer, a wetting material, and a dispersing agent are added to the ferrite ceramic powder and mixed for a desired time by a ball mill, and then defoamed by reduced pressure. The obtained ceramic slurry is applied onto a peelable film (carrier film) 21 using a lip coater or a multi coater and dried to produce ceramic green sheets 25 and 26 having a film thickness of 25 μm.

所定のセラミックグリーンシート２５には、層間接続用ビアホール２８が設けられている。層間接続用ビアホール２８は、シート２５にレーザビームなどを用いて貫通孔を形成し、この貫通孔にＡｇ，Ｐｄ，Ｃｕ，Ａｕやこれらの合金などの導電ペーストを印刷塗布などの方法により充填することによって形成される。 A predetermined ceramic green sheet 25 is provided with an interlayer connection via hole 28. The interlayer connection via hole 28 is formed with a through hole in the sheet 25 using a laser beam or the like, and the through hole is filled with a conductive paste such as Ag, Pd, Cu, Au, or an alloy thereof by a method such as printing. Formed by.

セラミックグリーンシート２５上には、コイル導体パターン１１，１２，１３，１４，１５がそれぞれ導電性ペーストをスクリーン印刷法やフォトリソグラフィ法などの方法で塗布することにより形成される。これらの導体パターン１１〜１５は、Ａｇ，Ｐｄ，Ｃｕ，Ａｕやこれらの合金などからなり、その膜厚は３０μｍ程度である。なお、図１においては、コイル導体パターン１１〜１５は、セラミックグリーンシート２５の下面側に配置している。 On the ceramic green sheet 25, the coil conductor patterns 11, 12, 13, 14, and 15 are formed by applying a conductive paste by a method such as screen printing or photolithography. These conductor patterns 11 to 15 are made of Ag, Pd, Cu, Au, alloys thereof, or the like, and have a film thickness of about 30 μm. In FIG. 1, the coil conductor patterns 11 to 15 are arranged on the lower surface side of the ceramic green sheet 25.

段差解消用セラミックパターン２〜６は、以下のようにして製作される。酸化第二鉄（Ｆｅ₂Ｏ₃）４９．０ｍｏｌ％、酸化亜鉛（ＺｎＯ）２９．０ｍｏｌ％、酸化ニッケル（ＮｉＯ）１４．０ｍｏｌ％および酸化銅（ＣｕＯ）８．０ｍｏｌ％に、これら全体を１００ｗｔ％として、結合剤（アクリル樹脂）、チクソ剤（アクリルビーズ）、溶剤（テルピネオール）を６０ｗｔ％、可塑剤（ＤＯＰ）を添加する。次に、３本ロールで混練分散して、もしくは、１次調合時に高分散溶媒を用いて原料と分散剤を分散させ、２次調合時に結合剤、可塑剤、溶剤を添加混合した後、高分散溶媒を除去する。こうして得られたセラミックペーストを、剥離性のコーティングを施した透明の転写用剥離フィルム（キャリアフィルム）２１上にスクリーン印刷により、コイル導体パターン１１〜１５が形成されない領域に塗布し、加熱乾燥させることで段差解消用セラミックパターン２〜６が得られる。段差解消用セラミックパターン２〜６は、それぞれコイル導体パターン１１〜１５の略反転パターン形状を有している。なお、セラミックグリーンシート２５，２６や段差解消用セラミックパターン２〜６は、フェライトを主成分にした材料に限定されるものではなく、ガラスを主成分にした材料で作成したものであってもよい。 The step-resolving ceramic patterns 2 to 6 are manufactured as follows. Ferric oxide (Fe ₂ O ₃ ) 49.0 mol%, zinc oxide (ZnO) 29.0 mol%, nickel oxide (NiO) 14.0 mol% and copper oxide (CuO) 8.0 mol%, As a percentage, a binder (acrylic resin), a thixotropic agent (acrylic beads), a solvent (terpineol) 60 wt%, and a plasticizer (DOP) are added. Next, it is kneaded and dispersed with three rolls, or the raw material and the dispersant are dispersed using a high dispersion solvent at the time of the primary preparation, and the binder, plasticizer and solvent are added and mixed at the time of the secondary preparation. Remove the dispersion solvent. The ceramic paste thus obtained is applied by screen printing onto a transparent transfer release film (carrier film) 21 having a peelable coating applied to areas where the coil conductor patterns 11 to 15 are not formed and dried by heating. Thus, ceramic patterns 2 to 6 for level difference elimination are obtained. The step eliminating ceramic patterns 2 to 6 have substantially inverted pattern shapes of the coil conductor patterns 11 to 15, respectively. In addition, the ceramic green sheets 25 and 26 and the ceramic patterns 2 to 6 for eliminating the step are not limited to materials having ferrite as a main component, but may be made of a material having glass as a main component. .

複数のコイル導体パターン１１〜１５は、セラミックグリーンシート２５に設けた層間接続用ビアホール２８を介して電気的に直列に接続され、螺旋状コイルＬを形成する。コイルＬのコイル軸はシート２１，２６の積み重ね方向に対して平行である。コイル導体パターン１１の引出し部１１ａはシート２５の右辺に露出し、コイル導体パターン１５の引出し部１５ａはシート２５の左辺に露出している。 The plurality of coil conductor patterns 11 to 15 are electrically connected in series via an interlayer connection via hole 28 provided in the ceramic green sheet 25 to form a spiral coil L. The coil axis of the coil L is parallel to the stacking direction of the sheets 21 and 26. The lead portion 11 a of the coil conductor pattern 11 is exposed on the right side of the sheet 25, and the lead portion 15 a of the coil conductor pattern 15 is exposed on the left side of the sheet 25.

これら段差解消用セラミックパターン２〜６とコイル導体パターン１１〜１５とセラミックグリーンシート２５，２６は図１に示すように積み重ねられた後、一体的に焼成されて図２に示すような直方体形状を有するセラミック積層体３０とされる。セラミック積層体３０の左右の端面には入出力外部電極３１，３２が形成され、螺旋状コイルＬの両端部はこの入出力外部電極３１，３２に電気的に接続されている。 These step-resolving ceramic patterns 2 to 6, coil conductor patterns 11 to 15, and ceramic green sheets 25 and 26 are stacked as shown in FIG. 1 and then fired integrally to form a rectangular parallelepiped shape as shown in FIG. The ceramic laminate 30 is provided. Input / output external electrodes 31 and 32 are formed on the left and right end faces of the ceramic laminate 30, and both ends of the spiral coil L are electrically connected to the input / output external electrodes 31 and 32.

次に、以上の構成からなる積層インピーダンス素子１の製造方法について図３〜図１０を参照しながら説明する。なお、図３〜図１０には１個のセラミック積層体しか表示していないが、実際には、多数のセラミック積層体が集合したマザーセラミック積層体ブロックを形成した後に、このマザーセラミック積層体ブロックをコイル用導体１１〜１５の配置に合わせてカットし、個々のセラミック積層体を切り出している。 Next, a method for manufacturing the laminated impedance element 1 having the above configuration will be described with reference to FIGS. Although only one ceramic laminate is shown in FIGS. 3 to 10, this mother ceramic laminate block is actually formed after forming a mother ceramic laminate block in which many ceramic laminates are assembled. Are cut according to the arrangement of the coil conductors 11 to 15 to cut out individual ceramic laminates.

まず、図３に示すように、外層用セラミックグリーンシート２６を複数枚積層した後、圧着してマザーセラミック外層ブロック２６Ａとする。次に、マザーセラミック外層ブロック２６Ａ上に、キャリアフィルム２１を上にして段差解消用セラミックパターン２を載せ、位置合わせを行う。そして、プレス機で圧着することにより、図４に示すように、凹部２ａを有する段差解消用セラミックパターン２をマザーセラミック外層ブロック２６Ａ上に転写する。この後、キャリアフィルム２１を剥離する。 First, as shown in FIG. 3, a plurality of outer layer ceramic green sheets 26 are stacked and then pressed to form a mother ceramic outer layer block 26A. Next, the step-resolving ceramic pattern 2 is placed on the mother ceramic outer layer block 26A with the carrier film 21 facing upward, and alignment is performed. Then, by pressing with a press machine, as shown in FIG. 4, the step eliminating ceramic pattern 2 having the recess 2a is transferred onto the mother ceramic outer layer block 26A. Thereafter, the carrier film 21 is peeled off.

次に、図５に示すように、マザーセラミック外層ブロック２６Ａ上に、キャリアフィルム２１を上にしてコイル導体パターン１１とセラミックグリーンシート２５を載せ、コイル導体パターン１１が段差解消用セラミックパターン２の凹部２ａに填るように、位置合わせを行う。このとき、段差解消用セラミックパターン２の凹部２ａは、コイル導体パターン１１と略同一形状であるが、その大きさはコイル導体パターン１１と等しいか、あるいはコイル導体パターン１１より若干大きく設計されている。そして、プレス機で圧着することにより、図６に示すように、コイル導体パターン１１とセラミックグリーンシート２５をマザーセラミック外層ブロック２６Ａに転写する。この後、キャリアフィルム２１を剥離する。 Next, as shown in FIG. 5, the coil conductor pattern 11 and the ceramic green sheet 25 are placed on the mother ceramic outer layer block 26 A with the carrier film 21 facing upward, and the coil conductor pattern 11 is a recess of the ceramic pattern 2 for level difference elimination. Positioning is performed so as to fill 2a. At this time, the recess 2a of the step eliminating ceramic pattern 2 has substantially the same shape as the coil conductor pattern 11, but the size thereof is the same as or slightly larger than the coil conductor pattern 11. . Then, the coil conductor pattern 11 and the ceramic green sheet 25 are transferred to the mother ceramic outer layer block 26A as shown in FIG. Thereafter, the carrier film 21 is peeled off.

次に、図７に示すように、マザーセラミック外層ブロック２６Ａ上に、キャリアフィルム２１を上にして段差解消用セラミックパターン３を載せ、位置合わせを行う。そして、プレス機で圧着することにより、図８に示すように、凹部３ａを有する段差解消用セラミックパターン３をマザーセラミック外層ブロック２６Ａ上に転写する。この後、キャリアフィルム２１を剥離する。 Next, as shown in FIG. 7, the step eliminating ceramic pattern 3 is placed on the mother ceramic outer layer block 26A with the carrier film 21 facing upward, and alignment is performed. Then, by pressing with a press machine, as shown in FIG. 8, the step-resolving ceramic pattern 3 having the recesses 3a is transferred onto the mother ceramic outer layer block 26A. Thereafter, the carrier film 21 is peeled off.

次に、図９に示すように、マザーセラミック外層ブロック２６Ａ上に、キャリアフィルム２１を上にしてコイル導体パターン１２とセラミックグリーンシート２５を載せ、コイル導体パターン１２が段差解消用セラミックパターン３の凹部３ａに填るようにして、位置合わせを行う。そして、プレス機で圧着することにより、図１０に示すように、コイル導体パターン１２とセラミックグリーンシート２５をマザーセラミック外層ブロック２６Ａに転写する。この後、キャリアフィルム２１を剥離する。コイル導体パターン１２の端部は、段差解消用セラミックパターン３の凹部３ａから露出している層間接続用ビアホール２８を介して、コイル導体パターン１１の端部に電気的に接続されている。 Next, as shown in FIG. 9, the coil conductor pattern 12 and the ceramic green sheet 25 are placed on the mother ceramic outer layer block 26 A with the carrier film 21 facing upward, and the coil conductor pattern 12 is a concave portion of the ceramic pattern 3 for level difference elimination. Positioning is performed so as to fill 3a. Then, the coil conductor pattern 12 and the ceramic green sheet 25 are transferred to the mother ceramic outer layer block 26A as shown in FIG. Thereafter, the carrier film 21 is peeled off. The end portion of the coil conductor pattern 12 is electrically connected to the end portion of the coil conductor pattern 11 through the interlayer connection via hole 28 exposed from the concave portion 3a of the step eliminating ceramic pattern 3.

こうして、段差解消用セラミックパターン２〜６とコイル導体パターン１１〜１５とセラミックグリーンシート２５の転写を繰り返し、さらに、この上に外層用セラミックグリーンシート２６を複数枚積層し、マザーセラミック積層体ブロックとする。次に、このマザーセラミック積層体ブロックを、温度が７０℃で、圧力が１．０ｔ／ｃｍ²の条件で本圧着する。この後、コイル導体パターン１１〜１５の配置に合わせてカットする。 In this way, the transfer of the step-resolving ceramic patterns 2 to 6, the coil conductor patterns 11 to 15 and the ceramic green sheet 25 is repeated, and a plurality of outer-layer ceramic green sheets 26 are laminated on the mother ceramic laminate block. To do. Next, the mother ceramic laminate block is subjected to main pressure bonding under the conditions of a temperature of 70 ° C. and a pressure of 1.0 t / cm ² . Then, it cuts according to arrangement | positioning of the coil conductor patterns 11-15.

マザーセラミック積層体ブロックから切り出された個々のセラミック積層体３０は焼成された後、左右の端面に入出力外部電極３１，３２が形成される。入出力外部電極３１，３２は塗布焼付け、スパッタリング、あるいは蒸着などの方法により形成される。 After the individual ceramic laminates 30 cut out from the mother ceramic laminate block are fired, input / output external electrodes 31 and 32 are formed on the left and right end faces. The input / output external electrodes 31 and 32 are formed by a method such as coating baking, sputtering, or vapor deposition.

以上の方法によれば、段差解消用セラミックパターン２〜６にコイル導体パターン１１〜１５に相応する凹部２ａ〜６ａを形成し、この凹部２ａ〜６ａに段差解消用セラミックパターン２〜６と同等の厚さのコイル導体パターン１１〜１５を填め込むように転写している。従って、コイル導体パターン１１〜１５形成部とそれ以外の部分との高さがほぼ等しくなり、両者間の段差を少なくすることができる。そのため、セラミックグリーンシート２５，２６を積層した後の本圧着において、コイル導体パターン１１〜１５が殆ど変形せず、内部歪みや積層ずれも発生しにくくなる。 According to the above method, the recessed portions 2a to 6a corresponding to the coil conductor patterns 11 to 15 are formed in the step eliminating ceramic patterns 2 to 6, and the recessed portions 2a to 6a are equivalent to the step eliminating ceramic patterns 2 to 6. The coil conductor patterns 11 to 15 having a thickness are transferred so as to be inserted. Accordingly, the heights of the coil conductor pattern 11-15 forming portions and the other portions are substantially equal, and the step between them can be reduced. Therefore, in the main pressure bonding after the ceramic green sheets 25 and 26 are laminated, the coil conductor patterns 11 to 15 are hardly deformed, and internal distortion and misalignment are hardly generated.

さらに、コイル導体パターン１１〜１５を形成するための導電性ペーストや、段差解消用セラミックパターン２〜６を形成するためのセラミックペーストを、それぞれ平らなセラミックグリーンシート２５の面や、キャリアフィルム２１の面に印刷するので、印刷性が向上し、特性が安定した積層インピーダンス素子１を得ることができる。しかも、セラミックグリーンシート２５の同一面上にペーストを１回しか印刷しないため、ペーストに含まれている溶剤によってセラミックグリーンシート２５が膨潤するのを防止できる。 Further, the conductive paste for forming the coil conductor patterns 11 to 15 and the ceramic paste for forming the step-removing ceramic patterns 2 to 6 are applied to the surface of the flat ceramic green sheet 25 and the carrier film 21, respectively. Since printing is performed on the surface, it is possible to obtain the laminated impedance element 1 with improved printability and stable characteristics. Moreover, since the paste is printed only once on the same surface of the ceramic green sheet 25, the ceramic green sheet 25 can be prevented from swelling due to the solvent contained in the paste.

また、本第１実施例は、マザーセラミック外層ブロック２６Ａ上に段差解消用セラミックパターン２〜６を形成した後に、順次、コイル導体パターン１１〜１５を段差解消用セラミックパターン２〜６の凹部２ａ〜６ａに填め込むように転写する。従って、転写時の圧力がコイル導体パターン１１〜１５だけに加わるのを防止し、コイル導体パターン１１〜１５のグリーン密度が高くなることを抑止する。コイル導体パターン１１〜１５のグリーン密度が高いと、最終収縮率が小さくなる。セラミックグリーンシート２５や段差解消用セラミックパターン２〜６がフェライト材料からなるとき、コイル導体パターン１１〜１５の最終収縮率が小さいと、セラミックグリーンシート２５や段差解消用セラミックパターン２〜６とコイル導体パターン１１〜１５とが密着するため、応力が発生して積層インピーダンス素子１の電気特性が劣化する。 Further, in the first embodiment, after the step-removing ceramic patterns 2 to 6 are formed on the mother ceramic outer layer block 26A, the coil conductor patterns 11 to 15 are sequentially replaced with the recesses 2a to 2 of the step-removing ceramic patterns 2 to 6, respectively. Transfer to fit in 6a. Therefore, the pressure at the time of transfer is prevented from being applied only to the coil conductor patterns 11 to 15, and the green density of the coil conductor patterns 11 to 15 is prevented from being increased. When the green density of the coil conductor patterns 11 to 15 is high, the final shrinkage rate is small. When the ceramic green sheet 25 and the step-removing ceramic patterns 2 to 6 are made of a ferrite material, if the final contraction rate of the coil conductor patterns 11 to 15 is small, the ceramic green sheet 25 and the step-removing ceramic patterns 2 to 6 and the coil conductor Since the patterns 11 to 15 are in close contact with each other, stress is generated and the electrical characteristics of the laminated impedance element 1 are deteriorated.

ここで、本第１実施例の積層インピーダンス素子１を作成し、評価した結果を表１に示す。なお、表１には、比較のために作成した比較例１〜３の積層インピーダンス素子の評価結果も併せて記載している。 Here, Table 1 shows the results of creating and evaluating the laminated impedance element 1 of the first example. Table 1 also shows the evaluation results of the laminated impedance elements of Comparative Examples 1 to 3 created for comparison.

比較例１の積層インピーダンス素子は、段差解消用セラミックパターンを形成することなく、単にコイル導体パターンを形成したセラミックグリーンシートを積み重ねて圧着することにより作成したものである。 The laminated impedance element of Comparative Example 1 was created by simply stacking and pressing the ceramic green sheets on which the coil conductor patterns were formed without forming the step-resolving ceramic pattern.

比較例２の積層インピーダンス素子は、セラミックグリーンシート上に、コイル導体パターンと段差解消用セラミックパターンの両方をスクリーン印刷してコイル用導体パターンの段差を少なくした後、このセラミックグリーンシートを積み重ねて圧着することにより作成したものである。 In the multilayer impedance element of Comparative Example 2, the ceramic green sheets are stacked on the ceramic green sheet by screen printing both the coil conductor pattern and the step eliminating ceramic pattern to reduce the step of the coil conductor pattern, and then the ceramic green sheets are stacked and crimped. It was created by doing.

比較例３の積層インピーダンス素子は、以下のようにして作成されたものである。コイル導体パターンを形成した転写用剥離フィルム（キャリアフィルム）と、段差解消用セラミックパターンを形成したセラミックグリーンシートを用意する。外層用セラミックグリーンシートを複数枚積層した後、圧着してマザーセラミック外層ブロックとする。次に、マザーセラミック外層ブロック上に、転写用剥離フィルムを上にしてコイル導体パターンを載せ、位置合わせを行う。そして、プレス機で圧着することにより、コイル導体パターンをマザーセラミック外層ブロック上に転写する。この後、転写用剥離フィルムを剥離する。次に、マザーセラミック外層ブロック上に、段差解消用セラミックパターンを形成したセラミックグリーンシートを積み重ねて位置合わせを行った後、プレス機で圧着する。以降、コイル導体パターンの転写工程と段差解消用セラミックパターンを形成したセラミックグリーンシートの圧着工程を繰り返す。 The laminated impedance element of Comparative Example 3 is produced as follows. A release film for transfer (carrier film) on which a coil conductor pattern is formed and a ceramic green sheet on which a step-removing ceramic pattern is formed are prepared. After laminating a plurality of ceramic green sheets for the outer layer, they are pressed to form a mother ceramic outer layer block. Next, the coil conductor pattern is placed on the mother ceramic outer layer block with the transfer release film facing upward, and alignment is performed. Then, the coil conductor pattern is transferred onto the mother ceramic outer layer block by pressure bonding with a press. Thereafter, the transfer release film is peeled off. Next, the ceramic green sheets on which the step-removing ceramic pattern is formed are stacked on the mother ceramic outer layer block, aligned, and then pressed with a press. Thereafter, the transfer process of the coil conductor pattern and the crimping process of the ceramic green sheet on which the step eliminating ceramic pattern is formed are repeated.

表１より、本第１実施例の積層インピーダンス素子１は、内部歪みや積層ずれがなく、特性が安定していることが認められる。 From Table 1, it can be seen that the multilayer impedance element 1 of the first example has no internal distortion or misalignment and has stable characteristics.

これに対して、比較例１の積層インピーダンス素子は、セラミックグリーンシート上にコイル導体パターンの厚みによる比較的大きい段差が生じ、セラミックグリーンシートを積層した後の本圧着において、コイル導体パターンが大きく変形し、内部歪みや積層ずれが発生する。そのため、特性のバラツキが大きくなり、圧着不良や層間剥離などの構造欠陥が発生している。 On the other hand, in the laminated impedance element of Comparative Example 1, a relatively large step occurs due to the thickness of the coil conductor pattern on the ceramic green sheet, and the coil conductor pattern is greatly deformed in the main pressure bonding after the ceramic green sheet is laminated. As a result, internal distortion and misalignment occur. For this reason, the variation in characteristics is increased, and structural defects such as poor crimping and delamination occur.

また、比較例２の積層インピーダンス素子は、セラミックグリーンシートの同一面にペーストを２回以上印刷するため、ペーストに含まれている溶剤によってセラミックグリーンシートが膨潤し、コイル導体パターン同士がショートする心配がある。また、段差解消用セラミックペースト、コイル導体用導電性ペーストの順で印刷する場合、段差解消用セラミックペーストの印刷形状でコイル導体用導電性ペーストの印刷形状が変わり、積層インピーダンス素子の電気特性がばらつく。逆に、コイル導体用導電性ペースト、段差解消用セラミックペーストの順で印刷する場合、コイル導体パターン部分やビアホール部分にまで印刷され、そのために積層時におけるビアホールの層間接続が十分に行われない心配もある。さらに、２回目の印刷は段差のある印刷のため、積層インピーダンス素子の小型化に伴い、印刷が困難になってきた。 In addition, since the laminated impedance element of Comparative Example 2 prints the paste twice or more on the same surface of the ceramic green sheet, the ceramic green sheet is swollen by the solvent contained in the paste, and the coil conductor patterns may be short-circuited. There is. In addition, when printing in order of the ceramic paste for level difference and the conductive paste for coil conductor, the printed shape of the conductive paste for level difference changes depending on the printed shape of the ceramic paste for level difference, and the electrical characteristics of the laminated impedance element vary. . On the other hand, when printing in order of the conductive paste for coil conductors and ceramic paste for level difference elimination, the coil conductor pattern part and via hole part are printed, so there is a concern that the interlayer connection of the via hole at the time of lamination is not sufficiently performed. There is also. Further, since the second printing is a stepped printing, it has become difficult to reduce the size of the laminated impedance element.

さらに、比較例３の積層インピーダンス素子は、コイル導体パターンをマザーセラミック外層ブロック上に転写する際に、転写時の圧力がコイル導体パターンに特に強く加わるので、コイル導体パターンのグリーン密度が高くなる。コイル導体パターンのグリーン密度が高いと、最終収縮率が小さくなる。セラミックグリーンシートや段差解消用セラミックパターンがフェライト材料からなるとき、コイル導体パターンの最終収縮率が小さいと、セラミックグリーンシートや段差解消用セラミックパターンとコイル導体パターンとが密着するため、応力が発生して積層インピーダンス素子の電気特性が劣化する。 Furthermore, in the laminated impedance element of Comparative Example 3, when the coil conductor pattern is transferred onto the mother ceramic outer layer block, the transfer pressure is particularly strongly applied to the coil conductor pattern, so that the green density of the coil conductor pattern is increased. When the green density of the coil conductor pattern is high, the final shrinkage rate becomes small. When the ceramic green sheet or the step-removing ceramic pattern is made of a ferrite material, if the final shrinkage of the coil conductor pattern is small, the ceramic green sheet or the step-removing ceramic pattern and the coil conductor pattern are in close contact with each other, causing stress. As a result, the electrical characteristics of the laminated impedance element deteriorate.

［第２実施例、図１１〜図２７］
第２実施例は、直流抵抗値の小さい積層インピーダンス素子の製造方法について説明する。図１１に示すように、積層インピーダンス素子４１は、コイル導体パターン１１，１２，１３，１４，１５と、ビアホール２８と、セラミックグリーンシート２５と、段差解消用セラミックパターン２，３，４，５，６と、予め導体が設けられていない外層用セラミックグリーンシート２６などで構成されている。なお、図１１において、コイル導体パターン１３，１４と段差解消用セラミックパターン４，５は図示されていない。また、剥離性のフィルム（キャリアフィルム）２１は、後述するように最終的には除去されるものであり、積層インピーダンス素子４１を構成するものではない。 [Second Embodiment, FIGS. 11 to 27]
In the second embodiment, a method for manufacturing a laminated impedance element having a small DC resistance value will be described. As shown in FIG. 11, the laminated impedance element 41 includes coil conductor patterns 11, 12, 13, 14, 15, a via hole 28, a ceramic green sheet 25, and step-resolving ceramic patterns 2, 3, 4, 5, 5. 6 and a ceramic green sheet for outer layer 26 in which a conductor is not provided in advance. In FIG. 11, the coil conductor patterns 13 and 14 and the step eliminating ceramic patterns 4 and 5 are not shown. Further, the peelable film (carrier film) 21 is finally removed as described later, and does not constitute the laminated impedance element 41.

コイル導体パターン１１，１２，１３，１４，１５およびビアホール２８をそれぞれ設けたセラミックグリーンシート２５と、段差解消用セラミックパターン２，３，４，５，６と、予め導体が設けられていない外層用セラミックグリーンシート２６は、前記第１実施例で説明した方法と同様の方法で作成されるので、その詳細な説明は省略する。 Ceramic green sheet 25 provided with coil conductor patterns 11, 12, 13, 14, 15 and via holes 28, step-resolving ceramic patterns 2, 3, 4, 5, 6 and for outer layers not previously provided with conductors Since the ceramic green sheet 26 is produced by the same method as described in the first embodiment, detailed description thereof is omitted.

剥離性のコーティングを施した透明の転写用剥離フィルム（キャリアフィルム）２１上には、コイル導体パターン１１，１２，１３，１４，１５がそれぞれ導電性ペーストをスクリーン印刷法やフォトリソグラフィ法などの方法で塗布することにより形成される。これらの導体パターン１１〜１５は、Ａｇ，Ｐｄ，Ｃｕ，Ａｕやこれらの合金などからなり、その膜厚は３０μｍ程度である。なお、図１１においては、コイル導体パターン１１〜１５は、転写用剥離フィルム（キャリアフィルム）２１の下面側に配置している。 On the transparent transfer release film (carrier film) 21 to which the peelable coating is applied, the coil conductor patterns 11, 12, 13, 14, and 15 are each made of a conductive paste by a screen printing method or a photolithography method. It is formed by applying with. These conductor patterns 11 to 15 are made of Ag, Pd, Cu, Au, alloys thereof, or the like, and have a film thickness of about 30 μm. In FIG. 11, the coil conductor patterns 11 to 15 are disposed on the lower surface side of the transfer release film (carrier film) 21.

それぞれ三つのコイル導体パターン１１，１２，１３，１４，１５は重ね合わせられてコイル用導体１１Ａ，１２Ａ，１３Ａ，１４Ａ，１５Ａとされる。コイル用導体１１Ａ，１２Ａ，１３Ａ，１４Ａ，１５Ａは、セラミックグリーンシート２５に設けた層間接続用ビアホール２８を介して電気的に直列に接続され、螺旋状コイルＬを形成する。コイルＬのコイル軸はシート２５，２６の積み重ね方向に対して平行である。コイル用導体１１Ａ〜１５Ａはそれぞれ、三層構造で厚みが厚いので、コイル用導体１１Ａ〜１５Ａの断面積が大きく、直流抵抗値が低い。 Three coil conductor patterns 11, 12, 13, 14, and 15 are superposed to form coil conductors 11A, 12A, 13A, 14A, and 15A, respectively. The coil conductors 11 A, 12 A, 13 A, 14 A, 15 A are electrically connected in series via interlayer connection via holes 28 provided in the ceramic green sheet 25 to form a helical coil L. The coil axis of the coil L is parallel to the stacking direction of the sheets 25 and 26. Since each of the coil conductors 11A to 15A has a three-layer structure and is thick, the coil conductors 11A to 15A have a large cross-sectional area and a low DC resistance value.

これら段差解消用セラミックパターン２〜６とコイル導体パターン１１〜１５とセラミックグリーンシート２５，２６は図１１に示すように積み重ねられた後、一体的に焼成されて前記第１実施例の図２に示すような直方体形状を有するセラミック積層体３０とされる。セラミック積層体３０の左右の端面には入出力外部電極３１，３２が形成され、螺旋状コイルＬの両端部はこの入出力外部電極３１，３２に電気的に接続されている。 These step-resolving ceramic patterns 2 to 6, the coil conductor patterns 11 to 15, and the ceramic green sheets 25 and 26 are stacked as shown in FIG. 11 and then fired integrally to form FIG. 2 of the first embodiment. The ceramic laminate 30 has a rectangular parallelepiped shape as shown. Input / output external electrodes 31 and 32 are formed on the left and right end faces of the ceramic laminate 30, and both ends of the spiral coil L are electrically connected to the input / output external electrodes 31 and 32.

次に、以上の構成からなる積層インピーダンス素子４１の製造方法について図１２〜図２７を参照しながら説明する。なお、図１２〜図２７には１個のセラミック積層体しか表示していないが、実際には、多数のセラミック積層体が集合したマザーセラミック積層体ブロックを形成した後に、このマザーセラミック積層体ブロックをコイル用導体１１〜１５の配置に合わせてカットし、個々のセラミック積層体を切り出している。 Next, a method for manufacturing the laminated impedance element 41 having the above configuration will be described with reference to FIGS. Although only one ceramic laminate is shown in FIGS. 12 to 27, this mother ceramic laminate block is actually formed after forming a mother ceramic laminate block in which a large number of ceramic laminates are assembled. Are cut according to the arrangement of the coil conductors 11 to 15 to cut out individual ceramic laminates.

まず、図１２に示すように、外層用セラミックグリーンシート２６を複数枚積層した後、圧着してマザーセラミック外層ブロック２６Ａとする。次に、マザーセラミック外層ブロック２６Ａ上に、キャリアフィルム２１を上にして段差解消用セラミックパターン２を載せ、位置合わせを行う。そして、プレス機で圧着することにより、図１３に示すように、凹部２ａを有する段差解消用セラミックパターン２をマザーセラミック外層ブロック２６Ａ上に転写する。この後、キャリアフィルム２１を剥離する。 First, as shown in FIG. 12, a plurality of outer layer ceramic green sheets 26 are stacked and then pressed to form a mother ceramic outer layer block 26A. Next, the step-resolving ceramic pattern 2 is placed on the mother ceramic outer layer block 26A with the carrier film 21 facing upward, and alignment is performed. Then, by pressing with a press machine, as shown in FIG. 13, the step-resolving ceramic pattern 2 having the recesses 2a is transferred onto the mother ceramic outer layer block 26A. Thereafter, the carrier film 21 is peeled off.

次に、図１４に示すように、マザーセラミック外層ブロック２６Ａ上に、キャリアフィルム２１を上にしてコイル導体パターン１１を載せ、コイル導体パターン１１が段差解消用セラミックパターン２の凹部２ａに填るように、位置合わせを行う。このとき、段差解消用セラミックパターン２の凹部２ａは、コイル導体パターン１１と略同一形状であるが、その大きさはコイル導体パターン１１と等しいか、あるいはコイル導体パターン１１より若干大きく設計されている。そして、プレス機で圧着することにより、図１５に示すように、コイル導体パターン１１をマザーセラミック外層ブロック２６Ａに転写する。この後、キャリアフィルム２１を剥離する。 Next, as shown in FIG. 14, the coil conductor pattern 11 is placed on the mother ceramic outer layer block 26 A with the carrier film 21 facing up so that the coil conductor pattern 11 fills the recess 2 a of the step-removal ceramic pattern 2. Next, perform alignment. At this time, the recess 2a of the step eliminating ceramic pattern 2 has substantially the same shape as the coil conductor pattern 11, but the size thereof is designed to be equal to or slightly larger than the coil conductor pattern 11. . Then, the coil conductor pattern 11 is transferred to the mother ceramic outer layer block 26A as shown in FIG. Thereafter, the carrier film 21 is peeled off.

さらに、図１６に示すように、マザーセラミック外層ブロック２６Ａ上に、キャリアフィルム２１を上にして段差解消用セラミックパターン２を載せ、位置合わせを行う。そして、プレス機で圧着することにより、図１７に示すように、凹部２ａを有する段差解消用セラミックパターン２をマザーセラミック外層ブロック２６Ａ上に転写する。この後、キャリアフィルム２１を剥離する。 Further, as shown in FIG. 16, the step eliminating ceramic pattern 2 is placed on the mother ceramic outer layer block 26 A with the carrier film 21 facing upward, and alignment is performed. Then, by pressing with a press machine, as shown in FIG. 17, the step eliminating ceramic pattern 2 having the recess 2a is transferred onto the mother ceramic outer layer block 26A. Thereafter, the carrier film 21 is peeled off.

次に、図１８に示すように、マザーセラミック外層ブロック２６Ａ上に、キャリアフィルム２１を上にしてコイル導体パターン１１を載せ、コイル導体パターン１１が段差解消用セラミックパターン２の凹部２ａに填るように、位置合わせを行う。そして、プレス機で圧着することにより、図１９に示すように、コイル導体パターン１１をマザーセラミック外層ブロック２６Ａに転写する。この後、キャリアフィルム２１を剥離する。 Next, as shown in FIG. 18, the coil conductor pattern 11 is placed on the mother ceramic outer layer block 26 A with the carrier film 21 facing up so that the coil conductor pattern 11 fills the recess 2 a of the step-removing ceramic pattern 2. Next, perform alignment. Then, the coil conductor pattern 11 is transferred to the mother ceramic outer layer block 26A as shown in FIG. Thereafter, the carrier film 21 is peeled off.

さらに、図２０に示すように、マザーセラミック外層ブロック２６Ａ上に、キャリアフィルム２１を上にして段差解消用セラミックパターン２を載せ、位置合わせを行う。そして、プレス機で圧着することにより、図２１に示すように、凹部２ａを有する段差解消用セラミックパターン２をマザーセラミック外層ブロック２６Ａ上に転写する。この後、キャリアフィルム２１を剥離する。 Further, as shown in FIG. 20, the step-resolving ceramic pattern 2 is placed on the mother ceramic outer layer block 26 A with the carrier film 21 facing upward, and alignment is performed. Then, by pressing with a press machine, as shown in FIG. 21, the step eliminating ceramic pattern 2 having the recess 2a is transferred onto the mother ceramic outer layer block 26A. Thereafter, the carrier film 21 is peeled off.

次に、図２２に示すように、マザーセラミック外層ブロック２６Ａ上に、キャリアフィルム２１を上にしてコイル導体パターン１１とセラミックグリーンシート２５を載せ、コイル導体パターン１１が段差解消用セラミックパターン２の凹部２ａに填るように、位置合わせを行う。そして、プレス機で圧着することにより、図２３に示すように、コイル導体パターン１１とセラミックグリーンシート２５をマザーセラミック外層ブロック２６Ａに転写する。この後、キャリアフィルム２１を剥離する。こうして、３層構造のコイル用導体１１Ａが形成される。 Next, as shown in FIG. 22, the coil conductor pattern 11 and the ceramic green sheet 25 are placed on the mother ceramic outer layer block 26 A with the carrier film 21 facing upward, and the coil conductor pattern 11 is a concave portion of the ceramic pattern 2 for level difference elimination. Positioning is performed so as to fill 2a. Then, the coil conductor pattern 11 and the ceramic green sheet 25 are transferred to the mother ceramic outer layer block 26A as shown in FIG. Thereafter, the carrier film 21 is peeled off. Thus, the coil conductor 11A having a three-layer structure is formed.

次に、図２４に示すように、マザーセラミック外層ブロック２６Ａ上に、キャリアフィルム２１を上にして段差解消用セラミックパターン３を載せ、位置合わせを行う。そして、プレス機で圧着することにより、図２５に示すように、凹部３ａを有する段差解消用セラミックパターン３をマザーセラミック外層ブロック２６Ａ上に転写する。この後、キャリアフィルム２１を剥離する。 Next, as shown in FIG. 24, the step-resolving ceramic pattern 3 is placed on the mother ceramic outer layer block 26A with the carrier film 21 facing upward, and alignment is performed. Then, by pressing with a press machine, as shown in FIG. 25, the step-resolving ceramic pattern 3 having the recesses 3a is transferred onto the mother ceramic outer layer block 26A. Thereafter, the carrier film 21 is peeled off.

次に、図２６に示すように、マザーセラミック外層ブロック２６Ａ上に、キャリアフィルム２１を上にしてコイル導体パターン１２を載せ、コイル導体パターン１２が段差解消用セラミックパターン３の凹部３ａに填るようにして、位置合わせを行う。そして、プレス機で圧着することにより、図２７に示すように、コイル導体パターン１２をマザーセラミック外層ブロック２６Ａに転写する。この後、キャリアフィルム２１を剥離する。コイル導体パターン１２の端部は、段差解消用セラミックパターン３の凹部３ａから露出している層間接続用ビアホール２８を介して、コイル導体パターン１１の端部に電気的に接続されている。 Next, as shown in FIG. 26, the coil conductor pattern 12 is placed on the mother ceramic outer layer block 26 A with the carrier film 21 facing upward, so that the coil conductor pattern 12 fills the recess 3 a of the step eliminating ceramic pattern 3. And align. Then, the coil conductor pattern 12 is transferred to the mother ceramic outer layer block 26A as shown in FIG. Thereafter, the carrier film 21 is peeled off. The end portion of the coil conductor pattern 12 is electrically connected to the end portion of the coil conductor pattern 11 through the interlayer connection via hole 28 exposed from the concave portion 3a of the step eliminating ceramic pattern 3.

以上の方法によれば、前記第１実施例と同様の作用効果を得ることができる。ここで、本第２実施例の積層インピーダンス素子４１を作成し、評価した結果を表２に示す。なお、表２には、比較のために作成した比較例４の積層インピーダンス素子の評価結果も併せて記載している。 According to the above method, the same effect as that of the first embodiment can be obtained. Here, the results of creating and evaluating the laminated impedance element 41 of the second embodiment are shown in Table 2. Table 2 also shows the evaluation results of the laminated impedance element of Comparative Example 4 created for comparison.

比較例４の積層インピーダンス素子は、段差解消用セラミックパターンを用いないもので、以下のようにして作成されたものである。コイル導体パターンを形成した転写用剥離フィルム（キャリアフィルム）を用意する。次に、セラミックグリーンシート上に、転写用剥離フィルムを上にしてコイル導体パターンを載せ、位置合わせを行う。そして、プレス機で圧着することにより、コイル導体パターンをセラミックグリーンシート上に転写する。この後、転写用剥離フィルムを剥離する。さらに、続けてこのセラミックグリーンシート上に同じ形状のコイル用導体パターンを転写し、３層構造のコイル用導体パターンを形成する。次に、この上にセラミックグリーンシートを積み重ねて位置合わせを行った後、プレス機で圧着する。以降、所定のターン数になるように、コイル導体パターンの転写工程とセラミックグリーンシートの圧着工程を繰り返す。 The laminated impedance element of Comparative Example 4 does not use the step-resolving ceramic pattern and is produced as follows. A transfer release film (carrier film) on which a coil conductor pattern is formed is prepared. Next, the coil conductor pattern is placed on the ceramic green sheet with the transfer release film facing up, and alignment is performed. And a coil conductor pattern is transcribe | transferred on a ceramic green sheet by crimping | bonding with a press machine. Thereafter, the transfer release film is peeled off. Further, the coil conductor pattern having the same shape is transferred onto the ceramic green sheet to form a coil conductor pattern having a three-layer structure. Next, the ceramic green sheets are stacked on top of each other, aligned, and then pressed with a press. Thereafter, the coil conductor pattern transfer process and the ceramic green sheet crimping process are repeated so that the predetermined number of turns is obtained.

表２より、本第２実施例の積層インピーダンス素子４１は、内部歪みや積層ずれがなく、特性が安定していることが認められる。 From Table 2, it can be seen that the laminated impedance element 41 of the second embodiment has no internal distortion or misalignment and has stable characteristics.

これに対して、比較例４の積層インピーダンス素子は、コイル導体パターンをセラミックグリーンシート上に転写する際、並びに、コイル導体パターンをコイル導体パターン上に転写を繰り返す際に、転写時の圧力がコイル導体パターンに特に強く加わるので、コイル導体パターンのグリーン密度が高くなる。コイル導体パターンのグリーン密度が高いと、最終収縮率が小さくなる。セラミックグリーンシートや段差解消用セラミックパターンがフェライト材料からなるとき、コイル導体パターンの最終収縮率が小さいと、セラミックグリーンシートや段差解消用セラミックパターンとコイル導体パターンとが密着するため、応力が発生して積層インピーダンス素子の電気特性が劣化する。 On the other hand, in the laminated impedance element of Comparative Example 4, when the coil conductor pattern is transferred onto the ceramic green sheet and when the coil conductor pattern is repeatedly transferred onto the coil conductor pattern, the transfer pressure is reduced to the coil. Since it is particularly strongly applied to the conductor pattern, the green density of the coil conductor pattern is increased. When the green density of the coil conductor pattern is high, the final shrinkage rate becomes small. When the ceramic green sheet or the step-removing ceramic pattern is made of a ferrite material, if the final shrinkage of the coil conductor pattern is small, the ceramic green sheet or the step-removing ceramic pattern and the coil conductor pattern are in close contact with each other, causing stress. As a result, the electrical characteristics of the laminated impedance element deteriorate.

［他の実施例］
なお、本発明に係る積層セラミック電子部品の製造方法は前記実施例に限定されるものではなく、その要旨の範囲内で種々に変更することができる。積層セラミック電子部品としては、積層インピーダンス素子の他に、例えば、積層インダクタ、積層コモンモードチョークコイル、積層トランス、積層ＬＣフィルタ、あるいは、ストリップラインやマイクロストリップラインなどを有した高周波線路デバイスなどがある。 [Other embodiments]
In addition, the manufacturing method of the multilayer ceramic electronic component which concerns on this invention is not limited to the said Example, It can change variously within the range of the summary. Examples of the multilayer ceramic electronic component include a multilayer impedance element, a multilayer inductor, a multilayer common mode choke coil, a multilayer transformer, a multilayer LC filter, or a high-frequency line device having a stripline or a microstripline. .

また、前記実施例では、段差解消用セラミックパターンの厚みとコイル導体パターンの厚みは等しくなるように設定することが好ましいが、必ずしも等しくなくてもよい。 Moreover, in the said Example, although it is preferable to set so that the thickness of the ceramic pattern for level | step difference elimination and the thickness of a coil conductor pattern may become equal, it does not necessarily need to be equal.

また、本発明に係る積層セラミック電子部品の製造方法は、内部導体パターンや段差解消用セラミックパターンを転写して形成する方法に限るものではなく、セラミックグリーンシートやキャリアフィルム上にスクリーン印刷などによって内部導体パターンや段差解消用セラミックパターンを形成する方法であってもよい。 In addition, the method of manufacturing the multilayer ceramic electronic component according to the present invention is not limited to the method of transferring and forming the internal conductor pattern or the step eliminating ceramic pattern. A method of forming a conductor pattern or a step eliminating ceramic pattern may also be used.

本発明に係る積層セラミック電子部品の製造方法の第１実施例を説明するための分解斜視図。The exploded perspective view for demonstrating the 1st Example of the manufacturing method of the multilayer ceramic electronic component which concerns on this invention. 図１に示した積層セラミック電子部品の外観斜視図。FIG. 2 is an external perspective view of the multilayer ceramic electronic component shown in FIG. 1. 図１に示した積層セラミック電子部品の製造工程を示す模式断面図。FIG. 2 is a schematic cross-sectional view showing a manufacturing process of the multilayer ceramic electronic component shown in FIG. 1. 図３に続く製造工程を示す模式断面図。FIG. 4 is a schematic cross-sectional view showing a manufacturing process following FIG. 3. 図４に続く製造工程を示す模式断面図。FIG. 5 is a schematic cross-sectional view showing a manufacturing process subsequent to FIG. 4. 図５に続く製造工程を示す模式断面図。FIG. 6 is a schematic cross-sectional view illustrating a manufacturing process subsequent to FIG. 5. 図６に続く製造工程を示す模式断面図。FIG. 7 is a schematic cross-sectional view showing a manufacturing process subsequent to FIG. 6. 図７に続く製造工程を示す模式断面図。FIG. 8 is a schematic cross-sectional view showing a manufacturing process following FIG. 7. 図８に続く製造工程を示す模式断面図。FIG. 9 is a schematic cross-sectional view showing a manufacturing process following FIG. 8. 図９に続く製造工程を示す模式断面図。FIG. 10 is a schematic cross-sectional view showing a manufacturing process following FIG. 9. 本発明に係る積層セラミック電子部品の製造方法の第２実施例を説明するための分解斜視図。The disassembled perspective view for demonstrating the 2nd Example of the manufacturing method of the multilayer ceramic electronic component which concerns on this invention. 図１１に示した積層セラミック電子部品の製造工程を示す模式断面図。FIG. 12 is a schematic cross-sectional view showing a manufacturing process of the multilayer ceramic electronic component shown in FIG. 11. 図１２に続く製造工程を示す模式断面図。FIG. 13 is a schematic cross-sectional view showing a manufacturing process following FIG. 12. 図１３に続く製造工程を示す模式断面図。FIG. 14 is a schematic cross-sectional view showing a manufacturing process subsequent to FIG. 13. 図１４に続く製造工程を示す模式断面図。FIG. 15 is a schematic cross-sectional view illustrating a manufacturing process subsequent to FIG. 14. 図１５に続く製造工程を示す模式断面図。FIG. 16 is a schematic cross-sectional view illustrating a manufacturing process subsequent to FIG. 15. 図１６に続く製造工程を示す模式断面図。FIG. 17 is a schematic cross-sectional view showing a manufacturing process subsequent to FIG. 16. 図１７に続く製造工程を示す模式断面図。FIG. 18 is a schematic cross-sectional view showing a manufacturing process following FIG. 17. 図１８に続く製造工程を示す模式断面図。FIG. 19 is a schematic cross-sectional view illustrating a manufacturing process subsequent to FIG. 18. 図１９に続く製造工程を示す模式断面図。FIG. 20 is a schematic cross-sectional view showing a manufacturing process following FIG. 19. 図２０に続く製造工程を示す模式断面図。FIG. 21 is a schematic cross-sectional view showing a manufacturing process following FIG. 20. 図２１に続く製造工程を示す模式断面図。FIG. 22 is a schematic cross-sectional view showing a manufacturing process following FIG. 21. 図２２に続く製造工程を示す模式断面図。FIG. 23 is a schematic cross-sectional view showing a manufacturing process following FIG. 22. 図２３に続く製造工程を示す模式断面図。FIG. 24 is a schematic cross-sectional view showing the manufacturing process following FIG. 23. 図２４に続く製造工程を示す模式断面図。FIG. 25 is a schematic cross-sectional view showing a manufacturing process subsequent to FIG. 24. 図２５に続く製造工程を示す模式断面図。FIG. 26 is a schematic cross-sectional view showing a manufacturing process following FIG. 25. 図２６に続く製造工程を示す模式断面図。FIG. 27 is a schematic cross-sectional view showing a manufacturing process following FIG. 26.

Explanation of symbols

１，４１…積層インピーダンス素子
２，３，４，５，６…段差解消用セラミックパターン
１１，１２，１３，１４，１５…コイル導体パターン
１１Ａ，１２Ａ，１３Ａ，１４Ａ，１５Ａ…コイル用導体
２５，２６…セラミックグリーンシート
３０…セラミック積層体 DESCRIPTION OF SYMBOLS 1,41 ... Laminated impedance element 2, 3, 4, 5, 6 ... Ceramic pattern for level | step difference elimination 11, 12, 13, 14, 15 ... Coil conductor pattern 11A, 12A, 13A, 14A, 15A ... Conductor for coil 25, 26 ... Ceramic green sheet 30 ... Ceramic laminate

Claims

A first ceramic green sheet having an inner conductor pattern formed on one surface and a second ceramic green sheet having a step-removal ceramic pattern having a substantially inverted pattern shape of the inner conductor pattern formed on one surface are prepared. The first step;
The first ceramic green sheet and the second ceramic green sheet are laminated to form a laminate so that the surface on which the inner conductor pattern is formed and the surface on which the step eliminating ceramic pattern is opposed. A second step of
A third step of forming a step-resolving ceramic pattern on one surface of the laminate;
Another first ceramic green sheet having an inner conductor pattern formed on one surface is prepared, and the step eliminating ceramic pattern formed on the laminate and the inner conductor pattern formed on the other first ceramic green sheet A fourth step of laminating the other first ceramic green sheet on the laminate so as to form a laminate,
A method for producing a multilayer ceramic electronic component comprising:

The method for manufacturing a multilayer ceramic electronic component according to claim 1 , wherein the third step and the fourth step are repeated a plurality of times.

A first ceramic green sheet having an inner conductor pattern formed on one surface and a second ceramic green sheet having a step-removal ceramic pattern having a substantially inverted pattern shape of the inner conductor pattern formed on one surface are prepared. Process,
A step of repeating the step of forming an internal conductor pattern and the step of forming a step-resolving ceramic pattern a plurality of times on the second ceramic green sheet;
The first ceramic green sheet and the second ceramic green sheet are laminated to form a laminate so that the surface on which the inner conductor pattern is formed and the surface on which the step eliminating ceramic pattern is opposed. And a process of
A method for producing a multilayer ceramic electronic component comprising: