JP4461562B2 - 再生装置および方法、ならびに、信号処理装置および方法 - Google Patents
再生装置および方法、ならびに、信号処理装置および方法 Download PDFInfo
- Publication number
- JP4461562B2 JP4461562B2 JP2000101882A JP2000101882A JP4461562B2 JP 4461562 B2 JP4461562 B2 JP 4461562B2 JP 2000101882 A JP2000101882 A JP 2000101882A JP 2000101882 A JP2000101882 A JP 2000101882A JP 4461562 B2 JP4461562 B2 JP 4461562B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- video signal
- signal
- format
- format conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Television Signal Processing For Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、複数種類のフォーマットのディジタルビデオ信号を処理すると共に、ディジタルビデオ信号のフォーマット変換を行うことができる再生装置および方法、ならびに、信号処理装置および方法に関する。
【０００２】
【従来の技術】
従来技術において、２種類以上の信号フォーマットのビデオ信号を再生可能で、尚かつ、ビデオ信号のフォーマットを変換することができるようにされたＶＴＲ(Video Tape Recorder)が既に提案されている。このようなＶＴＲとして、特開平２−１７１０９０号に記載されるＶＴＲなどがある。
【０００３】
この、特開平２−１７１０９０には、再生されたビデオ信号の方式と、設定されたビデオ信号方式とによって、自動的に方式変換器などの動作状態を変更するようにされたＶＴＲが記載されている。また、この特開平２−１７１０９０には、記録されているテレビジョン標準方式の判別は、フィールド周波数の計測などによって行うことが記載されている。
【０００４】
一方、近年では、ディジタル方式によるテレビジョン放送の実用化が進められており、その放送方式も多様化している。そのため、放送局用のＶＴＲでも、１台で複数のフォーマットに対応できる、マルチフォーマット対応のものが開発されている。上述した特開平２−１７１０９０号に記載されているＶＴＲのようなＮＴＳＣやＰＡＬへの対応だけでなく、１フレームを１フィールドで構成するプログレッシブ走査や、より解像度を高めたＨＤ(High Definition)方式にも対応可能なＶＴＲが開発されている。
【０００５】
【発明が解決しようとする課題】
このようなフォーマットで、例えば４８０Ｉ（４８０ライン、インタレース走査）と４８０Ｐ（４８０ライン、プログレッシブ走査）とを共に記録再生できるようにされたＶＴＲを考える。４８０Ｉおよび４８０Ｐでは、フィールド周波数が共に６０Ｈｚであるので、上述した特開平２−１７１０９０号の例のように、ビデオ信号のフィールド周波数の計測によりフォーマットを判断することができないという問題点があった。
【０００６】
また、近年のディジタルテレビジョン放送で用いられるビデオ信号のフォーマットは、とても複雑なものとなっている。例えば、４８０Ｐの信号であっても、クロマフォーマットが４：２：２の規格だけでなく、４：２：０の帯域で信号を伝送するように定められている、ＳＭＰＴＥ ２９４Ｍと称される規格も存在する。クロマフォーマットが４：２：２ビデオ信号を、この規格で出力するためには、クロマ信号だけ垂直方向に帯域制限を行う必要がある。すなわち、この場合には、方式変換を行うだけでなく、クロマ信号に対してフィルタ処理を行うかどうかという選択肢が必要になってくる。従来では、このような選択肢を有したＶＴＲは、存在しなかったという問題点があった。
【０００７】
さらに、放送局用ＶＴＲにおいては、外部リファレンスに同期してビデオ信号を出力する必要がある。上述の４８０Ｉおよび４８０Ｐの信号を同時に出力するような場合にも、４８０Ｐの信号は、４８０Ｉの信号のフレーム周期（３０Ｈｚ）に同期していることが望ましい。これは、従来のタイムコードに対応した編集や、ＳＭＰＴＥ ２９４Ｍに規定される、デュアルリンク方式との整合性などの理由からである。なお、デュアルリンク方式は、プログレッシブ走査のビデオ信号を、リンクＡおよびリンクＢにそれぞれライン毎に交互に伝送する方式である。フィールド毎に、奇数ラインと偶数ラインが入れ替わる。また、通常、４８０Ｉの信号を４８０Ｐに変換するＩ／Ｐ変換と、４８０Ｐの信号を４８０Ｉに変換するＰ／Ｉ変換とでは、処理に要する時間が異なる。
【０００８】
このような状況でも、出力が１系統しかない場合には、外部リファレンスに対してＶＴＲの出力ビデオ信号における再生開始位相を合わせる（先行させる）ことにより、出力信号の位相を外部リファレンスに合わせることができる。しかしながら、出力が方式変換する系と方式変換しない系の２系統ある場合に、２系統共、正しい位相に合わせるためには、方式変換する系と方式変換しない系との間で、何らかの位相あわせが必要となる。従来は、この点が考慮されたＶＴＲが存在していなかったという問題点があった。
【０００９】
さらにまた、放送局用ＶＴＲの出力は、他の装置の同期の基準に用いられていることがある。そのため、例えばテープを入れ替えて以前と異なるフォーマットのビデオ信号の再生を開始するときにも、出力信号の同期が乱れることなく正しく出力されている必要がある。また、テープの入れ替えに伴って、再生信号のフォーマットが変わるときには、ＶＴＲ内部において、例えばエラー訂正回路、ビデオ復号回路および方式変換回路などの、再生回路系の動作モードが変更されることになる。動作モードが変更された後に動作が安定するまでには、数秒乃至は数十秒の時間を要し、その間に、誤動作中の信号が出力されてしまうという問題点があった。
【００１０】
また、上述では、例えば４８０Ｉおよび４８０Ｐといった、異なるフォーマットのビデオ信号を２系統出力するＶＴＲを前提として説明したが、ユーザの要望や商品形態によっては、一方のフォーマットの信号のみを２系統出力したいという場合も考えられる。
【００１１】
さらに、４８０Ｉのフォーマットにおいて、例えば再生時のテープ速度が記録時の１／２であるような１／２倍速再生といったような変速再生を行った場合、再生ビデオ信号のインタレース構造が崩れる。すなわち、第１フィールドを続けて２フィールド分出力し、次に、第２フィールドを続けて２フィールド分出力することで、１／２倍速再生が行われる。この場合、最初の第１フィールドの信号は本来の第１フィールドのライン位置で表示されるが、連続して再生される次の第１フィールドの信号は、第２フィールドのライン位置で表示される。第２フィールドの信号も、同様である。その結果、表示画面に、１／２ライン幅の縦揺れ（上下動）が発生してしまうという問題点があった。
【００１２】
さらにまた、以上に列挙した問題点を解決するための構成をＶＴＲに内蔵させるには、従来では、回路が大規模になり、コストも上がってしまうという問題点があった。
【００１３】
したがって、この発明の目的は、異なるフォーマットビデオ信号に対応すると共に複数系統のビデオ出力を有し、且つ、安価で小型化が可能な再生装置および方法、ならびに、信号処理装置および方法を提供することにある。
【００１４】
【課題を解決するための手段】
この発明は、上述した課題を達成するために、複数の信号フォーマットのビデオ信号を再生可能で、且つ、再生されたビデオ信号を複数のフォーマットで同時に出力可能な再生装置において、 記録媒体に記録されたビデオ信号を再生する再生手段と、再生手段で再生されたビデオ信号のフォーマットを変換するフォーマット変換手段と、再生手段で再生されたビデオ信号を、フォーマット変換手段でフォーマット変換されて出力されたビデオ信号と位相を合わせて出力するバイパス手段と、フォーマット変換手段から出力されたビデオ信号と、バイパス手段から出力されたビデオ信号とを選択して出力する複数の出力手段とを有し、複数の出力手段から同時にビデオ信号の出力を行うことを特徴とする再生装置である。
【００１５】
また、この発明は、複数の信号フォーマットのビデオ信号を再生可能で、且つ、再生されたビデオ信号を複数のフォーマットで同時に出力するようにされた再生方法において、記録媒体に記録されたビデオ信号を再生する再生のステップと、再生のステップで再生されたビデオ信号のフォーマットを変換するフォーマット変換のステップと、再生のステップで再生されたビデオ信号を、フォーマット変換のステップでフォーマット変換されて出力されたビデオ信号と位相を合わせて出力するバイパスのステップと、フォーマット変換のステップから出力されたビデオ信号と、バイパスのステップにより出力されたビデオ信号とを選択して出力する複数の出力のステップとを有し、複数の出力のステップから同時にビデオ信号の出力を行うことを特徴とする再生方法である。
【００１６】
また、この発明は、複数の信号フォーマットのビデオ信号を入力可能で、且つ、入力されたビデオ信号を複数のフォーマットで同時に出力可能な信号処理装置において、入力されたビデオ信号のフォーマットを変換するフォーマット変換手段と、入力されたビデオ信号を、フォーマット変換手段でフォーマット変換されて出力されたビデオ信号と位相を合わせて出力するバイパス手段と、フォーマット変換手段から出力されたビデオ信号と、バイパス手段から出力されたビデオ信号とを選択して出力する複数の出力手段とを有し、複数の出力手段から同時にビデオ信号の出力を行うことを特徴とする信号処理装置である。
【００１７】
また、この発明は、複数の信号フォーマットのビデオ信号を入力可能で、且つ、入力されたビデオ信号を複数のフォーマットで同時に出力するようにされた信号処理方法において、入力されたビデオ信号のフォーマットを変換するフォーマット変換のステップと、入力されたビデオ信号を、フォーマット変換のステップでフォーマット変換されて出力されたビデオ信号と位相を合わせて出力するバイパスのステップと、フォーマット変換のステップにより出力されたビデオ信号と、バイパスのステップにより出力されたビデオ信号とを選択して出力する複数の出力のステップとを有し、複数の出力のステップから同時にビデオ信号の出力を行うことを特徴とする信号処理方法である。
【００２３】
また、請求項１および５に記載の発明は、再生されたビデオ信号から検出された、記録時に埋め込まれたフォーマット情報に基づきフォーマット変換されたビデオ信号と、フォーマット変換をバイパスされた再生ビデオ信号とを、位相を合わせて同時にそれぞれ出力することができる。
【００２５】
また、請求項６および１０に記載の発明は、入力されたビデオ信号から検出された、予め埋め込まれたフォーマット情報に基づきフォーマット変換されたビデオ信号と、フォーマット変換をバイパスされた再生ビデオ信号とを、位相を合わせて同時にそれぞれ出力することができる。
【００２６】
【発明の実施の形態】
以下、この発明の実施の一形態について説明する。先ず、理解を容易とするために、この発明に適用できる記録フォーマットについて説明する。ディジタルビデオ信号は、所定の方式で圧縮符号化される。この実施の一形態では、ＤＣＴ(Discrete Cosine Transform)および動きベクトルによる動き補償を用いた圧縮符号化方式である、ＭＰＥＧ２(Moving Pictures Experts Group 2)を用いてディジタルビデオ信号の圧縮符号化を行う。圧縮符号化されたディジタルビデオ信号は、内符号パリティおよび外符号パリティを付加され、積符号を用いてエラー訂正符号化される。そして、エラー訂正符号化されたデータに対して、内符号パリティ単位で、同期を検出するためのＳＹＮＣパターン、シンクブロックを識別するためのＩＤおよび記録されるデータの内容に関する情報を示すＤＩＤが付加され、シンクブロックが構成される。データは、シンクブロック単位でパケットとして扱われる。
【００２７】
ＳＹＮＣパターン、ＩＤおよびＤＩＤを付加されたデータは、回転ドラム上に設けられた磁気ヘッドにより、ヘリカルスキャン方式で以て磁気テープ上に記録される。磁気ヘッドは、回転ドラム上の互いに対向する位置に、それぞれ複数個が設けられる。すなわち、磁気テープが回転ヘッドに１８０°程度の巻き付け角で以て巻き付けられている場合、回転ヘッドの１８０°の回転により、同時に複数本のトラックを形成することができる。また、磁気ヘッドは、互いにアジマスの異なる２個で一組とされる。複数個の磁気ヘッドは、隣接するトラックのアジマスが互いに異なるように配置される。
【００２８】
図１は、上述した回転ヘッドにより磁気テープ上に形成されるトラックフォーマットの一例を示す。これは、１フレーム当たりのビデオおよびオーディオデータが８トラックで記録される例である。例えばフレーム周波数が２９．９７Ｈｚ、レートが５０Ｍｂｐｓ、有効ライン数が４８０本で有効水平画素数が７２０画素のインタレース信号（４８０Ｉ信号）およびオーディオ信号が記録される。また、フレーム周波数が２５Ｈｚ、レートが５０Ｍｂｐｓ、有効ライン数が５７６本で有効水平画素数が７２０画素のインタレース信号（５７６Ｉ信号）およびオーディオ信号も、図１と同一のテープフォーマットによって記録できる。
【００２９】
互いに異なるアジマスの２トラックによって１セグメントが構成される。すなわち、８トラックは、４セグメントからなる。セグメントを構成する１組のトラックに対して、アジマスと対応するトラック番号〔０〕とトラック番号〔１〕が付される。図１に示される例では、前半の８トラックと、後半の８トラックとの間で、トラック番号が入れ替えられると共に、フレーム毎に互いに異なるトラックシーケンスが付される。これにより、アジマスが異なる１組の磁気ヘッドのうち一方が、例えば目詰まりなどにより読み取り不能状態に陥っても、前フレームのデータを利用してエラーの影響を取り除くことができ、データの修整を良好に行うことができる。
【００３０】
トラックのそれぞれにおいて、両端側にビデオデータが記録されるビデオセクタが配され、ビデオセクタに挟まれて、オーディオデータが記録されるオーディオセクタが配される。なお、この図１および後述する図２は、テープ上のセクタの配置を示すものである。
【００３１】
この例では、８チャンネルのオーディオデータを扱うことができるようにされている。Ａ１〜Ａ８は、それぞれオーディオデータの１〜８ｃｈを示す。オーディオデータは、セグメント単位で配列を変えられて記録される。また、ビデオデータは、この例では、１トラックに対して４エラー訂正ブロック分のデータがインターリーブされ、Ｕｐｐｅｒ ＳｉｄｅおよびＬｏｗｅｒ Ｓｉｄｅのセクタに分割され記録される。Ｌｏｗｅｒ Ｓｉｄｅのビデオセクタには、所定位置にシステム領域が設けられる。
【００３２】
なお、図１において、ＳＡＴ１（Ｔｒ）およびＳＡＴ２（Ｔｍ）は、サーボロック用の信号が記録されるエリアである。また、各記録エリアの間には、所定の大きさのギャップ（Ｖｇ１，Ｓｇ１，Ａｇ，Ｓｇ２，Ｓｇ３およびＶｇ２）が設けられる。
【００３３】
図１は、１フレーム当たりのデータを８トラックで記録する例であるが、記録再生するデータのフォーマットによっては、１フレーム当たりのデータを４トラック、６トラックなどでの記録することができる。図２Ａは、１フレームが６トラックのフォーマットである。この例では、トラックシーケンスが〔０〕のみとされる。
【００３４】
図２Ｂに示すように、テープ上に記録されるデータは、上述したシンクブロックと称される等間隔に区切られた複数のブロックからなる。図２Ｃは、シンクブロックの構成を概略的に示す。シンクブロックの先頭から、ＳＹＮＣパターン、ＩＤ、ＤＩＤおよび内符号パリティの順に配される。記録あるいは再生されるデータ単位の最小のものが１シンクブロックである。シンクブロックが多数並べられて（図２Ｂ）、例えばビデオセクタが形成される（図２Ａ）。
【００３５】
ＩＤは、ＩＤ０およびＩＤ１の２つの部分からなり、個々のシンクブロックを識別するための情報が格納される。図３Ａは、ＩＤ０およびＩＤ１のビットアサインの一例を示す。ＩＤ０は、１トラック中のシンクブロックのそれぞれを識別するための識別情報（ＳＹＮＣ ＩＤ）が格納される。ＳＹＮＣ ＩＤは、例えば通し番号である。ＳＹＮＣ ＩＤは、８ビットで表現される。
【００３６】
ＩＤ１は、シンクブロックのトラックに関する情報が格納される。ＭＳＢ側をビット７、ＬＳＢ側をビット０とした場合、このシンクブロックに関して、ビット７でトラックの上側（Ｕｐｐｅｒ）か下側（Ｌｏｗｅｒ）かが示され、ビット５〜ビット２で、トラックのセグメントが示される。また、ビット１は、トラックのアジマスに対応するトラック番号が示され、ビット０は、このシンクブロックがビデオデータおよびオーディオデータのうち何方のものであるかが示される。
【００３７】
ＤＩＤは、ペイロードに関する情報が格納される。上述したＩＤ１のビット０の値に基づき、ビデオおよびオーディオで、ＤＩＤの内容が異なる。図３Ｂは、ビデオの場合のＤＩＤのビットアサインの一例を示す。ビット７〜ビット４は、未定義（Ｒｅｓｅｒｖｅｄ）とされている。ビット３および２は、ペイロードのモードであり、例えばペイロードのタイプが示される。ビット３および２は、補助的なものである。ビット１でペイロードに１個あるいは２個のマクロブロックが格納されることが示される。ビット０でペイロードに格納されるビデオデータが外符号パリティであるかどうかが示される。
【００３８】
図３Ｃは、オーディオの場合のＤＩＤのビットアサインの一例を示す。ビット７〜ビット４は、Ｒｅｓｅｒｖｅｄとされている。ビット３でペイロードに格納されているデータがオーディオデータであるか、一般的なデータであるかどうかが示される。ペイロードに対して、圧縮符号化されたオーディオデータが格納されている場合には、ビット３がデータを示す値とされる。
【００３９】
ビット２〜ビット０の〔Ａｍｏｄｅ２〕、〔Ａｍｏｄｅ１〕および〔Ａｍｏｄｅ０〕は、ＮＴＳＣ方式における、５フィールドシーケンスの情報が格納される。すなわち、ＮＴＳＣ方式においては、ビデオ信号の１フィールドに対してオーディオ信号は、サンプリング周波数が４８ｋＨｚの場合、８００サンプルおよび８０１サンプルの何れかであり、このシーケンスが５フィールド毎に揃う。ビット２〜ビット０によって、シーケンスの何処に位置するかが示される。
【００４０】
また、後述するが、このビット２〜ビット０は、その３ビットによって〔７〕が表されるときに、続くデータがビデオの記録フォーマットを識別する情報である、ＡＵＸ２であることが示される。
【００４１】
この発明においては、１台のビデオテープレコーダ（以下、ＶＴＲと称する）で、複数のフォーマットのビデオ信号を扱うようにされている。図４は、このビデオ信号の複数のフォーマットについて、例示する。例えば互いに異なる１４のフォーマットモードに対応し、画枠サイズは、７２０画素×４８０ライン、７２０画素×５７６ラインの２種類に対応する。各フォーマットモードのそれぞれにおいて、磁気テープに記録する際の最短記録波長が互いに略等しくなるように、例えばビデオデータの圧縮符号化の際のレートが設定されている。
【００４２】
このフォーマットでは、インタレース走査と、プログレッシブ（ノンインタレース）走査の２種類の画面の走査方式に対応している。インタレース走査では、１フレームが２フィールドから構成される。一方、プログレッシブ走査では、１フレームで画面が完結する。なお、プログレッシブ走査においても、１フレーム期間は、２フィールド期間に対応するものとする。また、図４の各フォーマットモードにおいて、ライン数の横に、プログレッシブ走査では「ｐ」、インタレース走査では「ｉ」を付し、これらを表す。
【００４３】
図４は、列方向に、フレーム周波数で分類され、それぞれがＥｄｉｔ Ｆｒｅｑによって識別される。例えば、フレーム周波数が２３．９７６Ｈｚ、２５Ｈｚ、２９．９７Ｈｚ、５０Ｈｚおよび５９．９７Ｈｚに対して、それぞれＥｄｉｔＦｒｅｑとして〔０〕、〔２〕、〔３〕、〔５〕および〔６〕の各値が割り当てられる。
【００４４】
フレーム周波数が２３．９７６Ｈｚ、５０Ｈｚおよび５９．９４Ｈｚの列は、プログレッシブ走査が行われるグループで、各グループのそれぞれは、ビデオレートの異なる２つのモードが定義されている。なお、フレーム周波数が２３．９７６Ｈｚのモードは、シネマに対応したモードであって、例えば同一画像の２フィールドから１フレームが構成される。また、フレーム周波数が２５Ｈｚおよび２９．９７Ｈｚのグループは、それぞれ、インタレース走査をするビデオレートが異なる２つのモードと、プログレッシブ走査をするビデオレートが異なる２つのモードとを有する。このグループのプログレッシブ走査のモードでは、上述のシネマモードと同様に、例えば同一画像の２フィールドから１フレームが構成される。スキャン方式と、ビデオレートに対して、それぞれ〔１〕あるいは〔０〕のいずれかの値からなるフラグが割り当てられる。この例では、ライン数は、全て〔１〕の値のフラグが割り当てられている。
【００４５】
すなわち、この図４に示される各ビデオフォーマットモードは、〔Ｅｄｉｔ Ｆｒｅｑ〕の値と、〔ｌｉｎｅ〕、〔ｓｃａｎ〕および〔ｒａｔｅ〕の各フラグで識別することができる。
【００４６】
一方、オーディオデータに関しては、サンプリング周波数および量子化ビット数はそれぞれ共通で、例えば４８ＫＨｚ、１サンプル当たり１６ビットとされる。チャンネル数は、８チャンネルおよび４チャンネルに対応している。また、この一実施形態では、オーディオデータは、非圧縮で扱われ、オーディオデータを格納するシンクブロックの長さは、サンプル当たりのビット数とフレーム周波数とによって一定である。すなわち、オーディオデータを格納するシンクブロックの長さは、サンプル当たりのビット数とフレーム周波数とが同じであれば、ビデオの画枠および圧縮レートに関わらず、一定値となる。
【００４７】
図５〜図７は、１エラー訂正ブロックにおけるオーディオデータの配置の例を、各フレーム周波数毎に示す。これら図５〜図７は、外符号パリティの付加後の配置を示す。図５Ａ、図６Ａおよび図７Ａに示されるように、１フィールド期間あるいは１Ｐフレーム期間に、８シンクブロックのオーディオデータに対して１０シンクブロック分の外符号パリティが付されたエラー訂正ブロックが２個、形成される。
【００４８】
各チャンネルのオーディオデータは、１フィールド期間の偶数番のサンプルと奇数番のサンプルとでそれぞれ１エラー訂正ブロックを構成する。すなわち、１フィールド期間に２エラー訂正ブロックが形成される。図５Ｂ、図６Ｂおよび図７Ｂにおいて、１エラー訂正ブロック中の各枠は、１サンプルのデータを表す。番号は、サンプル順に付されたサンプル番号である。なお、外符号パリティは、ＰＶ０〜９で示す。この例では、１サンプルが１６ビット（２バイト）であるので、各枠は、それぞれ１６ビット分のデータである。
【００４９】
図５は、フレーム周波数が５９．９４Ｈｚ（プログレッシブ走査）あるいは２９．９７Ｈｚ（インターレス走査）の例であり、１フィールド期間のオーディオデータが８００または８０１サンプルである。図６は、フレーム周波数が５０Ｈｚ（プログレッシブ走査）あるいは２５Ｈｚ（インターレス走査）の例であり、１フィールド期間のオーディオデータが９６０サンプルからなる。また、図７は、フレーム周波数が２３．９７６Ｈｚの例であり、１フィールド期間のオーディオデータが１００１サンプルからなる。図５〜図７に共通して、各行のそれぞれが１シンクブロックを構成するパケットであり、１エラー訂正ブロックは、８シンクブロック分のデータと、１０シンクブロック分の外符号パリティとからなる。
【００５０】
各エラー訂正ブロックの最初の３シンクブロックのそれぞれにおいて、先頭の１サンプル分にＡＵＸデータが格納される。図８は、各ＡＵＸデータの内容の一例を示す。図８Ａは、ＡＵＸデータのビットアサインの例を示し、図８Ｂは、データそれぞれの意味を示す。
【００５１】
ＡＵＸ０は、オーディオの編集点を表す２ビットのデータＥＦ、量子化ビット数が１６ビットであるか２４ビットであるかを表す１ビットのビット長データＢ、非圧縮オーディオデータであるかどうかを表す１ビットのデータＤ、オーディオモードを識別する２ビットのデータＡｍｄ、サンプリング周波数が４８ＫＨｚ、４４．１ＫＨｚ、３２ＫＨｚおよび９６Ｈｚの何れであるかを表す２ビットのデータＦＳからなる。続く８ビットおよび１サンプルが２４ビットである場合には、さらに８ビットがＲｅｓｅｒｖｅｄ（予約）とされている。
【００５２】
ＡＵＸ１は、その全体がＲｅｓｅｒｖｅｄ（予約）とされている。
【００５３】
データＡＵＸ２は、最初の８ビットがフォーマットモードとされている。続く８ビットおよび１サンプルが２４ビットである場合には、さらに８ビットがＲｅｓｅｒｖｅｄ（予約）とされている。フォーマットモードは、２ビットの〔Ｌｉｎｅ ｍｏｄｅ〕、２ビットの〔Ｒａｔｅ〕、１ビットの〔Ｓｃａｎ〕、３ビットの〔Ｆｒｅｑ〕からなる。これら〔Ｌｉｎｅ ｍｏｄｅ〕、〔Ｒａｔｅ〕、〔Ｓｃａｎ〕および〔Ｆｒｅｑ〕は、それぞれ上述の図４に示した〔Ｅｄｉｔ Ｆｒｅｑ〕、〔ｌｉｎｅ〕、〔ｓｃａｎ〕および〔ｒａｔｅ〕に対応する。すなわち、このデータＡＵＸ２を見ることで、ビデオフォーマットを知ることができる。
【００５４】
図９は、ビデオデータおよびオーディオデータを記録するトラックフォーマットの一例を示す。この図９は、上述した図２と同一のトラックフォーマットが示されており、６トラックが１Ｐフレームに対応する。図９Ａに示されるように、この例では、各トラックに対してオーディオセクタが８個ずつ配置され、各オーディオセクタは、６シンクブロックからなる。１フレーム分のデータが６トラックに記録され、オーディオデータは、６シンクブロック×６トラックで、全３６シンクブロックとされ、上述の図５〜図７に対応される。
【００５５】
各オーディオセクタは、図９Ｂに一例が示されるように、ヘッドトレース方向から、連続したブロックＩＤ（ＦＦ、ＦＥ、ＦＤ、ＦＣ、ＦＢ、ＦＡ：全て１６進表記））が割り当てられる。各シンクブロックは、図９Ｃに一例が示されるように、ヘッドトレース方向から、２バイトのＳＹＮＣパターン、２バイトのブロックＩＤ、１バイトのＤＩＤが配され、続けてオーディオデータが格納されるデータパケットが配される。オーディオデータのパケットに続けて、１２バイトの内符号パリティが配される。データパケットは、先頭からＤ０、Ｄ１、Ｄ２、・・・と順に、１バイト単位でデータが詰め込まれている。すなわち、上述したＡＵＸ０、ＡＵＸ１およびデータＡＵＸ２の最初の８ビットは、データパケットの先頭のＤ０に格納されることになる。
【００５６】
この例では、上述したＤＩＤに対して所定の情報を格納し、ＤＩＤからこの所定の情報が得られたときに、続くデータパケットのＤ０にデータＡＵＸ２の先頭８バイトが格納されていることが示される。より具体的には、上述したＤＩＤのビットアサインにおいて、オーディオデータのＤＩＤの下位３ビット（Ａｍｏｄｅ０、Ａｍｏｄｅ１およびＡｍｏｄｅ２）によって〔７〕が表されているときに、続くデータパケットのＤ０がデータＡＵＸ２であるとされる。
【００５７】
次に、この発明の実施の一形態について、図面を参照しながら説明する。図１０は、この発明の実施の一形態によるディジタルＶＴＲの再生系の一例の構成を示す。上述したフォーマットで以て磁気テープに記録されたディジタルビデオ信号は、この構成によって再生することができる。なお、以下の説明では、このディジタルＶＴＲが、４８０ライン／インタレース走査（４８０Ｉと略称する）および４８０ライン／プログレッシブ走査（４８０Ｐと略称する）の、２つのディジタルビデオ信号のフォーマットに対応しているものとする。
【００５８】
ディジタルＶＴＲにおいて、図示されない回転ドラムに設けられた磁気ヘッドによって、磁気テープから再生された再生信号が再生回路１０に供給される。再生回路１０は、再生アンプ、再生イコライザ、ＰＬＬ(Phase Locked Loop)、復調回路などを含み、供給された再生信号をディジタルデータに変換する。
【００５９】
再生回路１０から出力されたディジタルデータは、ＳＹＮＣ・ＩＤ検出回路１１に供給され、ＳＹＮＣパターン、ＩＤおよびＤＩＤが抽出される。抽出されたＤＩＤに基づき、当該シンクブロックがオーディオデータのＡＵＸを含むブロックであると判断されたら、ＡＵＸ２が読み出され、ビデオ信号の記録フォーマットが判別される。この例では、記録フォーマットが４８０Ｉであるか、４８０Ｐであるかが判別される。この判別結果に基づき、再生フォーマットを指示する再生フォーマット指示信号が出力される。再生フォーマット指示信号は、出力制御回路１８に供給されると共に、エラー訂正回路１２およびビデオ復号回路１３に供給される。
【００６０】
ＳＹＮＣ・ＩＤ検出回路から出力されたデータは、エラー訂正回路１２に供給される。エラー訂正回路１２では、再生フォーマット指示信号の指示に従い、ＳＹＮＣ・ＩＤ検出回路１１から供給された再生データに対してエラー訂正符号の復号化処理を行い、エラー訂正する。このとき、エラー訂正符号のエラー訂正能力を超えてエラーが存在するときは、エラー訂正を行わず、エラーが存在することを示すエラーフラグを出力する。エラーフラグは、例えば図示されないエラー修整回路で用いられる。
【００６１】
エラー訂正回路１２でエラー訂正されたデータは、ビデオ復号回路１３に供給される。ビデオ復号回路１３では、再生フォーマット指示信号の指示に従い、供給された再生データに対してＭＰＥＧ２のデコードを行い、圧縮符号化された信号を伸張し、ベースバンドのディジタルビデオ信号を出力する。ビデオ復号回路１３から出力されたディジタルビデオ信号の輝度成分Ｙが垂直フィルタブロック１４に供給され、色成分Ｃが垂直フィルタブロック１５に供給される。
【００６２】
垂直フィルタブロック１４は、方式変換回路２０と、垂直フィルタ回路２１と、遅延調整回路２２とからなる。方式変換回路２０は、供給されたビデオ信号に対して、プログレッシブ走査からインタレース走査への変換（Ｐ／Ｉ変換）およびインタレース走査からプログレッシブ走査への変換（Ｉ／Ｐ変換）を行う。
【００６３】
また、垂直フィルタ回路２１は、例えば外部から供給されたリファレンス信号と、ビデオ復号回路１３から出力されたビデオ信号とのフィールド極性、すなわちＯＤＤフィールドとＥＶＥＮフィールドの対応関係が異なることで生じる表示画面の縦揺れを解消する。
【００６４】
一方、遅延調整回路２２は、無変換出力を得る回路であって、方式変換回路２０および垂直フィルタ回路２１から出力されるディジタルビデオ信号の位相と合わせるために、供給されたディジタルビデオ信号に対して所定量の遅延を与える。方式変換回路２０、垂直フィルタ回路２１および遅延調整回路２２から出力された信号は、出力回路１６および１７の入力切替回路３０および３４にそれぞれ供給される。
【００６５】
垂直フィルタブロック１５は、上述の垂直フィルタブロック１４と同様に、方式変換回路２３、垂直フィルタ回路２４および遅延調整回路２５とからなり、垂直フィルタブロック１４とは独立して制御可能なものである。垂直フィルタブロック１５に供給されたディジタルビデオ信号の色信号成分Ｃは、上述と同様にしてこれらの回路で所定の処理をされ、出力回路１６および１７の入力切替回路３１および３５にそれぞれ供給される。
【００６６】
入力切替回路３０および３４は、出力制御回路１８から出力される選択指示信号に基づき、遅延調整回路２２、方式変換回路２０および垂直フィルタ回路２１から出力されたディジタルビデオ信号を選択的に切り替えて出力する。入力切替回路３１および３５も同様にして、出力制御回路１８から出力される選択指示信号に基づき、遅延調整回路２５、方式変換回路２３および垂直フィルタ回路２４から出力されたディジタルビデオ信号を切り替えて出力する。
【００６７】
例えば、再生フォーマット指示信号によって４８０Ｐフォーマットの信号の再生が指示され、出力フォーマット指示信号によって４８０Ｉフォーマットの信号の出力が指示されている場合には、４８０Ｐフォーマットで再生された信号を、４８０Ｉフォーマットに方式変換して出力する必要があることを示している。したがって、入力切替回路３０によって方式変換回路２０の出力が選択され、入力切替回路３１によって方式変換回路２３の出力が選択される。
【００６８】
出力回路１６において、入力切替回路３０および３１からそれぞれ出力された輝度信号Ｙと色信号Ｃとがミュート回路３２に供給される。ミュート回路３２は、図示されない制御回路からの指示に基づき、再生されたビデオ信号のフォーマットが変更された後の所定期間、供給された輝度信号Ｙおよび色信号Ｃを、所定の信号、例えばグレーを表示するような信号に置き換えて出力する。ミュート回路３２による信号の置き換えは、再生系の回路、例えばビデオ復号回路１３の動作が安定するまでの数秒間、続けられる。
【００６９】
ミュート回路３２から出力されたディジタルビデオ信号は、同期信号発生・付加回路３３に供給される。同期信号発生・付加回路３３は、例えばカウンタを有し、外部から供給された同期信号（リファレンス信号）に基づきシンクパターンを発生させる。同期信号発生・付加回路３３に供給されたディジタルビデオ信号は、発生されたシンクパターンが所定に付加されて出力される。
【００７０】
同期信号発生・付加回路３３は、例えばこのＶＴＲのパネル面に設けられたスイッチなどにより設定された出力フォーマットの指示に従い、一定のフォーマットに対応して動作し続けるようにされている。
【００７１】
出力回路１７においても、入力切替回路３４および３５、ならびに、ミュート回路３６および同期信号発生・付加回路３７により上述の出力回路１６と同様な処理がなされ、ディジタルビデオ信号が出力される。出力回路１６および１７に対する外部同期信号の入力や出力フォーマットの指示は、それぞれ独立して行うことができる。したがって、出力回路１６および１７は、互いに異なるフォーマットのディジタルビデオ信号をそれぞれ独立して出力することができる。
【００７２】
出力制御回路１８は、ＳＹＮＣ・ＩＤ検出回路１１から供給された再生フォーマット指示信号と、例えばこのＶＴＲのパネル面からの操作に基づく出力フォーマット指示信号とに基づき、入力切替回路３０および３１、ならびに、入力切替信号３４および３５に対する選択指示信号を出力する。例えば、再生フォーマット指示信号が４８０Ｐの再生を示し、且つ、出力フォーマット指示信号が４８０Ｉの出力を示している場合には、入力切替回路３０および入力切替回路３１では、それぞれ方式変換回路２０および方式変換回路２３の出力が選択される。なお、出力フォーマット指示信号は、出力回路１６および１７に対応して、独立した２系統が入力可能である。
【００７３】
上述したように、この発明においては、方式変換回路、垂直フィルタ回路および遅延調整回路を輝度信号Ｙおよび色信号Ｃに対してそれぞれ独立して設け、これらの出力位相を合わせた上で、出力回路の先頭に配される入力切替回路で輝度信号Ｙおよび色信号Ｃそれぞれ独立して切り替えるようにしている。そして、磁気テープから再生された、４８０Ｉおよび４８０Ｐの信号フォーマットの再生ディジタルビデオ信号を、２系統の出力に対して、４８０Ｉおよび４８０Ｐ間でのフォーマット変換を自在に行い、それぞれ出力できるようにしている。
【００７４】
ここで、垂直フィルタブロック１４に入力されるディジタルビデオ信号について、概略的に説明する。図１１は、信号フォーマットが４８０Ｉおよび４８０Ｐのディジタルビデオ信号のラインの位置関係について示す。なお、フィールド周波数は、４８０Ｐおよび４８０Ｉフォーマットで、共に６０Ｈｚとする。なお、垂直フィルタブロック１５は、垂直フィルタブロック１４と同等であるので、詳細な説明を省略する。
【００７５】
信号フォーマットが４８０Ｐの場合は、図１１Ａに示されるように、１フィールドが５２５ラインから構成される。全５２５ラインのうち、画面に表示される有効ライン数が４８０本とされる。一方、信号フォーマットが４８０Ｉの場合は、図１１Ｂに一例が示されるように、全５２５ラインが第１フィールドおよび第２フィールドに分けられ、これら第１および第２フィールドで１フレームが構成される。第１フィールドは、第１ラインから第２６３ラインからなり、第２６４ラインからの第２フィールドは、第１フィールドの開始ライン（第１ライン）から１／２ライン分遅れて開始される。すなわち、４８０Ｉフォーマットでは、画面上では、第２フィールドは、第１フィールドよりも１／２ライン分下の位置に表示されることになる。
【００７６】
ここで、このようなビデオ信号が記録された磁気テープを、記録時とは異なる速度で再生する、変速再生を行う場合について考える。なお、ここでは、変速再生は、１倍速未満の速度、例えば記録時の半分の速度で再生を行う、１／２倍速再生であるものとする。また、以下では、インタレース走査の場合の第１フィールドを「ＯＤＤフィールド」、第２フィールドを「ＥＶＥＮフィールド」として説明する。
【００７７】
図１２は、１／２倍速再生の際の、インタレース走査におけるＯＤＤおよびＥＶＥＮフィールドの出力順を概略的に示す。１／２倍速再生の際には、通常再生の際の、本来の２フレームの期間に１フレームが出力され、図１２Ｂに一例が示されるように、本来の１フレーム期間に、ＯＤＤおよびＥＶＥＮフィールドがそれぞれ２回ずつ連続的に出力される。これは、図１２Ａに示されるような、本来のＯＤＤおよびＥＶＥＮフィールドの出力順と異なっており、本来のＯＤＤおよびＥＶＥＮフィールドの順番に対して逆転するフィールドが存在する。
【００７８】
一方、このＶＴＲから出力されるビデオ信号を、外部から供給される同期信号に同期させ例えばモニタなどに表示させる場合には、このＯＤＤおよびＥＶＥＮが逆転しているフィールドでは、本来のＯＤＤフィールドのライン位置にＥＶＥＮフィールドの信号が表示されたり、逆に、本来のＥＶＥＮフィールドのライン位置にＯＤＤフィールドの信号が表示されることになり、不都合が生じる。
【００７９】
これを避けるために、通常、出力されるビデオ信号に対して垂直フィルタ処理を行い、画面の重心を移動させる。この実施の一形態では、垂直フィルタブロック１４および１５においてこの処理がなされる。
【００８０】
次に、垂直フィルタブロック１４および１５について、より詳細に説明する。なお、垂直フィルタブロック１４および１５は、略同一の構成で実現可能なので、以下では、垂直フィルタブロック１４について説明する。図１３は、垂直フィルタブロック１４の一例の構成をより詳細に示す。ビデオ復号回路１３から出力された再生ビデオ信号は、４連の遅延回路５０Ａ〜５０Ｄに供給されると共に、係数乗算器５１Ａに供給される。遅延回路５０Ａ〜５０Ｄの出力は、それぞれ係数乗算器５１Ｂ〜５１Ｅに供給される。
【００８１】
４連の遅延回路５０Ａ〜５０Ｄ、係数乗算器５１Ａ〜５１Ｄおよび加算器５２で、垂直フィルタが構成される。４連の遅延回路５０Ａ〜５０Ｄは、例えばラインメモリからなり、それぞれ入力された信号に１ライン分の遅延を与える。１ライン分の遅延は、信号フォーマットが４８０Ｉのときには６４μｓに相当し、４８０Ｐのときには３２μｓに相当する。
【００８２】
図１４は、係数乗算器５１Ａ〜５１Ｅをさらに詳細に示す。係数乗算器５１Ａ〜５１Ｅのそれぞれは、２つの係数レジスタにセットされた係数を係数選択回路で選択し、選択された係数と入力されたビデオ信号とを乗算回路によって乗算する。これら係数乗算器５１Ａ〜５１Ｅは、同一の構成なので、係数乗算器５１Ａについて説明する。２つの係数レジスタに係数ａ１およびｂ１がセットされる。係数ａ１、ｂ１は、係数選択回路５３Ａによって、上述した再生フォーマット指示信号および出力フォーマット指示信号に基づき一方が選択される。乗算回路５４Ａに入力されたディジタルビデオ信号は、係数選択回路５３Ａで選択された係数が乗ぜられて出力される。
【００８３】
係数乗算回路５１Ｂ〜５１Ｅにおいても、同様にして係数ａ２〜ａ５、ｂ２〜ｂ５の選択がなされ、入力されたディジタルビデオ信号に対して係数が乗ぜられる。係数乗算回路５１Ａ〜５１Ｅのそれぞれから出力された信号は、加算器５２で加算され、１ライン分の信号に合成されて出力される。
【００８４】
図１５は、係数ａ１〜ａ５、ｂ１〜ｂ５の例を示す。この図１５に示される各係数は、ビデオ信号のフォーマット変換の際に用いられる、周知の値である。図１５において、列（ａ）の係数ａ１〜ａ５、ｂ１〜ｂ５は、Ｉ／Ｐ変換の際に一般的に用いられる係数であって、係数ａ１〜ａ５を用いたときには、重心が０．５Ｈだけずれ、係数ｂ１〜ｂ５を用いたときには、重心がずれない。また、この列（ａ）の係数を用いたときには、信号の周波数特性が半分に落ちる。
【００８５】
列（ｂ）の係数ａ１〜ａ５は、１／２倍速再生の際に一般的に用いられる係数であって、係数ａ１〜ａ５を用いたときには重心が５／８Ｈだけずれ、係数ｂ１〜ｂ５を用いたときには重心が１／８Ｈだけずれる。後述するように、この実施の一形態では、この列（ｂ）の係数ａ１〜ａ５、ｂ１〜ｂ５を、従来の用法の、１／２倍速再生におけるＯＤＤ／ＥＶＥＮフィールド反転の際の重心ずれを補正するために用いると共に、Ｉ／Ｐ変換の際にも用いる。
【００８６】
また、列（ｃ）の係数ａ１〜ａ５、ｂ１〜ｂ５は、Ｐ／Ｉ変換を行う際に用いられる係数である。係数ａ１〜ａ５と係数ｂ１〜ｂ５とは、それぞれ同一の値が用いられているため、列（ｃ）による変換では、重心の変化は生じない。この列（ｃ）による変換では、上述の列（ａ）による変換と同様に、信号の周波数特性が半分に落とされる。
【００８７】
図１５で分かるように、列（ｂ）の係数において、垂直フィルタによる重心のずれは、５／８Ｈとなる。また、重心をずらさない処理の場合でも、実際には１／８Ｈだけ重心をずらす。また、列（ａ）および列（ｃ）において、共に周波数特性が落ちるような係数を用いている。これにより、垂直フィルタによってビデオ信号の補間を行った場合と、そうでない場合とで、出力されるビデオ信号の画質を一定とすることができる。そのために、このような、周波数特性の近い一組の係数を用いて垂直フィルタ処理を行う。これにより、出力ビデオ信号のフリッカを防止することができる。
【００８８】
図１５に示した係数ａ１〜ａ５と係数ｂ１〜ｂ５とは、係数選択回路５３Ａ〜５３Ｅによって、所定のタイミングで切り替えられ、選択的に乗算回路５４Ａ〜５４Ｅにそれぞれ供給される。図１６は、この係数選択回路５３Ａ〜５３Ｅの一例の動作を示すタイムチャートである。係数選択回路５３Ａ〜５３Ｅは、全て同一の動作を行うので、ここでは、係数乗算器５１Ａおよび係数選択回路５３Ａを例にとって説明する。
【００８９】
図１６Ａは、係数乗算器５１Ａに入力されるビデオ信号であり、Ｄ０、Ｄ１、Ｄ２、・・・は、それぞれ画素データを示す。画素データは、４８０Ｉフォーマットのフィールド周波数に基づき、１／１３．５ＭＨｚの周期で入力される。図１６Ｂに示されるように、係数切替指示信号ＣＯＥＳＥＬは、画素データの入力周期の１／２の周期で係数選択回路５３Ａの選択を切り替えるように指示する。係数ａ１およびｂ１は、この係数切替指示信号ＣＯＥＳＥＬにより、画素データの入力周期の１／２の周期で、係数ａ１、係数ｂ１の順で切り替えられて乗算回路５４Ａに供給される。したがって、係数乗算器５１Ａから、図１６Ｃに示されるように、重心が０．５Ｈ上げられた信号と重心が変化されない信号とが、１画素データの期間中に複合されて出力されることになる。すなわち、乗算回路５４Ａの出力は、データレートが入力信号に対して２倍とされている。
【００９０】
このようにして、係数ａ１およびｂ１を画素データの入力周期の１／２の周期で切り替えることで、２ライン分の信号が生成される。なお、図１６Ｃにおいて、Ｆ０’、Ｆ１’、Ｆ２’、・・・は、係数ａ１を乗ぜられたことによる、０．５Ｈ重心が上げられたライン上の画素データを示し、Ｆ０、Ｆ１、Ｆ２、・・・は、係数ｂ１が乗ぜられ、重心が上げられていない、すなわち、元のライン位置にあるライン上の画素データを示す。
【００９１】
係数乗算器５１Ａの出力は、同様にして係数ａ２〜ａ５およびｂ２〜ｂ５をそれぞれ乗じられた他の係数乗算器５１Ｂ〜５１Ｅの出力と、加算器５２で加算されて垂直フィルタ出力とされる。この垂直フィルタ出力は、それぞれ３２μｓの遅延を与える遅延回路５６Ａ〜５６Ｄに供給される。遅延回路５６Ａ〜５６Ｄは、遅延量の調整を行うためのものであり、例えばそれぞれＦＩＦＯ(First In-First Out)メモリからなる。
【００９２】
遅延回路５６Ａ〜５６Ｄ以降の構成は、垂直フィルタ回路２１としての構成と、方式変換回路２０としての構成とからなる。垂直フィルタ回路２１としてのビデオ出力は、セレクタ６３から取り出され、方式変換回路２０の出力としてのビデオ出力は、セレクタ６０から取り出される。先ず、垂直フィルタ回路２１としての構成および処理について説明する。
【００９３】
遅延回路５６Ａの出力が取り出され、セレクタ６３に供給されると共に、遅延回路５６Ｂおよび遅延回路５６Ｄの出力がそれぞれ重心選択回路６１Ａおよび６１Ｂを介してセレクタ６３に供給される。
【００９４】
重心選択回路６１Ａおよび６１Ｂについて説明する。図１７は、重心選択回路６１Ａおよび６１Ｂの一例の動作を示すタイムチャートである。図１７Ａは、垂直フィルタの出力を示し、上述した図１６Ｃに対応する図である。上述したように、垂直フィルタの出力すなわち加算器５２から出力される信号は、重心が０．５Ｈ上げられたデータと重心が変化していないデータとが、本来の１画素のデータの期間に複合された信号である。この信号は、重心選択回路６１Ａおよび６１Ｂにおいて、重心が変化された信号と重心が変化されない信号とに選択されて出力される。
【００９５】
より具体的には、ビデオ復号回路１３から出力された再生ビデオ信号と、最終出力時のリファレンス、例えば外部同期信号とで、フィールド極性が反転している場合には、係数ａ１〜ａ５に基づく信号（図１７Ｃ）を選択し、反転していない場合には、係数ｂ１〜ｂ５に基づく信号（図１７Ｂ）を選択してタイミングを揃えてセレクタ６３に供給する。
【００９６】
例えば重心選択回路６１Ａは、画素データの入力周期の１／２の周期で動作する２個のラッチ回路で構成され、再生ビデオ信号とリファレンスとでフィールド極性が反転していないフィールドでは、図１７Ａの垂直フィルタ出力のうちデータＦ０、Ｆ１、Ｆ２、・・・を選択的に１回ラッチし、１画素分のデータタイミングに同期させて出力する（図１７Ｂ）。一方、再生ビデオ信号とリファレンスとでフィールド極性が反転しているフィールドでは、垂直フィルタ出力のうちデータＦ０’、Ｆ１’、Ｆ２’、・・・を選択的に２回ラッチし、１画素分のデータタイミングに同期させて出力する（図１７Ｃ）。重心選択回路６１Ｂの動作および構成も、重心選択回路６１Ａと同様である。
【００９７】
セレクタ６３は、４８０Ｉフォーマットのビデオ信号の変速再生時において、ビデオ復号回路１３から出力された再生ビデオ信号のフィールド極性と、例えば外部から供給される外部同期信号などのリファレンス信号のフィールド極性との関係に基づき、遅延回路５６Ｂおよび５６Ｄから供給された信号を選択的に出力する。この実施の一形態においては、再生ビデオ信号のフィールド極性がＯＤＤで、リファレンス信号のフィールド極性がＥＶＥＮであれば、遅延回路５６Ｂの出力を選択し、それ以外の場合には、遅延回路５６Ｄの出力を選択する。
【００９８】
また、セレクタ６３は、４８０Ｐフォーマットのビデオ信号を出力する際には、遅延回路５６Ａの出力を選択する。
【００９９】
図１８および図１９を用いて、１／２倍速再生時における、ビデオ復号回路１３から出力された再生ビデオ信号と、セレクタ６３から出力される出力ビデオ信号との、重心の関係を示し、上述した構成による処理について説明する。
【０１００】
図１８は、入力される再生ビデオ信号に対して、リファレンスのＯＤＤおよびＥＶＥＮフィールドが反転しない例である。図１８Ｃにインタレース走査で再生されたビデオ信号、すなわち４８０Ｉフォーマットのビデオ信号を示し、図１８Ａおよび図１８Ｂが図１８Ｃの信号に基づくＯＤＤフィールド出力、図１８Ｄおよび図１８Ｅが図１８Ｃの信号に基づくＥＶＥＮフィールド出力を示す。図１８Ｃの信号を４８０Ｉフォーマットで出力する場合には、図１８Ａおよび図１８Ｅにそれぞれ示されるように、ＯＤＤおよびＥＶＥＮフィールドの何れにおいても、何の処理も施さずに、そのまま出力することができる。
【０１０１】
すなわち、ビデオ復号回路１３から出力され、垂直フィルタブロック１４に入力されたビデオ信号は、４連の遅延回路５０Ａ〜５０Ｄに供給され、３段目の遅延回路５０Ｃから取り出されて、無変換出力として出力される。この出力は、後段の入力切替回路３０および３４に供給される。
【０１０２】
一方、図１８Ｃの信号をプログレッシブ走査、すなわち４８０Ｐフォーマットで出力する場合には、図１８Ｂおよび図１８Ｄにそれぞれ示されるように、補間により４８０Ｐのラインを生成して出力する。ラインの補間は、上述した遅延回路５０Ａ〜５０Ｄ、係数乗算器５１Ａ〜５１Ｅおよび加算器５２からなる垂直フィルタによってなされる。係数乗算器５１Ａ〜５１Ｅの係数レジスタに、上述した図１５の列（ａ）に示される係数ａ１〜ａ５、ｂ１〜ｂ５を格納し、係数選択回路５３Ａ〜５３Ｅを所定に切り替えることで、補間を行う。補間された信号は、遅延回路５６Ａに供給されて位相を合わされ、セレクタ６３を介して出力される。
【０１０３】
図１９は、ＯＤＤおよびＥＶＥＮフィールドが反転するフィールドで、且つ、インタレース走査、すなわち４８０Ｉフォーマットで出力する例である。図１９Ｄが４８０Ｉで再生されたビデオ信号を示し、この信号が図１９Ｃ、図１９Ｂの処理を経て図１９ＡのようにしてＯＤＤフィールドで出力される。同様に、図１９Ｄの信号が図１９Ｅの処理を経て図１９ＦのようにしてＥＶＥＮフィールドで出力される。
【０１０４】
ＯＤＤおよびＥＶＥＮが反転されているため、図１９Ｄの信号のうちＯＤＤフィールドの信号は、ＥＶＥＮフィールドの同期に合わせてビデオ復号回路１３から出力される。そのため、図１９Ｃに示されるように、重心が０．５ライン分（０．５Ｈ）下がることになる。この信号は、垂直フィルタブロック１４に供給され、上述した図１５の列（ｂ）に示される係数ａ１〜ａ５が用いられて垂直フィルタ処理され、重心が０．５Ｈ下げられる（図１９Ｂ）。さらにこの信号は、セレクタ６３により選択が遅延回路５６Ｄから５６Ｂへと切り替えられることで、図１９Ａに示されるように重心が１Ｈ、上げられる。これにより、ＯＤＤフィールドの信号が元の、すなわち、図１９Ｄに示される再生信号のライン位置に戻される。
【０１０５】
一方、ＥＶＥＮフィールドに関しても同様に、ＯＤＤフィールドの同期に合わせてビデオ復号回路１３から出力される。ＥＶＥＮフィールドがＯＤＤフィールドに合わせられるため、この場合には、図１９Ｅに示されるように重心が０．５Ｈ上がることになる。重心が０．５Ｈ上がったこの信号は、上述した図１５の列（ｂ）に示される係数ａ１〜ａ５が用いられた垂直フィルタ処理により重心が０．５Ｈ下げられ、図１９Ｆに示されるように、ＥＶＥＮフィールドが元のライン位置に下げられる。
【０１０６】
このように垂直フィルタ処理された信号は、遅延回路５６Ａ〜５６Ｄに供給され、位相を合わせられると共に、重心選択回路６１Ａおよび６１Ｂで所定に重心が選択され、セレクタ６３に供給される。そして、図１９Ｄから図１９Ａへの処理では、遅延回路５６Ｂの出力が選択され、図１９Ｄから図１９Ｆへの処理では、遅延回路５６Ｄの出力が選択される。
【０１０７】
次に、方式変換回路２０としての構成および処理について説明する。方式変換回路２０は、上述したように、Ｐ／Ｉ変換およびＩ／Ｐ変換を行う。遅延回路５６Ａ、５６Ｂおよび５６Ｃの出力がそれぞれ取り出され、セレクタ５７に供給される。したがって、セレクタ５７には、３２μｓすなわち４８０Ｐフォーマットの１Ｈずつがシフトされた信号が３系統、入力される。セレクタ５７では、これら３系統の信号を選択的に出力し、時間軸変換回路５８および５９に供給する。セレクタ５７では、出力フォーマット指示信号によって出力する信号を選択すると共に、ビデオ復号回路１３から出力される再生ビデオ信号と、リファレンス信号とのフィールド極性に基づき出力する信号を選択する。
【０１０８】
時間軸変換回路５８および５９は、例えばＦＩＦＯメモリからなり、入力されたディジタルビデオ信号を、入力時とは異なる時間軸で読み出すことで時間軸を変換し、Ｐ／Ｉ変換あるいはＩ／Ｐ変換を行う。時間軸変換回路５８および５９の出力は、セレクタ６０に供給され、再生フォーマット指示信号および出力フォーマット指示信号に基づき所定に選択され出力される。
【０１０９】
先ず、通常再生の場合について説明する。セレクタ５７において、遅延回路５６Ｂの出力が選択される。図２０は、この通常再生の際の一例のタイムチャートを示す。なお、図２０および後述する図２２、図２３および図２４において、斜線部は、水平ブランキング期間を示す。
【０１１０】
図２０Ａは、リファレンス信号を示す。リファレンス信号は、この例では、インタレース走査の信号に対応し、１Ｈ＝６４μｓとされている。このリファレンス信号に同期して、図２０Ｂに示される４８０Ｉフォーマットのビデオ信号が垂直フィルタブロック１４に入力される。この信号から、垂直フィルタにより４８０Ｐフォーマットのラインが生成される（図２０Ｃ）。上述したように、垂直フィルタでは、係数選択回路５３Ａ〜５３Ｅにより、１画素データの期間に２画素分のデータが複合されており、４８０Ｐフォーマットの２Ｈ分の信号が４８０Ｉフォーマットの１Ｈの期間に多重されている。この信号が遅延回路５６Ａおよび５６Ｂでそれぞれ３２μｓずつ遅延され（図２０Ｄ、図２０Ｅ）、セレクタ５７を介して時間軸変換回路５８および５９に供給される。
【０１１１】
時間軸変換回路５８では、遅延回路５６Ｂから出力された信号から、４８０Ｉフォーマットの１Ｈ期間に多重された４８０Ｐフォーマットの２Ｈのうち、前半のラインの信号を選択的にＦＩＦＯメモリに書き込む（図２０Ｆ）。この信号は、図２０Ｇのように、ＦＩＦＯメモリに当該信号が書き込まれる１Ｈの後半の期間に読み出される。一方、時間軸変換回路５９では、遅延回路５６Ｂから出力された信号から、４８０Ｉフォーマットの１Ｈ期間に多重された４８０Ｐフォーマットの２Ｈのうち、後半のラインの信号を選択的にＦＩＦＯメモリに書き込む（図２０Ｈ）。この信号は、図２０Ｉのように、ＦＩＦＯメモリに当該信号が書き込まれる１Ｈの次の１Ｈの前半の期間に読み出される。
【０１１２】
時間軸変換回路５８および５９で時間軸変換された信号は、セレクタ６０で１本の信号とされ、図２０Ｊの変換出力として出力される。このように時間軸変換回路５８および５９が制御されることで、垂直フィルタで作られた０．５Ｈ上に重心がずらされた信号と、重心変化のない信号とが１Ｈおきに出力され、正しく補間された４８０Ｐフォーマットの信号が得られる。
【０１１３】
なお、変換出力は、図２０Ｊに示されるように、入力された信号に対して３Ｈ分遅延している。これに対して、上述したセレクタ６３からの出力は、図２０Ｋに示されるように、加算器５２の出力に対して遅延回路５６Ａ〜５６Ｄを介され、合計で入力信号に対して３Ｈ分遅延される。さらに、無変換出力は、遅延回路５０Ａ〜５０Ｄの３段目から取り出されるため、入力信号に対して３Ｈ遅延されている。すなわち、方式変換回路２０、垂直フィルタ回路２１および遅延調整回路２２の出力は、互いに位相が合っている。
【０１１４】
変速再生、例えば１／２倍速再生を行った場合について説明する。この場合には、既に述べたように、ビデオ復号回路１３から出力される再生ビデオ信号とリファレンス信号とのフィールド極性が反転する。
【０１１５】
図２１は、変速再生時に、ＯＤＤおよびＥＶＥＮフィールドが反転するフィールドで、且つ、プログレッシブ走査、すなわち４８０Ｐフォーマットで出力する場合の、重心の変化を示す。図２１Ｄが４８０Ｉで再生されたビデオ信号を示し、この信号が図２１Ｃ、図２１Ｂの処理を経て図２１ＡのようにしてＯＤＤフィールドで出力される。同様に、図２１Ｄの信号が図２１Ｅおよび図２１Ｆの処理を経て図２１ＧのようにしてＥＶＥＮフィールドで出力される。
【０１１６】
ＯＤＤおよびＥＶＥＮが反転されているため、図２１Ｄの信号のうちＯＤＤフィールドの信号は、ＥＶＥＮフィールドの同期に合わせてビデオ復号回路１３から出力される。そのため、図２１Ｃに示されるように、重心が０．５Ｈ下がることになる。そして、垂直フィルタブロック１４において、上述した図１５の列（ａ）に示される係数ａ１〜ａ５、ｂ１〜ｂ５が用いられた垂直フィルタ処理によりラインが補間されることで、図２１Ｂに示されるように、プログレッシブ走査に対応するラインが生成される。４８０Ｐのフォーマットとされたこのビデオ信号は、垂直フィルタの後段の遅延回路５６Ａ〜５６Ｄに供給され、メモリの読み出しを制御されることで、図２１Ａに示されるように重心が１Ｈ上げられ、出力される。
【０１１７】
一方、ＥＶＥＮフィールドの信号は、ＯＤＤフィールドの同期に合わせてビデオ復号回路１３から出力される。そのため、図２１Ｅに示されるように、重心が０．５Ｈ上がることになる。そして、垂直フィルタブロック１４において、上述した図１５の列（ａ）に示される係数ａ１〜ａ５、ｂ１〜ｂ５が用いられた垂直フィルタ処理によりラインが補間されることで、図２１Ｆに示されるように、プログレッシブ走査に対応するラインが作成される。４８０Ｐのフォーマットとされたこのビデオ信号は、遅延回路５６Ａ〜５６Ｄに供給され、図２１Ｇに示されるように重心が１Ｈ下げられ、出力される。４８０ＩフォーマットにおけるＥＶＥＮフィールドの第１ラインから４８０Ｐフォーマットの第２ラインが作られるため、１Ｈ重心を下げることで、ＥＶＥＮフィールド側のライン位置が図２１ＡのＯＤＤフィールド側のライン位置と同じになる。
【０１１８】
このように、変速再生により再生された再生ビデオ信号と、リファレンス信号とのフィールド極性が反転した場合には、本来の重心に対して、４８０Ｉフォーマットの０．５Ｈ分（３２μｓ）だけ重心がずらされる。そのため、これをセレクタ５７において遅延回路５６Ａ〜５６Ｃの段数を切り替えることで、この０．５Ｈ、すなわち３２μｓ分の重心のずれを元に戻す。その後は、上述の通常再生のときと同様に、時間軸変換回路５８および５９で時間軸変換することで、正しく補間された４８０Ｐフォーマットの信号が得られる。
【０１１９】
図２２は、ＯＤＤフィールドの信号をＥＶＥＮフィールドのタイミングで出力する場合の一例のタイミングチャートを示し、図２３は、ＥＶＥＮフィールドの信号をＯＤＤフィールドのタイミングで出力する場合の一例のタイミングチャートを示す。ＯＤＤフィールドの信号をＥＶＥＮフィールドのタイミングで出力する場合は、セレクタ５７において、遅延回路５６Ａの出力が選択される。一方、ＥＶＥＮフィールドの信号をＯＤＤフィールドのタイミングで出力する場合は、セレクタ５７において、遅延回路５６Ｃの出力が選択される。このように遅延段数を切り替えることで、上述した０．５Ｈ分の重心のずれが元に戻される。時間軸変換回路５８および５９の動作は、上述した図２０のタイミングと同一なので、詳細な説明を省略する。
【０１２０】
次に、ビデオ復号回路１３から４８０Ｐフォーマットで再生された信号を処理する場合について説明する。信号の流れは、上述した４８０Ｉフォーマットの信号を再生する場合と同様である。垂直フィルタにおいて、係数ａ１〜ａ５、ｂ１〜ｂ５は、図１５の列（ｃ）の値を用いることができる。４８０Ｐフォーマットの信号は、データレートが４８０Ｉフォーマットの２倍になっているので、図１６および図１７で説明したような、垂直フィルタでの係数切り替えや、重心選択回路６１Ａおよび６１Ｂでの切り替えを考慮する必要がない。また、４８０Ｐフォーマットは、元来、インタレース走査を行わない、ノンインタレース走査であって、１フィールド＝１フレームである。したがって、変速再生時の、ビデオ復号回路１３から出力される再生ビデオ信号と、リファレンス信号とのフィールド極性反転の現象が生じない。このため、セレクタ５７およびセレクタ６３では、共に、常に遅延回路５６Ａの信号を選択する。
【０１２１】
図２４は、４８０Ｐフォーマットの信号の一例の処理を示すタイムチャートである。リファレンス信号は、図２４Ａに示されるように、４８０Ｐフォーマットに対応した信号となっており、１Ｈが３２μｓとされる。ビデオ復号回路１３から出力された４８０Ｐフォーマットのビデオ信号は、垂直フィルタブロック１４に対して図２４Ｂのように入力される。この信号は、垂直フィルタで、６４μｓ分遅延され、遅延回路５６Ａに入力される（図２４Ｃ）。遅延回路５６Ａで８６４ワードだけ遅延された信号（図２４Ｄ）は、時間軸変換回路５８および５９に供給される。
【０１２２】
時間軸変換回路５８および５９では、図２０、図２１および図２３で上述した４８０Ｉフォーマットの処理の際の、逆の処理を行う。すなわち、図２４Ｅおよび図２４Ｆ、ならびに、図２４Ｈおよび図２４Ｉにそれぞれ示されるように、ＦＩＦＯメモリに書き込まれた、１Ｈが３２μｓである４８０Ｐフォーマットの信号を、６４μｓの時間をかけて読み出す。また、時間軸変換回路５８および５９では、図２４Ｇおよび図２４Ｊに示されるように、互いに４８０Ｐフォーマットの１Ｈだけずれて読み出しがなされる。この例では、時間軸変換回路５８の出力が第１フィールド（ＯＤＤフィールド）とされ、時間軸変換回路５９の出力が第２フィールド（ＥＶＥＮフィールド）とされる。このように、Ｐ／Ｉ変換の際には、時間軸変換回路５８および５９において、信号が１Ｈずつ間引かれて出力されることで、４８０Ｉフォーマットに対応した出力信号が得られる。
【０１２３】
この例でも、図２４Ｇ、図２４Ｊ、図２４Ｋおよび図２４Ｌに示されるように、方式変換回路２０、垂直フィルタ回路２１および遅延調整回路２２の出力は、互いに位相が合わせられる。
【０１２４】
なお、上述では、垂直フィルタブロック１４での処理、すなわちビデオ信号の輝度信号成分Ｙを中心に説明し、ビデオ信号のライン数を変換する例について説明したが、これをビデオ信号の色信号成分Ｃに適用することで、クロマフォーマットの変換を行うことができる。例えば、クロマフォーマットが４：２：２の信号をクロマフォーマットが４：２：０の信号に変換することができる。例えば、上述したように、垂直フィルタにおいて図１５に示される係数のうち、列（ａ）および列（ｃ）の係数を用いると、信号の周波数特性が半分に落とされるので、これを利用してクロマフォーマットの変換を行うことができる。また、垂直フィルタブロック１４および１５は、互いに独立して制御されるため、ライン数とクロマフォーマットを共に変換することもできる。
【０１２５】
さらに、上述では、この実施の一形態を、４８０Ｉフォーマットと４８０Ｐフォーマットとの間の変換に適用するように説明したが、これはこの例に限定されない。例えば、この実施の一形態の構成で、ＨＤ(High Definition)フォーマットとＳＤ(Standard Definition)フォーマットとの間での変換を行うこともできる。ＨＤフォーマットは、ＳＤフォーマットに対してライン数および１ラインのサンプル数を多くすることで、ＳＤフォーマットよりも高解像度を実現している。
【０１２６】
さらにまた、上述では、この発明が磁気テープを記録媒体とし、磁気テープから再生された信号を処理するＶＴＲに適用されるように説明したが、これはこの例に限定されない。例えば、記録媒体をディスク状記録媒体として、このディスク状記録媒体から再生されたビデオ信号を変換するような装置にも適用できる。また例えば、この実施の一形態は、記録媒体から再生されたビデオ信号だけでなく、有線または無線の伝送路を介して供給されるビデオ信号の変換を行う場合にも適用できる。
【０１２７】
また、上述では、この実施の一形態によるＶＴＲが２系統のフォーマットに対応するように説明したが、これはこの例に限られず、さらに多系統のフォーマットに対応するようにもできる。
【０１２８】
【発明の効果】
以上説明したように、この発明によれば、磁気テープ上に記録された再生ビデオフォーマット情報と、予め指定された出力フォーマット情報とから、Ｐ／Ｉ変換およびＩ／Ｐ変換を行う方式変換器の動作モードを自動的に変更することができるという効果がある。
【０１２９】
また、垂直フィルタおよび出力回路が輝度成分信号Ｙおよび色信号成分Ｃにそれぞれ独立して設けられているため、出力時のクロマの周波数特性の違いなどにも対応できる効果がある。
【０１３０】
さらに、この実施の一形態では、２種類以上の異なるフォーマットの出力を有し、これら２種類以上の異なるフォーマットのビデオ信号を互いに位相を合わせて出力することができる効果がある。
【０１３１】
さらにまた、この実施の一形態によれば、出力回路が独自に、出力信号に対して外部同期信号に基づく同期を付加しているため、再生する磁気テープを異なるフォーマットのテープに入れ替える際にも、継続して同期を付加することができる効果がある。また、フォーマットの変更時に、所定期間だけ出力信号がミュートされ、例えばグレー信号に置き換えられるため、フォーマット変更時のエラー画面が表示されないという効果がある。
【０１３２】
また、この実施の一形態によれば、２系統以上のフォーマットをマトリクス的に自在に選択できるという効果がある。
【０１３３】
さらに、この実施の一形態によれば、変速再生用のフィルタ処理と方式変換用のフィルタ処理とを共通の構成で行っているので、回路規模を削減できるという効果がある。
【０１３４】
さらにまた、方式変換用のフィルタとして、周波数特性の略等しい２種類のフィルタ係数を用いているので、変速再生時に再生信号とリファレンス信号とのフィールド極性の違いにより発生するフリッカを低減することができる。
【図面の簡単な説明】
【図１】磁気テープ上に形成されるトラックフォーマットの一例を示す略線図である。
【図２】テープ上のセクタの配置を示す略線図である。
【図３】ＩＤ０およびＩＤ１のビットアサインの一例を示す略線図である。
【図４】ビデオ信号の複数のフォーマットを示す略線図である。
【図５】１エラー訂正ブロックにおけるオーディオデータの配置の一例を示す略線図である。
【図６】１エラー訂正ブロックにおけるオーディオデータの配置の一例を示す略線図である。
【図７】１エラー訂正ブロックにおけるオーディオデータの配置の一例を示す略線図である。
【図８】ＡＵＸデータの内容の一例を示す略線図である。
【図９】ビデオデータおよびオーディオデータを記録するトラックフォーマットの一例を示す略線図である。
【図１０】この発明の実施の一形態によるディジタルＶＴＲの再生系の一例の構成を示すブロック図である。
【図１１】信号フォーマットが４８０Ｉおよび４８０Ｐのディジタルビデオ信号のラインの位置関係について示す略線図である。
【図１２】１／２倍速再生の際の、インタレース走査におけるＯＤＤおよびＥＶＥＮフィールドの出力順を概略的に示す略線図である。
【図１３】垂直フィルタブロックの一例の構成をより詳細に示すブロック図である。
【図１４】係数乗算器をさらに詳細に示すブロック図である。
【図１５】係数ａ１〜ａ５、ｂ１〜ｂ５の例を示すブロック図である。
【図１６】係数選択回路の一例の動作を示すタイムチャートである。
【図１７】重心選択回路の一例の動作を示すタイムチャートである。
【図１８】入力される再生ビデオ信号に対して、リファレンスのＯＤＤおよびＥＶＥＮフィールドが反転しない例を示す略線図である。
【図１９】ＯＤＤおよびＥＶＥＮフィールドが反転するフィールドで、且つ、インタレース走査、すなわち４８０Ｉフォーマットで出力する例を示す略線図である。
【図２０】通常再生の際の一例のタイムチャートである。
【図２１】変速再生時に、ＯＤＤおよびＥＶＥＮフィールドが反転するフィールドで、且つ、プログレッシブ走査、すなわち４８０Ｐフォーマットで出力する場合の、重心の変化を示す略線図である。
【図２２】ＯＤＤフィールドの信号をＥＶＥＮフィールドのタイミングで出力する場合の一例のタイミングチャートである。
【図２３】ＥＶＥＮフィールドの信号をＯＤＤフィールドのタイミングで出力する場合の一例のタイミングチャートである。
【図２４】４８０Ｐフォーマットの信号の一例の処理を示すタイムチャートである。
【符号の説明】
１１・・・ＳＹＮＣ・ＩＤ検出回路、１３・・・ビデオ復号回路、１４，１５・・・垂直フィルタブロック、１６，１７・・・出力回路、１８・・・出力制御回路、２０，２３・・・方式変換回路、２１，２４・・・垂直フィルタ回路、２２，２５・・・遅延調整回路、３０，３１，３４，３５・・・入力切替回路、３２，３６・・・ミュート回路、３３，３７・・・同期信号発生・付加回路、５０Ａ〜５０Ｄ・・・遅延回路、５１Ａ〜５１Ｅ・・・係数乗算回路、５２・・・加算器、５３Ａ〜５３Ｅ・・・係数選択回路、５４Ａ〜５４Ｅ・・・乗算回路、５６Ａ〜５６Ｄ・・・遅延回路、５７・・・セレクタ、５８，５９・・・時間軸変換回路、６０・・・セレクタ、６１Ａ，６１Ｂ・・・重心選択回路、６３・・・セレクタ
【発明の属する技術分野】
この発明は、複数種類のフォーマットのディジタルビデオ信号を処理すると共に、ディジタルビデオ信号のフォーマット変換を行うことができる再生装置および方法、ならびに、信号処理装置および方法に関する。
【０００２】
【従来の技術】
従来技術において、２種類以上の信号フォーマットのビデオ信号を再生可能で、尚かつ、ビデオ信号のフォーマットを変換することができるようにされたＶＴＲ(Video Tape Recorder)が既に提案されている。このようなＶＴＲとして、特開平２−１７１０９０号に記載されるＶＴＲなどがある。
【０００３】
この、特開平２−１７１０９０には、再生されたビデオ信号の方式と、設定されたビデオ信号方式とによって、自動的に方式変換器などの動作状態を変更するようにされたＶＴＲが記載されている。また、この特開平２−１７１０９０には、記録されているテレビジョン標準方式の判別は、フィールド周波数の計測などによって行うことが記載されている。
【０００４】
一方、近年では、ディジタル方式によるテレビジョン放送の実用化が進められており、その放送方式も多様化している。そのため、放送局用のＶＴＲでも、１台で複数のフォーマットに対応できる、マルチフォーマット対応のものが開発されている。上述した特開平２−１７１０９０号に記載されているＶＴＲのようなＮＴＳＣやＰＡＬへの対応だけでなく、１フレームを１フィールドで構成するプログレッシブ走査や、より解像度を高めたＨＤ(High Definition)方式にも対応可能なＶＴＲが開発されている。
【０００５】
【発明が解決しようとする課題】
このようなフォーマットで、例えば４８０Ｉ（４８０ライン、インタレース走査）と４８０Ｐ（４８０ライン、プログレッシブ走査）とを共に記録再生できるようにされたＶＴＲを考える。４８０Ｉおよび４８０Ｐでは、フィールド周波数が共に６０Ｈｚであるので、上述した特開平２−１７１０９０号の例のように、ビデオ信号のフィールド周波数の計測によりフォーマットを判断することができないという問題点があった。
【０００６】
また、近年のディジタルテレビジョン放送で用いられるビデオ信号のフォーマットは、とても複雑なものとなっている。例えば、４８０Ｐの信号であっても、クロマフォーマットが４：２：２の規格だけでなく、４：２：０の帯域で信号を伝送するように定められている、ＳＭＰＴＥ ２９４Ｍと称される規格も存在する。クロマフォーマットが４：２：２ビデオ信号を、この規格で出力するためには、クロマ信号だけ垂直方向に帯域制限を行う必要がある。すなわち、この場合には、方式変換を行うだけでなく、クロマ信号に対してフィルタ処理を行うかどうかという選択肢が必要になってくる。従来では、このような選択肢を有したＶＴＲは、存在しなかったという問題点があった。
【０００７】
さらに、放送局用ＶＴＲにおいては、外部リファレンスに同期してビデオ信号を出力する必要がある。上述の４８０Ｉおよび４８０Ｐの信号を同時に出力するような場合にも、４８０Ｐの信号は、４８０Ｉの信号のフレーム周期（３０Ｈｚ）に同期していることが望ましい。これは、従来のタイムコードに対応した編集や、ＳＭＰＴＥ ２９４Ｍに規定される、デュアルリンク方式との整合性などの理由からである。なお、デュアルリンク方式は、プログレッシブ走査のビデオ信号を、リンクＡおよびリンクＢにそれぞれライン毎に交互に伝送する方式である。フィールド毎に、奇数ラインと偶数ラインが入れ替わる。また、通常、４８０Ｉの信号を４８０Ｐに変換するＩ／Ｐ変換と、４８０Ｐの信号を４８０Ｉに変換するＰ／Ｉ変換とでは、処理に要する時間が異なる。
【０００８】
このような状況でも、出力が１系統しかない場合には、外部リファレンスに対してＶＴＲの出力ビデオ信号における再生開始位相を合わせる（先行させる）ことにより、出力信号の位相を外部リファレンスに合わせることができる。しかしながら、出力が方式変換する系と方式変換しない系の２系統ある場合に、２系統共、正しい位相に合わせるためには、方式変換する系と方式変換しない系との間で、何らかの位相あわせが必要となる。従来は、この点が考慮されたＶＴＲが存在していなかったという問題点があった。
【０００９】
さらにまた、放送局用ＶＴＲの出力は、他の装置の同期の基準に用いられていることがある。そのため、例えばテープを入れ替えて以前と異なるフォーマットのビデオ信号の再生を開始するときにも、出力信号の同期が乱れることなく正しく出力されている必要がある。また、テープの入れ替えに伴って、再生信号のフォーマットが変わるときには、ＶＴＲ内部において、例えばエラー訂正回路、ビデオ復号回路および方式変換回路などの、再生回路系の動作モードが変更されることになる。動作モードが変更された後に動作が安定するまでには、数秒乃至は数十秒の時間を要し、その間に、誤動作中の信号が出力されてしまうという問題点があった。
【００１０】
また、上述では、例えば４８０Ｉおよび４８０Ｐといった、異なるフォーマットのビデオ信号を２系統出力するＶＴＲを前提として説明したが、ユーザの要望や商品形態によっては、一方のフォーマットの信号のみを２系統出力したいという場合も考えられる。
【００１１】
さらに、４８０Ｉのフォーマットにおいて、例えば再生時のテープ速度が記録時の１／２であるような１／２倍速再生といったような変速再生を行った場合、再生ビデオ信号のインタレース構造が崩れる。すなわち、第１フィールドを続けて２フィールド分出力し、次に、第２フィールドを続けて２フィールド分出力することで、１／２倍速再生が行われる。この場合、最初の第１フィールドの信号は本来の第１フィールドのライン位置で表示されるが、連続して再生される次の第１フィールドの信号は、第２フィールドのライン位置で表示される。第２フィールドの信号も、同様である。その結果、表示画面に、１／２ライン幅の縦揺れ（上下動）が発生してしまうという問題点があった。
【００１２】
さらにまた、以上に列挙した問題点を解決するための構成をＶＴＲに内蔵させるには、従来では、回路が大規模になり、コストも上がってしまうという問題点があった。
【００１３】
したがって、この発明の目的は、異なるフォーマットビデオ信号に対応すると共に複数系統のビデオ出力を有し、且つ、安価で小型化が可能な再生装置および方法、ならびに、信号処理装置および方法を提供することにある。
【００１４】
【課題を解決するための手段】
この発明は、上述した課題を達成するために、複数の信号フォーマットのビデオ信号を再生可能で、且つ、再生されたビデオ信号を複数のフォーマットで同時に出力可能な再生装置において、 記録媒体に記録されたビデオ信号を再生する再生手段と、再生手段で再生されたビデオ信号のフォーマットを変換するフォーマット変換手段と、再生手段で再生されたビデオ信号を、フォーマット変換手段でフォーマット変換されて出力されたビデオ信号と位相を合わせて出力するバイパス手段と、フォーマット変換手段から出力されたビデオ信号と、バイパス手段から出力されたビデオ信号とを選択して出力する複数の出力手段とを有し、複数の出力手段から同時にビデオ信号の出力を行うことを特徴とする再生装置である。
【００１５】
また、この発明は、複数の信号フォーマットのビデオ信号を再生可能で、且つ、再生されたビデオ信号を複数のフォーマットで同時に出力するようにされた再生方法において、記録媒体に記録されたビデオ信号を再生する再生のステップと、再生のステップで再生されたビデオ信号のフォーマットを変換するフォーマット変換のステップと、再生のステップで再生されたビデオ信号を、フォーマット変換のステップでフォーマット変換されて出力されたビデオ信号と位相を合わせて出力するバイパスのステップと、フォーマット変換のステップから出力されたビデオ信号と、バイパスのステップにより出力されたビデオ信号とを選択して出力する複数の出力のステップとを有し、複数の出力のステップから同時にビデオ信号の出力を行うことを特徴とする再生方法である。
【００１６】
また、この発明は、複数の信号フォーマットのビデオ信号を入力可能で、且つ、入力されたビデオ信号を複数のフォーマットで同時に出力可能な信号処理装置において、入力されたビデオ信号のフォーマットを変換するフォーマット変換手段と、入力されたビデオ信号を、フォーマット変換手段でフォーマット変換されて出力されたビデオ信号と位相を合わせて出力するバイパス手段と、フォーマット変換手段から出力されたビデオ信号と、バイパス手段から出力されたビデオ信号とを選択して出力する複数の出力手段とを有し、複数の出力手段から同時にビデオ信号の出力を行うことを特徴とする信号処理装置である。
【００１７】
また、この発明は、複数の信号フォーマットのビデオ信号を入力可能で、且つ、入力されたビデオ信号を複数のフォーマットで同時に出力するようにされた信号処理方法において、入力されたビデオ信号のフォーマットを変換するフォーマット変換のステップと、入力されたビデオ信号を、フォーマット変換のステップでフォーマット変換されて出力されたビデオ信号と位相を合わせて出力するバイパスのステップと、フォーマット変換のステップにより出力されたビデオ信号と、バイパスのステップにより出力されたビデオ信号とを選択して出力する複数の出力のステップとを有し、複数の出力のステップから同時にビデオ信号の出力を行うことを特徴とする信号処理方法である。
【００２３】
また、請求項１および５に記載の発明は、再生されたビデオ信号から検出された、記録時に埋め込まれたフォーマット情報に基づきフォーマット変換されたビデオ信号と、フォーマット変換をバイパスされた再生ビデオ信号とを、位相を合わせて同時にそれぞれ出力することができる。
【００２５】
また、請求項６および１０に記載の発明は、入力されたビデオ信号から検出された、予め埋め込まれたフォーマット情報に基づきフォーマット変換されたビデオ信号と、フォーマット変換をバイパスされた再生ビデオ信号とを、位相を合わせて同時にそれぞれ出力することができる。
【００２６】
【発明の実施の形態】
以下、この発明の実施の一形態について説明する。先ず、理解を容易とするために、この発明に適用できる記録フォーマットについて説明する。ディジタルビデオ信号は、所定の方式で圧縮符号化される。この実施の一形態では、ＤＣＴ(Discrete Cosine Transform)および動きベクトルによる動き補償を用いた圧縮符号化方式である、ＭＰＥＧ２(Moving Pictures Experts Group 2)を用いてディジタルビデオ信号の圧縮符号化を行う。圧縮符号化されたディジタルビデオ信号は、内符号パリティおよび外符号パリティを付加され、積符号を用いてエラー訂正符号化される。そして、エラー訂正符号化されたデータに対して、内符号パリティ単位で、同期を検出するためのＳＹＮＣパターン、シンクブロックを識別するためのＩＤおよび記録されるデータの内容に関する情報を示すＤＩＤが付加され、シンクブロックが構成される。データは、シンクブロック単位でパケットとして扱われる。
【００２７】
ＳＹＮＣパターン、ＩＤおよびＤＩＤを付加されたデータは、回転ドラム上に設けられた磁気ヘッドにより、ヘリカルスキャン方式で以て磁気テープ上に記録される。磁気ヘッドは、回転ドラム上の互いに対向する位置に、それぞれ複数個が設けられる。すなわち、磁気テープが回転ヘッドに１８０°程度の巻き付け角で以て巻き付けられている場合、回転ヘッドの１８０°の回転により、同時に複数本のトラックを形成することができる。また、磁気ヘッドは、互いにアジマスの異なる２個で一組とされる。複数個の磁気ヘッドは、隣接するトラックのアジマスが互いに異なるように配置される。
【００２８】
図１は、上述した回転ヘッドにより磁気テープ上に形成されるトラックフォーマットの一例を示す。これは、１フレーム当たりのビデオおよびオーディオデータが８トラックで記録される例である。例えばフレーム周波数が２９．９７Ｈｚ、レートが５０Ｍｂｐｓ、有効ライン数が４８０本で有効水平画素数が７２０画素のインタレース信号（４８０Ｉ信号）およびオーディオ信号が記録される。また、フレーム周波数が２５Ｈｚ、レートが５０Ｍｂｐｓ、有効ライン数が５７６本で有効水平画素数が７２０画素のインタレース信号（５７６Ｉ信号）およびオーディオ信号も、図１と同一のテープフォーマットによって記録できる。
【００２９】
互いに異なるアジマスの２トラックによって１セグメントが構成される。すなわち、８トラックは、４セグメントからなる。セグメントを構成する１組のトラックに対して、アジマスと対応するトラック番号〔０〕とトラック番号〔１〕が付される。図１に示される例では、前半の８トラックと、後半の８トラックとの間で、トラック番号が入れ替えられると共に、フレーム毎に互いに異なるトラックシーケンスが付される。これにより、アジマスが異なる１組の磁気ヘッドのうち一方が、例えば目詰まりなどにより読み取り不能状態に陥っても、前フレームのデータを利用してエラーの影響を取り除くことができ、データの修整を良好に行うことができる。
【００３０】
トラックのそれぞれにおいて、両端側にビデオデータが記録されるビデオセクタが配され、ビデオセクタに挟まれて、オーディオデータが記録されるオーディオセクタが配される。なお、この図１および後述する図２は、テープ上のセクタの配置を示すものである。
【００３１】
この例では、８チャンネルのオーディオデータを扱うことができるようにされている。Ａ１〜Ａ８は、それぞれオーディオデータの１〜８ｃｈを示す。オーディオデータは、セグメント単位で配列を変えられて記録される。また、ビデオデータは、この例では、１トラックに対して４エラー訂正ブロック分のデータがインターリーブされ、Ｕｐｐｅｒ ＳｉｄｅおよびＬｏｗｅｒ Ｓｉｄｅのセクタに分割され記録される。Ｌｏｗｅｒ Ｓｉｄｅのビデオセクタには、所定位置にシステム領域が設けられる。
【００３２】
なお、図１において、ＳＡＴ１（Ｔｒ）およびＳＡＴ２（Ｔｍ）は、サーボロック用の信号が記録されるエリアである。また、各記録エリアの間には、所定の大きさのギャップ（Ｖｇ１，Ｓｇ１，Ａｇ，Ｓｇ２，Ｓｇ３およびＶｇ２）が設けられる。
【００３３】
図１は、１フレーム当たりのデータを８トラックで記録する例であるが、記録再生するデータのフォーマットによっては、１フレーム当たりのデータを４トラック、６トラックなどでの記録することができる。図２Ａは、１フレームが６トラックのフォーマットである。この例では、トラックシーケンスが〔０〕のみとされる。
【００３４】
図２Ｂに示すように、テープ上に記録されるデータは、上述したシンクブロックと称される等間隔に区切られた複数のブロックからなる。図２Ｃは、シンクブロックの構成を概略的に示す。シンクブロックの先頭から、ＳＹＮＣパターン、ＩＤ、ＤＩＤおよび内符号パリティの順に配される。記録あるいは再生されるデータ単位の最小のものが１シンクブロックである。シンクブロックが多数並べられて（図２Ｂ）、例えばビデオセクタが形成される（図２Ａ）。
【００３５】
ＩＤは、ＩＤ０およびＩＤ１の２つの部分からなり、個々のシンクブロックを識別するための情報が格納される。図３Ａは、ＩＤ０およびＩＤ１のビットアサインの一例を示す。ＩＤ０は、１トラック中のシンクブロックのそれぞれを識別するための識別情報（ＳＹＮＣ ＩＤ）が格納される。ＳＹＮＣ ＩＤは、例えば通し番号である。ＳＹＮＣ ＩＤは、８ビットで表現される。
【００３６】
ＩＤ１は、シンクブロックのトラックに関する情報が格納される。ＭＳＢ側をビット７、ＬＳＢ側をビット０とした場合、このシンクブロックに関して、ビット７でトラックの上側（Ｕｐｐｅｒ）か下側（Ｌｏｗｅｒ）かが示され、ビット５〜ビット２で、トラックのセグメントが示される。また、ビット１は、トラックのアジマスに対応するトラック番号が示され、ビット０は、このシンクブロックがビデオデータおよびオーディオデータのうち何方のものであるかが示される。
【００３７】
ＤＩＤは、ペイロードに関する情報が格納される。上述したＩＤ１のビット０の値に基づき、ビデオおよびオーディオで、ＤＩＤの内容が異なる。図３Ｂは、ビデオの場合のＤＩＤのビットアサインの一例を示す。ビット７〜ビット４は、未定義（Ｒｅｓｅｒｖｅｄ）とされている。ビット３および２は、ペイロードのモードであり、例えばペイロードのタイプが示される。ビット３および２は、補助的なものである。ビット１でペイロードに１個あるいは２個のマクロブロックが格納されることが示される。ビット０でペイロードに格納されるビデオデータが外符号パリティであるかどうかが示される。
【００３８】
図３Ｃは、オーディオの場合のＤＩＤのビットアサインの一例を示す。ビット７〜ビット４は、Ｒｅｓｅｒｖｅｄとされている。ビット３でペイロードに格納されているデータがオーディオデータであるか、一般的なデータであるかどうかが示される。ペイロードに対して、圧縮符号化されたオーディオデータが格納されている場合には、ビット３がデータを示す値とされる。
【００３９】
ビット２〜ビット０の〔Ａｍｏｄｅ２〕、〔Ａｍｏｄｅ１〕および〔Ａｍｏｄｅ０〕は、ＮＴＳＣ方式における、５フィールドシーケンスの情報が格納される。すなわち、ＮＴＳＣ方式においては、ビデオ信号の１フィールドに対してオーディオ信号は、サンプリング周波数が４８ｋＨｚの場合、８００サンプルおよび８０１サンプルの何れかであり、このシーケンスが５フィールド毎に揃う。ビット２〜ビット０によって、シーケンスの何処に位置するかが示される。
【００４０】
また、後述するが、このビット２〜ビット０は、その３ビットによって〔７〕が表されるときに、続くデータがビデオの記録フォーマットを識別する情報である、ＡＵＸ２であることが示される。
【００４１】
この発明においては、１台のビデオテープレコーダ（以下、ＶＴＲと称する）で、複数のフォーマットのビデオ信号を扱うようにされている。図４は、このビデオ信号の複数のフォーマットについて、例示する。例えば互いに異なる１４のフォーマットモードに対応し、画枠サイズは、７２０画素×４８０ライン、７２０画素×５７６ラインの２種類に対応する。各フォーマットモードのそれぞれにおいて、磁気テープに記録する際の最短記録波長が互いに略等しくなるように、例えばビデオデータの圧縮符号化の際のレートが設定されている。
【００４２】
このフォーマットでは、インタレース走査と、プログレッシブ（ノンインタレース）走査の２種類の画面の走査方式に対応している。インタレース走査では、１フレームが２フィールドから構成される。一方、プログレッシブ走査では、１フレームで画面が完結する。なお、プログレッシブ走査においても、１フレーム期間は、２フィールド期間に対応するものとする。また、図４の各フォーマットモードにおいて、ライン数の横に、プログレッシブ走査では「ｐ」、インタレース走査では「ｉ」を付し、これらを表す。
【００４３】
図４は、列方向に、フレーム周波数で分類され、それぞれがＥｄｉｔ Ｆｒｅｑによって識別される。例えば、フレーム周波数が２３．９７６Ｈｚ、２５Ｈｚ、２９．９７Ｈｚ、５０Ｈｚおよび５９．９７Ｈｚに対して、それぞれＥｄｉｔＦｒｅｑとして〔０〕、〔２〕、〔３〕、〔５〕および〔６〕の各値が割り当てられる。
【００４４】
フレーム周波数が２３．９７６Ｈｚ、５０Ｈｚおよび５９．９４Ｈｚの列は、プログレッシブ走査が行われるグループで、各グループのそれぞれは、ビデオレートの異なる２つのモードが定義されている。なお、フレーム周波数が２３．９７６Ｈｚのモードは、シネマに対応したモードであって、例えば同一画像の２フィールドから１フレームが構成される。また、フレーム周波数が２５Ｈｚおよび２９．９７Ｈｚのグループは、それぞれ、インタレース走査をするビデオレートが異なる２つのモードと、プログレッシブ走査をするビデオレートが異なる２つのモードとを有する。このグループのプログレッシブ走査のモードでは、上述のシネマモードと同様に、例えば同一画像の２フィールドから１フレームが構成される。スキャン方式と、ビデオレートに対して、それぞれ〔１〕あるいは〔０〕のいずれかの値からなるフラグが割り当てられる。この例では、ライン数は、全て〔１〕の値のフラグが割り当てられている。
【００４５】
すなわち、この図４に示される各ビデオフォーマットモードは、〔Ｅｄｉｔ Ｆｒｅｑ〕の値と、〔ｌｉｎｅ〕、〔ｓｃａｎ〕および〔ｒａｔｅ〕の各フラグで識別することができる。
【００４６】
一方、オーディオデータに関しては、サンプリング周波数および量子化ビット数はそれぞれ共通で、例えば４８ＫＨｚ、１サンプル当たり１６ビットとされる。チャンネル数は、８チャンネルおよび４チャンネルに対応している。また、この一実施形態では、オーディオデータは、非圧縮で扱われ、オーディオデータを格納するシンクブロックの長さは、サンプル当たりのビット数とフレーム周波数とによって一定である。すなわち、オーディオデータを格納するシンクブロックの長さは、サンプル当たりのビット数とフレーム周波数とが同じであれば、ビデオの画枠および圧縮レートに関わらず、一定値となる。
【００４７】
図５〜図７は、１エラー訂正ブロックにおけるオーディオデータの配置の例を、各フレーム周波数毎に示す。これら図５〜図７は、外符号パリティの付加後の配置を示す。図５Ａ、図６Ａおよび図７Ａに示されるように、１フィールド期間あるいは１Ｐフレーム期間に、８シンクブロックのオーディオデータに対して１０シンクブロック分の外符号パリティが付されたエラー訂正ブロックが２個、形成される。
【００４８】
各チャンネルのオーディオデータは、１フィールド期間の偶数番のサンプルと奇数番のサンプルとでそれぞれ１エラー訂正ブロックを構成する。すなわち、１フィールド期間に２エラー訂正ブロックが形成される。図５Ｂ、図６Ｂおよび図７Ｂにおいて、１エラー訂正ブロック中の各枠は、１サンプルのデータを表す。番号は、サンプル順に付されたサンプル番号である。なお、外符号パリティは、ＰＶ０〜９で示す。この例では、１サンプルが１６ビット（２バイト）であるので、各枠は、それぞれ１６ビット分のデータである。
【００４９】
図５は、フレーム周波数が５９．９４Ｈｚ（プログレッシブ走査）あるいは２９．９７Ｈｚ（インターレス走査）の例であり、１フィールド期間のオーディオデータが８００または８０１サンプルである。図６は、フレーム周波数が５０Ｈｚ（プログレッシブ走査）あるいは２５Ｈｚ（インターレス走査）の例であり、１フィールド期間のオーディオデータが９６０サンプルからなる。また、図７は、フレーム周波数が２３．９７６Ｈｚの例であり、１フィールド期間のオーディオデータが１００１サンプルからなる。図５〜図７に共通して、各行のそれぞれが１シンクブロックを構成するパケットであり、１エラー訂正ブロックは、８シンクブロック分のデータと、１０シンクブロック分の外符号パリティとからなる。
【００５０】
各エラー訂正ブロックの最初の３シンクブロックのそれぞれにおいて、先頭の１サンプル分にＡＵＸデータが格納される。図８は、各ＡＵＸデータの内容の一例を示す。図８Ａは、ＡＵＸデータのビットアサインの例を示し、図８Ｂは、データそれぞれの意味を示す。
【００５１】
ＡＵＸ０は、オーディオの編集点を表す２ビットのデータＥＦ、量子化ビット数が１６ビットであるか２４ビットであるかを表す１ビットのビット長データＢ、非圧縮オーディオデータであるかどうかを表す１ビットのデータＤ、オーディオモードを識別する２ビットのデータＡｍｄ、サンプリング周波数が４８ＫＨｚ、４４．１ＫＨｚ、３２ＫＨｚおよび９６Ｈｚの何れであるかを表す２ビットのデータＦＳからなる。続く８ビットおよび１サンプルが２４ビットである場合には、さらに８ビットがＲｅｓｅｒｖｅｄ（予約）とされている。
【００５２】
ＡＵＸ１は、その全体がＲｅｓｅｒｖｅｄ（予約）とされている。
【００５３】
データＡＵＸ２は、最初の８ビットがフォーマットモードとされている。続く８ビットおよび１サンプルが２４ビットである場合には、さらに８ビットがＲｅｓｅｒｖｅｄ（予約）とされている。フォーマットモードは、２ビットの〔Ｌｉｎｅ ｍｏｄｅ〕、２ビットの〔Ｒａｔｅ〕、１ビットの〔Ｓｃａｎ〕、３ビットの〔Ｆｒｅｑ〕からなる。これら〔Ｌｉｎｅ ｍｏｄｅ〕、〔Ｒａｔｅ〕、〔Ｓｃａｎ〕および〔Ｆｒｅｑ〕は、それぞれ上述の図４に示した〔Ｅｄｉｔ Ｆｒｅｑ〕、〔ｌｉｎｅ〕、〔ｓｃａｎ〕および〔ｒａｔｅ〕に対応する。すなわち、このデータＡＵＸ２を見ることで、ビデオフォーマットを知ることができる。
【００５４】
図９は、ビデオデータおよびオーディオデータを記録するトラックフォーマットの一例を示す。この図９は、上述した図２と同一のトラックフォーマットが示されており、６トラックが１Ｐフレームに対応する。図９Ａに示されるように、この例では、各トラックに対してオーディオセクタが８個ずつ配置され、各オーディオセクタは、６シンクブロックからなる。１フレーム分のデータが６トラックに記録され、オーディオデータは、６シンクブロック×６トラックで、全３６シンクブロックとされ、上述の図５〜図７に対応される。
【００５５】
各オーディオセクタは、図９Ｂに一例が示されるように、ヘッドトレース方向から、連続したブロックＩＤ（ＦＦ、ＦＥ、ＦＤ、ＦＣ、ＦＢ、ＦＡ：全て１６進表記））が割り当てられる。各シンクブロックは、図９Ｃに一例が示されるように、ヘッドトレース方向から、２バイトのＳＹＮＣパターン、２バイトのブロックＩＤ、１バイトのＤＩＤが配され、続けてオーディオデータが格納されるデータパケットが配される。オーディオデータのパケットに続けて、１２バイトの内符号パリティが配される。データパケットは、先頭からＤ０、Ｄ１、Ｄ２、・・・と順に、１バイト単位でデータが詰め込まれている。すなわち、上述したＡＵＸ０、ＡＵＸ１およびデータＡＵＸ２の最初の８ビットは、データパケットの先頭のＤ０に格納されることになる。
【００５６】
この例では、上述したＤＩＤに対して所定の情報を格納し、ＤＩＤからこの所定の情報が得られたときに、続くデータパケットのＤ０にデータＡＵＸ２の先頭８バイトが格納されていることが示される。より具体的には、上述したＤＩＤのビットアサインにおいて、オーディオデータのＤＩＤの下位３ビット（Ａｍｏｄｅ０、Ａｍｏｄｅ１およびＡｍｏｄｅ２）によって〔７〕が表されているときに、続くデータパケットのＤ０がデータＡＵＸ２であるとされる。
【００５７】
次に、この発明の実施の一形態について、図面を参照しながら説明する。図１０は、この発明の実施の一形態によるディジタルＶＴＲの再生系の一例の構成を示す。上述したフォーマットで以て磁気テープに記録されたディジタルビデオ信号は、この構成によって再生することができる。なお、以下の説明では、このディジタルＶＴＲが、４８０ライン／インタレース走査（４８０Ｉと略称する）および４８０ライン／プログレッシブ走査（４８０Ｐと略称する）の、２つのディジタルビデオ信号のフォーマットに対応しているものとする。
【００５８】
ディジタルＶＴＲにおいて、図示されない回転ドラムに設けられた磁気ヘッドによって、磁気テープから再生された再生信号が再生回路１０に供給される。再生回路１０は、再生アンプ、再生イコライザ、ＰＬＬ(Phase Locked Loop)、復調回路などを含み、供給された再生信号をディジタルデータに変換する。
【００５９】
再生回路１０から出力されたディジタルデータは、ＳＹＮＣ・ＩＤ検出回路１１に供給され、ＳＹＮＣパターン、ＩＤおよびＤＩＤが抽出される。抽出されたＤＩＤに基づき、当該シンクブロックがオーディオデータのＡＵＸを含むブロックであると判断されたら、ＡＵＸ２が読み出され、ビデオ信号の記録フォーマットが判別される。この例では、記録フォーマットが４８０Ｉであるか、４８０Ｐであるかが判別される。この判別結果に基づき、再生フォーマットを指示する再生フォーマット指示信号が出力される。再生フォーマット指示信号は、出力制御回路１８に供給されると共に、エラー訂正回路１２およびビデオ復号回路１３に供給される。
【００６０】
ＳＹＮＣ・ＩＤ検出回路から出力されたデータは、エラー訂正回路１２に供給される。エラー訂正回路１２では、再生フォーマット指示信号の指示に従い、ＳＹＮＣ・ＩＤ検出回路１１から供給された再生データに対してエラー訂正符号の復号化処理を行い、エラー訂正する。このとき、エラー訂正符号のエラー訂正能力を超えてエラーが存在するときは、エラー訂正を行わず、エラーが存在することを示すエラーフラグを出力する。エラーフラグは、例えば図示されないエラー修整回路で用いられる。
【００６１】
エラー訂正回路１２でエラー訂正されたデータは、ビデオ復号回路１３に供給される。ビデオ復号回路１３では、再生フォーマット指示信号の指示に従い、供給された再生データに対してＭＰＥＧ２のデコードを行い、圧縮符号化された信号を伸張し、ベースバンドのディジタルビデオ信号を出力する。ビデオ復号回路１３から出力されたディジタルビデオ信号の輝度成分Ｙが垂直フィルタブロック１４に供給され、色成分Ｃが垂直フィルタブロック１５に供給される。
【００６２】
垂直フィルタブロック１４は、方式変換回路２０と、垂直フィルタ回路２１と、遅延調整回路２２とからなる。方式変換回路２０は、供給されたビデオ信号に対して、プログレッシブ走査からインタレース走査への変換（Ｐ／Ｉ変換）およびインタレース走査からプログレッシブ走査への変換（Ｉ／Ｐ変換）を行う。
【００６３】
また、垂直フィルタ回路２１は、例えば外部から供給されたリファレンス信号と、ビデオ復号回路１３から出力されたビデオ信号とのフィールド極性、すなわちＯＤＤフィールドとＥＶＥＮフィールドの対応関係が異なることで生じる表示画面の縦揺れを解消する。
【００６４】
一方、遅延調整回路２２は、無変換出力を得る回路であって、方式変換回路２０および垂直フィルタ回路２１から出力されるディジタルビデオ信号の位相と合わせるために、供給されたディジタルビデオ信号に対して所定量の遅延を与える。方式変換回路２０、垂直フィルタ回路２１および遅延調整回路２２から出力された信号は、出力回路１６および１７の入力切替回路３０および３４にそれぞれ供給される。
【００６５】
垂直フィルタブロック１５は、上述の垂直フィルタブロック１４と同様に、方式変換回路２３、垂直フィルタ回路２４および遅延調整回路２５とからなり、垂直フィルタブロック１４とは独立して制御可能なものである。垂直フィルタブロック１５に供給されたディジタルビデオ信号の色信号成分Ｃは、上述と同様にしてこれらの回路で所定の処理をされ、出力回路１６および１７の入力切替回路３１および３５にそれぞれ供給される。
【００６６】
入力切替回路３０および３４は、出力制御回路１８から出力される選択指示信号に基づき、遅延調整回路２２、方式変換回路２０および垂直フィルタ回路２１から出力されたディジタルビデオ信号を選択的に切り替えて出力する。入力切替回路３１および３５も同様にして、出力制御回路１８から出力される選択指示信号に基づき、遅延調整回路２５、方式変換回路２３および垂直フィルタ回路２４から出力されたディジタルビデオ信号を切り替えて出力する。
【００６７】
例えば、再生フォーマット指示信号によって４８０Ｐフォーマットの信号の再生が指示され、出力フォーマット指示信号によって４８０Ｉフォーマットの信号の出力が指示されている場合には、４８０Ｐフォーマットで再生された信号を、４８０Ｉフォーマットに方式変換して出力する必要があることを示している。したがって、入力切替回路３０によって方式変換回路２０の出力が選択され、入力切替回路３１によって方式変換回路２３の出力が選択される。
【００６８】
出力回路１６において、入力切替回路３０および３１からそれぞれ出力された輝度信号Ｙと色信号Ｃとがミュート回路３２に供給される。ミュート回路３２は、図示されない制御回路からの指示に基づき、再生されたビデオ信号のフォーマットが変更された後の所定期間、供給された輝度信号Ｙおよび色信号Ｃを、所定の信号、例えばグレーを表示するような信号に置き換えて出力する。ミュート回路３２による信号の置き換えは、再生系の回路、例えばビデオ復号回路１３の動作が安定するまでの数秒間、続けられる。
【００６９】
ミュート回路３２から出力されたディジタルビデオ信号は、同期信号発生・付加回路３３に供給される。同期信号発生・付加回路３３は、例えばカウンタを有し、外部から供給された同期信号（リファレンス信号）に基づきシンクパターンを発生させる。同期信号発生・付加回路３３に供給されたディジタルビデオ信号は、発生されたシンクパターンが所定に付加されて出力される。
【００７０】
同期信号発生・付加回路３３は、例えばこのＶＴＲのパネル面に設けられたスイッチなどにより設定された出力フォーマットの指示に従い、一定のフォーマットに対応して動作し続けるようにされている。
【００７１】
出力回路１７においても、入力切替回路３４および３５、ならびに、ミュート回路３６および同期信号発生・付加回路３７により上述の出力回路１６と同様な処理がなされ、ディジタルビデオ信号が出力される。出力回路１６および１７に対する外部同期信号の入力や出力フォーマットの指示は、それぞれ独立して行うことができる。したがって、出力回路１６および１７は、互いに異なるフォーマットのディジタルビデオ信号をそれぞれ独立して出力することができる。
【００７２】
出力制御回路１８は、ＳＹＮＣ・ＩＤ検出回路１１から供給された再生フォーマット指示信号と、例えばこのＶＴＲのパネル面からの操作に基づく出力フォーマット指示信号とに基づき、入力切替回路３０および３１、ならびに、入力切替信号３４および３５に対する選択指示信号を出力する。例えば、再生フォーマット指示信号が４８０Ｐの再生を示し、且つ、出力フォーマット指示信号が４８０Ｉの出力を示している場合には、入力切替回路３０および入力切替回路３１では、それぞれ方式変換回路２０および方式変換回路２３の出力が選択される。なお、出力フォーマット指示信号は、出力回路１６および１７に対応して、独立した２系統が入力可能である。
【００７３】
上述したように、この発明においては、方式変換回路、垂直フィルタ回路および遅延調整回路を輝度信号Ｙおよび色信号Ｃに対してそれぞれ独立して設け、これらの出力位相を合わせた上で、出力回路の先頭に配される入力切替回路で輝度信号Ｙおよび色信号Ｃそれぞれ独立して切り替えるようにしている。そして、磁気テープから再生された、４８０Ｉおよび４８０Ｐの信号フォーマットの再生ディジタルビデオ信号を、２系統の出力に対して、４８０Ｉおよび４８０Ｐ間でのフォーマット変換を自在に行い、それぞれ出力できるようにしている。
【００７４】
ここで、垂直フィルタブロック１４に入力されるディジタルビデオ信号について、概略的に説明する。図１１は、信号フォーマットが４８０Ｉおよび４８０Ｐのディジタルビデオ信号のラインの位置関係について示す。なお、フィールド周波数は、４８０Ｐおよび４８０Ｉフォーマットで、共に６０Ｈｚとする。なお、垂直フィルタブロック１５は、垂直フィルタブロック１４と同等であるので、詳細な説明を省略する。
【００７５】
信号フォーマットが４８０Ｐの場合は、図１１Ａに示されるように、１フィールドが５２５ラインから構成される。全５２５ラインのうち、画面に表示される有効ライン数が４８０本とされる。一方、信号フォーマットが４８０Ｉの場合は、図１１Ｂに一例が示されるように、全５２５ラインが第１フィールドおよび第２フィールドに分けられ、これら第１および第２フィールドで１フレームが構成される。第１フィールドは、第１ラインから第２６３ラインからなり、第２６４ラインからの第２フィールドは、第１フィールドの開始ライン（第１ライン）から１／２ライン分遅れて開始される。すなわち、４８０Ｉフォーマットでは、画面上では、第２フィールドは、第１フィールドよりも１／２ライン分下の位置に表示されることになる。
【００７６】
ここで、このようなビデオ信号が記録された磁気テープを、記録時とは異なる速度で再生する、変速再生を行う場合について考える。なお、ここでは、変速再生は、１倍速未満の速度、例えば記録時の半分の速度で再生を行う、１／２倍速再生であるものとする。また、以下では、インタレース走査の場合の第１フィールドを「ＯＤＤフィールド」、第２フィールドを「ＥＶＥＮフィールド」として説明する。
【００７７】
図１２は、１／２倍速再生の際の、インタレース走査におけるＯＤＤおよびＥＶＥＮフィールドの出力順を概略的に示す。１／２倍速再生の際には、通常再生の際の、本来の２フレームの期間に１フレームが出力され、図１２Ｂに一例が示されるように、本来の１フレーム期間に、ＯＤＤおよびＥＶＥＮフィールドがそれぞれ２回ずつ連続的に出力される。これは、図１２Ａに示されるような、本来のＯＤＤおよびＥＶＥＮフィールドの出力順と異なっており、本来のＯＤＤおよびＥＶＥＮフィールドの順番に対して逆転するフィールドが存在する。
【００７８】
一方、このＶＴＲから出力されるビデオ信号を、外部から供給される同期信号に同期させ例えばモニタなどに表示させる場合には、このＯＤＤおよびＥＶＥＮが逆転しているフィールドでは、本来のＯＤＤフィールドのライン位置にＥＶＥＮフィールドの信号が表示されたり、逆に、本来のＥＶＥＮフィールドのライン位置にＯＤＤフィールドの信号が表示されることになり、不都合が生じる。
【００７９】
これを避けるために、通常、出力されるビデオ信号に対して垂直フィルタ処理を行い、画面の重心を移動させる。この実施の一形態では、垂直フィルタブロック１４および１５においてこの処理がなされる。
【００８０】
次に、垂直フィルタブロック１４および１５について、より詳細に説明する。なお、垂直フィルタブロック１４および１５は、略同一の構成で実現可能なので、以下では、垂直フィルタブロック１４について説明する。図１３は、垂直フィルタブロック１４の一例の構成をより詳細に示す。ビデオ復号回路１３から出力された再生ビデオ信号は、４連の遅延回路５０Ａ〜５０Ｄに供給されると共に、係数乗算器５１Ａに供給される。遅延回路５０Ａ〜５０Ｄの出力は、それぞれ係数乗算器５１Ｂ〜５１Ｅに供給される。
【００８１】
４連の遅延回路５０Ａ〜５０Ｄ、係数乗算器５１Ａ〜５１Ｄおよび加算器５２で、垂直フィルタが構成される。４連の遅延回路５０Ａ〜５０Ｄは、例えばラインメモリからなり、それぞれ入力された信号に１ライン分の遅延を与える。１ライン分の遅延は、信号フォーマットが４８０Ｉのときには６４μｓに相当し、４８０Ｐのときには３２μｓに相当する。
【００８２】
図１４は、係数乗算器５１Ａ〜５１Ｅをさらに詳細に示す。係数乗算器５１Ａ〜５１Ｅのそれぞれは、２つの係数レジスタにセットされた係数を係数選択回路で選択し、選択された係数と入力されたビデオ信号とを乗算回路によって乗算する。これら係数乗算器５１Ａ〜５１Ｅは、同一の構成なので、係数乗算器５１Ａについて説明する。２つの係数レジスタに係数ａ１およびｂ１がセットされる。係数ａ１、ｂ１は、係数選択回路５３Ａによって、上述した再生フォーマット指示信号および出力フォーマット指示信号に基づき一方が選択される。乗算回路５４Ａに入力されたディジタルビデオ信号は、係数選択回路５３Ａで選択された係数が乗ぜられて出力される。
【００８３】
係数乗算回路５１Ｂ〜５１Ｅにおいても、同様にして係数ａ２〜ａ５、ｂ２〜ｂ５の選択がなされ、入力されたディジタルビデオ信号に対して係数が乗ぜられる。係数乗算回路５１Ａ〜５１Ｅのそれぞれから出力された信号は、加算器５２で加算され、１ライン分の信号に合成されて出力される。
【００８４】
図１５は、係数ａ１〜ａ５、ｂ１〜ｂ５の例を示す。この図１５に示される各係数は、ビデオ信号のフォーマット変換の際に用いられる、周知の値である。図１５において、列（ａ）の係数ａ１〜ａ５、ｂ１〜ｂ５は、Ｉ／Ｐ変換の際に一般的に用いられる係数であって、係数ａ１〜ａ５を用いたときには、重心が０．５Ｈだけずれ、係数ｂ１〜ｂ５を用いたときには、重心がずれない。また、この列（ａ）の係数を用いたときには、信号の周波数特性が半分に落ちる。
【００８５】
列（ｂ）の係数ａ１〜ａ５は、１／２倍速再生の際に一般的に用いられる係数であって、係数ａ１〜ａ５を用いたときには重心が５／８Ｈだけずれ、係数ｂ１〜ｂ５を用いたときには重心が１／８Ｈだけずれる。後述するように、この実施の一形態では、この列（ｂ）の係数ａ１〜ａ５、ｂ１〜ｂ５を、従来の用法の、１／２倍速再生におけるＯＤＤ／ＥＶＥＮフィールド反転の際の重心ずれを補正するために用いると共に、Ｉ／Ｐ変換の際にも用いる。
【００８６】
また、列（ｃ）の係数ａ１〜ａ５、ｂ１〜ｂ５は、Ｐ／Ｉ変換を行う際に用いられる係数である。係数ａ１〜ａ５と係数ｂ１〜ｂ５とは、それぞれ同一の値が用いられているため、列（ｃ）による変換では、重心の変化は生じない。この列（ｃ）による変換では、上述の列（ａ）による変換と同様に、信号の周波数特性が半分に落とされる。
【００８７】
図１５で分かるように、列（ｂ）の係数において、垂直フィルタによる重心のずれは、５／８Ｈとなる。また、重心をずらさない処理の場合でも、実際には１／８Ｈだけ重心をずらす。また、列（ａ）および列（ｃ）において、共に周波数特性が落ちるような係数を用いている。これにより、垂直フィルタによってビデオ信号の補間を行った場合と、そうでない場合とで、出力されるビデオ信号の画質を一定とすることができる。そのために、このような、周波数特性の近い一組の係数を用いて垂直フィルタ処理を行う。これにより、出力ビデオ信号のフリッカを防止することができる。
【００８８】
図１５に示した係数ａ１〜ａ５と係数ｂ１〜ｂ５とは、係数選択回路５３Ａ〜５３Ｅによって、所定のタイミングで切り替えられ、選択的に乗算回路５４Ａ〜５４Ｅにそれぞれ供給される。図１６は、この係数選択回路５３Ａ〜５３Ｅの一例の動作を示すタイムチャートである。係数選択回路５３Ａ〜５３Ｅは、全て同一の動作を行うので、ここでは、係数乗算器５１Ａおよび係数選択回路５３Ａを例にとって説明する。
【００８９】
図１６Ａは、係数乗算器５１Ａに入力されるビデオ信号であり、Ｄ０、Ｄ１、Ｄ２、・・・は、それぞれ画素データを示す。画素データは、４８０Ｉフォーマットのフィールド周波数に基づき、１／１３．５ＭＨｚの周期で入力される。図１６Ｂに示されるように、係数切替指示信号ＣＯＥＳＥＬは、画素データの入力周期の１／２の周期で係数選択回路５３Ａの選択を切り替えるように指示する。係数ａ１およびｂ１は、この係数切替指示信号ＣＯＥＳＥＬにより、画素データの入力周期の１／２の周期で、係数ａ１、係数ｂ１の順で切り替えられて乗算回路５４Ａに供給される。したがって、係数乗算器５１Ａから、図１６Ｃに示されるように、重心が０．５Ｈ上げられた信号と重心が変化されない信号とが、１画素データの期間中に複合されて出力されることになる。すなわち、乗算回路５４Ａの出力は、データレートが入力信号に対して２倍とされている。
【００９０】
このようにして、係数ａ１およびｂ１を画素データの入力周期の１／２の周期で切り替えることで、２ライン分の信号が生成される。なお、図１６Ｃにおいて、Ｆ０’、Ｆ１’、Ｆ２’、・・・は、係数ａ１を乗ぜられたことによる、０．５Ｈ重心が上げられたライン上の画素データを示し、Ｆ０、Ｆ１、Ｆ２、・・・は、係数ｂ１が乗ぜられ、重心が上げられていない、すなわち、元のライン位置にあるライン上の画素データを示す。
【００９１】
係数乗算器５１Ａの出力は、同様にして係数ａ２〜ａ５およびｂ２〜ｂ５をそれぞれ乗じられた他の係数乗算器５１Ｂ〜５１Ｅの出力と、加算器５２で加算されて垂直フィルタ出力とされる。この垂直フィルタ出力は、それぞれ３２μｓの遅延を与える遅延回路５６Ａ〜５６Ｄに供給される。遅延回路５６Ａ〜５６Ｄは、遅延量の調整を行うためのものであり、例えばそれぞれＦＩＦＯ(First In-First Out)メモリからなる。
【００９２】
遅延回路５６Ａ〜５６Ｄ以降の構成は、垂直フィルタ回路２１としての構成と、方式変換回路２０としての構成とからなる。垂直フィルタ回路２１としてのビデオ出力は、セレクタ６３から取り出され、方式変換回路２０の出力としてのビデオ出力は、セレクタ６０から取り出される。先ず、垂直フィルタ回路２１としての構成および処理について説明する。
【００９３】
遅延回路５６Ａの出力が取り出され、セレクタ６３に供給されると共に、遅延回路５６Ｂおよび遅延回路５６Ｄの出力がそれぞれ重心選択回路６１Ａおよび６１Ｂを介してセレクタ６３に供給される。
【００９４】
重心選択回路６１Ａおよび６１Ｂについて説明する。図１７は、重心選択回路６１Ａおよび６１Ｂの一例の動作を示すタイムチャートである。図１７Ａは、垂直フィルタの出力を示し、上述した図１６Ｃに対応する図である。上述したように、垂直フィルタの出力すなわち加算器５２から出力される信号は、重心が０．５Ｈ上げられたデータと重心が変化していないデータとが、本来の１画素のデータの期間に複合された信号である。この信号は、重心選択回路６１Ａおよび６１Ｂにおいて、重心が変化された信号と重心が変化されない信号とに選択されて出力される。
【００９５】
より具体的には、ビデオ復号回路１３から出力された再生ビデオ信号と、最終出力時のリファレンス、例えば外部同期信号とで、フィールド極性が反転している場合には、係数ａ１〜ａ５に基づく信号（図１７Ｃ）を選択し、反転していない場合には、係数ｂ１〜ｂ５に基づく信号（図１７Ｂ）を選択してタイミングを揃えてセレクタ６３に供給する。
【００９６】
例えば重心選択回路６１Ａは、画素データの入力周期の１／２の周期で動作する２個のラッチ回路で構成され、再生ビデオ信号とリファレンスとでフィールド極性が反転していないフィールドでは、図１７Ａの垂直フィルタ出力のうちデータＦ０、Ｆ１、Ｆ２、・・・を選択的に１回ラッチし、１画素分のデータタイミングに同期させて出力する（図１７Ｂ）。一方、再生ビデオ信号とリファレンスとでフィールド極性が反転しているフィールドでは、垂直フィルタ出力のうちデータＦ０’、Ｆ１’、Ｆ２’、・・・を選択的に２回ラッチし、１画素分のデータタイミングに同期させて出力する（図１７Ｃ）。重心選択回路６１Ｂの動作および構成も、重心選択回路６１Ａと同様である。
【００９７】
セレクタ６３は、４８０Ｉフォーマットのビデオ信号の変速再生時において、ビデオ復号回路１３から出力された再生ビデオ信号のフィールド極性と、例えば外部から供給される外部同期信号などのリファレンス信号のフィールド極性との関係に基づき、遅延回路５６Ｂおよび５６Ｄから供給された信号を選択的に出力する。この実施の一形態においては、再生ビデオ信号のフィールド極性がＯＤＤで、リファレンス信号のフィールド極性がＥＶＥＮであれば、遅延回路５６Ｂの出力を選択し、それ以外の場合には、遅延回路５６Ｄの出力を選択する。
【００９８】
また、セレクタ６３は、４８０Ｐフォーマットのビデオ信号を出力する際には、遅延回路５６Ａの出力を選択する。
【００９９】
図１８および図１９を用いて、１／２倍速再生時における、ビデオ復号回路１３から出力された再生ビデオ信号と、セレクタ６３から出力される出力ビデオ信号との、重心の関係を示し、上述した構成による処理について説明する。
【０１００】
図１８は、入力される再生ビデオ信号に対して、リファレンスのＯＤＤおよびＥＶＥＮフィールドが反転しない例である。図１８Ｃにインタレース走査で再生されたビデオ信号、すなわち４８０Ｉフォーマットのビデオ信号を示し、図１８Ａおよび図１８Ｂが図１８Ｃの信号に基づくＯＤＤフィールド出力、図１８Ｄおよび図１８Ｅが図１８Ｃの信号に基づくＥＶＥＮフィールド出力を示す。図１８Ｃの信号を４８０Ｉフォーマットで出力する場合には、図１８Ａおよび図１８Ｅにそれぞれ示されるように、ＯＤＤおよびＥＶＥＮフィールドの何れにおいても、何の処理も施さずに、そのまま出力することができる。
【０１０１】
すなわち、ビデオ復号回路１３から出力され、垂直フィルタブロック１４に入力されたビデオ信号は、４連の遅延回路５０Ａ〜５０Ｄに供給され、３段目の遅延回路５０Ｃから取り出されて、無変換出力として出力される。この出力は、後段の入力切替回路３０および３４に供給される。
【０１０２】
一方、図１８Ｃの信号をプログレッシブ走査、すなわち４８０Ｐフォーマットで出力する場合には、図１８Ｂおよび図１８Ｄにそれぞれ示されるように、補間により４８０Ｐのラインを生成して出力する。ラインの補間は、上述した遅延回路５０Ａ〜５０Ｄ、係数乗算器５１Ａ〜５１Ｅおよび加算器５２からなる垂直フィルタによってなされる。係数乗算器５１Ａ〜５１Ｅの係数レジスタに、上述した図１５の列（ａ）に示される係数ａ１〜ａ５、ｂ１〜ｂ５を格納し、係数選択回路５３Ａ〜５３Ｅを所定に切り替えることで、補間を行う。補間された信号は、遅延回路５６Ａに供給されて位相を合わされ、セレクタ６３を介して出力される。
【０１０３】
図１９は、ＯＤＤおよびＥＶＥＮフィールドが反転するフィールドで、且つ、インタレース走査、すなわち４８０Ｉフォーマットで出力する例である。図１９Ｄが４８０Ｉで再生されたビデオ信号を示し、この信号が図１９Ｃ、図１９Ｂの処理を経て図１９ＡのようにしてＯＤＤフィールドで出力される。同様に、図１９Ｄの信号が図１９Ｅの処理を経て図１９ＦのようにしてＥＶＥＮフィールドで出力される。
【０１０４】
ＯＤＤおよびＥＶＥＮが反転されているため、図１９Ｄの信号のうちＯＤＤフィールドの信号は、ＥＶＥＮフィールドの同期に合わせてビデオ復号回路１３から出力される。そのため、図１９Ｃに示されるように、重心が０．５ライン分（０．５Ｈ）下がることになる。この信号は、垂直フィルタブロック１４に供給され、上述した図１５の列（ｂ）に示される係数ａ１〜ａ５が用いられて垂直フィルタ処理され、重心が０．５Ｈ下げられる（図１９Ｂ）。さらにこの信号は、セレクタ６３により選択が遅延回路５６Ｄから５６Ｂへと切り替えられることで、図１９Ａに示されるように重心が１Ｈ、上げられる。これにより、ＯＤＤフィールドの信号が元の、すなわち、図１９Ｄに示される再生信号のライン位置に戻される。
【０１０５】
一方、ＥＶＥＮフィールドに関しても同様に、ＯＤＤフィールドの同期に合わせてビデオ復号回路１３から出力される。ＥＶＥＮフィールドがＯＤＤフィールドに合わせられるため、この場合には、図１９Ｅに示されるように重心が０．５Ｈ上がることになる。重心が０．５Ｈ上がったこの信号は、上述した図１５の列（ｂ）に示される係数ａ１〜ａ５が用いられた垂直フィルタ処理により重心が０．５Ｈ下げられ、図１９Ｆに示されるように、ＥＶＥＮフィールドが元のライン位置に下げられる。
【０１０６】
このように垂直フィルタ処理された信号は、遅延回路５６Ａ〜５６Ｄに供給され、位相を合わせられると共に、重心選択回路６１Ａおよび６１Ｂで所定に重心が選択され、セレクタ６３に供給される。そして、図１９Ｄから図１９Ａへの処理では、遅延回路５６Ｂの出力が選択され、図１９Ｄから図１９Ｆへの処理では、遅延回路５６Ｄの出力が選択される。
【０１０７】
次に、方式変換回路２０としての構成および処理について説明する。方式変換回路２０は、上述したように、Ｐ／Ｉ変換およびＩ／Ｐ変換を行う。遅延回路５６Ａ、５６Ｂおよび５６Ｃの出力がそれぞれ取り出され、セレクタ５７に供給される。したがって、セレクタ５７には、３２μｓすなわち４８０Ｐフォーマットの１Ｈずつがシフトされた信号が３系統、入力される。セレクタ５７では、これら３系統の信号を選択的に出力し、時間軸変換回路５８および５９に供給する。セレクタ５７では、出力フォーマット指示信号によって出力する信号を選択すると共に、ビデオ復号回路１３から出力される再生ビデオ信号と、リファレンス信号とのフィールド極性に基づき出力する信号を選択する。
【０１０８】
時間軸変換回路５８および５９は、例えばＦＩＦＯメモリからなり、入力されたディジタルビデオ信号を、入力時とは異なる時間軸で読み出すことで時間軸を変換し、Ｐ／Ｉ変換あるいはＩ／Ｐ変換を行う。時間軸変換回路５８および５９の出力は、セレクタ６０に供給され、再生フォーマット指示信号および出力フォーマット指示信号に基づき所定に選択され出力される。
【０１０９】
先ず、通常再生の場合について説明する。セレクタ５７において、遅延回路５６Ｂの出力が選択される。図２０は、この通常再生の際の一例のタイムチャートを示す。なお、図２０および後述する図２２、図２３および図２４において、斜線部は、水平ブランキング期間を示す。
【０１１０】
図２０Ａは、リファレンス信号を示す。リファレンス信号は、この例では、インタレース走査の信号に対応し、１Ｈ＝６４μｓとされている。このリファレンス信号に同期して、図２０Ｂに示される４８０Ｉフォーマットのビデオ信号が垂直フィルタブロック１４に入力される。この信号から、垂直フィルタにより４８０Ｐフォーマットのラインが生成される（図２０Ｃ）。上述したように、垂直フィルタでは、係数選択回路５３Ａ〜５３Ｅにより、１画素データの期間に２画素分のデータが複合されており、４８０Ｐフォーマットの２Ｈ分の信号が４８０Ｉフォーマットの１Ｈの期間に多重されている。この信号が遅延回路５６Ａおよび５６Ｂでそれぞれ３２μｓずつ遅延され（図２０Ｄ、図２０Ｅ）、セレクタ５７を介して時間軸変換回路５８および５９に供給される。
【０１１１】
時間軸変換回路５８では、遅延回路５６Ｂから出力された信号から、４８０Ｉフォーマットの１Ｈ期間に多重された４８０Ｐフォーマットの２Ｈのうち、前半のラインの信号を選択的にＦＩＦＯメモリに書き込む（図２０Ｆ）。この信号は、図２０Ｇのように、ＦＩＦＯメモリに当該信号が書き込まれる１Ｈの後半の期間に読み出される。一方、時間軸変換回路５９では、遅延回路５６Ｂから出力された信号から、４８０Ｉフォーマットの１Ｈ期間に多重された４８０Ｐフォーマットの２Ｈのうち、後半のラインの信号を選択的にＦＩＦＯメモリに書き込む（図２０Ｈ）。この信号は、図２０Ｉのように、ＦＩＦＯメモリに当該信号が書き込まれる１Ｈの次の１Ｈの前半の期間に読み出される。
【０１１２】
時間軸変換回路５８および５９で時間軸変換された信号は、セレクタ６０で１本の信号とされ、図２０Ｊの変換出力として出力される。このように時間軸変換回路５８および５９が制御されることで、垂直フィルタで作られた０．５Ｈ上に重心がずらされた信号と、重心変化のない信号とが１Ｈおきに出力され、正しく補間された４８０Ｐフォーマットの信号が得られる。
【０１１３】
なお、変換出力は、図２０Ｊに示されるように、入力された信号に対して３Ｈ分遅延している。これに対して、上述したセレクタ６３からの出力は、図２０Ｋに示されるように、加算器５２の出力に対して遅延回路５６Ａ〜５６Ｄを介され、合計で入力信号に対して３Ｈ分遅延される。さらに、無変換出力は、遅延回路５０Ａ〜５０Ｄの３段目から取り出されるため、入力信号に対して３Ｈ遅延されている。すなわち、方式変換回路２０、垂直フィルタ回路２１および遅延調整回路２２の出力は、互いに位相が合っている。
【０１１４】
変速再生、例えば１／２倍速再生を行った場合について説明する。この場合には、既に述べたように、ビデオ復号回路１３から出力される再生ビデオ信号とリファレンス信号とのフィールド極性が反転する。
【０１１５】
図２１は、変速再生時に、ＯＤＤおよびＥＶＥＮフィールドが反転するフィールドで、且つ、プログレッシブ走査、すなわち４８０Ｐフォーマットで出力する場合の、重心の変化を示す。図２１Ｄが４８０Ｉで再生されたビデオ信号を示し、この信号が図２１Ｃ、図２１Ｂの処理を経て図２１ＡのようにしてＯＤＤフィールドで出力される。同様に、図２１Ｄの信号が図２１Ｅおよび図２１Ｆの処理を経て図２１ＧのようにしてＥＶＥＮフィールドで出力される。
【０１１６】
ＯＤＤおよびＥＶＥＮが反転されているため、図２１Ｄの信号のうちＯＤＤフィールドの信号は、ＥＶＥＮフィールドの同期に合わせてビデオ復号回路１３から出力される。そのため、図２１Ｃに示されるように、重心が０．５Ｈ下がることになる。そして、垂直フィルタブロック１４において、上述した図１５の列（ａ）に示される係数ａ１〜ａ５、ｂ１〜ｂ５が用いられた垂直フィルタ処理によりラインが補間されることで、図２１Ｂに示されるように、プログレッシブ走査に対応するラインが生成される。４８０Ｐのフォーマットとされたこのビデオ信号は、垂直フィルタの後段の遅延回路５６Ａ〜５６Ｄに供給され、メモリの読み出しを制御されることで、図２１Ａに示されるように重心が１Ｈ上げられ、出力される。
【０１１７】
一方、ＥＶＥＮフィールドの信号は、ＯＤＤフィールドの同期に合わせてビデオ復号回路１３から出力される。そのため、図２１Ｅに示されるように、重心が０．５Ｈ上がることになる。そして、垂直フィルタブロック１４において、上述した図１５の列（ａ）に示される係数ａ１〜ａ５、ｂ１〜ｂ５が用いられた垂直フィルタ処理によりラインが補間されることで、図２１Ｆに示されるように、プログレッシブ走査に対応するラインが作成される。４８０Ｐのフォーマットとされたこのビデオ信号は、遅延回路５６Ａ〜５６Ｄに供給され、図２１Ｇに示されるように重心が１Ｈ下げられ、出力される。４８０ＩフォーマットにおけるＥＶＥＮフィールドの第１ラインから４８０Ｐフォーマットの第２ラインが作られるため、１Ｈ重心を下げることで、ＥＶＥＮフィールド側のライン位置が図２１ＡのＯＤＤフィールド側のライン位置と同じになる。
【０１１８】
このように、変速再生により再生された再生ビデオ信号と、リファレンス信号とのフィールド極性が反転した場合には、本来の重心に対して、４８０Ｉフォーマットの０．５Ｈ分（３２μｓ）だけ重心がずらされる。そのため、これをセレクタ５７において遅延回路５６Ａ〜５６Ｃの段数を切り替えることで、この０．５Ｈ、すなわち３２μｓ分の重心のずれを元に戻す。その後は、上述の通常再生のときと同様に、時間軸変換回路５８および５９で時間軸変換することで、正しく補間された４８０Ｐフォーマットの信号が得られる。
【０１１９】
図２２は、ＯＤＤフィールドの信号をＥＶＥＮフィールドのタイミングで出力する場合の一例のタイミングチャートを示し、図２３は、ＥＶＥＮフィールドの信号をＯＤＤフィールドのタイミングで出力する場合の一例のタイミングチャートを示す。ＯＤＤフィールドの信号をＥＶＥＮフィールドのタイミングで出力する場合は、セレクタ５７において、遅延回路５６Ａの出力が選択される。一方、ＥＶＥＮフィールドの信号をＯＤＤフィールドのタイミングで出力する場合は、セレクタ５７において、遅延回路５６Ｃの出力が選択される。このように遅延段数を切り替えることで、上述した０．５Ｈ分の重心のずれが元に戻される。時間軸変換回路５８および５９の動作は、上述した図２０のタイミングと同一なので、詳細な説明を省略する。
【０１２０】
次に、ビデオ復号回路１３から４８０Ｐフォーマットで再生された信号を処理する場合について説明する。信号の流れは、上述した４８０Ｉフォーマットの信号を再生する場合と同様である。垂直フィルタにおいて、係数ａ１〜ａ５、ｂ１〜ｂ５は、図１５の列（ｃ）の値を用いることができる。４８０Ｐフォーマットの信号は、データレートが４８０Ｉフォーマットの２倍になっているので、図１６および図１７で説明したような、垂直フィルタでの係数切り替えや、重心選択回路６１Ａおよび６１Ｂでの切り替えを考慮する必要がない。また、４８０Ｐフォーマットは、元来、インタレース走査を行わない、ノンインタレース走査であって、１フィールド＝１フレームである。したがって、変速再生時の、ビデオ復号回路１３から出力される再生ビデオ信号と、リファレンス信号とのフィールド極性反転の現象が生じない。このため、セレクタ５７およびセレクタ６３では、共に、常に遅延回路５６Ａの信号を選択する。
【０１２１】
図２４は、４８０Ｐフォーマットの信号の一例の処理を示すタイムチャートである。リファレンス信号は、図２４Ａに示されるように、４８０Ｐフォーマットに対応した信号となっており、１Ｈが３２μｓとされる。ビデオ復号回路１３から出力された４８０Ｐフォーマットのビデオ信号は、垂直フィルタブロック１４に対して図２４Ｂのように入力される。この信号は、垂直フィルタで、６４μｓ分遅延され、遅延回路５６Ａに入力される（図２４Ｃ）。遅延回路５６Ａで８６４ワードだけ遅延された信号（図２４Ｄ）は、時間軸変換回路５８および５９に供給される。
【０１２２】
時間軸変換回路５８および５９では、図２０、図２１および図２３で上述した４８０Ｉフォーマットの処理の際の、逆の処理を行う。すなわち、図２４Ｅおよび図２４Ｆ、ならびに、図２４Ｈおよび図２４Ｉにそれぞれ示されるように、ＦＩＦＯメモリに書き込まれた、１Ｈが３２μｓである４８０Ｐフォーマットの信号を、６４μｓの時間をかけて読み出す。また、時間軸変換回路５８および５９では、図２４Ｇおよび図２４Ｊに示されるように、互いに４８０Ｐフォーマットの１Ｈだけずれて読み出しがなされる。この例では、時間軸変換回路５８の出力が第１フィールド（ＯＤＤフィールド）とされ、時間軸変換回路５９の出力が第２フィールド（ＥＶＥＮフィールド）とされる。このように、Ｐ／Ｉ変換の際には、時間軸変換回路５８および５９において、信号が１Ｈずつ間引かれて出力されることで、４８０Ｉフォーマットに対応した出力信号が得られる。
【０１２３】
この例でも、図２４Ｇ、図２４Ｊ、図２４Ｋおよび図２４Ｌに示されるように、方式変換回路２０、垂直フィルタ回路２１および遅延調整回路２２の出力は、互いに位相が合わせられる。
【０１２４】
なお、上述では、垂直フィルタブロック１４での処理、すなわちビデオ信号の輝度信号成分Ｙを中心に説明し、ビデオ信号のライン数を変換する例について説明したが、これをビデオ信号の色信号成分Ｃに適用することで、クロマフォーマットの変換を行うことができる。例えば、クロマフォーマットが４：２：２の信号をクロマフォーマットが４：２：０の信号に変換することができる。例えば、上述したように、垂直フィルタにおいて図１５に示される係数のうち、列（ａ）および列（ｃ）の係数を用いると、信号の周波数特性が半分に落とされるので、これを利用してクロマフォーマットの変換を行うことができる。また、垂直フィルタブロック１４および１５は、互いに独立して制御されるため、ライン数とクロマフォーマットを共に変換することもできる。
【０１２５】
さらに、上述では、この実施の一形態を、４８０Ｉフォーマットと４８０Ｐフォーマットとの間の変換に適用するように説明したが、これはこの例に限定されない。例えば、この実施の一形態の構成で、ＨＤ(High Definition)フォーマットとＳＤ(Standard Definition)フォーマットとの間での変換を行うこともできる。ＨＤフォーマットは、ＳＤフォーマットに対してライン数および１ラインのサンプル数を多くすることで、ＳＤフォーマットよりも高解像度を実現している。
【０１２６】
さらにまた、上述では、この発明が磁気テープを記録媒体とし、磁気テープから再生された信号を処理するＶＴＲに適用されるように説明したが、これはこの例に限定されない。例えば、記録媒体をディスク状記録媒体として、このディスク状記録媒体から再生されたビデオ信号を変換するような装置にも適用できる。また例えば、この実施の一形態は、記録媒体から再生されたビデオ信号だけでなく、有線または無線の伝送路を介して供給されるビデオ信号の変換を行う場合にも適用できる。
【０１２７】
また、上述では、この実施の一形態によるＶＴＲが２系統のフォーマットに対応するように説明したが、これはこの例に限られず、さらに多系統のフォーマットに対応するようにもできる。
【０１２８】
【発明の効果】
以上説明したように、この発明によれば、磁気テープ上に記録された再生ビデオフォーマット情報と、予め指定された出力フォーマット情報とから、Ｐ／Ｉ変換およびＩ／Ｐ変換を行う方式変換器の動作モードを自動的に変更することができるという効果がある。
【０１２９】
また、垂直フィルタおよび出力回路が輝度成分信号Ｙおよび色信号成分Ｃにそれぞれ独立して設けられているため、出力時のクロマの周波数特性の違いなどにも対応できる効果がある。
【０１３０】
さらに、この実施の一形態では、２種類以上の異なるフォーマットの出力を有し、これら２種類以上の異なるフォーマットのビデオ信号を互いに位相を合わせて出力することができる効果がある。
【０１３１】
さらにまた、この実施の一形態によれば、出力回路が独自に、出力信号に対して外部同期信号に基づく同期を付加しているため、再生する磁気テープを異なるフォーマットのテープに入れ替える際にも、継続して同期を付加することができる効果がある。また、フォーマットの変更時に、所定期間だけ出力信号がミュートされ、例えばグレー信号に置き換えられるため、フォーマット変更時のエラー画面が表示されないという効果がある。
【０１３２】
また、この実施の一形態によれば、２系統以上のフォーマットをマトリクス的に自在に選択できるという効果がある。
【０１３３】
さらに、この実施の一形態によれば、変速再生用のフィルタ処理と方式変換用のフィルタ処理とを共通の構成で行っているので、回路規模を削減できるという効果がある。
【０１３４】
さらにまた、方式変換用のフィルタとして、周波数特性の略等しい２種類のフィルタ係数を用いているので、変速再生時に再生信号とリファレンス信号とのフィールド極性の違いにより発生するフリッカを低減することができる。
【図面の簡単な説明】
【図１】磁気テープ上に形成されるトラックフォーマットの一例を示す略線図である。
【図２】テープ上のセクタの配置を示す略線図である。
【図３】ＩＤ０およびＩＤ１のビットアサインの一例を示す略線図である。
【図４】ビデオ信号の複数のフォーマットを示す略線図である。
【図５】１エラー訂正ブロックにおけるオーディオデータの配置の一例を示す略線図である。
【図６】１エラー訂正ブロックにおけるオーディオデータの配置の一例を示す略線図である。
【図７】１エラー訂正ブロックにおけるオーディオデータの配置の一例を示す略線図である。
【図８】ＡＵＸデータの内容の一例を示す略線図である。
【図９】ビデオデータおよびオーディオデータを記録するトラックフォーマットの一例を示す略線図である。
【図１０】この発明の実施の一形態によるディジタルＶＴＲの再生系の一例の構成を示すブロック図である。
【図１１】信号フォーマットが４８０Ｉおよび４８０Ｐのディジタルビデオ信号のラインの位置関係について示す略線図である。
【図１２】１／２倍速再生の際の、インタレース走査におけるＯＤＤおよびＥＶＥＮフィールドの出力順を概略的に示す略線図である。
【図１３】垂直フィルタブロックの一例の構成をより詳細に示すブロック図である。
【図１４】係数乗算器をさらに詳細に示すブロック図である。
【図１５】係数ａ１〜ａ５、ｂ１〜ｂ５の例を示すブロック図である。
【図１６】係数選択回路の一例の動作を示すタイムチャートである。
【図１７】重心選択回路の一例の動作を示すタイムチャートである。
【図１８】入力される再生ビデオ信号に対して、リファレンスのＯＤＤおよびＥＶＥＮフィールドが反転しない例を示す略線図である。
【図１９】ＯＤＤおよびＥＶＥＮフィールドが反転するフィールドで、且つ、インタレース走査、すなわち４８０Ｉフォーマットで出力する例を示す略線図である。
【図２０】通常再生の際の一例のタイムチャートである。
【図２１】変速再生時に、ＯＤＤおよびＥＶＥＮフィールドが反転するフィールドで、且つ、プログレッシブ走査、すなわち４８０Ｐフォーマットで出力する場合の、重心の変化を示す略線図である。
【図２２】ＯＤＤフィールドの信号をＥＶＥＮフィールドのタイミングで出力する場合の一例のタイミングチャートである。
【図２３】ＥＶＥＮフィールドの信号をＯＤＤフィールドのタイミングで出力する場合の一例のタイミングチャートである。
【図２４】４８０Ｐフォーマットの信号の一例の処理を示すタイムチャートである。
【符号の説明】
１１・・・ＳＹＮＣ・ＩＤ検出回路、１３・・・ビデオ復号回路、１４，１５・・・垂直フィルタブロック、１６，１７・・・出力回路、１８・・・出力制御回路、２０，２３・・・方式変換回路、２１，２４・・・垂直フィルタ回路、２２，２５・・・遅延調整回路、３０，３１，３４，３５・・・入力切替回路、３２，３６・・・ミュート回路、３３，３７・・・同期信号発生・付加回路、５０Ａ〜５０Ｄ・・・遅延回路、５１Ａ〜５１Ｅ・・・係数乗算回路、５２・・・加算器、５３Ａ〜５３Ｅ・・・係数選択回路、５４Ａ〜５４Ｅ・・・乗算回路、５６Ａ〜５６Ｄ・・・遅延回路、５７・・・セレクタ、５８，５９・・・時間軸変換回路、６０・・・セレクタ、６１Ａ，６１Ｂ・・・重心選択回路、６３・・・セレクタ
Claims (10)
- 複数の信号フォーマットのビデオ信号を再生可能で、且つ、再生されたビデオ信号を複数のフォーマットで同時に出力可能な再生装置において、
記録媒体に記録されたビデオ信号を再生する再生手段と、
上記再生手段で再生された上記ビデオ信号のフォーマットを変換するフォーマット変換手段と、
上記再生手段で再生された上記ビデオ信号を、上記フォーマット変換手段でフォーマット変換されて出力されたビデオ信号と位相を合わせて出力するバイパス手段と、
上記フォーマット変換手段から出力されたビデオ信号と、上記バイパス手段から出力されたビデオ信号とを選択して出力する複数の出力手段と
を有し、
上記複数の出力手段から同時にビデオ信号の出力を行うことを特徴とする再生装置。 - 請求項１に記載の再生装置において、
上記フォーマット変換手段および上記バイパス手段は、上記ビデオ信号の輝度成分と色成分とにそれぞれ設けられ、
上記複数の出力手段は、上記フォーマット変換手段および上記バイパス手段を、上記輝度成分と上記色成分とで独立して選択するようにしたことを特徴とする再生装置。 - 請求項１に記載の再生装置において、
上記再生手段で再生された上記ビデオ信号に対してフィルタ処理を行うフィルタ手段をさらに有し、
上記フィルタ手段は、上記フォーマット変換手段でフォーマット変換されて出力されたビデオ信号と位相を合わせてビデオ信号を出力すると共に、上記複数の出力手段は、上記フォーマット変換手段から出力されたビデオ信号と、上記バイパス手段から出力されたビデオ信号と、上記フィルタ手段から出力されたビデオ信号とを選択して出力するようにしたことを特徴とする再生装置。 - 請求項３に記載の再生装置において、
上記フィルタ手段、上記フォーマット変換手段および上記バイパス手段は、上記ビデオ信号の輝度成分と色成分とにそれぞれ設けられ、
上記複数の出力手段は、上記フィルタ手段、上記フォーマット変換手段および上記バイパス手段を、上記輝度成分と上記色成分とで独立して選択するようにしたことを特徴とする再生装置。 - 複数の信号フォーマットのビデオ信号を再生可能で、且つ、再生されたビデオ信号を複数のフォーマットで同時に出力するようにされた再生方法において、
記録媒体に記録されたビデオ信号を再生する再生のステップと、
上記再生のステップで再生された上記ビデオ信号のフォーマットを変換するフォーマット変換のステップと、
上記再生のステップで再生された上記ビデオ信号を、上記フォーマット変換のステップでフォーマット変換されて出力されたビデオ信号と位相を合わせて出力するバイパスのステップと、
上記フォーマット変換のステップから出力されたビデオ信号と、上記バイパスのステップにより出力されたビデオ信号とを選択して出力する複数の出力のステップと
を有し、
上記複数の出力のステップから同時にビデオ信号の出力を行うことを特徴とする再生方法。 - 複数の信号フォーマットのビデオ信号を入力可能で、且つ、入力されたビデオ信号を複数のフォーマットで同時に出力可能な信号処理装置において、
入力されたビデオ信号のフォーマットを変換するフォーマット変換手段と、
上記入力されたビデオ信号を、上記フォーマット変換手段でフォーマット変換されて出力されたビデオ信号と位相を合わせて出力するバイパス手段と、
上記フォーマット変換手段から出力されたビデオ信号と、上記バイパス手段から出力されたビデオ信号とを選択して出力する複数の出力手段とを有し、
上記複数の出力手段から同時にビデオ信号の出力を行うことを特徴とする信号処理装置。 - 請求項６に記載の信号処理装置において、
上記フォーマット変換手段および上記バイパス手段は、上記ビデオ信号の輝度成分と色成分とにそれぞれ設けられ、
上記複数の出力手段は、上記フォーマット変換手段および上記バイパス手段を、上記輝度成分と上記色成分とで独立して選択するようにしたことを特徴とする信号処理装置。 - 請求項６に記載の信号処理装置において、
上記再生手段で再生された上記ビデオ信号に対してフィルタ処理を行うフィルタ手段をさらに有し、
上記フィルタ手段は、上記フォーマット変換手段でフォーマット変換されて出力されたビデオ信号と位相を合わせてビデオ信号を出力すると共に、
上記複数の出力手段は、上記フォーマット変換手段から出力されたビデオ信号と、上記バイパス手段から出力されたビデオ信号と、上記フィルタ手段から出力されたビデオ信号とを選択して出力するようにしたことを特徴とする信号処理装置。 - 請求項８に記載の信号処理装置において、
上記フィルタ手段、上記フォーマット変換手段および上記バイパス手段は、上記ビデオ信号の輝度成分と色成分とにそれぞれ設けられ、
上記複数の出力手段は、上記フィルタ手段、上記フォーマット変換手段および上記バイパス手段を、上記輝度成分と上記色成分とで独立して選択するようにしたことを特徴とする信号処理装置。 - 複数の信号フォーマットのビデオ信号を入力可能で、且つ、入力されたビデオ信号を複数のフォーマットで同時に出力するようにされた信号処理方法において、
入力されたビデオ信号のフォーマットを変換するフォーマット変換のステップと、
上記入力されたビデオ信号を、上記フォーマット変換のステップでフォーマット変換されて出力されたビデオ信号と位相を合わせて出力するバイパスのステップと、
上記フォーマット変換のステップにより出力されたビデオ信号と、上記バイパスのステップにより出力されたビデオ信号とを選択して出力する複数の出力のステップとを有し、
上記複数の出力のステップから同時にビデオ信号の出力を行うことを特徴とする信号処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000101882A JP4461562B2 (ja) | 2000-04-04 | 2000-04-04 | 再生装置および方法、ならびに、信号処理装置および方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000101882A JP4461562B2 (ja) | 2000-04-04 | 2000-04-04 | 再生装置および方法、ならびに、信号処理装置および方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001285802A JP2001285802A (ja) | 2001-10-12 |
| JP4461562B2 true JP4461562B2 (ja) | 2010-05-12 |
Family
ID=18615849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000101882A Expired - Fee Related JP4461562B2 (ja) | 2000-04-04 | 2000-04-04 | 再生装置および方法、ならびに、信号処理装置および方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4461562B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002185980A (ja) * | 2000-12-12 | 2002-06-28 | Matsushita Electric Ind Co Ltd | マルチフォーマット記録再生装置 |
| US7019791B2 (en) | 2001-11-09 | 2006-03-28 | Hitachi, Ltd. | Video processing device |
| JP3858845B2 (ja) | 2003-04-02 | 2006-12-20 | ソニー株式会社 | 圧縮符号化装置及び方法、記録装置及び方法 |
| EP1617370B1 (en) * | 2004-07-15 | 2013-01-23 | Samsung Electronics Co., Ltd. | Image format transformation |
| US8243815B2 (en) | 2006-06-16 | 2012-08-14 | Via Technologies, Inc. | Systems and methods of video compression deblocking |
| US8275049B2 (en) | 2006-06-16 | 2012-09-25 | Via Technologies, Inc. | Systems and methods of improved motion estimation using a graphics processing unit |
| US9204159B2 (en) | 2006-06-16 | 2015-12-01 | Via Technologies, Inc. | VPU with programmable core |
| US8369419B2 (en) | 2006-06-16 | 2013-02-05 | Via Technologies, Inc. | Systems and methods of video compression deblocking |
| US8498333B2 (en) | 2006-06-16 | 2013-07-30 | Via Technologies, Inc. | Filtering for VPU |
| TWI444047B (zh) * | 2006-06-16 | 2014-07-01 | Via Tech Inc | 用於視訊解碼的去方塊效應濾波器、視訊解碼器與圖形處理單元 |
| US9319708B2 (en) | 2006-06-16 | 2016-04-19 | Via Technologies, Inc. | Systems and methods of improved motion estimation using a graphics processing unit |
-
2000
- 2000-04-04 JP JP2000101882A patent/JP4461562B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001285802A (ja) | 2001-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3261844B2 (ja) | デジタルビデオ記録装置及び記録方法 | |
| US5946446A (en) | Recording and reproduction of variable-speed playback data using a specific area on each track of a recording medium | |
| JP3446372B2 (ja) | ディジタルデータ記録／再生装置および方法 | |
| KR20000035332A (ko) | 데이터 기록 장치, 데이터 기록 방법, 데이터 기록 및재생 장치, 데이터 기록 및 재생 방법, 데이터 재생 장치,데이터 재생 방법, 데이터 기록 매체, 디지털 데이터 재생장치, 디지털 데이터 재생 방법, 동기 검출 장치, 및 동기검출 방법 | |
| JP4461562B2 (ja) | 再生装置および方法、ならびに、信号処理装置および方法 | |
| JP3277713B2 (ja) | ディジタルビデオ信号の記録装置、記録再生装置及び再生装置 | |
| JP4610680B2 (ja) | 信号処理装置および方法、記録装置、再生装置、記録再生装置、ならびに、映像信号記録再生装置 | |
| JP2000138897A (ja) | データ処理装置およびデータ記録装置 | |
| JP3147729B2 (ja) | 記録信号作成装置 | |
| KR100719780B1 (ko) | 데이터 전송 장치 및 방법, 기록 장치 및 기록 및 재생 장치 | |
| JP3334354B2 (ja) | ディジタルビデオ信号の変速再生方法及び再生装置 | |
| JP3564087B2 (ja) | 映像記録再生装置 | |
| JP3780294B2 (ja) | モニタ一体型撮像装置 | |
| JP3619250B2 (ja) | カメラ一体型画像記録再生装置 | |
| JPH09130744A (ja) | デジタル記録再生装置 | |
| JP4010067B2 (ja) | 同期検出装置および方法、ならびに、再生装置 | |
| JP3769001B2 (ja) | モニター体型撮像装置 | |
| JPH1118052A (ja) | ディジタル記録再生装置および方法 | |
| WO1994029854A1 (fr) | Dispositif d'enregistrement et de lecture | |
| JP2000132914A (ja) | データ処理装置およびデータ記録装置 | |
| JP3036014B2 (ja) | 磁気記録再生装置 | |
| JP2000149455A (ja) | データ記録装置および記録方法、データ記録再生装置および記録再生方法、並びにデータ記録媒体 | |
| JP3240755B2 (ja) | ディジタルテレビとディジタルｖｔｒ | |
| JP3809458B2 (ja) | モニタ一体型撮像装置 | |
| JP2000036939A (ja) | 画像記録装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070110 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091029 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091104 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091228 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100126 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100208 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130226 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |