JP4456305B2 - 画像形成装置 - Google Patents
画像形成装置 Download PDFInfo
- Publication number
- JP4456305B2 JP4456305B2 JP2001262883A JP2001262883A JP4456305B2 JP 4456305 B2 JP4456305 B2 JP 4456305B2 JP 2001262883 A JP2001262883 A JP 2001262883A JP 2001262883 A JP2001262883 A JP 2001262883A JP 4456305 B2 JP4456305 B2 JP 4456305B2
- Authority
- JP
- Japan
- Prior art keywords
- correction
- writing
- phase
- circuit
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Exposure Or Original Feeding In Electrophotography (AREA)
- Fax Reproducing Arrangements (AREA)
- Facsimile Image Signal Circuits (AREA)
- Laser Beam Printer (AREA)
- Mechanical Optical Scanning Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、画像形成装置に関し、詳細には、複数のレーザ光源素子を用いて画像形成する際の各レーザ光源素子の個体差からくる出力パワーの違いやレーザ光源素子の組付位置精度による書込開始位置の位置ずれによる画像品質の劣化を適切に防止して画像品質の良好な画像を形成する画像形成装置に関する。
【０００２】
【従来の技術】
半導体レーザダイオード（ＬＤ）を用いた電子写真プロセスで画像形成するプリンタや複写機等の画像形成装置においては、従来からそのプロセスの不安定さを補うために、出力する画像データに対して中間調処理が行われてきた。
【０００３】
この中間調処理には、一般的に、小値の書込系に対しては誤差拡散法が用いられ、多値の書込系に対してはディザ法が用いられている。ディザ法では、近年はスクリーン角をつけたものも用いられることがあるが、搬送方向に対して平行な万線パターンにバンディングといった異常画像が発生して画像品質が劣化することに対する余裕度の点から使用されることが多い。
【０００４】
これらのディザ法にもさまざまな技術が提案されており、例えば、図２２（ａ）〜（ｃ）に示すように、ＰＷＭ方式の書込位相を制御してドットや万線を形成する技術がある（特開平５−２９２３０１、特開平２０００−１８８６８４）。この従来技術では、右位相のＰＷＭ書込と左位相のＰＷＭ書込を組み合わせてドットや万線を主走査２画素で画像形成を行うことにより、ドットの再現性を向上させている。
【０００５】
一方、近年、画像形成エンジンの高速化が進み、単体のＬＤではスピードが間に合わず、複数のＬＤを同時に用いて高速化に対応している画像形成装置がある。
【０００６】
すなわち、従来、画像形成装置は、単一のレーザ光源素子を用いて画像を形成しており、このような単一のレーザ光源素子を用いた画像形成装置では、感光体が回転駆動部による回転駆動で副走査方向に移動して帯電手段により一様に帯電され、単一のレーザ光源素子からの１本のレーザビームがポリゴンミラー等の走査手段で走査されて感光体の帯電された表面に照射されることにより、画像が書き込まれて静電潜像が形成される。そして、画像形成装置は、この感光体上の静電潜像を現像手段により現像してトナー像とし、この感光体上のトナー像を転写手段で給紙装置から給送されてきた記録紙、ＯＨＰシート等の転写材に転写させて排出する。
【０００７】
このような単一のレーザ光源素子を用いた画像形成装置では、高性能が要求される場合には、走査手段の回転数、あるいは、画像信号の周波数を上げる必要がある。しかし、走査手段の回転数や画像信号の周波数には限界があり、必ずしも所望とする速度で画像形成動作を行うことができなかった。そこで、複数のレーザ光源素子を持つマルチレーザ方式の画像形成装置が提案されている。
【０００８】
このマルチレーザ方式の画像形成装置では、複数のレーザ光源素子からの複数本のレーザビームがポリゴンミラー等の走査手段で走査されて感光体の帯電された表面に照射されることにより、複数ライン分の画像が同時に感光体に書き込まれる。ライン同期信号発生手段は走査手段からの光ビームを所定の位置で検出してライン同期信号を複数のレーザ光源素子から出射される複数の光ビームに付き１個発生し、このライン同期信号に同期して複数本のレーザビームが画像信号により変調されて複数ライン分の画像書込が同時に行われる。従って、同時に感光体に書き込む情報量が増大するので、走査手段の回転数や画像信号の周波数を低減することができ、安定した画像を高速に形成することが可能になる。
【０００９】
【発明が解決しようとする課題】
しかしながら、複数のレーザ光源素子を用いた画像形成装置にあっては、複数のレーザ光源素子、例えば、複数のレーザダイオード間の個体差からくる出力パワーの微妙な違いやレーザダイオードの組付位置精度による書込開始位置のずれ等が発生することがあり、書込開始位置のずれ等が発生すると、同じドットを再現しようとしても、レーザダイオード毎に出力パワーや組付位置が異なるため、一定した書込を行うことができない。特に、万線パターンやスクリーン角をつけたディザ法を使用している場合には、図２３や図２４に示すように、線分によたりが発生し、ざらつきや滑らかさといった点で劣化しして、出力画像が劣化するという問題がある。
【００１０】
このような問題に対して、従来は、レーザダイオード等のレーザ光源素子の選別による特性のマッチングや組付時の位置精度を向上させるといった物理的な方法しか改善方法はなく、精度のばらつきや限界などが問題となっていた。
【００１１】
そこで、本発明は、位相制御を用いるディザ処理を行った結果に対して、左右の位相制御による書き込みを利用することにより、書込レーザ光源素子間における誤差を補正し、ざらつきのない滑らかな画像形成を行う画像形成装置を提供することを目的としている。
【００１２】
具体的には、請求項１記載の発明は、書込位相を左右に切換可能な書込手段の複数のレーザ光源素子から出射するレーザ光を多値の画像データでパルス幅変調して回転駆動される感光体に照射させて静電潜像を形成して画像形成するに際して、画像データにディザ処理手段を施すディザ処理手段及び書込補正手段を備え、前記書込補正手段は、書込位相が右位相から左位相に変化するかどうかを検出する位相制御パターン検出手段を備え、前記位相制御パターン検出手段により、書込位相が右位相から左位相に変化することが検出された場合に、前記ディザ処理手段によりディザ処理された画像データに対して、右位相及び左位相の一方の画像データを減じ、他方の画像データを増加するように前記画像データの補正を行う手段であり、 前記書込補正手段により補正された画像データに基づいて前記書込手段の前記各レーザ光源素子による書込位相を制御することにより、複数のＬＤ等のレーザ光源素子を用いて高速化を図った書き込みを行う場合に、書込位相制御を利用して各レーザ光源素子の有する個体差（機差）を補正し、各レーザ光源素子の特性を見かけ上揃えて、副走査方向にドットが連続する場合に、滑らかにドットをつなげて、ざらつきのない滑らかな出力画像を形成することのできる画像形成装置を提供することを目的としている。
【００１４】
請求項２記載の発明は、請求項１に加えて、書込補正手段で、各レーザ光源素子のレーザ光の出力パワーを補正することにより、複数のレーザ光源素子のパワー偏差を補正し、画像先頭での書き出しが複数のレーザ光源素子のうちいずれのレーザ光源素子になった場合であっても、安定した出力を得て、ざらつきのない滑らかな出力画像を形成することのできる画像形成装置を提供することを目的としている。
【００１６】
請求項５記載の発明は、書込補正手段で、感光体への書出位置を主走査方向に２つ以上に分割して、それぞれ任意の補正量を適用して補正を行うことにより、各レーザ光源素子の有する個体差（機差）からくる偏差が主走査方向で異なる場合にも、当該偏差をより一層正確に補正し、各レーザ光源素子の特性を見かけ上より一層揃えて、より一層ざらつきのない滑らかな出力画像を形成することのできる画像形成装置を提供することを目的としている。
【００１７】
請求項６記載の発明は、感光体への書出位置を主走査方向に分割する分割数を分割数設定手段で設定し、書込補正手段で、当該設定された分割数で書出位置を主走査方向に分割して、それぞれ任意の補正量を適用して補正を行うことにより、各レーザ光源素子の有する個体差（機差）からくる偏差が主走査方向で異なる場合にも、当該偏差をより一層細やかにかつ正確に補正し、各レーザ光源素子の特性を見かけ上より一層揃えて、より一層ざらつきのない滑らかな出力画像を形成することのできる画像形成装置を提供することを目的としている。
【００１８】
請求項７記載の発明は、感光体への書出位置を主走査方向に分割する分割位置を分割位置設定手段で設定し、書込補正手段で、当該設定された分割位置で書出位置を主走査方向に分割して、それぞれ任意の補正量を適用して補正を行うことにより、主走査方向で偏差が異なる場合にも、より正確な位置で補正量を切り換えて、各レーザ光源素子の有する個体差（機差）の主走査方向での位置補正により正確な補正量を適用し、各レーザ光源素子の特性を見かけ上より一層揃えて、より一層ざらつきのない滑らかな出力画像を形成することのできる画像形成装置を提供することを目的としている。
【００１９】
請求項８記載の発明は、書込補正手段が、複数のレーザ光源素子間の機差を補正する補正テーブルを備え、当該補正テーブルに基づいて補正を行うことにより、レーザ光源素子の特性が階調に対してリニアでない場合にも正確な補正を行い、各レーザ光源素子の特性を見かけ上より一層揃えて、より一層ざらつきのない滑らかな出力画像を形成することのできる画像形成装置を提供することを目的としている。
【００２０】
請求項９記載の発明は、書込補正手段が、補正後の画像データが予め設定された規定値以下となることを規制することにより、補正後の値が、例えば、「０」になることを防止して、一つの画素の情報が完全に欠落することを防止し、より一層ざらつきのない滑らかな出力画像を形成することのできる画像形成装置を提供することを目的としている。
【００２１】
【課題を解決するための手段】
請求項１記載の発明の画像形成装置は、書込位相を左右に切換可能な書込手段の複数のレーザ光源素子から出射するレーザ光を多値の画像データでパルス幅変調して回転駆動される感光体に照射させて静電潜像を形成して画像形成する画像形成装置であって、画像データにディザ処理手段を施すディザ処理手段及び書込補正手段を備え、前記書込補正手段は、書込位相が右位相から左位相に変化するかどうかを検出する位相制御パターン検出手段を備え、前記位相制御パターン検出手段により、書込位相が右位相から左位相に変化することが検出された場合に、前記ディザ処理手段によりディザ処理された画像データに対して、右位相及び左位相の一方の画像データを減じ、他方の画像データを増加するように前記画像データの補正を行う手段であり、 前記書込補正手段により補正された画像データに基づいて前記書込手段の前記各レーザ光源素子による書込位相を制御することにより、前記複数のレーザ光源素子間の書出位置の機差を補正することにより、上記目的を達成している。
【００２２】
上記構成によれば、書込位相を左右に切換可能な書込手段の複数のレーザ光源素子から出射するレーザ光を多値の画像データでパルス幅変調して回転駆動される感光体に照射させて静電潜像を形成して画像形成するに際して、画像データにディザ処理手段でディザ処理を施し、書込位相が右位相から左位相に変化することが検出された場合に、前記ディザ処理手段によりディザ処理された画像データに対して、右位相及び左位相の一方の画像データを減じ、他方の画像データを増加するように前記画像データの補正を行い、当該補正された画像データに基づいて書込位相制御手段で書込手段の各レーザ光源素子による書込位相を制御するので、複数のＬＤ等のレーザ光源素子を用いて高速化を図った書き込みを行う場合に、書込位相制御を利用して各レーザ光源素子の有する個体差（書出位置の機差）を補正することができ、各レーザ光源素子の特性を見かけ上揃えて、ざらつきのない滑らかな出力画像を形成することができる。
【００２５】
また、例えば、請求項２に記載するように、前記書込補正手段は、前記書込手段の前記各レーザ光源素子のレーザ光の出力パワーを併せて補正するものであってもよい。
【００２６】
上記構成によれば、書込補正手段で、各レーザ光源素子のレーザ光の出力パワーを併せて補正するので、複数のレーザ光源素子のパワー偏差を補正することができ、画像先頭での書き出しが複数のレーザ光源素子のうちいずれのレーザ光源素子になった場合であっても、安定した出力を得て、ざらつきのない滑らかな出力画像を形成することができる。
【００２７】
さらに、例えば、請求項３に記載するように、前記ディザ処理手段は、書込位相が右から左に切り換わる際に、左位相書込画素を光出力が安定する書込値まで成長させ、光出力安定後は、右位相書込画素についても成長を開始してもよく、請求項４に記載するように、左位相書込画素及び右位相書込画素が所定の大きさになると、左位相書込画素及び右位相書込画素の値を等しいものにし、それ以降は、均等に成長させてもよい。
【００２９】
また、例えば、請求項５に記載するように、前記書込補正手段は、前記感光体への前記書出位置を主走査方向に２つ以上に分割して、それぞれ任意の補正量を適用して前記補正を行うものであってもよい。
【００３０】
上記構成によれば、書込補正手段で、感光体への書出位置を主走査方向に２つ以上に分割して、それぞれ任意の補正量を適用して補正を行うので、各レーザ光源素子の有する個体差（機差）からくる偏差が主走査方向で異なる場合にも、当該偏差をより一層正確に補正することができ、各レーザ光源素子の特性を見かけ上より一層揃えて、より一層ざらつきのない滑らかな出力画像を形成することができる。
【００３１】
さらに、例えば、請求項６に記載するように、前記書込補正手段は、前記感光体への前記書出位置を主走査方向に分割する分割数を設定する分割数設定手段を備え、当該分割数設定手段で設定された分割数で前記書出位置を主走査方向に分割して、それぞれ任意の補正量を適用して前記補正を行うものであってもよい。
【００３２】
上記構成によれば、感光体への書出位置を主走査方向に分割する分割数を分割数設定手段で設定し、書込補正手段で、当該設定された分割数で書出位置を主走査方向に分割して、それぞれ任意の補正量を適用して補正を行うので、各レーザ光源素子の有する個体差（機差）からくる偏差が主走査方向で異なる場合にも、当該偏差をより一層細やかにかつ正確に補正することができ、各レーザ光源素子の特性を見かけ上より一層揃えて、より一層ざらつきのない滑らかな出力画像を形成することができる。
【００３３】
また、例えば、請求項７に記載するように、前記書込補正手段は、前記感光体への前記書出位置を主走査方向に分割する分割位置を設定する分割位置設定手段を備え、当該分割位置設定手段で設定された分割位置で前記書出位置を主走査方向に分割して、それぞれ任意の補正量を適用して前記補正を行うものであってもよい。
【００３４】
上記構成によれば、感光体への書出位置を主走査方向に分割する分割位置を分割位置設定手段で設定し、書込補正手段で、当該設定された分割位置で書出位置を主走査方向に分割して、それぞれ任意の補正量を適用して補正を行うので、主走査方向で偏差が異なる場合にも、より正確な位置で補正量を切り換えて、各レーザ光源素子の有する個体差（機差）の主走査方向での位置補正により正確な補正量を適用することができ、各レーザ光源素子の特性を見かけ上より一層揃えて、より一層ざらつきのない滑らかな出力画像を形成することができる。
【００３５】
さらに、例えば、請求項８に記載するように、前記書込補正手段は、前記複数のレーザ光源素子間の機差を補正する補正テーブルを備え、当該補正テーブルに基づいて前記補正を行うものであってもよい。
【００３６】
上記構成によれば、書込補正手段が、複数のレーザ光源素子間の機差を補正する補正テーブルを備え、当該補正テーブルに基づいて補正を行うので、レーザ光源素子の特性が階調に対してリニアでない場合にも正確な補正を行うことができ、各レーザ光源素子の特性を見かけ上より一層揃えて、より一層ざらつきのない滑らかな出力画像を形成することができる。
【００３７】
また、例えば、請求項９に記載するように、前記書込補正手段は、前記補正後の画像データが予め設定された規定値以下となることを規制するものであってもよい。
【００３８】
上記構成によれば、書込補正手段が、補正後の画像データが予め設定された規定値以下となることを規制するので、補正後の値が、例えば、「０」になることを防止して、一つの画素の情報が完全に欠落することを防止することができ、より一層ざらつきのない滑らかな出力画像を形成することができる。
【００３９】
【発明の実施の形態】
以下、本発明の好適な実施の形態を添付図面に基づいて詳細に説明する。なお、以下に述べる実施の形態は、本発明の好適な実施の形態であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの態様に限られるものではない。
【００４０】
図１〜図２１は、本発明の画像形成装置の一実施の形態を示す図であり、図１は、本発明の画像形成装置の一実施の形態を適用したデジタルカラー複写機１の概略ブロック構成図である。なお、本実施の形態では、デジタルカラー複写機１に適用した場合について説明するが、画像形成装置としては、デジタルカラー複写機１に限るものではなく、モノクロの複写機、プリンタ等のように、他の画像形成装置にも同様に適用することができる。
【００４１】
デジタルカラー複写機１は、スキャナ２、像域分離回路３、平滑フィルタ回路４、スキャナγ補正回路５、エッジ強調フィルタ回路６、色補正回路７、プリンタγ補正回路８、階調処理回路９及びレーザプリンタ１０等を備えている。
【００４２】
スキャナ２は、原稿を主走査及び副走査し、原稿の画像を所定の解像度で読み取って、デジタル画像データに変換して、所定ビット、例えば、８ビットのＲＧＢの色データとして平滑フィルタ回路４に出力するとともに、像域分離回路３に８ビットのＲＧＢの画像信号を出力する。なお、本実施の形態では、入力画像信号を、８ビットの画像信号として説明するが、８ビットに限るものではない。
【００４３】
像域分離回路３は、スキャナ２から入力される８ビットの画像信号に基づいて、文字領域と写真領域を判定して、判定結果を平滑フィルタ回路４に戻し、この判定結果は、以降の回路ブロックで、文字領域と写真領域とで処理方法を切り換えるために用いられる。
【００４４】
平滑フィルタ回路４は、スキャナ２から入力されるＲＧＢ画像信号に、網点原稿によるモアレの抑制やスキャナ２のノイズを除去するための平滑化処理を行って、スキャナγ補正回路５に出力する。
【００４５】
スキャナγ補正回路５は、スキャナ２で読み取られた反射率リニアなＲＧＢ画像信号を、濃度リニアなＲＧＢ画像信号に変換して、エッジ強調フィルタ回路６に出力する。
【００４６】
エッジ強調フィルタ回路６は、文字などのエッジをシャープに見せるために、ＲＧＢ画像信号でのエッジ成分の強調を行い、色補正回路７に出力する。
【００４７】
色補正回路７は、濃度リニアなＲＧＢ画像信号をそれぞれの補色であるＣＭＹＫ画像信号に変換して、プリンタγ補正回路８に出力する。
【００４８】
プリンタγ補正回路８は、色補正回路７から入力されるＣＭＹＫ画像信号を、後段のレーザプリンタ１０のエンジン特性に合うようにテーブルを用いてγ特性を補正して、階調処理回路９に出力する。
【００４９】
階調処理回路９は、プリンタγ補正回路８から入力される多値のＣＭＹＫ画像信号にディザ処理を施し、その結果に対してレーザプリンタ１０の書込機差の補正を行って、２ライン（２ＬＤ）分の１６ビット多値画像信号を半分の駆動周波数でレーザプリンタ１０に出力する。
【００５０】
レーザプリンタ１０は、階調処理回路９から入力される１６ビット多値画像信号に基づいて、複数のレーザ光源素子である半導体レーザダイオード（ＬＤ）をパルス幅変調（ＰＷＭ）方式により光変調して、画像形成する。
【００５１】
このレーザプリンタ１０におけるＰＷＭの書込位相は、上記図１（ａ）、（ｂ）に示したように、左位相書込及び右位相書込を選択可能であり、動的に切り換えることによって、図１（ｃ）に示したように、隣接ドットを結合して、光出力の安定化を図ることができる。なお、本実施の形態のデジタルカラー複写機１では、説明を簡単にするため、二つの半導体レーザダイオード（ＬＤ）を用いているが、レーザプリンタ１０としては、これに限るものではなく、回路構成の規模を変更することで、容易により多くのＬＤでの対応が可能である。
【００５２】
上記階調処理回路９は、図２に示すように、ディザ処理回路１１、位相制御信号発生回路１２、書込補正回路１３及びビデオインターフェイス回路１４等を備えており、上記プリンタγ補正回路８からの多値のＣＭＹＫ画像信号、画素クロック信号ｃｌｋ、水平同期信号ｓｙｎｃ及び垂直同期信号ｆｇａｔｅがディザ処理回路１１に入力され、また、画素クロック信号ｃｌｋ、水平同期信号ｓｙｎｃ及び垂直同期信号ｆｇａｔｅが位相制御信号発生回路１２に入力される。
【００５３】
ディザ処理回路（ディザ処理手段）１１は、プリンタγ補正回路８から入力される多値（８ビット）のＣＭＹＫ画像信号にディザ処理を行って、ディザ信号及び画素クロック信号ｃｌｋ、水平同期信号ｓｙｎｃ及び垂直同期信号ｆｇａｔｅを書込補正回路１３に出力する。
【００５４】
位相制御信号発生回路（書込位相制御手段）１２は、画素クロック信号ｃｌｋ、水平同期信号ｓｙｎｃ及び垂直同期信号ｆｇａｔｅに基づいて、書込の位相制御信号を発生して、書込補正回路１３に出力する。
【００５５】
書込補正回路（書込補正手段）１３は、ディザ処理回路１１から入力される画素クロック信号ｃｌｋ、水平同期信号ｓｙｎｃ及び垂直同期信号ｆｇａｔｅと位相制御信号発生回路１２から入力される位相制御信号に基づいて、ディザ処理回路１１から入力されるディザ処理された画像データであるディザ信号に書込ＬＤの機差補正を施して８ビットの補正済ディザ信号としてビデオインターフェイス回路１４に出力するとともに、１ビットの位相制御信号をビデオインターフェイス回路１４に出力する。
【００５６】
ビデオインターフェイス回路１４は、書込補正回路１３で補正された８ビットのディザデータ信号と１ビットの位相制御信号を、２ライン分まとめてそれぞれ１６ビットデータと２ビットデータとして、図１に示すレーザプリンタ１０に出力する。
【００５７】
なお、位相制御信号は、「１」のとき、右位相(図１（ａ）参照）、「０」のとき、左位相（図１（ｂ）参照）と仮定する。
【００５８】
そして、図２のディザ処理回路１１は、図３に示すように、アドレスデコーダ２１、ラッチ２２、２３及びＳＲＡＭ（Static ＲＡＭ）２４を備えており、それぞれに画素クロック信号ｃｌｋが入力される。
【００５９】
アドレスデコーダ２１には、上記画素クロック信号ｃｌｋの他に、水平同期信号ｓｙｎｃ、垂直同期信号ｆｇａｔｅ及びプリンタγ補正回路８からの多値のＣＭＹＫ画像信号（入力画像信号）が入力され、ＳＲＡＭ２４は、ディザデータを格納する。アドレスデコーダ２１は、８ビットの画像データを、画素クロック信号ｃｌｋ、水平同期信号ｓｙｎｃ及び垂直同期信号ｆｇａｔｅを用いて、ＳＲＡＭ２４のアドレスにデコードして、ＳＲＡＭ２４に出力するとともに、水平同期信号ｓｙｎｃをラッチ２２に、垂直同期信号ｆｇａｔｅをラッチ２３にそれぞれ出力する。ラッチ２２は、画素クロック信号ｃｌｋに基づいて、水平同期信号ｓｙｎｃをラッチして図２の書込補正回路１３に出力し、ラッチ２３は、画素クロック信号ｃｌｋに基づいて、垂直同期信号ｆｇａｔｅをラッチして図２の書込補正回路１３に出力する。すなわち、ラッチ２２及びラッチ２３は、水平同期信号ｌｓｙｎｃ及び垂直同期信号ｆｇａｔｅの遅延をあわせる。
【００６０】
ＳＲＡＭ２４には、図４（ａ）〜（ｅ）に示すようなディザパターンデータが格納されており、ＳＲＡＭ２４は、アドレスデコーダ２１から入力されるＳＲＡＭアドレスに基づいて、ディザデータ（ディザ信号）を書込補正回路１３に出力する。
【００６１】
すなわち、ＳＲＡＭ２４は、図５に示すようにそのアドレスマップが構成されており、２５６階調分のアドレスが２×２＝４つ順に並んで、２５６×４＝１０２４＝１０ビットとなっている。
【００６２】
そして、アドレスデコーダ２１は、図６に示すように、データラッチ３１、３２、３３、画素クロックカウンタ３４及び水平同期信号カウンタ３５から構成される。本実施の形態では、図５に示したように、２×２のディザパターンを使用するため、各カウンタはそれぞれ１ビットずつ持てばよいが、使用するディザのサイズ・ビット数・階調数に応じて各カウンタのビット数及びカウント数は自由に使用することができ、これらを設定するレジスタを別に持って自由に設定するようにしてもよい。そして、水平同期信号カウンタ３５の出力を最上位ビットである９ビット目に、画素クロックカウンタ３４の出力を８ビット目、ディザデータを［７：０］ビットに割り当てることにより、図５に示したアドレスマップを実現することができる。
【００６３】
上記図２の位相制御信号発生回路１２は、図７に示すように、アドレスデコーダ４１と位相制御信号発生テーブル４２を備えており、位相制御信号発生テーブル４２には、図４に示したディザパターンを実現するため、図８に示すような２×２の位相制御テーブルが格納されている。本実施の形態のデジタルカラー複写機１で実際に使用するディザパターンは、図９に示すようなもので、書込位相を主走査方向に切り換えて使用し、２画素の間に万線を形成するものである。
【００６４】
そして、位相制御信号発生回路１２は、図９に示すようなディザパターンと図８の位相制御信号テーブルを組み合わせることにより、図４のパターンを実現している。なお、使用するディザパターンは、図９に示したものに限るものではなく、ビット数、成長方法及びサイズ等自由に選択することも可能であり、この場合は、ＳＲＡＭ２４のサイズ等を含む回路構成も柔軟に変更する。また、本実施の形態のデジタルカラー複写機１では、ディザデータと位相制御信号を分けて使用しているが、例えば、ディザデータの最下位ビットを位相制御ビットとして、画像データと位相制御信号を組み合わせた形で使用してもよい。
【００６５】
そして、図７の位相制御信号発生回路１２のアドレスデコーダ４１は、図１０に示すように、画素クロックカウンタ５１と水平同期信号カウンタ５２で構成され、本実施の形態では、図５に示したような２×２の位相制御信号テーブルを使用するため、各カウンタ５１、５２は、それぞれ１ビットずつ有している。なお、当然のことながら、使用する位相制御信号テーブルのサイズに応じて各カウンタ５１、５２のビット数及びカウント数は、自由に変更することができ、これらを設定するレジスタを別に持って自由に設定できるようにしてもよい。また、ディザ処理回路１１のアドレスデコーダ２１と同様に、水平同期信号カウンタ５２の出力を最上位ビットである１ビット目に、画素クロックカウンタ５１の出力を０ビット目に割り当てる。
【００６６】
上記図２の書込補正回路１３は、図１１に示すように、パワー補正演算回路６０、ラインカウンタ６１、ラッチ６２、６３、位相制御パターン検出回路６４、遅延補正回路６５、６７、位置補正演算回路６６、セレクタ６８及びラッチ６９等で構成されている。
【００６７】
パワー補正演算回路６０は、ディザ処理回路１１から入力されるディザ信号ｄａｔａ［７：０］のライン毎のＬＤパワーの差を補正して、ＬＤパワー補正ディザ信号ｐｄａｔａ１［７：０］としてラッチ６３及び位置補正演算回路６６に出力する。このパワー補正ディザ演算回路６０へのディザ信号ｄａｔａの入力と平行して位相制御信号ｐｈａｓｅがラッチ６２に入り、ラッチ６２は、画素クロック信号ｃｌｋに基づいて位相制御信号ｐｈａｓｅをラッチして、１クロック遅延する位相制御信号ｐｈａｓｅ１として位相制御パターン検出回路６４に出力する。
【００６８】
位相制御パターン検出回路６４には、さらに、遅延のない位相制御信号ｐｈａｓｅと画素クロック信号ｃｌｋが入力され、位相制御パターン検出回路６４は、書込の位相が図１（ｃ）に示したような右から左に位相が切り換わるパターンを検出すると、位相制御判定信号ｐｈａｓｅ＿ｅｎとして、「１」を位相補正演算回路６６に出力し、そうでない場合は「０」を位相補正演算回路６６に出力する。位相制御パターン検出回路６４は、いま、右位相の場合が「１」、左位相の場合が「０」としているので、ラッチ６２の出力が「１」、位相制御信号ｐｈａｓｅが「０」の組み合わせのときにのみ、「１」の位相制御判定信号ｐｈａｓｅ＿ｅｎを出力することになる。この位相制御判定信号ｐｈａｓｅ＿ｅｎにより、書込の位相が右から左へと変化する点のみに補正演算を行うことができる。なお、位相制御パターン検出回路６４は、ＡＮＤ回路、インバータ及びレジスタ等で簡単に構成することができる。
【００６９】
一方、パワー補正演算回路６０から出力されるＬＤパワー補正ディザ信号ｐｄａｔａ１［７：０］は、ラッチ６３へ入力され、ラッチ６３は、一つ遅延したディザ信号ｐｄａｔａ２［７：０］を生成して、遅延補正回路６５及び位置補正演算回路６６に出力する。
【００７０】
位置補正演算回路６６には、このディザ信号ｐｄａｔａ１［７：０］及びｐｄａｔａ２［７：０］と、位相制御パターン検出回路６４から出力された位相制御判定信号ｐｈａｓｅ＿ｅｎ、ラインカウンタ３１から出力されるライン数データｌｉｎｅｃｏｕｎｔが入力され、位置補正演算回路６６は、補正演算を行うもので、上記信号に基づいて、書込ＬＤ間の書出位置を補正し、書出位置補正ディザ信号ｌｄｄａｔａ［７：０］と補正ディザ選択信号ｄｉｔｈｓｅｌをセレクタ６８に出力する。
【００７１】
遅延補正回路６５及び遅延補正回路６７は、位置補正演算回路６６で補正にかかるクロック数分だけ、ディザ信号ｐｄａｔａ２［７：０］と位相制御信号ｐｈａｓｅ２を遅延させ、書出位置補正ディザ信号ｌｄｄａｔａ［７：０］と補正ディザ選択信号ｄｉｔｈｓｅｌとの遅延量を調整して、ディザ信号ｐｄａｔａ３［７：０］をセレクタ６８に、位相制御信号ｐｈａｓｅ３をラッチ６９にそれぞれ出力する。
【００７２】
セレクタ６８には、位置補正演算回路６６からの書出位置補正ディザ信号ｌｄｄａｔａ［７：０］と補正ディザ選択信号ｄｉｔｈｓｅｌ、遅延補正回路６５からのディザ信号ｐｄａｔａ３［７：０］及び画素クロック信号ｃｌｋが入力され、セレクタ６８は、位置補正演算回路６６から出力される補正ディザ選択信号ｄｉｔｈｓｅｌによって、ディザ信号ｐｄａｔａ３［７：０］と書出位置補正ディザ信号ｌｄｄａｔａ［７：０］を切り換えて、出力画像信号ｄａｔａ＿ｏｕｔ［７：０］としてビデオインターフェイス回路１４に出力する。なお、いま、位置補正演算回路６６は、補正ディザ選択信号が「１」のときに、書出位置補正ディザ信号ｌｄｄａｔａ［７：０］を出力画像信号ｄａｔａ＿ｏｕｔ［７：０］として出力するものとする。
【００７３】
ラッチ６９には、遅延補正回路６７からの位相制御信号ｐｈａｓｅ３と画素クロック信号ｃｌｋが入力され、ラッチ６９は、遅延補正を行って位相制御判定信号ｐｈａｓｅ＿ｏｕｔとしてそのままビデオインターフェイス回路１４に出力する。
【００７４】
上記パワー補正演算回路６０は、図１２に示すように、補正量選択回路７０、パワー補正量レジスタ７１、７２、セレクタ７３及びＬＤパワー補正回路７４等を備えている。
【００７５】
補正量選択回路７０には、ラインカウンタ６１のカウント値であるライン数ｌｉｎｅｃｏｕｎｔと画素クロック信号ｃｌｋが入力され、補正量選択回路７０は、ライン数ｌｉｎｅｃｏｕｎｔの値に応じて選択信号をセレクタ７３に出力し、セレクタ７３は、パワー補正量レジスタ７１とパワー補正量レジスタ７２のいずれかに設定された値を選択して、ライン間におけるＬＤパワー差の補正量としてＬＤパワー補正回路７４に出力する。本実施の形態では、２つのＬＤを使用しているため、パワー補正量レジスタ７１とパワー補正量レジスタ７２の値が交互に使われる。２つのパワー補正量レジスタ７１、７２には、２５５までの値が設定可能である。
【００７６】
ＬＤパワー補正回路７４には、ディザ処理回路１１からのディザ信号ｄａｔａ１［７：０］、画素クロック信号ｃｌｋ及びセレクタ７３からのＬＤパワー補正量が入力され、ＬＤパワー補正回路７４は、入力されたディザデータｄａｔａ１［７：０］を、セレクタ７３からのＬＤパワー補正量に基づいて、予め設定された補正量を加算して、ＬＤパワーの補正を行って、ＬＤパワー補正ディザ信号ｐｄａｔａ１［７：０］を図１１のラッチ６３及び位置補正演算回路６６に出力する。なお、ＬＤパワー補正回路７４は、補正した結果が予め設定された規定値としての２５５を超えた場合は、２５５に丸める。例えば、２つのＬＤの場合であれば、片方の補正量を「０」にし、もう一方のパワー差を補正量として設定する。
【００７７】
また、パワー補正演算回路６０は、テーブル方式としてもよく、この場合、図１３に示すように、補正テーブル選択回路７５とＬＤパワー補正テーブル（補正テーブル）７６で構成される。ＬＤパワー補正テーブル７６には、２つのＬＤ用にそれぞれテーブルが用意されており、ライン数に基づいて補正テーブル選択回路７５からどちらのテーブルを用いるのかを示す選択信号が入力される。ＬＤパワー補正テーブル７６のテーブルは、８ビット→８ビットのテーブルであり、２５６階調分の補正値を設定する必要がある。また、ＬＤパワー補正テーブル７６としては、補正した結果が予め設定された規定値としての２５５を超えた場合を考慮して、図１２の場合と同様に、片方のテーブルをリニアに設定し、もう一方のみに補正量を加えたテーブルを用意している。
【００７８】
図１１の位置補正演算回路６６は、図１４に示すように、フリップフロップ（Ｆ／Ｆ）８０、８１、補正量選択回路８２、書出位置補正量レジスタ８３、８４、セレクタ８５、８６、ＬＤ書出位置補正回路８７、遅延補正回路８８、８９、インバータ９０、ＡＮＤ回路９１及びＯＲ回路９２から構成されており、位相制御パターン検出回路６４からの位相制御判定信号ｐｈａｓｅ＿ｅｎがフリップフロップ（Ｆ／Ｆ）８０、８１及びＯＲ回路９２に入力されている。
【００７９】
位置補正演算回路６６は、位相制御判定信号ｐｈａｓｅ＿ｅｎがアクティブになると、そのときの左右の位相のディザ信号ｐｄａｔａ１［７：０］及びｐｄａｔａ２［７：０］をフリップフロップ（Ｆ／Ｆ）８０、８１にそれぞれ取り込み、フリップフロップ（Ｆ／Ｆ）８０、８１から出力するそれぞれのディザデータを、ＬＤ書出位置補正回路８７で左右の位相を用いた書込を利用してＬＤのライン間における書出位置を補正する。この補正には、ラインカウンタからの出力ｌｉｎｅｃｏｕｎｔにより、書出位置補正量レジスタ８３、８４に収められた二つの異なる補正量を適用する。位置補正演算回路６６は、補正量選択回路８２からラインカウンタ６１のカウントしたライン数ｌｉｎｅｃｏｕｎｔに基づいていずれの補正量を使用するかを示す選択信号をセレクタ８５に出力し、セレクタ８５は、補正量選択回路８２からの選択信号に基づいて、書出位置補正量レジスタ８３、８４とＬＤ書出位置補正回路８７との接続を切り換える。本実施の形態のデジタルカラー複写機１では、ＬＤが２つであるため、セレクタ８５は、書出位置補正量レジスタ８３と書出位置補正量レジスタ８４を交互にトグルしてＬＤ書出位置補正回路８７に接続する。なお、当然のことながら、使用するＬＤの数が増えた場合には、それに応じて補正量のレジスタ数を増加させることにより、容易に対応することができる。
【００８０】
上記書出位置補正量レジスタ８３、８４には、−１２８から＋１２７まで設定することができ、本実施の形態で用いている８ビット２５６階調のデータに対して正負半分のドットまで書出位置を補正することができる。例えば、書出位置補正量レジスタ８３、８４の設定値として、αという値を設定したとすると、図１５（ａ）に示すように、左右二つの位相のディザデータがそれぞれ補正される。ただし、図１５（ａ）は、左右の位相のディザデータとも同じ入力を得た場合のものである。この場合、左位相のディザデータｐｄａｔａ１［７：０］から設定値αだけ値を右位相のディザデータｐｄａｔａ２［７：０］へと移す。ただし、左位相のディザデータｐｄａｔａ１［７：０］が設定値αに満たない場合には、補正量レジスタ設定値αまで書出位置を補正することはできない。また、同様の理由で、右位相のディザデータｐｄａｔａ２［７：０］が補正後に予め設定された規定値としての２５５を超えることはできない。したがって、左位相のディザデータｐｄａｔａ１［７：０］から減ずることができる量も常に設定値αにはならない。
【００８１】
すなわち、ＬＤ書出位置補正回路８７は、設定値αに対して次のような補正演算を行う。
【００８２】
（１）左位相ディザデータｐｄａｔａ１が補正量α未満のとき
（ａ）ｐｄａｔａ１＋ｐｄａｔａ２が２５５以下のとき
ｐｄａｔａ１＝０
ｐｄａｔａ２＝ｐｄａｔａ２＋ｐｄａｔａ１
（ｂ）ｐｄａｔａ１＋ｐｄａｔａ２が２５５より大きいとき
ｐｄａｔａ１＝ｐｄａｔａ１＋ｐｄａｔａ２−２５５
ｐｄａｔａ２＝２５５
（２）左位相ディザデータｐｄａｔａ１が補正量α以上のとき
（ａ）ｐｄａｔａ２＋αが２５５以下のとき
ｐｄａｔａ１＝ｐｄａｔａ１−α
ｐｄａｔａ２＝ｐｄａｔａ２＋α
（ｂ）ｐｄａｔａ２＋αが２５５より大きいとき
ｐｄａｔａ１＝ｐｄａｔａ１＋ｐｄａｔａ２−２５５
ｐｄａｔａ２＝２５５
なお、書出位置の補正演算は、上記以外に、減算される側の位相のディザデータが一定の値に成長するまで補正を抑制するようにしてもよい。
【００８３】
また、上記補正演算では、補正の結果、左位相のディザデータが「０」となってしまう場合があり、ある画素の情報量が全くなくなってしまいこれが好ましくない場合がある。その場合には、補正の下限値を設定し、補正の開始点にオフセットをつけることで実現できる。そのときの補正演算の入出力特性は、図１５（ｂ）のように示される。図１５（ｂ）も、図１５（ａ）と同様に、左右の位相のディザデータとも同じ入力を得た場合のものである。このときのＬＤ書出位置補正回路８７での補正演算は、次に示すように行われる。
【００８４】
（１）左位相ディザデータｐｄａｔａ１が補正下限値β未満のとき
ｐｄａｔａ１＝ｐｄａｔａ１
ｐｄａｔａ２＝ｐｄａｔａ２
（２）左位相ディザデータｐｄａｔａ１が補正下限値β以上α＋β未満のとき
（ａ）ｐｄａｔａ１−β＋ｐｄａｔａ２が２５５以下のとき
ｐｄａｔａ１＝β
ｐｄａｔａ２＝ｐｄａｔａ２＋ｐｄａｔａ１−β
（ｂ）ｐｄａｔａ１−β＋ｐｄａｔａ２が２５５より大きいとき
ｐｄａｔａ１＝ｐｄａｔａ１＋ｐｄａｔａ２−２５５
ｐｄａｔａ２＝２５５
（３）左位相ディザデータｐｄａｔａ１がα＋β以上のとき
（ａ）ｐｄａｔａ２＋αが２５５以下のとき
ｐｄａｔａ１＝ｐｄａｔａ１−α
ｐｄａｔａ２＝ｐｄａｔａ２＋α
（ｂ）ｐｄａｔａ２＋αが２５５より大きいとき
ｐｄａｔａ１＝ｐｄａｔａ１＋ｐｄａｔａ２−２５５
ｐｄａｔａ２＝２５５
そして、ＬＤ書出位置補正回路８７は、上記補正演算して補正した左右の位相に対する二つのディザデータｐｐｄａｔａ１及びｐｐｄａｔａ２を、セレクタ８６に出力する。
【００８５】
セレクタ８６は、遅延補正回路８８で補正演算分（ここでは１クロックかかるとする）遅延された位相制御判定信号ｐｈａｓｅ＿ｅｎにより、位相制御判定信号ｐｈａｓｅ＿ｅｎ＝０のときには、ディザデータｐｐｄａｔａ１を、位相制御判定信号ｐｈａｓｅ＿ｅｎ＝１のときには、ディザデータｐｐｄａｔａ２を、書出位置補正ディザ信号ｌｄ＿ｄａｔａとして、図１１のセレクタ６８に出力する。すなわち、セレクタ８６は、右位相のディザデータ→左位相のディザデータの順に出力を行う。
【００８６】
また、この補正処理と並行して、位置補正演算回路６６は、図１１に示したセレクタ６８で補正したディザデータを選択するための補正ディザ選択信号ｄｉｔｈｓｅｌも生成される。これは、位相制御判定信号ｐｈａｓｅ＿ｅｎを論理演算により、次のような信号となる。
【００８７】
ｐｈａｓｅ＿ｅｎ［ｔ＋１］ＯＲ（Ｎｏｔ（ｐｈａｓｅ＿ｅｎ［ｔ＋１］）ＡＮＤ（ｐｈａｓｅ＿ｅｎ［ｔ］））
すなわち、位相制御判定信号ｐｈａｓｅ＿ｅｎが入力されたとき、２クロックにわたってアクティブになる信号となる。したがって、セレクタ６８は、２クロックの間、ＬＤ書込位置補正処理の行われたディザデータを選択することができる。なお、補正ディザ選択信号ｄｉｔｈｓｅｌは、補正演算処理及びセレクタ８６での遅延をあわせるため、遅延補正回路５６で遅延量が補正された後、出力される。
【００８８】
そして、上記図１１に示した書込補正回路１３での各信号のタイミングチャートは、図１６のように示すことができ、また、図１４の位置補正演算回路６６のＬＤ書出位置補正回路８７内の各信号の詳細なタイミングチャートは、図１７のように示すことができる。
【００８９】
なお、位置補正演算回路６６は、書出位置の補正をテーブル方式で行ってもよく、この場合、図１８に示すように構成される。図１８において、位置補正演算回路６６は、上記図１４の位置補正演算回路６６と同様のフリップフロップ８０、８１、遅延補正回路８８、８９、セレクタ８６、インバータ９０、ＡＮＤ回路９１及びＯＲ回路９２を備えているとともに、補正テーブル選択回路１００及びＬＤ書出位置補正テーブル（補正テーブル）１０１を備えている。
【００９０】
ＬＤ書出位置補正テーブル１０１には、２つのＬＤ用にそれぞれ補正テーブルが用意されており、ライン数に基づいて補正テーブル選択回路１００からどちらの補正テーブルを用いるのかを示す選択信号が入力される。このＬＤ書出位置補正テーブル１０１の各補正テーブルは、８ビット→８ビットの補正テーブルであり、２５６階調分補正値を設定する必要があり、図１４の位置補正演算回路６６の書出位置補正量レジスタ８３、８４での設定と同じように、片方の補正テーブルをリニアに設定し、もう片方のみに補正量を加えた補正テーブルが用意されている。
【００９１】
また、書出位置の補正は、主走査方向の位置によって精度が異なる場合があるため、補正量を主走査方向で切り換えるようにしてもよく、さらに、主走査方向の分割量を自由に設定できるようにしてもよい。この場合、位置補正演算回路６６は、図１９に示すように、上記図１４の位置補正演算回路６６と同様のフリップフロップ８０、８１、セレクタ８６、ＬＤ書出位置補正回路８７、遅延補正回路８８、遅延補正回路８９、インバータ９０、ＡＮＤ回路９１及びＯＲ回路９２を備えているとともに、分割数設定レジスタ１１０、補正量選択回路１１１、書出位置補正量レジスタ群１１２及びセレクタ１１３等を備えている。
【００９２】
書出位置補正量レジスタ群１１２には、図１４の書出位置補正量レジスタ８３、８４の２ＬＤ分のレジスタペアが８ペア格納されており、これに８つの異なる補正量が設定されている。
【００９３】
補正量選択回路１１１は、書出位置補正量レジスタ群１１２を主走査方向及び２つのＬＤ間で切り換えるセレクト信号をセレクタ１１３に出力する。
【００９４】
分割数設定レジスタ１１０は、主走査方向にいくつの補正量を使用するかが設定されており、この分割数は自由に設定することができる。分割数設定レジスタ１１０に、分割数として、「１」を設定すると、主走査方向に１つの補正パラメータによる均一な補正がかかり、「３」を設定すると、主走査先端・中央・後端と３つの部分に分けて補正を行うことができる。なお、分割数として、「３」を設定したときの分割は、主走査先端・中央・後端と均等になるように行われるが、主走査方向での分割位置を設定するレジスタを８つ用意することで、任意の位置で補正量を切り換えることができ、主走査先端・中央に１つの補正量、主走査後端部に２つの補正量と自由に適用することができる。図１９の位置補正演算回路６６では、最大８つまで異なる補正量を使用することができるが、これを増やすことにより、最大数をいくらでも増やすことが可能である。
【００９５】
次に、本実施の形態の作用を説明する。本実施の形態のデジタルカラー複写機１は、スキャナ２で、原稿を主走査及び副走査し、原稿の画像を所定の解像度で読み取って、デジタル画像データに変換して、所定ビット、例えば、８ビットのＲＧＢの色データとして平滑フィルタ回路４に出力するとともに、像域分離回路３に８ビットのＲＧＢの画像信号を出力する。デジタルカラー複写機１は、像域分離回路３で、スキャナ２で読み取った原稿の文字領域と写真領域を判定して、判定結果を平滑フィルタ回路４に戻し、平滑フィルタ回路４で、スキャナ２から入力されるＲＧＢ画像信号に、網点原稿によるモアレの抑制やスキャナ２のノイズを除去するための平滑化処理を行って、スキャナγ補正回路５に出力する。
【００９６】
デジタルカラー複写機１は、スキャナγ補正回路５で、スキャナ２で読み取られた反射率リニアなＲＧＢ画像信号を、濃度リニアなＲＧＢ画像信号に変換して、エッジ強調フィルタ回路６に出力し、エッジ強調フィルタ回路６で、文字などのエッジをシャープに見せるために、ＲＧＢ画像信号でのエッジ成分の強調を行い、色補正回路７に出力する。デジタルカラー複写機１は、色補正回路７で、濃度リニアなＲＧＢ画像信号をそれぞれの補色であるＣＭＹＫ画像信号に変換して、プリンタγ補正回路８に出力し、プリンタγ補正回路８で、色補正回路７から入力されるＣＭＹＫ画像信号を、後段のレーザプリンタ１０のエンジン特性に合うようにテーブルを用いてγ特性を補正して、階調処理回路９に出力する。
【００９７】
階調処理回路９は、プリンタγ補正回路８から入力される多値のＣＭＹＫ画像信号にディザ処理を施し、その結果に対してレーザプリンタ１０の書込機差の補正を行って、２ライン（２ＬＤ）分の１６ビット多値画像信号を半分の駆動周波数でレーザプリンタ１０に出力する。デジタルカラー複写機１は、レーザプリンタ１０で、階調処理回路９から入力される１６ビット多値画像信号に基づいて、複数（２つ）の半導体レーザダイオード（ＬＤ）をパルス幅変調（ＰＷＭ）方式により光変調して、画像形成する。
【００９８】
このレーザプリンタ１０におけるＰＷＭの書込位相は、上記図１（ａ）、（ｂ）に示したように、左位相書込及び右位相書込を選択可能であり、動的に切り換えることによって、図１（ｃ）に示したように、隣接ドットを結合して、光出力の安定化を図ることができる。
【００９９】
そして、この階調処理回路９では、図２に示したように、ディザ処理回路１１で、プリンタγ補正回路８から入力される多値（８ビット）のＣＭＹＫ画像信号にディザ処理を行って書込補正回路１３に出力するとともに、位相制御信号発生回路１２で、画素クロック信号ｃｌｋ、水平同期信号ｓｙｎｃ及び垂直同期信号ｆｇａｔｅに基づいて、書込の位相制御信号を発生して、書込補正回路１３に出力し、書込補正回路１３で、ディザ処理回路１１から入力される画素クロック信号ｃｌｋ、水平同期信号ｓｙｎｃ及び垂直同期信号ｆｇａｔｅと位相制御信号発生回路１２から入力される位相制御信号に基づいて、ディザ処理回路１１から入力されるディザ処理された画像データであるディザ信号に書込ＬＤの機差補正を施して８ビットの補正済ディザ信号としてビデオインターフェイス回路１４に出力するとともに、１ビットの位相制御信号をビデオインターフェイス回路１４に出力する。このビデオインターフェイス回路１４で、書込補正回路１３で補正された８ビットのディザデータ信号と１ビットの位相制御信号を、2ライン分まとめてそれぞれ１６ビットデータと２ビットデータとして、図１に示すレーザプリンタ１０に出力する。
【０１００】
そして、ディザ処理回路１１では、図３に示したように、ＳＲＡＭ２４に、ディザデータを格納し、アドレスデコーダ２１で、８ビットの画像データを、画素クロック信号ｃｌｋ、水平同期信号ｓｙｎｃ及び垂直同期信号ｆｇａｔｅを用いて、ＳＲＡＭ２４のアドレスにデコードして、ＳＲＡＭ２４に出力するとともに、水平同期信号ｓｙｎｃをラッチ２２に、垂直同期信号ｆｇａｔｅをラッチ２３にそれぞれ出力する。ラッチ２２及びラッチ２３で、水平同期信号ｌｓｙｎｃ及び垂直同期信号ｆｇａｔｅの遅延をあわせて、書込補正回路１３に出力する。そして、ＳＲＡＭ２４には、図４（ａ）〜（ｅ）に示したようなディザパターンデータが格納されており、ＳＲＡＭ２４は、アドレスデコーダ２１から入力されるＳＲＡＭアドレスに基づいて、ディザデータ（ディザ信号）を書込補正回路１３に出力する。すなわち、ＳＲＡＭ２４は、図５に示したようにそのアドレスマップが構成されており、２５６階調分のアドレスが２×２＝４つ順に並んで、２５６×４＝１０２４＝１０ビットとなっている。
【０１０１】
そして、図２の位相制御信号発生回路１２は、図７に示したように、アドレスデコーダ４１と位相制御信号発生テーブル４２を備えており、位相制御信号発生テーブル４２には、図４に示したディザパターンを実現するため、図８に示すような２×２の位相制御テーブルが格納されている。また、デジタルカラー複写機１で実際に使用するディザパターンは、図９に示したようなもので、書込位相を主走査方向に切り換えて使用し、２画素の間に万線を形成するものである。
【０１０２】
まず、図９（ａ）、（ｂ）に示すように、書込位相が右から左に切り換わる際の切り換わる先の画素（左位相書込）を光出力が安定する書込値まで成長させる。出力の安定する書込値は、ケースバイケースであるが、本実施の形態では、例えば、３２／２５５まで成長させるものとする。光出力が安定してくると、図９（ｃ）、（ｄ）、（ｅ）に示すように、書込位相が切り換わる前の右位相書込の画素についても成長を始める。画素の半分を埋める程度になると、図９（ｆ）に示すように、書込の切り換わり前後の値を等しいものにする。そして、それ以降は、均等に成長させていく万線タイプのディザパターンである（図９（ｇ）、（ｈ））。
【０１０３】
上記位相制御信号発生回路１２は、図９に示すようなディザパターンと図８の位相制御信号テーブルを組み合わせることにより、図４のパターンを実現している。
【０１０４】
そして、図２の書込補正回路１３は、図１１に示したように、パワー補正演算回路６０で、ディザ処理回路１１から入力されるディザ信号ｄａｔａ［７：０］のライン毎のＬＤパワーの差を補正して、ＬＤパワー補正ディザ信号ｐｄａｔａ１［７：０］としてラッチ６３及び位置補正演算回路６６に出力し、このパワー補正ディザ演算回路６０へのディザ信号ｄａｔａの入力と平行して位相制御信号ｐｈａｓｅがラッチ６２に入って、ラッチ６２で、画素クロック信号ｃｌｋに基づいて位相制御信号ｐｈａｓｅをラッチして、１クロック遅延するｐｈａｓｅ１として位相制御パターン検出回路６４に出力する。
【０１０５】
そして、書込補正回路１３は、位相制御パターン検出回路６４で、書込の位相が図１（ｃ）に示したような右から左に位相が切り換わるパターンを検出すると、位相制御判定信号ｐｈａｓｅ＿ｅｎとして、「１」を位相補正演算回路６６に出力し、そうでない場合は「０」を位相補正演算回路６６に出力する。そして、位相制御パターン検出回路６４は、本実施の形態では、右位相の場合が「１」、左位相の場合が「０」としているので、ラッチ６２の出力が「１」、位相制御信号ｐｈａｓｅが「０」の組み合わせのときにのみ、「１」の位相制御判定信号ｐｈａｓｅ＿ｅｎを出力する。この位相制御判定信号ｐｈａｓｅ＿ｅｎにより、書込の位相が右から左へと変化する点のみに補正演算を行うことができる。
【０１０６】
上記パワー補正演算回路６０は、図１２に示したように、補正量選択回路１１１で、ライン数ｌｉｎｅｃｏｕｎｔの値に応じて選択信号をセレクタ７３に出力し、セレクタ７３で、パワー補正量レジスタ７１とパワー補正量レジスタ７２のいずれかに設定された値を選択して、ライン間におけるＬＤパワー差の補正量としてＬＤパワー補正回路７４に出力する。パワー補正演算回路６０は、ＬＤパワー補正回路７４で、ディザ処理回路１１からのディザ信号ｄａｔａ１［７：０］を、セレクタ７３からのＬＤパワー補正量に基づいて、予め設定された補正量を加算して、ＬＤパワーの補正を行って、ＬＤパワー補正ディザ信号ｐｄａｔａ１［７：０］を図１１のラッチ６３及び位置補正演算回路６６に出力する。
【０１０７】
そして、書込補正回路１３は、パワー補正演算回路６０から出力されるＬＤパワー補正ディザ信号ｐｄａｔａ１［７：０］を、ラッチ６３でラッチして、一つ遅延したディザ信号ｐｄａｔａ２［７：０］を生成して、遅延補正回路６５及び位置補正演算回路６６に出力し、位置補正演算回路６６で、このディザ信号ｐｄａｔａ１［７：０］及びｐｄａｔａ２［７：０］と、位相制御パターン検出回路６４から出力された位相制御判定信号ｐｈａｓｅ＿ｅｎ、ラインカウンタ３１から出力されるライン数データｌｉｎｅｃｏｕｎｔに基づいて、補正演算を行って、書込ＬＤ間の書出位置を補正して、書出位置補正ディザ信号ｌｄｄａｔａ［７：０］と補正ディザ選択信号ｄｉｔｈｓｅｌをセレクタ６８に出力する。
【０１０８】
書込補正回路１３は、さらに、遅延補正回路６５及び遅延補正回路６７で、位置補正演算回路６６で補正にかかるクロック数分だけ、ディザ信号ｐｄａｔａ２［７：０］と位相制御信号ｐｈａｓｅ２を遅延させ、書出位置補正ディザ信号ｌｄｄａｔａ［７：０］と補正ディザ選択信号ｄｉｔｈｓｅｌとの遅延量を調整して、ディザ信号ｐｄａｔａ３［７：０］をセレクタ６８に、位相制御信号ｐｈａｓｅ３をラッチ６９にそれぞれ出力する。
【０１０９】
書込補正回路１３は、セレクタ６８で、位置補正演算回路６６から出力される補正ディザ選択信号ｄｉｔｈｓｅｌによって、ディザ信号ｐｄａｔａ３［７：０］と書出位置補正ディザ信号ｌｄｄａｔａ［７：０］を切り換えて、出力画像信号ｄａｔａ＿ｏｕｔ［７：０］としてビデオインターフェイス回路１４に出力し、ラッチ６９で、遅延補正回路６７からの位相制御信号ｐｈａｓｅ３を遅延補正して、位相制御判定信号ｐｈａｓｅ＿ｏｕｔとしてそのままビデオインターフェイス回路１４に出力する。
【０１１０】
したがって、２つのＬＤを用いて高速化して書き込みを行う場合に、書き込み位相制御を利用して、各ＬＤの有する個体差を補正することができ、図２０（ａ）、（ｂ）及び図２１（ａ）、（ｂ）に示すように、従来の場合である図２３（ａ）、（ｂ）及び図２４（ａ）、（ｂ）に比較して、各ＬＤの特性を見かけ上揃えることができる。その結果、ざらつきのない滑らかな画像形成を行うことができる。
【０１１１】
このように、本実施の形態のデジタルカラー複写機１は、書込位相を左右に切換可能な複数のＬＤから出射するレーザ光を多値の画像データでパルス幅変調して回転駆動される感光体に照射させて静電潜像を形成して画像形成するに際して、画像データに階調処理回路９のディザ処理回路１１でディザ処理を施し、当該ディザ処理された画像データに書込補正回路１３で複数のＬＤ間の機差を補正し、当該補正された画像データに基づいて、各ＬＤによる書込位相を制御している。
【０１１２】
したがって、複数のＬＤを用いて高速化を図った書き込みを行う場合に、書込位相制御を利用して各ＬＤ子の有する個体差（機差）を補正することができ、各ＬＤの特性を見かけ上揃えて、ざらつきのない滑らかな出力画像を形成することができる。
【０１１３】
また、本実施の形態のデジタルカラー複写機１は、書込補正回路１３で、各ＬＤによる感光体への書出位置を補正している。
【０１１４】
したがって、複数のＬＤの書出位置偏差を補正することができ、副走査方向にドットが連続する場合に、滑らかにドットをつなげて、ざらつきのない滑らかな出力画像を形成することができる。
【０１１５】
さらに、本実施の形態のデジタルカラー複写機１は、書込補正回路１３で、各ＬＤのレーザ光の出力パワーを補正している。
【０１１６】
したがって、複数のＬＤのパワー偏差を補正することができ、画像先頭での書き出しが複数のＬＤのうちいずれのＬＤになった場合であっても、安定した出力を得て、ざらつきのない滑らかな出力画像を形成することができる。
【０１１７】
また、本実施の形態のデジタルカラー複写機１は、各ＬＤの位相制御パターンを位相制御パターン検出回路６４で検出し、書込補正回路１３で、位相制御時にのみ補正を行っている。
【０１１８】
したがって、複数のＬＤを用いて高速化を図った書き込みを行う場合の各ＬＤの有する個体差（機差）をより正確に補正することができ、各ＬＤの特性を見かけ上より一層揃えて、より一層ざらつきのない滑らかな出力画像を形成することができる。
【０１１９】
さらに、本実施の形態のデジタルカラー複写機１は、書込補正回路１３で、感光体への書出位置を主走査方向に２つ以上に分割して、それぞれ任意の補正量を適用して補正を行っている。
【０１２０】
したがって、各ＬＤの有する個体差（機差）からくる偏差が主走査方向で異なる場合にも、当該偏差をより一層正確に補正することができ、各ＬＤの特性を見かけ上より一層揃えて、より一層ざらつきのない滑らかな出力画像を形成することができる。
【０１２１】
また、本実施の形態のデジタルカラー複写機１は、感光体への書出位置を主走査方向に分割する分割数を設定し、書込補正回路１３で、当該設定された分割数で書出位置を主走査方向に分割して、それぞれ任意の補正量を適用して補正を行っている。
【０１２２】
したがって、各ＬＤの有する個体差（機差）からくる偏差が主走査方向で異なる場合にも、当該偏差をより一層細やかにかつ正確に補正することができ、各ＬＤの特性を見かけ上より一層揃えて、より一層ざらつきのない滑らかな出力画像を形成することができる。
【０１２３】
さらに、本実施の形態のデジタルカラー複写機１は、感光体への書出位置を主走査方向に分割する分割位置を設定し、書込補正回路１３で、当該設定された分割位置で書出位置を主走査方向に分割して、それぞれ任意の補正量を適用して補正を行っている。
【０１２４】
したがって、主走査方向で偏差が異なる場合にも、より正確な位置で補正量を切り換えて、各ＬＤの有する個体差（機差）の主走査方向での位置補正により正確な補正量を適用することができ、各ＬＤの特性を見かけ上より一層揃えて、より一層ざらつきのない滑らかな出力画像を形成することができる。
【０１２５】
また、本実施の形態のデジタルカラー複写機１は、書込補正手段が、複数のＬＤ間の機差を補正する補正テーブルを備え、当該補正テーブルに基づいて補正を行っている。
【０１２６】
したがって、ＬＤの特性が階調に対してリニアでない場合にも正確な補正を行うことができ、各ＬＤの特性を見かけ上より一層揃えて、より一層ざらつきのない滑らかな出力画像を形成することができる。
【０１２７】
さらに、本実施の形態のデジタルカラー複写機１は、書込補正回路１３で、補正後の画像データが予め設定された規定値以下となることを規制している。
【０１２８】
したがって、補正後の値が、例えば、「０」になることを防止して、一つの画素の情報が完全に欠落することを防止することができ、より一層ざらつきのない滑らかな出力画像を形成することができる。
【０１２９】
以上、本発明者によってなされた発明を好適な実施の形態に基づき具体的に説明したが、本発明は上記のものに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０１３０】
【発明の効果】
請求項１記載の発明の画像形成装置によれば、書込位相を左右に切換可能な書込手段の複数のレーザ光源素子から出射するレーザ光を多値の画像データでパルス幅変調して回転駆動される感光体に照射させて静電潜像を形成して画像形成するに際して、画像データにディザ処理手段でディザ処理を施し、書込位相が右位相から左位相に変化することが検出された場合に、当該ディザ処理された画像データに対して右位相及び左位相の一方の画像データを減じ、他方の画像データを増加するように前記画像データを補正し、当該補正された画像データに基づいて書込位相制御手段で書込手段の各レーザ光源素子による書込位相を制御するので、複数のＬＤ等のレーザ光源素子を用いて高速化を図った書き込みを行う場合に、書込位相制御を利用して各レーザ光源素子の有する個体差（機差）を補正し、各レーザ光源素子の特性を見かけ上揃えて、副走査方向にドットが連続する場合に、滑らかにドットをつなげて、ざらつきのない滑らかな出力画像を形成することができる。
【０１３２】
請求項２記載の発明の画像形成装置によれば、書込補正手段で、各レーザ光源素子のレーザ光の出力パワーを併せて補正するので、複数のレーザ光源素子のパワー偏差を補正することができ、画像先頭での書き出しが複数のレーザ光源素子のうちいずれのレーザ光源素子になった場合であっても、安定した出力を得て、ざらつきのない滑らかな出力画像を形成することができる。
【０１３４】
請求項５記載の発明の画像形成装置によれば、書込補正手段で、感光体への書出位置を主走査方向に２つ以上に分割して、それぞれ任意の補正量を適用して補正を行うので、各レーザ光源素子の有する個体差（機差）からくる偏差が主走査方向で異なる場合にも、当該偏差をより一層正確に補正することができ、各レーザ光源素子の特性を見かけ上より一層揃えて、より一層ざらつきのない滑らかな出力画像を形成することができる。
【０１３５】
請求項６記載の発明の画像形成装置によれば、感光体への書出位置を主走査方向に分割する分割数を分割数設定手段で設定し、書込補正手段で、当該設定された分割数で書出位置を主走査方向に分割して、それぞれ任意の補正量を適用して補正を行うので、各レーザ光源素子の有する個体差（機差）からくる偏差が主走査方向で異なる場合にも、当該偏差をより一層細やかにかつ正確に補正することができ、各レーザ光源素子の特性を見かけ上より一層揃えて、より一層ざらつきのない滑らかな出力画像を形成することができる。
【０１３６】
請求項７記載の発明の画像形成装置によれば、感光体への書出位置を主走査方向に分割する分割位置を分割位置設定手段で設定し、書込補正手段で、当該設定された分割位置で書出位置を主走査方向に分割して、それぞれ任意の補正量を適用して補正を行うので、主走査方向で偏差が異なる場合にも、より正確な位置で補正量を切り換えて、各レーザ光源素子の有する個体差（機差）の主走査方向での位置補正により正確な補正量を適用することができ、各レーザ光源素子の特性を見かけ上より一層揃えて、より一層ざらつきのない滑らかな出力画像を形成することができる。
【０１３７】
請求項８記載の発明の画像形成装置によれば、書込補正手段が、複数のレーザ光源素子間の機差を補正する補正テーブルを備え、当該補正テーブルに基づいて補正を行うので、レーザ光源素子の特性が階調に対してリニアでない場合にも正確な補正を行うことができ、各レーザ光源素子の特性を見かけ上より一層揃えて、より一層ざらつきのない滑らかな出力画像を形成することができる。
【０１３８】
請求項９記載の発明の画像形成装置によれば、書込補正手段が、補正後の画像データが予め設定された規定値以下となることを規制するので、補正後の値が、例えば、「０」になることを防止して、一つの画素の情報が完全に欠落することを防止することができ、より一層ざらつきのない滑らかな出力画像を形成することができる。
【図面の簡単な説明】
【図１】本発明の画像形成装置の一実施の形態を適用したデジタルカラー複写機の概略ブロック構成図。
【図２】図１のデジタルカラー複写機の階調処理回路の詳細な回路構成図。
【図３】図２の階調処理回路のディザ処理回路の詳細な回路構成図。
【図４】図３のＳＲＡＭに格納されているディザパターンデータの一例を示す図。
【図５】図３のＳＲＡＭのアドレスマップの一例を示す図。
【図６】図３のディザ処理回路のアドレスデコーダの詳細な回路構成図。
【図７】図１２の位相制御信号発生回路の詳細な回路構成図。
【図８】図７の位相制御信号発生回路の位相制御信号発生テーブルに格納されている２×２の位相制御テーブルの一例を示す図。
【図９】図１のデジタルカラー複写機で実際に使用するディザパターンの一例を示す図。
【図１０】図７の位相制御信号発生回路のアドレスデコーダの詳細な回路構成図。
【図１１】図２の階調処理回路の書込補正回路の詳細な回路構成図。
【図１２】図１１の書込補正回路のパワー補正演算回路の詳細な回路構成図。
【図１３】図１１の書込補正回路のパワー補正演算回路のテーブル方式を使用した場合の詳細な回路構成図。
【図１４】図１１の書込補正回路の位置補正演算回路の詳細な回路構成図。
【図１５】図１４の位相制御パターン検出回路による左右の位相のディザデータとも同じ入力を得た場合の出力（ａ）及び補正の開始点にオフセットを設定した場合の出力（ｂ）を示す図。
【図１６】図１１に示した書込制御回路での各信号のタイミングチャート。
【図１７】図１４の位置補正演算回路のＬＤ書出位置補正回路内の各信号の詳細なタイミングチャート。
【図１８】図１１の書込補正回路の位置補正演算回路の書出位置の補正にテーブル方式を用いた場合の詳細な回路構成図。
【図１９】図１１の書込補正回路の位置補正演算回路の書出位置の主走査方向の分割量を自由に設定できるようにした場合の詳細な回路構成図。
【図２０】図１のデジタルカラー複写機での画像形成で垂直線の線分のよたりが改善されている状態の説明図。
【図２１】図１のデジタルカラー複写機での画像形成で斜線の線分のよたりが改善されている状態の説明図。
【図２２】ＰＷＭ方式の書込位相を制御してドットや万線を形成する場合の左右の位相の説明図。
【図２３】従来の万線パターンやスクリーン角をつけたディザ法を使用している場合に垂直線の線分によたりが発生している状態の説明図。
【図２４】従来の万線パターンやスクリーン角をつけたディザ法を使用している場合に斜線の線分によたりが発生している状態の説明図。
【符号の説明】
１ デジタルカラー複写機
２ スキャナ
３ 像域分離回路
４ 平滑フィルタ回路
５ スキャナγ補正回路
６ エッジ強調フィルタ回路
７ 色補正回路
８ プリンタγ補正回路
９ 階調処理回路
１０ レーザプリンタ
１１ ディザ処理回路
１２ 位相制御信号発生回路
１３ 書込補正回路
１４ ビデオインターフェイス回路
２１ アドレスデコーダ
２２、２３ ラッチ
２４ ＳＲＡＭ
３１、３２、３３ データラッチ
３４ 画素クロックカウンタ
３５ 水平同期信号カウンタ
４１ アドレスデコーダ
４２ 位相制御信号発生テーブル
５１ 画素クロックカウンタ
５２ 水平同期信号カウンタ
６０ パワー補正演算回路
６１ ラインカウンタ
６２、６３ ラッチ
６４ 位相制御パターン検出回路
６５、６７ 遅延補正回路
６６ 位置補正演算回路
６８ セレクタ
６９ ラッチ
７０ 補正量選択回路
７１、７２ パワー補正量レジスタ
７３ セレクタ
７４ ＬＤパワー補正回路
７５ 補正テーブル選択回路
７６ ＬＤパワー補正テーブル
８０、８１ フリップフロップ（Ｆ／Ｆ）
８２ 補正量選択回路
８３、８４ 書出位置補正量レジスタ
８５、８６ セレクタ
８７ ＬＤ書出位置補正回路
８８、８９ 遅延補正回路
９０ インバータ
９１ ＡＮＤ回路
９２ ＯＲ回路
１００ 補正テーブル選択回路
１０１ ＬＤ書出位置補正テーブル
１１０ 分割数設定レジスタ
１１１ 補正量選択回路
１１２ 書出位置補正量レジスタ群
１１３ セレクタ
【発明の属する技術分野】
本発明は、画像形成装置に関し、詳細には、複数のレーザ光源素子を用いて画像形成する際の各レーザ光源素子の個体差からくる出力パワーの違いやレーザ光源素子の組付位置精度による書込開始位置の位置ずれによる画像品質の劣化を適切に防止して画像品質の良好な画像を形成する画像形成装置に関する。
【０００２】
【従来の技術】
半導体レーザダイオード（ＬＤ）を用いた電子写真プロセスで画像形成するプリンタや複写機等の画像形成装置においては、従来からそのプロセスの不安定さを補うために、出力する画像データに対して中間調処理が行われてきた。
【０００３】
この中間調処理には、一般的に、小値の書込系に対しては誤差拡散法が用いられ、多値の書込系に対してはディザ法が用いられている。ディザ法では、近年はスクリーン角をつけたものも用いられることがあるが、搬送方向に対して平行な万線パターンにバンディングといった異常画像が発生して画像品質が劣化することに対する余裕度の点から使用されることが多い。
【０００４】
これらのディザ法にもさまざまな技術が提案されており、例えば、図２２（ａ）〜（ｃ）に示すように、ＰＷＭ方式の書込位相を制御してドットや万線を形成する技術がある（特開平５−２９２３０１、特開平２０００−１８８６８４）。この従来技術では、右位相のＰＷＭ書込と左位相のＰＷＭ書込を組み合わせてドットや万線を主走査２画素で画像形成を行うことにより、ドットの再現性を向上させている。
【０００５】
一方、近年、画像形成エンジンの高速化が進み、単体のＬＤではスピードが間に合わず、複数のＬＤを同時に用いて高速化に対応している画像形成装置がある。
【０００６】
すなわち、従来、画像形成装置は、単一のレーザ光源素子を用いて画像を形成しており、このような単一のレーザ光源素子を用いた画像形成装置では、感光体が回転駆動部による回転駆動で副走査方向に移動して帯電手段により一様に帯電され、単一のレーザ光源素子からの１本のレーザビームがポリゴンミラー等の走査手段で走査されて感光体の帯電された表面に照射されることにより、画像が書き込まれて静電潜像が形成される。そして、画像形成装置は、この感光体上の静電潜像を現像手段により現像してトナー像とし、この感光体上のトナー像を転写手段で給紙装置から給送されてきた記録紙、ＯＨＰシート等の転写材に転写させて排出する。
【０００７】
このような単一のレーザ光源素子を用いた画像形成装置では、高性能が要求される場合には、走査手段の回転数、あるいは、画像信号の周波数を上げる必要がある。しかし、走査手段の回転数や画像信号の周波数には限界があり、必ずしも所望とする速度で画像形成動作を行うことができなかった。そこで、複数のレーザ光源素子を持つマルチレーザ方式の画像形成装置が提案されている。
【０００８】
このマルチレーザ方式の画像形成装置では、複数のレーザ光源素子からの複数本のレーザビームがポリゴンミラー等の走査手段で走査されて感光体の帯電された表面に照射されることにより、複数ライン分の画像が同時に感光体に書き込まれる。ライン同期信号発生手段は走査手段からの光ビームを所定の位置で検出してライン同期信号を複数のレーザ光源素子から出射される複数の光ビームに付き１個発生し、このライン同期信号に同期して複数本のレーザビームが画像信号により変調されて複数ライン分の画像書込が同時に行われる。従って、同時に感光体に書き込む情報量が増大するので、走査手段の回転数や画像信号の周波数を低減することができ、安定した画像を高速に形成することが可能になる。
【０００９】
【発明が解決しようとする課題】
しかしながら、複数のレーザ光源素子を用いた画像形成装置にあっては、複数のレーザ光源素子、例えば、複数のレーザダイオード間の個体差からくる出力パワーの微妙な違いやレーザダイオードの組付位置精度による書込開始位置のずれ等が発生することがあり、書込開始位置のずれ等が発生すると、同じドットを再現しようとしても、レーザダイオード毎に出力パワーや組付位置が異なるため、一定した書込を行うことができない。特に、万線パターンやスクリーン角をつけたディザ法を使用している場合には、図２３や図２４に示すように、線分によたりが発生し、ざらつきや滑らかさといった点で劣化しして、出力画像が劣化するという問題がある。
【００１０】
このような問題に対して、従来は、レーザダイオード等のレーザ光源素子の選別による特性のマッチングや組付時の位置精度を向上させるといった物理的な方法しか改善方法はなく、精度のばらつきや限界などが問題となっていた。
【００１１】
そこで、本発明は、位相制御を用いるディザ処理を行った結果に対して、左右の位相制御による書き込みを利用することにより、書込レーザ光源素子間における誤差を補正し、ざらつきのない滑らかな画像形成を行う画像形成装置を提供することを目的としている。
【００１２】
具体的には、請求項１記載の発明は、書込位相を左右に切換可能な書込手段の複数のレーザ光源素子から出射するレーザ光を多値の画像データでパルス幅変調して回転駆動される感光体に照射させて静電潜像を形成して画像形成するに際して、画像データにディザ処理手段を施すディザ処理手段及び書込補正手段を備え、前記書込補正手段は、書込位相が右位相から左位相に変化するかどうかを検出する位相制御パターン検出手段を備え、前記位相制御パターン検出手段により、書込位相が右位相から左位相に変化することが検出された場合に、前記ディザ処理手段によりディザ処理された画像データに対して、右位相及び左位相の一方の画像データを減じ、他方の画像データを増加するように前記画像データの補正を行う手段であり、 前記書込補正手段により補正された画像データに基づいて前記書込手段の前記各レーザ光源素子による書込位相を制御することにより、複数のＬＤ等のレーザ光源素子を用いて高速化を図った書き込みを行う場合に、書込位相制御を利用して各レーザ光源素子の有する個体差（機差）を補正し、各レーザ光源素子の特性を見かけ上揃えて、副走査方向にドットが連続する場合に、滑らかにドットをつなげて、ざらつきのない滑らかな出力画像を形成することのできる画像形成装置を提供することを目的としている。
【００１４】
請求項２記載の発明は、請求項１に加えて、書込補正手段で、各レーザ光源素子のレーザ光の出力パワーを補正することにより、複数のレーザ光源素子のパワー偏差を補正し、画像先頭での書き出しが複数のレーザ光源素子のうちいずれのレーザ光源素子になった場合であっても、安定した出力を得て、ざらつきのない滑らかな出力画像を形成することのできる画像形成装置を提供することを目的としている。
【００１６】
請求項５記載の発明は、書込補正手段で、感光体への書出位置を主走査方向に２つ以上に分割して、それぞれ任意の補正量を適用して補正を行うことにより、各レーザ光源素子の有する個体差（機差）からくる偏差が主走査方向で異なる場合にも、当該偏差をより一層正確に補正し、各レーザ光源素子の特性を見かけ上より一層揃えて、より一層ざらつきのない滑らかな出力画像を形成することのできる画像形成装置を提供することを目的としている。
【００１７】
請求項６記載の発明は、感光体への書出位置を主走査方向に分割する分割数を分割数設定手段で設定し、書込補正手段で、当該設定された分割数で書出位置を主走査方向に分割して、それぞれ任意の補正量を適用して補正を行うことにより、各レーザ光源素子の有する個体差（機差）からくる偏差が主走査方向で異なる場合にも、当該偏差をより一層細やかにかつ正確に補正し、各レーザ光源素子の特性を見かけ上より一層揃えて、より一層ざらつきのない滑らかな出力画像を形成することのできる画像形成装置を提供することを目的としている。
【００１８】
請求項７記載の発明は、感光体への書出位置を主走査方向に分割する分割位置を分割位置設定手段で設定し、書込補正手段で、当該設定された分割位置で書出位置を主走査方向に分割して、それぞれ任意の補正量を適用して補正を行うことにより、主走査方向で偏差が異なる場合にも、より正確な位置で補正量を切り換えて、各レーザ光源素子の有する個体差（機差）の主走査方向での位置補正により正確な補正量を適用し、各レーザ光源素子の特性を見かけ上より一層揃えて、より一層ざらつきのない滑らかな出力画像を形成することのできる画像形成装置を提供することを目的としている。
【００１９】
請求項８記載の発明は、書込補正手段が、複数のレーザ光源素子間の機差を補正する補正テーブルを備え、当該補正テーブルに基づいて補正を行うことにより、レーザ光源素子の特性が階調に対してリニアでない場合にも正確な補正を行い、各レーザ光源素子の特性を見かけ上より一層揃えて、より一層ざらつきのない滑らかな出力画像を形成することのできる画像形成装置を提供することを目的としている。
【００２０】
請求項９記載の発明は、書込補正手段が、補正後の画像データが予め設定された規定値以下となることを規制することにより、補正後の値が、例えば、「０」になることを防止して、一つの画素の情報が完全に欠落することを防止し、より一層ざらつきのない滑らかな出力画像を形成することのできる画像形成装置を提供することを目的としている。
【００２１】
【課題を解決するための手段】
請求項１記載の発明の画像形成装置は、書込位相を左右に切換可能な書込手段の複数のレーザ光源素子から出射するレーザ光を多値の画像データでパルス幅変調して回転駆動される感光体に照射させて静電潜像を形成して画像形成する画像形成装置であって、画像データにディザ処理手段を施すディザ処理手段及び書込補正手段を備え、前記書込補正手段は、書込位相が右位相から左位相に変化するかどうかを検出する位相制御パターン検出手段を備え、前記位相制御パターン検出手段により、書込位相が右位相から左位相に変化することが検出された場合に、前記ディザ処理手段によりディザ処理された画像データに対して、右位相及び左位相の一方の画像データを減じ、他方の画像データを増加するように前記画像データの補正を行う手段であり、 前記書込補正手段により補正された画像データに基づいて前記書込手段の前記各レーザ光源素子による書込位相を制御することにより、前記複数のレーザ光源素子間の書出位置の機差を補正することにより、上記目的を達成している。
【００２２】
上記構成によれば、書込位相を左右に切換可能な書込手段の複数のレーザ光源素子から出射するレーザ光を多値の画像データでパルス幅変調して回転駆動される感光体に照射させて静電潜像を形成して画像形成するに際して、画像データにディザ処理手段でディザ処理を施し、書込位相が右位相から左位相に変化することが検出された場合に、前記ディザ処理手段によりディザ処理された画像データに対して、右位相及び左位相の一方の画像データを減じ、他方の画像データを増加するように前記画像データの補正を行い、当該補正された画像データに基づいて書込位相制御手段で書込手段の各レーザ光源素子による書込位相を制御するので、複数のＬＤ等のレーザ光源素子を用いて高速化を図った書き込みを行う場合に、書込位相制御を利用して各レーザ光源素子の有する個体差（書出位置の機差）を補正することができ、各レーザ光源素子の特性を見かけ上揃えて、ざらつきのない滑らかな出力画像を形成することができる。
【００２５】
また、例えば、請求項２に記載するように、前記書込補正手段は、前記書込手段の前記各レーザ光源素子のレーザ光の出力パワーを併せて補正するものであってもよい。
【００２６】
上記構成によれば、書込補正手段で、各レーザ光源素子のレーザ光の出力パワーを併せて補正するので、複数のレーザ光源素子のパワー偏差を補正することができ、画像先頭での書き出しが複数のレーザ光源素子のうちいずれのレーザ光源素子になった場合であっても、安定した出力を得て、ざらつきのない滑らかな出力画像を形成することができる。
【００２７】
さらに、例えば、請求項３に記載するように、前記ディザ処理手段は、書込位相が右から左に切り換わる際に、左位相書込画素を光出力が安定する書込値まで成長させ、光出力安定後は、右位相書込画素についても成長を開始してもよく、請求項４に記載するように、左位相書込画素及び右位相書込画素が所定の大きさになると、左位相書込画素及び右位相書込画素の値を等しいものにし、それ以降は、均等に成長させてもよい。
【００２９】
また、例えば、請求項５に記載するように、前記書込補正手段は、前記感光体への前記書出位置を主走査方向に２つ以上に分割して、それぞれ任意の補正量を適用して前記補正を行うものであってもよい。
【００３０】
上記構成によれば、書込補正手段で、感光体への書出位置を主走査方向に２つ以上に分割して、それぞれ任意の補正量を適用して補正を行うので、各レーザ光源素子の有する個体差（機差）からくる偏差が主走査方向で異なる場合にも、当該偏差をより一層正確に補正することができ、各レーザ光源素子の特性を見かけ上より一層揃えて、より一層ざらつきのない滑らかな出力画像を形成することができる。
【００３１】
さらに、例えば、請求項６に記載するように、前記書込補正手段は、前記感光体への前記書出位置を主走査方向に分割する分割数を設定する分割数設定手段を備え、当該分割数設定手段で設定された分割数で前記書出位置を主走査方向に分割して、それぞれ任意の補正量を適用して前記補正を行うものであってもよい。
【００３２】
上記構成によれば、感光体への書出位置を主走査方向に分割する分割数を分割数設定手段で設定し、書込補正手段で、当該設定された分割数で書出位置を主走査方向に分割して、それぞれ任意の補正量を適用して補正を行うので、各レーザ光源素子の有する個体差（機差）からくる偏差が主走査方向で異なる場合にも、当該偏差をより一層細やかにかつ正確に補正することができ、各レーザ光源素子の特性を見かけ上より一層揃えて、より一層ざらつきのない滑らかな出力画像を形成することができる。
【００３３】
また、例えば、請求項７に記載するように、前記書込補正手段は、前記感光体への前記書出位置を主走査方向に分割する分割位置を設定する分割位置設定手段を備え、当該分割位置設定手段で設定された分割位置で前記書出位置を主走査方向に分割して、それぞれ任意の補正量を適用して前記補正を行うものであってもよい。
【００３４】
上記構成によれば、感光体への書出位置を主走査方向に分割する分割位置を分割位置設定手段で設定し、書込補正手段で、当該設定された分割位置で書出位置を主走査方向に分割して、それぞれ任意の補正量を適用して補正を行うので、主走査方向で偏差が異なる場合にも、より正確な位置で補正量を切り換えて、各レーザ光源素子の有する個体差（機差）の主走査方向での位置補正により正確な補正量を適用することができ、各レーザ光源素子の特性を見かけ上より一層揃えて、より一層ざらつきのない滑らかな出力画像を形成することができる。
【００３５】
さらに、例えば、請求項８に記載するように、前記書込補正手段は、前記複数のレーザ光源素子間の機差を補正する補正テーブルを備え、当該補正テーブルに基づいて前記補正を行うものであってもよい。
【００３６】
上記構成によれば、書込補正手段が、複数のレーザ光源素子間の機差を補正する補正テーブルを備え、当該補正テーブルに基づいて補正を行うので、レーザ光源素子の特性が階調に対してリニアでない場合にも正確な補正を行うことができ、各レーザ光源素子の特性を見かけ上より一層揃えて、より一層ざらつきのない滑らかな出力画像を形成することができる。
【００３７】
また、例えば、請求項９に記載するように、前記書込補正手段は、前記補正後の画像データが予め設定された規定値以下となることを規制するものであってもよい。
【００３８】
上記構成によれば、書込補正手段が、補正後の画像データが予め設定された規定値以下となることを規制するので、補正後の値が、例えば、「０」になることを防止して、一つの画素の情報が完全に欠落することを防止することができ、より一層ざらつきのない滑らかな出力画像を形成することができる。
【００３９】
【発明の実施の形態】
以下、本発明の好適な実施の形態を添付図面に基づいて詳細に説明する。なお、以下に述べる実施の形態は、本発明の好適な実施の形態であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの態様に限られるものではない。
【００４０】
図１〜図２１は、本発明の画像形成装置の一実施の形態を示す図であり、図１は、本発明の画像形成装置の一実施の形態を適用したデジタルカラー複写機１の概略ブロック構成図である。なお、本実施の形態では、デジタルカラー複写機１に適用した場合について説明するが、画像形成装置としては、デジタルカラー複写機１に限るものではなく、モノクロの複写機、プリンタ等のように、他の画像形成装置にも同様に適用することができる。
【００４１】
デジタルカラー複写機１は、スキャナ２、像域分離回路３、平滑フィルタ回路４、スキャナγ補正回路５、エッジ強調フィルタ回路６、色補正回路７、プリンタγ補正回路８、階調処理回路９及びレーザプリンタ１０等を備えている。
【００４２】
スキャナ２は、原稿を主走査及び副走査し、原稿の画像を所定の解像度で読み取って、デジタル画像データに変換して、所定ビット、例えば、８ビットのＲＧＢの色データとして平滑フィルタ回路４に出力するとともに、像域分離回路３に８ビットのＲＧＢの画像信号を出力する。なお、本実施の形態では、入力画像信号を、８ビットの画像信号として説明するが、８ビットに限るものではない。
【００４３】
像域分離回路３は、スキャナ２から入力される８ビットの画像信号に基づいて、文字領域と写真領域を判定して、判定結果を平滑フィルタ回路４に戻し、この判定結果は、以降の回路ブロックで、文字領域と写真領域とで処理方法を切り換えるために用いられる。
【００４４】
平滑フィルタ回路４は、スキャナ２から入力されるＲＧＢ画像信号に、網点原稿によるモアレの抑制やスキャナ２のノイズを除去するための平滑化処理を行って、スキャナγ補正回路５に出力する。
【００４５】
スキャナγ補正回路５は、スキャナ２で読み取られた反射率リニアなＲＧＢ画像信号を、濃度リニアなＲＧＢ画像信号に変換して、エッジ強調フィルタ回路６に出力する。
【００４６】
エッジ強調フィルタ回路６は、文字などのエッジをシャープに見せるために、ＲＧＢ画像信号でのエッジ成分の強調を行い、色補正回路７に出力する。
【００４７】
色補正回路７は、濃度リニアなＲＧＢ画像信号をそれぞれの補色であるＣＭＹＫ画像信号に変換して、プリンタγ補正回路８に出力する。
【００４８】
プリンタγ補正回路８は、色補正回路７から入力されるＣＭＹＫ画像信号を、後段のレーザプリンタ１０のエンジン特性に合うようにテーブルを用いてγ特性を補正して、階調処理回路９に出力する。
【００４９】
階調処理回路９は、プリンタγ補正回路８から入力される多値のＣＭＹＫ画像信号にディザ処理を施し、その結果に対してレーザプリンタ１０の書込機差の補正を行って、２ライン（２ＬＤ）分の１６ビット多値画像信号を半分の駆動周波数でレーザプリンタ１０に出力する。
【００５０】
レーザプリンタ１０は、階調処理回路９から入力される１６ビット多値画像信号に基づいて、複数のレーザ光源素子である半導体レーザダイオード（ＬＤ）をパルス幅変調（ＰＷＭ）方式により光変調して、画像形成する。
【００５１】
このレーザプリンタ１０におけるＰＷＭの書込位相は、上記図１（ａ）、（ｂ）に示したように、左位相書込及び右位相書込を選択可能であり、動的に切り換えることによって、図１（ｃ）に示したように、隣接ドットを結合して、光出力の安定化を図ることができる。なお、本実施の形態のデジタルカラー複写機１では、説明を簡単にするため、二つの半導体レーザダイオード（ＬＤ）を用いているが、レーザプリンタ１０としては、これに限るものではなく、回路構成の規模を変更することで、容易により多くのＬＤでの対応が可能である。
【００５２】
上記階調処理回路９は、図２に示すように、ディザ処理回路１１、位相制御信号発生回路１２、書込補正回路１３及びビデオインターフェイス回路１４等を備えており、上記プリンタγ補正回路８からの多値のＣＭＹＫ画像信号、画素クロック信号ｃｌｋ、水平同期信号ｓｙｎｃ及び垂直同期信号ｆｇａｔｅがディザ処理回路１１に入力され、また、画素クロック信号ｃｌｋ、水平同期信号ｓｙｎｃ及び垂直同期信号ｆｇａｔｅが位相制御信号発生回路１２に入力される。
【００５３】
ディザ処理回路（ディザ処理手段）１１は、プリンタγ補正回路８から入力される多値（８ビット）のＣＭＹＫ画像信号にディザ処理を行って、ディザ信号及び画素クロック信号ｃｌｋ、水平同期信号ｓｙｎｃ及び垂直同期信号ｆｇａｔｅを書込補正回路１３に出力する。
【００５４】
位相制御信号発生回路（書込位相制御手段）１２は、画素クロック信号ｃｌｋ、水平同期信号ｓｙｎｃ及び垂直同期信号ｆｇａｔｅに基づいて、書込の位相制御信号を発生して、書込補正回路１３に出力する。
【００５５】
書込補正回路（書込補正手段）１３は、ディザ処理回路１１から入力される画素クロック信号ｃｌｋ、水平同期信号ｓｙｎｃ及び垂直同期信号ｆｇａｔｅと位相制御信号発生回路１２から入力される位相制御信号に基づいて、ディザ処理回路１１から入力されるディザ処理された画像データであるディザ信号に書込ＬＤの機差補正を施して８ビットの補正済ディザ信号としてビデオインターフェイス回路１４に出力するとともに、１ビットの位相制御信号をビデオインターフェイス回路１４に出力する。
【００５６】
ビデオインターフェイス回路１４は、書込補正回路１３で補正された８ビットのディザデータ信号と１ビットの位相制御信号を、２ライン分まとめてそれぞれ１６ビットデータと２ビットデータとして、図１に示すレーザプリンタ１０に出力する。
【００５７】
なお、位相制御信号は、「１」のとき、右位相(図１（ａ）参照）、「０」のとき、左位相（図１（ｂ）参照）と仮定する。
【００５８】
そして、図２のディザ処理回路１１は、図３に示すように、アドレスデコーダ２１、ラッチ２２、２３及びＳＲＡＭ（Static ＲＡＭ）２４を備えており、それぞれに画素クロック信号ｃｌｋが入力される。
【００５９】
アドレスデコーダ２１には、上記画素クロック信号ｃｌｋの他に、水平同期信号ｓｙｎｃ、垂直同期信号ｆｇａｔｅ及びプリンタγ補正回路８からの多値のＣＭＹＫ画像信号（入力画像信号）が入力され、ＳＲＡＭ２４は、ディザデータを格納する。アドレスデコーダ２１は、８ビットの画像データを、画素クロック信号ｃｌｋ、水平同期信号ｓｙｎｃ及び垂直同期信号ｆｇａｔｅを用いて、ＳＲＡＭ２４のアドレスにデコードして、ＳＲＡＭ２４に出力するとともに、水平同期信号ｓｙｎｃをラッチ２２に、垂直同期信号ｆｇａｔｅをラッチ２３にそれぞれ出力する。ラッチ２２は、画素クロック信号ｃｌｋに基づいて、水平同期信号ｓｙｎｃをラッチして図２の書込補正回路１３に出力し、ラッチ２３は、画素クロック信号ｃｌｋに基づいて、垂直同期信号ｆｇａｔｅをラッチして図２の書込補正回路１３に出力する。すなわち、ラッチ２２及びラッチ２３は、水平同期信号ｌｓｙｎｃ及び垂直同期信号ｆｇａｔｅの遅延をあわせる。
【００６０】
ＳＲＡＭ２４には、図４（ａ）〜（ｅ）に示すようなディザパターンデータが格納されており、ＳＲＡＭ２４は、アドレスデコーダ２１から入力されるＳＲＡＭアドレスに基づいて、ディザデータ（ディザ信号）を書込補正回路１３に出力する。
【００６１】
すなわち、ＳＲＡＭ２４は、図５に示すようにそのアドレスマップが構成されており、２５６階調分のアドレスが２×２＝４つ順に並んで、２５６×４＝１０２４＝１０ビットとなっている。
【００６２】
そして、アドレスデコーダ２１は、図６に示すように、データラッチ３１、３２、３３、画素クロックカウンタ３４及び水平同期信号カウンタ３５から構成される。本実施の形態では、図５に示したように、２×２のディザパターンを使用するため、各カウンタはそれぞれ１ビットずつ持てばよいが、使用するディザのサイズ・ビット数・階調数に応じて各カウンタのビット数及びカウント数は自由に使用することができ、これらを設定するレジスタを別に持って自由に設定するようにしてもよい。そして、水平同期信号カウンタ３５の出力を最上位ビットである９ビット目に、画素クロックカウンタ３４の出力を８ビット目、ディザデータを［７：０］ビットに割り当てることにより、図５に示したアドレスマップを実現することができる。
【００６３】
上記図２の位相制御信号発生回路１２は、図７に示すように、アドレスデコーダ４１と位相制御信号発生テーブル４２を備えており、位相制御信号発生テーブル４２には、図４に示したディザパターンを実現するため、図８に示すような２×２の位相制御テーブルが格納されている。本実施の形態のデジタルカラー複写機１で実際に使用するディザパターンは、図９に示すようなもので、書込位相を主走査方向に切り換えて使用し、２画素の間に万線を形成するものである。
【００６４】
そして、位相制御信号発生回路１２は、図９に示すようなディザパターンと図８の位相制御信号テーブルを組み合わせることにより、図４のパターンを実現している。なお、使用するディザパターンは、図９に示したものに限るものではなく、ビット数、成長方法及びサイズ等自由に選択することも可能であり、この場合は、ＳＲＡＭ２４のサイズ等を含む回路構成も柔軟に変更する。また、本実施の形態のデジタルカラー複写機１では、ディザデータと位相制御信号を分けて使用しているが、例えば、ディザデータの最下位ビットを位相制御ビットとして、画像データと位相制御信号を組み合わせた形で使用してもよい。
【００６５】
そして、図７の位相制御信号発生回路１２のアドレスデコーダ４１は、図１０に示すように、画素クロックカウンタ５１と水平同期信号カウンタ５２で構成され、本実施の形態では、図５に示したような２×２の位相制御信号テーブルを使用するため、各カウンタ５１、５２は、それぞれ１ビットずつ有している。なお、当然のことながら、使用する位相制御信号テーブルのサイズに応じて各カウンタ５１、５２のビット数及びカウント数は、自由に変更することができ、これらを設定するレジスタを別に持って自由に設定できるようにしてもよい。また、ディザ処理回路１１のアドレスデコーダ２１と同様に、水平同期信号カウンタ５２の出力を最上位ビットである１ビット目に、画素クロックカウンタ５１の出力を０ビット目に割り当てる。
【００６６】
上記図２の書込補正回路１３は、図１１に示すように、パワー補正演算回路６０、ラインカウンタ６１、ラッチ６２、６３、位相制御パターン検出回路６４、遅延補正回路６５、６７、位置補正演算回路６６、セレクタ６８及びラッチ６９等で構成されている。
【００６７】
パワー補正演算回路６０は、ディザ処理回路１１から入力されるディザ信号ｄａｔａ［７：０］のライン毎のＬＤパワーの差を補正して、ＬＤパワー補正ディザ信号ｐｄａｔａ１［７：０］としてラッチ６３及び位置補正演算回路６６に出力する。このパワー補正ディザ演算回路６０へのディザ信号ｄａｔａの入力と平行して位相制御信号ｐｈａｓｅがラッチ６２に入り、ラッチ６２は、画素クロック信号ｃｌｋに基づいて位相制御信号ｐｈａｓｅをラッチして、１クロック遅延する位相制御信号ｐｈａｓｅ１として位相制御パターン検出回路６４に出力する。
【００６８】
位相制御パターン検出回路６４には、さらに、遅延のない位相制御信号ｐｈａｓｅと画素クロック信号ｃｌｋが入力され、位相制御パターン検出回路６４は、書込の位相が図１（ｃ）に示したような右から左に位相が切り換わるパターンを検出すると、位相制御判定信号ｐｈａｓｅ＿ｅｎとして、「１」を位相補正演算回路６６に出力し、そうでない場合は「０」を位相補正演算回路６６に出力する。位相制御パターン検出回路６４は、いま、右位相の場合が「１」、左位相の場合が「０」としているので、ラッチ６２の出力が「１」、位相制御信号ｐｈａｓｅが「０」の組み合わせのときにのみ、「１」の位相制御判定信号ｐｈａｓｅ＿ｅｎを出力することになる。この位相制御判定信号ｐｈａｓｅ＿ｅｎにより、書込の位相が右から左へと変化する点のみに補正演算を行うことができる。なお、位相制御パターン検出回路６４は、ＡＮＤ回路、インバータ及びレジスタ等で簡単に構成することができる。
【００６９】
一方、パワー補正演算回路６０から出力されるＬＤパワー補正ディザ信号ｐｄａｔａ１［７：０］は、ラッチ６３へ入力され、ラッチ６３は、一つ遅延したディザ信号ｐｄａｔａ２［７：０］を生成して、遅延補正回路６５及び位置補正演算回路６６に出力する。
【００７０】
位置補正演算回路６６には、このディザ信号ｐｄａｔａ１［７：０］及びｐｄａｔａ２［７：０］と、位相制御パターン検出回路６４から出力された位相制御判定信号ｐｈａｓｅ＿ｅｎ、ラインカウンタ３１から出力されるライン数データｌｉｎｅｃｏｕｎｔが入力され、位置補正演算回路６６は、補正演算を行うもので、上記信号に基づいて、書込ＬＤ間の書出位置を補正し、書出位置補正ディザ信号ｌｄｄａｔａ［７：０］と補正ディザ選択信号ｄｉｔｈｓｅｌをセレクタ６８に出力する。
【００７１】
遅延補正回路６５及び遅延補正回路６７は、位置補正演算回路６６で補正にかかるクロック数分だけ、ディザ信号ｐｄａｔａ２［７：０］と位相制御信号ｐｈａｓｅ２を遅延させ、書出位置補正ディザ信号ｌｄｄａｔａ［７：０］と補正ディザ選択信号ｄｉｔｈｓｅｌとの遅延量を調整して、ディザ信号ｐｄａｔａ３［７：０］をセレクタ６８に、位相制御信号ｐｈａｓｅ３をラッチ６９にそれぞれ出力する。
【００７２】
セレクタ６８には、位置補正演算回路６６からの書出位置補正ディザ信号ｌｄｄａｔａ［７：０］と補正ディザ選択信号ｄｉｔｈｓｅｌ、遅延補正回路６５からのディザ信号ｐｄａｔａ３［７：０］及び画素クロック信号ｃｌｋが入力され、セレクタ６８は、位置補正演算回路６６から出力される補正ディザ選択信号ｄｉｔｈｓｅｌによって、ディザ信号ｐｄａｔａ３［７：０］と書出位置補正ディザ信号ｌｄｄａｔａ［７：０］を切り換えて、出力画像信号ｄａｔａ＿ｏｕｔ［７：０］としてビデオインターフェイス回路１４に出力する。なお、いま、位置補正演算回路６６は、補正ディザ選択信号が「１」のときに、書出位置補正ディザ信号ｌｄｄａｔａ［７：０］を出力画像信号ｄａｔａ＿ｏｕｔ［７：０］として出力するものとする。
【００７３】
ラッチ６９には、遅延補正回路６７からの位相制御信号ｐｈａｓｅ３と画素クロック信号ｃｌｋが入力され、ラッチ６９は、遅延補正を行って位相制御判定信号ｐｈａｓｅ＿ｏｕｔとしてそのままビデオインターフェイス回路１４に出力する。
【００７４】
上記パワー補正演算回路６０は、図１２に示すように、補正量選択回路７０、パワー補正量レジスタ７１、７２、セレクタ７３及びＬＤパワー補正回路７４等を備えている。
【００７５】
補正量選択回路７０には、ラインカウンタ６１のカウント値であるライン数ｌｉｎｅｃｏｕｎｔと画素クロック信号ｃｌｋが入力され、補正量選択回路７０は、ライン数ｌｉｎｅｃｏｕｎｔの値に応じて選択信号をセレクタ７３に出力し、セレクタ７３は、パワー補正量レジスタ７１とパワー補正量レジスタ７２のいずれかに設定された値を選択して、ライン間におけるＬＤパワー差の補正量としてＬＤパワー補正回路７４に出力する。本実施の形態では、２つのＬＤを使用しているため、パワー補正量レジスタ７１とパワー補正量レジスタ７２の値が交互に使われる。２つのパワー補正量レジスタ７１、７２には、２５５までの値が設定可能である。
【００７６】
ＬＤパワー補正回路７４には、ディザ処理回路１１からのディザ信号ｄａｔａ１［７：０］、画素クロック信号ｃｌｋ及びセレクタ７３からのＬＤパワー補正量が入力され、ＬＤパワー補正回路７４は、入力されたディザデータｄａｔａ１［７：０］を、セレクタ７３からのＬＤパワー補正量に基づいて、予め設定された補正量を加算して、ＬＤパワーの補正を行って、ＬＤパワー補正ディザ信号ｐｄａｔａ１［７：０］を図１１のラッチ６３及び位置補正演算回路６６に出力する。なお、ＬＤパワー補正回路７４は、補正した結果が予め設定された規定値としての２５５を超えた場合は、２５５に丸める。例えば、２つのＬＤの場合であれば、片方の補正量を「０」にし、もう一方のパワー差を補正量として設定する。
【００７７】
また、パワー補正演算回路６０は、テーブル方式としてもよく、この場合、図１３に示すように、補正テーブル選択回路７５とＬＤパワー補正テーブル（補正テーブル）７６で構成される。ＬＤパワー補正テーブル７６には、２つのＬＤ用にそれぞれテーブルが用意されており、ライン数に基づいて補正テーブル選択回路７５からどちらのテーブルを用いるのかを示す選択信号が入力される。ＬＤパワー補正テーブル７６のテーブルは、８ビット→８ビットのテーブルであり、２５６階調分の補正値を設定する必要がある。また、ＬＤパワー補正テーブル７６としては、補正した結果が予め設定された規定値としての２５５を超えた場合を考慮して、図１２の場合と同様に、片方のテーブルをリニアに設定し、もう一方のみに補正量を加えたテーブルを用意している。
【００７８】
図１１の位置補正演算回路６６は、図１４に示すように、フリップフロップ（Ｆ／Ｆ）８０、８１、補正量選択回路８２、書出位置補正量レジスタ８３、８４、セレクタ８５、８６、ＬＤ書出位置補正回路８７、遅延補正回路８８、８９、インバータ９０、ＡＮＤ回路９１及びＯＲ回路９２から構成されており、位相制御パターン検出回路６４からの位相制御判定信号ｐｈａｓｅ＿ｅｎがフリップフロップ（Ｆ／Ｆ）８０、８１及びＯＲ回路９２に入力されている。
【００７９】
位置補正演算回路６６は、位相制御判定信号ｐｈａｓｅ＿ｅｎがアクティブになると、そのときの左右の位相のディザ信号ｐｄａｔａ１［７：０］及びｐｄａｔａ２［７：０］をフリップフロップ（Ｆ／Ｆ）８０、８１にそれぞれ取り込み、フリップフロップ（Ｆ／Ｆ）８０、８１から出力するそれぞれのディザデータを、ＬＤ書出位置補正回路８７で左右の位相を用いた書込を利用してＬＤのライン間における書出位置を補正する。この補正には、ラインカウンタからの出力ｌｉｎｅｃｏｕｎｔにより、書出位置補正量レジスタ８３、８４に収められた二つの異なる補正量を適用する。位置補正演算回路６６は、補正量選択回路８２からラインカウンタ６１のカウントしたライン数ｌｉｎｅｃｏｕｎｔに基づいていずれの補正量を使用するかを示す選択信号をセレクタ８５に出力し、セレクタ８５は、補正量選択回路８２からの選択信号に基づいて、書出位置補正量レジスタ８３、８４とＬＤ書出位置補正回路８７との接続を切り換える。本実施の形態のデジタルカラー複写機１では、ＬＤが２つであるため、セレクタ８５は、書出位置補正量レジスタ８３と書出位置補正量レジスタ８４を交互にトグルしてＬＤ書出位置補正回路８７に接続する。なお、当然のことながら、使用するＬＤの数が増えた場合には、それに応じて補正量のレジスタ数を増加させることにより、容易に対応することができる。
【００８０】
上記書出位置補正量レジスタ８３、８４には、−１２８から＋１２７まで設定することができ、本実施の形態で用いている８ビット２５６階調のデータに対して正負半分のドットまで書出位置を補正することができる。例えば、書出位置補正量レジスタ８３、８４の設定値として、αという値を設定したとすると、図１５（ａ）に示すように、左右二つの位相のディザデータがそれぞれ補正される。ただし、図１５（ａ）は、左右の位相のディザデータとも同じ入力を得た場合のものである。この場合、左位相のディザデータｐｄａｔａ１［７：０］から設定値αだけ値を右位相のディザデータｐｄａｔａ２［７：０］へと移す。ただし、左位相のディザデータｐｄａｔａ１［７：０］が設定値αに満たない場合には、補正量レジスタ設定値αまで書出位置を補正することはできない。また、同様の理由で、右位相のディザデータｐｄａｔａ２［７：０］が補正後に予め設定された規定値としての２５５を超えることはできない。したがって、左位相のディザデータｐｄａｔａ１［７：０］から減ずることができる量も常に設定値αにはならない。
【００８１】
すなわち、ＬＤ書出位置補正回路８７は、設定値αに対して次のような補正演算を行う。
【００８２】
（１）左位相ディザデータｐｄａｔａ１が補正量α未満のとき
（ａ）ｐｄａｔａ１＋ｐｄａｔａ２が２５５以下のとき
ｐｄａｔａ１＝０
ｐｄａｔａ２＝ｐｄａｔａ２＋ｐｄａｔａ１
（ｂ）ｐｄａｔａ１＋ｐｄａｔａ２が２５５より大きいとき
ｐｄａｔａ１＝ｐｄａｔａ１＋ｐｄａｔａ２−２５５
ｐｄａｔａ２＝２５５
（２）左位相ディザデータｐｄａｔａ１が補正量α以上のとき
（ａ）ｐｄａｔａ２＋αが２５５以下のとき
ｐｄａｔａ１＝ｐｄａｔａ１−α
ｐｄａｔａ２＝ｐｄａｔａ２＋α
（ｂ）ｐｄａｔａ２＋αが２５５より大きいとき
ｐｄａｔａ１＝ｐｄａｔａ１＋ｐｄａｔａ２−２５５
ｐｄａｔａ２＝２５５
なお、書出位置の補正演算は、上記以外に、減算される側の位相のディザデータが一定の値に成長するまで補正を抑制するようにしてもよい。
【００８３】
また、上記補正演算では、補正の結果、左位相のディザデータが「０」となってしまう場合があり、ある画素の情報量が全くなくなってしまいこれが好ましくない場合がある。その場合には、補正の下限値を設定し、補正の開始点にオフセットをつけることで実現できる。そのときの補正演算の入出力特性は、図１５（ｂ）のように示される。図１５（ｂ）も、図１５（ａ）と同様に、左右の位相のディザデータとも同じ入力を得た場合のものである。このときのＬＤ書出位置補正回路８７での補正演算は、次に示すように行われる。
【００８４】
（１）左位相ディザデータｐｄａｔａ１が補正下限値β未満のとき
ｐｄａｔａ１＝ｐｄａｔａ１
ｐｄａｔａ２＝ｐｄａｔａ２
（２）左位相ディザデータｐｄａｔａ１が補正下限値β以上α＋β未満のとき
（ａ）ｐｄａｔａ１−β＋ｐｄａｔａ２が２５５以下のとき
ｐｄａｔａ１＝β
ｐｄａｔａ２＝ｐｄａｔａ２＋ｐｄａｔａ１−β
（ｂ）ｐｄａｔａ１−β＋ｐｄａｔａ２が２５５より大きいとき
ｐｄａｔａ１＝ｐｄａｔａ１＋ｐｄａｔａ２−２５５
ｐｄａｔａ２＝２５５
（３）左位相ディザデータｐｄａｔａ１がα＋β以上のとき
（ａ）ｐｄａｔａ２＋αが２５５以下のとき
ｐｄａｔａ１＝ｐｄａｔａ１−α
ｐｄａｔａ２＝ｐｄａｔａ２＋α
（ｂ）ｐｄａｔａ２＋αが２５５より大きいとき
ｐｄａｔａ１＝ｐｄａｔａ１＋ｐｄａｔａ２−２５５
ｐｄａｔａ２＝２５５
そして、ＬＤ書出位置補正回路８７は、上記補正演算して補正した左右の位相に対する二つのディザデータｐｐｄａｔａ１及びｐｐｄａｔａ２を、セレクタ８６に出力する。
【００８５】
セレクタ８６は、遅延補正回路８８で補正演算分（ここでは１クロックかかるとする）遅延された位相制御判定信号ｐｈａｓｅ＿ｅｎにより、位相制御判定信号ｐｈａｓｅ＿ｅｎ＝０のときには、ディザデータｐｐｄａｔａ１を、位相制御判定信号ｐｈａｓｅ＿ｅｎ＝１のときには、ディザデータｐｐｄａｔａ２を、書出位置補正ディザ信号ｌｄ＿ｄａｔａとして、図１１のセレクタ６８に出力する。すなわち、セレクタ８６は、右位相のディザデータ→左位相のディザデータの順に出力を行う。
【００８６】
また、この補正処理と並行して、位置補正演算回路６６は、図１１に示したセレクタ６８で補正したディザデータを選択するための補正ディザ選択信号ｄｉｔｈｓｅｌも生成される。これは、位相制御判定信号ｐｈａｓｅ＿ｅｎを論理演算により、次のような信号となる。
【００８７】
ｐｈａｓｅ＿ｅｎ［ｔ＋１］ＯＲ（Ｎｏｔ（ｐｈａｓｅ＿ｅｎ［ｔ＋１］）ＡＮＤ（ｐｈａｓｅ＿ｅｎ［ｔ］））
すなわち、位相制御判定信号ｐｈａｓｅ＿ｅｎが入力されたとき、２クロックにわたってアクティブになる信号となる。したがって、セレクタ６８は、２クロックの間、ＬＤ書込位置補正処理の行われたディザデータを選択することができる。なお、補正ディザ選択信号ｄｉｔｈｓｅｌは、補正演算処理及びセレクタ８６での遅延をあわせるため、遅延補正回路５６で遅延量が補正された後、出力される。
【００８８】
そして、上記図１１に示した書込補正回路１３での各信号のタイミングチャートは、図１６のように示すことができ、また、図１４の位置補正演算回路６６のＬＤ書出位置補正回路８７内の各信号の詳細なタイミングチャートは、図１７のように示すことができる。
【００８９】
なお、位置補正演算回路６６は、書出位置の補正をテーブル方式で行ってもよく、この場合、図１８に示すように構成される。図１８において、位置補正演算回路６６は、上記図１４の位置補正演算回路６６と同様のフリップフロップ８０、８１、遅延補正回路８８、８９、セレクタ８６、インバータ９０、ＡＮＤ回路９１及びＯＲ回路９２を備えているとともに、補正テーブル選択回路１００及びＬＤ書出位置補正テーブル（補正テーブル）１０１を備えている。
【００９０】
ＬＤ書出位置補正テーブル１０１には、２つのＬＤ用にそれぞれ補正テーブルが用意されており、ライン数に基づいて補正テーブル選択回路１００からどちらの補正テーブルを用いるのかを示す選択信号が入力される。このＬＤ書出位置補正テーブル１０１の各補正テーブルは、８ビット→８ビットの補正テーブルであり、２５６階調分補正値を設定する必要があり、図１４の位置補正演算回路６６の書出位置補正量レジスタ８３、８４での設定と同じように、片方の補正テーブルをリニアに設定し、もう片方のみに補正量を加えた補正テーブルが用意されている。
【００９１】
また、書出位置の補正は、主走査方向の位置によって精度が異なる場合があるため、補正量を主走査方向で切り換えるようにしてもよく、さらに、主走査方向の分割量を自由に設定できるようにしてもよい。この場合、位置補正演算回路６６は、図１９に示すように、上記図１４の位置補正演算回路６６と同様のフリップフロップ８０、８１、セレクタ８６、ＬＤ書出位置補正回路８７、遅延補正回路８８、遅延補正回路８９、インバータ９０、ＡＮＤ回路９１及びＯＲ回路９２を備えているとともに、分割数設定レジスタ１１０、補正量選択回路１１１、書出位置補正量レジスタ群１１２及びセレクタ１１３等を備えている。
【００９２】
書出位置補正量レジスタ群１１２には、図１４の書出位置補正量レジスタ８３、８４の２ＬＤ分のレジスタペアが８ペア格納されており、これに８つの異なる補正量が設定されている。
【００９３】
補正量選択回路１１１は、書出位置補正量レジスタ群１１２を主走査方向及び２つのＬＤ間で切り換えるセレクト信号をセレクタ１１３に出力する。
【００９４】
分割数設定レジスタ１１０は、主走査方向にいくつの補正量を使用するかが設定されており、この分割数は自由に設定することができる。分割数設定レジスタ１１０に、分割数として、「１」を設定すると、主走査方向に１つの補正パラメータによる均一な補正がかかり、「３」を設定すると、主走査先端・中央・後端と３つの部分に分けて補正を行うことができる。なお、分割数として、「３」を設定したときの分割は、主走査先端・中央・後端と均等になるように行われるが、主走査方向での分割位置を設定するレジスタを８つ用意することで、任意の位置で補正量を切り換えることができ、主走査先端・中央に１つの補正量、主走査後端部に２つの補正量と自由に適用することができる。図１９の位置補正演算回路６６では、最大８つまで異なる補正量を使用することができるが、これを増やすことにより、最大数をいくらでも増やすことが可能である。
【００９５】
次に、本実施の形態の作用を説明する。本実施の形態のデジタルカラー複写機１は、スキャナ２で、原稿を主走査及び副走査し、原稿の画像を所定の解像度で読み取って、デジタル画像データに変換して、所定ビット、例えば、８ビットのＲＧＢの色データとして平滑フィルタ回路４に出力するとともに、像域分離回路３に８ビットのＲＧＢの画像信号を出力する。デジタルカラー複写機１は、像域分離回路３で、スキャナ２で読み取った原稿の文字領域と写真領域を判定して、判定結果を平滑フィルタ回路４に戻し、平滑フィルタ回路４で、スキャナ２から入力されるＲＧＢ画像信号に、網点原稿によるモアレの抑制やスキャナ２のノイズを除去するための平滑化処理を行って、スキャナγ補正回路５に出力する。
【００９６】
デジタルカラー複写機１は、スキャナγ補正回路５で、スキャナ２で読み取られた反射率リニアなＲＧＢ画像信号を、濃度リニアなＲＧＢ画像信号に変換して、エッジ強調フィルタ回路６に出力し、エッジ強調フィルタ回路６で、文字などのエッジをシャープに見せるために、ＲＧＢ画像信号でのエッジ成分の強調を行い、色補正回路７に出力する。デジタルカラー複写機１は、色補正回路７で、濃度リニアなＲＧＢ画像信号をそれぞれの補色であるＣＭＹＫ画像信号に変換して、プリンタγ補正回路８に出力し、プリンタγ補正回路８で、色補正回路７から入力されるＣＭＹＫ画像信号を、後段のレーザプリンタ１０のエンジン特性に合うようにテーブルを用いてγ特性を補正して、階調処理回路９に出力する。
【００９７】
階調処理回路９は、プリンタγ補正回路８から入力される多値のＣＭＹＫ画像信号にディザ処理を施し、その結果に対してレーザプリンタ１０の書込機差の補正を行って、２ライン（２ＬＤ）分の１６ビット多値画像信号を半分の駆動周波数でレーザプリンタ１０に出力する。デジタルカラー複写機１は、レーザプリンタ１０で、階調処理回路９から入力される１６ビット多値画像信号に基づいて、複数（２つ）の半導体レーザダイオード（ＬＤ）をパルス幅変調（ＰＷＭ）方式により光変調して、画像形成する。
【００９８】
このレーザプリンタ１０におけるＰＷＭの書込位相は、上記図１（ａ）、（ｂ）に示したように、左位相書込及び右位相書込を選択可能であり、動的に切り換えることによって、図１（ｃ）に示したように、隣接ドットを結合して、光出力の安定化を図ることができる。
【００９９】
そして、この階調処理回路９では、図２に示したように、ディザ処理回路１１で、プリンタγ補正回路８から入力される多値（８ビット）のＣＭＹＫ画像信号にディザ処理を行って書込補正回路１３に出力するとともに、位相制御信号発生回路１２で、画素クロック信号ｃｌｋ、水平同期信号ｓｙｎｃ及び垂直同期信号ｆｇａｔｅに基づいて、書込の位相制御信号を発生して、書込補正回路１３に出力し、書込補正回路１３で、ディザ処理回路１１から入力される画素クロック信号ｃｌｋ、水平同期信号ｓｙｎｃ及び垂直同期信号ｆｇａｔｅと位相制御信号発生回路１２から入力される位相制御信号に基づいて、ディザ処理回路１１から入力されるディザ処理された画像データであるディザ信号に書込ＬＤの機差補正を施して８ビットの補正済ディザ信号としてビデオインターフェイス回路１４に出力するとともに、１ビットの位相制御信号をビデオインターフェイス回路１４に出力する。このビデオインターフェイス回路１４で、書込補正回路１３で補正された８ビットのディザデータ信号と１ビットの位相制御信号を、2ライン分まとめてそれぞれ１６ビットデータと２ビットデータとして、図１に示すレーザプリンタ１０に出力する。
【０１００】
そして、ディザ処理回路１１では、図３に示したように、ＳＲＡＭ２４に、ディザデータを格納し、アドレスデコーダ２１で、８ビットの画像データを、画素クロック信号ｃｌｋ、水平同期信号ｓｙｎｃ及び垂直同期信号ｆｇａｔｅを用いて、ＳＲＡＭ２４のアドレスにデコードして、ＳＲＡＭ２４に出力するとともに、水平同期信号ｓｙｎｃをラッチ２２に、垂直同期信号ｆｇａｔｅをラッチ２３にそれぞれ出力する。ラッチ２２及びラッチ２３で、水平同期信号ｌｓｙｎｃ及び垂直同期信号ｆｇａｔｅの遅延をあわせて、書込補正回路１３に出力する。そして、ＳＲＡＭ２４には、図４（ａ）〜（ｅ）に示したようなディザパターンデータが格納されており、ＳＲＡＭ２４は、アドレスデコーダ２１から入力されるＳＲＡＭアドレスに基づいて、ディザデータ（ディザ信号）を書込補正回路１３に出力する。すなわち、ＳＲＡＭ２４は、図５に示したようにそのアドレスマップが構成されており、２５６階調分のアドレスが２×２＝４つ順に並んで、２５６×４＝１０２４＝１０ビットとなっている。
【０１０１】
そして、図２の位相制御信号発生回路１２は、図７に示したように、アドレスデコーダ４１と位相制御信号発生テーブル４２を備えており、位相制御信号発生テーブル４２には、図４に示したディザパターンを実現するため、図８に示すような２×２の位相制御テーブルが格納されている。また、デジタルカラー複写機１で実際に使用するディザパターンは、図９に示したようなもので、書込位相を主走査方向に切り換えて使用し、２画素の間に万線を形成するものである。
【０１０２】
まず、図９（ａ）、（ｂ）に示すように、書込位相が右から左に切り換わる際の切り換わる先の画素（左位相書込）を光出力が安定する書込値まで成長させる。出力の安定する書込値は、ケースバイケースであるが、本実施の形態では、例えば、３２／２５５まで成長させるものとする。光出力が安定してくると、図９（ｃ）、（ｄ）、（ｅ）に示すように、書込位相が切り換わる前の右位相書込の画素についても成長を始める。画素の半分を埋める程度になると、図９（ｆ）に示すように、書込の切り換わり前後の値を等しいものにする。そして、それ以降は、均等に成長させていく万線タイプのディザパターンである（図９（ｇ）、（ｈ））。
【０１０３】
上記位相制御信号発生回路１２は、図９に示すようなディザパターンと図８の位相制御信号テーブルを組み合わせることにより、図４のパターンを実現している。
【０１０４】
そして、図２の書込補正回路１３は、図１１に示したように、パワー補正演算回路６０で、ディザ処理回路１１から入力されるディザ信号ｄａｔａ［７：０］のライン毎のＬＤパワーの差を補正して、ＬＤパワー補正ディザ信号ｐｄａｔａ１［７：０］としてラッチ６３及び位置補正演算回路６６に出力し、このパワー補正ディザ演算回路６０へのディザ信号ｄａｔａの入力と平行して位相制御信号ｐｈａｓｅがラッチ６２に入って、ラッチ６２で、画素クロック信号ｃｌｋに基づいて位相制御信号ｐｈａｓｅをラッチして、１クロック遅延するｐｈａｓｅ１として位相制御パターン検出回路６４に出力する。
【０１０５】
そして、書込補正回路１３は、位相制御パターン検出回路６４で、書込の位相が図１（ｃ）に示したような右から左に位相が切り換わるパターンを検出すると、位相制御判定信号ｐｈａｓｅ＿ｅｎとして、「１」を位相補正演算回路６６に出力し、そうでない場合は「０」を位相補正演算回路６６に出力する。そして、位相制御パターン検出回路６４は、本実施の形態では、右位相の場合が「１」、左位相の場合が「０」としているので、ラッチ６２の出力が「１」、位相制御信号ｐｈａｓｅが「０」の組み合わせのときにのみ、「１」の位相制御判定信号ｐｈａｓｅ＿ｅｎを出力する。この位相制御判定信号ｐｈａｓｅ＿ｅｎにより、書込の位相が右から左へと変化する点のみに補正演算を行うことができる。
【０１０６】
上記パワー補正演算回路６０は、図１２に示したように、補正量選択回路１１１で、ライン数ｌｉｎｅｃｏｕｎｔの値に応じて選択信号をセレクタ７３に出力し、セレクタ７３で、パワー補正量レジスタ７１とパワー補正量レジスタ７２のいずれかに設定された値を選択して、ライン間におけるＬＤパワー差の補正量としてＬＤパワー補正回路７４に出力する。パワー補正演算回路６０は、ＬＤパワー補正回路７４で、ディザ処理回路１１からのディザ信号ｄａｔａ１［７：０］を、セレクタ７３からのＬＤパワー補正量に基づいて、予め設定された補正量を加算して、ＬＤパワーの補正を行って、ＬＤパワー補正ディザ信号ｐｄａｔａ１［７：０］を図１１のラッチ６３及び位置補正演算回路６６に出力する。
【０１０７】
そして、書込補正回路１３は、パワー補正演算回路６０から出力されるＬＤパワー補正ディザ信号ｐｄａｔａ１［７：０］を、ラッチ６３でラッチして、一つ遅延したディザ信号ｐｄａｔａ２［７：０］を生成して、遅延補正回路６５及び位置補正演算回路６６に出力し、位置補正演算回路６６で、このディザ信号ｐｄａｔａ１［７：０］及びｐｄａｔａ２［７：０］と、位相制御パターン検出回路６４から出力された位相制御判定信号ｐｈａｓｅ＿ｅｎ、ラインカウンタ３１から出力されるライン数データｌｉｎｅｃｏｕｎｔに基づいて、補正演算を行って、書込ＬＤ間の書出位置を補正して、書出位置補正ディザ信号ｌｄｄａｔａ［７：０］と補正ディザ選択信号ｄｉｔｈｓｅｌをセレクタ６８に出力する。
【０１０８】
書込補正回路１３は、さらに、遅延補正回路６５及び遅延補正回路６７で、位置補正演算回路６６で補正にかかるクロック数分だけ、ディザ信号ｐｄａｔａ２［７：０］と位相制御信号ｐｈａｓｅ２を遅延させ、書出位置補正ディザ信号ｌｄｄａｔａ［７：０］と補正ディザ選択信号ｄｉｔｈｓｅｌとの遅延量を調整して、ディザ信号ｐｄａｔａ３［７：０］をセレクタ６８に、位相制御信号ｐｈａｓｅ３をラッチ６９にそれぞれ出力する。
【０１０９】
書込補正回路１３は、セレクタ６８で、位置補正演算回路６６から出力される補正ディザ選択信号ｄｉｔｈｓｅｌによって、ディザ信号ｐｄａｔａ３［７：０］と書出位置補正ディザ信号ｌｄｄａｔａ［７：０］を切り換えて、出力画像信号ｄａｔａ＿ｏｕｔ［７：０］としてビデオインターフェイス回路１４に出力し、ラッチ６９で、遅延補正回路６７からの位相制御信号ｐｈａｓｅ３を遅延補正して、位相制御判定信号ｐｈａｓｅ＿ｏｕｔとしてそのままビデオインターフェイス回路１４に出力する。
【０１１０】
したがって、２つのＬＤを用いて高速化して書き込みを行う場合に、書き込み位相制御を利用して、各ＬＤの有する個体差を補正することができ、図２０（ａ）、（ｂ）及び図２１（ａ）、（ｂ）に示すように、従来の場合である図２３（ａ）、（ｂ）及び図２４（ａ）、（ｂ）に比較して、各ＬＤの特性を見かけ上揃えることができる。その結果、ざらつきのない滑らかな画像形成を行うことができる。
【０１１１】
このように、本実施の形態のデジタルカラー複写機１は、書込位相を左右に切換可能な複数のＬＤから出射するレーザ光を多値の画像データでパルス幅変調して回転駆動される感光体に照射させて静電潜像を形成して画像形成するに際して、画像データに階調処理回路９のディザ処理回路１１でディザ処理を施し、当該ディザ処理された画像データに書込補正回路１３で複数のＬＤ間の機差を補正し、当該補正された画像データに基づいて、各ＬＤによる書込位相を制御している。
【０１１２】
したがって、複数のＬＤを用いて高速化を図った書き込みを行う場合に、書込位相制御を利用して各ＬＤ子の有する個体差（機差）を補正することができ、各ＬＤの特性を見かけ上揃えて、ざらつきのない滑らかな出力画像を形成することができる。
【０１１３】
また、本実施の形態のデジタルカラー複写機１は、書込補正回路１３で、各ＬＤによる感光体への書出位置を補正している。
【０１１４】
したがって、複数のＬＤの書出位置偏差を補正することができ、副走査方向にドットが連続する場合に、滑らかにドットをつなげて、ざらつきのない滑らかな出力画像を形成することができる。
【０１１５】
さらに、本実施の形態のデジタルカラー複写機１は、書込補正回路１３で、各ＬＤのレーザ光の出力パワーを補正している。
【０１１６】
したがって、複数のＬＤのパワー偏差を補正することができ、画像先頭での書き出しが複数のＬＤのうちいずれのＬＤになった場合であっても、安定した出力を得て、ざらつきのない滑らかな出力画像を形成することができる。
【０１１７】
また、本実施の形態のデジタルカラー複写機１は、各ＬＤの位相制御パターンを位相制御パターン検出回路６４で検出し、書込補正回路１３で、位相制御時にのみ補正を行っている。
【０１１８】
したがって、複数のＬＤを用いて高速化を図った書き込みを行う場合の各ＬＤの有する個体差（機差）をより正確に補正することができ、各ＬＤの特性を見かけ上より一層揃えて、より一層ざらつきのない滑らかな出力画像を形成することができる。
【０１１９】
さらに、本実施の形態のデジタルカラー複写機１は、書込補正回路１３で、感光体への書出位置を主走査方向に２つ以上に分割して、それぞれ任意の補正量を適用して補正を行っている。
【０１２０】
したがって、各ＬＤの有する個体差（機差）からくる偏差が主走査方向で異なる場合にも、当該偏差をより一層正確に補正することができ、各ＬＤの特性を見かけ上より一層揃えて、より一層ざらつきのない滑らかな出力画像を形成することができる。
【０１２１】
また、本実施の形態のデジタルカラー複写機１は、感光体への書出位置を主走査方向に分割する分割数を設定し、書込補正回路１３で、当該設定された分割数で書出位置を主走査方向に分割して、それぞれ任意の補正量を適用して補正を行っている。
【０１２２】
したがって、各ＬＤの有する個体差（機差）からくる偏差が主走査方向で異なる場合にも、当該偏差をより一層細やかにかつ正確に補正することができ、各ＬＤの特性を見かけ上より一層揃えて、より一層ざらつきのない滑らかな出力画像を形成することができる。
【０１２３】
さらに、本実施の形態のデジタルカラー複写機１は、感光体への書出位置を主走査方向に分割する分割位置を設定し、書込補正回路１３で、当該設定された分割位置で書出位置を主走査方向に分割して、それぞれ任意の補正量を適用して補正を行っている。
【０１２４】
したがって、主走査方向で偏差が異なる場合にも、より正確な位置で補正量を切り換えて、各ＬＤの有する個体差（機差）の主走査方向での位置補正により正確な補正量を適用することができ、各ＬＤの特性を見かけ上より一層揃えて、より一層ざらつきのない滑らかな出力画像を形成することができる。
【０１２５】
また、本実施の形態のデジタルカラー複写機１は、書込補正手段が、複数のＬＤ間の機差を補正する補正テーブルを備え、当該補正テーブルに基づいて補正を行っている。
【０１２６】
したがって、ＬＤの特性が階調に対してリニアでない場合にも正確な補正を行うことができ、各ＬＤの特性を見かけ上より一層揃えて、より一層ざらつきのない滑らかな出力画像を形成することができる。
【０１２７】
さらに、本実施の形態のデジタルカラー複写機１は、書込補正回路１３で、補正後の画像データが予め設定された規定値以下となることを規制している。
【０１２８】
したがって、補正後の値が、例えば、「０」になることを防止して、一つの画素の情報が完全に欠落することを防止することができ、より一層ざらつきのない滑らかな出力画像を形成することができる。
【０１２９】
以上、本発明者によってなされた発明を好適な実施の形態に基づき具体的に説明したが、本発明は上記のものに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０１３０】
【発明の効果】
請求項１記載の発明の画像形成装置によれば、書込位相を左右に切換可能な書込手段の複数のレーザ光源素子から出射するレーザ光を多値の画像データでパルス幅変調して回転駆動される感光体に照射させて静電潜像を形成して画像形成するに際して、画像データにディザ処理手段でディザ処理を施し、書込位相が右位相から左位相に変化することが検出された場合に、当該ディザ処理された画像データに対して右位相及び左位相の一方の画像データを減じ、他方の画像データを増加するように前記画像データを補正し、当該補正された画像データに基づいて書込位相制御手段で書込手段の各レーザ光源素子による書込位相を制御するので、複数のＬＤ等のレーザ光源素子を用いて高速化を図った書き込みを行う場合に、書込位相制御を利用して各レーザ光源素子の有する個体差（機差）を補正し、各レーザ光源素子の特性を見かけ上揃えて、副走査方向にドットが連続する場合に、滑らかにドットをつなげて、ざらつきのない滑らかな出力画像を形成することができる。
【０１３２】
請求項２記載の発明の画像形成装置によれば、書込補正手段で、各レーザ光源素子のレーザ光の出力パワーを併せて補正するので、複数のレーザ光源素子のパワー偏差を補正することができ、画像先頭での書き出しが複数のレーザ光源素子のうちいずれのレーザ光源素子になった場合であっても、安定した出力を得て、ざらつきのない滑らかな出力画像を形成することができる。
【０１３４】
請求項５記載の発明の画像形成装置によれば、書込補正手段で、感光体への書出位置を主走査方向に２つ以上に分割して、それぞれ任意の補正量を適用して補正を行うので、各レーザ光源素子の有する個体差（機差）からくる偏差が主走査方向で異なる場合にも、当該偏差をより一層正確に補正することができ、各レーザ光源素子の特性を見かけ上より一層揃えて、より一層ざらつきのない滑らかな出力画像を形成することができる。
【０１３５】
請求項６記載の発明の画像形成装置によれば、感光体への書出位置を主走査方向に分割する分割数を分割数設定手段で設定し、書込補正手段で、当該設定された分割数で書出位置を主走査方向に分割して、それぞれ任意の補正量を適用して補正を行うので、各レーザ光源素子の有する個体差（機差）からくる偏差が主走査方向で異なる場合にも、当該偏差をより一層細やかにかつ正確に補正することができ、各レーザ光源素子の特性を見かけ上より一層揃えて、より一層ざらつきのない滑らかな出力画像を形成することができる。
【０１３６】
請求項７記載の発明の画像形成装置によれば、感光体への書出位置を主走査方向に分割する分割位置を分割位置設定手段で設定し、書込補正手段で、当該設定された分割位置で書出位置を主走査方向に分割して、それぞれ任意の補正量を適用して補正を行うので、主走査方向で偏差が異なる場合にも、より正確な位置で補正量を切り換えて、各レーザ光源素子の有する個体差（機差）の主走査方向での位置補正により正確な補正量を適用することができ、各レーザ光源素子の特性を見かけ上より一層揃えて、より一層ざらつきのない滑らかな出力画像を形成することができる。
【０１３７】
請求項８記載の発明の画像形成装置によれば、書込補正手段が、複数のレーザ光源素子間の機差を補正する補正テーブルを備え、当該補正テーブルに基づいて補正を行うので、レーザ光源素子の特性が階調に対してリニアでない場合にも正確な補正を行うことができ、各レーザ光源素子の特性を見かけ上より一層揃えて、より一層ざらつきのない滑らかな出力画像を形成することができる。
【０１３８】
請求項９記載の発明の画像形成装置によれば、書込補正手段が、補正後の画像データが予め設定された規定値以下となることを規制するので、補正後の値が、例えば、「０」になることを防止して、一つの画素の情報が完全に欠落することを防止することができ、より一層ざらつきのない滑らかな出力画像を形成することができる。
【図面の簡単な説明】
【図１】本発明の画像形成装置の一実施の形態を適用したデジタルカラー複写機の概略ブロック構成図。
【図２】図１のデジタルカラー複写機の階調処理回路の詳細な回路構成図。
【図３】図２の階調処理回路のディザ処理回路の詳細な回路構成図。
【図４】図３のＳＲＡＭに格納されているディザパターンデータの一例を示す図。
【図５】図３のＳＲＡＭのアドレスマップの一例を示す図。
【図６】図３のディザ処理回路のアドレスデコーダの詳細な回路構成図。
【図７】図１２の位相制御信号発生回路の詳細な回路構成図。
【図８】図７の位相制御信号発生回路の位相制御信号発生テーブルに格納されている２×２の位相制御テーブルの一例を示す図。
【図９】図１のデジタルカラー複写機で実際に使用するディザパターンの一例を示す図。
【図１０】図７の位相制御信号発生回路のアドレスデコーダの詳細な回路構成図。
【図１１】図２の階調処理回路の書込補正回路の詳細な回路構成図。
【図１２】図１１の書込補正回路のパワー補正演算回路の詳細な回路構成図。
【図１３】図１１の書込補正回路のパワー補正演算回路のテーブル方式を使用した場合の詳細な回路構成図。
【図１４】図１１の書込補正回路の位置補正演算回路の詳細な回路構成図。
【図１５】図１４の位相制御パターン検出回路による左右の位相のディザデータとも同じ入力を得た場合の出力（ａ）及び補正の開始点にオフセットを設定した場合の出力（ｂ）を示す図。
【図１６】図１１に示した書込制御回路での各信号のタイミングチャート。
【図１７】図１４の位置補正演算回路のＬＤ書出位置補正回路内の各信号の詳細なタイミングチャート。
【図１８】図１１の書込補正回路の位置補正演算回路の書出位置の補正にテーブル方式を用いた場合の詳細な回路構成図。
【図１９】図１１の書込補正回路の位置補正演算回路の書出位置の主走査方向の分割量を自由に設定できるようにした場合の詳細な回路構成図。
【図２０】図１のデジタルカラー複写機での画像形成で垂直線の線分のよたりが改善されている状態の説明図。
【図２１】図１のデジタルカラー複写機での画像形成で斜線の線分のよたりが改善されている状態の説明図。
【図２２】ＰＷＭ方式の書込位相を制御してドットや万線を形成する場合の左右の位相の説明図。
【図２３】従来の万線パターンやスクリーン角をつけたディザ法を使用している場合に垂直線の線分によたりが発生している状態の説明図。
【図２４】従来の万線パターンやスクリーン角をつけたディザ法を使用している場合に斜線の線分によたりが発生している状態の説明図。
【符号の説明】
１ デジタルカラー複写機
２ スキャナ
３ 像域分離回路
４ 平滑フィルタ回路
５ スキャナγ補正回路
６ エッジ強調フィルタ回路
７ 色補正回路
８ プリンタγ補正回路
９ 階調処理回路
１０ レーザプリンタ
１１ ディザ処理回路
１２ 位相制御信号発生回路
１３ 書込補正回路
１４ ビデオインターフェイス回路
２１ アドレスデコーダ
２２、２３ ラッチ
２４ ＳＲＡＭ
３１、３２、３３ データラッチ
３４ 画素クロックカウンタ
３５ 水平同期信号カウンタ
４１ アドレスデコーダ
４２ 位相制御信号発生テーブル
５１ 画素クロックカウンタ
５２ 水平同期信号カウンタ
６０ パワー補正演算回路
６１ ラインカウンタ
６２、６３ ラッチ
６４ 位相制御パターン検出回路
６５、６７ 遅延補正回路
６６ 位置補正演算回路
６８ セレクタ
６９ ラッチ
７０ 補正量選択回路
７１、７２ パワー補正量レジスタ
７３ セレクタ
７４ ＬＤパワー補正回路
７５ 補正テーブル選択回路
７６ ＬＤパワー補正テーブル
８０、８１ フリップフロップ（Ｆ／Ｆ）
８２ 補正量選択回路
８３、８４ 書出位置補正量レジスタ
８５、８６ セレクタ
８７ ＬＤ書出位置補正回路
８８、８９ 遅延補正回路
９０ インバータ
９１ ＡＮＤ回路
９２ ＯＲ回路
１００ 補正テーブル選択回路
１０１ ＬＤ書出位置補正テーブル
１１０ 分割数設定レジスタ
１１１ 補正量選択回路
１１２ 書出位置補正量レジスタ群
１１３ セレクタ
Claims (9)
- 書込位相を左右に切換可能な書込手段の複数のレーザ光源素子から出射するレーザ光を多値の画像データでパルス幅変調して回転駆動される感光体に照射させて静電潜像を形成して画像形成する画像形成装置であって、
画像データにディザ処理手段を施すディザ処理手段及び書込補正手段を備え、
前記書込補正手段は、書込位相が右位相から左位相に変化するかどうかを検出する位相制御パターン検出手段を備え、前記位相制御パターン検出手段により、書込位相が右位相から左位相に変化することが検出された場合に、前記ディザ処理手段によりディザ処理された画像データに対して、右位相及び左位相の一方の画像データを減じ、他方の画像データを増加するように前記画像データの補正を行う手段であり、
前記書込補正手段により補正された画像データに基づいて前記書込手段の前記各レーザ光源素子による書込位相を制御することにより、前記複数のレーザ光源素子間の書出位置の機差を補正することを特徴とする画像形成装置。 - 前記書込補正手段は、前記書込手段の前記各レーザ光源素子のレーザ光の出力パワーの機差に基づき、前記ディザ処理手段によりディザ処理された画像データに対して、前記画像データの補正を行い、その補正された画像データに対して、書込位相が右位相から左位相に変化する場合に、右位相及び左位相の一方の画像データを減ずるように前記画像データの補正を行うことを特徴とする請求項１記載の画像形成装置。
- 前記ディザ処理手段は、書込位相が右から左に切り換わる際の左位相書込画素を光出力が安定する書込値まで成長させ、光出力安定後は、右位相書込画素についても成長を開始させることを特徴とする請求項１記載の画像形成装置。
- 左位相書込画素及び右位相書込画素が所定の大きさになると、左位相書込画素及び右位相書込画素の値を等しいものにし、それ以降は、均等に成長させることを特徴とする請求項１記載の画像形成装置。
- 前記書込補正手段は、前記感光体への前記書出位置を主走査方向に２つ以上に分割して、それぞれ任意の補正量を適用して前記補正を行うことを特徴とする請求項１記載の画像形成装置。
- 前記書込補正手段は、前記感光体への前記書出位置を主走査方向に分割する分割数を設定する分割数設定手段を備え、当該分割数設定手段で設定された分割数で前記書出位置を主走査方向に分割して、それぞれ任意の補正量を適用して前記補正を行うことを特徴とする請求項５記載の画像形成装置。
- 前記書込補正手段は、前記感光体への前記書出位置を主走査方向に分割する分割位置を設定する分割位置設定手段を備え、当該分割位置設定手段で設定された分割位置で前記書出位置を主走査方向に分割して、それぞれ任意の補正量を適用して前記補正を行うことを特徴とする請求項５または請求項６記載の画像形成装置。
- 前記書込補正手段は、前記複数のレーザ光源素子間の機差を補正する補正テーブルを備え、当該補正テーブルに基づいて前記補正を行うことを特徴とする請求項１から請求項７のいずれかに記載の画像形成装置。
- 前記書込補正手段は、前記補正後の画像データが予め設定された規定値以下となることを規制することを特徴とする請求項１から請求項８のいずれかに記載の画像形成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001262883A JP4456305B2 (ja) | 2001-08-31 | 2001-08-31 | 画像形成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001262883A JP4456305B2 (ja) | 2001-08-31 | 2001-08-31 | 画像形成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003072137A JP2003072137A (ja) | 2003-03-12 |
| JP4456305B2 true JP4456305B2 (ja) | 2010-04-28 |
Family
ID=19089716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001262883A Expired - Fee Related JP4456305B2 (ja) | 2001-08-31 | 2001-08-31 | 画像形成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4456305B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4717605B2 (ja) * | 2005-11-22 | 2011-07-06 | 株式会社リコー | ディザマトリクス最適化装置、画像形成装置およびディザマトリクス最適化方法 |
-
2001
- 2001-08-31 JP JP2001262883A patent/JP4456305B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003072137A (ja) | 2003-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20030210411A1 (en) | Image processing apparatus | |
| US6791713B1 (en) | Image forming apparatus | |
| US8059919B2 (en) | Image processing apparatus and image processing method including averaging processing, screen processing, and resolution converting processing | |
| JP4456305B2 (ja) | 画像形成装置 | |
| JP4031240B2 (ja) | 画像処理装置 | |
| EP0798918B1 (en) | Image forming apparatus | |
| JP3856964B2 (ja) | 画像形成装置 | |
| JP2002283614A (ja) | 画像形成装置、画像形成方法及び該方法を実行するためのプログラムを格納したコンピュータ読み取り可能な記憶媒体 | |
| JP3920480B2 (ja) | 画像形成装置 | |
| JP3856965B2 (ja) | 画像形成装置 | |
| JP2000125128A (ja) | 画像形成装置 | |
| JP2000350027A (ja) | 画像形成方法及び画像形成装置 | |
| JP3984693B2 (ja) | 画像処理装置及び方法 | |
| JP3666994B2 (ja) | 画像処理装置及び画像処理方法及び該画像処理のプログラムコードが格納されたコンピュータ可読媒体 | |
| JP4116634B2 (ja) | 画像形成装置 | |
| JPH09284553A (ja) | 中間調処理方法 | |
| JP2615271B2 (ja) | 階調処理方法 | |
| JPH091866A (ja) | 画像形成装置 | |
| JPH06178111A (ja) | 画像処理装置 | |
| JPH08204943A (ja) | カラー画像記録装置 | |
| JPH05169720A (ja) | カラー画像形成装置 | |
| JPH09216410A (ja) | 画像処理装置及びその方法 | |
| JP2000118046A (ja) | 画像形成装置 | |
| JP2004015231A (ja) | 画像処理装置、画像形成装置、画像処理方法、およびその方法をコンピュータに実行させるプログラム | |
| JPH01122439A (ja) | カラー画像処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070323 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070403 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090724 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091110 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091225 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100126 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100205 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140212 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |