JP4445931B2 - 情報処理装置のac二系統受電システム - Google Patents

情報処理装置のac二系統受電システム Download PDF

Info

Publication number
JP4445931B2
JP4445931B2 JP2006027502A JP2006027502A JP4445931B2 JP 4445931 B2 JP4445931 B2 JP 4445931B2 JP 2006027502 A JP2006027502 A JP 2006027502A JP 2006027502 A JP2006027502 A JP 2006027502A JP 4445931 B2 JP4445931 B2 JP 4445931B2
Authority
JP
Japan
Prior art keywords
power
input
phase
information processing
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006027502A
Other languages
English (en)
Other versions
JP2007207112A (ja
Inventor
周志 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Computertechno Ltd
Original Assignee
NEC Computertechno Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Computertechno Ltd filed Critical NEC Computertechno Ltd
Priority to JP2006027502A priority Critical patent/JP4445931B2/ja
Publication of JP2007207112A publication Critical patent/JP2007207112A/ja
Application granted granted Critical
Publication of JP4445931B2 publication Critical patent/JP4445931B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Control Of Voltage And Current In General (AREA)
  • Power Sources (AREA)
  • Supply And Distribution Of Alternating Current (AREA)

Description

本発明は、AC電源をDC電源に変換して情報処理装置へ電源供給するに当たり、二系統のAC電源入力を有するAC二系統受電システムに関する。
図2は、従来のこの種のAC二系統受電システムを示す。
図2において、通常の情報処理装置の運用においては、情報処理装置101は、サービスプロセッサ5を含む中央制御部102と標準電源部103で構成される。情報処理装置101をAC二系統受電対応にする場合は、増設電源部104を追加し、標準電源部103のAC/DC変換部3と標準電源部103のAC/DC変換部4の出力同士を、線13と線14でワイアードオア接続させている。また、標準電源部103のAC/DC変換部3は線11で第1のAC電源入力端子105に接続され、増設電源部104のAC/DC変換部4は線12で第2のAC電源入力端子106に接続されている。
しかしながら、この従来のAC二系統受電システムにおいては、増設電源部104を追加するため、電源部全体のハードウェア量が倍増するという欠点がある。
また、AC/DC変換部の出力側であるDC電源をワイアード接続しているため、AC/DC変換部が二系統のそれぞれに必要となり、電源部内部のハードウェア量も大きくなるという問題があった。
また、二系統のAC電源をワイアード接続すると、二系統の位相差による電圧差が生じ、ショートしてしまうという問題もあった。
AC二系統受電システムに関するその他の従来例として、特許文献1(実開平6−29349号公報)や特許文献2(特開2004−56888号公報)や特許文献3(特開昭63−154023号公報)や特許文献4(特開平3−135340号公報)に記載のものがあるが、これらは、本発明が解決しようとしている課題から見て、比較するまでもない技術であるため、その説明は省略する。
実開平6−29349号公報 特開2004−56888号公報 特開昭63−154023号公報 特開平3−135340号公報
本発明の課題は、電源部のハードウェア量を削減して小型化・低価格化を図るとともに、二系統のAC入力電源の位相差による問題も解消することにある。
<請求項1に係る発明>
本発明のAC二系統受電システムは、AC/DC変換部を二系統共通の一つのAC/DC変換部として、その入力側を二系統のAC電源入力端子とワイアード接続したこと、AC/DC変換部へ入力される二系統のAC電源入力端子からのAC入力電源の位相を調整する位相調整手段を備えたことを特徴とする。
<請求項2に係る発明>
位相調整手段は、二系統のAC電源入力端子からのAC入力電源のいずれか一方の位相を調整する位相調整回路と、二系統のAC電源入力端子からのAC入力電源の位相差を検出して、位相調整回路に位相調整値を出力する位相制御手段とで構成できる。
<請求項3に係る発明>
位相調整回路にて位相調整されない側の系統のAC電源入力端子とAC/DC変換部との間をオン・オフするリレーを備え、このリレーを位相調整回路にてオン・オフ制御するとよい。
<請求項4に係る発明>
位相制御手段は、情報処理装置の中央制御部の機能としてこれに含めることができる。
<請求項1に係る発明の効果>
本発明によれば、二系統のAC入力電源をAC/DC変換部の入力側でワイアード接続し、二系統のAC/DC変換部を一つに共通化したので、AC二系統受電時の電源部ハードウェア量を削減できることにより、情報処理装置の小型化、低価格化を実現できる。
また、二系統のAC入力電源の位相差による問題を解消できる。
<請求項2に係る発明の効果>
二系統のAC入力電源の位相差を簡略な構成でなくすことができる。
<請求項3に係る発明の効果>
二系統のAC入力電源の位相が同期するまでは、片側一系統でDC電源を供給することが可能となるので、位相差による問題を電源投入時にも解消できる。
<請求項4に係る発明の効果>
位相制御手段としての機能を、情報処理装置の中央制御部で行うことにより、ハードウェア量の一層の削減が可能である。
次に、本発明の実施例を図面に基づいて詳細に説明する。
図1に本発明の一実施例を示す。
同図において、情報処理装置101は、中央制御部102と一つの電源部103とに分割される。電源部103には、二系統に共通な一つのAC/DC変換部3と、位相調整およびリレーのオン/オフ機能を有する位相調整回路2とが備わっている。
第1と第2の二系統のAC電源入力端子105・106よりAC電源が供給され、それぞれ線11および線12を通じて、電源部103に入力される。また、線11,12は、中央制御部102内のサービスプロセッサ5にある位相制御手段1にも入力される。位相制御手段1は、線11,12より第1と第2のAC電源入力端子105・106の間のAC入力電源の位相差を検出し、線13を通じて、位相調整回路2に位相調整値を送出する。
位相調整回路2は、線11から入力される第1のAC電源入力端子105からのAC入力電源の位相を、線13より入力される第2のAC電源入力端子106からのAC入力電源よりも位相調整値の分だけ遅延させて、線15を通じて出力すると同時に、第2のAC電源入力端子106とAC/DC変換部3との間に接続されたリレー6を、線14を通じてONさせる。このような位相調整回路2は、当業者にとってよく知られているため、その詳細な構成は省略する。
リレー6がON状態になると、第2のAC電源入力端子106からのAC電源が線16を通じて、線15とワイアード接続(OR接続)される。AC/DC変換部3は、ORされた線15のAC入力電源を入力し、線17を通じて、DC電源を中央制御部102に供給する。
次に、この実施例における情報処理装置起動時の動作を説明する。
1) 情報処理装置101を起動するために、二系統のAC電源入力端子105・106からAC入力電源が供給される。第1のAC電源入力端子105側は、線11を通じて位相調整回路2に入力されるが、この時点では線13からの入力がないため、位相を遅らせることなく、線15からAC/DC変換部3に出力する。AC/DC変換部3は、線17を通じて、DC電源を中央制御部102に供給する。
一方、第2のAC電源入力端子106側のAC入力電源は、装置起動時はリレー6がOFF状態のため、線16から出力されない。
2) 線17からのDC電源供給により、中央制御部102が起動し、サービスプロセッサ5の位相制御手段1が動作する。位相制御手段1は、線11,12から入力される位相信号から、二系統のAC入力電源の間の位相差を検出し、線13を通じて、位相調整回路2に対して、位相調整値を出力する。
3) 位相調整回路2は、線13より入力された位相調整値だけ第1のAC電源入力端子105側の位相をずらし、線15から出力する。これにより、二系統のAC入力電源の位相は同期される。それと同時に、線14を通じて、リレー6をON状態にする。
4) リレー6がON状態になったことで、第2のAC電源入力端子106側のAC電源が線16から出力され、線15とワイアード接続(OR接続)される。
5) 以上で、情報処理装置101の起動は完了し、AC二系統受電が実現する。
この後、二系統のAC入力電源のうち、いずれかの系統に異常が発生しても、もう方系統のAC入力電源により、情報処理装置101は停止することなく、動作可能となる。
本発明の実施例を示すブロック図である。 従来例を示すブロック図である。
符号の説明
1 位相制御手段
2 位相調整回路
3 AC/DC変換部
5 サービスプロセッサ
6 リレー
11〜17 線
101 情報処理装置
102 中央制御部
103 電源部
105・106 AC電源入力端子

Claims (3)

  1. 二系統のAC電源入力端子を有し、AC入力電源をAC/DC変換部でDC電源に変換して情報処理装置へ電源供給する情報処理装置のAC二系統受電システムにおいて、
    前記AC/DC変換部を二系統共通の一つのAC/DC変換部として、その入力側を前記二系統のAC電源入力端子とワイアード接続したこと、
    前記二系統のAC電源入力端子からのAC入力電源の位相差を検出して位相調整値を出力する位相制御手段と、この位相制御手段からの位相調整値に基づいて前記二系統のAC電源入力端子からのAC入力電源のいずれか一方の位相を調整する位相調整回路とからなり、前記AC/DC変換部へ入力される前記二系統のAC電源入力端子からのAC入力電源の位相を調整する位相調整手段を備えたこと、
    前記位相調整回路にて位相調整されない側の系統のAC電源入力端子とAC/DC変換部との間をオン・オフするリレーを有し、このリレーは前記二系統のAC入力電源の位相が同期するとオン状態になること
    を特徴とする情報処理装置のAC二系統受電システム
  2. 前記リレーは、前記位相調整回路にてオン・オフ制御されることを特徴とする請求項1に記載のAC二系統受電システム。
  3. 前記位相制御手段は、前記情報処理装置の中央制御部の機能としてこれに含まれていることを特徴とする請求項1または2に記載のAC二系統受電システム。
JP2006027502A 2006-02-03 2006-02-03 情報処理装置のac二系統受電システム Expired - Fee Related JP4445931B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006027502A JP4445931B2 (ja) 2006-02-03 2006-02-03 情報処理装置のac二系統受電システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006027502A JP4445931B2 (ja) 2006-02-03 2006-02-03 情報処理装置のac二系統受電システム

Publications (2)

Publication Number Publication Date
JP2007207112A JP2007207112A (ja) 2007-08-16
JP4445931B2 true JP4445931B2 (ja) 2010-04-07

Family

ID=38486506

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006027502A Expired - Fee Related JP4445931B2 (ja) 2006-02-03 2006-02-03 情報処理装置のac二系統受電システム

Country Status (1)

Country Link
JP (1) JP4445931B2 (ja)

Also Published As

Publication number Publication date
JP2007207112A (ja) 2007-08-16

Similar Documents

Publication Publication Date Title
JP6110381B2 (ja) 電源システム
JP2001251283A (ja) インターフェース回路
WO2008061039A3 (en) Method and system for controlling a mixed array of point-of-load regulators through a bus translator
JP6872016B2 (ja) 車両制御装置
JP4948881B2 (ja) 燃料電池システム
US9294261B2 (en) System and method for generating an essentially sinusoidal synchronization pulse
US7990200B2 (en) Pulse width modulation control system
JP4445931B2 (ja) 情報処理装置のac二系統受電システム
JP4309789B2 (ja) 無停電電源システム
JP2006060963A (ja) 無停電電源システム
JP5444774B2 (ja) 無停電電源システム
JP4748052B2 (ja) 交流出力変換器の並列運転制御装置
JP2010226871A (ja) 電力供給システム
JP2009296829A (ja) 無停電電源システム
JP2009142028A (ja) 並列電源システム
JP2006197687A (ja) 三相整流回路
JP4685896B2 (ja) 受給電アダプタ
US11664676B2 (en) PoE emergency power systems and related methods
EP3432433B1 (en) Power supply system
US9817455B2 (en) Processor and circuit board including a power management unit
JP2008220049A (ja) 無停電電源装置
JP3779133B2 (ja) デジタル入力装置
US10082859B2 (en) Digital power supply device and operation method thereof
JP4435503B2 (ja) 並列upsシステム
CN107066064B (zh) 电源装置、用于电源装置的电源控制方法以及记录介质

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20080404

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080407

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090811

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100118

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130122

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees