JP4443651B2 - 電源装置 - Google Patents
電源装置 Download PDFInfo
- Publication number
- JP4443651B2 JP4443651B2 JP25124598A JP25124598A JP4443651B2 JP 4443651 B2 JP4443651 B2 JP 4443651B2 JP 25124598 A JP25124598 A JP 25124598A JP 25124598 A JP25124598 A JP 25124598A JP 4443651 B2 JP4443651 B2 JP 4443651B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- smoothing
- transistor
- supply device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電源装置に関するものである。
【０００２】
【従来の技術】
従来、フライバック方式の電源装置（スイッチング電源装置）において、トランスの二次側の整流用のダイオードによる電力損失を低減する為に、このダイオードに同期整流素子であるＭＯＳ−ＦＥＴのようなトランジスタを並列に接続し動作させる同期整流方式がある。
【０００３】
このような電源装置の従来例を図７に示す。
【０００４】
この電源装置は、直流入力電圧Ｖi を、トランスＴ1 の一次巻線Ｎ1 にスイッチングトランジスタＱ1 によるパルス状の電圧として印加し、トランスＴ1 の二次巻線Ｎ2 に誘起する交流電圧Ｖｓを、整流用のダイオードＤ1 で整流し、さらに、平滑コンデンサＣ1 、Ｃ2 及びインダクタ（チョークコイル）Ｌ1 からなる平滑回路により平滑して、所定の出力電圧Ｖｏを得るようになっている。
【０００５】
また、図７に示すスイッチング電源装置は、トランスＴ1 の補助巻線Ｎ3 、同期整流用のトランジスタＱ2 、補助巻線Ｎ3 の誘起電圧を分圧してトランジスタＱ2 のゲートを駆動する抵抗Ｒ1 、抵抗Ｒ2 からなる同期整流回路を具備している。
【０００６】
図８、図９は、各々図７に示す電源装置の連続モード及び例えば負荷が軽負荷の状態等で生じる不連続モードにおける前記交流電圧Ｖｓ、前記トランジスタＱ2 の電流ＩQ2の波形を示すものである。
【０００７】
図７に示すスイッチング電源装置において、仮に同期整流回路を設けない場合には、スイッチングトランジスタＱ1 がオフすると、ダイオードＤ1 に電流が流れる。
【０００８】
一方、同期整流回路を設けた場合には、スイッチングトランジスタＱ1 がオフすると、補助巻線Ｎ3 の誘起電圧に基づく同期整流回路の動作により、トランジスタＱ2 がオンとなり、電流ＩQ2が流れる。
【０００９】
図８は連続モードの場合である。二次巻線Ｎ2 の誘起電圧Ｖｓが正の時、トランジスタＱ2 がオンし電流ＩQ2が流れる。誘起電圧Ｖｓが負の時は、トランジスタＱ2 はオフとなり電流ＩQ2は０となる。
【００１０】
図９は不連続モードの場合であり、同様に、誘起電圧Ｖｓが正の時トランジスタＱ2 がオンし、誘起電圧Ｖｓが負の時、トランジスタＱ2 はオフする。
【００１１】
このように図７に示す電源装置は、ダイオードＤ1 に電流が流れるべき期間にトランジスタＱ2 をオンさせて、このトランジスタＱ2 に電流ＩQ2を流し、電力損失を低減する回路構成を採用している。
【００１２】
例えば、ダイオードＤ1 に流れるべき電流が５Ａで、ダイオードドロップ電圧（ＶF ）が０．４Ｖであると、２Ｗの電力損失が生じる。一方、オン抵抗（Ｒｏｎ）１０ｍΩのトランジスタＱ2 に電流ＩQ2が流れると、電力損失は０．２５Ｗとなる。この結果、同期整流回路を設けた場合には、１．７５Ｗの電力低減を実現できる。
【００１３】
【発明が解決しようとする課題】
しかしながら、上述した従来のスイッチング電源装置の場合、前記トランジスタＱ2 には正方向だけでなく、負方向にも電流が流れる場合があり、同期整流動作が円滑におこなわれず、間欠発振等の異常動作を生じる場合がある。
【００１４】
即ち、図８に示す連続モードの場合は、トランジスタＱ2 に正方向だけ電流が流れるが、図９に示す不連続モードの場合には、前記誘起電圧Ｖｓが０Ｖ付近になると、正負の脈動電圧Ｖp が生じ、この脈動電圧Ｖp に対応してトランジスタＱ2 には図９に示すようにリンギングによる負方向電流Ｉp のような電流が流れ、この結果、フライバック方式のスイッチング電源装置の場合、不連続モードにおいて同期整流動作が円滑に行われなくなるという問題があった。
【００１５】
本発明は上記の問題を解決するためになされたものであり、二次側の整流用のダイオードによる電力損失の低減を図りつつ連続モード、不連続モードを問わず同期整流素子に常に正方向だけ電流を流すことができ、安定した動作をする電源装置を提供することを目的とする。
【００１８】
【課題を解決するための手段】
請求項１記載の発明は、直流入力電圧をスイッチングしてトランスの一次巻線に供給し、トランスの二次巻線に誘起する交流電圧を整流用のダイオードにより整流し、インダクタを挟んで入，出力両側に平滑コンデンサが接続されたπ形構成の平滑回路により平滑して直流出力電圧を得るとともに、前記ダイオードと並列に同期整流動作を行う同期整流素子を接続した電源装置において、前記平滑回路の入力側平滑コンデンサの電圧と前記平滑回路の出力側平滑コンデンサとの差として表われる前記平滑コンデンサのリップル電圧を検出し、このリップル電圧が第一の閾値以上で前記同期整流素子をオンし、前記リップル電圧が第二の閾値以下で前記同期整流素子をオフさせる同期整流制御回路を設けたことを特徴とするものである。
【００１９】
この発明によれば、同期整流制御回路により、トランスの二次側の整流電流に比例する前記平滑コンデンサのリップル電圧を検出し、このリップル電圧が第一の閾値以上で前記同期整流素子をオンし、前記リップル電圧が第二の閾値以下で前記同期整流素子をオフさせるものであるから、トランスの二次側の整流用のダイオードによる電力損失の低減を図ることができ、かつ、連続モード、不連続モードを問わず、同期整流用の素子には常に正方向だけ電流を流すことができ、これにより、安定した同期整流動作を発揮する電源装置を提供できる。
【００２０】
請求項２記載の発明は、請求項１記載の電源装置において、前記同期整流制御回路は、前記平滑コンデンサのリップル電圧が第一の閾値以上になった時オン駆動信号を送出し、前記平滑コンデンサのリップル電圧が第二の閾値以下になった時オフ駆動信号を送出するコンパレータと、このコンパレータからのオン駆動信号、オフ駆動信号を基に前記同期整流素子をオン、オフ駆動するドライバーとを具備することを特徴とするものである。
【００２１】
この発明によれば、前記コンパレータ及びドライバーを用いた構成で、請求項１記載の発明と同様な作用を発揮させることができる。
【００２４】
【発明の実施の形態】
以下に、本発明の実施の形態を詳細に説明する。
【００２５】
（実施の形態１）
図１は、本発明の実施の形態１のフライバック方式の電源装置を示すものであり、図７に示す従来の電源装置と同一の機能を有するものには同一の符号を付して示す。
【００２６】
この電源装置は、直流入力電圧Ｖi を、トランスＴ1 の一次巻線Ｎ1 にスイッチングトランジスタＱ1 によるパルス状の電圧として印加し、トランスＴ1 の二次巻線Ｎ2 に誘起する交流電圧Ｖｓを、整流用のダイオードＤ1 で整流し、さらに、平滑コンデンサＣ1 、Ｃ2 及びインダクタ（チョークコイル）Ｌ1 からなる平滑回路により平滑して所定の出力電圧Ｖｏを得るようになっている。
【００２７】
また、この電源装置は、前記ダイオードＤ1 にソース、ドレインを並列接続した同期整流素子であるトランジスタＱ2 を具備している。
【００２８】
前記平滑コンデンサＣ1 と並列に分圧抵抗Ｒ3 、Ｒ4 を接続し、前記平滑コンデンサＣ2 と並列に分圧抵抗Ｒ5 、Ｒ6 を接続している。
【００２９】
さらに、この電源装置は、前記トランジスタＱ2 をオン、オフ制御する同期整流制御回路１と、前記スイッチングトランジスタＱ1 のスイッチング動作を制御する出力電圧検出回路３と、ＰＷＭ回路４とからなるスイッチング制御回路２とを具備している。
【００３０】
前記同期整流制御回路１は、ヒステリシス特性を持つコンパレータＩＣ2 と、このコンパレータＩＣ2 の出力信号を基に前記トランジスタＱ2 をオン、オフ駆動するドライバーＩＣ1 とを具備している。
【００３１】
前記コンパレータＩＣ2 は、前記分圧抵抗Ｒ3 、Ｒ4 の接続点にノンインバート端子を接続し、前記分圧抵抗Ｒ5 、Ｒ6 の接続点にインバート端子を接続して平滑コンデンサＣ1 の電圧Ｖc1と直流出力電圧Ｖｏを比較し、前記平滑コンデンサＣ1 のリップル電圧（Ｖc1−Ｖｏ）が、第一の閾値ＶH 以上になった時オン駆動信号を送出し、前記平滑コンデンサＣ1 のリップル電圧（Ｖc1−Ｖｏ）が第二の閾値ＶL 以下になった時オフ駆動信号を送出するようになっている。
【００３２】
ドライバーＩＣ1 は、コンパレータＩＣ2 からのオン駆動信号、オフ駆動信号を基に前記トランジスタＱ2 をオン、オフ駆動するようになっている。
【００３３】
図２、図３は、各々図１に示す電源装置の連続モード及び例えば負荷が軽負荷の状態等で生じる不連続モードにおける前記交流電圧Ｖｓ、リップル電圧（Ｖc1−Ｖｏ）、前記トランジスタＱ2 を流れる電流ＩQ2、ダイオードＤ1 を流れる電流ＩD1の波形を示すものである。
【００３４】
次に、実施の形態１の電源装置の作用を説明する。
【００３５】
この電源装置において、前記スイッチングトランジスタＱ1 がオフすると、二次側のダイオードＤ1 がオンし、ダイオードＤ1 に電流ＩD1が流れ、二次電流ＩＳが流れ、所定の直流出力電圧Ｖｏが出力される。また、二次側の平滑用のコンデンサＣ1 にはリップル電流が流れる。
【００３６】
同期整流制御回路１のコンパレータＩＣ2 は、分圧抵抗Ｒ3 、Ｒ4 と、分圧抵抗Ｒ5 、Ｒ6 により各々の分圧されて入力される平滑コンデンサＣ1 の電圧ＶC1と、直流出力電圧Ｖｏとを比較して、その差電圧であるリップル電圧（ＶC1−Ｖｏ）が予め設定した第１の閾値ＶH レベルに達したら、オン駆動信号をドライバーＩＣ1 に送出する。これにより、ドライバーＩＣ1 はトランジスタＱ2 をオン駆動する。
【００３７】
この結果、トランジスタＱ2 には電流ＩQ2が流れ、電流ＩQ2が流れている間ダイオードＤ1 の電流ＩD1は０となる。
【００３８】
次に、リップル電圧（ＶC1−Ｖｏ）が第１の閾値ＶL レベルに達すると、コンパレータＩＣ2 は、オフ駆動信号をドライバーＩＣ1 に送出する。これにより、ドライバーＩＣ1 はトランジスタＱ2 をオフ駆動する。
【００３９】
この結果、トランジスタＱ2 をオフとなり、再びダイオードＤ1 に電流ＩD1が流れる。
【００４０】
このようにして、フライバック方式の電源装置において、連続モード、不連続モードを問わずトランジスタＱ2 に常に正方向の電流ＩQ2のみを流すことができトランジスタＱ2 よる同期整流動作を安定した状態で実行できる。
【００４１】
また、二次側のダイオードＤ1 の電力損失の低減も可能である。即ち、ダイオードＤ1 に流れるべき電流が５Ａで、ダイオードドロップ（ＶF ）が０．４Ｖであるとすると、２Ｗの電力損失が生じるが、オン抵抗（Ｒｏｎ）１０ｍΩのトランジスタＱ2 に電流ＩQ2（５Ａ）が流れると、電力損失は０．２５Ｗとなる。
【００４２】
この結果、本実施の形態１においても従来例と同様、１．７５Ｗの電力低減を実現できる。
【００４３】
図４は実施の形態１の電源装置の変形例を示すものであり、基本的構成は図１に示す電源装置と同様であるが、コンパレータＩＣ2 の入力側の回路構成を変更したものである。即ち、前記分圧抵抗Ｒ3 、Ｒ4 の接続点にコンパレータＩＣ2 のインバート端子を接続し、前記分圧抵抗Ｒ5 、Ｒ6 の接続点にノンインバート端子を接続して平滑コンデンサＣ1 の電圧Ｖc1と直流出力電圧Ｖｏを比較するようにしたことが相違する。図４に示す回路構成の電源装置によっても、図１に示す電源装置の場合と同様な作用を発揮させることができる。
【００４４】
また、図５は実施の形態１の電源装置の別の変形例を示すものであり、図１に示す電源装置の場合にはトランジスタＱ2 としてＮチャンネルのＦＥＴを用いているが、図５に示す電源装置の場合にはトランジスタＱ2 としてＰチャンネルＦＥＴを用いたこと及びインバータからなるドライバーＩＣ1 を採用したことが相違する点である。
【００４５】
図５に示す回路構成の電源装置によっても、図１に示す電源装置の場合と同様な作用を発揮させることができる。
【００４６】
（実施の形態２）
図６は実施の形態２の電源装置を示すものであり、この電源装置は、基本的な回路構成は実施の形態１の電源装置と同様であるが、前記トランスＴ1 の二次側の整流電流Ｉｓが流れる回路に直列に接続した抵抗Ｒ7 と、この抵抗Ｒ7 の両端電圧を比較し、両端電圧が第一の閾値ＶH 以上になった時オン駆動信号を送出し、前記両端電圧が第二の閾値ＶL 以下になった時オフ駆動信号を送出するコンパレータＩＣ2 と、コンパレータＩＣ2 からのオン駆動信号、オフ駆動信号を基に前記トランジスタＱ2 をオン、オフ駆動するドライバーＩＣ1 とを具備する同期整流制御回路を設けたことが特徴である。そして、前記分圧抵抗Ｒ3 乃至Ｒ6 は省略している。
【００４７】
この実施の形態２の電源装置によれば、同期整流制御回路のコンパレータＩＣ2 が、トランスＴ1 の二次側の整流電流Ｉｓが流れる回路に直列接続した抵抗Ｒ7 の両端電圧を比較し、両端電圧が第一の閾値ＶH 以上になった時オン駆動信号を送出し、前記両端電圧が第二の閾値ＶL 以下になった時オフ駆動信号を送出する。
【００４８】
前記ドライバーＩＣ1 は、コンパレータＩＣ2 からのオン駆動信号、オフ駆動信号を基に前記トランジスタＱ2 をオン、オフ駆動する。
【００４９】
この結果、前記抵抗Ｒ7 、コンパレータＩＣ2 及びドライバーＩＣ1 を用いた回路構成で、実施の形態１の場合と同様、トランスＴ1 の二次側の整流用のダイオードＤ1 による電力損失の低減を図ることができ、かつ、連続モード、不連続モードを問わず、同期整流用のトランジスタＱ2 には常に正方向だけ電流を流すことができ、これにより、安定した同期整流動作を発揮させることができる。
【００５１】
【発明の効果】
請求項１記載の発明によれば、平滑コンデンサのリップル電圧を利用した同期整流制御によりトランスの二次側の整流用のダイオードによる電力損失の低減を図ることができ、かつ、連続モード、不連続モードを問わず、同期整流用の素子には常に正方向だけ電流を流すことができ、常に安定した同期整流動作を発揮する電源装置を提供できる。
【００５２】
請求項２記載の発明によれば、コンパレータ及びドライバーを用いた構成で、請求項１記載の発明と同様な作用を発揮させることができる電源装置を提供できる。
【図面の簡単な説明】
【図１】本発明の実施の形態１のスイッチング電源装置を示す回路図である。
【図２】実施の形態１のスイッチング電源装置の連続モード時の波形図である。
【図３】実施の形態１のスイッチング電源装置の不連続モード時の波形図である。
【図４】本発明の実施の形態２のスイッチング電源装置を示す回路図である。
【図５】本発明の実施の形態３のスイッチング電源装置を示す回路図である。
【図６】本発明の実施の形態４のスイッチング電源装置を示す回路図である。
【図７】従来のスイッチング電源装置を示す回路図である。
【図８】従来のスイッチング電源装置の連続モード時の波形図である。
【図９】従来のスイッチング電源装置の不連続モード時の波形図である。
【符号の説明】
１ 同期整流制御回路
２ スイッチング制御回路
３ 出力電圧検出回路
４ ＰＷＭ回路
ＩＣ1 ドライバー
ＩＣ2 コンパレータ
Ｃ1 コンデンサ
Ｃ2 コンデンサ
Ｔ1 トランス
Ｄ1 ダイオード
Ｑ1 スイッチングトランジスタ
Ｑ2 トランジスタ
【発明の属する技術分野】
本発明は、電源装置に関するものである。
【０００２】
【従来の技術】
従来、フライバック方式の電源装置（スイッチング電源装置）において、トランスの二次側の整流用のダイオードによる電力損失を低減する為に、このダイオードに同期整流素子であるＭＯＳ−ＦＥＴのようなトランジスタを並列に接続し動作させる同期整流方式がある。
【０００３】
このような電源装置の従来例を図７に示す。
【０００４】
この電源装置は、直流入力電圧Ｖi を、トランスＴ1 の一次巻線Ｎ1 にスイッチングトランジスタＱ1 によるパルス状の電圧として印加し、トランスＴ1 の二次巻線Ｎ2 に誘起する交流電圧Ｖｓを、整流用のダイオードＤ1 で整流し、さらに、平滑コンデンサＣ1 、Ｃ2 及びインダクタ（チョークコイル）Ｌ1 からなる平滑回路により平滑して、所定の出力電圧Ｖｏを得るようになっている。
【０００５】
また、図７に示すスイッチング電源装置は、トランスＴ1 の補助巻線Ｎ3 、同期整流用のトランジスタＱ2 、補助巻線Ｎ3 の誘起電圧を分圧してトランジスタＱ2 のゲートを駆動する抵抗Ｒ1 、抵抗Ｒ2 からなる同期整流回路を具備している。
【０００６】
図８、図９は、各々図７に示す電源装置の連続モード及び例えば負荷が軽負荷の状態等で生じる不連続モードにおける前記交流電圧Ｖｓ、前記トランジスタＱ2 の電流ＩQ2の波形を示すものである。
【０００７】
図７に示すスイッチング電源装置において、仮に同期整流回路を設けない場合には、スイッチングトランジスタＱ1 がオフすると、ダイオードＤ1 に電流が流れる。
【０００８】
一方、同期整流回路を設けた場合には、スイッチングトランジスタＱ1 がオフすると、補助巻線Ｎ3 の誘起電圧に基づく同期整流回路の動作により、トランジスタＱ2 がオンとなり、電流ＩQ2が流れる。
【０００９】
図８は連続モードの場合である。二次巻線Ｎ2 の誘起電圧Ｖｓが正の時、トランジスタＱ2 がオンし電流ＩQ2が流れる。誘起電圧Ｖｓが負の時は、トランジスタＱ2 はオフとなり電流ＩQ2は０となる。
【００１０】
図９は不連続モードの場合であり、同様に、誘起電圧Ｖｓが正の時トランジスタＱ2 がオンし、誘起電圧Ｖｓが負の時、トランジスタＱ2 はオフする。
【００１１】
このように図７に示す電源装置は、ダイオードＤ1 に電流が流れるべき期間にトランジスタＱ2 をオンさせて、このトランジスタＱ2 に電流ＩQ2を流し、電力損失を低減する回路構成を採用している。
【００１２】
例えば、ダイオードＤ1 に流れるべき電流が５Ａで、ダイオードドロップ電圧（ＶF ）が０．４Ｖであると、２Ｗの電力損失が生じる。一方、オン抵抗（Ｒｏｎ）１０ｍΩのトランジスタＱ2 に電流ＩQ2が流れると、電力損失は０．２５Ｗとなる。この結果、同期整流回路を設けた場合には、１．７５Ｗの電力低減を実現できる。
【００１３】
【発明が解決しようとする課題】
しかしながら、上述した従来のスイッチング電源装置の場合、前記トランジスタＱ2 には正方向だけでなく、負方向にも電流が流れる場合があり、同期整流動作が円滑におこなわれず、間欠発振等の異常動作を生じる場合がある。
【００１４】
即ち、図８に示す連続モードの場合は、トランジスタＱ2 に正方向だけ電流が流れるが、図９に示す不連続モードの場合には、前記誘起電圧Ｖｓが０Ｖ付近になると、正負の脈動電圧Ｖp が生じ、この脈動電圧Ｖp に対応してトランジスタＱ2 には図９に示すようにリンギングによる負方向電流Ｉp のような電流が流れ、この結果、フライバック方式のスイッチング電源装置の場合、不連続モードにおいて同期整流動作が円滑に行われなくなるという問題があった。
【００１５】
本発明は上記の問題を解決するためになされたものであり、二次側の整流用のダイオードによる電力損失の低減を図りつつ連続モード、不連続モードを問わず同期整流素子に常に正方向だけ電流を流すことができ、安定した動作をする電源装置を提供することを目的とする。
【００１８】
【課題を解決するための手段】
請求項１記載の発明は、直流入力電圧をスイッチングしてトランスの一次巻線に供給し、トランスの二次巻線に誘起する交流電圧を整流用のダイオードにより整流し、インダクタを挟んで入，出力両側に平滑コンデンサが接続されたπ形構成の平滑回路により平滑して直流出力電圧を得るとともに、前記ダイオードと並列に同期整流動作を行う同期整流素子を接続した電源装置において、前記平滑回路の入力側平滑コンデンサの電圧と前記平滑回路の出力側平滑コンデンサとの差として表われる前記平滑コンデンサのリップル電圧を検出し、このリップル電圧が第一の閾値以上で前記同期整流素子をオンし、前記リップル電圧が第二の閾値以下で前記同期整流素子をオフさせる同期整流制御回路を設けたことを特徴とするものである。
【００１９】
この発明によれば、同期整流制御回路により、トランスの二次側の整流電流に比例する前記平滑コンデンサのリップル電圧を検出し、このリップル電圧が第一の閾値以上で前記同期整流素子をオンし、前記リップル電圧が第二の閾値以下で前記同期整流素子をオフさせるものであるから、トランスの二次側の整流用のダイオードによる電力損失の低減を図ることができ、かつ、連続モード、不連続モードを問わず、同期整流用の素子には常に正方向だけ電流を流すことができ、これにより、安定した同期整流動作を発揮する電源装置を提供できる。
【００２０】
請求項２記載の発明は、請求項１記載の電源装置において、前記同期整流制御回路は、前記平滑コンデンサのリップル電圧が第一の閾値以上になった時オン駆動信号を送出し、前記平滑コンデンサのリップル電圧が第二の閾値以下になった時オフ駆動信号を送出するコンパレータと、このコンパレータからのオン駆動信号、オフ駆動信号を基に前記同期整流素子をオン、オフ駆動するドライバーとを具備することを特徴とするものである。
【００２１】
この発明によれば、前記コンパレータ及びドライバーを用いた構成で、請求項１記載の発明と同様な作用を発揮させることができる。
【００２４】
【発明の実施の形態】
以下に、本発明の実施の形態を詳細に説明する。
【００２５】
（実施の形態１）
図１は、本発明の実施の形態１のフライバック方式の電源装置を示すものであり、図７に示す従来の電源装置と同一の機能を有するものには同一の符号を付して示す。
【００２６】
この電源装置は、直流入力電圧Ｖi を、トランスＴ1 の一次巻線Ｎ1 にスイッチングトランジスタＱ1 によるパルス状の電圧として印加し、トランスＴ1 の二次巻線Ｎ2 に誘起する交流電圧Ｖｓを、整流用のダイオードＤ1 で整流し、さらに、平滑コンデンサＣ1 、Ｃ2 及びインダクタ（チョークコイル）Ｌ1 からなる平滑回路により平滑して所定の出力電圧Ｖｏを得るようになっている。
【００２７】
また、この電源装置は、前記ダイオードＤ1 にソース、ドレインを並列接続した同期整流素子であるトランジスタＱ2 を具備している。
【００２８】
前記平滑コンデンサＣ1 と並列に分圧抵抗Ｒ3 、Ｒ4 を接続し、前記平滑コンデンサＣ2 と並列に分圧抵抗Ｒ5 、Ｒ6 を接続している。
【００２９】
さらに、この電源装置は、前記トランジスタＱ2 をオン、オフ制御する同期整流制御回路１と、前記スイッチングトランジスタＱ1 のスイッチング動作を制御する出力電圧検出回路３と、ＰＷＭ回路４とからなるスイッチング制御回路２とを具備している。
【００３０】
前記同期整流制御回路１は、ヒステリシス特性を持つコンパレータＩＣ2 と、このコンパレータＩＣ2 の出力信号を基に前記トランジスタＱ2 をオン、オフ駆動するドライバーＩＣ1 とを具備している。
【００３１】
前記コンパレータＩＣ2 は、前記分圧抵抗Ｒ3 、Ｒ4 の接続点にノンインバート端子を接続し、前記分圧抵抗Ｒ5 、Ｒ6 の接続点にインバート端子を接続して平滑コンデンサＣ1 の電圧Ｖc1と直流出力電圧Ｖｏを比較し、前記平滑コンデンサＣ1 のリップル電圧（Ｖc1−Ｖｏ）が、第一の閾値ＶH 以上になった時オン駆動信号を送出し、前記平滑コンデンサＣ1 のリップル電圧（Ｖc1−Ｖｏ）が第二の閾値ＶL 以下になった時オフ駆動信号を送出するようになっている。
【００３２】
ドライバーＩＣ1 は、コンパレータＩＣ2 からのオン駆動信号、オフ駆動信号を基に前記トランジスタＱ2 をオン、オフ駆動するようになっている。
【００３３】
図２、図３は、各々図１に示す電源装置の連続モード及び例えば負荷が軽負荷の状態等で生じる不連続モードにおける前記交流電圧Ｖｓ、リップル電圧（Ｖc1−Ｖｏ）、前記トランジスタＱ2 を流れる電流ＩQ2、ダイオードＤ1 を流れる電流ＩD1の波形を示すものである。
【００３４】
次に、実施の形態１の電源装置の作用を説明する。
【００３５】
この電源装置において、前記スイッチングトランジスタＱ1 がオフすると、二次側のダイオードＤ1 がオンし、ダイオードＤ1 に電流ＩD1が流れ、二次電流ＩＳが流れ、所定の直流出力電圧Ｖｏが出力される。また、二次側の平滑用のコンデンサＣ1 にはリップル電流が流れる。
【００３６】
同期整流制御回路１のコンパレータＩＣ2 は、分圧抵抗Ｒ3 、Ｒ4 と、分圧抵抗Ｒ5 、Ｒ6 により各々の分圧されて入力される平滑コンデンサＣ1 の電圧ＶC1と、直流出力電圧Ｖｏとを比較して、その差電圧であるリップル電圧（ＶC1−Ｖｏ）が予め設定した第１の閾値ＶH レベルに達したら、オン駆動信号をドライバーＩＣ1 に送出する。これにより、ドライバーＩＣ1 はトランジスタＱ2 をオン駆動する。
【００３７】
この結果、トランジスタＱ2 には電流ＩQ2が流れ、電流ＩQ2が流れている間ダイオードＤ1 の電流ＩD1は０となる。
【００３８】
次に、リップル電圧（ＶC1−Ｖｏ）が第１の閾値ＶL レベルに達すると、コンパレータＩＣ2 は、オフ駆動信号をドライバーＩＣ1 に送出する。これにより、ドライバーＩＣ1 はトランジスタＱ2 をオフ駆動する。
【００３９】
この結果、トランジスタＱ2 をオフとなり、再びダイオードＤ1 に電流ＩD1が流れる。
【００４０】
このようにして、フライバック方式の電源装置において、連続モード、不連続モードを問わずトランジスタＱ2 に常に正方向の電流ＩQ2のみを流すことができトランジスタＱ2 よる同期整流動作を安定した状態で実行できる。
【００４１】
また、二次側のダイオードＤ1 の電力損失の低減も可能である。即ち、ダイオードＤ1 に流れるべき電流が５Ａで、ダイオードドロップ（ＶF ）が０．４Ｖであるとすると、２Ｗの電力損失が生じるが、オン抵抗（Ｒｏｎ）１０ｍΩのトランジスタＱ2 に電流ＩQ2（５Ａ）が流れると、電力損失は０．２５Ｗとなる。
【００４２】
この結果、本実施の形態１においても従来例と同様、１．７５Ｗの電力低減を実現できる。
【００４３】
図４は実施の形態１の電源装置の変形例を示すものであり、基本的構成は図１に示す電源装置と同様であるが、コンパレータＩＣ2 の入力側の回路構成を変更したものである。即ち、前記分圧抵抗Ｒ3 、Ｒ4 の接続点にコンパレータＩＣ2 のインバート端子を接続し、前記分圧抵抗Ｒ5 、Ｒ6 の接続点にノンインバート端子を接続して平滑コンデンサＣ1 の電圧Ｖc1と直流出力電圧Ｖｏを比較するようにしたことが相違する。図４に示す回路構成の電源装置によっても、図１に示す電源装置の場合と同様な作用を発揮させることができる。
【００４４】
また、図５は実施の形態１の電源装置の別の変形例を示すものであり、図１に示す電源装置の場合にはトランジスタＱ2 としてＮチャンネルのＦＥＴを用いているが、図５に示す電源装置の場合にはトランジスタＱ2 としてＰチャンネルＦＥＴを用いたこと及びインバータからなるドライバーＩＣ1 を採用したことが相違する点である。
【００４５】
図５に示す回路構成の電源装置によっても、図１に示す電源装置の場合と同様な作用を発揮させることができる。
【００４６】
（実施の形態２）
図６は実施の形態２の電源装置を示すものであり、この電源装置は、基本的な回路構成は実施の形態１の電源装置と同様であるが、前記トランスＴ1 の二次側の整流電流Ｉｓが流れる回路に直列に接続した抵抗Ｒ7 と、この抵抗Ｒ7 の両端電圧を比較し、両端電圧が第一の閾値ＶH 以上になった時オン駆動信号を送出し、前記両端電圧が第二の閾値ＶL 以下になった時オフ駆動信号を送出するコンパレータＩＣ2 と、コンパレータＩＣ2 からのオン駆動信号、オフ駆動信号を基に前記トランジスタＱ2 をオン、オフ駆動するドライバーＩＣ1 とを具備する同期整流制御回路を設けたことが特徴である。そして、前記分圧抵抗Ｒ3 乃至Ｒ6 は省略している。
【００４７】
この実施の形態２の電源装置によれば、同期整流制御回路のコンパレータＩＣ2 が、トランスＴ1 の二次側の整流電流Ｉｓが流れる回路に直列接続した抵抗Ｒ7 の両端電圧を比較し、両端電圧が第一の閾値ＶH 以上になった時オン駆動信号を送出し、前記両端電圧が第二の閾値ＶL 以下になった時オフ駆動信号を送出する。
【００４８】
前記ドライバーＩＣ1 は、コンパレータＩＣ2 からのオン駆動信号、オフ駆動信号を基に前記トランジスタＱ2 をオン、オフ駆動する。
【００４９】
この結果、前記抵抗Ｒ7 、コンパレータＩＣ2 及びドライバーＩＣ1 を用いた回路構成で、実施の形態１の場合と同様、トランスＴ1 の二次側の整流用のダイオードＤ1 による電力損失の低減を図ることができ、かつ、連続モード、不連続モードを問わず、同期整流用のトランジスタＱ2 には常に正方向だけ電流を流すことができ、これにより、安定した同期整流動作を発揮させることができる。
【００５１】
【発明の効果】
請求項１記載の発明によれば、平滑コンデンサのリップル電圧を利用した同期整流制御によりトランスの二次側の整流用のダイオードによる電力損失の低減を図ることができ、かつ、連続モード、不連続モードを問わず、同期整流用の素子には常に正方向だけ電流を流すことができ、常に安定した同期整流動作を発揮する電源装置を提供できる。
【００５２】
請求項２記載の発明によれば、コンパレータ及びドライバーを用いた構成で、請求項１記載の発明と同様な作用を発揮させることができる電源装置を提供できる。
【図面の簡単な説明】
【図１】本発明の実施の形態１のスイッチング電源装置を示す回路図である。
【図２】実施の形態１のスイッチング電源装置の連続モード時の波形図である。
【図３】実施の形態１のスイッチング電源装置の不連続モード時の波形図である。
【図４】本発明の実施の形態２のスイッチング電源装置を示す回路図である。
【図５】本発明の実施の形態３のスイッチング電源装置を示す回路図である。
【図６】本発明の実施の形態４のスイッチング電源装置を示す回路図である。
【図７】従来のスイッチング電源装置を示す回路図である。
【図８】従来のスイッチング電源装置の連続モード時の波形図である。
【図９】従来のスイッチング電源装置の不連続モード時の波形図である。
【符号の説明】
１ 同期整流制御回路
２ スイッチング制御回路
３ 出力電圧検出回路
４ ＰＷＭ回路
ＩＣ1 ドライバー
ＩＣ2 コンパレータ
Ｃ1 コンデンサ
Ｃ2 コンデンサ
Ｔ1 トランス
Ｄ1 ダイオード
Ｑ1 スイッチングトランジスタ
Ｑ2 トランジスタ
Claims (2)
- 直流入力電圧をスイッチングしてトランスの一次巻線に供給し、トランスの二次巻線に誘起する交流電圧を整流用のダイオードにより整流し、インダクタを挟んで入，出力両側に平滑コンデンサが接続されたπ形構成の平滑回路により平滑して直流出力電圧を得るとともに、前記ダイオードと並列に同期整流動作を行う同期整流素子を接続した電源装置において、
前記平滑回路の入力側平滑コンデンサの電圧と前記平滑回路の出力側の平滑コンデンサの電圧との差として表われる前記平滑コンデンサのリップル電圧を検出し、このリップル電圧が第一の閾値以上で前記同期整流素子をオンし、前記リップル電圧が第二の閾値以下で前記同期整流素子をオフさせる同期整流制御回路を設けたこと、
を特徴とする電源装置。 - 前記同期整流制御回路は、前記平滑コンデンサのリップル電圧が第一の閾値以上になった時オン駆動信号を送出し、前記平滑コンデンサのリップル電圧が第二の閾値以下になった時オフ駆動信号を送出するコンパレータと、
このコンパレータからのオン駆動信号、オフ駆動信号を基に前記同期整流素子をオン、オフ駆動するドライバーとを具備することを特徴とする請求項１記載の電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25124598A JP4443651B2 (ja) | 1998-09-04 | 1998-09-04 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25124598A JP4443651B2 (ja) | 1998-09-04 | 1998-09-04 | 電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000083376A JP2000083376A (ja) | 2000-03-21 |
| JP4443651B2 true JP4443651B2 (ja) | 2010-03-31 |
Family
ID=17219901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25124598A Expired - Fee Related JP4443651B2 (ja) | 1998-09-04 | 1998-09-04 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4443651B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103929063B (zh) * | 2014-04-15 | 2016-08-24 | 矽力杰半导体技术(杭州)有限公司 | 一种原边反馈控制方法及原边反馈控制的隔离式变换器 |
-
1998
- 1998-09-04 JP JP25124598A patent/JP4443651B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000083376A (ja) | 2000-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10491097B2 (en) | Switching time optimizer for soft switching of an isolated converter | |
| US8243473B2 (en) | Switching power supply device and switching power supply control circuit | |
| US7113411B2 (en) | Switching power supply | |
| US10897194B2 (en) | Power factor improvement circuit and semiconductor apparatus | |
| JP5040268B2 (ja) | スイッチング電源装置 | |
| JP3626072B2 (ja) | スイッチング電源装置 | |
| US6867634B2 (en) | Method for detecting the null current condition in a PWM driven inductor and a relative driving circuit | |
| JP2004096812A (ja) | スイッチング電源装置 | |
| JP2006050760A (ja) | スイッチング電源回路およびその制御方法 | |
| TW201826682A (zh) | 主動箝位式轉換器及其控制方法 | |
| JP4443651B2 (ja) | 電源装置 | |
| US20190386558A1 (en) | Method and system of a resonant power converter | |
| JP4201161B2 (ja) | スイッチング電源装置 | |
| JP4251259B2 (ja) | スイッチング電源装置 | |
| JP2002320385A (ja) | スイッチングコンバータ | |
| JP2001145338A (ja) | スイッチング電源装置 | |
| JP3757293B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2604302Y2 (ja) | 共振形ｄｃ−ｄｃコンバータ | |
| JPH04101666A (ja) | スイッチング電源の突入電流制限回路 | |
| JP3798289B2 (ja) | スイッチング電源回路 | |
| JP2004519190A (ja) | スイッチング電源 | |
| JP3676873B2 (ja) | スイッチング電源装置 | |
| JP3366588B2 (ja) | 同期整流コンバータ | |
| JP4253808B2 (ja) | スイッチング電源装置 | |
| JPH10309078A (ja) | スイッチング型直流電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050901 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081016 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081021 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081222 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090205 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090324 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090522 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090825 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091021 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091215 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140122 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |