JP4431437B2 - 電子装置 - Google Patents
電子装置 Download PDFInfo
- Publication number
- JP4431437B2 JP4431437B2 JP2004133995A JP2004133995A JP4431437B2 JP 4431437 B2 JP4431437 B2 JP 4431437B2 JP 2004133995 A JP2004133995 A JP 2004133995A JP 2004133995 A JP2004133995 A JP 2004133995A JP 4431437 B2 JP4431437 B2 JP 4431437B2
- Authority
- JP
- Japan
- Prior art keywords
- series
- wiring
- damper
- memory
- resistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
Description
一連のダンパ抵抗は、メモリ素子の一連の接続端子のうち上記複数の中央側接続端子よりも端側に位置する複数の接続端子に対向するようにメモリ素子の集積回路側にてプリント配線板上に実装される端側ダンパ抵抗群と、集積回路に対応して位置するように一連の終端抵抗のメモリ素子とは反対側にてプリント配線板上に実装される中央側ダンパ抵抗群とで構成されており、
上記一連の配線は、端側ダンパ抵抗群及び中央側ダンパ抵抗群の各ダンパ抵抗の実装位置に応じて等長に形成されていてもよい。
1.メモリコントローラ20は、図1にて示す実装位置に限ることなく、メモリモジュール30の長手方向に並行な位置であれば、適宜変更して実装してもよい。これに伴い、一連のダンパ抵抗40のうち一連の終端抵抗50のメモリモジュール30とは反対側に実装するダンパ抵抗の位置及び数は、メモリコントローラ20の実装変更位置にあわせて変更すればよい。なお、変更するダンパ抵抗の数は一連のダンパ抵抗40の数のうちの30(%)〜70(%)の程度にするとよい。
2.メモリコントローラ20は、超集積回路に限ることなく、例えば、単なる集積回路であってもよい。
30…メモリモジュール、40…ダンパ抵抗、50…終端抵抗、
D1〜Dn、E1〜En、C1〜Cn…配線部。
Claims (1)
- 一連の接続端子を有する制御素子と、該制御素子と平行に配置されて同制御素子の各接続端子にそれぞれダンパ抵抗を介して接続される一連の接続端子を有するメモリ素子と、該メモリ素子と平行に配置されて同メモリ素子の各接続端子に接続される一連の終端抵抗とを実装したプリント配線基板を備えた電子装置において、
前記制御素子の中央側に位置する接続端子に接続される前記ダンパ抵抗を前記一連の終端抵抗の前記メモリ素子とは反対側に配置し、前記制御素子の中央側から両側に離間して位置する接続端子に接続される前記ダンパ抵抗を前記メモリ素子の前記制御素子側に配置して、前記制御素子の接続端子を前記ダンパ抵抗を介して前記メモリ素子の接続端子に実質的に同じ長さの配線によって接続したことを特徴とする電子装置。
以上
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004133995A JP4431437B2 (ja) | 2004-04-28 | 2004-04-28 | 電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004133995A JP4431437B2 (ja) | 2004-04-28 | 2004-04-28 | 電子装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005317766A JP2005317766A (ja) | 2005-11-10 |
JP2005317766A5 JP2005317766A5 (ja) | 2007-09-20 |
JP4431437B2 true JP4431437B2 (ja) | 2010-03-17 |
Family
ID=35444866
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004133995A Expired - Fee Related JP4431437B2 (ja) | 2004-04-28 | 2004-04-28 | 電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4431437B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9786354B2 (en) * | 2013-07-10 | 2017-10-10 | Samsung Electronics Co., Ltd. | Memory module |
US9449650B2 (en) | 2013-07-10 | 2016-09-20 | Samsung Electronics Co., Ltd. | Memory module |
-
2004
- 2004-04-28 JP JP2004133995A patent/JP4431437B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005317766A (ja) | 2005-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6891729B2 (en) | Memory module | |
JP2005141741A (ja) | メモリシステムおよび方法 | |
US7035116B2 (en) | Memory system and memory subsystem | |
US20020163784A1 (en) | Memory module having balanced data i/o contacts pads | |
US20060023482A1 (en) | 276-Pin buffered memory module with enhanced fault tolerance | |
JP2000091502A (ja) | メモリモジュ―ル及びそれが挿入されるソケット | |
JP2002117000A (ja) | メモリシステムおよび接続部材 | |
CN101088311A (zh) | 存储模块布线 | |
JP2003108512A (ja) | データバス配線方法、メモリシステム及びメモリモジュール基板 | |
US6930904B2 (en) | Circuit topology for high-speed memory access | |
US10932358B2 (en) | Semiconductor devices and methods for enhancing signal integrity of an interface provided by a semiconductor device | |
US20150301977A1 (en) | Distributed Termination for Flyby Memory Buses | |
US7282649B2 (en) | Printed circuit board | |
JP4431437B2 (ja) | 電子装置 | |
US6995985B2 (en) | Power plane region of printed circuit board with power blocks having an arc-shaped boundary | |
US10716210B2 (en) | Printed circuit board including through-hole vias | |
CN100452010C (zh) | 数据传输线的布线方法和使用该方法的印刷线路板组件 | |
US6839241B2 (en) | Circuit module | |
CN216626199U (zh) | 一种电路板 | |
KR100576176B1 (ko) | 메모리 모듈 테스트 장치 및 방법 | |
JP2003273477A (ja) | 車両装置用プリント配線基板におけるic素子間接続方法及び車両装置用プリント配線基板 | |
JP2008503802A (ja) | 高速メモリモジュール | |
CN100334925C (zh) | 用于存储设备的数据总线连接 | |
JPH0470646B2 (ja) | ||
JP2001285317A (ja) | 通信システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070425 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070802 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090527 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090804 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090826 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091208 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091221 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131225 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131225 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |