JP4427898B2 - 昇圧装置及びその制御方法 - Google Patents
昇圧装置及びその制御方法 Download PDFInfo
- Publication number
- JP4427898B2 JP4427898B2 JP2000377609A JP2000377609A JP4427898B2 JP 4427898 B2 JP4427898 B2 JP 4427898B2 JP 2000377609 A JP2000377609 A JP 2000377609A JP 2000377609 A JP2000377609 A JP 2000377609A JP 4427898 B2 JP4427898 B2 JP 4427898B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- booster
- booster circuit
- frequency
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
- Logic Circuits (AREA)
- Dram (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、負荷を駆動又は負荷への出力電圧値の昇圧をするための昇圧装置に係り、電源電圧をそれよりも高い電圧に昇圧する昇圧装置に関するものである。
【０００２】
【従来の技術】
この種の昇圧装置として、典型的な適用例は、フローティングゲートトランジスタを備える不揮発性メモリであり、この不揮発性メモリにより集積回路が構成される。そのような不揮発性メモリを動作させるには、通常の電源電圧Ｖｃｃ（一般的には５Ｖ又は３Ｖ）よりも高い電圧Ｖｐｐ（一般的には１４Ｖ程度かそれを超える電圧）が必要となる。単一の電源電圧Ｖｃｃによりこのメモリを使用できるようにするには、集積回路に電源電圧Ｖｃｃから電圧Ｖｐｐを発生させる回路を備える方法が取られる。
【０００３】
電圧Ｖｐｐを発生する回路として、チャージポンプの原理に基づいた昇圧回路がある。図１１（ａ）には、ダイオード及びコンデンサからなる複数の昇圧ステージを有する昇圧回路の構成を示し、同（ｂ）には本昇圧回路に供給される２つの周期的な位相を示す。この昇圧回路は、２つの重なり合わない周期的な位相Ｐｈｉ１，Ｐｈｉ２に応じて電源電圧Ｖｃｃと接地との間のコンデンサ接続をスイッチングさせるよう構成されている。
【０００４】
例えば、１段目及び２段目の昇圧ステージにおいて、Ｐｈｉ１がオフとなる時間ｔ０では、ダイオード１０１を介してコンデンサ１０２が電圧Ｖｃｃに充電される。また続いて、Ｐｈｉ２がオフとなる時間ｔ１では、ダイオード１０３を介してコンデンサ１０２の電荷の一部がコンデンサ１０４へ放電される。コンデンサ１０４からコンデンサ１０２への放電はダイオード１０３により防がれる。従って、コンデンサ１０４の電圧は次第に増加して電圧Ｖｃｃを越える値に達する。この場合、ダイオード１０３での電圧降下を考慮しなければ、理論上の最大値２Ｖｃｃまで昇圧される。以後、位相Ｐｈｉ１，Ｐｈｉ２が交互にオン／オフされ、その都度コンデンサ１０２が再充電された後、その電荷が後続のコンデンサ１０４に放電される。連続したｎ個のステージをカスケード式に接続する場合、得られる電圧は（ｎ＋１）×Ｖｃｃであり、より正確には、ダイオードのしきい値電圧Ｖｄを考慮するならば（ｎ＋１）×（Ｖｃｃ−Ｖｄ）に達する。
【０００５】
一方、より少ないステージ数で十分な出力電圧を得るためには、ダイオードをトランジスタで置き換える方法が提案されている。なお本明細書では、コンデンサの電荷の転送にダイオードを用いるものをダイオード電荷転送方式、ダイオードをトランジスタに置き換えたものをトランジスタ電荷転送方式と呼ぶ。
【０００６】
図１２（ａ）には、トランジスタ及びコンデンサからなる複数の昇圧ステージを有するトランジスタ電荷転送方式の昇圧回路の構成を示し、同（ｂ）には本昇圧回路に供給される２つの周期的な位相を示す。この昇圧回路は、２つの重なり合わない周期的な位相Ｐｈｉ１，Ｐｈｉ２により制御される。なお、この回路にはブートストラップ機能が備わっている。
【０００７】
例えば、１段目及び２段目の昇圧ステージにおいて、Ｐｈｉ１がオンとなる時間ｔ０では、ノード２１７，２１８，２２５，２２６の電位がＶｃｃとなる。このとき、トランジスタ２１３，２２４のゲート電圧はＶｃｃであり、トランジスタ２１３，２２４がオンする。よって、コンデンサ２１１，２２２がトランジスタ２１３，２２４を通して電位Ｖｃｃまで充電される。
【０００８】
また、Ｐｈｉ２がオンとなる時間ｔ１では、ノード２２８の電位が２Ｖｃｃとなる。このとき、トランジスタ２２３のゲート電圧は２Ｖｃｃであり、トランジスタ２２３がオンする。よって、コンデンサ２２１は、トランジスタ２２３を通してコンデンサ２１１の電荷が一部充電される。Ｐｈｉ２の立ち上がりの瞬間、ノード２１６は、理想的には２Ｖｃｃの電位となり、コンデンサ２１１とコンデンサ２２１との間で電荷の再分配が行われる。またこの瞬間、トランジスタ２１４がオンしており、ノード２１８の電位がＶｃｃとなる。
【０００９】
更にその後、Ｐｈｉ１が再びオンする時間ｔ２では、ノード２１８の電位が２Ｖｃｃとなる。このとき、トランジスタ２１３のゲート電圧は２Ｖｃｃであり、トランジスタ２１３がオンする。よって、コンデンサ２１１は、トランジスタ２１３を通して電荷が充電される。Ｐｈｉ１の立ち上がりの瞬間、ノード２２６は、理想的には２Ｖｃｃの電位となり、コンデンサ２２１と次段コンデンサとの間で電荷の再分配が行われる。またこのとき、ノード２２８の電位はＶｃｃであり、トランジスタ２２３がオフしている。従って、コンデンサ２２１からコンデンサ２１１への電荷の放電はない。こうして２つの位相Ｐｈｉ１，Ｐｈｉ２により電荷の転送が繰り返される。連続したｎ個のステージをカスケード式に接続する場合、得られる電圧は（ｎ＋１）×Ｖｃｃとなる。
【００１０】
ここで、図１１のダイオード電荷転送方式では、ダイオードで電圧降下が生じるが、図１２のトランジスタ電荷転送方式では、トランジスタ（例えば符号２１３，２２３）のゲート−ソース間電圧が十分に印加されているため、両端子間に電圧降下が生じない。そのため、最少のステージ数で十分な出力電圧を得ることができる。
【００１１】
また従来より、上記ダイオード電荷転送方式、又はトランジスタ電荷転送方式の昇圧回路を前後２段に設け、昇圧特性を向上させようとした技術があり、その一例として、特開昭５８−２９３７１号公報の昇圧回路が公知である。その回路構成を図１３に示す。
【００１２】
図１３の回路構成では、前段の昇圧回路である回路ブロックＢ１と、レベルシフト回路である回路ブロックＢ２と、後段の昇圧回路である回路ブロックＢ３とが設けられ、回路ブロックＢ１は、クロックφにより例えば電源電圧１．５ボルトを約５ボルトに昇圧する。回路ブロックＢ２は、回路ブロックＢ３の入力として必要な信号φ２を生成する。また、回路ブロックＢ３は、ハイ側５ボルトの信号φ２，／φ２（／は反転信号であることを示す）を入力し、所望の昇圧電圧値まで昇圧する。
【００１３】
【発明が解決しようとする課題】
しかしながら、上記図１３の昇圧回路において、回路ブロックＢ１，Ｂ３の各クロック（φと／φ、φ２と／φ２）は振幅が異なるが、周波数が同一のクロックとなる。この場合、回路ブロックＢ１のコンデンサＣ５と回路ブロックＢ３のコンデンサＣ１１，Ｃ１２，・・・との間で電荷の再分配が生じる。そのため、回路ブロックＢ３のコンデンサＣ１１，Ｃ１２，・・・に電荷を供給しても前記コンデンサＣ５の電圧の低下が生じないように回路ブロックＢ１のコンデンサＣ１，Ｃ２，・・・をそれぞれ十分に大きくする必要があり、容量形成においてはチップ面積を多く必要とする。従って、低面積化の効果は薄いと考えられる。因みに、回路ブロックＢ１のコンデンサの大きさの度合いは、電圧ドロップを１０％程度まで許すとすると、「回路ブロックＢ３のコンデンサの総容量×（１／２）×９」程度とする必要がある。
【００１４】
仮に、回路ブロックＢ１のコンデンサと回路ブロックＢ３のコンデンサとが同程度の容量値であれば、回路ブロックＢ１と回路ブロックＢ３とのクロック周波数が同じである限りはこの関係は不変である。そのため、回路ブロックＢ３に印加される電圧は、電荷の再分配によって「回路ブロックＢ１の最終段の容量値／（２×回路ブロックＢ３の総容量値）」となり、所望の昇圧電圧値は得られない。
【００１５】
本発明は、上記問題に着目してなされたものであって、その目的とするところは、適正なる昇圧動作を実現しつつ、回路規模を小さくして低面積化を図ることができる昇圧装置を提供することである。
【００１６】
【課題を解決するための手段】
請求項１に記載の昇圧装置において、第１の昇圧回路には、互いに重なり合うことのない相補的な２つの第１のクロック信号が供給され、レベルシフト回路には、同じく互いに重なり合うことのない相補的な２つの第２のクロック信号が供給される。そして、第１の昇圧回路は、複数の昇圧ステージに設けられたコンデンサの電荷を後続のコンデンサに転送して電源電圧を昇圧する。レベルシフト回路は、第２のクロック信号の制御レベルを、前記第１の昇圧回路の出力レベルにシフトさせる。また、第２の昇圧回路は、前記レベルシフト回路の出力を駆動電圧とし、前記第１の昇圧回路と同様に複数の昇圧ステージに設けられたコンデンサの電荷を後続のコンデンサに転送してレベルシフト回路の出力を所望の電圧値まで昇圧する。
【００１７】
本構成では、昇圧回路を前後２段に設け、後段の昇圧回路（第２の昇圧回路）に対してレベルシフト回路でレベルシフトしたクロック信号を供給する。この場合、第２の昇圧回路は、第１の昇圧回路で昇圧された電圧を駆動電圧とする。これにより、例えば昇圧回路を１段に設け、単にそのステージ数を増やして所望の電圧値に昇圧する場合と比べて昇圧効率が高まり、回路規模の小型化、低面積化が可能となる。
【００１８】
また本発明では、前記第１のクロック信号の周波数を、前記第２のクロック信号の周波数よりも高くしたことを特徴とする。従って、第１の昇圧回路と第２の昇圧回路との間で電荷の再配分が行われることを考えた場合、第２の昇圧回路への電荷の供給は、第１のクロック信号の周波数が高い分だけ増加する。それ故に、第１及び第２のクロック信号の周波数を同一とした場合に比べて、昇圧装置における実質的なコンデンサ容量を大幅に減少させることが可能となる。その結果、本請求項１の発明では、適正なる昇圧動作を実現しつつ、回路規模を小さくして低面積化を図ることができる。
【００１９】
以下に、図１４，図１５を用い上記の効果を原理的に補足説明する。ここで、図１４は本発明の回路構成を、図１５は従来装置の回路構成を示すが、これら各図では、前記図１３の回路構成と同様に、直列に接続される前後３つの回路を回路ブロックＢ１，回路ブロックＢ２，回路ブロックＢ３として示すこととする。なお、図１４では、回路ブロックＢ１のクロック周波数をφ、回路ブロックＢ２のクロック周波数をφ１（φ＞φ１）とするのに対し、図１５では、回路ブロックＢ１及びＢ２共にクロック周波数をφ１としている。
【００２０】
さて、図１４，図１５では、回路ブロックＢ３の電荷転送に関わる総容量値の１／２が２Ｃｂ（＝４Ｃｂ／２）であることから、時間（１／φ１）の間に、回路ブロックＢ１から回路ブロックＢ２を通して回路ブロックＢ３へ供給される電荷量Ｑ１は「Ｑ１＝Ｖ×２Ｃｂ」となる。
【００２１】
ここで、図１４の場合、周波数φが周波数φ１の５倍であるとすると、時間（１／φ１）の間に、回路ブロックＢ１の各コンデンサで必要となる転送電荷量Ｑ２は、
Ｑ２＝（Ｖ×２Ｃｂ）×（１／５）＝（Ｖ×Ｃｂ）×（２／５）
となる。このとき、「Ｖ×Ｃ＝Ｖ×Ｃｂ×（２／５）」であるから、回路ブロックＢ１の各コンデンサに求められる容量値Ｃは「Ｃ＝（２／５）Ｃｂ」となる。一方、図１５（従来装置）では、「Ｖ×Ｃａ＝Ｖ×２Ｃｂ」であるから、回路ブロックＢ１の各コンデンサに求められる容量値Ｃａは「Ｃａ＝２Ｃｂ」となる。
【００２２】
また、転送電荷量が増えればトランジスタの電流能力がより要求されるので、トランジスタサイズは大きくなる。この場合、図１４，図１５におけるトランジスタのゲート幅を図示の通りＷ，Ｗａ，Ｗｂでそれぞれ表すと、図１４では、Ｗ＝（２／５）Ｗｂ程度、図１５では、Ｗａ＝２Ｗｂ程度となる。
【００２３】
よって、回路ブロックＢ１〜Ｂ３の回路面積をコンデンササイズとトランジスタサイズとで表すと、図１４では、前述のＣ＝（２／５）Ｃｂ、Ｗ＝（２／５）Ｗｂの関係より、
（４Ｃ＋４Ｗ）＋４Ｗ＋（４Ｃｂ＋４Ｗｂ）＝５．６Ｃｂ＋７．２Ｗｂ
となる。また、図１５では、前述のＣａ＝２Ｃｂ、Ｗａ＝２Ｗｂの関係より、
（４Ｃａ＋４Ｗａ）＋４Ｗａ＋（４Ｃｂ＋４Ｗｂ）＝１２Ｃｂ＋２０Ｗｂ
となる。要するに、図１４の回路方式（本発明）と図１５の回路方式とを比較すると、前者の方がより低面積であることが分かる。また、回路ブロックＢ３の電荷転送に関わる総容量値が大きいほど図１４の回路方式と図１５の回路方式との面積差は大きくなり、その効果は顕著となる。
【００２４】
また、請求項１に記載の発明では、整流回路やクランプ回路を組み合わせることで、より実用化に適した昇圧装置が実現できる。すなわち、請求項２に記載したように、前記第１又は第２の昇圧回路の直後、若しくは前記レベルシフト回路の直後の少なくとも何れかに、電荷の逆流を防ぎ且つ出力を整流するための整流回路を設けると良い。また、請求項３に記載したように、前記第１又は第２の昇圧回路の直後、若しくは前記レベルシフト回路の直後の少なくとも何れかに、出力調整のためのクランプ回路を設けると良い。
【００２５】
また、請求項４に記載の発明では、前記第１の昇圧回路には、複数の昇圧ステージを個々に切り離すための切り離し回路を設け、この切り離し回路により昇圧ステージの段数を調整する。これにより、必要とする昇圧ステージだけを選択的に機能させることができ、第１の昇圧回路の出力電圧値が容易に調整できるようになる。
【００２６】
また、請求項５に記載の発明では、前記第１及び第２の昇圧回路は、ＭＯＳトランジスタのゲート電位を上昇させるためのブートストラップ機能を備えるので、昇圧効率の良い回路構成が実現できる。例えば、コッククロフト型の昇圧回路を用いる場合に比べて昇圧効率が向上する。
【００２７】
また、本発明の昇圧装置において、第１及び第２の昇圧回路を具備することは必ずしも昇圧回路を２段設けることだけを意味するものではなく、第１の昇圧回路に対してそれとは別の２段以上の昇圧回路を併せ持つ構成であっても良いと拡大解釈できる。すなわち、請求項６に記載したように、前記第１の昇圧回路に対して２段以上の昇圧回路が直列に設けられ、各昇圧回路の間にそれぞれ、互いに重なり合うことのない相補的な２つのクロック信号が供給されるレベルシフト回路が設けられる昇圧装置において、前記第１の昇圧回路に供給される第１のクロック信号の周波数を最も高くし、その後段に設けられる各レベルシフト回路のクロック信号の周波数を、後続になるほど低くする。かかる場合にも、各クロック信号の周波数を同一とした場合に比べて、昇圧装置における実質的なコンデンサ容量を大幅に減少させることが可能となる。その結果、適正なる昇圧動作を実現しつつ、回路規模を小さくして低面積化を図ることができる。
【００２８】
また、請求項７に記載の発明は、ブートストラップ機能を備えた第１の昇圧回路及び第２の昇圧回路と、レベルシフト回路と、第１の昇圧回路及び第２の昇圧回路の出力をそれぞれ取り込む第１の整流回路及び第２の整流回路とを備える。そして、第１のクロック信号の周波数を、第２のクロック信号の周波数よりも高くし、更に、第１の昇圧回路の出力電圧値を、前記第１のクロック信号の周波数、又は第２のクロック信号の周波数で制御する。本請求項７の構成においても前述の通り、例えば昇圧回路を１段に設け、単にそのステージ数を増やして所望の電圧値に昇圧する場合と比べて昇圧効率が高まる。また、第１及び第２のクロック信号の周波数を同一とした場合に比べて、昇圧装置における実質的なコンデンサ容量を大幅に減少させることが可能となる。その結果、適正なる昇圧動作を実現しつつ、回路規模を小さくして低面積化を図ることができる。
【００２９】
一方、昇圧装置の制御方法として、請求項８〜１０に記載の発明が適用できる。つまり、請求項８に記載の発明では、前記第１の昇圧回路の出力電圧値を、前記第１のクロック信号の周波数で制御する。また、請求項９に記載の発明では、前記第１の昇圧回路の出力電圧値を、前記第２のクロック信号の周波数で制御する。この場合実際には、第２のクロック信号の周波数に対して、高周波域で第１のクロック信号の周波数を制御する。或いは、第１のクロック信号の周波数に対して、低周波域で第２のクロック信号の周波数を制御する。これにより、第２の昇圧回路に電荷を供給するためのコンデンサの電荷量（第１の昇圧回路側のコンデンサ電荷量）が調整できる。それ故、第１の昇圧回路のコンデンサと第２の昇圧回路のコンデンサとの間で電荷の再分配が起きても第２の昇圧回路への印加電圧の低下が起きない程度に電荷を貯めることができる。これは、第１の昇圧回路のコンデンサの容量値が第２の昇圧回路の容量値により影響を受けないことを意味し、低面積化が実現できることを意味する。
【００３０】
更に、請求項１０に記載の発明では、前記第１の昇圧回路の出力電圧値を、当該第１の昇圧回路の昇圧ステージ段数で制御する。この場合、必要とする昇圧ステージだけを選択的に機能させることができ、第１の昇圧回路の出力電圧値が容易に調整できるようになる。
【００３１】
【発明の実施の形態】
以下、この発明を具体化した一実施の形態を図面に従って説明する。
図１は、クロック電圧昇圧方式を適用した本発明の昇圧装置を示すブロック図である。図１において、本昇圧装置は、第１の昇圧回路１０と、レベルシフト回路２０と、第２の昇圧回路３０とを基本構成とする。第１の昇圧回路１０には、第１のクロック信号であるＣＬＫ１，ＣＬＫ２が供給され、同昇圧回路１０は電源電圧ＶｃｃをＶｐ１に昇圧する。レベルシフト回路２０には、第２のクロック信号であるＣＬＫ３，ＣＬＫ４が供給され、同レベルシフト回路２０は、前記第１の昇圧回路１０の出力を電源電圧として、第２の昇圧回路３０に供給するための信号を生成する。なお、ＣＬＫ１とＣＬＫ２、ＣＬＫ３とＣＬＫ４はそれぞれ、互いに重なり合うことのない相補的なクロック信号であり、各々にクロック周波数が設定されている。また、第２の昇圧回路３０は、レベルシフト回路２０の出力を駆動電圧（クロック電圧）として動作し、所望とする昇圧電圧Ｖｐｐを出力する。
【００３２】
図２は、昇圧装置の電気的構成を示す回路図である。本装置では、第１及び第２の昇圧回路１０，３０として、ブートストラップ機能を有するトランジスタ電荷転送方式を採用している。但し、その回路構成及び動作は前記図１２にて説明したため、ここでは詳細な説明を省略する。勿論、この回路構成がダイオード電荷転送方式であっても差し支えない。また、図３は、ＣＬＫ１〜ＣＬＫ４のクロック波形を示す図であり、これらＣＬＫ１〜ＣＬＫ４は各々、０と制御信号レベル（一般的には電源電圧Ｖｃｃで、５Ｖ、３Ｖ、１．８Ｖ等）との２つの値に切り替わる。なお、各クロックは、０と制御信号レベルとで切り替わる他に、５Ｖと８Ｖとなど、中間電圧で切り替わるように構成しても良い。
【００３３】
図２において、第１の昇圧回路１０では、相補的なＣＬＫ１，ＣＬＫ２を駆動電圧（クロック電圧）とし、個々の昇圧ステージでコンデンサの電荷が後続のコンデンサに順次転送される。これにより、電源電圧Ｖｃｃが昇圧され、レベルシフト回路２０に対してＬｉｎ（前記Ｖｐ１に相当）が出力される。
【００３４】
また、レベルシフト回路２０は、Ｐチャネルトランジスタ２１及びＮチャネルトランジスタ２２からなる直列回路と、Ｐチャネルトランジスタ２３及びＮチャネルトランジスタ２４からなる直列回路とが並列に接続されており、Ｎチャネルトランジスタ２２のゲートにはＣＬＫ３が、Ｎチャネルトランジスタ２４のゲートにはＣＬＫ４がそれぞれ供給される。また、本レベルシフト回路２０は、いわゆるたすき掛け方式を採用しており、出力点ａにはＰチャネルトランジスタ２１のゲートが接続され、出力点ｂにはＰチャネルトランジスタ２３のゲートが接続されている。
【００３５】
レベルシフト回路２０では、第１の昇圧回路１０の出力Ｌｉｎを電源ラインに入力する。この場合、ＣＬＫ３がＨレベル、ＣＬＫ４がＬレベルであれば、Ｎチャネルトランジスタ２２がオン、Ｎチャネルトランジスタ２４がオフし、Ｌｉｎの電圧が出力点ａよりＬｏｕｔ２として出力される。次に、ＣＬＫ３のＨレベルをＬレベルに落とす。すると、Ｎチャネルトランジスタ２２がオフする。その後、ＣＬＫ４のＬレベルをＨレベルにすると、Ｎチャネルトランジスタ２４がオンしてＰチャネルトランジスタ２１のゲート電位が接地電位となり、該トランジスタ２１がオンする。すると、Ｌｉｎの電圧は出力点ｂよりＬｏｕｔ１として出力される。このとき同時に、Ｐチャネルトランジスタ２３がオフとなる。
【００３６】
こうしてＣＬＫ３，ＣＬＫ４が交互にＨレベルとなることにより、Ｌｏｕｔ１，Ｌｏｕｔ２の出力波形が制御される。そして、Ｌｏｕｔ１，Ｌｏｕｔ２がＣＬＫ３，ＣＬＫ４と同じ周期の２相クロック信号として第２の昇圧回路３０に出力される。このとき、Ｌｏｕｔ１，Ｌｏｕｔ２の電圧（Ｈレベル側の電圧）はＬｉｎとなる。
【００３７】
第２の昇圧回路３０では、Ｌｏｕｔ１，Ｌｏｕｔ２を駆動電圧（クロック電圧）とし、個々の昇圧ステージでコンデンサの電荷が後続のコンデンサに順次転送される。これにより、電源電圧Ｖｃｃが昇圧されてＬｏｕｔ３（前記Ｖｐｐに相当）が出力される。この場合、Ｌｏｕｔ１，Ｌｏｕｔ２はＬｉｎレベルに昇圧された位相を持ち、制御信号レベル（昇圧されていない電圧レベル）の位相を持つ場合と比べて昇圧効率が向上する。つまり、１ステージ分の昇圧値は、第１の昇圧回路１０ではＶｃｃであるのに対し、第２の昇圧回路３０ではＬｉｎ（Ｖｃｃの昇圧値）であり、後者の場合には昇圧効率が大幅に改善される。
【００３８】
具体的には例えば、電源電圧Ｖｃｃを３Ｖ、昇圧後の出力Ｌｏｕｔ３を４０Ｖとする場合、第１の昇圧回路１０でのステージ数を３とすればその出力が「Ｖｃｃ×４（≒１２Ｖ）」となり、更に第２の昇圧回路３０でのステージ数を同じく３とすればその出力が「４Ｖｃｃ×４（≒４８Ｖ）」となる。つまり、計６ステージで所望とする昇圧動作が実現できる。因みに、前記図１２の構成により昇圧装置を構成する場合、上記昇圧動作を実現するためには計１３ステージを必要とする。なお、上記Ｌｏｕｔ１，Ｌｏｕｔ２の電圧値は、第２の昇圧回路３０内でＬｏｕｔ１，Ｌｏｕｔ２が印加される素子の耐圧で上限値が規制される。
【００３９】
またここで、図３に示すように、ＣＬＫ１とＣＬＫ２の周波数は、ＣＬＫ３とＣＬＫ４の周波数よりも高い。そのため、ＣＬＫ１，ＣＬＫ２の周波数と、Ｌｏｕｔ１，Ｌｏｕｔ２の周波数とを比べると、やはり前者の方が高くなる。従って、第１の昇圧回路１０と第２の昇圧回路３０との間で電荷の再配分が行われることを考えた場合、クロック１周期で必要となる第１の昇圧回路１０の転送電荷量は、ＣＬＫ１，ＣＬＫ２の周波数が高い分だけ減じられる。それ故に、ＣＬＫ１，２とＣＬＫ３，４との周波数を同一とした場合に比べて、第１の昇圧回路１０における実質的なコンデンサ容量が削減できる。
【００４０】
ＣＬＫ１，ＣＬＫ２の周波数を、ＣＬＫ３，ＣＬＫ４の周波数よりも高くしたことは前述したが、その際、ＣＬＫ１，ＣＬＫ２の周波数（周期）、又はＣＬＫ３，ＣＬＫ４の周波数（周期）を調整することにより、第１の昇圧回路１０のＬｉｎの電圧レベル（昇圧値）が制御できる。なお、この周波数制御は、図示しない制御回路等により実現される。
【００４１】
つまり、ＣＬＫ１，ＣＬＫ２の周波数をｆ１、ＣＬＫ３，ＣＬＫ４の周波数をｆ２としたとき、図４（ａ）に示すように、ＣＬＫ１，ＣＬＫ２の周波数ｆ１を高くすれば、或いはＣＬＫ３，ＣＬＫ４の周波数ｆ２を低くすれば、第１の昇圧回路１０の昇圧値（出力Ｌｉｎ）を高くすることができる。例えば、ＣＬＫ３，ＣＬＫ４側を可変に調整する場合、前記図２の回路構成では、ＣＬＫ３がＨレベルで、同時にＣＬＫ４がＬレベルである期間の長さを変化させることによりＬｏｕｔ２の電圧レベルが調整され、逆に、ＣＬＫ４がＨレベルで、同時にＣＬＫ３がＬレベルである期間の長さを変化させることによりＬｏｕｔ１の電圧レベルが調整される。また、図４（ｂ）に示すように、ＣＬＫ１，ＣＬＫ２の周波数ｆ１を高くすれば、或いはＣＬＫ３，ＣＬＫ４の周波数ｆ２を低くすれば、第１の昇圧回路１０における昇圧ステージ数を削減することができる。
【００４２】
また、第１の昇圧回路１０における昇圧値の変化を時間の経過と共に見ると、図５に示すように、ＣＬＫ１，ＣＬＫ２の周波数ｆ１が高いほど、昇圧値の立ち上がりが速くなることが分かる。
【００４３】
以上詳述した本実施の形態によれば、以下に示す効果が得られる。
昇圧回路１０，３０を前後２段に設けたので、例えば昇圧回路を１段に設け、単にそのステージ数を増やして所望の電圧値に昇圧する場合と比べて昇圧効率が高まる。また、ＣＬＫ１，ＣＬＫ２の周波数をＣＬＫ３，ＣＬＫ４の周波数よりも高くしたので、ＣＬＫ１〜ＣＬＫ４の周波数を同一とした場合に比べて、昇圧装置におけるコンデンサ容量を大幅に減少させることが可能となる。その結果、適正なる昇圧動作を実現しつつ、回路規模を小さくして低面積化を図ることができる。
【００４４】
また、第１及び第２の昇圧回路１０，３０として、ＭＯＳトランジスタのゲート電位を上昇させるためのブートストラップ機能を備えるので、昇圧効率の良い回路構成が実現できる。例えば、コッククロフト型の昇圧回路を用いる場合に比べて昇圧効率が向上する。
【００４５】
また、ＣＬＫ１，ＣＬＫ２の周波数（周期）、又はＣＬＫ３，ＣＬＫ４の周波数（周期）を調整することにより、第１の昇圧回路１０のＬｉｎの電圧レベル（昇圧値）が制御できるので、仮に第１の昇圧回路１０のコンデンサと第２の昇圧回路３０のコンデンサとの間で電荷の再分配が起きても第２の昇圧回路３０への印加電圧の低下が起きない程度に電荷を貯めることができる。これは、第１の昇圧回路１０のコンデンサの容量値が第２の昇圧回路３０の容量値により影響を受けないことを意味し、低面積化が実現できることを意味する。
【００４６】
以下、本発明の第２〜第４の実施の形態について、上記第１の実施の形態との相違点を中心に説明する。
（第２の実施の形態）
図６は、第２の実施の形態としての昇圧装置の電気的構成を示し、前記図２との相違点として、第１及び第２の昇圧回路１０，３０の出力側に整流回路としてのリップル防止回路４１，４２を追加している。このリップル防止回路４１，４２により、第１及び第２の昇圧回路１０，３０の各々に対する電荷の逆流が防止され、且つこれら昇圧回路１０，３０の出力が整流される。リップル防止回路４１，４２はダイオードを用いて構成される。なお、リップル防止回路４１が「第１の整流回路」に相当し、リップル防止回路４２が「第２の整流回路」に相当する。
【００４７】
また、上記図１の回路構成に対して、整流回路としてのリップル防止回路と、出力調整のためのクランプ回路とを適宜追加して具体化することが可能である。ここで、図７（ａ）に示すように、リップル防止回路５０はダイオードＤ１を用いて実現される（前記図６の符号４１，４２と同じ）。また、図７（ｂ）に示すように、クランプ回路６０はツェナーダイオードＤ２を用いて実現される。
【００４８】
図８（ａ），（ｂ）には昇圧装置としての概略構成を示す。図８（ａ）では、第１の昇圧回路１０とレベルシフト回路２０との間にリップル防止回路５０とクランプ回路６０とを配置している。また、図８（ｂ）では、レベルシフト回路２０と第２の昇圧回路３０との間にリップル防止回路５０とクランプ回路６０とを配置している。
【００４９】
なお、図８（ａ），（ｂ）に示す構成以外に、
・リップル防止回路５０だけを第１の昇圧回路１０の出力部、又はレベルシフト回路２０の出力部の少なくとも何れかに設ける。
・クランプ回路６０だけを第１の昇圧回路１０の出力部、又はレベルシフト回路２０の出力部の少なくとも何れかに設ける。
・リップル防止回路５０とクランプ回路６０との順序を逆にする。
・図８（ａ），（ｂ）を組み合わせ、レベルシフト回路２０の前後両方にリップル防止回路５０やクランプ回路６０を設ける。
・第２の昇圧回路３０の直後にも、リップル防止回路５０又はクランプ回路６０の少なくとも何れかを設ける。
といった構成を適宜採用しても良い。
【００５０】
（第３の実施の形態）
次に、第３の実施の形態では、第１の昇圧回路３０内の昇圧ステージを個々に切り離し、ステージ段数を任意に調整可能な回路構成について説明する。但し図９は、ダイオード電荷転送方式を用いた回路構成を示す。
【００５１】
図９では、前述した図１１の構成に対してトランジスタＴ０〜Ｔ９を追加し、これらトランジスタＴ０〜Ｔ９を信号Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５によりオン又はオフさせるよう構成している。ＣＬＫ１，ＣＬＫ２は前記同様、互いに重なり合うことのない相補的な２つのクロック信号である。なお、トランジスタＴ０〜Ｔ９が請求項記載の「切り離し回路」に相当し、信号Ｓ１〜Ｓ５は、図示しない制御回路等により操作される。
【００５２】
各昇圧ステージを全て機能させる場合、信号Ｓ１〜Ｓ５を全てＬレベルとする。また、昇圧ステージを１ステージ分機能させない場合、例えば信号Ｓ１をＨレベル、信号Ｓ２〜Ｓ５をＬレベルとし、最初の１ステージ分を機能させないようにする。更に、昇圧ステージを２ステージ分機能させない場合、例えば信号Ｓ１，Ｓ２をＨレベル、信号Ｓ３〜Ｓ５をＬレベルとし、最初の２ステージ分を機能させないようにする。
【００５３】
以上の制御により、第１の昇圧回路１０において必要な昇圧ステージ数だけを選択的に機能させることができ、第１の昇圧回路１０の出力電圧値が容易に調整できるようになる。
【００５４】
（第４の実施の形態）
上記実施の形態では、前後２段の昇圧回路にて昇圧装置を構成したが、３段以上の昇圧回路を用いて昇圧装置を構成することも可能である。例えば、３段の昇圧回路を用いた構成を図１０に示す。なお、各昇圧回路の具体的構成としては、勿論ダイオード電荷転送方式、トランジスタ電荷転送方式の何れであっても良い。
【００５５】
図１０では、前記図１の構成に対して、第２の昇圧回路３０よりも後ろにレベルシフト回路７０と第３の昇圧回路８０とを増設している。この場合、ＣＬＫ１とＣＬＫ２、ＣＬＫ３とＣＬＫ４、ＣＬＫ５とＣＬＫ６はそれぞれ、互いに重なり合うことのない相補的な２つのクロック信号であり、各々のクロック周波数ｆは、
ｆ（ＣＬＫ１，２）＞ｆ（ＣＬＫ３，４）＞ｆ（ＣＬＫ５，６）
の関係を有する。すなわち、ＣＬＫ１とＣＬＫ２の周波数を最も高くし、ＣＬＫ３とＣＬＫ４，ＣＬＫ５とＣＬＫ６については後続になるほど周波数を低くする。
【００５６】
上記図１０の構成にあっても、各クロック信号の周波数を同一とした場合に比べて、昇圧装置における実質的なコンデンサ容量を大幅に減少させることが可能となる。その結果、適正なる昇圧動作を実現しつつ、回路規模を小さくして低面積化を図ることができる。
【００５７】
なお更に、第１の昇圧回路１０に対して３段以上の昇圧回路を直列に設ける構成でも良く、各昇圧回路の間にそれぞれレベルシフト回路が設けられ、このレベルシフト回路に相補的な２つのクロック信号が供給される。この場合にも、第１の昇圧回路１０に供給されるクロック信号の周波数を最も高くし、各レベルシフト回路のクロック信号の周波数を、後続になるほど低くする。
【図面の簡単な説明】
【図１】発明の実施の形態における昇圧装置の概要を示すブロック図。
【図２】昇圧装置の電気的構成を示す回路図。
【図３】クロック波形を示す図。
【図４】クロック周波数と昇圧値、昇圧ステージ数との関係を示す図。
【図５】時間の経過に伴う昇圧値の変化を示す図。
【図６】第２の実施の形態における昇圧装置の電気的構成を示す回路図。
【図７】リップル防止回路及びクランプ回路の構成を示す図。
【図８】リップル防止回路及びクランプ回路を付加した昇圧装置の構成を示すブロック図。
【図９】昇圧ステージ数の調整機能を付加した昇圧回路の構成を示す回路図。
【図１０】昇圧回路を３段にした構成を示すブロック図。
【図１１】ダイオード電荷転送方式の昇圧回路を示す回路図。
【図１２】トランジスタ電荷転送方式の昇圧回路を示す回路図。
【図１３】従来技術における昇圧装置の構成を示す回路図。
【図１４】本発明の昇圧装置について動作説明のための回路図。
【図１５】従来技術相当の昇圧装置について動作説明のための回路図。
【符号の説明】
１０…第１の昇圧回路、２０…レベルシフト回路、３０…第２の昇圧回路、４１，４２，５０…リップル防止回路、６０…クランプ回路、７０…レベルシフト回路、８０…第３の昇圧回路。
【発明の属する技術分野】
本発明は、負荷を駆動又は負荷への出力電圧値の昇圧をするための昇圧装置に係り、電源電圧をそれよりも高い電圧に昇圧する昇圧装置に関するものである。
【０００２】
【従来の技術】
この種の昇圧装置として、典型的な適用例は、フローティングゲートトランジスタを備える不揮発性メモリであり、この不揮発性メモリにより集積回路が構成される。そのような不揮発性メモリを動作させるには、通常の電源電圧Ｖｃｃ（一般的には５Ｖ又は３Ｖ）よりも高い電圧Ｖｐｐ（一般的には１４Ｖ程度かそれを超える電圧）が必要となる。単一の電源電圧Ｖｃｃによりこのメモリを使用できるようにするには、集積回路に電源電圧Ｖｃｃから電圧Ｖｐｐを発生させる回路を備える方法が取られる。
【０００３】
電圧Ｖｐｐを発生する回路として、チャージポンプの原理に基づいた昇圧回路がある。図１１（ａ）には、ダイオード及びコンデンサからなる複数の昇圧ステージを有する昇圧回路の構成を示し、同（ｂ）には本昇圧回路に供給される２つの周期的な位相を示す。この昇圧回路は、２つの重なり合わない周期的な位相Ｐｈｉ１，Ｐｈｉ２に応じて電源電圧Ｖｃｃと接地との間のコンデンサ接続をスイッチングさせるよう構成されている。
【０００４】
例えば、１段目及び２段目の昇圧ステージにおいて、Ｐｈｉ１がオフとなる時間ｔ０では、ダイオード１０１を介してコンデンサ１０２が電圧Ｖｃｃに充電される。また続いて、Ｐｈｉ２がオフとなる時間ｔ１では、ダイオード１０３を介してコンデンサ１０２の電荷の一部がコンデンサ１０４へ放電される。コンデンサ１０４からコンデンサ１０２への放電はダイオード１０３により防がれる。従って、コンデンサ１０４の電圧は次第に増加して電圧Ｖｃｃを越える値に達する。この場合、ダイオード１０３での電圧降下を考慮しなければ、理論上の最大値２Ｖｃｃまで昇圧される。以後、位相Ｐｈｉ１，Ｐｈｉ２が交互にオン／オフされ、その都度コンデンサ１０２が再充電された後、その電荷が後続のコンデンサ１０４に放電される。連続したｎ個のステージをカスケード式に接続する場合、得られる電圧は（ｎ＋１）×Ｖｃｃであり、より正確には、ダイオードのしきい値電圧Ｖｄを考慮するならば（ｎ＋１）×（Ｖｃｃ−Ｖｄ）に達する。
【０００５】
一方、より少ないステージ数で十分な出力電圧を得るためには、ダイオードをトランジスタで置き換える方法が提案されている。なお本明細書では、コンデンサの電荷の転送にダイオードを用いるものをダイオード電荷転送方式、ダイオードをトランジスタに置き換えたものをトランジスタ電荷転送方式と呼ぶ。
【０００６】
図１２（ａ）には、トランジスタ及びコンデンサからなる複数の昇圧ステージを有するトランジスタ電荷転送方式の昇圧回路の構成を示し、同（ｂ）には本昇圧回路に供給される２つの周期的な位相を示す。この昇圧回路は、２つの重なり合わない周期的な位相Ｐｈｉ１，Ｐｈｉ２により制御される。なお、この回路にはブートストラップ機能が備わっている。
【０００７】
例えば、１段目及び２段目の昇圧ステージにおいて、Ｐｈｉ１がオンとなる時間ｔ０では、ノード２１７，２１８，２２５，２２６の電位がＶｃｃとなる。このとき、トランジスタ２１３，２２４のゲート電圧はＶｃｃであり、トランジスタ２１３，２２４がオンする。よって、コンデンサ２１１，２２２がトランジスタ２１３，２２４を通して電位Ｖｃｃまで充電される。
【０００８】
また、Ｐｈｉ２がオンとなる時間ｔ１では、ノード２２８の電位が２Ｖｃｃとなる。このとき、トランジスタ２２３のゲート電圧は２Ｖｃｃであり、トランジスタ２２３がオンする。よって、コンデンサ２２１は、トランジスタ２２３を通してコンデンサ２１１の電荷が一部充電される。Ｐｈｉ２の立ち上がりの瞬間、ノード２１６は、理想的には２Ｖｃｃの電位となり、コンデンサ２１１とコンデンサ２２１との間で電荷の再分配が行われる。またこの瞬間、トランジスタ２１４がオンしており、ノード２１８の電位がＶｃｃとなる。
【０００９】
更にその後、Ｐｈｉ１が再びオンする時間ｔ２では、ノード２１８の電位が２Ｖｃｃとなる。このとき、トランジスタ２１３のゲート電圧は２Ｖｃｃであり、トランジスタ２１３がオンする。よって、コンデンサ２１１は、トランジスタ２１３を通して電荷が充電される。Ｐｈｉ１の立ち上がりの瞬間、ノード２２６は、理想的には２Ｖｃｃの電位となり、コンデンサ２２１と次段コンデンサとの間で電荷の再分配が行われる。またこのとき、ノード２２８の電位はＶｃｃであり、トランジスタ２２３がオフしている。従って、コンデンサ２２１からコンデンサ２１１への電荷の放電はない。こうして２つの位相Ｐｈｉ１，Ｐｈｉ２により電荷の転送が繰り返される。連続したｎ個のステージをカスケード式に接続する場合、得られる電圧は（ｎ＋１）×Ｖｃｃとなる。
【００１０】
ここで、図１１のダイオード電荷転送方式では、ダイオードで電圧降下が生じるが、図１２のトランジスタ電荷転送方式では、トランジスタ（例えば符号２１３，２２３）のゲート−ソース間電圧が十分に印加されているため、両端子間に電圧降下が生じない。そのため、最少のステージ数で十分な出力電圧を得ることができる。
【００１１】
また従来より、上記ダイオード電荷転送方式、又はトランジスタ電荷転送方式の昇圧回路を前後２段に設け、昇圧特性を向上させようとした技術があり、その一例として、特開昭５８−２９３７１号公報の昇圧回路が公知である。その回路構成を図１３に示す。
【００１２】
図１３の回路構成では、前段の昇圧回路である回路ブロックＢ１と、レベルシフト回路である回路ブロックＢ２と、後段の昇圧回路である回路ブロックＢ３とが設けられ、回路ブロックＢ１は、クロックφにより例えば電源電圧１．５ボルトを約５ボルトに昇圧する。回路ブロックＢ２は、回路ブロックＢ３の入力として必要な信号φ２を生成する。また、回路ブロックＢ３は、ハイ側５ボルトの信号φ２，／φ２（／は反転信号であることを示す）を入力し、所望の昇圧電圧値まで昇圧する。
【００１３】
【発明が解決しようとする課題】
しかしながら、上記図１３の昇圧回路において、回路ブロックＢ１，Ｂ３の各クロック（φと／φ、φ２と／φ２）は振幅が異なるが、周波数が同一のクロックとなる。この場合、回路ブロックＢ１のコンデンサＣ５と回路ブロックＢ３のコンデンサＣ１１，Ｃ１２，・・・との間で電荷の再分配が生じる。そのため、回路ブロックＢ３のコンデンサＣ１１，Ｃ１２，・・・に電荷を供給しても前記コンデンサＣ５の電圧の低下が生じないように回路ブロックＢ１のコンデンサＣ１，Ｃ２，・・・をそれぞれ十分に大きくする必要があり、容量形成においてはチップ面積を多く必要とする。従って、低面積化の効果は薄いと考えられる。因みに、回路ブロックＢ１のコンデンサの大きさの度合いは、電圧ドロップを１０％程度まで許すとすると、「回路ブロックＢ３のコンデンサの総容量×（１／２）×９」程度とする必要がある。
【００１４】
仮に、回路ブロックＢ１のコンデンサと回路ブロックＢ３のコンデンサとが同程度の容量値であれば、回路ブロックＢ１と回路ブロックＢ３とのクロック周波数が同じである限りはこの関係は不変である。そのため、回路ブロックＢ３に印加される電圧は、電荷の再分配によって「回路ブロックＢ１の最終段の容量値／（２×回路ブロックＢ３の総容量値）」となり、所望の昇圧電圧値は得られない。
【００１５】
本発明は、上記問題に着目してなされたものであって、その目的とするところは、適正なる昇圧動作を実現しつつ、回路規模を小さくして低面積化を図ることができる昇圧装置を提供することである。
【００１６】
【課題を解決するための手段】
請求項１に記載の昇圧装置において、第１の昇圧回路には、互いに重なり合うことのない相補的な２つの第１のクロック信号が供給され、レベルシフト回路には、同じく互いに重なり合うことのない相補的な２つの第２のクロック信号が供給される。そして、第１の昇圧回路は、複数の昇圧ステージに設けられたコンデンサの電荷を後続のコンデンサに転送して電源電圧を昇圧する。レベルシフト回路は、第２のクロック信号の制御レベルを、前記第１の昇圧回路の出力レベルにシフトさせる。また、第２の昇圧回路は、前記レベルシフト回路の出力を駆動電圧とし、前記第１の昇圧回路と同様に複数の昇圧ステージに設けられたコンデンサの電荷を後続のコンデンサに転送してレベルシフト回路の出力を所望の電圧値まで昇圧する。
【００１７】
本構成では、昇圧回路を前後２段に設け、後段の昇圧回路（第２の昇圧回路）に対してレベルシフト回路でレベルシフトしたクロック信号を供給する。この場合、第２の昇圧回路は、第１の昇圧回路で昇圧された電圧を駆動電圧とする。これにより、例えば昇圧回路を１段に設け、単にそのステージ数を増やして所望の電圧値に昇圧する場合と比べて昇圧効率が高まり、回路規模の小型化、低面積化が可能となる。
【００１８】
また本発明では、前記第１のクロック信号の周波数を、前記第２のクロック信号の周波数よりも高くしたことを特徴とする。従って、第１の昇圧回路と第２の昇圧回路との間で電荷の再配分が行われることを考えた場合、第２の昇圧回路への電荷の供給は、第１のクロック信号の周波数が高い分だけ増加する。それ故に、第１及び第２のクロック信号の周波数を同一とした場合に比べて、昇圧装置における実質的なコンデンサ容量を大幅に減少させることが可能となる。その結果、本請求項１の発明では、適正なる昇圧動作を実現しつつ、回路規模を小さくして低面積化を図ることができる。
【００１９】
以下に、図１４，図１５を用い上記の効果を原理的に補足説明する。ここで、図１４は本発明の回路構成を、図１５は従来装置の回路構成を示すが、これら各図では、前記図１３の回路構成と同様に、直列に接続される前後３つの回路を回路ブロックＢ１，回路ブロックＢ２，回路ブロックＢ３として示すこととする。なお、図１４では、回路ブロックＢ１のクロック周波数をφ、回路ブロックＢ２のクロック周波数をφ１（φ＞φ１）とするのに対し、図１５では、回路ブロックＢ１及びＢ２共にクロック周波数をφ１としている。
【００２０】
さて、図１４，図１５では、回路ブロックＢ３の電荷転送に関わる総容量値の１／２が２Ｃｂ（＝４Ｃｂ／２）であることから、時間（１／φ１）の間に、回路ブロックＢ１から回路ブロックＢ２を通して回路ブロックＢ３へ供給される電荷量Ｑ１は「Ｑ１＝Ｖ×２Ｃｂ」となる。
【００２１】
ここで、図１４の場合、周波数φが周波数φ１の５倍であるとすると、時間（１／φ１）の間に、回路ブロックＢ１の各コンデンサで必要となる転送電荷量Ｑ２は、
Ｑ２＝（Ｖ×２Ｃｂ）×（１／５）＝（Ｖ×Ｃｂ）×（２／５）
となる。このとき、「Ｖ×Ｃ＝Ｖ×Ｃｂ×（２／５）」であるから、回路ブロックＢ１の各コンデンサに求められる容量値Ｃは「Ｃ＝（２／５）Ｃｂ」となる。一方、図１５（従来装置）では、「Ｖ×Ｃａ＝Ｖ×２Ｃｂ」であるから、回路ブロックＢ１の各コンデンサに求められる容量値Ｃａは「Ｃａ＝２Ｃｂ」となる。
【００２２】
また、転送電荷量が増えればトランジスタの電流能力がより要求されるので、トランジスタサイズは大きくなる。この場合、図１４，図１５におけるトランジスタのゲート幅を図示の通りＷ，Ｗａ，Ｗｂでそれぞれ表すと、図１４では、Ｗ＝（２／５）Ｗｂ程度、図１５では、Ｗａ＝２Ｗｂ程度となる。
【００２３】
よって、回路ブロックＢ１〜Ｂ３の回路面積をコンデンササイズとトランジスタサイズとで表すと、図１４では、前述のＣ＝（２／５）Ｃｂ、Ｗ＝（２／５）Ｗｂの関係より、
（４Ｃ＋４Ｗ）＋４Ｗ＋（４Ｃｂ＋４Ｗｂ）＝５．６Ｃｂ＋７．２Ｗｂ
となる。また、図１５では、前述のＣａ＝２Ｃｂ、Ｗａ＝２Ｗｂの関係より、
（４Ｃａ＋４Ｗａ）＋４Ｗａ＋（４Ｃｂ＋４Ｗｂ）＝１２Ｃｂ＋２０Ｗｂ
となる。要するに、図１４の回路方式（本発明）と図１５の回路方式とを比較すると、前者の方がより低面積であることが分かる。また、回路ブロックＢ３の電荷転送に関わる総容量値が大きいほど図１４の回路方式と図１５の回路方式との面積差は大きくなり、その効果は顕著となる。
【００２４】
また、請求項１に記載の発明では、整流回路やクランプ回路を組み合わせることで、より実用化に適した昇圧装置が実現できる。すなわち、請求項２に記載したように、前記第１又は第２の昇圧回路の直後、若しくは前記レベルシフト回路の直後の少なくとも何れかに、電荷の逆流を防ぎ且つ出力を整流するための整流回路を設けると良い。また、請求項３に記載したように、前記第１又は第２の昇圧回路の直後、若しくは前記レベルシフト回路の直後の少なくとも何れかに、出力調整のためのクランプ回路を設けると良い。
【００２５】
また、請求項４に記載の発明では、前記第１の昇圧回路には、複数の昇圧ステージを個々に切り離すための切り離し回路を設け、この切り離し回路により昇圧ステージの段数を調整する。これにより、必要とする昇圧ステージだけを選択的に機能させることができ、第１の昇圧回路の出力電圧値が容易に調整できるようになる。
【００２６】
また、請求項５に記載の発明では、前記第１及び第２の昇圧回路は、ＭＯＳトランジスタのゲート電位を上昇させるためのブートストラップ機能を備えるので、昇圧効率の良い回路構成が実現できる。例えば、コッククロフト型の昇圧回路を用いる場合に比べて昇圧効率が向上する。
【００２７】
また、本発明の昇圧装置において、第１及び第２の昇圧回路を具備することは必ずしも昇圧回路を２段設けることだけを意味するものではなく、第１の昇圧回路に対してそれとは別の２段以上の昇圧回路を併せ持つ構成であっても良いと拡大解釈できる。すなわち、請求項６に記載したように、前記第１の昇圧回路に対して２段以上の昇圧回路が直列に設けられ、各昇圧回路の間にそれぞれ、互いに重なり合うことのない相補的な２つのクロック信号が供給されるレベルシフト回路が設けられる昇圧装置において、前記第１の昇圧回路に供給される第１のクロック信号の周波数を最も高くし、その後段に設けられる各レベルシフト回路のクロック信号の周波数を、後続になるほど低くする。かかる場合にも、各クロック信号の周波数を同一とした場合に比べて、昇圧装置における実質的なコンデンサ容量を大幅に減少させることが可能となる。その結果、適正なる昇圧動作を実現しつつ、回路規模を小さくして低面積化を図ることができる。
【００２８】
また、請求項７に記載の発明は、ブートストラップ機能を備えた第１の昇圧回路及び第２の昇圧回路と、レベルシフト回路と、第１の昇圧回路及び第２の昇圧回路の出力をそれぞれ取り込む第１の整流回路及び第２の整流回路とを備える。そして、第１のクロック信号の周波数を、第２のクロック信号の周波数よりも高くし、更に、第１の昇圧回路の出力電圧値を、前記第１のクロック信号の周波数、又は第２のクロック信号の周波数で制御する。本請求項７の構成においても前述の通り、例えば昇圧回路を１段に設け、単にそのステージ数を増やして所望の電圧値に昇圧する場合と比べて昇圧効率が高まる。また、第１及び第２のクロック信号の周波数を同一とした場合に比べて、昇圧装置における実質的なコンデンサ容量を大幅に減少させることが可能となる。その結果、適正なる昇圧動作を実現しつつ、回路規模を小さくして低面積化を図ることができる。
【００２９】
一方、昇圧装置の制御方法として、請求項８〜１０に記載の発明が適用できる。つまり、請求項８に記載の発明では、前記第１の昇圧回路の出力電圧値を、前記第１のクロック信号の周波数で制御する。また、請求項９に記載の発明では、前記第１の昇圧回路の出力電圧値を、前記第２のクロック信号の周波数で制御する。この場合実際には、第２のクロック信号の周波数に対して、高周波域で第１のクロック信号の周波数を制御する。或いは、第１のクロック信号の周波数に対して、低周波域で第２のクロック信号の周波数を制御する。これにより、第２の昇圧回路に電荷を供給するためのコンデンサの電荷量（第１の昇圧回路側のコンデンサ電荷量）が調整できる。それ故、第１の昇圧回路のコンデンサと第２の昇圧回路のコンデンサとの間で電荷の再分配が起きても第２の昇圧回路への印加電圧の低下が起きない程度に電荷を貯めることができる。これは、第１の昇圧回路のコンデンサの容量値が第２の昇圧回路の容量値により影響を受けないことを意味し、低面積化が実現できることを意味する。
【００３０】
更に、請求項１０に記載の発明では、前記第１の昇圧回路の出力電圧値を、当該第１の昇圧回路の昇圧ステージ段数で制御する。この場合、必要とする昇圧ステージだけを選択的に機能させることができ、第１の昇圧回路の出力電圧値が容易に調整できるようになる。
【００３１】
【発明の実施の形態】
以下、この発明を具体化した一実施の形態を図面に従って説明する。
図１は、クロック電圧昇圧方式を適用した本発明の昇圧装置を示すブロック図である。図１において、本昇圧装置は、第１の昇圧回路１０と、レベルシフト回路２０と、第２の昇圧回路３０とを基本構成とする。第１の昇圧回路１０には、第１のクロック信号であるＣＬＫ１，ＣＬＫ２が供給され、同昇圧回路１０は電源電圧ＶｃｃをＶｐ１に昇圧する。レベルシフト回路２０には、第２のクロック信号であるＣＬＫ３，ＣＬＫ４が供給され、同レベルシフト回路２０は、前記第１の昇圧回路１０の出力を電源電圧として、第２の昇圧回路３０に供給するための信号を生成する。なお、ＣＬＫ１とＣＬＫ２、ＣＬＫ３とＣＬＫ４はそれぞれ、互いに重なり合うことのない相補的なクロック信号であり、各々にクロック周波数が設定されている。また、第２の昇圧回路３０は、レベルシフト回路２０の出力を駆動電圧（クロック電圧）として動作し、所望とする昇圧電圧Ｖｐｐを出力する。
【００３２】
図２は、昇圧装置の電気的構成を示す回路図である。本装置では、第１及び第２の昇圧回路１０，３０として、ブートストラップ機能を有するトランジスタ電荷転送方式を採用している。但し、その回路構成及び動作は前記図１２にて説明したため、ここでは詳細な説明を省略する。勿論、この回路構成がダイオード電荷転送方式であっても差し支えない。また、図３は、ＣＬＫ１〜ＣＬＫ４のクロック波形を示す図であり、これらＣＬＫ１〜ＣＬＫ４は各々、０と制御信号レベル（一般的には電源電圧Ｖｃｃで、５Ｖ、３Ｖ、１．８Ｖ等）との２つの値に切り替わる。なお、各クロックは、０と制御信号レベルとで切り替わる他に、５Ｖと８Ｖとなど、中間電圧で切り替わるように構成しても良い。
【００３３】
図２において、第１の昇圧回路１０では、相補的なＣＬＫ１，ＣＬＫ２を駆動電圧（クロック電圧）とし、個々の昇圧ステージでコンデンサの電荷が後続のコンデンサに順次転送される。これにより、電源電圧Ｖｃｃが昇圧され、レベルシフト回路２０に対してＬｉｎ（前記Ｖｐ１に相当）が出力される。
【００３４】
また、レベルシフト回路２０は、Ｐチャネルトランジスタ２１及びＮチャネルトランジスタ２２からなる直列回路と、Ｐチャネルトランジスタ２３及びＮチャネルトランジスタ２４からなる直列回路とが並列に接続されており、Ｎチャネルトランジスタ２２のゲートにはＣＬＫ３が、Ｎチャネルトランジスタ２４のゲートにはＣＬＫ４がそれぞれ供給される。また、本レベルシフト回路２０は、いわゆるたすき掛け方式を採用しており、出力点ａにはＰチャネルトランジスタ２１のゲートが接続され、出力点ｂにはＰチャネルトランジスタ２３のゲートが接続されている。
【００３５】
レベルシフト回路２０では、第１の昇圧回路１０の出力Ｌｉｎを電源ラインに入力する。この場合、ＣＬＫ３がＨレベル、ＣＬＫ４がＬレベルであれば、Ｎチャネルトランジスタ２２がオン、Ｎチャネルトランジスタ２４がオフし、Ｌｉｎの電圧が出力点ａよりＬｏｕｔ２として出力される。次に、ＣＬＫ３のＨレベルをＬレベルに落とす。すると、Ｎチャネルトランジスタ２２がオフする。その後、ＣＬＫ４のＬレベルをＨレベルにすると、Ｎチャネルトランジスタ２４がオンしてＰチャネルトランジスタ２１のゲート電位が接地電位となり、該トランジスタ２１がオンする。すると、Ｌｉｎの電圧は出力点ｂよりＬｏｕｔ１として出力される。このとき同時に、Ｐチャネルトランジスタ２３がオフとなる。
【００３６】
こうしてＣＬＫ３，ＣＬＫ４が交互にＨレベルとなることにより、Ｌｏｕｔ１，Ｌｏｕｔ２の出力波形が制御される。そして、Ｌｏｕｔ１，Ｌｏｕｔ２がＣＬＫ３，ＣＬＫ４と同じ周期の２相クロック信号として第２の昇圧回路３０に出力される。このとき、Ｌｏｕｔ１，Ｌｏｕｔ２の電圧（Ｈレベル側の電圧）はＬｉｎとなる。
【００３７】
第２の昇圧回路３０では、Ｌｏｕｔ１，Ｌｏｕｔ２を駆動電圧（クロック電圧）とし、個々の昇圧ステージでコンデンサの電荷が後続のコンデンサに順次転送される。これにより、電源電圧Ｖｃｃが昇圧されてＬｏｕｔ３（前記Ｖｐｐに相当）が出力される。この場合、Ｌｏｕｔ１，Ｌｏｕｔ２はＬｉｎレベルに昇圧された位相を持ち、制御信号レベル（昇圧されていない電圧レベル）の位相を持つ場合と比べて昇圧効率が向上する。つまり、１ステージ分の昇圧値は、第１の昇圧回路１０ではＶｃｃであるのに対し、第２の昇圧回路３０ではＬｉｎ（Ｖｃｃの昇圧値）であり、後者の場合には昇圧効率が大幅に改善される。
【００３８】
具体的には例えば、電源電圧Ｖｃｃを３Ｖ、昇圧後の出力Ｌｏｕｔ３を４０Ｖとする場合、第１の昇圧回路１０でのステージ数を３とすればその出力が「Ｖｃｃ×４（≒１２Ｖ）」となり、更に第２の昇圧回路３０でのステージ数を同じく３とすればその出力が「４Ｖｃｃ×４（≒４８Ｖ）」となる。つまり、計６ステージで所望とする昇圧動作が実現できる。因みに、前記図１２の構成により昇圧装置を構成する場合、上記昇圧動作を実現するためには計１３ステージを必要とする。なお、上記Ｌｏｕｔ１，Ｌｏｕｔ２の電圧値は、第２の昇圧回路３０内でＬｏｕｔ１，Ｌｏｕｔ２が印加される素子の耐圧で上限値が規制される。
【００３９】
またここで、図３に示すように、ＣＬＫ１とＣＬＫ２の周波数は、ＣＬＫ３とＣＬＫ４の周波数よりも高い。そのため、ＣＬＫ１，ＣＬＫ２の周波数と、Ｌｏｕｔ１，Ｌｏｕｔ２の周波数とを比べると、やはり前者の方が高くなる。従って、第１の昇圧回路１０と第２の昇圧回路３０との間で電荷の再配分が行われることを考えた場合、クロック１周期で必要となる第１の昇圧回路１０の転送電荷量は、ＣＬＫ１，ＣＬＫ２の周波数が高い分だけ減じられる。それ故に、ＣＬＫ１，２とＣＬＫ３，４との周波数を同一とした場合に比べて、第１の昇圧回路１０における実質的なコンデンサ容量が削減できる。
【００４０】
ＣＬＫ１，ＣＬＫ２の周波数を、ＣＬＫ３，ＣＬＫ４の周波数よりも高くしたことは前述したが、その際、ＣＬＫ１，ＣＬＫ２の周波数（周期）、又はＣＬＫ３，ＣＬＫ４の周波数（周期）を調整することにより、第１の昇圧回路１０のＬｉｎの電圧レベル（昇圧値）が制御できる。なお、この周波数制御は、図示しない制御回路等により実現される。
【００４１】
つまり、ＣＬＫ１，ＣＬＫ２の周波数をｆ１、ＣＬＫ３，ＣＬＫ４の周波数をｆ２としたとき、図４（ａ）に示すように、ＣＬＫ１，ＣＬＫ２の周波数ｆ１を高くすれば、或いはＣＬＫ３，ＣＬＫ４の周波数ｆ２を低くすれば、第１の昇圧回路１０の昇圧値（出力Ｌｉｎ）を高くすることができる。例えば、ＣＬＫ３，ＣＬＫ４側を可変に調整する場合、前記図２の回路構成では、ＣＬＫ３がＨレベルで、同時にＣＬＫ４がＬレベルである期間の長さを変化させることによりＬｏｕｔ２の電圧レベルが調整され、逆に、ＣＬＫ４がＨレベルで、同時にＣＬＫ３がＬレベルである期間の長さを変化させることによりＬｏｕｔ１の電圧レベルが調整される。また、図４（ｂ）に示すように、ＣＬＫ１，ＣＬＫ２の周波数ｆ１を高くすれば、或いはＣＬＫ３，ＣＬＫ４の周波数ｆ２を低くすれば、第１の昇圧回路１０における昇圧ステージ数を削減することができる。
【００４２】
また、第１の昇圧回路１０における昇圧値の変化を時間の経過と共に見ると、図５に示すように、ＣＬＫ１，ＣＬＫ２の周波数ｆ１が高いほど、昇圧値の立ち上がりが速くなることが分かる。
【００４３】
以上詳述した本実施の形態によれば、以下に示す効果が得られる。
昇圧回路１０，３０を前後２段に設けたので、例えば昇圧回路を１段に設け、単にそのステージ数を増やして所望の電圧値に昇圧する場合と比べて昇圧効率が高まる。また、ＣＬＫ１，ＣＬＫ２の周波数をＣＬＫ３，ＣＬＫ４の周波数よりも高くしたので、ＣＬＫ１〜ＣＬＫ４の周波数を同一とした場合に比べて、昇圧装置におけるコンデンサ容量を大幅に減少させることが可能となる。その結果、適正なる昇圧動作を実現しつつ、回路規模を小さくして低面積化を図ることができる。
【００４４】
また、第１及び第２の昇圧回路１０，３０として、ＭＯＳトランジスタのゲート電位を上昇させるためのブートストラップ機能を備えるので、昇圧効率の良い回路構成が実現できる。例えば、コッククロフト型の昇圧回路を用いる場合に比べて昇圧効率が向上する。
【００４５】
また、ＣＬＫ１，ＣＬＫ２の周波数（周期）、又はＣＬＫ３，ＣＬＫ４の周波数（周期）を調整することにより、第１の昇圧回路１０のＬｉｎの電圧レベル（昇圧値）が制御できるので、仮に第１の昇圧回路１０のコンデンサと第２の昇圧回路３０のコンデンサとの間で電荷の再分配が起きても第２の昇圧回路３０への印加電圧の低下が起きない程度に電荷を貯めることができる。これは、第１の昇圧回路１０のコンデンサの容量値が第２の昇圧回路３０の容量値により影響を受けないことを意味し、低面積化が実現できることを意味する。
【００４６】
以下、本発明の第２〜第４の実施の形態について、上記第１の実施の形態との相違点を中心に説明する。
（第２の実施の形態）
図６は、第２の実施の形態としての昇圧装置の電気的構成を示し、前記図２との相違点として、第１及び第２の昇圧回路１０，３０の出力側に整流回路としてのリップル防止回路４１，４２を追加している。このリップル防止回路４１，４２により、第１及び第２の昇圧回路１０，３０の各々に対する電荷の逆流が防止され、且つこれら昇圧回路１０，３０の出力が整流される。リップル防止回路４１，４２はダイオードを用いて構成される。なお、リップル防止回路４１が「第１の整流回路」に相当し、リップル防止回路４２が「第２の整流回路」に相当する。
【００４７】
また、上記図１の回路構成に対して、整流回路としてのリップル防止回路と、出力調整のためのクランプ回路とを適宜追加して具体化することが可能である。ここで、図７（ａ）に示すように、リップル防止回路５０はダイオードＤ１を用いて実現される（前記図６の符号４１，４２と同じ）。また、図７（ｂ）に示すように、クランプ回路６０はツェナーダイオードＤ２を用いて実現される。
【００４８】
図８（ａ），（ｂ）には昇圧装置としての概略構成を示す。図８（ａ）では、第１の昇圧回路１０とレベルシフト回路２０との間にリップル防止回路５０とクランプ回路６０とを配置している。また、図８（ｂ）では、レベルシフト回路２０と第２の昇圧回路３０との間にリップル防止回路５０とクランプ回路６０とを配置している。
【００４９】
なお、図８（ａ），（ｂ）に示す構成以外に、
・リップル防止回路５０だけを第１の昇圧回路１０の出力部、又はレベルシフト回路２０の出力部の少なくとも何れかに設ける。
・クランプ回路６０だけを第１の昇圧回路１０の出力部、又はレベルシフト回路２０の出力部の少なくとも何れかに設ける。
・リップル防止回路５０とクランプ回路６０との順序を逆にする。
・図８（ａ），（ｂ）を組み合わせ、レベルシフト回路２０の前後両方にリップル防止回路５０やクランプ回路６０を設ける。
・第２の昇圧回路３０の直後にも、リップル防止回路５０又はクランプ回路６０の少なくとも何れかを設ける。
といった構成を適宜採用しても良い。
【００５０】
（第３の実施の形態）
次に、第３の実施の形態では、第１の昇圧回路３０内の昇圧ステージを個々に切り離し、ステージ段数を任意に調整可能な回路構成について説明する。但し図９は、ダイオード電荷転送方式を用いた回路構成を示す。
【００５１】
図９では、前述した図１１の構成に対してトランジスタＴ０〜Ｔ９を追加し、これらトランジスタＴ０〜Ｔ９を信号Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５によりオン又はオフさせるよう構成している。ＣＬＫ１，ＣＬＫ２は前記同様、互いに重なり合うことのない相補的な２つのクロック信号である。なお、トランジスタＴ０〜Ｔ９が請求項記載の「切り離し回路」に相当し、信号Ｓ１〜Ｓ５は、図示しない制御回路等により操作される。
【００５２】
各昇圧ステージを全て機能させる場合、信号Ｓ１〜Ｓ５を全てＬレベルとする。また、昇圧ステージを１ステージ分機能させない場合、例えば信号Ｓ１をＨレベル、信号Ｓ２〜Ｓ５をＬレベルとし、最初の１ステージ分を機能させないようにする。更に、昇圧ステージを２ステージ分機能させない場合、例えば信号Ｓ１，Ｓ２をＨレベル、信号Ｓ３〜Ｓ５をＬレベルとし、最初の２ステージ分を機能させないようにする。
【００５３】
以上の制御により、第１の昇圧回路１０において必要な昇圧ステージ数だけを選択的に機能させることができ、第１の昇圧回路１０の出力電圧値が容易に調整できるようになる。
【００５４】
（第４の実施の形態）
上記実施の形態では、前後２段の昇圧回路にて昇圧装置を構成したが、３段以上の昇圧回路を用いて昇圧装置を構成することも可能である。例えば、３段の昇圧回路を用いた構成を図１０に示す。なお、各昇圧回路の具体的構成としては、勿論ダイオード電荷転送方式、トランジスタ電荷転送方式の何れであっても良い。
【００５５】
図１０では、前記図１の構成に対して、第２の昇圧回路３０よりも後ろにレベルシフト回路７０と第３の昇圧回路８０とを増設している。この場合、ＣＬＫ１とＣＬＫ２、ＣＬＫ３とＣＬＫ４、ＣＬＫ５とＣＬＫ６はそれぞれ、互いに重なり合うことのない相補的な２つのクロック信号であり、各々のクロック周波数ｆは、
ｆ（ＣＬＫ１，２）＞ｆ（ＣＬＫ３，４）＞ｆ（ＣＬＫ５，６）
の関係を有する。すなわち、ＣＬＫ１とＣＬＫ２の周波数を最も高くし、ＣＬＫ３とＣＬＫ４，ＣＬＫ５とＣＬＫ６については後続になるほど周波数を低くする。
【００５６】
上記図１０の構成にあっても、各クロック信号の周波数を同一とした場合に比べて、昇圧装置における実質的なコンデンサ容量を大幅に減少させることが可能となる。その結果、適正なる昇圧動作を実現しつつ、回路規模を小さくして低面積化を図ることができる。
【００５７】
なお更に、第１の昇圧回路１０に対して３段以上の昇圧回路を直列に設ける構成でも良く、各昇圧回路の間にそれぞれレベルシフト回路が設けられ、このレベルシフト回路に相補的な２つのクロック信号が供給される。この場合にも、第１の昇圧回路１０に供給されるクロック信号の周波数を最も高くし、各レベルシフト回路のクロック信号の周波数を、後続になるほど低くする。
【図面の簡単な説明】
【図１】発明の実施の形態における昇圧装置の概要を示すブロック図。
【図２】昇圧装置の電気的構成を示す回路図。
【図３】クロック波形を示す図。
【図４】クロック周波数と昇圧値、昇圧ステージ数との関係を示す図。
【図５】時間の経過に伴う昇圧値の変化を示す図。
【図６】第２の実施の形態における昇圧装置の電気的構成を示す回路図。
【図７】リップル防止回路及びクランプ回路の構成を示す図。
【図８】リップル防止回路及びクランプ回路を付加した昇圧装置の構成を示すブロック図。
【図９】昇圧ステージ数の調整機能を付加した昇圧回路の構成を示す回路図。
【図１０】昇圧回路を３段にした構成を示すブロック図。
【図１１】ダイオード電荷転送方式の昇圧回路を示す回路図。
【図１２】トランジスタ電荷転送方式の昇圧回路を示す回路図。
【図１３】従来技術における昇圧装置の構成を示す回路図。
【図１４】本発明の昇圧装置について動作説明のための回路図。
【図１５】従来技術相当の昇圧装置について動作説明のための回路図。
【符号の説明】
１０…第１の昇圧回路、２０…レベルシフト回路、３０…第２の昇圧回路、４１，４２，５０…リップル防止回路、６０…クランプ回路、７０…レベルシフト回路、８０…第３の昇圧回路。
Claims (10)
- 互いに重なり合うことのない相補的な２つの第１のクロック信号が供給され、複数の昇圧ステージに設けられたコンデンサの電荷を後続のコンデンサに転送して電源電圧を昇圧する第１の昇圧回路と、
同じく互いに重なり合うことのない相補的な２つの第２のクロック信号が供給され、該第２のクロック信号の制御レベルを、前記第１の昇圧回路の出力レベルにシフトさせるためのレベルシフト回路と、
前記レベルシフト回路の出力が駆動電圧として供給され、前記第１の昇圧回路と同様に複数の昇圧ステージに設けられたコンデンサの電荷を後続のコンデンサに転送してレベルシフト回路の出力を所望の電圧値まで昇圧する第２の昇圧回路とを備え、
前記第１のクロック信号の周波数を、前記第２のクロック信号の周波数よりも高くしたことを特徴とする昇圧装置。 - 前記第１又は第２の昇圧回路の直後、若しくは前記レベルシフト回路の直後の少なくとも何れかに、電荷の逆流を防ぎ且つ出力を整流するための整流回路を設けた請求項１に記載の昇圧装置。
- 前記第１又は第２の昇圧回路の直後、若しくは前記レベルシフト回路の直後の少なくとも何れかに、出力調整のためのクランプ回路を設けた請求項１又は２に記載の昇圧装置。
- 前記第１の昇圧回路には、複数の昇圧ステージを個々に切り離すための切り離し回路を設け、この切り離し回路により昇圧ステージの段数を調整する請求項１〜３の何れかに記載の昇圧装置。
- 前記第１及び第２の昇圧回路は、ＭＯＳトランジスタのゲート電位を上昇させるためのブートストラップ機能を備える請求項１〜４の何れかに記載の昇圧装置。
- 前記第１の昇圧回路に対して２段以上の昇圧回路が直列に設けられ、各昇圧回路の間にそれぞれ、互いに重なり合うことのない相補的な２つのクロック信号が供給されるレベルシフト回路が設けられる昇圧装置において、
前記第１の昇圧回路に供給される第１のクロック信号の周波数を最も高くし、その後段に設けられる各レベルシフト回路のクロック信号の周波数を、後続になるほど低くした請求項１に記載の昇圧装置。 - 互いに重なり合うことのない相補的な２つの第１のクロック信号が供給され、複数の昇圧ステージに設けられたコンデンサの電荷を後続のコンデンサに転送して電源電圧を昇圧する、ブートストラップ機能を備えた第１の昇圧回路と、
前記第１の昇圧回路に対する電荷の逆流を防ぎ且つ該昇圧回路の出力を整流するための第１の整流回路と、
同じく互いに重なり合うことのない相補的な２つの第２のクロック信号が供給され、該第２のクロック信号の制御レベルを、前記第１の整流回路通過後の電圧レベルにシフトさせるためのレベルシフト回路と、
前記レベルシフト回路の出力が駆動電圧として供給され、前記第１の昇圧回路と同様に複数の昇圧ステージに設けられたコンデンサの電荷を後続のコンデンサに転送して前記レベルシフト回路の出力を所望の電圧値まで昇圧する、ブートストラップ機能を備えた第２の昇圧回路と、
前記第２の昇圧回路に対する電荷の逆流を防ぎ且つ該昇圧回路の出力を整流するための第２の整流回路とを備え、
前記第１のクロック信号の周波数を、前記第２のクロック信号の周波数よりも高くし、更に、前記第１の昇圧回路の出力電圧値を、前記第１のクロック信号の周波数、又は前記第２のクロック信号の周波数で制御するようにしたことを特徴とする昇圧装置。 - 請求項１〜６の何れかに記載の昇圧装置を制御する制御方法であり、前記第１の昇圧回路の出力電圧値を、前記第１のクロック信号の周波数で制御するようにした昇圧装置の制御方法。
- 請求項１〜６の何れかに記載の昇圧装置を制御する制御方法であり、前記第１の昇圧回路の出力電圧値を、前記第２のクロック信号の周波数で制御するようにした昇圧装置の制御方法。
- 請求項１〜６の何れかに記載の昇圧装置を制御する制御方法であり、前記第１の昇圧回路の出力電圧値を、当該第１の昇圧回路の昇圧ステージ段数で制御するようにした昇圧装置の制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000377609A JP4427898B2 (ja) | 2000-12-12 | 2000-12-12 | 昇圧装置及びその制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000377609A JP4427898B2 (ja) | 2000-12-12 | 2000-12-12 | 昇圧装置及びその制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002186248A JP2002186248A (ja) | 2002-06-28 |
| JP4427898B2 true JP4427898B2 (ja) | 2010-03-10 |
Family
ID=18846308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000377609A Expired - Fee Related JP4427898B2 (ja) | 2000-12-12 | 2000-12-12 | 昇圧装置及びその制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4427898B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6922096B2 (en) * | 2003-08-07 | 2005-07-26 | Sandisk Corporation | Area efficient charge pump |
| JP4581415B2 (ja) * | 2004-02-05 | 2010-11-17 | 凸版印刷株式会社 | パルス昇圧回路、昇圧回路、及びチャージポンプ回路 |
| JP2006252708A (ja) * | 2005-03-11 | 2006-09-21 | Elpida Memory Inc | 半導体記憶装置における電圧発生方法及び半導体記憶装置 |
| JP6262992B2 (ja) * | 2013-10-31 | 2018-01-17 | 浜松ホトニクス株式会社 | 昇圧回路 |
-
2000
- 2000-12-12 JP JP2000377609A patent/JP4427898B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002186248A (ja) | 2002-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6448842B2 (en) | High-efficiency bidirectional voltage boosting device | |
| US6920055B1 (en) | Charge pumping system and method | |
| JP4712519B2 (ja) | ハイサイド駆動回路用チャージポンプ回路及びドライバ駆動電圧回路 | |
| JP3696125B2 (ja) | 電位検出回路及び半導体集積回路 | |
| KR100407100B1 (ko) | 차지 펌프 회로 | |
| US6172493B1 (en) | Switch-mode power converter circuit | |
| EP1652189A1 (en) | Area efficient charge pump | |
| US7969230B2 (en) | Voltage generating circuit | |
| JP2008113269A (ja) | チャージポンプ回路 | |
| JP2003033007A (ja) | チャージポンプ回路の制御方法 | |
| JP2002247838A (ja) | 昇圧回路及びドレイン、ソース間電圧緩和型インバータ回路 | |
| KR20070032927A (ko) | 차지 펌프식 승압 회로를 갖는 반도체 장치 | |
| JP2022125281A (ja) | 半導体装置 | |
| JPH06311732A (ja) | 昇圧回路 | |
| JP2005304218A (ja) | 電源ドライバ装置及びスイッチング電源装置 | |
| JP4427898B2 (ja) | 昇圧装置及びその制御方法 | |
| JP5211355B2 (ja) | 電源回路及び携帯機器 | |
| US7511559B2 (en) | Booster circuit | |
| JP6817053B2 (ja) | チャージポンプ回路及び昇圧回路 | |
| US6492861B2 (en) | Electronic charge pump device | |
| US7034601B2 (en) | Hybrid inductive-capacitive charge pump with high diode driving capability | |
| JP3548161B2 (ja) | チャージポンプ回路 | |
| JPWO2020136821A1 (ja) | チャージポンプ回路及び半導体装置 | |
| US8076968B1 (en) | Low-input-voltage charge pump | |
| JPH08149801A (ja) | 昇圧回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070111 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091116 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091124 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 3 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091207 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131225 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |