JP4412338B2 - Pattern formation method - Google Patents

Pattern formation method Download PDF

Info

Publication number
JP4412338B2
JP4412338B2 JP2007059681A JP2007059681A JP4412338B2 JP 4412338 B2 JP4412338 B2 JP 4412338B2 JP 2007059681 A JP2007059681 A JP 2007059681A JP 2007059681 A JP2007059681 A JP 2007059681A JP 4412338 B2 JP4412338 B2 JP 4412338B2
Authority
JP
Japan
Prior art keywords
residue
resist
acid
pattern
conductor circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007059681A
Other languages
Japanese (ja)
Other versions
JP2007235144A (en
Inventor
元昭 谷
伸之 林
裕幸 町田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007059681A priority Critical patent/JP4412338B2/en
Publication of JP2007235144A publication Critical patent/JP2007235144A/en
Application granted granted Critical
Publication of JP4412338B2 publication Critical patent/JP4412338B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

本発明はビルドアップ製法を使用したプリント配線板の製造に使用されるレジストの除去方法に関する。更に詳しくはレジストをアルカリ性剥離液にて剥離した後に残る残渣物を除去したプリント配線板のパターン形成方法に関する。   The present invention relates to a method for removing a resist used for manufacturing a printed wiring board using a build-up manufacturing method. More particularly, the present invention relates to a method for forming a pattern on a printed wiring board in which a residue remaining after a resist is stripped with an alkaline stripping solution is removed.

図2に従来のプリント配線板の導体回路の形成方法を示している。
1はプリント配線板、2は基板である絶縁膜、3はシード層、4はレジスト層、5はメッキ層、6は残渣物、7は導体回路である。
FIG. 2 shows a conventional method for forming a conductor circuit of a printed wiring board.
1 is a printed wiring board, 2 is an insulating film as a substrate, 3 is a seed layer, 4 is a resist layer, 5 is a plating layer, 6 is a residue, and 7 is a conductor circuit.

最初に、図2(a)はシード層3を設ける工程である。
図示するように基板である絶縁膜2上に無電銅解メッキ法にてシード層3を厚み約0.1 μm〜0.5 μmに形成する。
First, FIG. 2A is a process of providing the seed layer 3.
As shown in the figure, a seed layer 3 is formed to a thickness of about 0.1 μm to 0.5 μm on an insulating film 2 as a substrate by an electroless copper plating method.

次に、図2(b)はレジスト層を設ける工程である。
シード層3上にレジスト層4を設け、このレジスト層4に所望するパターンを設けている。具体的にはレジストは低コストと取扱いの容易さから感光性のドライフィルムタイプのレジストが貼り付けられ、写真法で感光性レジスト4にパターンを形成することにより導体回路を形成する。
Next, FIG. 2B is a step of providing a resist layer.
A resist layer 4 is provided on the seed layer 3, and a desired pattern is provided on the resist layer 4. Specifically, a photosensitive dry film type resist is attached to the resist at low cost and easy to handle, and a conductive circuit is formed by forming a pattern on the photosensitive resist 4 by photographic method.

更に、図2(c)はメッキ層5を設ける工程である。
電気メッキ処理を行いシード層3上のパターンに銅のメッキ層5を所望する厚みに設ける。
Further, FIG. 2C is a process of providing the plating layer 5.
An electroplating process is performed to provide a copper plating layer 5 in a desired thickness on the pattern on the seed layer 3.

続いて、図2(d)はレジスト層を剥離処理する工程である。
レジスト4をレジスト剥離液で剥離処理する。このレジスト剥離液は水酸化ナトリウムの無機アルカリ水溶液、またはモノエタノールアミンの有機アルカリ水溶液である。これらレジスト剥離液は使用されるレジストの材質に合わせて選択される。
Subsequently, FIG. 2D is a process of stripping the resist layer.
The resist 4 is stripped with a resist stripping solution. This resist stripping solution is an inorganic alkaline aqueous solution of sodium hydroxide or an organic alkaline aqueous solution of monoethanolamine. These resist stripping solutions are selected according to the material of the resist used.

続いて、図2(e)はシード層3をエッチング処理する工程である。
導体回路7から露出したシード層3をエッチング法により剥離処理する。従って、基板である絶縁膜2の上に所望する導体回路7が形成される。
Subsequently, FIG. 2E is a step of etching the seed layer 3.
The seed layer 3 exposed from the conductor circuit 7 is stripped by an etching method. Therefore, a desired conductor circuit 7 is formed on the insulating film 2 as a substrate.

しかし、図2(d)に図示するように上記レジスト剥離処理後にシード層3の上に残渣物6が残っていると、図2(e)に図示するようにシード層3をエッチングする工程にて所望する位置のシード層3が除去されず導体回路7が相互に短絡する。または隣接する導体回路7の間隔が狭くなる等の欠陥となる。特に高密度な導体回路になるほど欠陥を生じ易くなる。 However, if the residue 6 remains on the seed layer 3 after the resist stripping process as shown in FIG. 2D, the process of etching the seed layer 3 as shown in FIG. Thus, the seed layer 3 at a desired position is not removed, and the conductor circuits 7 are short-circuited to each other. Or it becomes defects, such as the space | interval of the adjacent conductor circuit 7 becoming narrow. In particular, the higher the density of the conductor circuit, the easier it is to cause defects.

この問題を解決する技術としては、残渣物の有るプリント配線板1を強酸中に浸漬した後、耐酸性のブラシでブラッシングして除去する方法がある。
しかし、上記方法のようにブラッシング等の機械的手段を用いて残渣物6を除去すると配線を傷付け、剥がれて切断することになる。
As a technique for solving this problem, there is a method in which the printed wiring board 1 having a residue is immersed in a strong acid and then removed by brushing with an acid-resistant brush.
However, if the residue 6 is removed using mechanical means such as brushing as in the above method, the wiring is damaged, peeled off and cut.

そして、この課題を解決するために発明者は残渣物6の成分について調査した。この結果、残渣6は2 、2'- ビス(o- クロロフェニル)-4 、4'、 5、5'- テトラフェニル-1、2'- ビイミダゾール等のイミダゾール二量体を主成分とする光反応開始剤であることを見出した。そして、この残渣6がアルカリ性のレジスト剥離液で除去できないことが判明した。   And in order to solve this subject, the inventor investigated the component of the residue 6. As a result, the residue 6 is light mainly composed of an imidazole dimer such as 2,2′-bis (o-chlorophenyl) -4, 4 ′, 5,5′-tetraphenyl-1,2′-biimidazole. It was found to be a reaction initiator. And it became clear that this residue 6 cannot be removed with an alkaline resist stripping solution.

本発明の目的は、残渣物6を完全に除去してシード層3の導体回路相互の短絡および、隣接する導体回路の間隔が狭くなる等を防止する。尚且つ、レジストを除去する際に、導体回路を切断したり傷つけたりすることなくドライフィルムレジスト成分の残渣物を完全に取り除くことのできる導体回路の製造方法を提供することにある。   An object of the present invention is to completely remove the residue 6 and prevent a short circuit between the conductor circuits of the seed layer 3 and a decrease in the interval between adjacent conductor circuits. It is another object of the present invention to provide a method of manufacturing a conductor circuit that can completely remove a residue of a dry film resist component without cutting or scratching the conductor circuit when removing the resist.

上記目的を達成するために、請求項1に記載の発明はパターンの形成方法において、下地金属層上にパターンに対応したレジスト層を2 、2'- ビス(o- クロロフェニル)-4 、4'、 5、5'- テトラフェニル-1、2'- ビイミダゾールを有する光反応開始剤を含み、アルカリ液に可溶なレジスト材にて形成し、該パターンにメッキにより導体回路を設け、前記レジスト層をアルカリ性のレジスト剥離液により剥離し、剥離した後に残る残渣物である2 、2'- ビス(o- クロロフェニル)-4 、4'、 5、5'- テトラフェニル-1、2'- ビイミダゾールを酢酸 、クエン酸、蟻酸、乳酸の内の少なくとも1つを含む有機酸とベンゾトリアゾール、2-エチルベンゾイミダゾール、3-ヒドロキシ-2- ピロンの内の少なくとも1つとを含む含窒素化合物を含有する除去液で前記残渣物を除去する工程を有することを特徴とするパターンの形成方法を提供する。これにより残渣物を完全に除去してシード層の銅の短絡つまり導体回路相互の短絡および、隣接する導体回路の間隔が狭くなる等を防止することができる。尚且つ、レジストを除去する際に、導体回路を切断したり傷つけたりすることを防止できる。   In order to achieve the above object, according to the first aspect of the present invention, in the pattern forming method, a resist layer corresponding to the pattern is formed on the underlying metal layer with 2, 2'-bis (o-chlorophenyl) -4, 4 '. A photoreaction initiator having 5,5′-tetraphenyl-1,2′-biimidazole, formed of a resist material soluble in an alkaline solution, and provided with a conductor circuit by plating on the pattern, The layer is stripped with an alkaline resist stripper, and the residue remaining after stripping is 2,2'-bis (o-chlorophenyl) -4,4 ', 5,5'-tetraphenyl-1,2'-biphenyl Contains nitrogen-containing compounds containing imidazole, an organic acid containing at least one of acetic acid, citric acid, formic acid and lactic acid, and at least one of benzotriazole, 2-ethylbenzimidazole and 3-hydroxy-2-pyrone Remove the residue with a removing solution Method for forming a pattern characterized by having a that process. As a result, the residue can be completely removed to prevent a short circuit of the copper in the seed layer, that is, a short circuit between the conductor circuits and a decrease in the interval between adjacent conductor circuits. Moreover, it is possible to prevent the conductor circuit from being cut or damaged when the resist is removed.

以上説明したとおり、本発明を用いれば、残渣物を完全に除去して導体回路相互の短絡および、隣接する導体回路の間隔が狭くなる等を防止できる。尚且つ、レジストを除去する際に、導体回路を切断したり傷つけたりすることなくドライフィルムレジスト成分の残渣物を完全に取り除くことができる。   As described above, by using the present invention, it is possible to completely remove residues and prevent a short circuit between conductor circuits and a narrow interval between adjacent conductor circuits. Moreover, when removing the resist, the residue of the dry film resist component can be completely removed without cutting or scratching the conductor circuit.

本発明の実施例について、説明する。   Examples of the present invention will be described.

<実施例1>
図1は本発明に係るプリント配線板の導体回路の形成方法を示している。
尚、各図面において、同一の構成要素には共通の参照符号を付している。
<Example 1>
FIG. 1 shows a method for forming a conductor circuit of a printed wiring board according to the present invention.
In the drawings, the same reference numerals are assigned to the same components.

最初に、図1(a)はシード層3を設ける工程である。
積層板2は両面に銅製のパターンが形成され、このパターン上にエポキシ系の絶縁層を形成されている。そして炭酸ガスレーザで直径100 μm のビアホールを設られている。更に前処理剤として、シプレー株製の製品名コンディショナーに60度C、10分間浸漬し、次にシプレー株製の酸化剤である製品名プロモーターにpH11、70度C、10分間浸漬し、更にシプレー株製の中和剤である製品名ニュートライザーに60度C、10分間浸漬され、そして表面凹凸を形成するようにデスミア処理されたものである。この積層板2上に無電銅解メッキ法にてシード層3(下地金属層)を厚み約0.2 μmに形成した。
First, FIG. 1A shows a step of providing a seed layer 3.
The laminated plate 2 is formed with a copper pattern on both sides, and an epoxy insulating layer is formed on the pattern. A via hole with a diameter of 100 μm is made by a carbon dioxide laser. Further, as a pretreatment agent, it was immersed in a product name conditioner manufactured by Shipley Co., Ltd. at 60 ° C. for 10 minutes, and then immersed in a product name promoter, an oxidizing agent manufactured by Shipley Co., Ltd., at pH 11, 70 ° C. for 10 minutes. It is immersed in a product name Neutizer, a neutralizer made by the company, at 60 ° C. for 10 minutes and desmeared so as to form surface irregularities. A seed layer 3 (underlying metal layer) was formed to a thickness of about 0.2 μm on the laminate 2 by an electroless copper plating method.

更に図1(b)はレジスト層を設ける工程である。
前記シード層3上に感光性のドライフィルムをラミネートした。このレジスト層4は日合モートン株製の製品名NIT-250 で膜厚は50μm である。次に、フォトマスクを用いて露光した後、炭酸ナトリウム水溶液で現像を行いL/S=50/50 μm のパターンを形成した。
Further, FIG. 1B shows a step of providing a resist layer.
A photosensitive dry film was laminated on the seed layer 3. The resist layer 4 is a product name NIT-250 manufactured by Nichigo Morton Co., Ltd., and has a film thickness of 50 μm. Next, after exposure using a photomask, development was performed with an aqueous sodium carbonate solution to form a pattern of L / S = 50/50 μm.

次に図1(c)はメッキ層5を設ける工程である。
レジスト層4上に電気銅メッキで膜厚約20μm のメッキ層5を形成した。
Next, FIG. 1C is a step of providing a plating layer 5.
A plating layer 5 having a thickness of about 20 μm was formed on the resist layer 4 by electrolytic copper plating.

更に、図1(d)はレジスト層を剥離処理する工程である。
上記レジスト層4を超音波ディップ法を使用して3 wt%の水酸化ナトリウム水溶液で剥離した。この工程では残渣物が目視で観察された。
Further, FIG. 1D shows a step of peeling the resist layer.
The resist layer 4 was stripped with a 3 wt% aqueous sodium hydroxide solution using an ultrasonic dip method. In this step, residue was visually observed.

更に、図1(e)は残渣物を除去する工程である。
使用する残渣物除去液の大略は有機酸、含窒素化合物、アルコールと水である。
詳細は有機酸である酢酸 (50wt%) とクエン酸 (15wt%) を使用し、含窒素化合物としてベンゾトリアゾール (0.5wt %) と2-エチルベンゾイミダゾール (0.5wt %) を使用し、そしてアルコールとしてイソプロピルアルコール (20wt%) を使用し、そして水 (14wt%) である。この残渣物除去液中にプリント配線板1をディップ法で処理して残渣物を完全に除去した。この時、導体回路のL/S のサイドエッチング量は両サイドそれぞれ、0.5 μm 以下であった。
Further, FIG. 1E is a step of removing the residue.
Most of the residue removing liquid used is an organic acid, a nitrogen-containing compound, alcohol and water.
For details, use acetic acid (50wt%) and citric acid (15wt%) as organic acids, benzotriazole (0.5wt%) and 2-ethylbenzimidazole (0.5wt%) as nitrogen-containing compounds, and alcohol Isopropyl alcohol (20 wt%) is used as water, and water (14 wt%). The printed wiring board 1 was treated by the dip method in this residue removing solution to completely remove the residue. At this time, the L / S side etching amount of the conductor circuit was 0.5 μm or less on both sides.

またレジスト残渣除去をより効果的に行うためには、剥離残渣除去処理液中に超音波を加えたり、剥離残渣除去処理液をスプレーで基板に吹きつけたりすることができる。このスプレー時に発泡が生じる場合はポリアルキレングリコールなどの消泡剤を少量添加することができる。   In order to remove the resist residue more effectively, ultrasonic waves can be applied to the stripping residue removal processing solution, or the stripping residue removal processing solution can be sprayed onto the substrate by spraying. If foaming occurs during spraying, a small amount of an antifoaming agent such as polyalkylene glycol can be added.

最後に、図1(f)はシード層3をエッチングする工程である。
シード層3をエッチングして導体回路を形成した。
Finally, FIG. 1F shows a step of etching the seed layer 3.
The seed layer 3 was etched to form a conductor circuit.

上記した残渣物除去液は有機酸と含窒素化合物を含んでいる。このために有機酸が残渣物を除去し、同時に導体回路をサイドエッチングする。しかし含窒素化合物を含有しているので有機酸が導体回路をサイドエッチングするのを防止できる。
<実施例2>
実施例2は実施例1と同様に図1の回路基板の製造方法である。
しかし実施例2が実施例1と異なるのは図1(b)のレジスト層を設ける工程、図1(d)のレジスト層を剥離処理する工程、図1(e)の残渣物を除去する工程である。この異なる工程についてのみ詳細に説明する。
The residue removing liquid described above contains an organic acid and a nitrogen-containing compound. For this purpose, the organic acid removes residues and simultaneously side-etches the conductor circuit. However, since it contains a nitrogen-containing compound, the organic acid can be prevented from side-etching the conductor circuit.
<Example 2>
The second embodiment is a method of manufacturing the circuit board shown in FIG.
However, Example 2 is different from Example 1 in that the resist layer shown in FIG. 1 (b) is provided, the resist layer shown in FIG. 1 (d) is stripped, and the residue shown in FIG. 1 (e) is removed. It is. Only these different steps will be described in detail.

実施例1と同様のシード層3を設ける工程に続いて、図1(b)に図示するようにシード層3の上に感光性のドライフィルムをラミネートした。このレジストは旭化成株製の製品名SPG で膜厚は30μm である。次に、フォトマスクを用いて露光した後に炭酸ナトリウム水溶液で現像を行いL/S=30/30 μm のパターンを形成した。   Following the step of providing the seed layer 3 as in Example 1, a photosensitive dry film was laminated on the seed layer 3 as shown in FIG. This resist is a product name SPG manufactured by Asahi Kasei Co., Ltd., and its film thickness is 30 μm. Next, after exposure using a photomask, development was performed with an aqueous sodium carbonate solution to form a pattern of L / S = 30/30 μm.

更に実施例1と同様のメッキ層5を設けた後に、図1(d)に図示するように、レジスト層4をスプレー法を使用してモノエタノールアミン系水溶液で剥離した。このスプレー処理中に発泡が生じる場合には、ポリアルキレングリコールなどの消泡剤を所定量添加することができる。この工程では剥離残渣が目視で観察された。   Further, after providing the same plating layer 5 as in Example 1, as shown in FIG. 1D, the resist layer 4 was stripped with a monoethanolamine aqueous solution using a spray method. When foaming occurs during this spraying process, a predetermined amount of an antifoaming agent such as polyalkylene glycol can be added. In this step, peeling residue was visually observed.

次に図1(e)は残渣物を除去する工程である。
使用する残渣物除去液の大略は有機酸、含窒素化合物と水である。詳細は有機酸である蟻酸 (40wt%) と乳酸 (20wt%) を使用し、含窒素化合物として3-ヒドロキシ-2- ピロン(2wt%) とベンゾイミダゾール (2wt %) を使用し、次に水 (36wt%) を使用する。この残渣物除去液中にプリント配線板1をスプレー法で処理して残渣物を除去した。この時、導体回路のL/S のサイドエッチング量は両サイドそれぞれ、0.5 μm 以下であった。
Next, FIG.1 (e) is a process of removing a residue.
Most of the residue removing liquid used is an organic acid, a nitrogen-containing compound and water. For details, formic acid (40 wt%) and lactic acid (20 wt%) are used, and 3-hydroxy-2-pyrone (2 wt%) and benzimidazole (2 wt%) are used as nitrogen-containing compounds. (36wt%) is used. The printed wiring board 1 was treated in this residue removing liquid by a spray method to remove the residue. At this time, the L / S side etching amount of the conductor circuit was 0.5 μm or less on both sides.

最後に、実施例1と同様のシード層3をエッチングする工程を行う。
従って実施例1と同様に有機酸が残渣物を除去し、同時に導体回路をサイドエッチングする。しかし含窒素化合物が有機酸が導体回路をサイドエッチングするのを防止できる。
<比較例1>
比較例1に使用の残渣物除去液は含窒素化合物を含んでいない点だけが実施例1と異なる。この点以外は実施例1と全て同様に行った。つまり有機酸が残渣物を除去し、同時に導体回路をサイドエッチングする。しかし含窒素化合物を加えない分サイドエッチングを防止できない。その結果、残渣物は除去できたが、導体回路のL/S のサイドエッチング量は両サイドそれぞれ3 μm 以上であった。
Finally, the same step of etching the seed layer 3 as in Example 1 is performed.
Therefore, as in Example 1, the organic acid removes the residue and simultaneously side-etches the conductor circuit. However, the nitrogen-containing compound can prevent the organic acid from side-etching the conductor circuit.
<Comparative Example 1>
The residue removing solution used in Comparative Example 1 differs from Example 1 only in that it does not contain a nitrogen-containing compound. Except for this point, the same procedure as in Example 1 was performed. That is, the organic acid removes the residue and simultaneously side-etches the conductor circuit. However, side etching cannot be prevented by adding no nitrogen-containing compound. As a result, the residue could be removed, but the L / S side etching amount of the conductor circuit was 3 μm or more on both sides.

上記の結果、2 、2'- ビス(o- クロロフェニル)-4 、4'、 5、5'- テトラフェニル-1、2'- ビイミダゾール等のイミダゾール二量体を主成分とする残渣物を除去する除去処理液は蟻酸、酢酸、クエン酸、乳酸等の有機酸が好ましい。しかし、これらの有機酸を単独及び、水やアルコールに希釈して用いても残渣物除去時に残渣物と導体回路とをエッチングする。この導体回路がエッチングされると導体回路の細りが生じて規定の導体回路幅を確保することが困難になる。この導体配線のエッチングを含窒素化合物を含有することで防止することができる。   As a result of the above, a residue mainly composed of an imidazole dimer such as 2,2'-bis (o-chlorophenyl) -4,4 ', 5,5'-tetraphenyl-1,2'-biimidazole was obtained. The removal treatment liquid to be removed is preferably an organic acid such as formic acid, acetic acid, citric acid and lactic acid. However, even if these organic acids are used alone or diluted with water or alcohol, the residue and the conductor circuit are etched when the residue is removed. When this conductor circuit is etched, the conductor circuit is thinned, making it difficult to secure a prescribed conductor circuit width. Etching of this conductor wiring can be prevented by containing a nitrogen-containing compound.

上記以外の有機酸としては、リンゴ酸、フタル酸、安息香酸、こはく酸、酒石酸、しゅう酸、プロピオン酸、マレイン酸等の有機酸が使用できる。これらの少なくとも1種類以上を用いれば良い。   As organic acids other than the above, organic acids such as malic acid, phthalic acid, benzoic acid, succinic acid, tartaric acid, oxalic acid, propionic acid and maleic acid can be used. At least one of these may be used.

また上記以外の含窒素化合物としては、2-ピロリドン、インドール、インドリン、イミダゾール、イミダゾリジン、2-ベンゾイミダゾリノン、プリン、1H- テトラゾール、ピロン及びそれらの誘導体等の含窒素化合物が使用できる。これらの少なくとも1種類以上を用いれば良い。   As nitrogen-containing compounds other than those described above, nitrogen-containing compounds such as 2-pyrrolidone, indole, indoline, imidazole, imidazolidine, 2-benzimidazolinone, purine, 1H-tetrazole, pyrone, and derivatives thereof can be used. At least one of these may be used.

次に上記以外のアルコールとしては、メタノール、エタノール等のアルコールが使用できる。これらの少なくとも1種類以上を用いれば良い。   Next, as alcohols other than the above, alcohols such as methanol and ethanol can be used. At least one of these may be used.

残渣物除去液の組成としては、有機酸は20〜95wt%、好ましくは40〜70wt%、含窒素化合物は0.01〜10wt%、好ましくは0.1 〜5 wt%、水は0 〜60wt%、好ましくは10〜50wt%、アルコールは 0〜60wt%、好ましくは10〜50wt%が効果的である。   The composition of the residue removing solution is 20 to 95 wt%, preferably 40 to 70 wt% for the organic acid, 0.01 to 10 wt%, preferably 0.1 to 5 wt% for the nitrogen-containing compound, and 0 to 60 wt% for water, preferably The effective amount is 10 to 50 wt%, and the alcohol is 0 to 60 wt%, preferably 10 to 50 wt%.

本発明に係るプリント配線板の製造方法の工程図、Process drawing of the manufacturing method of the printed wiring board concerning the present invention, 従来技術に係るプリント配線板の製造方法の工程図である。It is process drawing of the manufacturing method of the printed wiring board which concerns on a prior art.

符号の説明Explanation of symbols

1 プリント配線板、
2 積層板および絶縁膜、
3 シード層、
4 レジスト層、
5 メッキ層、
6 残渣物、
7 導体回路である。
1 printed wiring board,
2 laminates and insulating films,
3 Seed layer,
4 resist layer,
5 plating layer,
6 residue,
7 Conductor circuit.

Claims (1)

パターンの形成方法において、
下地金属層上にパターンに対応したレジスト層を2 、2'- ビス(o- クロロフェニル)-4 、4'、 5、5'- テトラフェニル-1、2'- ビイミダゾールを有する光反応開始剤を含み、アルカリ液に可溶なレジスト材にて形成し、
該パターンにメッキにより導体回路を設け、
前記レジスト層をアルカリ性のレジスト剥離液により剥離し、
剥離した後に残る残渣物である2 、2'- ビス(o- クロロフェニル)-4 、4'、 5、5'- テトラフェニル-1、2'- ビイミダゾールを
酢酸 、クエン酸、蟻酸、乳酸の内の少なくとも1つを含む有機酸とベンゾトリアゾール、2-エチルベンゾイミダゾール、3-ヒドロキシ-2- ピロンの内の少なくとも1つとを含む含窒素化合物を含有する除去液で前記残渣物を除去する工程を有することを特徴とするパターンの形成方法。
In the pattern formation method,
Photoinitiator with 2, 2'-bis (o-chlorophenyl) -4, 4 ', 5, 5'-tetraphenyl-1, 2'-biimidazole corresponding to the pattern on the underlying metal layer Formed with a resist material soluble in an alkaline solution,
A conductive circuit is provided by plating on the pattern,
Strip the resist layer with an alkaline resist stripper,
2, 2'-bis (o-chlorophenyl) -4,4 ', 5,5'-tetraphenyl-1,2'-biimidazole, the residue remaining after peeling, is added to acetic acid, citric acid, formic acid, and lactic acid. Removing the residue with a removing solution containing a nitrogen-containing compound containing at least one of an organic acid containing at least one of benzotriazole, 2-ethylbenzimidazole, and 3-hydroxy-2-pyrone A method for forming a pattern, comprising:
JP2007059681A 2007-03-09 2007-03-09 Pattern formation method Expired - Fee Related JP4412338B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007059681A JP4412338B2 (en) 2007-03-09 2007-03-09 Pattern formation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007059681A JP4412338B2 (en) 2007-03-09 2007-03-09 Pattern formation method

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000375496A Division JP4081977B2 (en) 2000-12-11 2000-12-11 Method for manufacturing printed wiring board

Publications (2)

Publication Number Publication Date
JP2007235144A JP2007235144A (en) 2007-09-13
JP4412338B2 true JP4412338B2 (en) 2010-02-10

Family

ID=38555350

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007059681A Expired - Fee Related JP4412338B2 (en) 2007-03-09 2007-03-09 Pattern formation method

Country Status (1)

Country Link
JP (1) JP4412338B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4692799B2 (en) * 2001-05-22 2011-06-01 ナガセケムテックス株式会社 Resist stripping composition
TWI396492B (en) * 2007-09-25 2013-05-11 Ngk Spark Plug Co Method for manufacturing wire substrate
KR100917029B1 (en) 2007-12-11 2009-09-10 삼성전기주식회사 Manufacturing Method of Circuit Board
US7919408B2 (en) 2008-06-30 2011-04-05 Intel Corporation Methods for fabricating fine line/space (FLS) routing in high density interconnect (HDI) substrates
CN103441079B (en) * 2013-09-12 2015-10-28 江阴长电先进封装有限公司 A kind of wafer scale high-density wiring preparation method
CN110045866A (en) * 2019-03-06 2019-07-23 苏州蓝沛光电科技有限公司 Scratch the minimizing technology of residue

Also Published As

Publication number Publication date
JP2007235144A (en) 2007-09-13

Similar Documents

Publication Publication Date Title
JP4412338B2 (en) Pattern formation method
US20110214994A1 (en) Pretreating agent for electroplating, pretreatment method for electroplating, and electroplating method
JP4081977B2 (en) Method for manufacturing printed wiring board
JPS6190492A (en) Manufacture of copper through hole printed circuit board
JP2008542830A (en) Fine line resist stripping method
TW201112901A (en) Manufacturing method for printed wiring board
JP2006009122A (en) Circuit formation etching liquid for semiadditive process
TWI525216B (en) Film-forming solution and method for forming film by using therof
US20160278206A1 (en) Printed circuit board
KR101629010B1 (en) Method for preparing printed wiring board
KR101917018B1 (en) Method of etching laminate and method of manufacturing printed wiring board using the same
JP2002212779A (en) Surface treatment process and method for manufacturing thin film magnetic head using this process, and thin film magnetic head
EP1917340B1 (en) Method for removing ionic contaminants from the surface of a workpiece
JP2011166028A (en) Method of manufacturing cof substrate
JP5348007B2 (en) Manufacturing method of flexible printed wiring board
JP2009041112A (en) Copper etching liquid and manufacturing method of printed wiring board using the same
TW202215172A (en) Method of cleaning substrate
JP3228914B2 (en) Laser residual film removal method
JP2003298205A (en) Manufacturing method of printed wiring board
JP2944518B2 (en) Copper and copper alloy surface treatment agent
JP3074315B2 (en) Method of manufacturing copper through-hole printed wiring board
JP2644951B2 (en) Method of forming conductor circuit
KR101607821B1 (en) Method for manufacturing fine pitch PCB
TW202214831A (en) Method for cleaning substrate
JP2016063120A (en) Multilayer printed wiring board formation method

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070531

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070606

A072 Dismissal of procedure

Free format text: JAPANESE INTERMEDIATE CODE: A073

Effective date: 20070717

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20080722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091027

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091109

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121127

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121127

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131127

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees