JP4411090B2 - 集積回路および該集積回路に設けられたレギュレータ回路を使用する方法 - Google Patents
集積回路および該集積回路に設けられたレギュレータ回路を使用する方法 Download PDFInfo
- Publication number
- JP4411090B2 JP4411090B2 JP2004005571A JP2004005571A JP4411090B2 JP 4411090 B2 JP4411090 B2 JP 4411090B2 JP 2004005571 A JP2004005571 A JP 2004005571A JP 2004005571 A JP2004005571 A JP 2004005571A JP 4411090 B2 JP4411090 B2 JP 4411090B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- circuit
- operating state
- operating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F7/00—Regulating magnetic variables
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Dc-Dc Converters (AREA)
- Power Sources (AREA)
Description
前記集積回路のパワーグリッドに結合され、第1の動作状態における電流をソースすると共に、第2の動作状態における電流をシンクするレギュレータ回路を備え、
前記第1の動作状態は、前記集積回路の電流要求におけるマルチサイクル増加を示す下方トリガ電圧の下方にある前記動作電圧に対応し、また、前記第2の動作状態は、前記集積回路の電流要求におけるマルチサイクル減少を示す上方トリガ電圧の上方にある前記動作電圧に対応し、
前記下方トリガ電圧は安全な最小電圧よりも上方であり、前記上方トリガ電圧は安全な最大電圧よりも下方であることを特徴とする集積回路。(1)
(付記2) 付記1に記載の集積回路において、前記レギュレータ回路は、スイッチネットワークにより結合された少なくとも2つのキャパシタを含み、該レギュレータ回路は、前記第1の動作状態における電流ソースとして動作させるために前記少なくとも2つのキャパシタを直列に結合すると共に、前記第2の動作状態における電流シンクとして動作させるために該少なくとも2つのキャパシタを並列に結合することを特徴とする集積回路。(2)
(付記3) 付記2に記載の集積回路において、前記レギュレータ回路は、第1のトリガ電圧と第2のトリガ電圧との間にある動作電圧に対応する第3の動作状態の間、前記少なくとも2つのキャパシタの電圧を回復する分圧器として動作することを特徴とする集積回路。(3)
(付記4) 付記1に記載の集積回路において、前記レギュレータ回路は、前記動作電圧を測定する電圧センサと、前記第1の動作状態において電流をソースすると共に前記第2の動作状態において電流をシンクする双方向電流ソースと、前記動作電圧をターゲット調整電圧と比較することで前記双方向電流ソースの動作状態を選択する制御器を備えることを特徴とする集積回路。(4)
(付記5) クロックおよび論理回路を有するマイクロプロセッサ回路と、
該マイクロプロセッサ回路に電流を結合する関連パッケージインダクタンスを有するパッケージと、
前記マイクロプロセッサ回路の電圧をフィルタするデカップリングキャパシタと、
前記マイクロプロセッサ回路に形成されたレギュレータ回路と、を備え、該レギュレータ回路は、
ターゲット電圧Vdd0に関するVddの動作電圧を測定する電圧センサと、
第1の動作状態において電流ソースとして動作し、第2の動作状態において電流シンクとして動作し、そして、前記マイクロプロセッサ回路の意味ある電流ソースでも意味ある電流シンクでもない第3の動作状態を有する前記双方向電流ソースと、
前記双方向電流ソースの動作状態を選択し、第1の予め選択された電位差だけVdd0よりも小さい第1のトリガ電圧より下方の動作電圧に応答する前記第1の動作状態を選択し、第2の予め選択された電位差だけVdd0よりも大きい第2のトリガ電圧より上方の動作電圧に応答する前記第2の動作状態を選択し、そして、前記動作電圧が前記第1のトリガ電圧と前記第2のトリガ電圧との間にあるとき、前記第3の動作状態を選択する制御回路と、を備え、
前記第1のトリガ電圧は安全な最小電圧範囲よりも大きくなるように選択され、前記第2のトリガ電圧は安全な最大電圧範囲よりも小さくなるように選択されることを特徴とするパッケージ集積回路。(5)
(付記6) 付記5に記載のパッケージ集積回路において、前記双方向電流ソースは、前記第1の動作状態において直列に結合され、前記第2の動作状態において並列に結合され、そして、前記第3の動作状態において分圧器によってその電圧を予め選択された電圧に回復する少なくとも2つのキャパシタを備えることを特徴とするパッケージ集積回路。(6)
(付記7) 付記6に記載のパッケージ集積回路において、前記電圧センサは、ラダー回路を備えることを特徴とするパッケージ集積回路。
前記集積回路の動作電圧Vddを検出する段階と、
第1の予め選択された電位差ΔV1によってターゲット電圧Vdd0よりも大きくなっている検出電圧Vddに応答してオンチップ電流をシンクする段階と、
第2の予め選択された電位差ΔV2によって前記ターゲット電圧Vdd0の下方にある検出電圧Vddに応答してオンチップ電流をソースする段階と、
電流をソースもシンクもしない範囲Vdd0−ΔV2<Vdd<Vdd0+ΔV1内にある検出電圧Vddに応答する段階と、を備えることを特徴とする方法。(7)
(付記11) 付記10に記載の方法において、前記第1および第2の予め選択された電位差は、準安定状態クロックリップルよりも大きくなるように選択されることを特徴とする方法。(8)
(付記12) 付記10に記載の方法において、前記第1および第2の予め選択された電位差は、動作電圧における1%の変化よりも大きいものに対応することを特徴とする方法。(9)
(付記13) 外部電圧レギュレータが集積回路に供給される電流を変化させ得るように割合を制限するパッケージインダクタンスによって外部電圧レギュレータに結合されると共に、デカップリングキャパシタを有する集積回路のための、該集積回路によって要求されたマルチサイクル電流の変化に応答する安全な電圧範囲内の動作電圧を維持するために該集積回路に設けられたレギュレータ回路を使用する方法であって、
前記集積回路の動作電圧Vddを検出する段階と、
結果としてオーバー電圧条件になる、電流要求においてマルチサイクル減少を示す第1の予め選択された電位差ΔV1によってターゲット動作電圧Vdd0よりも大きくなっている検出電圧Vddに応答して、オンチップで電流をシンクする段階と、
結果としてアンダー電圧条件になる、電流要求においてマルチサイクル増加を示す第2の予め選択された電位差ΔV2によって前記ターゲット動作電圧の下方にある検出電圧Vddに応答して、オンチップで電流をソースする段階と、
電流をソースもシンクもしない範囲Vdd0−ΔV2<Vdd<Vdd0+ΔV1内にある検出電圧Vddに応答する段階と、を備えることを特徴とする方法。(10)
(付記14) 付記13に記載の方法において、マイクロサイクル電流要求における前記変化が、論理回路により要求される電流における変化に関係付けられていることを特徴とする方法。
120…制御回路
130…双方向電流ソース
135…ラダー回路
140…低域通過フィルタ
145…差動増幅器
150…論理ドライバ
155…キャパシタバンク
160…維持回路
180…有効電力安定化装置
201…等価回路電力モデル
202…寄生(parasitic)デカップリングキャパシタ
204…明白な(explicit)デカップリングキャパシタ
210…マイクロプロセッサ
230…マイクロプロセッサ回路
240…パッケージ
245…パッケージインダクタンス
250…クロック立ち上がりエッジ電流
260…クロック立ち下がりエッジ電流
270…論理電流
285…オンチップノード
290…ノード
295…電流モデル
302…プロット
305…斜線領域
308…動作電圧
310…電流
320…比較プロット
350…安全な最大電圧
352…上方トリガ電圧
354…ターゲット調整電圧
356…下方トリガ電圧
358…安全な最小電圧
360…セクション
365…ノイズイベント
370…プロット
380…プロット
410…閾値センサ
415…閾値信号
420…制御信号回路
423…イネーブル信号
425…第1の制御信号
427…第2の制御信号
440…維持制御回路
445…維持制御信号
450…双方向電流ソース
480…有効電力安定化装置
500…ブリッジ回路
502…ノード
504…ノード
506…接地ノード
508…高電圧ノード
510…第1のキャパシタ
520…第2のキャパシタ
530…組み合わせスイッチ
530a…通常のスイッチ
530b…維持スイッチ
540…組み合わせスイッチ
540a…通常のスイッチ
540b…維持スイッチ
550…組み合わせスイッチ
550a…通常のスイッチ
550b…維持スイッチ
560…組み合わせスイッチ
560a…通常のスイッチ
560b…維持スイッチ
590…第1のアーム
592…第2のアーム
594…第3のアーム
596…第4のアーム
598…センタブリッジセクション
910…第1の差動増幅器
920…第2の差動増幅器
930…ノイズ感知ラダー
932…Vinst(up)
934…Vmiddle
936…Vinst(low)
940…基準抵抗器分圧器
942…Vmiddle(filtered)
944…Vref(up)
946…Vref(low)
950…低域通過フィルタ
1010…第1の利得回路
1020…第2の利得回路
1035…En
1040…En
1110…第1のXNORゲート
1112…ANDゲート
1114…第3のインバータ
1120…第2のXNORゲート
1130…第1のインバータ
1140…第2のインバータ
Claims (3)
- 集積回路のパワーグリッドに供給される電流が該集積回路の電流要求の変化に応答する割合を制限する関連パッケージインダクタンス、および、動作電圧をフィルタするデカップリングキャパシタを有する集積回路であって、
前記集積回路のパワーグリッドに結合され、第1の動作状態における電流をソースすると共に、第2の動作状態における電流をシンクするレギュレータ回路を備え、
前記第1の動作状態は、前記集積回路の電流要求におけるマルチサイクル増加を示す下方トリガ電圧の下方にある前記動作電圧に対応し、また、前記第2の動作状態は、前記集積回路の電流要求におけるマルチサイクル減少を示す上方トリガ電圧の上方にある前記動作電圧に対応し、
前記下方トリガ電圧は安全な最小電圧よりも上方であり、前記上方トリガ電圧は安全な最大電圧よりも下方であり、
前記レギュレータ回路は、スイッチネットワークにより結合された少なくとも2つのキャパシタを含み、
前記レギュレータ回路は、前記第1の動作状態における電流ソースとして動作させるために前記少なくとも2つのキャパシタを直列に結合すると共に、前記第2の動作状態における電流シンクとして動作させるために該少なくとも2つのキャパシタを並列に結合し、
前記レギュレータ回路は、第1のトリガ電圧と第2のトリガ電圧との間にある動作電圧に対応する第3の動作状態の間、前記少なくとも2つのキャパシタの電圧を回復する分圧器として動作することを特徴とする集積回路。 - 請求項1に記載の集積回路において、前記レギュレータ回路は、前記動作電圧を測定する電圧センサと、前記第1の動作状態において電流をソースすると共に前記第2の動作状態において電流をシンクする双方向電流ソースと、前記動作電圧をターゲット調整電圧と比較することで前記双方向電流ソースの動作状態を選択する制御器を備えることを特徴とする集積回路。
- クロックおよび論理回路を有するマイクロプロセッサ回路と、
該マイクロプロセッサ回路に電流を結合する関連パッケージインダクタンスを有するパッケージと、
前記マイクロプロセッサ回路の電圧をフィルタするデカップリングキャパシタと、
前記マイクロプロセッサ回路に形成されたレギュレータ回路と、を備え、該レギュレータ回路は、
ターゲット電圧Vdd0に関するVddの動作電圧を測定する電圧センサと、
第1の動作状態において電流ソースとして動作し、第2の動作状態において電流シンクとして動作し、そして、前記マイクロプロセッサ回路の意味ある電流ソースでも意味ある電流シンクでもない第3の動作状態を有する前記双方向電流ソースと、
前記双方向電流ソースの動作状態を選択し、第1の予め選択された電位差だけVdd0よりも小さい第1のトリガ電圧より下方の動作電圧に応答する前記第1の動作状態を選択し、第2の予め選択された電位差だけVdd0よりも大きい第2のトリガ電圧より上方の動作電圧に応答する前記第2の動作状態を選択し、そして、前記動作電圧が前記第1のトリガ電圧と前記第2のトリガ電圧との間にあるとき、前記第3の動作状態を選択する制御回路と、を備え、
前記第1のトリガ電圧は安全な最小電圧範囲よりも大きくなるように選択され、前記第2のトリガ電圧は安全な最大電圧範囲よりも小さくなるように選択され、
前記双方向電流ソースは、前記第1の動作状態において直列に結合され、前記第2の動作状態において並列に結合され、そして、前記第3の動作状態において分圧器によってその電圧を予め選択された電圧に回復する少なくとも2つのキャパシタを備えることを特徴とするパッケージ集積回路。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/342,588 US6906579B2 (en) | 2003-01-14 | 2003-01-14 | Optimal inductor management |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004222495A JP2004222495A (ja) | 2004-08-05 |
JP4411090B2 true JP4411090B2 (ja) | 2010-02-10 |
Family
ID=32594845
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004005571A Expired - Fee Related JP4411090B2 (ja) | 2003-01-14 | 2004-01-13 | 集積回路および該集積回路に設けられたレギュレータ回路を使用する方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6906579B2 (ja) |
JP (1) | JP4411090B2 (ja) |
DE (1) | DE102004001061A1 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW583530B (en) * | 2002-08-20 | 2004-04-11 | Via Tech Inc | Method of using N division operation to switch CPU work voltage |
US7242172B2 (en) * | 2004-03-08 | 2007-07-10 | Intel Corporation | Microprocessor die with integrated voltage regulation control circuit |
US7436242B1 (en) * | 2005-01-13 | 2008-10-14 | National Semiconductor Corporation | System and method for providing an input voltage invariant current source |
DE602005006380T2 (de) * | 2005-03-08 | 2009-06-10 | Alcatel Lucent | Unterspannungsunterdrückungsschaltung |
US8049470B2 (en) * | 2007-06-11 | 2011-11-01 | Smartsynch, Inc. | Apparatus and method for charging super capacitors at limited voltage and/or current values irrespective of temperature |
CN102142786B (zh) * | 2011-03-30 | 2013-06-05 | 浙江大学宁波理工学院 | 电流型多电平逆变器拓扑结构 |
US8427224B2 (en) * | 2011-07-26 | 2013-04-23 | National Chiao Tung University | On-chip active decoupling capacitors for regulating voltage of an integrated circuit |
US8929157B2 (en) | 2012-11-19 | 2015-01-06 | Intel Corporation | Power efficient, single-ended termination using on-die voltage supply |
KR20150074395A (ko) * | 2013-12-24 | 2015-07-02 | 현대자동차주식회사 | 파워 팩터 코렉터의 출력 커패시터의 정전용량 값 변경 방법 및 변경 회로 |
US10721604B2 (en) | 2016-12-19 | 2020-07-21 | Nxp B.V. | Method and system for operating a communications device that communicates via inductive coupling |
US10390200B2 (en) * | 2016-12-19 | 2019-08-20 | Nxp B.V. | Method and system for operating a communications device that communicates via inductive coupling |
US10382098B2 (en) | 2017-09-25 | 2019-08-13 | Nxp B.V. | Method and system for operating a communications device that communicates via inductive coupling |
US10720967B2 (en) | 2017-09-25 | 2020-07-21 | Nxp B.V. | Method and system for operating a communications device that communicates via inductive coupling |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0724209A1 (en) * | 1995-01-25 | 1996-07-31 | International Business Machines Corporation | Power management system for integrated circuits |
US5608312A (en) * | 1995-04-17 | 1997-03-04 | Linfinity Microelectronics, Inc. | Source and sink voltage regulator for terminators |
US6069521A (en) * | 1997-06-27 | 2000-05-30 | Sun Microsystems | Voltage regulation method for attenuating inductance-induced on-chip supply variations |
US5973547A (en) * | 1997-06-27 | 1999-10-26 | Sun Microsystems, Inc | Self-biasing, offset-nulling power supply monitor circuit |
US6028417A (en) * | 1997-06-27 | 2000-02-22 | Sun Microsystems, Inc. | Voltage regulator circuit for attenuating inductance-induced on-chip supply variations |
US6198325B1 (en) * | 1997-06-27 | 2001-03-06 | Sun Microsystems, Inc. | Differencing non-overlapped dual-output amplifier circuit |
US6429633B1 (en) * | 1998-08-28 | 2002-08-06 | Matsushita Electric Industrial Co., Ltd. | Switching regulator and LSI system |
US5982160A (en) * | 1998-12-24 | 1999-11-09 | Harris Corporation | DC-to-DC converter with inductor current sensing and related methods |
US6215290B1 (en) * | 1999-11-15 | 2001-04-10 | Semtech Corporation | Multi-phase and multi-module power supplies with balanced current between phases and modules |
US6333623B1 (en) * | 2000-10-30 | 2001-12-25 | Texas Instruments Incorporated | Complementary follower output stage circuitry and method for low dropout voltage regulator |
US6472856B2 (en) * | 2001-03-09 | 2002-10-29 | Semtech Corporation | Bounded power supply voltage positioning |
US6583610B2 (en) * | 2001-03-12 | 2003-06-24 | Semtech Corporation | Virtual ripple generation in switch-mode power supplies |
US6433521B1 (en) * | 2001-08-03 | 2002-08-13 | Windbond Electronics Corporation | Source and sink voltage regulator using one type of power transistor |
US6424129B1 (en) * | 2001-08-21 | 2002-07-23 | Semtech Corporation | Method and apparatus for accurately sensing output current in a DC-to-DC voltage converter |
JP3697184B2 (ja) * | 2001-08-27 | 2005-09-21 | 株式会社ルネサステクノロジ | 電圧調整モジュール(vrm) |
US6696825B2 (en) * | 2002-03-18 | 2004-02-24 | Intersil Americas Inc. | DC-to-DC converter with fast override feedback control and associated methods |
US6707281B2 (en) * | 2002-06-28 | 2004-03-16 | Intel Corporation | Method and apparatus for operating a voltage regulator based on inductor current detection |
US6608511B1 (en) * | 2002-07-17 | 2003-08-19 | Via Technologies, Inc. | Charge-pump phase-locked loop circuit with charge calibration |
-
2003
- 2003-01-14 US US10/342,588 patent/US6906579B2/en not_active Expired - Fee Related
-
2004
- 2004-01-02 DE DE102004001061A patent/DE102004001061A1/de not_active Withdrawn
- 2004-01-13 JP JP2004005571A patent/JP4411090B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE102004001061A1 (de) | 2004-07-22 |
US6906579B2 (en) | 2005-06-14 |
US20040135622A1 (en) | 2004-07-15 |
JP2004222495A (ja) | 2004-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4411090B2 (ja) | 集積回路および該集積回路に設けられたレギュレータ回路を使用する方法 | |
TWI516892B (zh) | 低壓降穩壓器及運算系統 | |
EP0987615B1 (en) | Power circuit including inrush current limiter, and integrated circuit including the power circuit | |
US6865063B2 (en) | Integrated inrush current limiter circuit and method | |
US6201375B1 (en) | Overvoltage sensing and correction circuitry and method for low dropout voltage regulator | |
US6538497B2 (en) | On-chip power supply boost for voltage droop reduction | |
US7851948B2 (en) | Semiconductor device | |
CN101189795A (zh) | 电源控制器和半导体装置 | |
EP2166655B1 (en) | Controlled charge pump arrangement and method for controlling a clocked charge pump | |
JP2004038831A (ja) | 電流制限機能付き安定化電源装置 | |
US9531269B2 (en) | Semiconductor device | |
EP1508078A4 (en) | FA ON DYNAMIC AMPLIFIED POLARIZING CURRENT VOLTAGE REGULATOR | |
US20140028270A1 (en) | Synchronous rectification type power circuit and method of adjusting the same | |
WO2011102189A1 (en) | Current limiting circuit | |
US5955870A (en) | Multi-mode low power voltage regulator | |
JP4413016B2 (ja) | 集積回路の電圧を調整する電圧レギュレータおよび該集積回路の動作電圧を調整する方法 | |
JP4937078B2 (ja) | 定電圧電源回路 | |
WO1996031004A1 (en) | Dual feature input/timing pin | |
JP2005102197A (ja) | 電圧変動を軽減するシステムおよび方法 | |
US20100079195A1 (en) | Protected power switch with low current consumption | |
WO2001097367A1 (en) | Thermal protection circuit for high output power supplies | |
KR20160135675A (ko) | 동작 속도에 기반하여 제어되는 조정기를 구비한 집적 회로 | |
US8957646B2 (en) | Constant voltage circuit and electronic device including same | |
JP2005293067A (ja) | ボルテージレギュレータ | |
US6624995B2 (en) | Semiconductor device and method of activating a protection circuit with a sampling pulse |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060627 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090323 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090414 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090612 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091110 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091116 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131120 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |