JP4408802B2 - 窒化物半導体発光素子およびその製造方法 - Google Patents

Description

本発明は、一般に窒化物半導体発光素子に関するものであり、より特定的には、溝周辺での層厚が精度良く制御され、信頼性の高められた窒化物半導体発光素子に関する。この発明は、また、特性の揃ったレーザ素子を高い歩留まりで得ることができるように改良された窒化物半導体発光素子の製造方法に関する。

窒化物半導体により可視ＬＥＤや近紫外半導体レーザなどの発光素子が実現され、信頼性や生産性、性能の更なる向上を目指した研究開発が進められている。

半導体レーザの信頼性・性能向上には欠陥密度の低い基板を用いることが重要である。なぜなら、半導体レーザ素子の寿命はこの欠陥密度に敏感で、欠陥密度が高い基板を用いると、発光領域の非発光中心が多くなり、発光に寄与しない無効電流が増え、発熱による素子寿命の低下を招くからである。

低欠陥密度の基板を得る手法として、非特許文献１には以下の方法が報告されている。

サファイア基板上に、ＭＯＣＶＤ(Metalorganic Chemical Vapor Deposition)法により、厚さ２．０μｍのＧａＮ層を成長し、このＧａＮ層を下地として、厚さ０．１μｍの周期的に開口部を持つＳｉＯ₂マスクパターンを形成し、再びＭＯＣＶＤ法により厚さ２０μｍのＧａＮ層を形成する。これは、ＥＬＯ(Epitaxially Lateral Overgrowth)と呼ばれる手法であり、横方向成長を利用することにより、欠陥密度が低減されたＧａＮ層を得ることができる。さらに、厚さ２０μｍのＧａＮ層上にＨＶＰＥ(Hydride Vapor Phase Epitaxy)法により、厚さ２００μｍのＧａＮ層を形成し、サファイア基板を除去することで、厚さ１５０μｍのＧａＮ基板を製造する。次に得られたＧａＮ基板の表面を平坦に研磨する。上記手法により、欠陥密度が１０⁶ｃｍ^-2以下のＧａＮ基板を得られることが知られている。

しかし、このような技術によって、欠陥密度の低いＧａＮ基板を製造する技術が開発されてきているものの、ＧａＮ基板を用いた半導体レーザ作製には未だ課題が存在する。大きな問題点として、亀裂の発生が挙げられる。窒化物半導体レーザを構成する窒化物半導体積層構造においては、各層の格子定数や熱膨張係数が互いに異なるために格子歪を内包しやすく、この歪に起因した亀裂が発生することがある。複数の窒化物半導体層からなる窒化物半導体膜に多数の亀裂が発生すると、その部分から作製されたレーザ素子の特性が著しく悪くなるため、所望の特性のレーザ素子が得られる歩留りが極めて低くなる。また亀裂が発生するには至らないまでも、多くの歪を内包したレーザ素子では素子劣化が起りやすく、信頼性の低下を招いていた。

そこで、出願人は、図７を参照して、このような窒化物半導体基板上にエピタキシャル成長した層構造において、結晶成長に起因して発生する亀裂を防止する技術として、レーザチップ１個あたり１〜数本に相当する密度でストライプ状の溝１７が形成された加工基板７００上に、レーザ構造を構成する層構造を積層する技法を開発した（例えば特許文献１参照）。このような加工基板７００を用いることにより、半導体膜成長後の表面に平坦化されていない窪みを含ませることができ、発光素子中の亀裂の発生を抑制できることが見出されている。

Applied Physics Letters. Vol.73 No.6 (1998) pp.832-834

しかしながら、このような技法を用いることで、亀裂の発生を抑制することが可能になるものの、溝加工を施した基板上に成長させた窒化物半導体膜においては、溝周辺で層厚ムラが発生する、という新たな問題が発生する。

層厚ムラの原因は明らかになっていないが、溝の加工精度のバラツキが一因であると考えられる。即ち基板に溝を形成する際に、基板上で均一に溝形状を規定できていないために、成長速度の速い結晶面方位を多く含む溝領域と、それを含まない溝領域とが生じ、結果、溝周辺での層厚を精度良く制御することが困難になっていると考えられる。あるいは、溝形状が均一でないために、溝周辺の原料拡散の度合いが場所によって異なるために、溝周辺での層厚を精度良く制御することが困難になっていると考えられる。

このような層厚ムラのある場所にレーザ導波路を設けると、導波路に沿った膜厚変化がレーザ特性に悪影響を及ぼし、また素子毎の特性が一定しなくなる。

それゆえに、本発明の目的は、溝周辺での層厚が精度良く制御された窒化物半導体発光素子を提供することにある。

本発明の他の目的は、基板の溝に沿った成長膜の層厚変動の少ない窒化物半導体発光素子が得られるように改良された窒化物半導体発光素子の製造方法を提供することにある。

本発明のさらに他の目的は、特性の揃ったレーザ素子を高い歩留まりで得ることができるように改良された窒化物半導体発光素子の製造方法を提供することにある。

この発明にかかる窒化物半導体発光素子は、ストライプ状の溝が形成された窒化物半導体基板の上に、複数の窒化物半導体層からなる窒化物半導体膜が形成されてなる。そして、上記溝の少なくとも一部に、ＧａＮ、ＡｌＮ又は窒化物半導体混晶からなる、アモルファス又は多結晶の状態であるバッファ層（以下低温バッファ層と呼ぶ）が設けられている。さらに、溝間領域の幅が５０μｍ以上１０００μｍ以下になるように形成されている。

この発明によれば、上記溝の少なくとも一部に、ＧａＮ、ＡｌＮ又は窒化物半導体混晶からなる、アモルファス又は多結晶の状態である低温バッファ層が設けられているので、溝周辺での成長膜の層厚が精度良く制御される。窒化物半導体膜中に歪が内包されないので、素子劣化が起りにくく、信頼性が高くなる。

この発明の好ましい実施態様によれば、上記低温バッファ層は、上記溝の側面に形成されている。層厚バラツキの原因は溝形状の不均一によるものと考えているが、溝周辺の膜厚変動に対しては溝形状の中でも特に溝側面の加工不均一の影響が大きく、この溝側面に低温バッファ層を形成することで不均一性を解消できるものと考えられる。

この発明の他の実施態様によれば、上記低温バッファ層は、上記溝の底面に形成されている。溝底面にのみ低温バッファ層が形成された構成とすることでも、溝間領域の層厚バラツキを低減することが可能である。これは溝底面の加工不均一に起因した層厚バラツキの影響を排除することが可能となるためであると考えられる。しかしながら、上述したように層厚バラツキにおいては溝側面の不均一の影響が大きいため、溝底面にのみ低温バッファ層を形成する場合には、層厚バラツキの低減の効果は小さい。

この発明の他の局面に従う窒化物半導体発光素子の製造方法は、ストライプ状の溝と、該溝以外の溝間領域とを有し、かつ該溝間領域の幅が５０μｍ以上１０００μｍ以下にされた窒化物半導体基板を準備する工程と、上記窒化物半導体基板の上に第１の温度で、複数の窒化物半導体層からなる窒化物半導体膜を形成する工程とを備える。そして、上記窒化物半導体膜を形成する工程に先立ち、上記溝の少なくとも一部にＧａＮ、ＡｌＮ又は窒化物半導体混晶からなる、アモルファス又は多結晶の状態であるバッファ層を上記第１の温度よりも低い第２の温度で形成することを特徴とする。

溝の少なくとも一部に低温バッファ層を形成するので、溝加工精度のバラツキによる層厚バラツキを低減でき、特性の揃ったレーザ素子を高い歩留まりで得ることが可能となる。

上述のように、低温バッファ層は、ＧａＮ、ＡｌＮ又はＩｎ、Ａｓ、Ｐなどを含んだ窒化物半導体混晶からなる、アモルファスまたは多結晶の状態であり、その形成温度は４５０℃以上７００℃以下でなければならない。４５０℃より低温では、ＩＩＩ族原料が分解しないため、低温バッファ層を形成することができない。逆に、７００℃より高温では、低温バッファ層を形成することは可能であるものの、層厚バラツキを低減する効果は得られなかった。これは、７００℃程度より高い温度では単結晶が形成されるため、溝加工面の結晶格子の微妙な揺らぎを引き継いだ結晶成長を生じているためと考えられる。低温バッファ層の厚さに関しては、３０ｎｍ以上の場合に層厚バラツキの低減が確認できた。

上述のように、溝間領域の幅は、５０μｍ〜１０００μｍである。これが過大になると、亀裂防止効果が希薄となり信頼性改善が見込めなくなる。溝の幅については、溝間領域の表面と同一の位置において、５μｍ〜５０μｍとすることができる。これがあまり狭いと、溝の加工精度が著しく低下するため、部分的に溝が形成されない領域が生じ、亀裂発生を招来する。また、溝の幅が広すぎると、一枚のウエハから分割されるレーザチップの数が減少してしまうため、生産効率が悪くなる。溝の深さは、２μｍ〜２０μｍ程度が適当であり、好ましくは、４μｍ〜１２μｍ程度である。

本発明の構成により、半導体レーザーを構成する複数の窒化物半導体層からなる窒化物半導体膜の層厚のバラツキが低減され、一定の特性を有する窒化物半導体レーザ素子を高い歩留りで製造することが可能となる。

基板の溝に沿った成長膜の層厚変動の少ない窒化物半導体発光素子を得るという目的を、溝の少なくとも一部に、窒化物半導体膜の層厚バラツキを抑制するための低温バッファ層を設けることによって実現した。以下この発明の実施例を図を用いて説明する。

図１は、本発明に係る半導体レーザウエハ１０１を示す断面図である。ｎ型ＧａＮ基板１０２の表面に溝加工が施され、ストライプ状の溝１０３が形成されている。溝１０３の側壁１０３ａと底面１０３ｂに低温バッファ層１０５が形成されている。さらにその上に、後述する、レーザ構造を構成するための複数の窒化物半導体層からなる窒化物半導体膜１０６が積層されている。溝１０３以外の領域は、平坦な溝間領域１０４であり、溝間領域１０４上の窒化物半導体膜１０６に、溝１０３と平行に、後述するリッジストライプ構造（図示せず）を作り込むことにより、レーザ導波路(レーザ光の通り道)１０７が形成される。本実施例においては、溝１０３は、幅３０μｍ、高さ５μｍ、３００μｍ間隔で形成される。

半導体レーザウエハ１０１に上記レーザ導波路や電極を形成した後、紙面に平行な面に劈開して共振器端面を設け、紙面に垂直かつ分割線１０８に平行な面で分割すると半導体レーザチップが得られる。

次に、図２を用いて、本実施例の半導体レーザー素子の構造、および図１中の窒化物半導体膜１０６の詳細について説明する。図２は本実施例の半導体レーザ素子の導波路付近を拡大して示した模式図である。

図１と図２を参照して、基板１０２上に形成された窒化物半導体膜１０６は、基板１０２側から順に、ｎ型ＧａＮ層（１．０μｍ）２０１、ｎ型Ａｌ_0.062Ｇａ_0.938Ｎ第１クラッド層（１．５μｍ）２０２、ｎ型Ａｌ_0.1Ｇａ_0.9Ｎ第２クラッド層２０３、ｎ型Ａｌ_0.062Ｇａ_0.938Ｎ第３クラッド層（０．１μｍ）２０４、ｎ型ＧａＮガイド層（０．１μｍ）２０５、ＩｎＧａＮ量子井戸活性層（ＩｎＧａＮ量子井戸層４ｎｍ、ＧａＮ障壁層８ｎｍによる三重量子井戸構造）２０６、ｐ型Ａｌ_0.3Ｇａ_0.7Ｎ蒸発防止層（０．０２μｍ）２０７、ｐ型ＧａＮガイド層（０．０５μｍ）２０８、ｐ型Ａｌ_0.062Ｇａ_0.938Ｎクラッド層（０．５μｍ）２０９、ｐ型ＧａＮコンタクト層（０．１μｍ）２１０が順番に積層された構造となっている。ｎ電極２１１は基板裏面に、また、ｐ電極２１２はｐ型ＧａＮコンタクト層２１０上に、それぞれ設けられている。

ｐ型層の一部は、上面側よりｐ型ＡｌＧａＮクラッド層２０９の途中までエッチングされ、リッジストライプ構造が形成されており、その両側には絶縁膜２１３が埋め込まれている。半導体レーザを構成する積層構造・各層の組成・層厚は一例であり、所望の特性を得るために、適宜変更され得る。

図３をもとに、ストライプ状の溝が形成され、溝上に低温バッファ層が形成された、基板ウエハの製造工程を説明する。ｎ型ＧａＮ基板１０２を準備する（図３ａ）。ｎ型ＧａＮ基板１０２の全面にＳｉＯ₂等のマスク材料３０１を１μｍの厚さで蒸着する（図３ｂ）。一般的なフォトリソグラフィ工程とエッチング工程とにより、溝に対応した領域のＳｉＯ₂を除去し、幅３０μｍの基板露出部３０２を３００μｍ周期で形成する（図３ｃ）。その後、ＲＩＥによりＳｉＯ₂をマスクとして、露出部３０２をエッチングすることにより、深さ５μｍの溝３０３を形成する（図３ｄ）。この溝加工を施したウエハを結晶成長装置に導入し、低温バッファ層となるＧａＮ層３０４を、温度５００℃で、４０ｎｍの厚さ堆積する（図３ｅ）。この後、結晶成長装置から取りだし、ＳｉＯ₂マスク３０１をエッチング除去することで、低温バッファ層３０４が形成された溝３０３を有する基板ウエハを得る（図３ｆ）。この基板ウエハを用いて、図１を参照して、ＩＩＩ族の原料として、ＴＭＧ、ＴＭＩ、ＴＭＡ、Ｖ族の原料としてアンモニアを用いたＭＯＣＶＤ法により、図２に詳細を示した窒化物半導体膜１０６を形成し、半導体レーザウエハ１０１を得る。半導体レーザウエハ１０１にレーザ導波路や電極の形成工程を施した後、紙面に平行な面に劈開して共振器端面を設け、紙面に垂直かつ分割線１０８に平行な面で分割することにより半導体レーザチップを得る。

本実施例の半導体レーザウエハを顕微鏡観察したところ、亀裂は観られず、溝を用いる効果が発揮されていた。

本実施例の半導体レーザウエハについて、窒化物半導体膜の層厚バラツキを評価した結果を図４に示す。図４は、溝間領域の中心位置におけるｐ型層の層厚を電子顕微鏡を用いた断面観察により評価した結果であり、連続して並ぶ１０ヶ所の溝間領域についてプロットしている。ｐ型層の層厚が、ｐ層厚設定０．６７μｍに対して、溝間領域毎に設定通りの層厚で制御できていることが確認できる。また、同様に溝に平行な方向に数十点測定し、標準偏差を求めたところ、０．００８μｍと、非常にバラツキが少なかった。
［比較例］

比較のため、低温バッファ層を堆積しないで窒化物半導体膜を成長した。図５は、溝に低温バッファ層を堆積しないで窒化物半導体膜を成長させた場合の半導体レーザウエハ５０１の断面模式図である。溝５０３が形成されたｎ型ＧａＮ基板５０２を用いることにより亀裂の発生は回避できたが、溝間領域５０４上の窒化物半導体膜５０６は平坦性が悪く、また各溝間領域上の層厚もばらばらであった。窒化物半導体膜５０６の層厚バラツキを評価した結果を図６に示す。

図６は、溝間領域の中心位置におけるｐ型層の層厚を、連続して並ぶ１０ヶ所の溝間領域について評価した結果であり、溝に低温バッファ層を形成した図４の場合と比べ、設定層厚０．６７に対して溝間毎に異なる値を示し、制御性が非常に悪かった。また、溝に沿った（溝ストライプに平行な方向の）層厚バラツキを評価したところ、標準偏差は０．１μｍ程度となり、本実施例の場合と比較して１０倍以上大きかった。このような層厚のバラツキは、作製されるレーザ素子の特性のバラツキを引き起こす。

作製された半導体レーザ素子１００個について光放射特性を評価したところ、水平方向の広がり角度のバラツキが目標値の９°に対して±１．５°の範囲内であったものは、本実施例による素子で９５個であった。一方、比較素子においては５０個に満たなかった。このように、本発明にかかる方法は、レーザ素子の製造歩留りの向上に有効であることが確認できた。

低温バッファ層を溝領域上に形成することにより層厚ムラが低減される理由は、溝加工面における不均一性が成長層厚に与える影響を遮蔽する何らかの効果があるものと予想されるが、詳細には明らかとなっていない。不均一であった溝形状が低温バッファ層の形成により均一化されている、低温バッファ層の形成により溝に沿った原料拡散が均一化される、低温バッファ層の形成により基板結晶格子の情報が伝達されなくなり溝加工によって生じてしまう結晶格子の微妙な揺らぎの影響を受け難くなっている、の何れかの効果によるものであると考える。

溝１０３に形成される低温バッファ層について、図１では、溝側面（段差部）１０３ａと溝底面１０３ｂの両方に低温バッファ層が形成された構成について説明したが、低温バッファ層が溝側面１０３ａのみに形成されている場合でも、溝間領域の層厚バラツキを低減する効果が確認できる。上述したように層厚バラツキの原因は溝形状の不均一によるものと考えているが、溝周辺の膜厚変動に対しては溝形状の中でも特に溝側面の加工不均一の影響が大きく、この溝側面に低温バッファ層を形成することで不均一性を解消できるものと考えられる。

また、溝底面１０３ｂにのみ低温バッファ層が形成された構成とすることでも、溝間領域の層厚バラツキを低減することが可能である。これは溝底面の加工不均一に起因した層厚バラツキの影響を排除することが可能となるためであると考えられる。しかしながら、上述したように層厚バラツキにおいては、溝側面の不均一の影響が大きいため、溝底面にのみ低温バッファ層を形成する場合には、層厚バラツキ低減の効果は小さい。

溝側面にのみ低温バッファ層を形成するには、溝加工を施した基板上の溝間領域と溝底面とに誘電体マスクなどを形成し、溝側面だけに選択的に低温バッファ層を形成する、あるいは溝加工を施した基板上の表面全面に低温バッファ層を形成した後ＲＩＥエッチングを施す、等の手法を用いることができる。

なお、ストライプ状溝、溝間領域、どちらにも（すなわち、基板表面全面に）低温バッファ層を形成することによっても亀裂を防止し、かつ溝間領域の層厚均一性を改善することは可能である。しかしながら、溝間領域にアモルファス又は多結晶である低温バッファ層を形成することによって、その上に積層される窒化物半導体レーザ構造中に新たに結晶欠陥が発生する恐れがあり、素子特性・信頼性の低下を招くため好ましくない。

今回開示された実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

本発明は、窒化物半導体の製造方法、特に、ストライプ方向に層厚のバラツキが少なく、かつ、亀裂の発生しない結晶成長に応用できる。窒化物半導体レーザ素子に応用することにより、信頼性が向上し、かつ、特性の揃った素子を高い歩留りで製造することが可能となる。

本発明の一実施例の窒化物半導体レーザウエハの構成を模式的に示す断面図。 本発明の一実施例の窒化物半導体レーザチップの構成を模式的に示す断面図。 本発明の一実施例にかかる溝加工の工程を説明するための図。 本発明の一実施例にかかる窒化物半導体レーザウエハにおける層厚分布の評価結果を示す図。 比較例にかかる窒化物半導体レーザウエハの構成を模式的に示す断面図。 比較例にかかる窒化物半導体レーザウエハにおける層厚分布の評価結果を示す図。 （Ａ） 溝が形成された従来の加工基板の平面図。 （Ｂ） 図７（Ａ）におけるＢ−Ｂ線に沿う断面図

符号の説明

１０１ 半導体レーザウエハ
１０２ ｎ型ＧａＮ基板
１０３ 溝
１０３ａ 溝側面
１０３ｂ 溝底面
１０４ 溝間領域
１０５ 低温バッファ層
１０６ 窒化物半導体膜
１０７ レーザ導波路
１０８ 素子分割される位置
２０１ ｎ型ＧａＮ層
２０２ ｎ型Ａｌ_0.062Ｇａ_0.938Ｎ第１クラッド層
２０３ ｎ型Ａｌ_0.1Ｇａ_0.9Ｎ第２クラッド層
２０４ ｎ型Ａｌ_0.062Ｇａ_0.938Ｎ第３クラッド層
２０５ ｎ型ＧａＮガイド層
２０６ ＩｎＧａＮ量子井戸活性層
２０７ ｐ型Ａｌ_0.3Ｇａ_0.7Ｎ蒸発防止層
２０８ ｐ型ＧａＮガイド層
２０９ ｐ型Ａｌ_0.062Ｇａ_0.938Ｎクラッド層
２１０ ｐ型ＧａＮコンタクト層
２１１ ｎ電極
２１２ ｐ電極
２１３ 絶縁膜
３０１ ＳｉＯ₂
３０２ 基板露出部
３０３ 溝
３０４ 低温バッファ層
５０１ 半導体レーザウエハ
５０２ ｎ型ＧａＮ基板
５０３ 溝
５０４ 溝間領域
５０６ 窒化物半導体膜

Claims (7)

1. ストライプ状の溝が形成された窒化物半導体基板の上に、複数の窒化物半導体層からなる窒化物半導体膜が形成された窒化物半導体発光素子において、
   前記溝の少なくとも一部に、ＧａＮ、ＡｌＮ又は窒化物半導体混晶からなる、アモルファス又は多結晶の状態であるバッファ層が設けられており、
   さらに、溝間領域の幅が５０μｍ以上１０００μｍ以下になるように形成されていることを特徴とする窒化物半導体発光素子。
2. 前記バッファ層は、前記溝の側面に形成されていることを特徴とする請求項１に記載の窒化物半導体発光素子。
3. 前記バッファ層は、前記溝の底面に形成されていることを特徴とする請求項１に記載の窒化物半導体発光素子。
4. ストライプ状の溝と、該溝以外の溝間領域とを有し、かつ該溝間領域の幅が５０μｍ以上１０００μｍ以下にされた窒化物半導体基板を準備する工程と、
   前記窒化物半導体基板の上に第１の温度で、複数の窒化物半導体層からなる窒化物半導体膜を形成する工程とを備えた窒化物半導体発光素子の製造方法において、
   前記窒化物半導体膜を形成する工程に先立ち、前記溝の少なくとも一部にＧａＮ、ＡｌＮ又は窒化物半導体混晶からなる、アモルファス又は多結晶の状態であるバッファ層を前記第１の温度よりも低い第２の温度で形成することを特徴とする窒化物半導体発光素子の製造方法。
5. 前記第２の温度は、４５０℃以上７００℃以下の温度である、請求項４に記載の窒化物半導体発光素子の製造方法。
6. 前記バッファ層を、前記溝の側面に形成することを特徴とする請求項４又は５に記載の窒化物半導体発光素子の製造方法。
7. 前記バッファ層を、前記溝の底面に形成することを特徴とする請求項４又は５に記載の窒化物半導体発光素子の製造方法。

Images