JP4404143B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP4404143B2
JP4404143B2 JP2008004144A JP2008004144A JP4404143B2 JP 4404143 B2 JP4404143 B2 JP 4404143B2 JP 2008004144 A JP2008004144 A JP 2008004144A JP 2008004144 A JP2008004144 A JP 2008004144A JP 4404143 B2 JP4404143 B2 JP 4404143B2
Authority
JP
Japan
Prior art keywords
sensor
wiring layer
cap
joined
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008004144A
Other languages
Japanese (ja)
Other versions
JP2009033091A (en
Inventor
哲夫 藤井
和彦 杉浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2008004144A priority Critical patent/JP4404143B2/en
Priority to EP08010718.8A priority patent/EP2011762B1/en
Priority to US12/213,711 priority patent/US7968958B2/en
Priority to CN2008101284838A priority patent/CN101339202B/en
Priority to CN2011100582901A priority patent/CN102180436A/en
Publication of JP2009033091A publication Critical patent/JP2009033091A/en
Application granted granted Critical
Publication of JP4404143B2 publication Critical patent/JP4404143B2/en
Priority to US13/036,319 priority patent/US8264051B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond

Landscapes

  • Pressure Sensors (AREA)
  • Gyroscopes (AREA)

Description

本発明は、ＩＣやＬＳＩの集積回路、可動部をもった半導体力学量センサ（加速度センサ、角速度センサ（Ｇｙｒｏセンサ）等）、ＭＥＭ発振器をキャップにて保護した半導体装置およびその製造方法に関するものであり、特に、加速度センサや角速度センサ（Ｇｙｒｏセンサ）に適用すると好適である。   The present invention relates to an integrated circuit of IC or LSI, a semiconductor dynamic quantity sensor (acceleration sensor, angular velocity sensor (Gyro sensor), etc.) having a movable part, a semiconductor device in which a MEM oscillator is protected by a cap, and a manufacturing method thereof. In particular, it is preferably applied to an acceleration sensor or an angular velocity sensor (Gyro sensor).

従来より、梁構造の可動部と固定部とを有し、例えば、可動部と固定部の間の容量変化を検出することにより、加速度、ヨーレート、振動等の力学量を検出する半導体力学量センサが提案されている（例えば、特許文献１〜３参照）。これら特許文献１〜３では、多層のＳＯＩ基板にセンシング部として機能する梁構造の可動部と固定部とが形成され、ポリシリコン等で各部の接続配線が形成されたものが示されている。   Conventionally, a semiconductor mechanical quantity sensor that has a movable part and a fixed part of a beam structure, and detects a mechanical quantity such as acceleration, yaw rate, vibration, etc., for example, by detecting a change in capacitance between the movable part and the fixed part. Has been proposed (see, for example, Patent Documents 1 to 3). In these Patent Documents 1 to 3, a multi-layer SOI substrate in which a movable part and a fixed part of a beam structure that functions as a sensing part are formed, and connection wiring of each part is formed of polysilicon or the like is shown.

また、可動部をキャップ部材にて覆うことで、可動部への水や異物の混入などを防止できるようにする半導体力学量センサが特許文献４で提案されている。この特許文献４では、キャップ部材に貫通孔が多数設けられ、可動部や固定部が形成されたＳＯＩ基板に設けられたワイヤボンディングパッドにワイヤボンディングが直接行われることにより、当該ワイヤが配線層の代替とされているものが示されている。   Further, Patent Document 4 proposes a semiconductor dynamic quantity sensor that can prevent water and foreign matter from entering the movable part by covering the movable part with a cap member. In this Patent Document 4, a wire member is directly bonded to a wire bonding pad provided on an SOI substrate in which a large number of through holes are provided in a cap member and a movable part and a fixed part are formed. The alternatives are shown.

さらに、半導体力学量センサとして、ＳＯＩ基板のうち可動部等が設けられたシリコン層に対して、環状のバンプを介して別のＳＯＩ基板のうち信号処理回路が設けられたシリコン層が張り合わされた構造のものが特許文献５で提案されている。さらに環状バンプの別の例として特許文献６が提案されている。このような構造のセンサでは、信号処理回路と外部とを電気的に接続するために信号処理回路から配線層を設けると共に、当該配線層を環状のバンプと絶縁させつつクロスさせて環状のバンプの外側に引き出している。
特開平９−１２９８９８号公報 特開平１１−２９５３３６号公報 特開平６−１２３６２８号公報 特開２００４−３３３１３３号公報 特開２００４−３１１９５１号公報 特開平１１−９４５０６号公報 Furthermore, as a semiconductor dynamic quantity sensor, a silicon layer provided with a signal processing circuit in another SOI substrate is bonded to a silicon layer provided with a movable portion of the SOI substrate via an annular bump. A structure is proposed in Patent Document 5. Further, Patent Document 6 has been proposed as another example of the annular bump. In the sensor having such a structure, in order to electrically connect the signal processing circuit and the outside, a wiring layer is provided from the signal processing circuit, and the wiring layer is crossed while being insulated from the annular bump so that the annular bump is formed. Pull out to the outside.
JP-A-9-129898 JP-A-11-295336 JP-A-6-123628 JP 2004-333133 A JP 2004-319551 A JP-A-11-94506

しかしながら、特許文献１〜３に記載の技術では、センシング部が形成された基板と同一基板にポリシリコン層による配線層の形成を行うため、製造工程が複雑になり、製造される半導体力学量センサの歩留まりが低下してしまうという問題がある。   However, in the techniques described in Patent Documents 1 to 3, since the wiring layer is formed of the polysilicon layer on the same substrate as the substrate on which the sensing unit is formed, the manufacturing process becomes complicated, and the manufactured semiconductor dynamic quantity sensor is manufactured. There is a problem that the yield of the is reduced.

また、特許文献４に記載の技術では、キャップ部材を貫通する孔を多数形成する必要があり、かつ、ボンディングツールによりワイヤボンディングパッドにボンディングワイヤを接続するため、ツールが貫通孔の壁側面に接触しないように大きいサイズの貫通孔を形成する必要がある。これにより、半導体力学量センサが形成された半導体チップのチップサイズが大きくなってしまうという問題がある。   In the technique described in Patent Document 4, it is necessary to form a large number of holes penetrating the cap member, and the bonding wire is connected to the wire bonding pad by the bonding tool, so that the tool contacts the wall side surface of the through hole. It is necessary to form a through hole having a large size so as not to occur. As a result, there is a problem that the chip size of the semiconductor chip on which the semiconductor dynamic quantity sensor is formed becomes large.

そして、特許文献５に記載の技術では、環状のバンプと配線層とがクロスするため、これらが電気的に絶縁されるようにバンプと配線層とを絶縁体層で分離しなければならない。これにより、半導体力学量センサの構造が複雑になってしまうという問題がある。   In the technique described in Patent Document 5, since the annular bump and the wiring layer cross each other, the bump and the wiring layer must be separated by an insulator layer so that they are electrically insulated. Accordingly, there is a problem that the structure of the semiconductor dynamic quantity sensor becomes complicated.

本発明は、上記点に鑑み、半導体装置について、センサの構造を簡略化することを第１の目的とし、チップサイズの低減を図ることを第２の目的とする。また、半導体装置の製造方法について、製造工程の簡略化を図ることを目的とする。   In view of the above points, the present invention has a first object of simplifying the structure of a sensor in a semiconductor device and a second object of reducing the chip size. Another object of the method for manufacturing a semiconductor device is to simplify the manufacturing process.

上記目的を達成するため、請求項１に記載の発明では、キャップ部（２０）は、センサ部（１０）が接合される面に、当該センサ部（１０）が接合される面の外縁部分とセンサ構造体（１５〜１７）とを繋ぐようにパターニングされた配線パターン部（２３〜２５）を有し、キャップ部（２０）がセンサ部（１０）に接合されることで、配線パターン部（２３〜２５）がセンサ構造体（１５〜１７）に接続され、センサ構造体（１５〜１７）と外部とが電気的に接続されるようになっていることを特徴とする。   In order to achieve the above object, in the first aspect of the present invention, the cap portion (20) includes an outer edge portion of a surface to which the sensor portion (10) is bonded to a surface to which the sensor portion (10) is bonded. It has wiring pattern parts (23-25) patterned so as to connect the sensor structures (15-17), and the cap part (20) is joined to the sensor part (10). 23 to 25) are connected to the sensor structure (15 to 17), and the sensor structure (15 to 17) and the outside are electrically connected to each other.

これによると、センサ構造体（１５〜１７）が設けられたセンサ部（１０）にではなく、キャップ部（２０）に配線パターン部（２３〜２５）が設けられている。これにより、センサ構造体（１５〜１７）と当該センサ構造体（１５〜１７）とは構成が異なる配線パターン部（２３〜２５）とが同一基板に形成される必要が無いため、センサ部（１０）に複雑な積層構造が設けられることはなく、センサ部（１０）の構造を簡略化することができる。   According to this, the wiring pattern part (23-25) is provided in the cap part (20) instead of the sensor part (10) provided with the sensor structure (15-17). Accordingly, the sensor structure (15-17) and the wiring pattern portions (23-25) having different configurations of the sensor structure (15-17) do not need to be formed on the same substrate. The complicated laminated structure is not provided in 10), and the structure of the sensor unit (10) can be simplified.

また、請求項１に記載の発明では、配線パターン部（２３〜２５）は、当該センサ部（１０）が接合される面の外縁部分とセンサ構造体（１５〜１７）とを繋ぐようにパターニングされた第１配線層（２３）と、第１配線層（２３）の上に形成され、センサ構造体（１５〜１７）に対向する場所とキャップ部（２０）のうちセンサ部（１０）が接合される面の外縁部分とに第１配線層（２３）を露出させる開口部（２４ａ）が設けられた絶縁膜（２４）と、開口部（２４ａ）から露出する第１配線層（２３）の上に形成される配線部（２５ａ）を有する第２配線層（２５）とを備えて構成され、配線部（２５ａ）がセンサ構造体（１５〜１７）に接続されると共に、センサ部（１０）が接合される面の外縁部分に形成された配線部（２５ａ）によってセンサ構造体（１５〜１７）と外部とが電気的に接続されるようになっていることを特徴とする。 In the invention according to claim 1 , the wiring pattern portions (23 to 25) are patterned so as to connect the outer edge portion of the surface to which the sensor portion (10) is joined and the sensor structures (15 to 17). The sensor part (10) is formed on the first wiring layer (23) formed on the first wiring layer (23) and the place facing the sensor structure (15-17) and the cap part (20). An insulating film (24) provided with an opening (24a) exposing the first wiring layer (23) at the outer edge portion of the surface to be joined, and a first wiring layer (23) exposed from the opening (24a) And a second wiring layer (25) having a wiring part (25a) formed thereon, the wiring part (25a) is connected to the sensor structure (15-17), and the sensor part ( 10) The wiring part (25a) formed in the outer edge part of the surface joined Accordingly, characterized in that the sensor structure and (15 to 17) and the outside is adapted to be electrically connected.

このような配線パターン部（２３〜２５）の構成により、センサ部（１０）にキャップ部（２０）が接合されることで、センサ構造体（１５〜１７）と外部との電気的接続を行うようにすることができる。この場合、配線パターン部（２３〜２５）は積層構造であるが、センサ構造体（１５〜１７）が形成されないキャップ部（２０）に配線パターン部（２３〜２５）そのものが形成されるだけであるので、センサ部（１０）の構造を簡略化することができる。   With such a configuration of the wiring pattern portions (23 to 25), the cap portion (20) is joined to the sensor portion (10), thereby electrically connecting the sensor structure (15 to 17) and the outside. Can be. In this case, the wiring pattern portions (23 to 25) have a laminated structure, but the wiring pattern portions (23 to 25) themselves are only formed on the cap portion (20) where the sensor structures (15 to 17) are not formed. Therefore, the structure of the sensor unit (10) can be simplified.

また、請求項１に記載の発明では、センサ部（１０）は、キャップ部（２０）が接合される一面にセンサ構造体（１５〜１７）を一周して囲む周辺部（１９）を有し、第２配線層（２５）は、一端が他端に繋がった輪状であって、周辺部（１９）に対応するように形成されると共に絶縁膜（２４）の上に形成されることで第１配線層（２３）と電気的に絶縁された気密封止部（２５ｂ）を有し、キャップ部（２０）がセンサ部（１０）に接合されることで、気密封止部（２５ｂ）が周辺部（１９）に接合されると共に、キャップ部（２０）とセンサ部（１０）とによって構成される空間にセンサ構造体（１５〜１７）が封止されるようになっていることを特徴とする。 In the first aspect of the present invention, the sensor part (10) has a peripheral part (19) surrounding the sensor structure (15-17) around one face to which the cap part (20) is joined. The second wiring layer (25) has a ring shape with one end connected to the other end, is formed so as to correspond to the peripheral portion (19), and is formed on the insulating film (24). The airtight sealing part (25b) which has the airtight sealing part (25b) electrically insulated from 1 wiring layer (23) and the cap part (20) is joined to the sensor part (10). The sensor structure (15-17) is sealed in a space formed by the cap part (20) and the sensor part (10) while being joined to the peripheral part (19). And

これにより、センサ構造体（１５〜１７）と配線パターン部（２３〜２５）との電気的接続を図ると共にセンサ構造体（１５〜１７）への水や異物の混入などを防止することができ、センサ構造体（１５〜１７）を保護することができる。   As a result, electrical connection between the sensor structure (15-17) and the wiring pattern portions (23-25) can be achieved, and mixing of water and foreign matter into the sensor structure (15-17) can be prevented. The sensor structure (15-17) can be protected.

さらに、請求項１に記載の発明では、センサ部（１０）は、キャップ部（２０）が接合される一面のうち周辺部（１９）で囲まれた領域の外側にワイヤ（３１）が接続される接続部（１８）を有しており、キャップ部（２０）がセンサ部（１０）に接合されることで、センサ部（１０）が接合される面の外縁部分に形成された配線部（２５ａ）と接続部（１８）とが接続され、当該接続部（１８）を介してセンサ構造体（１５〜１７）と外部とが接続されるようになっていることを特徴とする。 Further, in the first aspect of the present invention, the sensor (10) has the wire (31) connected to the outside of the area surrounded by the peripheral portion (19) of the one surface to which the cap portion (20) is joined. A connecting portion (18), and the cap portion (20) is joined to the sensor portion (10), so that the wiring portion formed on the outer edge portion of the surface to which the sensor portion (10) is joined ( 25a) and a connection part (18) are connected, and the sensor structure (15-17) and the exterior are connected via the said connection part (18).

これにより、キャップ部（２０）に貫通孔を設けてセンサ部（１０）に設けられた配線構造にワイヤを接続する必要がなく、半導体装置のチップサイズの低減を図ることができる。   Thereby, it is not necessary to provide a through hole in the cap part (20) and connect a wire to the wiring structure provided in the sensor part (10), and the chip size of the semiconductor device can be reduced.

また、請求項２に記載の発明のように、キャップ部（２０）のうち、センサ部（１０）が接合される面とは反対側の面にＩＣ回路部（５０）を設けることができる。 Moreover, like the invention of Claim 2 , an IC circuit part (50) can be provided in the surface on the opposite side to the surface where a sensor part (10) is joined among cap parts (20).

これにより、ＩＣ回路部（５０）にて信号の演算処理を行うことができる。この場合、ＩＣ回路部（５０）を他の回路基板にフリップチップ実装することが可能となる。   As a result, signal processing can be performed in the IC circuit section (50). In this case, the IC circuit unit (50) can be flip-chip mounted on another circuit board.

一方、請求項３に記載の発明のように、キャップ部（２０）のうち、センサ部（１０）が接合される面にＩＣ回路部（５０）を設けることができる。 On the other hand, as in the invention described in claim 3 , the IC circuit portion (50) can be provided on the surface of the cap portion (20) to which the sensor portion (10) is joined.

これにより、例えば絶縁膜（２２）を介してＩＣ回路部（５０）と配線パターン部（２３〜２５）とを電気的に接続することができる。例えば、センサ構造体（１５〜１７）にて取得された物理量に応じた信号を処理して外部に出力することができる。   Thereby, for example, the IC circuit portion (50) and the wiring pattern portions (23 to 25) can be electrically connected via the insulating film (22). For example, a signal corresponding to the physical quantity acquired by the sensor structure (15 to 17) can be processed and output to the outside.

また、請求項４に記載の発明のように、第１配線層（２３）として、当該センサ部（１０）が接合される面の外縁部分とセンサ構造体（１５〜１７）とを繋ぐようにパターニングされたものを複数の方向に設けることができる。 Further, as in the invention described in claim 4 , as the first wiring layer (23), the outer edge portion of the surface to which the sensor unit (10) is joined and the sensor structure (15 to 17) are connected. Patterned ones can be provided in a plurality of directions.

これにより、半導体装置から外部への信号の取り出し方向を増やすことができ、半導体装置の実装の自由度を向上させることができる。   As a result, the signal extraction direction from the semiconductor device to the outside can be increased, and the degree of freedom in mounting the semiconductor device can be improved.

さらに、請求項５に記載の発明のように、キャップ部（２０）において、センサ部（１０）が接合される面のうち、配線部（２５ａ）が接続される部分を除いて、少なくともセンサ構造体（１５〜１７）に対向する場所に凹部（２１ａ）を設けることができる。 Further, as in the invention described in claim 5 , at least the sensor structure except for the portion to which the wiring portion (25a) is connected among the surfaces to which the sensor portion (10) is joined in the cap portion (20). A recessed part (21a) can be provided in the place which opposes a body (15-17).

これにより、キャップ部（２０）からセンサ構造体（１５〜１７）への影響を低減することができる。   Thereby, the influence on a sensor structure (15-17) from a cap part (20) can be reduced.

請求項６に記載の発明では、キャップ部（２０）は、シリコン基板（２１）と、このシリコン基板（２１）の上に形成された絶縁膜（２２）とを有し、この絶縁膜（２２）にシリコン基板（２１）を露出させる開口部（２２ａ）が設けられ、当該開口部（２２ａ）内にシリコン基板（２１）と第１配線層（２３）とを電気的に接続する第１導通コンタクト部（２６）が形成されており、第１配線層（２３）の上に形成された絶縁膜（２４）に第１配線層（２３）を露出させる開口部（２４ａ）が設けられ、当該開口部（２４ａ）内に第１配線層（２３）と気密封止部（２５ｂ）とを電気的に接続する第２導通コンタクト部（２７）が設けられており、シリコン基板（２１）は、第１導通コンタクト部（２６）、第１配線層（２３）、第２導通コンタクト部（２７）、および気密封止部（２５ｂ）を経由してセンサ部（１０）の周辺部（１９）に電気的に接続されていることを特徴とする。 In the invention described in claim 6 , the cap portion (20) includes a silicon substrate (21) and an insulating film (22) formed on the silicon substrate (21), and the insulating film (22). ) Is provided with an opening (22a) for exposing the silicon substrate (21), and the silicon substrate (21) and the first wiring layer (23) are electrically connected in the opening (22a). A contact portion (26) is formed, and an opening (24a) exposing the first wiring layer (23) is provided in the insulating film (24) formed on the first wiring layer (23). A second conductive contact portion (27) for electrically connecting the first wiring layer (23) and the hermetic sealing portion (25b) is provided in the opening (24a), and the silicon substrate (21) 1st conduction contact part (26), 1st wiring layer (23), 2nd conduction Ntakuto portion (27), and wherein the via hermetically sealed portion (25b) is electrically connected to the peripheral portion of the sensor unit (10) (19).

これによると、キャップ部（２０）を構成するシリコン基板（２１）とセンサ部（１０）の周辺部（１９）とを同電位とすることができ、簡略化した構造でセンサ構造体（１５〜１７）をシールドすることができる。   According to this, the silicon substrate (21) constituting the cap part (20) and the peripheral part (19) of the sensor part (10) can be set to the same potential, and the sensor structure (15 to 15) with a simplified structure. 17) can be shielded.

さらに、請求項７に記載の発明では、センサ部（１０）は、センサ構造体（１５〜１７）が形成された第１シリコン層（１１）と第２シリコン層（１２）とが絶縁層（１３）を挟みこんでなるＳＯＩ基板を有しており、第１シリコン層（１１）は、センサ構造体（１５〜１７）を一周して囲む周辺部（１９）を有し、絶縁層（１３）には、周辺部（１９）と第２シリコン層（１２）との間に、周辺部（１９）と第２シリコン層（１２）とを電気的に接続する基板コンタクト部（１１ａ）が設けられていることを特徴とする。 Furthermore, in the invention according to claim 7 , the sensor part (10) includes the first silicon layer (11) and the second silicon layer (12) on which the sensor structures (15 to 17) are formed. 13), the first silicon layer (11) has a peripheral portion (19) surrounding the sensor structure (15-17), and an insulating layer (13). ) Is provided with a substrate contact portion (11a) for electrically connecting the peripheral portion (19) and the second silicon layer (12) between the peripheral portion (19) and the second silicon layer (12). It is characterized by being.

これにより、キャップ部（２０）のシリコン基板（２１）とセンサ部（１０）の第２シリコン層（１２）とを同電位とすることができ、簡略化した構造でセンサ構造体（１５〜１７）を挟みこむシールド構造を実現することができる。   Thereby, the silicon substrate (21) of the cap part (20) and the second silicon layer (12) of the sensor part (10) can be set to the same potential, and the sensor structure (15 to 17) with a simplified structure. ) Can be realized.

また、請求項８に記載の発明のように、センサ部（１０）を構成する第１シリコン層（１１）の上に配線層（１４）を設け、当該配線層（１４）の上にキャップ部（２０）が接合された構成とすることもできる。 Further, as in the invention described in claim 8 , the wiring layer (14) is provided on the first silicon layer (11) constituting the sensor portion (10), and the cap portion is provided on the wiring layer (14). It can also be set as the structure which (20) joined.

請求項９に記載の発明では、センサ構造体（１５〜１７）には、センサ部（１０）内で移動可能な可動電極（１１０）が含まれており、キャップ部（２０）には、当該キャップ部（２０）とセンサ部（１０）とが接合されたときに可動電極（１１０）に対向する位置に第１配線層（２３）が形成されており、第１配線層（２３）と可動電極（１１０）との距離の変化を検出することで、センサ部（１０）の一面に垂直な方向の加速度を検出するようになっていることを特徴とする。 In invention of Claim 9 , the sensor structure (15-17) includes the movable electrode (110) movable within the sensor part (10), and the cap part (20) A first wiring layer (23) is formed at a position facing the movable electrode (110) when the cap unit (20) and the sensor unit (10) are joined, and is movable with the first wiring layer (23). By detecting a change in distance to the electrode (110), acceleration in a direction perpendicular to one surface of the sensor unit (10) is detected.

このように、キャップ部（２０）の第１配線層（２３）の一部を、加速度センサを検出するための電極として用いることができる。これにより、センサ部（１０）の一面に垂直な方向の加速度を検出することができる。   Thus, a part of the first wiring layer (23) of the cap part (20) can be used as an electrode for detecting the acceleration sensor. Thereby, the acceleration of the direction perpendicular | vertical to one surface of a sensor part (10) is detectable.

請求項１０に記載の発明では、絶縁膜（２４）の上には、可動電極（１１０）に対向する位置に対向電極（２５ｃ）が形成されており、可動電極（１１０）と対向電極（２５ｃ）との間の距離の変化を検出することでセンサ部（１０）の一面に垂直な方向の加速度を検出するようになっていることを特徴とする。 In the invention described in claim 10 , the counter electrode (25c) is formed on the insulating film (24) at a position facing the movable electrode (110), and the movable electrode (110) and the counter electrode (25c) are formed. ) To detect an acceleration in a direction perpendicular to one surface of the sensor unit (10).

これによると、対向電極（２５ｃ）を固定電極とすることができるので、第１配線層（２３）を固定電極とする場合よりも、対向電極（２５ｃ）を固定電極と可動電極（１１０）と対向電極（２５ｃ）との距離を小さくすることができる。これにより、検出値の出力範囲を広くすることができる。   According to this, since the counter electrode (25c) can be a fixed electrode, the counter electrode (25c) is fixed to the fixed electrode and the movable electrode (110), compared to the case where the first wiring layer (23) is a fixed electrode. The distance from the counter electrode (25c) can be reduced. Thereby, the output range of the detection value can be widened.

請求項１１に記載の発明では、一面を有する板状であって、一面側の表層部にセンサ構造体（１５〜１７）が形成されたセンサ部（１０）を用意する工程と、センサ部（１０）が接合される面に、当該センサ部（１０）が接合される面の外縁部分とセンサ構造体（１５〜１７）とを繋ぐようにパターニングされた配線パターン部（２３〜２５）を有する板状のキャップ部（２０）を用意する工程と、配線パターン部（２３〜２５）がセンサ構造体（１５〜１７）に接続されるように、キャップ部（２０）とセンサ部（１０）とを接合して半導体装置を構成する工程とを含んでおり、
キャップ部（２０）として、キャップ部（２０）のうちセンサ部（１０）が接合される面の外縁部分とセンサ構造体（１５〜１７）とを繋ぐようにパターニングされた第１配線層（２３）と、第１配線層（２３）の上に形成され、センサ構造体（１５〜１７）に対向する場所とキャップ部（２０）のうちセンサ部（１０）が接合される面の外縁部分とに第１配線層（２３）を露出させる開口部（２４ａ）が設けられた絶縁膜（２４）と、開口部（２４ａ）から露出する第１配線層（２３）の上に形成される配線部（２５ａ）を有する第２配線層（２５）とを有する配線パターン部（２３〜２５）が形成され、さらに、第２配線層（２５）は、一端が他端に繋がった輪状であって、周辺部（１９）に対応するように形成されると共に絶縁膜（２４）の上に形成されることで第１配線層（２３）と電気的に絶縁された気密封止部（２５ｂ）を有するものを用意し、
センサ部（１０）として、キャップ部（２０）が接合される一面にセンサ構造体（１５〜１７）を一周して囲む周辺部（１９）が形成され、キャップ部（２０）が接合される一面のうち周辺部（１９）で囲まれた領域の外側にワイヤ（３１）が接続される接続部（１８）を有するものを用意し、
半導体装置を構成する工程では、キャップ部（２０）とセンサ部（１０）とを接合することで、気密封止部（２５ｂ）を周辺部（１９）に接合すると共に、キャップ部（２０）とセンサ部（１０）とによって構成される空間にセンサ構造体（１５〜１７）を封止し、さらに、センサ部（１０）が接合される面の外縁部分に形成された配線部（２５ａ）と接続部（１８）とを接続し、当該接続部（１８）を介してセンサ構造体（１５〜１７）と外部とが接続されるようにすることを特徴とする。 In invention of Claim 11 , it is the plate-shaped which has one surface, Comprising: The process which prepares the sensor part (10) in which the sensor structure (15-17) was formed in the surface layer part of the one surface side, 10) on the surface to which the sensor part (10) is joined has wiring pattern parts (23 to 25) patterned so as to connect the outer edge part of the surface to which the sensor part (10) is joined and the sensor structures (15 to 17). The step of preparing the plate-shaped cap part (20), and the cap part (20), the sensor part (10), and the wiring pattern parts (23-25) are connected to the sensor structure (15-17). And a step of forming a semiconductor device by bonding ,
As a cap part (20), the 1st wiring layer (23) patterned so that the outer edge part of the surface to which a sensor part (10) was joined as a cap part (20) and a sensor structure (15-17) may be connected. ), An outer edge portion of a surface of the cap portion (20) to which the sensor portion (10) is joined, and a location facing the sensor structure (15 to 17) formed on the first wiring layer (23). And an insulating film (24) provided with an opening (24a) exposing the first wiring layer (23), and a wiring portion formed on the first wiring layer (23) exposed from the opening (24a). A wiring pattern portion (23-25) having a second wiring layer (25) having (25a) is formed, and the second wiring layer (25) has a ring shape with one end connected to the other end, The insulating film (2) is formed so as to correspond to the peripheral portion (19). The first wiring layer by being formed (23) and electrically insulated hermetically sealing part those with (25b) was prepared on a),
As the sensor part (10), a peripheral part (19) surrounding the sensor structure (15 to 17) is formed on one face to which the cap part (20) is joined, and the one face to which the cap part (20) is joined. Prepare a connection part (18) to which a wire (31) is connected outside the area surrounded by the peripheral part (19),
In the step of forming the semiconductor device, the cap part (20) and the sensor part (10) are joined to join the hermetic seal part (25b) to the peripheral part (19), and the cap part (20). The sensor structure (15-17) is sealed in a space constituted by the sensor part (10), and further, a wiring part (25a) formed on the outer edge part of the surface to which the sensor part (10) is joined It connects with a connection part (18), and it is made to connect a sensor structure (15-17) and the exterior via the said connection part (18) .

これによると、センサ部（１０）にセンサ構造体（１５〜１７）を形成するだけで良く、センサ部（１０）に複雑な配線構造を形成しなくても良い。このため、センサ部（１０）の製造工程を簡略化することができる。また、キャップ部（２０）に配線パターン部（２３〜２５）を設けるだけで良い。以上により、半導体装置を製造する製造工程を簡略化することができ、半導体装置の歩留まりを向上させることができる。また、キャップ部（２０）にあらかじめ配線パターン部（２３〜２５）を形成し、当該キャップ部（２０）をセンサ部（１０）に接合することにより、センサ部（１０）にキャップをすると共にセンサ構造体（１５〜１７）に対する配線も行うことができる。これにより、半導体装置の製造を容易に行うことができる。さらに、センサ構造体（１５〜１７）に対する配線と当該センサ構造体（１５〜１７）の封止とを同時に行うことができ、半導体装置の製造工程を簡略化することができる。そして、キャップ部（２０）に貫通孔を設けてセンサ部（１０）に設けられた配線構造にワイヤを接続する必要がないので、半導体装置のチップサイズの低減を図ることができる。 According to this, it is only necessary to form the sensor structure (15 to 17) in the sensor unit (10), and it is not necessary to form a complicated wiring structure in the sensor unit (10). For this reason, the manufacturing process of a sensor part (10) can be simplified. Moreover, it is only necessary to provide the wiring pattern portions (23 to 25) in the cap portion (20). Thus, the manufacturing process for manufacturing the semiconductor device can be simplified, and the yield of the semiconductor device can be improved. In addition, the wiring pattern portions (23 to 25) are formed in the cap portion (20) in advance, and the cap portion (20) is joined to the sensor portion (10), thereby capping the sensor portion (10) and the sensor. Wiring to the structures (15 to 17) can also be performed. Thereby, manufacture of a semiconductor device can be performed easily. Furthermore, wiring to the sensor structure (15 to 17) and sealing of the sensor structure (15 to 17) can be performed at the same time, and the manufacturing process of the semiconductor device can be simplified. And since it is not necessary to provide a through-hole in the cap part (20) and connect a wire to the wiring structure provided in the sensor part (10), the chip size of the semiconductor device can be reduced.

請求項１２に記載の発明では、一面を有する板状であって、一面側の表層部にセンサ構造体（１５〜１７）が形成されたセンサ部（１０）が複数形成されたセンサウェハを用意する工程と、センサ部（１０）が接合される面に、当該センサ部（１０）が接合される面の外縁部分とセンサ構造体（１５〜１７）とを繋ぐようにパターニングされた配線パターン部（２３〜２５）を有する板状のキャップ部（２０）が複数形成されたキャップウェハを用意する工程と、各配線パターン部（２３〜２５）が各センサ構造体（１５〜１７）にそれぞれ接続されるように、センサウェハとキャップウェハとを接合する工程と、キャップウェハと共にセンサウェハをチップ単位に分割して半導体装置を構成する工程とを含んでおり、
キャップ部（２０）として、キャップ部（２０）のうちセンサ部（１０）が接合される面の外縁部分とセンサ構造体（１５〜１７）とを繋ぐようにパターニングされた第１配線層（２３）と、第１配線層（２３）の上に形成され、センサ構造体（１５〜１７）に対向する場所とキャップ部（２０）のうちセンサ部（１０）が接合される面の外縁部分とに第１配線層（２３）を露出させる開口部（２４ａ）が設けられた絶縁膜（２４）と、開口部（２４ａ）から露出する第１配線層（２３）の上に形成される配線部（２５ａ）を有する第２配線層（２５）とを有する配線パターン部（２３〜２５）が形成され、さらに、第２配線層（２５）は、一端が他端に繋がった輪状であって、周辺部（１９）に対応するように形成されると共に絶縁膜（２４）の上に形成されることで第１配線層（２３）と電気的に絶縁された気密封止部（２５ｂ）を有するものを用意し、
センサ部（１０）として、キャップ部（２０）が接合される一面にセンサ構造体（１５〜１７）を一周して囲む周辺部（１９）が形成され、キャップ部（２０）が接合される一面のうち周辺部（１９）で囲まれた領域の外側にワイヤ（３１）が接続される接続部（１８）を有するものを用意し、
半導体装置を構成する工程では、キャップ部（２０）とセンサ部（１０）とを接合することで、気密封止部（２５ｂ）を周辺部（１９）に接合すると共に、キャップ部（２０）とセンサ部（１０）とによって構成される空間にセンサ構造体（１５〜１７）を封止し、さらに、センサ部（１０）が接合される面の外縁部分に形成された配線部（２５ａ）と接続部（１８）とを接続し、当該接続部（１８）を介してセンサ構造体（１５〜１７）と外部とが接続されるようにすることを特徴とする。 In a twelfth aspect of the present invention, a sensor wafer is prepared which has a plate shape having one surface and a plurality of sensor portions (10) each having a sensor structure (15 to 17) formed on the surface layer portion on the one surface side. A wiring pattern portion patterned so as to connect the outer edge portion of the surface to which the sensor portion (10) is joined and the sensor structure (15 to 17) to the surface to which the process and the sensor portion (10) are joined. A step of preparing a cap wafer on which a plurality of plate-like cap portions (20) having 23 to 25) are formed, and each wiring pattern portion (23 to 25) is connected to each sensor structure (15 to 17). As described above, the method includes a step of bonding the sensor wafer and the cap wafer, and a step of dividing the sensor wafer together with the cap wafer into chips to form a semiconductor device .
As a cap part (20), the 1st wiring layer (23) patterned so that the outer edge part of the surface to which a sensor part (10) was joined as a cap part (20) and a sensor structure (15-17) may be connected. ), An outer edge portion of a surface of the cap portion (20) to which the sensor portion (10) is joined, and a location facing the sensor structure (15 to 17) formed on the first wiring layer (23). And an insulating film (24) provided with an opening (24a) exposing the first wiring layer (23), and a wiring portion formed on the first wiring layer (23) exposed from the opening (24a). A wiring pattern portion (23-25) having a second wiring layer (25) having (25a) is formed, and the second wiring layer (25) has a ring shape with one end connected to the other end, The insulating film (2) is formed so as to correspond to the peripheral portion (19). The first wiring layer by being formed (23) and electrically insulated hermetically sealing part those with (25b) was prepared on a),
As the sensor part (10), a peripheral part (19) surrounding the sensor structure (15 to 17) is formed on one face to which the cap part (20) is joined, and the one face to which the cap part (20) is joined. Prepare a connection part (18) to which a wire (31) is connected outside the area surrounded by the peripheral part (19),
In the step of forming the semiconductor device, the cap part (20) and the sensor part (10) are joined to join the hermetic seal part (25b) to the peripheral part (19), and the cap part (20). The sensor structure (15-17) is sealed in a space constituted by the sensor part (10), and further, a wiring part (25a) formed on the outer edge part of the surface to which the sensor part (10) is joined It connects with a connection part (18), and it is made to connect a sensor structure (15-17) and the exterior via the said connection part (18) .

このように、ウェハに複数のキャップ部（２０）やセンサ部（１０）を形成して各ウェハを接合した後、各センサに分割することで、一度に複数の半導体装置を形成することができる。このようにしても、本発明の第２の特徴と同様の効果を得ることができる。また、キャップ部（２０）にあらかじめ配線パターン部（２３〜２５）を形成し、当該キャップ部（２０）をセンサ部（１０）に接合することにより、センサ部（１０）にキャップをすると共にセンサ構造体（１５〜１７）に対する配線も行うことができる。これにより、半導体装置の製造を容易に行うことができる。さらに、センサ構造体（１５〜１７）に対する配線と当該センサ構造体（１５〜１７）の封止とを同時に行うことができ、半導体装置の製造工程を簡略化することができる。そして、キャップ部（２０）に貫通孔を設けてセンサ部（１０）に設けられた配線構造にワイヤを接続する必要がないので、半導体装置のチップサイズの低減を図ることができる。 In this way, a plurality of semiconductor devices can be formed at a time by forming a plurality of cap portions (20) and sensor portions (10) on the wafer and bonding the wafers, and then dividing the wafer into the sensors. . Even if it does in this way, the effect similar to the 2nd characteristic of this invention can be acquired. In addition, the wiring pattern portions (23 to 25) are formed in the cap portion (20) in advance, and the cap portion (20) is joined to the sensor portion (10), thereby capping the sensor portion (10) and the sensor. Wiring to the structures (15 to 17) can also be performed. Thereby, manufacture of a semiconductor device can be performed easily. Furthermore, wiring to the sensor structure (15 to 17) and sealing of the sensor structure (15 to 17) can be performed at the same time, and the manufacturing process of the semiconductor device can be simplified. And since it is not necessary to provide a through-hole in the cap part (20) and connect a wire to the wiring structure provided in the sensor part (10), the chip size of the semiconductor device can be reduced.

なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。   In addition, the code | symbol in the bracket | parenthesis of each said means shows the correspondence with the specific means as described in embodiment mentioned later.

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, the same or equivalent parts are denoted by the same reference numerals in the drawings.

（第１実施形態）
以下、本発明の第１実施形態について図を参照して説明する。以下で示される半導体装置としての半導体力学量センサは、可動部を有する加速度センサや角速度センサ（Ｇｙｒｏセンサ）等の力学量センサであり、例えば車両の加速度や角速度の検出に用いられるものである。 (First embodiment)
Hereinafter, a first embodiment of the present invention will be described with reference to the drawings. A semiconductor mechanical quantity sensor as a semiconductor device described below is a mechanical quantity sensor such as an acceleration sensor having a movable portion or an angular velocity sensor (Gyro sensor), and is used for detecting, for example, vehicle acceleration or angular velocity.

図１は、本発明の第１実施形態に係る半導体力学量センサの平面図である。図２は、図１に示されるセンサのＡ−Ａ断面図である。また、図３（ａ）は、センサ部１０の平面図、図３（ｂ）はキャップ部２０の平面図であり、センサ部１０とキャップ部２０とが対向する面の平面図をそれぞれ示している。なお、図３（ｂ）では、第１絶縁膜２２および第２絶縁膜２４を省略してある。以下、図１〜図３を参照して半導体力学量センサの構造について説明する。   FIG. 1 is a plan view of a semiconductor dynamic quantity sensor according to the first embodiment of the present invention. FIG. 2 is a cross-sectional view taken along the line AA of the sensor shown in FIG. 3A is a plan view of the sensor unit 10, FIG. 3B is a plan view of the cap unit 20, and shows a plan view of a surface where the sensor unit 10 and the cap unit 20 face each other. Yes. In FIG. 3B, the first insulating film 22 and the second insulating film 24 are omitted. Hereinafter, the structure of the semiconductor dynamic quantity sensor will be described with reference to FIGS.

図２に示されるように、半導体力学量センサは、板状のセンサ部１０と板状のキャップ部２０とが互いに張り合わされて構成されている。   As shown in FIG. 2, the semiconductor mechanical quantity sensor is configured by a plate-shaped sensor unit 10 and a plate-shaped cap unit 20 being bonded to each other.

センサ部１０は、加速度等の物理量を検出するセンシング部が設けられたものであり、第１シリコン層１１と第２シリコン層１２とで絶縁層１３が挟みこまれて構成されるＳＯＩ基板と、第１シリコン層１１の上に設けられた配線層１４とよって構成されている。各シリコン層１１、１２として、例えばＮ型の単結晶シリコンが採用される。また、絶縁層１３として例えばＳｉＯ２が採用され、配線層１４として例えばＡｌが採用される。 The sensor unit 10 is provided with a sensing unit that detects a physical quantity such as acceleration, and an SOI substrate configured by sandwiching an insulating layer 13 between a first silicon layer 11 and a second silicon layer 12; The wiring layer 14 is provided on the first silicon layer 11. As each of the silicon layers 11 and 12, for example, N-type single crystal silicon is employed. In addition, for example, SiO 2 is used as the insulating layer 13, and Al is used as the wiring layer 14.

センシング部は、ＳＯＩ基板のうち、一面を有する板状の第１シリコン層１１において一面側の表層部に設けられている。具体的には、図１に示されるように、第１シリコン層１１には、可動電極固定部１５、可動電極部１６、固定電極部１７、接続部１８、周辺部１９が形成されている。   The sensing part is provided in the surface layer part on the one surface side in the plate-like first silicon layer 11 having one surface of the SOI substrate. Specifically, as shown in FIG. 1, a movable electrode fixed portion 15, a movable electrode portion 16, a fixed electrode portion 17, a connection portion 18, and a peripheral portion 19 are formed in the first silicon layer 11.

可動電極固定部１５は、ブロック状をなしており、絶縁層１３の上に２個所設けられている。これら可動電極固定部１５の間に可動電極部１６が配置されている。図３（ａ）に示されるように、可動電極部１６は、各可動電極固定部１５を繋ぐ直線部１６ａと当該直線部１６ａに垂直なばね部１６ｂおよび棒状の電極部１６ｃとにより構成され、各可動電極固定部１５の間に配置されることで第２シリコン層１２上に浮いた状態とされている。   The movable electrode fixing portion 15 has a block shape and is provided on the insulating layer 13 at two locations. A movable electrode portion 16 is disposed between the movable electrode fixing portions 15. As shown in FIG. 3 (a), the movable electrode portion 16 includes a straight portion 16a that connects each movable electrode fixing portion 15, a spring portion 16b that is perpendicular to the straight portion 16a, and a rod-shaped electrode portion 16c. By being disposed between the movable electrode fixing portions 15, the movable electrode fixing portion 15 is floated on the second silicon layer 12.

そして、可動電極部１６の電極部１６ｃに対向する位置に、絶縁層１３の上に棒状の固定電極部１７が配置されている。実施例では最小の個数で示したが実際にはさらに多くの櫛歯状で作製する。これにより、可動電極部１６の電極部１６ｃと固定電極部１７とが櫛歯状に配置された櫛歯電極、すなわちコンデンサが構成されている。   A rod-like fixed electrode portion 17 is disposed on the insulating layer 13 at a position facing the electrode portion 16 c of the movable electrode portion 16. Although the minimum number is shown in the embodiment, the number of comb teeth is actually increased. Thus, a comb-shaped electrode, that is, a capacitor, in which the electrode portion 16c of the movable electrode portion 16 and the fixed electrode portion 17 are arranged in a comb-tooth shape is configured.

このような構成によると、半導体力学量センサが外部から加速度（や角速度）を受けた場合、可動電極部１６のばね部１６ｂがたわみ、位置が固定された固定電極部１７に対して、可動電極部１６の直線部１６ａが伸びる方向に可動電極部１６の電極部１６ｃが移動する。このため、固定電極部１７と電極部１６ｃとで構成されるコンデンサの容量値を検出することで半導体力学量センサが受ける加速度や角速度が得られるようになっている。以下では、可動電極固定部１５、可動電極部１６、固定電極部１７によって構成される櫛歯構造をセンサ構造体という。   According to such a configuration, when the semiconductor mechanical quantity sensor receives an acceleration (or angular velocity) from the outside, the spring part 16b of the movable electrode part 16 bends, and the movable electrode is fixed to the fixed electrode part 17 whose position is fixed. The electrode portion 16c of the movable electrode portion 16 moves in the direction in which the straight portion 16a of the portion 16 extends. For this reason, by detecting the capacitance value of the capacitor formed by the fixed electrode portion 17 and the electrode portion 16c, the acceleration and angular velocity received by the semiconductor dynamic quantity sensor can be obtained. Below, the comb-tooth structure comprised by the movable electrode fixed part 15, the movable electrode part 16, and the fixed electrode part 17 is called sensor structure.

また、接続部１８は、半導体力学量センサと外部とを電気的に接続するための端子として機能する部分である。図２に示されるように、第１シリコン層１１の上に配線層１４が設けられているため、当該配線層１４を介して半導体力学量センサと外部とを電気的に接続できるようになっている。   The connecting portion 18 is a portion that functions as a terminal for electrically connecting the semiconductor dynamic quantity sensor and the outside. As shown in FIG. 2, since the wiring layer 14 is provided on the first silicon layer 11, the semiconductor dynamic quantity sensor can be electrically connected to the outside via the wiring layer 14. Yes.

そして、図３（ａ）に示されるように、周辺部１９は、上記センサ構造体を一周して囲むと共に、接続部１８を一周して囲むように設けられている。接続部１８は一周していなくても動作上問題ないことはいうまでもない。すなわち、センサ構造体が設けられた領域と、外部と接続される接続部１８が設けられた領域とが周辺部１９によって分離されている。   As shown in FIG. 3A, the peripheral portion 19 is provided so as to surround the sensor structure and surround the connection portion 18. It goes without saying that there is no problem in operation even if the connecting portion 18 does not go around. That is, the area where the sensor structure is provided and the area where the connection portion 18 connected to the outside is provided are separated by the peripheral portion 19.

他方、キャップ部２０は、上記センサ構造体への水や異物の混入などを防止するものであり、シリコン基板２１と、第１絶縁膜２２と、第１配線層２３と、第２絶縁膜２４と、第２配線層２５とを備えて構成されている。この第１絶縁膜２２と第２絶縁膜２４は同じ材料であってもよいし、また異なった材料でもよい。第１配線層２３と第２配線層２５の関係も同上である。なお、第１配線層２３、第２絶縁膜２４、第２配線層２５は、本発明の配線パターン部に相当する。   On the other hand, the cap portion 20 prevents water and foreign matter from entering the sensor structure, and the silicon substrate 21, the first insulating film 22, the first wiring layer 23, and the second insulating film 24. And a second wiring layer 25. The first insulating film 22 and the second insulating film 24 may be made of the same material or different materials. The relationship between the first wiring layer 23 and the second wiring layer 25 is the same as above. The first wiring layer 23, the second insulating film 24, and the second wiring layer 25 correspond to the wiring pattern portion of the present invention.

シリコン基板２１は、四角形状の一側面が当該一側面の反対側の側面側に凹んだ凹部２１ａを有している。当該凹部２１ａは、キャップ部２０とセンサ部１０とを重ね合わせたときに接続部１８をシリコン基板２１から露出させるためのものである。   The silicon substrate 21 has a concave portion 21a in which one side surface of the rectangular shape is recessed on the side surface opposite to the one side surface. The concave portion 21 a is for exposing the connection portion 18 from the silicon substrate 21 when the cap portion 20 and the sensor portion 10 are overlapped.

シリコン基板２１においてセンサ部１０と対向する一面の上に第１絶縁膜２２が形成されている。この第１絶縁膜２２は第１配線層２３とシリコン基板２１とを絶縁するためのものである。また、当該第１絶縁膜２２の上に第１配線層２３がパターニングされて設けられている。   A first insulating film 22 is formed on one surface of the silicon substrate 21 facing the sensor unit 10. The first insulating film 22 is for insulating the first wiring layer 23 and the silicon substrate 21. Further, the first wiring layer 23 is patterned and provided on the first insulating film 22.

第１配線層２３の上には、当該第１配線層２３を覆うように第２絶縁膜２４が形成されている。そして、第２絶縁膜２４のうち、固定電極部１７、可動電極固定部１５、および接続部１８と対向する部分がそれぞれ開口されている。   A second insulating film 24 is formed on the first wiring layer 23 so as to cover the first wiring layer 23. In the second insulating film 24, portions that face the fixed electrode portion 17, the movable electrode fixing portion 15, and the connection portion 18 are opened.

このように開口部が設けられた第２絶縁膜２４の上に第２配線層２５がパターニングされて設けられている。すなわち、第２配線層２５は、センサ部１０の固定電極部１７、可動電極固定部１５、接続部１８にそれぞれ接合される配線部２５ａと、センサ部１０の周辺部１９に接合される気密封止部２５ｂとにより構成される。この気密封止部２５ｂは、第１配線層２３を横切るように設けられている。言い換えると、気密封止部２５ｂは、第１配線層２３をまたぐように配置されている。   The second wiring layer 25 is patterned and provided on the second insulating film 24 provided with the opening. That is, the second wiring layer 25 is hermetically sealed with the wiring part 25 a joined to the fixed electrode part 17, the movable electrode fixing part 15, and the connection part 18 of the sensor part 10 and the peripheral part 19 of the sensor part 10. It is comprised by the stop part 25b. The hermetic sealing portion 25 b is provided so as to cross the first wiring layer 23. In other words, the hermetic sealing portion 25 b is disposed so as to straddle the first wiring layer 23.

このような第２配線層２５の配線構造において、シリコン基板２１の一面からの配線部２５ａと気密封止部２５ｂとの高さが同一になっている。   In such a wiring structure of the second wiring layer 25, the height of the wiring part 25a and the hermetic sealing part 25b from one surface of the silicon substrate 21 is the same.

本実施形態では、シリコン基板２１の一側面に凹部２１ａが設けられているため、当該凹部２１ａに対向する周辺部１９に対応した第２配線層２５は設けられていない。したがって、第２配線層２５は、少なくとも、センサ部１０のセンサ構造体を一周して囲むように設けられている。   In the present embodiment, since the recess 21a is provided on one side surface of the silicon substrate 21, the second wiring layer 25 corresponding to the peripheral portion 19 facing the recess 21a is not provided. Therefore, the second wiring layer 25 is provided so as to surround at least the sensor structure of the sensor unit 10.

上述のように、第２絶縁膜２４が開口した部分については、第１配線層２３と第２配線層２５のうち配線部２５ａとが電気的に接続される。他方、第２絶縁膜２４が開口していない部分、すなわち第２絶縁膜２４のうち周辺部１９と対向する場所では、第２絶縁膜２４の上に第２配線層２５のうち気密封止部２５ｂが形成されているため、第１配線層２３と気密封止部２５ｂとは絶縁されている。すなわち、第１配線層２３と気密封止部２５ｂとがクロスした配線形態を設けることができ、センサ部１０の固定電極部１７や可動電極固定部１５と接続部１８とを周辺部１９をまたいで電気的に接続することができる。   As described above, in the portion where the second insulating film 24 is opened, the wiring portion 25a of the first wiring layer 23 and the second wiring layer 25 is electrically connected. On the other hand, in a portion where the second insulating film 24 is not opened, that is, in a place facing the peripheral portion 19 in the second insulating film 24, an airtight sealing portion in the second wiring layer 25 is formed on the second insulating film 24. Since 25b is formed, the first wiring layer 23 and the hermetic sealing portion 25b are insulated. That is, a wiring form in which the first wiring layer 23 and the hermetic sealing portion 25b cross each other can be provided, and the fixed electrode portion 17 or the movable electrode fixing portion 15 of the sensor portion 10 and the connection portion 18 are crossed over the peripheral portion 19. Can be electrically connected.

上記第１絶縁膜２２および第２絶縁膜２４として例えばＳｉＯ２やＳｉ３Ｎ４が採用され、第１配線層２３および第２配線層２５として例えばＡｌやポリシリコンが採用される。 For example, SiO 2 or Si 3 N 4 is used as the first insulating film 22 and the second insulating film 24, and Al or polysilicon is used as the first wiring layer 23 and the second wiring layer 25.

そして、キャップ部２０の第２配線層２５が、例えば直接接合の方法によってセンサ部１０の周辺部１９に強固に接合される。これにより、図２に示されるように、センサ部１０の第２シリコン層１２、絶縁層１３、周辺部１９、キャップ部２０の第２配線層２５、第２配線層２５のうちの気密封止部２５ｂ、第２絶縁膜２４、第１絶縁膜２２がセンサ構造体を密閉した形態となる。   And the 2nd wiring layer 25 of the cap part 20 is firmly joined to the peripheral part 19 of the sensor part 10 by the method of direct joining, for example. Thereby, as shown in FIG. 2, hermetic sealing of the second silicon layer 12, the insulating layer 13, the peripheral portion 19, the second wiring layer 25 of the cap unit 20, and the second wiring layer 25 of the sensor unit 10. The portion 25b, the second insulating film 24, and the first insulating film 22 form a form in which the sensor structure is sealed.

すなわち、センサ構造体が封止されることにより、封止された空間に水や異物の混入などを防止できるようになっている。当該空間は真空とされる場合やＮ２、Ｈｅ等の不活性ガスや大気とされる場合があり、本実施形態では真空になっている。 That is, by sealing the sensor structure, it is possible to prevent water and foreign matter from entering the sealed space. The space may be a vacuum, an inert gas such as N 2 or He, or the atmosphere, and is a vacuum in this embodiment.

また、図１に示されるように、キャップ部２０のシリコン基板２１に設けられた凹部２１ａによって、センサ部１０の各接続部１８がシリコン基板２１から露出する。このようにシリコン基板２１から露出した接続部１８に対し、図２に示されるように、ボンディングワイヤ３１が接合され、半導体力学量センサが外部と電気的に接続される。以上が、本実施形態に係る半導体力学量センサの全体構成である。   Further, as shown in FIG. 1, the connection portions 18 of the sensor unit 10 are exposed from the silicon substrate 21 by the recesses 21 a provided in the silicon substrate 21 of the cap unit 20. As shown in FIG. 2, the bonding wire 31 is bonded to the connection portion 18 exposed from the silicon substrate 21 in this manner, and the semiconductor dynamic quantity sensor is electrically connected to the outside. The above is the overall configuration of the semiconductor dynamic quantity sensor according to the present embodiment.

次に、上記半導体力学量センサの製造方法について説明する。以下では、１枚のシリコンウェハに複数のセンサ部１０を形成することとする。図４は、本実施形態の半導体力学量センサのうちセンサ部１０の製造工程を示した断面図である。   Next, a method for manufacturing the semiconductor dynamic quantity sensor will be described. In the following, a plurality of sensor units 10 are formed on one silicon wafer. FIG. 4 is a cross-sectional view showing the manufacturing process of the sensor unit 10 in the semiconductor dynamic quantity sensor of the present embodiment.

まず、図４（ａ）に示す工程では、ＳＯＩ基板を用意する。具体的には、第２シリコン層１２としての単結晶シリコンウェハを支持基台とし、当該支持基台上に絶縁層１３としてＳｉＯ２膜を０．１〜２μｍの厚さで形成する。さらに、ＳｉＯ２膜の上に第１シリコン層１１としてのシリコン層をウェハ接合法にて接合することでＳＯＩ基板を用意する。 First, in the step shown in FIG. 4A, an SOI substrate is prepared. Specifically, a single crystal silicon wafer as the second silicon layer 12 is used as a support base, and an SiO 2 film is formed as an insulating layer 13 on the support base with a thickness of 0.1 to 2 μm. Further, an SOI substrate is prepared by bonding a silicon layer as the first silicon layer 11 on the SiO 2 film by a wafer bonding method.

本実施形態では、第１シリコン層１１として例えば０．００１Ω・ｃｍ〜０．０２Ω・ｃｍのＮ型（１００）シリコン層を用いる。また、第２シリコン層１２として例えば０．００１Ω・ｃｍ〜１０Ω・ｃｍのＮ型（１００）シリコン基板を用いる。   In the present embodiment, an N-type (100) silicon layer of, for example, 0.001 Ω · cm to 0.02 Ω · cm is used as the first silicon layer 11. Further, as the second silicon layer 12, for example, an N-type (100) silicon substrate of 0.001 Ω · cm to 10 Ω · cm is used.

なお、上記単結晶シリコン基板やシリコン層はＰ型のものでも良く、方位も（１００）のみでなく、一般的に用いられている他の方位を使用することができる。もちろん、シリコンとして単結晶シリコンだけでなく、高濃度に不純物を含んだ多結晶シリコンをＣＶＤ法等によりデポジションしてＳＯＩ基板を構成しても良い。また、シリコン基板の他に、ガラス基板、金属、セラミックス、他の半導体材料等を使用することができる。第１、第２シリコン層１１、１２の各厚さは１〜５００μｍと任意に設定可能である。   Note that the single crystal silicon substrate and the silicon layer may be P-type, and the orientation is not limited to (100), and other commonly used orientations can be used. Needless to say, not only single crystal silicon but also polycrystalline silicon containing impurities at a high concentration may be deposited by a CVD method or the like to form an SOI substrate. In addition to the silicon substrate, a glass substrate, metal, ceramics, other semiconductor materials, or the like can be used. The thicknesses of the first and second silicon layers 11 and 12 can be arbitrarily set to 1 to 500 μm.

図４（ｂ）に示す工程では、ＳＯＩ基板のうち第１シリコン層１１の上に例えばＣＶＤ法により配線層１４としてＡｌ層を０．１〜２μｍの厚さで形成する。この場合、配線層１４を第１シリコン層１１の全面に形成する。   In the step shown in FIG. 4B, an Al layer having a thickness of 0.1 to 2 μm is formed as a wiring layer 14 on the first silicon layer 11 of the SOI substrate by, for example, a CVD method. In this case, the wiring layer 14 is formed on the entire surface of the first silicon layer 11.

続いて、図４（ｃ）に示す工程では、フォトリソグラフィ・エッチング工程により、配線層１４および第１シリコン層１１にトレンチを形成することで、固定電極部１７、可動電極固定部１５、周辺部１９、接続部１８を形成する。この場合、第１シリコン層１１のうち可動電極部１６となる部分と第２シリコン層１２との間の絶縁層１３をＨＦ（フッ化水素）の気相または液相のエッチング液で除去することで可動電極部１６を形成する。以上により、半導体力学量センサのうちセンサ部１０が完成する。   Subsequently, in the step shown in FIG. 4C, a trench is formed in the wiring layer 14 and the first silicon layer 11 by a photolithography / etching step, so that the fixed electrode portion 17, the movable electrode fixing portion 15, and the peripheral portion are formed. 19 and the connecting portion 18 are formed. In this case, the insulating layer 13 between the portion of the first silicon layer 11 that becomes the movable electrode portion 16 and the second silicon layer 12 is removed with an HF (hydrogen fluoride) gas phase or liquid phase etching solution. Thus, the movable electrode portion 16 is formed. Thus, the sensor unit 10 of the semiconductor dynamic quantity sensor is completed.

次に、キャップ部２０の製造方法について説明する。以下では、１枚のシリコンウェハに複数のキャップ部２０を形成することとする。図５は、本実施形態の半導体力学量センサのうちキャップ部２０の製造工程を示した断面図である。   Next, the manufacturing method of the cap part 20 is demonstrated. In the following, a plurality of cap portions 20 are formed on one silicon wafer. FIG. 5 is a cross-sectional view showing a manufacturing process of the cap portion 20 in the semiconductor dynamic quantity sensor of the present embodiment.

まず、図５（ａ）に示す工程では、例えば０．０１Ω・ｃｍであって（１００）面に配向した単結晶シリコン基板２１を用意し、これはいわゆるシリコンウェハである。当該シリコン基板２１の上に第１絶縁膜２２として０．１〜２μｍの厚さのＳｉ３Ｎ４膜を形成する。これはＬＰＣＶＤ法またはプラズマＣＶＤ法で形成することができる。 First, in the process shown in FIG. 5A, for example, a single crystal silicon substrate 21 having 0.01 Ω · cm and oriented in the (100) plane is prepared, which is a so-called silicon wafer. A Si 3 N 4 film having a thickness of 0.1 to 2 μm is formed on the silicon substrate 21 as the first insulating film 22. This can be formed by LPCVD or plasma CVD.

図５（ｂ）に示す工程では、第１絶縁膜２２の上に０．１〜２μｍの厚さのＡｌ層を形成し、フォトリソグラフィ・エッチング工程により当該Ａｌ層をパターニングして第１配線層２３を形成する。なお、穴のあいたステンレス等の金属製のマスクを用いたいわゆるマスク蒸着方法を採用しても良い。   In the step shown in FIG. 5B, an Al layer having a thickness of 0.1 to 2 μm is formed on the first insulating film 22, and the Al layer is patterned by a photolithography / etching step to form a first wiring layer. 23 is formed. In addition, you may employ | adopt what is called a mask vapor deposition method using metal masks, such as stainless steel with a hole.

図５（ｃ）に示す工程では、第１配線層２３および第１絶縁膜２２の上に第２絶縁膜２４として０．５〜４μｍの厚さのＳｉＯ２膜を形成し、第２絶縁膜２４の厚さを第１配線層２３の厚さより十分厚く形成し、第２絶縁膜２４の表面をＣＭＰ法でウェハ全体を平坦化した。なお、この第２絶縁膜２４の平坦化に代えて次の工程で形成する第２配線層２５をウェハ全体に厚く形成し、ＣＭＰ法で第２配線層２５表面全体を平坦化し、第２配線層２５をフォトリソグラフィー、エッチング工程でパターニングしてもよい。当該ＳｉＯ２膜をパターニングすることで、ＳｉＯ２膜のうちセンサ部１０の固定電極部１７、可動電極固定部１５、接続部１８と対向する部分に第１配線層２３が露出する開口部２４ａを形成する。なおこの開口部２４ａは必ずしもセンサ部１０の固定電極部１７、可動電極固定部１５、接続部１８と完全に対向する位置でなくはずれた部分であってもよい。当該開口部２４ａは、第１配線層２３と後の工程で形成する第２配線層２５とをコンタクトするためのものである。また、このとき、同じく少なくとも可動電極部１６の電極部１６ｃの位置に相当する部分の第２絶縁膜２４を部分的に除去してある。これは可動電極部１６の電極部１６ｃがキャップ部２０に接触しにくくするためである。 In the step shown in FIG. 5C, an SiO 2 film having a thickness of 0.5 to 4 μm is formed as the second insulating film 24 on the first wiring layer 23 and the first insulating film 22, and the second insulating film The thickness of 24 was formed sufficiently thicker than the thickness of the first wiring layer 23, and the entire surface of the second insulating film 24 was planarized by CMP. Instead of flattening the second insulating film 24, the second wiring layer 25 formed in the next step is formed thick on the entire wafer, and the entire surface of the second wiring layer 25 is flattened by the CMP method. The layer 25 may be patterned by photolithography and etching processes. By patterning the SiO 2 film, the fixed electrode portion 17 of the sensor portion 10 of the SiO 2 film, the movable electrode fixing portions 15, an opening 24a in which the first wiring layer 23 is exposed in the portion facing the connecting portion 18 Form. Note that the opening 24 a may not necessarily be a position completely opposed to the fixed electrode portion 17, the movable electrode fixing portion 15, and the connection portion 18 of the sensor portion 10, but may be a portion that is displaced. The opening 24a is for contacting the first wiring layer 23 and the second wiring layer 25 formed in a later step. At this time, at least a portion of the second insulating film 24 corresponding to the position of the electrode portion 16c of the movable electrode portion 16 is partially removed. This is to make it difficult for the electrode portion 16 c of the movable electrode portion 16 to contact the cap portion 20.

図５（ｄ）に示す工程では、Ａｌ層を形成してパターニングする方法やマスクを用いた方法によって第２配線層２５としての配線部２５ａおよび気密封止部２５ｂを形成する。これにより、第２絶縁膜２４に開口部２４ａが設けられた部分では、第２配線層２５の配線部２５ａと第１配線層２３とが接続され、電気的に導通する。   In the step shown in FIG. 5D, the wiring part 25a and the hermetic sealing part 25b as the second wiring layer 25 are formed by a method of forming and patterning an Al layer or a method using a mask. As a result, in the portion where the opening 24a is provided in the second insulating film 24, the wiring portion 25a of the second wiring layer 25 and the first wiring layer 23 are connected and electrically conducted.

この場合、シリコン基板２１の一面からの配線部２５ａと気密封止部２５ｂとの高さが同一になるように、配線部２５ａおよび気密封止部２５ｂを形成する。気密封止部２５ｂは電気的にフローティングになっていても良いし、必要に応じて例えばグランド電位等の所定の電位としても良い。以上により、半導体力学量センサのうちキャップ部２０が完成する。また、キャップ部２０の基板はシリコン基板２１の他にガラス基板、金属、セラミックス、他の半導体材料を使用することができる。   In this case, the wiring part 25a and the hermetic sealing part 25b are formed so that the wiring part 25a and the hermetic sealing part 25b from one surface of the silicon substrate 21 have the same height. The hermetic sealing portion 25b may be in an electrically floating state, or may be set to a predetermined potential such as a ground potential as necessary. As described above, the cap portion 20 of the semiconductor dynamic quantity sensor is completed. In addition to the silicon substrate 21, a glass substrate, metal, ceramics, and other semiconductor materials can be used for the substrate of the cap unit 20.

次に、図６に示されるように、センサ部１０とキャップ部２０とを接合する。具体的には、センサ部１０の配線層１４とキャップ部２０の第２配線層２５とを対向させ、例えば特開平１０−９２７０２号公報に示されているように、高真空中で表面をアルゴンイオン等のスパッタリングで活性化させ室温〜５００℃の温度でいわゆる直接接合の方法により強固に接合する。これにより、センサ部１０の周辺部１９とキャップ部２０の気密封止部２５ｂとを接合し、センサ構造体を気密封止する。また、センサ部１０の固定電極部１７、可動電極固定部１５、接続部１８とキャップ部２０の配線部２５ａとをそれぞれ接合することでセンサ部１０のセンサ構造体と接続部１８とを電気的に接続する。   Next, as shown in FIG. 6, the sensor unit 10 and the cap unit 20 are joined. Specifically, the wiring layer 14 of the sensor unit 10 and the second wiring layer 25 of the cap unit 20 are made to face each other, and the surface is exposed to argon in a high vacuum as disclosed in, for example, Japanese Patent Application Laid-Open No. 10-92702. It is activated by sputtering of ions or the like and is firmly bonded by a so-called direct bonding method at a temperature of room temperature to 500 ° C. Thereby, the peripheral part 19 of the sensor part 10 and the airtight sealing part 25b of the cap part 20 are joined, and a sensor structure is airtightly sealed. Further, the sensor structure of the sensor unit 10 and the connection part 18 are electrically connected by joining the fixed electrode part 17, the movable electrode fixing part 15, the connection part 18 and the wiring part 25 a of the cap part 20. Connect to.

本実施形態では、上記のように直接接合にてセンサ部１０とキャップ部２０とを接合しているが、例えばセンサ部１０の配線層１４およびキャップ部２０の第２配線層２５の上にＮｉ、Ｃｕ、Ａｕ等の金属層を形成することで、はんだ接続等も実施可能である。また、はんだ接続に代えて、銀ペースト等の導電性接着剤を用いて接続することもできる。この方法によると、上記直接接合の場合では、キャップ部２０の第２配線層２５において配線部２５ａと気密封止部２５ｂとがシリコン基板２１の一面から同一の高さになっていることが必要であったが、はんだ接続や導電性接着剤を用いる場合では、はんだや接着剤が配線部２５ａや気密封止部２５ｂの高さ調整の役割を果たすため配線部２５ａと気密封止部２５ｂとがシリコン基板２１の一面から同一の高さになっている必要はない。すなわち、はんだ接続や導電性接着剤を用いる場合、センサ部１０にキャップ部２０を押し付けることによりセンサ構造体を気密封止することができる。   In the present embodiment, the sensor unit 10 and the cap unit 20 are bonded by direct bonding as described above. For example, Ni is formed on the wiring layer 14 of the sensor unit 10 and the second wiring layer 25 of the cap unit 20. By forming a metal layer such as Cu, Au or the like, solder connection or the like can be performed. Moreover, it can replace with solder connection and can also connect using conductive adhesives, such as a silver paste. According to this method, in the case of the direct bonding, it is necessary that the wiring part 25a and the hermetic sealing part 25b are at the same height from one surface of the silicon substrate 21 in the second wiring layer 25 of the cap part 20. However, in the case of using solder connection or conductive adhesive, the solder and adhesive play a role of adjusting the height of the wiring part 25a and the hermetic sealing part 25b, and therefore the wiring part 25a and the hermetic sealing part 25b Need not be at the same height from one surface of the silicon substrate 21. That is, when using solder connection or a conductive adhesive, the sensor structure can be hermetically sealed by pressing the cap portion 20 against the sensor portion 10.

上述のように、センサ部１０およびキャップ部２０をシリコンウェハにそれぞれ形成して各々のウェハを張り合わせている。これにより、図７に示されるように、ウェハ４０に複数の半導体力学量センサが形成される。したがって、図７に示されるウェハ４０をダイシングカットすることにより、ウェハ４０をチップ単位に分割して個々の半導体力学量センサを得ることができる。   As described above, the sensor unit 10 and the cap unit 20 are formed on a silicon wafer, and the respective wafers are bonded together. As a result, a plurality of semiconductor dynamic quantity sensors are formed on the wafer 40 as shown in FIG. Therefore, by dicing and cutting the wafer 40 shown in FIG. 7, the wafer 40 can be divided into chips and individual semiconductor dynamic quantity sensors can be obtained.

なお、実際には、数百の半導体力学量センサが含まれるようにウェハ４０にセンサ部１０やキャップ部２０が形成され、最終的にチップ単位に分割される。他方、センサ部１０およびキャップ部２０をそれぞれ単体で形成し、図６に示されるように張り合わせることで半導体力学量センサを製造することもできる。   Actually, the sensor unit 10 and the cap unit 20 are formed on the wafer 40 so as to include several hundreds of semiconductor dynamic quantity sensors, and finally divided into chips. On the other hand, the sensor unit 10 and the cap unit 20 can be formed as a single unit and bonded together as shown in FIG. 6 to manufacture a semiconductor dynamic quantity sensor.

この後、半導体力学量センサを図示しない回路基板等に実装し、図２に示されるように接続部１８と図示しない電気回路とをワイヤボンディングすることで、センサ構造体に生じる物理量に応じた電気信号を半導体力学量センサの外部に出力することができる。   Thereafter, the semiconductor dynamic quantity sensor is mounted on a circuit board (not shown) or the like, and the connection portion 18 and an electric circuit (not shown) are wire-bonded as shown in FIG. The signal can be output to the outside of the semiconductor dynamic quantity sensor.

以上説明したように、本実施形態では、半導体力学量センサのうちキャップ部２０においてセンサ部１０と対向する一面に第１絶縁膜２２、第１配線層２３、第２絶縁膜２４、および第２配線層２５によって構成される積層構造を設けていることが特徴となっている。これにより、センシング部であるセンサ構造体が設けられたセンサ部１０側に複雑な配線層を設ける必要がなく、センサ部１０の構造を簡略化することができ、ひいては、半導体力学量センサの構造を簡略化することができる。   As described above, in the present embodiment, the first insulating film 22, the first wiring layer 23, the second insulating film 24, and the second insulating film 22 are disposed on one surface of the semiconductor mechanical quantity sensor that faces the sensor unit 10 in the cap unit 20. It is characterized in that a laminated structure constituted by the wiring layer 25 is provided. Thereby, it is not necessary to provide a complicated wiring layer on the side of the sensor unit 10 provided with the sensor structure that is a sensing unit, the structure of the sensor unit 10 can be simplified, and consequently the structure of the semiconductor dynamic quantity sensor. Can be simplified.

そして、キャップ部２０に配線層を設けて気密封止として機能させることで、センサ部１０に配線層を設ける工程が不要となると共に、センサ部１０を多層構造とする必要がなくなる。したがって、センサ部１０の製造工程、ひいては半導体力学量センサ全体の製造工程を簡略化することができ、半導体力学量センサの歩留まりの向上やコストを低減させることができる。   By providing the cap layer 20 with the wiring layer and functioning as hermetic sealing, the process of providing the wiring layer on the sensor unit 10 is not necessary, and the sensor unit 10 does not need to have a multilayer structure. Therefore, it is possible to simplify the manufacturing process of the sensor unit 10, and thus the manufacturing process of the entire semiconductor dynamic quantity sensor, and it is possible to improve the yield and cost of the semiconductor dynamic quantity sensor.

また、第２配線層２５を構成する配線部２５ａと気密封止部２５ｂとがシリコン基板２１の一面から同一の高さになっている。これにより、センサ部１０とキャップ部２０とを接合するだけで配線部２５ａによって接続部１８とセンサ構造体との電気的接続を図ると共に、気密封止部２５ｂによってセンサ構造体を気密封止することができる。   Further, the wiring part 25 a and the hermetic sealing part 25 b constituting the second wiring layer 25 are at the same height from one surface of the silicon substrate 21. As a result, the connection portion 18 and the sensor structure are electrically connected by the wiring portion 25a only by joining the sensor portion 10 and the cap portion 20, and the sensor structure is hermetically sealed by the airtight sealing portion 25b. be able to.

さらに、キャップ部２０に凹部２１ａを設け、当該凹部２１ａからセンサ部１０の接続部１８を露出させている。これにより、ワイヤボンディングを行うためのツールがキャップ部２０に接触しないようにすることができると共に、当該接続部１８へのワイヤボンディングを容易に行うことができる。したがって、キャップ部２０にワイヤボンディングのための貫通孔を設ける必要もなく、キャップ部２０のサイズを大きくしないようにすることができ、ひいてはチップサイズの低減を図ることができる。   Furthermore, the cap part 20 is provided with a concave part 21a, and the connection part 18 of the sensor part 10 is exposed from the concave part 21a. As a result, a tool for performing wire bonding can be prevented from coming into contact with the cap portion 20, and wire bonding to the connection portion 18 can be easily performed. Therefore, it is not necessary to provide a through hole for wire bonding in the cap part 20, so that the size of the cap part 20 can be prevented from being increased, and as a result, the chip size can be reduced.

（第２実施形態）
本実施形態では、第１実施形態と異なる部分についてのみ説明する。上記第１実施形態では、半導体力学量センサのうちセンサ部１０に外部と電気的接続を図る接続部１８が設けられていたが、本実施形態では、キャップ部２０から外部に電気的接続を図る構成になっていることが特徴となっている。 (Second Embodiment)
In the present embodiment, only different parts from the first embodiment will be described. In the first embodiment, the connection unit 18 that makes electrical connection to the outside is provided in the sensor unit 10 of the semiconductor dynamic quantity sensor. However, in the present embodiment, electrical connection is made from the cap unit 20 to the outside. It is characterized by the structure.

図８は、本実施形態に係る半導体力学量センサの概略断面図である。この図に示されるように、図２に示されるセンサ部１０の接続部１８を廃止し、センサ部１０においては周辺部１９で囲まれた部分のみを有する構成とする。他方、キャップ部２０については、第１実施形態と同様の構成となっている。   FIG. 8 is a schematic cross-sectional view of the semiconductor dynamic quantity sensor according to the present embodiment. As shown in this figure, the connection part 18 of the sensor part 10 shown in FIG. 2 is abolished, and the sensor part 10 is configured to have only a part surrounded by the peripheral part 19. On the other hand, the cap part 20 has the same configuration as that of the first embodiment.

したがって、図８に示されるように、センサ部１０については、接続部１８が設けられていない分、図２におけるセンサ部１０よりもサイズが小さくなっている。そして、当該センサ部１０のセンサ構造体がキャップ部２０の気密封止部２５ｂによって封止されると、キャップ部２０のうち図２に示されるセンサ部１０の接続部１８に接合されていた配線部２５ａが露出する。   Therefore, as shown in FIG. 8, the sensor unit 10 is smaller in size than the sensor unit 10 in FIG. 2 because the connection unit 18 is not provided. When the sensor structure of the sensor unit 10 is sealed by the hermetic sealing unit 25b of the cap unit 20, the wiring bonded to the connection unit 18 of the sensor unit 10 illustrated in FIG. The part 25a is exposed.

本実施形態では、露出した、すなわちセンサ部１０に封止されていない配線部２５ａをパッドとして用いる。図８に示されるように、露出した配線部２５ａにボンディングワイヤ３１を接続し、半導体力学量センサと外部との電気的接続を図っている。   In the present embodiment, the exposed wiring part 25a that is not sealed by the sensor part 10 is used as a pad. As shown in FIG. 8, a bonding wire 31 is connected to the exposed wiring portion 25a to achieve electrical connection between the semiconductor dynamic quantity sensor and the outside.

以上のように、キャップ部２０の配線部２５ａを外部と接続することができる。この場合、第１実施形態に対してセンサ部１０のサイズは小さくなり、キャップ部２０のサイズは変わらない。このため、図２に示される半導体力学量センサに対してサイズを小さくすることができる。また、この実施形態においては、第１実施形態のキャップ部２０のシリコン基板２１に設けられた凹部２１ａはセンサ部１０の側に設けられることになる。ウェハ状態でなく、個別に組み付ける場合はこの凹部２１ａはなくてもよい。   As described above, the wiring part 25a of the cap part 20 can be connected to the outside. In this case, the size of the sensor unit 10 is smaller than that of the first embodiment, and the size of the cap unit 20 is not changed. For this reason, size can be made small with respect to the semiconductor dynamic quantity sensor shown in FIG. Moreover, in this embodiment, the recessed part 21a provided in the silicon substrate 21 of the cap part 20 of 1st Embodiment is provided in the sensor part 10 side. In the case of assembling individually instead of the wafer state, the recess 21a may not be provided.

（第３実施形態）
本実施形態では、第２実施形態と異なる部分についてのみ説明する。図９は、本実施形態に係る半導体力学量センサの概略断面図である。本実施形態では、図８に示されるセンサ部１０において第１シリコン層１１の上に配線層１４が設けられておらず、キャップ部２０の第２配線層２５である配線部２５ａおよび気密封止部２５ｂがセンサ部１０の第１シリコン層１１に直接接合された形態となっている。特に第１シリコン層１１にＰ型のシリコンを用い、第２配線層２５にＡｌ層を用いた場合、シリコンの比抵抗は０．０１〜１Ω・ｃｍとｎ型シリコンに比べオーミックコンタクトをとりやすく、比較的低い濃度のものを使用することが出来る。 (Third embodiment)
In the present embodiment, only different parts from the second embodiment will be described. FIG. 9 is a schematic cross-sectional view of the semiconductor dynamic quantity sensor according to the present embodiment. In the present embodiment, in the sensor unit 10 shown in FIG. 8, the wiring layer 14 is not provided on the first silicon layer 11, and the wiring unit 25 a which is the second wiring layer 25 of the cap unit 20 and the hermetic sealing. The part 25 b is directly joined to the first silicon layer 11 of the sensor part 10. In particular, when P-type silicon is used for the first silicon layer 11 and an Al layer is used for the second wiring layer 25, the specific resistance of silicon is 0.01 to 1 Ω · cm, which makes it easier to make an ohmic contact than n-type silicon. A relatively low concentration can be used.

このようなセンサ部１０の構成に対し、キャップ部２０を接合する場合、Ａｌ層をシリコン層に常温で直接接合することが可能となる。この場合、熱処理などの工程を不要とすることができ、製造工程の簡略化を図ることができる。   When the cap unit 20 is bonded to the configuration of the sensor unit 10 as described above, the Al layer can be directly bonded to the silicon layer at room temperature. In this case, a process such as a heat treatment can be omitted, and the manufacturing process can be simplified.

また、センサ部１０については、配線層１４を設ける必要がないため、当該配線層１４の製造工程を省略でき、センサ部１０の構成も簡略化することができる。   Moreover, since it is not necessary to provide the wiring layer 14 for the sensor unit 10, the manufacturing process of the wiring layer 14 can be omitted, and the configuration of the sensor unit 10 can be simplified.

（第４実施形態）
本実施形態では、第１実施形態と異なる部分についてのみ説明する。本実施形態では、半導体力学量センサ、特にキャップ部２０にＩＣ回路部を設けたことが特徴となっている。 (Fourth embodiment)
In the present embodiment, only different parts from the first embodiment will be described. The present embodiment is characterized in that an IC circuit unit is provided in the semiconductor dynamic quantity sensor, in particular, the cap unit 20.

図１０は、本実施形態に係る半導体力学量センサの概略断面図である。この図に示されるように、キャップ部２０を構成するシリコン基板２１において、第１絶縁膜２２が設けられた面とは反対側にＩＣ回路部５０が形成されている。   FIG. 10 is a schematic cross-sectional view of the semiconductor dynamic quantity sensor according to the present embodiment. As shown in this figure, an IC circuit portion 50 is formed on the silicon substrate 21 constituting the cap portion 20 on the side opposite to the surface on which the first insulating film 22 is provided.

ＩＣ回路部５０は、例えばセンサ部１０にて検出された物理量に相当する信号を増幅する増幅回路や信号に基づいて演算を行う演算回路等の回路が設けられたものである。このＩＣ回路部５０は、キャップ部２０を製造する際、特に第１配線層２３等の積層配線を形成する前に形成される。   The IC circuit unit 50 is provided with circuits such as an amplifier circuit that amplifies a signal corresponding to the physical quantity detected by the sensor unit 10 and an arithmetic circuit that performs an operation based on the signal. The IC circuit portion 50 is formed when the cap portion 20 is manufactured, particularly before the laminated wiring such as the first wiring layer 23 is formed.

また、ＩＣ回路部５０にはワイヤ３２が接続されており、当該ワイヤ３２が例えばセンサ部１０の接続部１８に接続されたり、半導体力学量センサの外部に設けられた回路等に接続される。以上のように、キャップ部２０にＩＣ回路部５０を設けた構成とすることができる。   Further, a wire 32 is connected to the IC circuit unit 50, and the wire 32 is connected to, for example, the connection unit 18 of the sensor unit 10 or a circuit provided outside the semiconductor dynamic quantity sensor. As described above, the cap circuit 20 may be provided with the IC circuit unit 50.

（第５実施形態）
本実施形態では、第４実施形態と異なる部分についてのみ説明する。図１１は、本実施形態に係る半導体力学量センサの概略断面図である。この図に示されるように、本実施形態では、キャップ部２０のシリコン基板２１においてセンサ部１０と対向する一面にＩＣ回路部５０が設けられている。 (Fifth embodiment)
In the present embodiment, only parts different from the fourth embodiment will be described. FIG. 11 is a schematic cross-sectional view of the semiconductor dynamic quantity sensor according to the present embodiment. As shown in this figure, in this embodiment, an IC circuit unit 50 is provided on one surface of the silicon substrate 21 of the cap unit 20 facing the sensor unit 10.

そして、ＩＣ回路部５０を含むシリコン基板２１の一面を覆うように第１絶縁膜２２が形成され、第１配線層２３、第２絶縁膜２４、第２配線層２５の順に形成されている。この場合、第１絶縁膜２２に図示しない開口部が設けられており、いわゆるＩＣチップ製造方法を適用できる。さらに、このＩＣチップの配線層はＡｌやＣｕで形成され、多層の配線層を適用することもできる。当該開口部を介してＩＣ回路部５０と第１配線層２３との電気的接続が図られている。   Then, a first insulating film 22 is formed so as to cover one surface of the silicon substrate 21 including the IC circuit unit 50, and a first wiring layer 23, a second insulating film 24, and a second wiring layer 25 are formed in this order. In this case, an opening (not shown) is provided in the first insulating film 22, and a so-called IC chip manufacturing method can be applied. Furthermore, the wiring layer of this IC chip is formed of Al or Cu, and a multilayer wiring layer can also be applied. The electrical connection between the IC circuit unit 50 and the first wiring layer 23 is achieved through the opening.

このようなキャップ部２０の構造によると、シリコン基板２１の一面にＩＣ回路部５０を設けた直後に、第１絶縁膜２２を設ける工程を行うことができる。また、ＩＣ回路部５０にワイヤ３２を接続しなくても良い。以上により、第４実施形態に対してキャップ部２０の製造工程を簡略化することができる。   According to such a structure of the cap portion 20, the step of providing the first insulating film 22 can be performed immediately after the IC circuit portion 50 is provided on one surface of the silicon substrate 21. Further, the wire 32 may not be connected to the IC circuit unit 50. As described above, the manufacturing process of the cap portion 20 can be simplified with respect to the fourth embodiment.

（第６実施形態）
本実施形態では、第３実施形態と異なる部分についてのみ説明する。図１２は、本実施形態に係る半導体力学量センサの概略断面図である。この図に示されるように、接続部１８が廃止されたセンサ部１０にキャップ部２０が接合されており、当該キャップ部２０のシリコン基板２１においてセンサ部１０と対向する一面にＩＣ回路部５０が設けられている。 (Sixth embodiment)
In the present embodiment, only different parts from the third embodiment will be described. FIG. 12 is a schematic cross-sectional view of the semiconductor dynamic quantity sensor according to the present embodiment. As shown in this figure, the cap part 20 is joined to the sensor part 10 in which the connection part 18 is abolished, and the IC circuit part 50 is provided on one surface of the silicon part 21 of the cap part 20 facing the sensor part 10. Is provided.

以上のように、図９の構造に対してＩＣ回路部５０を設けた構造とすることができる。図８に示される構造に対しても同様である。この場合、図８に示される構造に対して図１０に示されるようにＩＣ回路部５０を設けることとなる。   As described above, a structure in which the IC circuit unit 50 is provided in the structure of FIG. 9 can be adopted. The same applies to the structure shown in FIG. In this case, an IC circuit unit 50 is provided as shown in FIG. 10 for the structure shown in FIG.

（第７実施形態）
本実施形態では、第１実施形態と異なる部分についてのみ説明する。図１３は、本実施形態に係る半導体力学量センサの概略断面図である。この図に示されるように、センサ部１０に複数の接続部１８が設けられている。 (Seventh embodiment)
In the present embodiment, only different parts from the first embodiment will be described. FIG. 13 is a schematic cross-sectional view of the semiconductor dynamic quantity sensor according to the present embodiment. As shown in this figure, the sensor unit 10 is provided with a plurality of connection portions 18.

本実施形態では、図２に示される一方向の接続部１８に加え、二方向の接続部１８が設けられている。これにより、センサ部１０から多方向にワイヤ３１を接続することができる。この場合、キャップ部２０においては、センサ部１０に接続部１８が設けられる方向に、そしてセンサ部１０の周辺部１９をまたぐように第１配線層２３が形成されている。また、本実施形態においても、第２配線層２５において配線部２５ａと気密封止部２５ｂとがシリコン基板２１の一面から同一の高さとされている。   In the present embodiment, in addition to the unidirectional connecting portion 18 shown in FIG. 2, a bidirectional connecting portion 18 is provided. Thereby, the wire 31 can be connected from the sensor part 10 in multiple directions. In this case, in the cap part 20, the first wiring layer 23 is formed in the direction in which the connection part 18 is provided in the sensor part 10 and across the peripheral part 19 of the sensor part 10. Also in this embodiment, in the second wiring layer 25, the wiring part 25 a and the hermetic sealing part 25 b are set to the same height from one surface of the silicon substrate 21.

以上のように、センサ部１０において多方向に接続部１８を設けることができる。さらに、図８の第２実施形態に適用し、多方向から接続部１８を設けることもできる。また、センサ部１０全体を一周する周辺部１９を形成することができ、当該周辺部１９に図示しないワイヤを接続することで周辺部１９内をシールドすることもできる。   As described above, the connection unit 18 can be provided in multiple directions in the sensor unit 10. Furthermore, it can be applied to the second embodiment of FIG. 8, and the connecting portion 18 can be provided from multiple directions. Moreover, the peripheral part 19 which makes a round of the sensor part 10 whole can be formed, and the inside of the peripheral part 19 can also be shielded by connecting a wire (not shown) to the peripheral part 19.

なお、例えば第４、第５実施形態と同様に、本実施形態においても、キャップ部２０にＩＣ回路部５０を設けた構成とすることができる。   For example, as in the fourth and fifth embodiments, the present embodiment can be configured such that the IC circuit unit 50 is provided in the cap unit 20.

（第８実施形態）
本実施形態では、第７実施形態と異なる部分についてのみ説明する。図１４は、本実施形態に係る半導体力学量センサの概略断面図である。この図に示されるように、キャップ部２０においてシリコン基板２１のうちセンサ部１０と対向する面に凹部２１ａが設けられている。 (Eighth embodiment)
In the present embodiment, only parts different from the seventh embodiment will be described. FIG. 14 is a schematic cross-sectional view of the semiconductor dynamic quantity sensor according to the present embodiment. As shown in this figure, a recess 21 a is provided on the surface of the silicon substrate 21 facing the sensor unit 10 in the cap unit 20.

凹部２１ａは気密封止部２５ｂで囲まれた領域内に設けられている。具体的には、当該領域内において、シリコン基板２１のうち配線部２５ａとセンサ部１０とが接合される部分を除いた場所、すなわちセンサ部１０の第２シリコン層１２と対向するシリコン基板２１に凹部２１ａが設けられている。また、シリコン基板２１のうち可動電極部１６に対向する場所に凹部２１ａが形成されている。   The recess 21a is provided in a region surrounded by the hermetic sealing portion 25b. Specifically, within the region, the silicon substrate 21 is located on the silicon substrate 21 opposite to the second silicon layer 12 of the sensor unit 10 except for a portion where the wiring unit 25a and the sensor unit 10 are joined. A recess 21a is provided. In addition, a recess 21 a is formed at a location facing the movable electrode portion 16 in the silicon substrate 21.

この凹部２１ａは、センサ部１０に設けられたセンサ構造体がキャップ部２０から受ける電気的または機械的な接触等の影響を低減するためのものである。したがって、図１４に示される構造ではシリコン基板２１の３個所に凹部２１ａが設けられているが、少なくとも物理量を検出する可動電極部１６に対向した場所に設けられていれば良い。以上のように、キャップ部２０のシリコン基板２１に凹部２１ａを設け、シリコン基板２１からセンサ構造体への影響を低減することができる。   The recess 21 a is for reducing the influence of the electrical or mechanical contact received from the cap unit 20 by the sensor structure provided in the sensor unit 10. Therefore, in the structure shown in FIG. 14, the recesses 21 a are provided at three locations on the silicon substrate 21, but it is sufficient that the recesses 21 a are provided at least at a location facing the movable electrode portion 16 that detects a physical quantity. As described above, the recess 21a is provided in the silicon substrate 21 of the cap portion 20, and the influence of the silicon substrate 21 on the sensor structure can be reduced.

なお、上記図１４に示される構造に対しては、例えば図１０に示されるようにＩＣ回路部５０を設けた構成とすることもできる。また、センサ部１０の接続部１８を廃止して図８や図９に示される構造とすることもできる。   Note that the structure shown in FIG. 14 may have a configuration in which an IC circuit unit 50 is provided, for example, as shown in FIG. Moreover, the connection part 18 of the sensor part 10 can be abolished and it can also be set as the structure shown by FIG. 8 or FIG.

（第９実施形態）
本実施形態では、第１実施形態と異なる部分についてのみ説明する。本実施形態では、キャップ部２０のシリコン基板２１とセンサ部１０の周辺部１９とを電気的に同電位とすることが特徴となっている。 (Ninth embodiment)
In the present embodiment, only different parts from the first embodiment will be described. The present embodiment is characterized in that the silicon substrate 21 of the cap part 20 and the peripheral part 19 of the sensor part 10 have the same electric potential.

図１５は、本実施形態に係る半導体力学量センサの概略断面図である。この図に示されるように、キャップ部２０を構成する第１絶縁膜２２および第２絶縁膜２４のうち第１シリコン層１１の外縁部に設けられる周辺部１９に対向する部分に開口部２２ａ、２４ａがそれぞれ設けられており、これら開口部２２ａ、２４ａに導通コンタクト部２６、２７がそれぞれ形成されている。   FIG. 15 is a schematic cross-sectional view of the semiconductor dynamic quantity sensor according to the present embodiment. As shown in this figure, an opening 22a is formed in a portion of the first insulating film 22 and the second insulating film 24 constituting the cap portion 20 that faces the peripheral portion 19 provided at the outer edge portion of the first silicon layer 11. 24a are provided, and conduction contacts 26 and 27 are formed in the openings 22a and 24a, respectively.

なお、第１絶縁膜２２の開口部２２ａに形成された導通コンタクト部２６は本発明の第１導電コンタクト部に相当し、第２絶縁膜２４の開口部２４ａに形成された導通コンタクト部２７は本発明の第２導電コンタクト部に相当する。   The conductive contact portion 26 formed in the opening 22a of the first insulating film 22 corresponds to the first conductive contact portion of the present invention, and the conductive contact portion 27 formed in the opening 24a of the second insulating film 24 is This corresponds to the second conductive contact portion of the present invention.

導通コンタクト部２６は、シリコン基板２１と第１配線層２３とを電気的に接続する役割を果たし、導通コンタクト部２７は、第１配線層２３と第２配線層２５の配線部２５ａとを電気的に接続する役割を果たす。このような構成により、シリコン基板２１、導通コンタクト部２６、第１配線層２３、導通コンタクト部２７、配線部２５ａ、配線層１４、第１シリコン層１１の周辺部１９とが電気的に導通した状態となり、これらが同電位とされる。   The conductive contact portion 26 serves to electrically connect the silicon substrate 21 and the first wiring layer 23, and the conductive contact portion 27 electrically connects the first wiring layer 23 and the wiring portion 25 a of the second wiring layer 25. It plays a role to connect. With such a configuration, the silicon substrate 21, the conductive contact portion 26, the first wiring layer 23, the conductive contact portion 27, the wiring portion 25a, the wiring layer 14, and the peripheral portion 19 of the first silicon layer 11 are electrically connected. These are set to the same potential.

これら導通コンタクト部２６、２７は、第１シリコン層１１の外縁部に位置する周辺部１９すべてに沿って設けられた構造となっているが、周辺部１９の一部に沿って設けられた構造となっていても良い。   The conductive contact portions 26 and 27 have a structure provided along the entire peripheral portion 19 located at the outer edge portion of the first silicon layer 11, but are provided along a part of the peripheral portion 19. It may be.

他方、センサ部１０の第２シリコン層１２については、例えばリードフレーム上に銀ペースト等で接続することで電位を設定することが可能となる。   On the other hand, the potential of the second silicon layer 12 of the sensor unit 10 can be set, for example, by connecting it to a lead frame with silver paste or the like.

以上のように、キャップ部２０の配線層に周辺部１９とシリコン基板２１とを電気的に接続する導通コンタクト部２６、２７を設けることで、半導体力学量センサにシールド構造を備えた構成とすることができる。   As described above, by providing the conductive contact portions 26 and 27 that electrically connect the peripheral portion 19 and the silicon substrate 21 in the wiring layer of the cap portion 20, the semiconductor dynamic quantity sensor has a shield structure. be able to.

なお、図１５に示される半導体力学量センサに対し、例えば第２〜第８実施形態に示される内容を実施することもできる。   For example, the contents shown in the second to eighth embodiments can be implemented for the semiconductor dynamic quantity sensor shown in FIG.

（第１０実施形態）
本実施形態では、第９実施形態と異なる部分についてのみ説明する。本実施形態では、センサ部１０において、第１シリコン層１１のうち周辺部１９と第２シリコン層１２とが電気的に接続されていることが特徴となっている。 (10th Embodiment)
In the present embodiment, only parts different from the ninth embodiment will be described. In this embodiment, the sensor unit 10 is characterized in that the peripheral portion 19 and the second silicon layer 12 of the first silicon layer 11 are electrically connected.

図１６は、本実施形態に係る半導体力学量センサの概略断面図である。図１６に示される半導体力学量センサは、図１５に示される構造において、周辺部１９と第２シリコン層１２との間の絶縁層１３に周辺部１９と第２シリコン層１２とを電気的に接続する基板コンタクト部１１ａが設けられた構造となっている。この基板コンタクト部１１ａは、例えば多結晶（ポリ）シリコンによって形成されたものである。   FIG. 16 is a schematic cross-sectional view of the semiconductor dynamic quantity sensor according to the present embodiment. The semiconductor dynamic quantity sensor shown in FIG. 16 is electrically connected to the insulating layer 13 between the peripheral part 19 and the second silicon layer 12 in the structure shown in FIG. The substrate contact portion 11a to be connected is provided. The substrate contact portion 11a is formed of, for example, polycrystalline (poly) silicon.

基板コンタクト部１１ａは、第１シリコン層１１に設けられた周辺部１９すべてに沿って形成されていても良いし、周辺部１９の一部に沿って設けられていても良い。   The substrate contact portion 11 a may be formed along all the peripheral portions 19 provided in the first silicon layer 11 or may be provided along a part of the peripheral portions 19.

次に、本実施形態に係るセンサ部１０の製造方法について説明する。図１７は、本実施形態に係るセンサ部１０の製造工程を示した断面図である。   Next, a method for manufacturing the sensor unit 10 according to the present embodiment will be described. FIG. 17 is a cross-sectional view illustrating a manufacturing process of the sensor unit 10 according to the present embodiment.

まず、図１７（ａ）に示す工程では、第２シリコン層１２としての支持基台を用意し、当該支持基台上に絶縁層１３としてＳｉＯ２膜を０．１〜２μｍの厚さで形成する。そして、フォトリソグラフィ・エッチング工程によって、絶縁層１３のうち周辺部１９が設けられる場所に第２シリコン層１２が露出する開口部１３ａを設ける。 First, in the step shown in FIG. 17A, a support base as the second silicon layer 12 is prepared, and an SiO 2 film is formed as an insulating layer 13 on the support base in a thickness of 0.1 to 2 μm. To do. Then, an opening 13a through which the second silicon layer 12 is exposed is provided in the insulating layer 13 where the peripheral portion 19 is provided by a photolithography / etching process.

続いて、図１７（ｂ）に示す工程では、絶縁層１３の上に例えばＣＶＤ法によって第１シリコン層１１としてのポリシリコン層を３〜１００μｍの厚さで堆積する。このＣＶＤ法で形成するとき、不純物としてＰ、Ａｓ、Ｂ等を同時に供給することにより、高濃度、低抵抗のドープトポリシリコンとすることができる。これにより、絶縁層１３に設けられた各開口部１３ａ内に基板コンタクト部１１ａを形成すると共に、第１シリコン層１１を形成する。そして、図４（ｂ）に示す工程と同様に、第１シリコン層１１の上に配線層１４を形成する。   Subsequently, in the step shown in FIG. 17B, a polysilicon layer as the first silicon layer 11 is deposited on the insulating layer 13 with a thickness of 3 to 100 μm by, for example, the CVD method. When formed by this CVD method, doped polysilicon having high concentration and low resistance can be obtained by simultaneously supplying P, As, B, etc. as impurities. Thereby, the substrate contact portion 11a is formed in each opening 13a provided in the insulating layer 13, and the first silicon layer 11 is formed. Then, a wiring layer 14 is formed on the first silicon layer 11 as in the step shown in FIG.

この後、図１７（ｃ）に示す工程では、図４（ｃ）に示す工程と同様の工程を行うことにより、第１シリコン層１１に周辺部１９やセンサ構造体を形成する。これにより、周辺部１９と第２シリコン層１２との間に基板コンタクト部１１ａが設けられた構造を得ることができ、周辺部１９と第２シリコン層１２とを電気的に接続した構成とすることができる。こうして、本実施形態に係るセンサ部１０が完成する。   Thereafter, in the step shown in FIG. 17C, the peripheral portion 19 and the sensor structure are formed in the first silicon layer 11 by performing the same step as the step shown in FIG. Thereby, a structure in which the substrate contact portion 11a is provided between the peripheral portion 19 and the second silicon layer 12 can be obtained, and the peripheral portion 19 and the second silicon layer 12 are electrically connected. be able to. Thus, the sensor unit 10 according to the present embodiment is completed.

以上のように、周辺部１９と第２シリコン層１２との間にこれらを電気的に接続する基板コンタクト部１１ａを設けることで、第２シリコン層１２をキャップ部２０のシリコン基板２１と同電位にすることができ、シールド構造を構成することができる。これによると、第２シリコン層１２によって外部からの影響を低減できるため、図１５に示される構造よりも高いシールド効果を得ることができる。この製造方法において、ＣＶＤ法でポリシリコン層を形成する場合、より高い温度、例えば９００℃〜１２００℃で形成した場合、基板コンタクト部１１ａの部分はエピタキシャル成長により単結晶シリコンとすることができる。   As described above, by providing the substrate contact portion 11 a that electrically connects the peripheral portion 19 and the second silicon layer 12, the second silicon layer 12 has the same potential as the silicon substrate 21 of the cap portion 20. The shield structure can be configured. According to this, since the influence from the outside can be reduced by the second silicon layer 12, a higher shielding effect than the structure shown in FIG. 15 can be obtained. In this manufacturing method, when the polysilicon layer is formed by the CVD method, when it is formed at a higher temperature, for example, 900 ° C. to 1200 ° C., the portion of the substrate contact portion 11a can be made of single crystal silicon by epitaxial growth.

（第１１実施形態）
本実施形態では、第９、第１０実施形態と異なる部分についてのみ説明する。上記第９、第１０実施形態では、導通コンタクト部２６、２７は、第１シリコン層１１の外縁部に位置する周辺部１９すべて、もしくは周辺部１９の一部に沿って設けられた構造となっているが、１個所に設けられた構造でも良い。 (Eleventh embodiment)
In the present embodiment, only parts different from the ninth and tenth embodiments will be described. In the ninth and tenth embodiments, the conductive contact portions 26 and 27 are provided along the entire peripheral portion 19 located at the outer edge portion of the first silicon layer 11 or along a part of the peripheral portion 19. However, the structure provided in one place may be sufficient.

図１８は、本実施形態に係るキャップ部２０の平面図である。この図に示されるように、気密封止部２５ｂに１個所だけ導通コンタクト部２８が設けられている。このような導通コンタクト部２８は、複数個所に設けられていても良い。以上のように、導通コンタクト部２８を単独で１個所のみ設けることができる。   FIG. 18 is a plan view of the cap unit 20 according to the present embodiment. As shown in this drawing, the conductive contact portion 28 is provided only in one place in the hermetic sealing portion 25b. Such conductive contact portions 28 may be provided at a plurality of locations. As described above, only one conductive contact portion 28 can be provided.

（第１２実施形態）
本実施形態では、第６実施形態と異なる部分についてのみ説明する。本実施形態では、キャップ部２０が接合されたセンサ部１０にバンプを設けたことが特徴となっている。 (Twelfth embodiment)
In the present embodiment, only parts different from the sixth embodiment will be described. The present embodiment is characterized in that bumps are provided on the sensor unit 10 to which the cap unit 20 is bonded.

図１９は、本実施形態に係る半導体力学量センサの概略断面図である。この図に示されるように、センサ部１０において、接続部１８にフリップチップ（ボールボンディング）用のバンプ６０が設けられている。より詳しくは、バンプ６０は接続部１８のＡｌの配線層１４の上に設けられている。バンプ６０はセンサ部１０に複数形成されている。   FIG. 19 is a schematic cross-sectional view of the semiconductor dynamic quantity sensor according to the present embodiment. As shown in this figure, in the sensor unit 10, a flip chip (ball bonding) bump 60 is provided on the connection unit 18. More specifically, the bump 60 is provided on the Al wiring layer 14 of the connecting portion 18. A plurality of bumps 60 are formed on the sensor unit 10.

キャップ部２０は、例えば１０〜１００μｍの厚さに薄くされている。一方、バンプ６０は、センサ部１０に対してキャップ部２０よりも高く形成されている。バンプ６０として、例えばＡｕボールが形成される。バンプ６０はＣｕで形成されていても良い。   The cap part 20 is thinned to a thickness of 10 to 100 μm, for example. On the other hand, the bump 60 is formed higher than the cap unit 20 with respect to the sensor unit 10. For example, Au balls are formed as the bumps 60. The bump 60 may be made of Cu.

そして、バンプ６０には回路基板７０がフリップチップ実装されている。バンプ６０はセンサ部１０に対してキャップ部２０よりも高いので、平坦な回路基板７０を接合することができる。バンプ６０を例えば３０μｍ程度にすれば、小型のフリップチップ（ボールボンディング）とすることができる。   A circuit board 70 is flip-chip mounted on the bump 60. Since the bump 60 is higher than the cap unit 20 with respect to the sensor unit 10, a flat circuit board 70 can be bonded. If the bumps 60 are, for example, about 30 μm, a small flip chip (ball bonding) can be obtained.

なお、図１９では、キャップ部２０にＩＣ回路部５０が形成されているが、キャップ部２０にＩＣ回路部５０が設けられていなくても良い。   In FIG. 19, the IC circuit unit 50 is formed in the cap unit 20, but the IC circuit unit 50 may not be provided in the cap unit 20.

バンプ６０は、次のようにして形成される。ＳＯＩ基板を用意して第１シリコン層１１の上に配線層１４を形成する。そして、配線層１４の上にレジストを形成し、配線層１４のうちバンプ６０の形成予定場所が露出するようにレジストをパターニングする。この後、レジストの上に例えばＣｕメッキを施し、レジストを除去する。これにより、配線層１４においてレジストが開口した場所にバンプ６０が残される。こうして、バンプ６０を形成することができる。   The bump 60 is formed as follows. An SOI substrate is prepared and a wiring layer 14 is formed on the first silicon layer 11. Then, a resist is formed on the wiring layer 14, and the resist is patterned so that a place where the bump 60 is to be formed in the wiring layer 14 is exposed. Thereafter, for example, Cu plating is performed on the resist, and the resist is removed. As a result, the bump 60 is left in the wiring layer 14 where the resist is opened. In this way, the bump 60 can be formed.

そして、バンプ６０を形成した後、上述のように、センサ部１０にキャップ部２０を接合する。この後、回路基板７０を用意し、バンプ６０を介して回路基板７０をセンサ部１０にフリップチップ実装する。こうして図１９に示されるセンサが完成する。   Then, after the bump 60 is formed, the cap unit 20 is joined to the sensor unit 10 as described above. Thereafter, the circuit board 70 is prepared, and the circuit board 70 is flip-chip mounted on the sensor unit 10 via the bumps 60. Thus, the sensor shown in FIG. 19 is completed.

以上のようにして、センサ部１０にバンプ６０を設けることにより、センサ部１０に回路基板７０をフリップチップ実装することができ、さらなる積層構造を実現することができる。   As described above, by providing the bump 60 on the sensor unit 10, the circuit board 70 can be flip-chip mounted on the sensor unit 10, and a further laminated structure can be realized.

（第１３実施形態）
本実施形態では、第１２実施形態と異なる部分についてのみ説明する。上記第１２実施形態では、バンプ６０はセンサ部１０に対してキャップ部２０よりも高く形成されていたが、本実施形態では、バンプ６０はキャップ部２０よりも低く形成されている。 (13th Embodiment)
In the present embodiment, only parts different from the twelfth embodiment will be described. In the twelfth embodiment, the bump 60 is formed higher than the cap unit 20 with respect to the sensor unit 10, but in the present embodiment, the bump 60 is formed lower than the cap unit 20.

図２０は、本実施形態に係る半導体力学量センサの概略断面図である。この図に示されるように、バンプ６０は、センサ部１０に対してキャップ部２０よりも低く形成されている。一方、回路基板７０にはキャップ部２０と対向する面に凹み７１が設けられている。これにより、回路基板７０がセンサ部１０にフリップチップ実装されても、キャップ部２０が回路基板７０の凹み７１に収納される。このため、回路基板７０はキャップ部２０に接触することなくセンサ部１０に実装される。   FIG. 20 is a schematic cross-sectional view of the semiconductor dynamic quantity sensor according to the present embodiment. As shown in this figure, the bump 60 is formed lower than the cap unit 20 with respect to the sensor unit 10. On the other hand, the circuit board 70 is provided with a recess 71 on the surface facing the cap portion 20. Thereby, even if the circuit board 70 is flip-chip mounted on the sensor unit 10, the cap unit 20 is accommodated in the recess 71 of the circuit board 70. For this reason, the circuit board 70 is mounted on the sensor unit 10 without contacting the cap unit 20.

なお、回路基板７０の凹み７１は、回路基板７０を貫通していても良い。この場合、回路基板７０には開口部が設けられることになるが、キャップ部２０は当該開口部に収納されるため、上記と同様に、回路基板７０がキャップ部２０に接触することはない。   The recess 71 of the circuit board 70 may penetrate the circuit board 70. In this case, the circuit board 70 is provided with an opening. However, since the cap part 20 is accommodated in the opening, the circuit board 70 does not contact the cap part 20 as described above.

以上のように、センサ部１０に対してバンプ６０がキャップ部２０よりも低い場合であっても、回路基板７０に凹み７１や開口部を設けることにより、回路基板７０をセンサ部１０にフリップチップ実装することができる。   As described above, even when the bump 60 is lower than the cap unit 20 with respect to the sensor unit 10, the circuit substrate 70 is flip-chipd to the sensor unit 10 by providing the circuit substrate 70 with the recess 71 and the opening. Can be implemented.

（第１４実施形態）
本実施形態では、上記各実施形態と異なる部分についてのみ説明する。本実施形態では、配線パターン部を有する２つのチップを接合して半導体装置が構成されていることが特徴となっている。 (14th Embodiment)
In the present embodiment, only different portions from the above embodiments will be described. The present embodiment is characterized in that a semiconductor device is configured by bonding two chips each having a wiring pattern portion.

図２１は、本実施形態に係る半導体装置の概略断面図である。この図に示されるように、半導体装置は、第１チップ８０と第２チップ９０とが接合されて構成されている。   FIG. 21 is a schematic cross-sectional view of the semiconductor device according to the present embodiment. As shown in this figure, the semiconductor device is configured by bonding a first chip 80 and a second chip 90.

第１チップ８０は、一面を有する板状であって、一面側の表層部に第１ＩＣ回路部８１が設けられたものである。この第１チップ８０は、図２に示されるものと同じ構成の配線パターン部８２を有している。   The first chip 80 is a plate having one surface, and the first IC circuit portion 81 is provided on the surface layer portion on the one surface side. The first chip 80 has a wiring pattern portion 82 having the same configuration as that shown in FIG.

具体的には、第１ＩＣ回路部８１の上に第１絶縁膜８３が形成され、第１絶縁膜８３の上に第１ＩＣ回路部８１に接続される第１配線層８４がパターニングされている。また、第１配線層８４の上に第１配線層８４を露出させる開口部８５ａが設けられた第２絶縁膜８５が形成されており、開口部８５ａから露出する第１配線層８４の上に第２配線層８６が形成されている。図２１には示されていないが、この配線パターン部８２は第１ＩＣ回路部８１と電気的に接続されている。   Specifically, a first insulating film 83 is formed on the first IC circuit portion 81, and a first wiring layer 84 connected to the first IC circuit portion 81 is patterned on the first insulating film 83. In addition, a second insulating film 85 having an opening 85a for exposing the first wiring layer 84 is formed on the first wiring layer 84. On the first wiring layer 84 exposed from the opening 85a. A second wiring layer 86 is formed. Although not shown in FIG. 21, the wiring pattern portion 82 is electrically connected to the first IC circuit portion 81.

同様に、第２チップ９０には、一面を有する板状であって、一面側の表層部に第２ＩＣ回路部９１が設けられている。そして、第２チップ９０にも、上記配線パターン部８２と同じ構造の配線パターン部９２が第２ＩＣ回路部９１の上に形成されている。   Similarly, the second chip 90 has a plate shape having one surface, and a second IC circuit portion 91 is provided on the surface layer portion on the one surface side. In the second chip 90, a wiring pattern portion 92 having the same structure as that of the wiring pattern portion 82 is formed on the second IC circuit portion 91.

具体的には、第２ＩＣ回路部９１の上に第１絶縁膜９３が形成され、第１絶縁膜９３の上に第２ＩＣ回路部９１に接続される第１配線層９４がパターニングされている。また、第１配線層９４の上に第１配線層９４を露出させる開口部９５ａが設けられた第２絶縁膜９５が形成されており、開口部９５ａから露出する第１配線層９４の上に第２配線層９６が形成されている。もちろん、配線パターン部９２は、第２ＩＣ回路部９１と電気的に接続されている。   Specifically, a first insulating film 93 is formed on the second IC circuit portion 91, and a first wiring layer 94 connected to the second IC circuit portion 91 is patterned on the first insulating film 93. A second insulating film 95 is formed on the first wiring layer 94. The second insulating film 95 is provided with an opening 95a exposing the first wiring layer 94. On the first wiring layer 94 exposed from the opening 95a. A second wiring layer 96 is formed. Of course, the wiring pattern portion 92 is electrically connected to the second IC circuit portion 91.

そして、第１チップ８０の一面と第２チップ９０の一面とが向かい合わされて、第１チップ８０の配線パターン部８２の第２配線層８６と第２チップ９０の配線パターン部９２の第２配線層９６とが接合されている。   Then, one surface of the first chip 80 and one surface of the second chip 90 face each other, and the second wiring layer 86 of the wiring pattern portion 82 of the first chip 80 and the second wiring of the wiring pattern portion 92 of the second chip 90 are arranged. The layer 96 is joined.

また、第１チップ８０のサイズは第２チップ９０よりも小さくなっており、第２チップ９０の第２配線層９６が第１チップ８０から露出している。そして、露出した第２配線層９６にボンディングワイヤ３１が接続され、半導体装置と外部との電気的接続が図られている。   The size of the first chip 80 is smaller than that of the second chip 90, and the second wiring layer 96 of the second chip 90 is exposed from the first chip 80. Then, the bonding wire 31 is connected to the exposed second wiring layer 96, and electrical connection between the semiconductor device and the outside is achieved.

このような構造の半導体装置は、以下のようにして製造される。図２２に示されるように、第１ＩＣ回路部８１および配線パターン部８２が形成された第１チップ８０と、第２ＩＣ回路部９１および配線パターン部９２が形成された第２チップ９０とを用意する。   The semiconductor device having such a structure is manufactured as follows. As shown in FIG. 22, a first chip 80 on which a first IC circuit portion 81 and a wiring pattern portion 82 are formed and a second chip 90 on which a second IC circuit portion 91 and a wiring pattern portion 92 are formed are prepared. .

第１チップ８０において、第２配線層８６の高さはどの場所でも第１チップ８０の一面に対して同じになっている。同様に、第２チップ９０において、第２配線層９６の高さもどの場所でも第２チップ９０の一面に対して同じになっている。   In the first chip 80, the height of the second wiring layer 86 is the same with respect to one surface of the first chip 80 everywhere. Similarly, in the second chip 90, the height of the second wiring layer 96 is the same with respect to one surface of the second chip 90 at any location.

図２２では各チップ８０、９０が示されているが、各チップ８０、９０はウェハ状態で形成されている。また、第１チップ８０が多数形成されたウェハにおいては、ボンディングワイヤが配置される部位にそれぞれ貫通穴が形成されている。   In FIG. 22, the chips 80 and 90 are shown, but the chips 80 and 90 are formed in a wafer state. Further, in a wafer on which a large number of first chips 80 are formed, through holes are respectively formed at portions where bonding wires are arranged.

そして、各ウェハを常温接合する。このとき、第１チップ８０の配線パターン部８２の第２配線層８６と第２チップ９０の配線パターン部９２の第２配線層９６とを接合する。この後、ウェハをダイシングカットすることにより、個々に分割することで図２１に示される半導体装置が完成する。   Then, each wafer is bonded at room temperature. At this time, the second wiring layer 86 of the wiring pattern portion 82 of the first chip 80 and the second wiring layer 96 of the wiring pattern portion 92 of the second chip 90 are joined. Thereafter, the wafer is diced and divided into individual pieces to complete the semiconductor device shown in FIG.

以上のように、各チップ８０、９０に配線パターン部８２、９２をそれぞれ設け、各配線パターン部８２、９２を接合することにより、１つの半導体装置を構成することができる。この場合、各回路部８１、９１内に複雑な配線パターンを設ける必要がないため、各回路部８１、９１の面積が大きくならないようにすることができ、ひいては各チップ８０、９０のサイズが大きくならないようにすることができる。また、各チップ８０、９０の配線パターン部８２、９２を接合するだけであるので、半導体装置の製造工程を簡略化することができる。   As described above, one semiconductor device can be formed by providing the wiring pattern portions 82 and 92 on the chips 80 and 90 and bonding the wiring pattern portions 82 and 92 to each other. In this case, since it is not necessary to provide a complicated wiring pattern in each circuit part 81, 91, the area of each circuit part 81, 91 can be prevented from increasing, and as a result, the size of each chip 80, 90 is increased. It can be avoided. Further, since only the wiring pattern portions 82 and 92 of the chips 80 and 90 are joined, the manufacturing process of the semiconductor device can be simplified.

（第１５実施形態）
本実施形態では、第１４実施形態と異なる部分についてのみ説明する。本実施形態では、配線パターン部８２、９２に気密封止部を設けたことが特徴となっている。 (Fifteenth embodiment)
In the present embodiment, only parts different from the fourteenth embodiment will be described. The present embodiment is characterized in that an airtight sealing portion is provided in the wiring pattern portions 82 and 92.

図２３は、本実施形態に係る半導体装置の概略断面図である。この図に示されるように、第１チップ８０において、配線パターン部８２の第２絶縁膜８５の上に気密封止部８６ａが形成されている。この気密封止部８６ａは、図３（ｂ）に示されるように、一端が他端に繋がった輪状になっている。また、気密封止部８６ａは、第２絶縁膜８５の上に形成されることで第１配線層８４と電気的に絶縁され、第２配線層８６と同一の高さとされている。   FIG. 23 is a schematic cross-sectional view of the semiconductor device according to the present embodiment. As shown in this figure, in the first chip 80, an airtight sealing portion 86 a is formed on the second insulating film 85 of the wiring pattern portion 82. As shown in FIG. 3B, the hermetic sealing portion 86a has a ring shape with one end connected to the other end. Further, the hermetic sealing portion 86 a is formed on the second insulating film 85 to be electrically insulated from the first wiring layer 84 and has the same height as the second wiring layer 86.

同様に、第２チップ９０において、第２絶縁膜９５の上にも上記と同様の気密封止部９６ａが形成されている。   Similarly, in the second chip 90, an airtight sealing portion 96a similar to the above is also formed on the second insulating film 95.

そして、各第２配線層８６、９６が接合されると共に、各気密封止部８６ａ、９６ａが接合されている。これにより、気密封止部８６ａ、９６ａと第１絶縁膜８３、９３と第２絶縁膜８５、９５とで構成される空間が気密封止されている。   And each 2nd wiring layer 86 and 96 is joined, and each airtight sealing part 86a and 96a is joined. Thereby, the space formed by the hermetic sealing portions 86a and 96a, the first insulating films 83 and 93, and the second insulating films 85 and 95 is hermetically sealed.

以上のように、各配線パターン部８２、９２に第２配線層８６、９６と同じ高さであって、輪状の気密封止部８６ａ、９６ａを設けることで、外部からの水蒸気、水分、イオン等の侵入を防止することができ、気密封止された空間を外部からの汚染から保護することができる。   As described above, by providing the respective wiring pattern portions 82 and 92 with the same height as the second wiring layers 86 and 96 and the ring-shaped hermetic sealing portions 86a and 96a, water vapor, moisture, ions from the outside are provided. And the like, and a hermetically sealed space can be protected from external contamination.

また、気密封止された空間が外部の影響、例えば温度等の影響を受けないことから、各回路部８１、９１の特性が変動してしまうことを防止することができる。   In addition, since the hermetically sealed space is not affected by external influences such as temperature, it is possible to prevent the characteristics of the circuit portions 81 and 91 from fluctuating.

（第１６実施形態）
本実施形態では、上記各実施形態と異なる部分についてのみ説明する。上記実施形態では、例えば、センサ部１０の一面に平行な方向の加速度を検出するものが示されているが、本実施形態では、センサ部１０の一面に垂直な方向の加速度を検出するものについて説明する。 (Sixteenth embodiment)
In the present embodiment, only different portions from the above embodiments will be described. In the above-described embodiment, for example, an object that detects acceleration in a direction parallel to one surface of the sensor unit 10 is shown. In the present embodiment, an object that detects acceleration in a direction perpendicular to one surface of the sensor unit 10 is described. explain.

図２４は本実施形態に係る半導体力学量センサの平面図であり、図２５は図２４のＢ−Ｂ断面図である。なお、図２４では、主にセンサ部１０の平面図を示しているが、キャップ部２０のうち第１配線層２３の一部も示してある。   FIG. 24 is a plan view of the semiconductor dynamic quantity sensor according to this embodiment, and FIG. 25 is a cross-sectional view taken along the line BB of FIG. In FIG. 24, a plan view of the sensor unit 10 is mainly shown, but a part of the first wiring layer 23 in the cap unit 20 is also shown.

図２４に示されるように、センサ部１０において、周辺部１９で囲まれた領域に梁部１００と可動電極１１０とが設けられている。梁部１００は、図２５に示されるように、ＳｉＯ２等の絶縁層１３の上に形成されている。可動電極１１０は、第１シリコン層１１の一部が図２４に示される板状にエッチングされて構成されている。可動電極１１０の一側面が梁部１００と繋がっており、可動電極１１０には、多数の貫通穴１１１が設けられている。また、可動電極１１０には、配線層１４が残されている。 As shown in FIG. 24, in the sensor unit 10, the beam unit 100 and the movable electrode 110 are provided in a region surrounded by the peripheral unit 19. As shown in FIG. 25, the beam portion 100 is formed on an insulating layer 13 such as SiO 2 . The movable electrode 110 is configured by etching a part of the first silicon layer 11 into a plate shape shown in FIG. One side surface of the movable electrode 110 is connected to the beam portion 100, and the through-hole 111 is provided in the movable electrode 110. Further, the wiring layer 14 is left on the movable electrode 110.

そして、可動電極１１０と第２シリコン層１２との間の絶縁層１３が除去されて第２シリコン層１２に対して浮いた状態になっている。つまり、可動電極１１０と第２シリコン層１２との間の絶縁層１３の厚さ分で可動電極１１０の下部ギャップが形成されている。また、可動電極１１０上の配線層１４とキャップ部２０の第２絶縁膜２４との間に第２配線層２５の厚さの上部ギャップが形成されている。これにより、可動電極１１０が錘となって、可動電極１１０が図２５に示される矢印の方向、すなわちセンサ部１０の一面に垂直な方向に移動できるようになっている。以下では、センサ部１０の一面に垂直な方向をＺ軸という。   The insulating layer 13 between the movable electrode 110 and the second silicon layer 12 is removed and is in a state of floating with respect to the second silicon layer 12. That is, the lower gap of the movable electrode 110 is formed by the thickness of the insulating layer 13 between the movable electrode 110 and the second silicon layer 12. In addition, an upper gap having a thickness of the second wiring layer 25 is formed between the wiring layer 14 on the movable electrode 110 and the second insulating film 24 of the cap portion 20. Thereby, the movable electrode 110 becomes a weight, and the movable electrode 110 can move in the direction of the arrow shown in FIG. 25, that is, the direction perpendicular to one surface of the sensor unit 10. Hereinafter, a direction perpendicular to one surface of the sensor unit 10 is referred to as a Z axis.

これら梁部１００および可動電極１１０は、周辺部１９に接合された気密封止部２５ｂに囲まれており、封止された空間内に配置されている。   The beam part 100 and the movable electrode 110 are surrounded by an airtight sealing part 25b joined to the peripheral part 19, and are arranged in a sealed space.

また、キャップ部２０には、当該キャップ部２０とセンサ部１０とが接合されたときに可動電極１１０に対向する位置に第１配線層２３が形成されている。この第１配線層２３は、第１絶縁膜２２と第２絶縁膜２４とで挟まれている。そして、第１配線層２３が上側電極（固定電極）とされ、可動電極１１０が下側電極とされてコンデンサが構成される。   Further, a first wiring layer 23 is formed in the cap part 20 at a position facing the movable electrode 110 when the cap part 20 and the sensor part 10 are joined. The first wiring layer 23 is sandwiched between the first insulating film 22 and the second insulating film 24. The first wiring layer 23 is an upper electrode (fixed electrode), and the movable electrode 110 is a lower electrode to form a capacitor.

このような半導体装置では、可動電極１１０がＺ軸方向に振動したとき、第１配線層２３と可動電極１１０との距離の変化が検出される。より詳しくは、可動電極１１０上の配線層１４と第１配線層２３との距離の変化が検出される。すなわち、当該距離が変化したことによって変動するコンデンサの容量が検出されることにより、Ｚ軸方向の加速度が得られるようになっている。   In such a semiconductor device, when the movable electrode 110 vibrates in the Z-axis direction, a change in the distance between the first wiring layer 23 and the movable electrode 110 is detected. More specifically, a change in the distance between the wiring layer 14 on the movable electrode 110 and the first wiring layer 23 is detected. That is, the acceleration in the Z-axis direction can be obtained by detecting the capacitance of the capacitor that fluctuates due to the change in the distance.

上記可動電極１１０は、例えば図１に示される可動電極部１６と同じ製造方法により形成することができる。本実施形態では、梁部１００の厚さはＳＯＩ基板の第１シリコン層１１の厚さで形成したものを示してあるが、必要に応じてこの梁部１００の厚さを薄くすることもできる。このとき重要なことは、Ｚ軸方向の容量検出のための可動電極１１０と第１配線層２３とのギャプを精度良く、かつ、ばらつきなく形成することである。本実施形態では、梁部１００の膜厚を高精度に形成できるＣＶＤ積層法やスパッタリング法等が適用される。   The movable electrode 110 can be formed by, for example, the same manufacturing method as the movable electrode portion 16 shown in FIG. In the present embodiment, the beam portion 100 is formed with the thickness of the first silicon layer 11 of the SOI substrate. However, the thickness of the beam portion 100 can be reduced as necessary. . What is important at this time is to form a gap between the movable electrode 110 and the first wiring layer 23 for detecting the capacitance in the Z-axis direction with high accuracy and no variation. In the present embodiment, a CVD lamination method, a sputtering method, or the like that can form the beam portion 100 with high accuracy is applied.

以上説明したように、キャップ部２０の第１配線層２３の一部を、加速度センサを検出するための固定電極として用いることができ、Ｚ軸方向の加速度を検出することができる。また、気密封止部２５ｂによって梁部１００や可動電極１１０を気密封止することができる。これにより、可動電極１１０が外部の影響を受けないようにすることができ、加速度検出の精度を向上させることができる。   As described above, a part of the first wiring layer 23 of the cap unit 20 can be used as a fixed electrode for detecting the acceleration sensor, and acceleration in the Z-axis direction can be detected. Further, the beam portion 100 and the movable electrode 110 can be hermetically sealed by the hermetic sealing portion 25b. As a result, the movable electrode 110 can be prevented from being affected by the outside, and the accuracy of acceleration detection can be improved.

（第１７実施形態）
本実施形態では、第１６実施形態と異なる部分についてのみ説明する。図２６は、本実施形態に係る半導体力学量センサの概略断面図である。この図に示されるように、本実施形態では、可動電極１１０の上の配線層１４が除去されている。これによると、第２配線層２５と可動電極１１０上の配線層１４との厚さ分で上部ギャップが形成されている。したがって、可動電極１１０の上に配線層１４が形成されている場合よりも、第２絶縁膜２４と可動電極１１０とのギャップが広くなっている。これにより、Ｚ軸方向に移動する可動電極１１０が第２絶縁膜２４に接触しないようにすることができる。 (17th Embodiment)
In the present embodiment, only parts different from the sixteenth embodiment will be described. FIG. 26 is a schematic cross-sectional view of the semiconductor dynamic quantity sensor according to the present embodiment. As shown in this figure, in this embodiment, the wiring layer 14 on the movable electrode 110 is removed. According to this, the upper gap is formed by the thickness of the second wiring layer 25 and the wiring layer 14 on the movable electrode 110. Therefore, the gap between the second insulating film 24 and the movable electrode 110 is wider than when the wiring layer 14 is formed on the movable electrode 110. Thereby, it is possible to prevent the movable electrode 110 moving in the Z-axis direction from coming into contact with the second insulating film 24.

また、周辺部１９の上の配線層１４も除去されている。このように、キャップ部２０に接合されない配線層１４が第１シリコン層１１から除去されている。言い換えると、キャップ部２０の第２配線層２５の配線部２５ａや気密封止部２５ｂに接合される配線層１４のみが第１シリコン層１１の上に設けられている。   Further, the wiring layer 14 on the peripheral portion 19 is also removed. As described above, the wiring layer 14 that is not bonded to the cap portion 20 is removed from the first silicon layer 11. In other words, only the wiring layer 14 bonded to the wiring part 25 a or the hermetic sealing part 25 b of the second wiring layer 25 of the cap part 20 is provided on the first silicon layer 11.

以上のように、第１シリコン層１１において、センサ部１０とキャップ部２０との接合に必要な場所にのみ配線層１４を形成することにより、シリコンと金属との熱膨張係数の差による影響を低減することができる。   As described above, in the first silicon layer 11, the wiring layer 14 is formed only in a location necessary for joining the sensor unit 10 and the cap unit 20, thereby affecting the influence of the difference in thermal expansion coefficient between silicon and metal. Can be reduced.

（第１８実施形態）
本実施形態では、第１７実施形態と異なる部分についてのみ説明する。図２７は、本実施形態に係る半導体力学量センサの概略断面図である。この図に示されるように、本実施形態では、第２絶縁膜２４のうち可動電極１１０に対向する場所に対向電極２５ｃが形成されている。この対向電極２５ｃは、第２配線層２５として配線部２５ａと共に第２絶縁膜２４の上に形成されたものである。また、対向電極２５ｃは第２絶縁膜２４に設けられた開口部２４ａを介して第１配線層２３に電気的に接続されている。 (Eighteenth embodiment)
In the present embodiment, only parts different from the seventeenth embodiment will be described. FIG. 27 is a schematic cross-sectional view of the semiconductor dynamic quantity sensor according to the present embodiment. As shown in this figure, in the present embodiment, a counter electrode 25 c is formed at a location facing the movable electrode 110 in the second insulating film 24. The counter electrode 25c is formed on the second insulating film 24 as the second wiring layer 25 together with the wiring portion 25a. The counter electrode 25 c is electrically connected to the first wiring layer 23 through an opening 24 a provided in the second insulating film 24.

対向電極２５ｃは、例えばＡｌやポリシリコンで形成される。また、配線層１４もＡｌやポリシリコンで形成される。   The counter electrode 25c is made of, for example, Al or polysilicon. The wiring layer 14 is also made of Al or polysilicon.

本実施形態では、可動電極１１０の上の配線層１４が除去されており、可動電極１１０上の配線層１４の厚さ分で上部ギャップが形成されている。そして、可動電極１１０と対向電極２５ｃとの間の距離の変化が検出されることで、Ｚ軸方向の加速度が検出されるようになっている。   In the present embodiment, the wiring layer 14 on the movable electrode 110 is removed, and an upper gap is formed by the thickness of the wiring layer 14 on the movable electrode 110. The acceleration in the Z-axis direction is detected by detecting a change in the distance between the movable electrode 110 and the counter electrode 25c.

以上のように、第２絶縁膜２４上に対向電極２５ｃを設けることで、第１配線層２３を固定電極とする場合よりも、可動電極１１０と対向電極２５ｃとの距離を小さくすることができ、検出値の出力範囲を広げることができる。   As described above, by providing the counter electrode 25c on the second insulating film 24, the distance between the movable electrode 110 and the counter electrode 25c can be made smaller than when the first wiring layer 23 is a fixed electrode. The output range of detection values can be expanded.

（第１９実施形態）
本実施形態では、第１８実施形態と異なる部分についてのみ説明する。図２８（ａ）は、本実施形態に係る半導体力学量センサの概略平面図であり、図２８（ｂ）は図２８（ａ）のＣ−Ｃ断面図である。なお、図２８では、周辺部１９および可動電極１１０のみを示し、他の部材を省略してある。 (Nineteenth embodiment)
In the present embodiment, only parts different from the eighteenth embodiment will be described. FIG. 28A is a schematic plan view of the semiconductor dynamic quantity sensor according to this embodiment, and FIG. 28B is a cross-sectional view taken along the line CC in FIG. In FIG. 28, only the peripheral portion 19 and the movable electrode 110 are shown, and other members are omitted.

本実施形態では、図２８（ａ）に示されるように、梁部１００は可動電極１１０の一側面１１２と、この一側面１１２の反対側の側面１１３の２箇所に設けられている。また、各梁部１００は、それぞれが反対側に位置するように周辺部１９と可動電極１１０とを繋いでいる。これにより、図２８（ｂ）に示されるように、可動電極１１０は、上記可動電極１１０の側面１１２、１１３に垂直な２つの側面１１４、１１５のうち、梁部１００から離れた側面１１４は大きく移動し、梁部１００に近い側面１１５は側面１１４よりも小さく移動する。この場合、梁部１００は移動方向にひねられる。   In the present embodiment, as shown in FIG. 28A, the beam portion 100 is provided at two locations, one side 112 of the movable electrode 110 and a side 113 opposite to the one side 112. Moreover, each beam part 100 has connected the peripheral part 19 and the movable electrode 110 so that each may be located in the other side. As a result, as shown in FIG. 28B, the movable electrode 110 has a larger side surface 114 away from the beam portion 100 out of the two side surfaces 114 and 115 perpendicular to the side surfaces 112 and 113 of the movable electrode 110. The side 115 close to the beam portion 100 moves and moves smaller than the side 114. In this case, the beam part 100 is twisted in the moving direction.

そして、キャップ部２０には、図２８（ｂ）に示されるように、可動電極１１０のうち側面１１４側と側面１１５側に対向する場所に固定電極としての第１配線層２３が分裂してそれぞれ設けられている。   In the cap portion 20, as shown in FIG. 28 (b), the first wiring layer 23 as the fixed electrode is split at the positions facing the side surface 114 side and the side surface 115 side of the movable electrode 110, respectively. Is provided.

したがって、可動電極１１０がＺ軸方向に移動すると、可動電極１１０のうち側面１１４側が第１配線層２３側に近づくと、可動電極１１０のうち側面１１５側が第１配線２３から遠ざかる。逆に、可動電極１１０のうち側面１１４側が第１配線層２３から遠ざかると、可動電極１１０のうち側面１１５側が第１配線２３に近づく。このように移動する可動電極１１０と第１配線２３との容量の変化を検出することで、Ｚ軸方向の加速度が検出できるようになっている。   Therefore, when the movable electrode 110 moves in the Z-axis direction, when the side surface 114 side of the movable electrode 110 approaches the first wiring layer 23 side, the side surface 115 side of the movable electrode 110 moves away from the first wiring 23. Conversely, when the side surface 114 side of the movable electrode 110 moves away from the first wiring layer 23, the side surface 115 side of the movable electrode 110 approaches the first wiring 23. The acceleration in the Z-axis direction can be detected by detecting the change in capacitance between the movable electrode 110 and the first wiring 23 that move in this manner.

なお、図２８では、可動電極１１０に配線層１４が設けられていない場合を示してあるが、もちろん配線層１４が設けられていても良い。また、図２７に示されるように、キャップ部２０に可動電極１１０の側面１１４側と側面１１５側とに分裂した対向電極２５ｃが設けられていても良い。   Note that FIG. 28 shows a case where the wiring layer 14 is not provided on the movable electrode 110, but the wiring layer 14 may of course be provided. In addition, as shown in FIG. 27, the cap portion 20 may be provided with a counter electrode 25 c split into the side surface 114 side and the side surface 115 side of the movable electrode 110.

以上のように、可動電極１１０に接続される梁部１００を可動電極１１０の２側面１１２、１１３に設けてＺ軸方向の加速度を検出できるようにしても良い。   As described above, the beam portion 100 connected to the movable electrode 110 may be provided on the two side surfaces 112 and 113 of the movable electrode 110 so that the acceleration in the Z-axis direction can be detected.

（第２０実施形態）
本実施形態では、第１８実施形態と異なる部分についてのみ説明する。図２９（ａ）は、本実施形態に係る半導体力学量センサの概略平面図であり、図２９（ｂ）は、図２９（ａ）のＤ−Ｄ断面図である。なお、図２９では、周辺部１９および可動電極１１０のみを示し、他の部材を省略してある。 (20th embodiment)
In the present embodiment, only parts different from the eighteenth embodiment will be described. FIG. 29A is a schematic plan view of the semiconductor dynamic quantity sensor according to the present embodiment, and FIG. 29B is a DD cross-sectional view of FIG. 29A. In FIG. 29, only the peripheral portion 19 and the movable electrode 110 are shown, and other members are omitted.

図２９（ａ）に示されるように、可動電極１１０のうち側面１１５側に貫通穴１１６が側面１１５に垂直な方向に２箇所設けられており、貫通穴１１６と貫通穴１１６との間の部位が梁部１００になっている。この梁部１００は、第１シリコン層１１の一部であり、絶縁層１３を介して第２シリコン層１２に固定されている。このため、梁部１００がひねられることで、可動電極１１０は側面１１４側と側面１１５側とがＺ軸方向に移動できるようになっている。   As shown in FIG. 29A, two through holes 116 are provided on the side surface 115 side of the movable electrode 110 in a direction perpendicular to the side surface 115, and a portion between the through hole 116 and the through hole 116. Is the beam portion 100. The beam portion 100 is a part of the first silicon layer 11 and is fixed to the second silicon layer 12 via the insulating layer 13. Therefore, when the beam portion 100 is twisted, the movable electrode 110 can move in the Z-axis direction on the side surface 114 side and the side surface 115 side.

したがって、第１９実施形態と同様に、可動電極１１０のうち側面１１４側と第１配線２３との距離の変化、および側面１１５側と第２配線２３との間の距離の変化が検出されて、Ｚ軸方向の加速度が検出される。   Therefore, as in the nineteenth embodiment, a change in the distance between the side surface 114 side of the movable electrode 110 and the first wiring 23 and a change in the distance between the side surface 115 side and the second wiring 23 are detected. The acceleration in the Z-axis direction is detected.

なお、図２４に示されるように、可動電極１１０に多数の貫通穴１１１を設けても良い。また、第１配線２３ではなく、図２７に示される対向電極２５ｃとの間の距離の変化を検出するようにしても良い。   Note that as shown in FIG. 24, a large number of through holes 111 may be provided in the movable electrode 110. Further, a change in the distance to the counter electrode 25c shown in FIG. 27 instead of the first wiring 23 may be detected.

以上のように、梁部１００が可動電極１１０の範囲内に配置して梁部１００にひねりが加わる構造とすることで、Ｚ軸方向の加速度を検出することができる。   As described above, by arranging the beam portion 100 within the range of the movable electrode 110 and adding a twist to the beam portion 100, acceleration in the Z-axis direction can be detected.

（他の実施形態）
上記各実施形態では、気密封止部２５ｂが設けられた半導体装置が示されているが、気密封止部２５ｂはセンサ構造体１５〜１７を密封する役割を果たすものあり、半導体装置に必ず設ける必要はない。すなわち、気密封止部２５ｂが設けられていない構成の半導体装置であっても構わない。 (Other embodiments)
In each of the above embodiments, the semiconductor device provided with the hermetic sealing portion 25b is shown. However, the hermetic sealing portion 25b serves to seal the sensor structures 15 to 17, and is necessarily provided in the semiconductor device. There is no need. That is, a semiconductor device having a configuration in which the hermetic sealing portion 25b is not provided may be used.

上記各実施形態では、センサ部１０の各シリコン層１１、１２としてＮ型の単結晶シリコンが採用されているが、例えばＮ＋型の単結晶シリコンを採用することもできる。また、シリコン基板２１、各シリコン層１１、１２として高濃度のものを使用したが、低濃度基板、低濃度層に不純物イオンを打ち込んだもの、気相の不純物拡散法等で表面のみまたは全体を高濃度化したものを用いてもよい。   In each of the above embodiments, N-type single crystal silicon is used as the silicon layers 11 and 12 of the sensor unit 10, but N + type single crystal silicon may be used, for example. Further, although the silicon substrate 21 and the silicon layers 11 and 12 having a high concentration are used, only the surface or the entire surface is formed by using a low concentration substrate, a low concentration layer implanted with impurity ions, a vapor phase impurity diffusion method, or the like. Higher concentration may be used.

上記各実施形態では、キャップ部２０にシリコン基板２１を用いていたが、例えばガラス等の絶縁材料を用いることもできる。これによると、第１絶縁膜２２が不要となり、絶縁材料の上に第１配線層２３を直接形成することができる。   In each of the above embodiments, the silicon substrate 21 is used for the cap portion 20, but an insulating material such as glass can also be used. According to this, the first insulating film 22 becomes unnecessary, and the first wiring layer 23 can be directly formed on the insulating material.

また、第１配線層２３をドープトポリシリコンで形成することができる。さらに、第２配線層２５もドープトポリシリコンを用いてもよい。ポリシリコンを用いた場合、常温接合はシリコン−シリコン接合となり機械的強度および安定性は向上する。この場合、ワイヤボンディングのボンディングパッド部分のみＡｌ層を形成してもよいが、さらに簡素化する場合にはボンディングパッド部にインクジェット法、スクリーン印刷法等でＡｌ、Ａｕ、Ｃｕの印刷層を形成し、必要に応じて熱処理を施し密着性を上げ、この領域にワイヤボンディングすることができる。   Further, the first wiring layer 23 can be formed of doped polysilicon. Further, doped polysilicon may also be used for the second wiring layer 25. When polysilicon is used, the room temperature bonding becomes a silicon-silicon bonding, and the mechanical strength and stability are improved. In this case, an Al layer may be formed only on the bonding pad portion of wire bonding. However, in the case of further simplification, a printing layer of Al, Au, Cu is formed on the bonding pad portion by an ink jet method, a screen printing method, or the like. If necessary, heat treatment can be performed to increase adhesion and wire bonding can be performed in this region.

第１２実施形態では、センサ部１０にバンプ６０を設けているが、ギャップ部２０側にフリップチップ（ボールボンディング）を形成してもよい。この場合は、外部からのセンサ部１０に加わる応力をより低減できる。   In the twelfth embodiment, the bump 60 is provided on the sensor unit 10, but a flip chip (ball bonding) may be formed on the gap unit 20 side. In this case, the stress applied to the sensor unit 10 from the outside can be further reduced.

また、第１２、第１３実施形態では、キャップ部２０のうちセンサ部１０側にＩＣ回路部５０が設けられているが、キャップ部２０のうちセンサ部１０が接合される側とは反対側、すなわち回路基板７０側にＩＣ回路部５０が設けられていても良い。   In the twelfth and thirteenth embodiments, the IC circuit unit 50 is provided on the sensor unit 10 side of the cap unit 20, but the side of the cap unit 20 opposite to the side to which the sensor unit 10 is joined, That is, the IC circuit unit 50 may be provided on the circuit board 70 side.

第１４、第１５実施形態では、各チップ８０、９０の一面側の表層部にのみ各回路部８１、９１が形成されているものが示されているが、これは一例を示すものである。例えば、当該一面とは反対側の面側の表層部に回路部が設けられていても良い。この場合、チップ８０、９０を貫通する貫通電極によって両面に設けられた各回路部を接続すれば良い。   In the fourteenth and fifteenth embodiments, the circuit portions 81 and 91 are formed only on the surface layer portion on one surface side of the chips 80 and 90, but this is an example. For example, a circuit portion may be provided on the surface layer portion on the surface opposite to the one surface. In this case, each circuit part provided on both surfaces may be connected by a through electrode penetrating the chips 80 and 90.

第１６〜第２０実施形態で示されたＺ軸方向に移動する可動電極１１０は、加速度センサだけでなくＧｙｒｏセンサの駆動電極（このとき検出電極は櫛歯形状の基板と平行に可動する電極になる）、または検出電極（このとき可動電極１１０は櫛歯形状の基板と平行に可動する電極になる）とすることができる。   The movable electrode 110 that moves in the Z-axis direction shown in the sixteenth to twentieth embodiments is not only an acceleration sensor but also a drive electrode of a Gyro sensor (at this time, the detection electrode is an electrode that moves in parallel with the comb-shaped substrate). Or a detection electrode (in this case, the movable electrode 110 becomes an electrode movable in parallel with the comb-shaped substrate).

上記各実施形態では、Ｚ軸方向やＺ軸に垂直な方向の加速度を検出する個々の加速度センサについて説明したが、Ｚ軸方向の加速度を検出する加速度センサと、Ｚ軸に垂直なＸ軸の２軸の加速度を検出する加速度センサとを１チップ上に一体化した２軸加速度センサを作製することもできる。同様に、Ｚ軸、Ｘ軸、Ｘ軸およびＺ軸に垂直なＹ軸の３軸の加速度をそれぞれ検出できるセンサを１チップ上に一体化しても良い。この場合、各軸方向の加速度を検出する加速度センサそれぞれを気密封止部２５ｂで囲むことができ、すべての加速度センサを１つの気密封止部２５ｂで囲むこともできる。   In each of the above embodiments, the individual acceleration sensors that detect the acceleration in the Z-axis direction and the direction perpendicular to the Z-axis have been described. However, the acceleration sensor that detects the acceleration in the Z-axis direction and the X-axis perpendicular to the Z-axis A biaxial acceleration sensor in which an acceleration sensor for detecting biaxial acceleration is integrated on one chip can also be manufactured. Similarly, a sensor that can detect accelerations of three axes of the Y axis perpendicular to the Z axis, the X axis, the X axis, and the Z axis may be integrated on one chip. In this case, each acceleration sensor that detects acceleration in each axial direction can be surrounded by the hermetic sealing portion 25b, and all the acceleration sensors can be surrounded by one hermetic sealing portion 25b.

本発明の第１実施形態に係る半導体力学量センサの平面図である。It is a top view of the semiconductor dynamic quantity sensor which concerns on 1st Embodiment of this invention. 図１に示されるセンサのＡ−Ａ断面図である。It is AA sectional drawing of the sensor shown by FIG. （ａ）は、センサ部の平面図、（ｂ）はキャップ部の平面図である。(A) is a top view of a sensor part, (b) is a top view of a cap part. 第１実施形態に係る半導体力学量センサのうちセンサ部の製造工程を示した断面図である。It is sectional drawing which showed the manufacturing process of the sensor part among the semiconductor dynamic quantity sensors which concern on 1st Embodiment. 第１実施形態に係る半導体力学量センサのうちキャップ部の製造工程を示した断面図である。It is sectional drawing which showed the manufacturing process of the cap part among the semiconductor dynamic quantity sensors which concern on 1st Embodiment. 第１実施形態に係る半導体力学量センサにおいて、センサ部とキャップ部とを接合する製造工程を示した図である。It is the figure which showed the manufacturing process which joins a sensor part and a cap part in the semiconductor dynamic quantity sensor which concerns on 1st Embodiment. １枚のシリコンウェハに複数の半導体力学量センサを形成した様子を示した図である。It is the figure which showed a mode that the several semiconductor dynamic quantity sensor was formed in one silicon wafer. 本発明の第２実施形態に係る半導体力学量センサの概略断面図である。It is a schematic sectional drawing of the semiconductor dynamic quantity sensor which concerns on 2nd Embodiment of this invention. 本発明の第３実施形態に係る半導体力学量センサの概略断面図である。It is a schematic sectional drawing of the semiconductor dynamic quantity sensor which concerns on 3rd Embodiment of this invention. 本発明の第４実施形態に係る半導体力学量センサの概略断面図である。It is a schematic sectional drawing of the semiconductor dynamic quantity sensor which concerns on 4th Embodiment of this invention. 本発明の第５実施形態に係る半導体力学量センサの概略断面図である。It is a schematic sectional drawing of the semiconductor dynamic quantity sensor which concerns on 5th Embodiment of this invention. 本発明の第６実施形態に係る半導体力学量センサの概略断面図である。It is a schematic sectional drawing of the semiconductor dynamic quantity sensor which concerns on 6th Embodiment of this invention. 本発明の第７実施形態に係る半導体力学量センサの概略断面図である。It is a schematic sectional drawing of the semiconductor dynamic quantity sensor which concerns on 7th Embodiment of this invention. 本発明の第８実施形態に係る半導体力学量センサの概略断面図である。It is a schematic sectional drawing of the semiconductor dynamic quantity sensor which concerns on 8th Embodiment of this invention. 本発明の第９実施形態に係る半導体力学量センサの概略断面図である。It is a schematic sectional drawing of the semiconductor dynamic quantity sensor which concerns on 9th Embodiment of this invention. 本発明の第１０実施形態に係る半導体力学量センサの概略断面図である。It is a schematic sectional drawing of the semiconductor dynamic quantity sensor which concerns on 10th Embodiment of this invention. 本発明の第１０実施形態に係るセンサ部の製造工程を示した断面図である。It is sectional drawing which showed the manufacturing process of the sensor part which concerns on 10th Embodiment of this invention. 本発明の第１１実施形態に係るキャップ部の平面図である。It is a top view of the cap part which concerns on 11th Embodiment of this invention. 本発明の第１２実施形態に係る半導体力学量センサの概略断面図である。It is a schematic sectional drawing of the semiconductor dynamic quantity sensor which concerns on 12th Embodiment of this invention. 本発明の第１３実施形態に係る半導体力学量センサの概略断面図である。It is a schematic sectional drawing of the semiconductor dynamic quantity sensor which concerns on 13th Embodiment of this invention. 本発明の第１４実施形態に係る半導体装置の概略断面図である。It is a schematic sectional drawing of the semiconductor device which concerns on 14th Embodiment of this invention. 図２１に示される半導体装置の製造工程を示した図である。FIG. 22 is a diagram showing a manufacturing process of the semiconductor device shown in FIG. 21. 本発明の第１５実施形態に係る半導体装置の概略断面図である。It is a schematic sectional drawing of the semiconductor device which concerns on 15th Embodiment of this invention. 本発明の第１６実施形態に係る半導体力学量センサの平面図である。It is a top view of the semiconductor dynamic quantity sensor which concerns on 16th Embodiment of this invention. 図２４のＢ−Ｂ断面図である。It is BB sectional drawing of FIG. 本発明の第１７実施形態に係る半導体力学量センサの概略断面図である。It is a schematic sectional drawing of the semiconductor dynamic quantity sensor which concerns on 17th Embodiment of this invention. 本発明の第１８実施形態に係る半導体力学量センサの概略断面図である。It is a schematic sectional drawing of the semiconductor dynamic quantity sensor which concerns on 18th Embodiment of this invention. （ａ）は第１９実施形態に係る半導体力学量センサの概略平面図であり、（ｂ）は（ａ）のＣ−Ｃ断面図である。(A) is a schematic plan view of the semiconductor physical quantity sensor concerning 19th Embodiment, (b) is CC sectional drawing of (a). （ａ）は第２０実施形態に係る半導体力学量センサの概略平面図であり、（ｂ）は（ａ）のＤ−Ｄ断面図である。(A) is a schematic plan view of the semiconductor dynamic quantity sensor which concerns on 20th Embodiment, (b) is DD sectional drawing of (a).

符号の説明Explanation of symbols

１０ センサ部
１５ 可動電極固定部
１６ 可動電極部
１７ 固定電極部
２０ キャップ部
２３ 第１配線層
２４ 第２絶縁膜
２４ａ 第２絶縁膜の開口部
２５ 第２配線層
２５ａ 配線部
２５ｂ 気密封止部
６０ バンプ
８０ 第１チップ
８１ 第１ＩＣ回路部
９０ 第２チップ
９１ 第２ＩＣ回路部 DESCRIPTION OF SYMBOLS 10 Sensor part 15 Movable electrode fixed part 16 Movable electrode part 17 Fixed electrode part 20 Cap part 23 1st wiring layer 24 2nd insulating film 24a Opening part of 2nd insulating film 25 2nd wiring layer 25a Wiring part 25b Airtight sealing part 60 Bump 80 1st chip 81 1st IC circuit part 90 2nd chip 91 2nd IC circuit part

Claims (12)

一面を有する板状であって、前記一面の表層部にセンサ構造体（１５〜１７）が形成されたセンサ部（１０）と、板状のキャップ部（２０）とを備え、前記センサ部（１０）の一面に前記キャップ部（２０）が接合されてなる半導体装置であって、
前記キャップ部（２０）は、前記センサ部（１０）が接合される面に、当該センサ部（１０）が接合される面の外縁部分と前記センサ構造体（１５〜１７）とを繋ぐようにパターニングされた配線パターン部（２３〜２５）を有し、
前記配線パターン部（２３〜２５）は、当該センサ部（１０）が接合される面の外縁部分と前記センサ構造体（１５〜１７）とを繋ぐようにパターニングされた第１配線層（２３）と、前記第１配線層（２３）の上に形成され、前記センサ構造体（１５〜１７）に対向する場所と前記キャップ部（２０）のうち前記センサ部（１０）が接合される面の外縁部分とに前記第１配線層（２３）を露出させる開口部（２４ａ）が設けられた絶縁膜（２４）と、前記開口部（２４ａ）から露出する前記第１配線層（２３）の上に形成される配線部（２５ａ）を有する第２配線層（２５）とを備えて構成され、
前記配線部（２５ａ）が前記センサ構造体（１５〜１７）に接続されると共に、前記センサ部（１０）が接合される面の外縁部分に形成された前記配線部（２５ａ）によって前記センサ構造体（１５〜１７）と外部とが電気的に接続されるようになっており、
前記第２配線層（２５）は、一端が他端に繋がった輪状であって、前記周辺部（１９）に対応するように形成されると共に前記絶縁膜（２４）の上に形成されることで前記第１配線層（２３）と電気的に絶縁された気密封止部（２５ｂ）を有し、
前記センサ部（１０）は、前記キャップ部（２０）が接合される一面に前記センサ構造体（１５〜１７）を一周して囲む周辺部（１９）と、前記キャップ部（２０）が接合される一面のうち前記周辺部（１９）で囲まれた領域の外側にワイヤ（３１）が接続される接続部（１８）とを有し、
前記キャップ部（２０）が前記センサ部（１０）に接合されることで、前記配線パターン部（２３〜２５）が前記センサ構造体（１５〜１７）に接続され、前記センサ構造体（１５〜１７）と外部とが電気的に接続され、前記気密封止部（２５ｂ）が前記周辺部（１９）に接合されると共に、前記キャップ部（２０）と前記センサ部（１０）とによって構成される空間に前記センサ構造体（１５〜１７）が封止され、さらに、前記センサ部（１０）が接合される面の外縁部分に形成された前記配線部（２５ａ）と前記接続部（１８）とが接続され、当該接続部（１８）を介して前記センサ構造体（１５〜１７）と外部とが接続されるようになっていることを特徴とする半導体装置。 The sensor unit (10) having a plate-like surface, the sensor layer (15-17) formed on the surface layer of the one surface, and a plate-like cap unit (20), 10) A semiconductor device in which the cap part (20) is bonded to one surface,
The cap part (20) is connected to the surface where the sensor part (10) is joined to the outer edge portion of the surface where the sensor part (10) is joined and the sensor structure (15-17). It has a patterned wiring pattern part (23-25),
The wiring pattern portions (23 to 25) are patterned to connect the outer edge portion of the surface to which the sensor portion (10) is joined and the sensor structures (15 to 17). A surface formed on the first wiring layer (23) and facing the sensor structure (15-17) and a surface of the cap portion (20) to which the sensor portion (10) is joined. An insulating film (24) provided with an opening (24a) exposing the first wiring layer (23) to an outer edge portion, and an upper surface of the first wiring layer (23) exposed from the opening (24a) And a second wiring layer (25) having a wiring part (25a) formed in
The wiring portion (25a) is connected to the sensor structure (15-17), and the sensor structure is formed by the wiring portion (25a) formed on the outer edge portion of the surface to which the sensor portion (10) is joined. The body (15-17) and the outside are electrically connected,
The second wiring layer (25) has a ring shape with one end connected to the other end, is formed so as to correspond to the peripheral portion (19), and is formed on the insulating film (24). And a hermetic sealing portion (25b) electrically insulated from the first wiring layer (23),
The sensor part (10) has a peripheral part (19) that surrounds the sensor structure (15-17) around one face and the cap part (20) joined to one surface to which the cap part (20) is joined. A connection portion (18) to which a wire (31) is connected outside the region surrounded by the peripheral portion (19) of the one surface,
The said wiring part (23-25) is connected to the said sensor structure (15-17) by the said cap part (20) being joined to the said sensor part (10), and the said sensor structure (15 ~). 17) and the outside are electrically connected, and the hermetic sealing part (25b) is joined to the peripheral part (19), and is constituted by the cap part (20) and the sensor part (10). The sensor structure (15-17) is sealed in a space where the sensor part (10) is joined, and the wiring part (25a) and the connection part (18) formed on the outer edge part of the surface to which the sensor part (10) is joined. Is connected, and the sensor structure (15-17) and the outside are connected via the connection portion (18) . 前記キャップ部（２０）のうち、前記センサ部（１０）が接合される面とは反対側の面にＩＣ回路部（５０）が形成されていることを特徴とする請求項１に記載の半導体装置。 2. The semiconductor according to claim 1, wherein an IC circuit part (50) is formed on a surface of the cap part (20) opposite to a surface to which the sensor part (10) is bonded. apparatus. 前記キャップ部（２０）のうち、前記センサ部（１０）が接合される面にＩＣ回路部（５０）が形成されていることを特徴とする請求項１に記載の半導体装置。 Among the cap portion (20), the semiconductor device according to claim 1, characterized in that the surface on which the sensor unit (10) is joined IC circuit part (50) is formed. 前記第１配線層（２３）は、当該センサ部（１０）が接合される面の外縁部分と前記センサ構造体（１５〜１７）とを繋ぐようにパターニングされたものが複数の方向に設けられていることを特徴とする請求項１ないし３のいずれか１つに記載の半導体装置。 The first wiring layer (23) is patterned in a plurality of directions so as to connect the outer edge portion of the surface to which the sensor unit (10) is joined and the sensor structure (15-17). claims 1, characterized in that that to the semiconductor device according to any one of the three. 前記キャップ部（２０）において、前記センサ部（１０）が接合される面のうち、前記配線部（２５ａ）が接続される部分を除いて、少なくとも前記センサ構造体（１５〜１７）に対向する場所に凹部（２１ａ）が設けられていることを特徴とする請求項１、２、４のいずれか１つに記載の半導体装置。 In the cap part (20), at least the sensor structure (15 to 17) is opposed to the surface to which the sensor part (10) is joined, except for a part to which the wiring part (25a) is connected. location the semiconductor device according to any one of claims 1, 2, 4, characterized in that the recess (21a) is provided. 前記キャップ部（２０）は、シリコン基板（２１）と、このシリコン基板（２１）の上に形成された絶縁膜（２２）とを有し、
この絶縁膜（２２）に前記シリコン基板（２１）を露出させる開口部（２２ａ）が設けられ、当該開口部（２２ａ）内に前記シリコン基板（２１）と前記第１配線層（２３）とを電気的に接続する第１導通コンタクト部（２６）が形成されており、
前記第１配線層（２３）の上に形成された前記絶縁膜（２４）に前記第１配線層（２３）を露出させる開口部（２４ａ）が設けられ、当該開口部（２４ａ）内に前記第１配線層（２３）と前記気密封止部（２５ｂ）とを電気的に接続する第２導通コンタクト部（２７）が設けられており、
前記シリコン基板（２１）は、前記第１導通コンタクト部（２６）、前記第１配線層（２３）、前記第２導通コンタクト部（２７）、および前記気密封止部（２５ｂ）を経由して前記センサ部（１０）の前記周辺部（１９）に電気的に接続されていることを特徴とする請求項１ないし５のいずれか１つに記載の半導体装置。 The cap part (20) includes a silicon substrate (21) and an insulating film (22) formed on the silicon substrate (21).
An opening (22a) for exposing the silicon substrate (21) is provided in the insulating film (22), and the silicon substrate (21) and the first wiring layer (23) are disposed in the opening (22a). A first conductive contact portion (26) for electrical connection is formed;
An opening (24a) for exposing the first wiring layer (23) is provided in the insulating film (24) formed on the first wiring layer (23), and the opening (24a) includes the opening (24a). A second conductive contact portion (27) for electrically connecting the first wiring layer (23) and the hermetic sealing portion (25b) is provided;
The silicon substrate (21) passes through the first conductive contact portion (26), the first wiring layer (23), the second conductive contact portion (27), and the hermetic sealing portion (25b). the semiconductor device according to any one of claims 1 to 5, characterized in that it is electrically connected to the peripheral portion of the sensor unit (10) (19). 前記センサ部（１０）は、前記センサ構造体（１５〜１７）が形成された第１シリコン層（１１）と第２シリコン層（１２）とが絶縁層（１３）を挟みこんでなるＳＯＩ基板を有しており、
前記第１シリコン層（１１）は、前記センサ構造体（１５〜１７）を一周して囲む前記周辺部（１９）を有し、
前記絶縁層（１３）には、前記周辺部（１９）と前記第２シリコン層（１２）との間に、前記周辺部（１９）と前記第２シリコン層（１２）とを電気的に接続する基板コンタクト部（１１ａ）が設けられていることを特徴とする請求項６に記載の半導体装置。 The sensor unit (10) includes an SOI substrate in which an insulating layer (13) is sandwiched between a first silicon layer (11) and a second silicon layer (12) on which the sensor structures (15 to 17) are formed. Have
The first silicon layer (11) has the peripheral portion (19) surrounding the sensor structure (15-17) around,
The insulating layer (13) is electrically connected between the peripheral portion (19) and the second silicon layer (12) between the peripheral portion (19) and the second silicon layer (12). The semiconductor device according to claim 6 , wherein a substrate contact portion (11 a) is provided. 前記センサ部（１０）は、前記第１シリコン層（１１）の上に配線層（１４）を有しており、当該配線層（１４）の上に前記キャップ部（２０）が接合されていることを特徴とする請求項７に記載の半導体装置。 The sensor part (10) has a wiring layer (14) on the first silicon layer (11), and the cap part (20) is joined on the wiring layer (14). The semiconductor device according to claim 7 . 前記センサ構造体（１５〜１７）には、前記センサ部（１０）内で移動可能な可動電極（１１０）が含まれており、
前記キャップ部（２０）には、当該キャップ部（２０）と前記センサ部（１０）とが接合されたときに前記可動電極（１１０）に対向する位置に第１配線層（２３）が形成されており、
前記第１配線層（２３）と前記可動電極（１１０）との距離の変化を検出することで、前記センサ部（１０）の一面に垂直な方向の加速度を検出するようになっていることを特徴とする請求項１ないし８に記載の半導体装置。 The sensor structure (15-17) includes a movable electrode (110) movable within the sensor unit (10),
A first wiring layer (23) is formed on the cap part (20) at a position facing the movable electrode (110) when the cap part (20) and the sensor part (10) are joined. And
By detecting a change in the distance between the first wiring layer (23) and the movable electrode (110), acceleration in a direction perpendicular to one surface of the sensor unit (10) is detected. the semiconductor device according to any one of claims 1 to 8, characterized. 前記絶縁膜（２４）の上には、前記可動電極（１１０）に対向する位置に対向電極（２５ｃ）が形成されており、
前記可動電極（１１０）と前記対向電極（２５ｃ）との間の距離の変化を検出することで前記センサ部（１０）の一面に垂直な方向の加速度を検出するようになっていることを特徴とする請求項９に記載の半導体装置。 On the insulating film (24), a counter electrode (25c) is formed at a position facing the movable electrode (110),
An acceleration in a direction perpendicular to one surface of the sensor unit (10) is detected by detecting a change in the distance between the movable electrode (110) and the counter electrode (25c). The semiconductor device according to claim 9 . 一面を有する板状であって、前記一面側の表層部にセンサ構造体（１５〜１７）が形成されたセンサ部（１０）を用意する工程と、
前記センサ部（１０）が接合される面に、当該センサ部（１０）が接合される面の外縁部分と前記センサ構造体（１５〜１７）とを繋ぐようにパターニングされた配線パターン部（２３〜２５）を有する板状のキャップ部（２０）を用意する工程と、
前記配線パターン部（２３〜２５）が前記センサ構造体（１５〜１７）に接続されるように、前記キャップ部（２０）と前記センサ部（１０）とを接合して半導体装置を構成する工程とを含んでおり、
前記キャップ部（２０）として、前記キャップ部（２０）のうち前記センサ部（１０）が接合される面の外縁部分と前記センサ構造体（１５〜１７）とを繋ぐようにパターニングされた第１配線層（２３）と、前記第１配線層（２３）の上に形成され、前記センサ構造体（１５〜１７）に対向する場所と前記キャップ部（２０）のうち前記センサ部（１０）が接合される面の外縁部分とに前記第１配線層（２３）を露出させる開口部（２４ａ）が設けられた絶縁膜（２４）と、前記開口部（２４ａ）から露出する前記第１配線層（２３）の上に形成される配線部（２５ａ）を有する第２配線層（２５）とを有する前記配線パターン部（２３〜２５）が形成され、さらに、前記第２配線層（２５）は、一端が他端に繋がった輪状であって、前記周辺部（１９）に対応するように形成されると共に前記絶縁膜（２４）の上に形成されることで前記第１配線層（２３）と電気的に絶縁された気密封止部（２５ｂ）を有するものを用意し、
前記センサ部（１０）として、前記キャップ部（２０）が接合される一面に前記センサ構造体（１５〜１７）を一周して囲む周辺部（１９）が形成され、前記キャップ部（２０）が接合される一面のうち前記周辺部（１９）で囲まれた領域の外側にワイヤ（３１）が接続される接続部（１８）を有するものを用意し、
前記半導体装置を構成する工程では、前記キャップ部（２０）と前記センサ部（１０）とを接合することで、前記気密封止部（２５ｂ）を前記周辺部（１９）に接合すると共に、前記キャップ部（２０）と前記センサ部（１０）とによって構成される空間に前記センサ構造体（１５〜１７）を封止し、さらに、前記センサ部（１０）が接合される面の外縁部分に形成された前記配線部（２５ａ）と前記接続部（１８）とを接続し、当該接続部（１８）を介して前記センサ構造体（１５〜１７）と外部とが接続されるようにすることを特徴とする半導体装置の製造方法。 Preparing a sensor part (10) having a plate-like shape and having a sensor structure (15 to 17) formed on the surface layer part on the one surface side;
A wiring pattern portion (23) patterned so as to connect the outer edge portion of the surface to which the sensor portion (10) is joined and the sensor structure (15 to 17) to the surface to which the sensor portion (10) is joined. To prepare a plate-like cap portion (20) having -25),
A step of forming a semiconductor device by joining the cap part (20) and the sensor part (10) so that the wiring pattern parts (23 to 25) are connected to the sensor structure (15 to 17). It includes a door,
As the cap part (20), a first pattern patterned so as to connect the outer edge part of the surface of the cap part (20) to which the sensor part (10) is joined and the sensor structure (15-17). The sensor part (10) is formed on the wiring layer (23) and the first wiring layer (23) and facing the sensor structure (15-17) and the cap part (20). An insulating film (24) provided with an opening (24a) exposing the first wiring layer (23) at an outer edge portion of a surface to be joined, and the first wiring layer exposed from the opening (24a) The wiring pattern portion (23-25) having a second wiring layer (25) having a wiring portion (25a) formed on (23) is formed, and the second wiring layer (25) A ring with one end connected to the other end, A hermetic sealing portion (25b) formed so as to correspond to the side portion (19) and electrically insulated from the first wiring layer (23) by being formed on the insulating film (24). Prepare what has
As the sensor part (10), a peripheral part (19) surrounding the sensor structure (15-17) is formed on one surface to which the cap part (20) is joined, and the cap part (20) is formed. Prepare one having a connection part (18) to which a wire (31) is connected outside the region surrounded by the peripheral part (19) among the one surface to be joined,
In the step of configuring the semiconductor device, the cap part (20) and the sensor part (10) are joined to join the hermetic sealing part (25b) to the peripheral part (19), and The sensor structure (15-17) is sealed in a space formed by the cap part (20) and the sensor part (10), and further, on the outer edge part of the surface to which the sensor part (10) is joined. The wiring part (25a) thus formed and the connection part (18) are connected so that the sensor structure (15-17) and the outside are connected via the connection part (18). A method of manufacturing a semiconductor device. 一面を有する板状であって、前記一面側の表層部にセンサ構造体（１５〜１７）が形成されたセンサ部（１０）が複数形成されたセンサウェハを用意する工程と、
前記センサ部（１０）が接合される面に、当該センサ部（１０）が接合される面の外縁部分と前記センサ構造体（１５〜１７）とを繋ぐようにパターニングされた配線パターン部（２３〜２５）を有する板状のキャップ部（２０）が複数形成されたキャップウェハを用意する工程と、
前記各配線パターン部（２３〜２５）が前記各センサ構造体（１５〜１７）にそれぞれ接続されるように、前記センサウェハと前記キャップウェハとを接合する工程と、
前記キャップウェハと共に前記センサウェハをチップ単位に分割して半導体装置を構成する工程とを含んでおり、
前記キャップ部（２０）として、前記キャップ部（２０）のうち前記センサ部（１０）が接合される面の外縁部分と前記センサ構造体（１５〜１７）とを繋ぐようにパターニングされた第１配線層（２３）と、前記第１配線層（２３）の上に形成され、前記センサ構造体（１５〜１７）に対向する場所と前記キャップ部（２０）のうち前記センサ部（１０）が接合される面の外縁部分とに前記第１配線層（２３）を露出させる開口部（２４ａ）が設けられた絶縁膜（２４）と、前記開口部（２４ａ）から露出する前記第１配線層（２３）の上に形成される配線部（２５ａ）を有する第２配線層（２５）とを有する前記配線パターン部（２３〜２５）が形成され、さらに、前記第２配線層（２５）は、一端が他端に繋がった輪状であって、前記周辺部（１９）に対応するように形成されると共に前記絶縁膜（２４）の上に形成されることで前記第１配線層（２３）と電気的に絶縁された気密封止部（２５ｂ）を有するものを用意し、
前記センサ部（１０）として、前記キャップ部（２０）が接合される一面に前記センサ構造体（１５〜１７）を一周して囲む周辺部（１９）が形成され、前記キャップ部（２０）が接合される一面のうち前記周辺部（１９）で囲まれた領域の外側にワイヤ（３１）が接続される接続部（１８）を有するものを用意し、
前記半導体装置を構成する工程では、前記キャップ部（２０）と前記センサ部（１０）とを接合することで、前記気密封止部（２５ｂ）を前記周辺部（１９）に接合すると共に、前記キャップ部（２０）と前記センサ部（１０）とによって構成される空間に前記センサ構造体（１５〜１７）を封止し、さらに、前記センサ部（１０）が接合される面の外縁部分に形成された前記配線部（２５ａ）と前記接続部（１８）とを接続し、当該接続部（１８）を介して前記センサ構造体（１５〜１７）と外部とが接続されるようにすることを特徴とする半導体装置の製造方法。 Preparing a sensor wafer having a plurality of sensor portions (10) each having a surface and having a sensor structure (15 to 17) formed on a surface layer portion on the one surface side;
A wiring pattern portion (23) patterned so as to connect the outer edge portion of the surface to which the sensor portion (10) is joined and the sensor structure (15 to 17) to the surface to which the sensor portion (10) is joined. ~ 25) preparing a cap wafer on which a plurality of plate-like cap portions (20) are formed;
Bonding the sensor wafer and the cap wafer such that the wiring pattern portions (23 to 25) are connected to the sensor structures (15 to 17), respectively.
Dividing the sensor wafer together with the cap wafer into chips to form a semiconductor device ,
As the cap part (20), a first pattern patterned so as to connect the outer edge part of the surface of the cap part (20) to which the sensor part (10) is joined and the sensor structure (15-17). The sensor part (10) is formed on the wiring layer (23) and the first wiring layer (23) and facing the sensor structure (15-17) and the cap part (20). An insulating film (24) provided with an opening (24a) exposing the first wiring layer (23) at an outer edge portion of a surface to be joined, and the first wiring layer exposed from the opening (24a) The wiring pattern portion (23-25) having a second wiring layer (25) having a wiring portion (25a) formed on (23) is formed, and the second wiring layer (25) A ring with one end connected to the other end, A hermetic sealing portion (25b) formed so as to correspond to the side portion (19) and electrically insulated from the first wiring layer (23) by being formed on the insulating film (24). Prepare what has
As the sensor part (10), a peripheral part (19) surrounding the sensor structure (15-17) is formed on one surface to which the cap part (20) is joined, and the cap part (20) is formed. Prepare one having a connection part (18) to which a wire (31) is connected outside the region surrounded by the peripheral part (19) among the one surface to be joined,
In the step of configuring the semiconductor device, the cap part (20) and the sensor part (10) are joined to join the hermetic sealing part (25b) to the peripheral part (19), and The sensor structure (15-17) is sealed in a space formed by the cap part (20) and the sensor part (10), and further, on the outer edge part of the surface to which the sensor part (10) is joined. The wiring part (25a) thus formed and the connection part (18) are connected so that the sensor structure (15-17) and the outside are connected via the connection part (18). A method of manufacturing a semiconductor device.
JP2008004144A 2007-07-02 2008-01-11 Semiconductor device and manufacturing method thereof Expired - Fee Related JP4404143B2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2008004144A JP4404143B2 (en) 2007-07-02 2008-01-11 Semiconductor device and manufacturing method thereof
EP08010718.8A EP2011762B1 (en) 2007-07-02 2008-06-12 Semiconductor device with a sensor connected to an external element
US12/213,711 US7968958B2 (en) 2007-07-02 2008-06-24 Semiconductor device and manufacturing method of the same
CN2008101284838A CN101339202B (en) 2007-07-02 2008-07-01 Semiconductor device and manufacturing method of the same
CN2011100582901A CN102180436A (en) 2007-07-02 2008-07-01 Semiconductor device and manufacturing method of the same
US13/036,319 US8264051B2 (en) 2007-07-02 2011-02-28 Semiconductor device and manufacturing method of the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007174028 2007-07-02
JP2008004144A JP4404143B2 (en) 2007-07-02 2008-01-11 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2009033091A JP2009033091A (en) 2009-02-12
JP4404143B2 true JP4404143B2 (en) 2010-01-27

Family

ID=40213320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008004144A Expired - Fee Related JP4404143B2 (en) 2007-07-02 2008-01-11 Semiconductor device and manufacturing method thereof

Country Status (2)

Country Link
JP (1) JP4404143B2 (en)
CN (2) CN101339202B (en)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5314979B2 (en) * 2008-09-22 2013-10-16 アルプス電気株式会社 MEMS sensor
EP2346083B1 (en) * 2008-09-22 2016-03-30 Alps Electric Co., Ltd. Mems sensor
JP5237733B2 (en) * 2008-09-22 2013-07-17 アルプス電気株式会社 MEMS sensor
JP5222947B2 (en) * 2008-09-22 2013-06-26 アルプス電気株式会社 MEMS sensor
JP5175152B2 (en) * 2008-09-22 2013-04-03 アルプス電気株式会社 MEMS sensor
JP4858547B2 (en) * 2009-01-09 2012-01-18 株式会社デンソー Semiconductor device and manufacturing method thereof
JP5191927B2 (en) * 2009-02-26 2013-05-08 アルプス電気株式会社 MEMS sensor and manufacturing method thereof
JPWO2010104064A1 (en) * 2009-03-13 2012-09-13 アルプス電気株式会社 MEMS sensor
JP5255536B2 (en) * 2009-08-10 2013-08-07 アルプス電気株式会社 MEMS sensor
WO2011111541A1 (en) * 2010-03-09 2011-09-15 アルプス電気株式会社 Mems sensor
JP5299353B2 (en) * 2010-05-20 2013-09-25 株式会社デンソー Semiconductor device
JP5527015B2 (en) 2010-05-26 2014-06-18 セイコーエプソン株式会社 Element structure, inertial sensor, electronic equipment
DE102010063471B4 (en) * 2010-12-20 2019-01-24 Robert Bosch Gmbh Microelectromechanical element
ITTO20110995A1 (en) 2011-10-31 2013-05-01 St Microelectronics Srl MICRO-ELECTRO-MECHANICAL DEVICE EQUIPPED WITH CONDUCTIVE REGULATIONS AND RELATIVE MANUFACTURING PROCEDURE
CN103121658B (en) * 2011-11-21 2015-10-28 水木智芯科技（北京）有限公司 The silicon epitaxy manufacture method of capacitive triaxial micro gyroscope
JP5874609B2 (en) * 2012-03-27 2016-03-02 株式会社デンソー Semiconductor device and manufacturing method thereof
US9040355B2 (en) * 2012-07-11 2015-05-26 Freescale Semiconductor, Inc. Sensor package and method of forming same
CN105307092B (en) 2015-12-04 2018-03-23 歌尔股份有限公司 MEMS microphone, the integrated morphology of environmental sensor and manufacture method
EP3385762A1 (en) * 2017-04-03 2018-10-10 Indigo Diabetes N.V. Optical assembly with hermetically sealed cover cap

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0886144B1 (en) * 1997-06-19 2006-09-06 STMicroelectronics S.r.l. A hermetically sealed sensor with a movable microstructure
KR100311826B1 (en) * 1999-12-18 2001-10-17 이형도 Method for hermetic packaging in microsensors
US6479320B1 (en) * 2000-02-02 2002-11-12 Raytheon Company Vacuum package fabrication of microelectromechanical system devices with integrated circuit components
JP4416460B2 (en) * 2003-09-16 2010-02-17 トレックス・セミコンダクター株式会社 Accelerometer
US7674638B2 (en) * 2005-11-25 2010-03-09 Panasonic Electric Works Co., Ltd. Sensor device and production method therefor

Also Published As

Publication number Publication date
CN102180436A (en) 2011-09-14
CN101339202A (en) 2009-01-07
JP2009033091A (en) 2009-02-12
CN101339202B (en) 2011-07-13

Similar Documents

Publication Publication Date Title
JP4404143B2 (en) Semiconductor device and manufacturing method thereof
EP2011762B1 (en) Semiconductor device with a sensor connected to an external element
KR100985453B1 (en) Sensor device and production method therefor
JP4858547B2 (en) Semiconductor device and manufacturing method thereof
JP4238724B2 (en) Semiconductor device
US8080869B2 (en) Wafer level package structure and production method therefor
US8748998B2 (en) Sensor module
JP5206826B2 (en) Region-divided substrate, semiconductor device using the same, and manufacturing method thereof
US20090127639A1 (en) Semiconductor apparatus
EP2573514B1 (en) Composite sensor and method for manufacturing same
JP2008020433A (en) Mechanical mass sensor
JP5605347B2 (en) Manufacturing method of semiconductor device
JP4924663B2 (en) Semiconductor device and manufacturing method thereof
KR101076665B1 (en) Sensor device and production method therefor
US8796791B2 (en) Hybrid intergrated component and method for the manufacture thereof
JPH0367177A (en) Semiconductor acceleration sensor
JP4883077B2 (en) Semiconductor device and manufacturing method thereof
JP3938199B1 (en) Wafer level package structure and sensor device
JP2011095010A (en) Electrostatic sensor
JP2008209163A (en) Sensor apparatus
WO2007061050A1 (en) Sensor device and method for manufacturing same
JP5955024B2 (en) MEMS module and manufacturing method thereof

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090703

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091013

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091026

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121113

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4404143

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121113

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131113

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees