JP2008209163A - Sensor apparatus - Google Patents
Sensor apparatus Download PDFInfo
- Publication number
- JP2008209163A JP2008209163A JP2007044612A JP2007044612A JP2008209163A JP 2008209163 A JP2008209163 A JP 2008209163A JP 2007044612 A JP2007044612 A JP 2007044612A JP 2007044612 A JP2007044612 A JP 2007044612A JP 2008209163 A JP2008209163 A JP 2008209163A
- Authority
- JP
- Japan
- Prior art keywords
- sensor chip
- package substrate
- chip
- bump
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Pressure Sensors (AREA)
Abstract
Description
本発明は、センサ装置に関するものである。 The present invention relates to a sensor device.
従来から、半導体基板を用いて形成され4つのピエゾ抵抗のブリッジ回路を有する加速度センサチップと、周囲温度に応じて加速度センサチップの出力信号を補正する温度補償回路などを含む回路部が形成されたICチップとを備えたセンサ装置が提案されている(例えば、特許文献1,2参照)。
Conventionally, a circuit unit including an acceleration sensor chip formed using a semiconductor substrate and having four piezoresistive bridge circuits and a temperature compensation circuit for correcting an output signal of the acceleration sensor chip according to the ambient temperature has been formed. A sensor device including an IC chip has been proposed (see, for example,
ここにおいて、上記特許文献1に開示されたセンサ装置は、加速度センサチップと、ICチップとが1つのパッケージに収納されおり、加速度センサチップとICチップとが別体なので、加速度センサチップとICチップの回路部との間の配線長が長くなって電気ノイズの影響を受けたり、加速度センサチップに形成されているピエゾ抵抗の温度とICチップに形成されている温度検出部の温度とに温度差が生じて温度の影響を受けてしまう懸念があった。
Here, in the sensor device disclosed in
これに対して、上記特許文献2には、加速度センサチップからなるセンサチップと、ICチップからなる第1のパッケージ用基板と、センサチップを収納する凹所が形成されたパッケージチップからなる第2のパッケージ用基板とを備え、センサチップが第1のパッケージ用基板の一表面側にフリップチップ実装され、第2のパッケージ用基板が第1のパッケージ用基板の上記一表面側にセンサチップを囲む形で封着されてなるセンサ装置が開示されている。
On the other hand,
また、従来から、半田バンプの突出寸法で、加速度センサチップの可動部に許容される変位量を規定する技術が記載されている(例えば、特許文献3参照)。
ところで、上記特許文献2に開示されたセンサ装置では、センサチップが第1のパッケージ用基板にフリップチップ実装されているが、フリップチップ実装工程において、加速度センサチップからなるセンサチップのパッドとICチップからなる第1のパッケージ用基板のパッドとの間に半田バンプを介在させて接合する接合法を採用すると、フリップチップ実装時に半田バンプが溶融するように例えば300℃程度の温度に加熱する必要があり、センサチップおよび第1のパッケージ用基板の回路部に熱的な負荷がかかり、出力の精度が低下してしまう恐れがある。つまり、上記特許文献2に開示されたセンサ装置に、上記特許文献3に記載の技術を適用した場合には、センサチップおよび回路部に熱的な負荷がかかり、出力の精度が低下してしまう恐れがある。
Incidentally, in the sensor device disclosed in
また、半田バンプの突出寸法で、加速度センサチップからなるセンサチップの可動部に許容される変位量を規定する場合には、フリップチップ実装時に荷重を印加してセンサチップの可動部と第1のパッケージ用基板との距離を制御することが考えられるが、フリップチップ実装時の加熱温度のばらつきに起因して当該距離がばらついてしまい、信頼性が低下してしまう。 Further, in the case where the protrusion amount of the solder bump defines the amount of displacement allowed for the movable part of the sensor chip made of the acceleration sensor chip, a load is applied during flip-chip mounting and the first and second movable parts of the sensor chip are applied. Although it is conceivable to control the distance from the package substrate, the distance varies due to variations in the heating temperature during flip-chip mounting, and reliability decreases.
本発明は上記事由に鑑みて為されたものであり、その目的は、電気ノイズや温度などの外乱の影響を抑制でき且つ高精度化が可能なセンサ装置を提供することにある。 The present invention has been made in view of the above reasons, and an object of the present invention is to provide a sensor device that can suppress the influence of disturbances such as electric noise and temperature and can be highly accurate.
請求項1の発明は、第1の半導体基板を用いて形成されたセンサチップと、第2の半導体基板を用いて形成されセンサチップが一表面側にフリップチップ実装された第1のパッケージ用基板と、第3の半導体基板を用いて形成され第1のパッケージ用基板の前記一表面側にセンサチップを囲む形で封着された第2のパッケージ用基板とを備え、センサチップの出力信号を信号処理する回路部が、第1のパッケージ用基板におけるセンサチップとの対向面側に形成されるとともに、第1のパッケージ用基板に、センサチップおよび回路部と電気的に接続される貫通孔配線が形成されてなり、センサチップと第1のパッケージ用基板とは、互いの対向面それぞれに形成されたパッドの一方のパッドの表面に形成したバンプと他方のパッドとが常温バンプ接合により接合されてなることを特徴とする。
The invention according to
この発明によれば、センサチップが第1のパッケージ用基板と第2のパッケージ用基板とで囲まれる気密空間内に収納され、センサチップの出力信号を信号処理する回路部が、センサチップに形成されているので、電気ノイズや温度などの外乱の影響を抑制できて高精度化が可能になり、しかも、センサチップと第1のパッケージ用基板とは、互いの対向面それぞれに形成されたパッドの一方のパッドの表面に形成したバンプと他方のパッドとが常温バンプ接合により接合されているので、センサチップを第1のパッケージ用基板にフリップチップ実装する際にセンサチップおよび第1のパッケージ用基板の回路部に熱的な負荷がかかることがないから、出力の高精度化を図れる。 According to the present invention, the sensor chip is housed in an airtight space surrounded by the first package substrate and the second package substrate, and the circuit portion for processing the output signal of the sensor chip is formed in the sensor chip. Therefore, it is possible to suppress the influence of disturbances such as electrical noise and temperature, and to achieve high accuracy, and the sensor chip and the first package substrate are pads formed on the opposing surfaces of each other. Since the bump formed on the surface of one of the pads and the other pad are bonded by room temperature bump bonding, the sensor chip and the first package are mounted when the sensor chip is flip-chip mounted on the first package substrate. Since no thermal load is applied to the circuit portion of the substrate, the output can be highly accurate.
請求項2の発明は、請求項1の発明において、前記センサチップは、可動部にピエゾ抵抗が設けられてなる加速度センサチップであり、前記回路部は、周囲温度を検出する温度検出部および当該温度検出部の出力に基づいて前記センサチップの出力信号を補正する温度補償回路を含んでいることを特徴とする。 According to a second aspect of the present invention, in the first aspect of the invention, the sensor chip is an acceleration sensor chip in which a movable portion is provided with a piezoresistor, and the circuit unit includes a temperature detection unit that detects an ambient temperature and the circuit unit. A temperature compensation circuit for correcting the output signal of the sensor chip based on the output of the temperature detection unit is included.
この発明によれば、前記回路部が、可動部にピエゾ抵抗が設けられてなる加速度センサチップの出力信号を温度検出部の出力に基づいて補正する温度補償回路を含んでいるので、温度の影響を抑制でき高精度化が可能になる。 According to the present invention, the circuit unit includes the temperature compensation circuit that corrects the output signal of the acceleration sensor chip in which the movable unit is provided with the piezoresistor based on the output of the temperature detection unit. Can be suppressed and high accuracy can be achieved.
請求項3の発明は、請求項2の発明において、前記バンプの突出寸法は、前記第1のパッケージ用基板と前記可動部との距離が前記可動部に許容された変位量を規定するように設定されてなることを特徴とする。 According to a third aspect of the present invention, in the second aspect of the present invention, the protruding dimension of the bump is such that the distance between the first package substrate and the movable portion defines a displacement amount allowed for the movable portion. It is characterized by being set.
この発明によれば、前記センサチップを前記第1のパッケージ用基板にフリップチップ実装する際に常温下において前記バンプに印加する荷重により前記可動部と前記第1のパッケージ用基板との距離を精度良く制御することができ、前記可動部に許容される変位量の製品ごとのばらつきを少なくすることができるから、結果的に信頼性の向上を図れる。 According to the present invention, when the sensor chip is flip-chip mounted on the first package substrate, the distance between the movable part and the first package substrate is accurately determined by the load applied to the bump at room temperature. It is possible to control well, and the variation in the amount of displacement allowed for the movable part can be reduced for each product. As a result, reliability can be improved.
請求項1の発明では、電気ノイズや温度などの外乱の影響を抑制でき且つ高精度化が可能になるという効果がある。 According to the first aspect of the present invention, there is an effect that the influence of disturbance such as electric noise and temperature can be suppressed and high accuracy can be achieved.
以下、本実施形態のセンサ装置について図1〜図3を参照しながら説明する。 Hereinafter, the sensor device of the present embodiment will be described with reference to FIGS.
本実施形態のセンサ装置は、加速度センサ装置であって、加速度センサチップからなるセンサチップ1と、センサチップ1が一表面側にフリップチップ実装された第1のパッケージ用基板2と、第1のパッケージ用基板2の上記一表面側にセンサチップ1を囲む形で封着された第2のパッケージ用基板3とを備え、センサチップ1の出力信号を信号処理する回路部Dcが、第1のパッケージ用基板2におけるセンサチップ1との対向面側に形成され、第1のパッケージ用基板2に、センサチップ1および回路部Dcと電気的に接続された複数の貫通孔配線24が形成されている。
The sensor device of the present embodiment is an acceleration sensor device, and includes a
ここにおいて、第1のパッケージ用基板2および第2のパッケージ用基板3は、外周形状が矩形状であり、且つ、同じ外形寸法に形成されている。一方、センサチップ1は、外周形状が矩形状であり、且つ、第2のパッケージ基板3において第1のパッケージ用基板2との対向面に形成されている収納凹所32内に収まる外形寸法に形成されている。
Here, the
センサチップ1は、シリコン基板からなる支持基板10a上のシリコン酸化膜からなる絶縁層(埋込酸化膜)10b上にn形のシリコン層(活性層)10cを有するSOIウェハ(SOI基板)からなる第1のウェハを加工することにより形成してあり、第1のパッケージ用基板2はシリコンウェハからなる第2のウェハを加工することにより形成し、第2のパッケージ用基板3は、シリコンウェハからなる第3のウェハを加工することにより形成してある。なお、本実施形態では、第1のウェハが第1の半導体基板を構成し、第2のウェハが第2の半導体基板を構成し、第3のウェハが第3の半導体基板を構成している。また、本実施形態では、SOIウェハの主表面であるシリコン層10cの表面は(100)面としてある。
The
センサチップ1は、ピエゾ抵抗形の加速度センサチップであり、後述の重り部12と各撓み部13とで構成される可動部にピエゾ抵抗Rx1〜Rx4,Ry1〜Ry4,Rz1〜Rz4が形成されている。
The
センサチップ1は、枠状(本実施形態では、矩形枠状)のフレーム部11を備え、フレーム部11の内側に配置される重り部12が一表面側において可撓性を有する4つの短冊状の撓み部13を介してフレーム部11に揺動自在に支持されている。言い換えれば、センサチップ1は、枠状のフレーム部11の内側に配置される重り部12が重り部12から四方へ延長された4つの撓み部13を介してフレーム部11に揺動自在に支持されている。ここで、フレーム部11は、上述のSOIウェハの支持基板10a、絶縁層10b、シリコン層10cそれぞれを利用して形成してある。これに対して、各撓み部13は、SOIウェハにおけるシリコン層10cを利用して形成してあり、フレーム部11よりも十分に薄肉となっている。
The
重り部12は、上述の4つの撓み部13を介してフレーム部11に支持された直方体状のコア部12aと、センサチップ1の上記一表面側から見てコア部12aの四隅それぞれに連続一体に連結された直方体状の4つの付随部12bとを有している。言い換えれば、重り部12は、フレーム部11の内側面に一端部が連結された各撓み部13の他端部が外側面に連結されたコア部12aと、コア部12aと一体に形成されコア部12aとフレーム部11との間の空間に配置される4つの付随部12bとを有している。つまり、各付随部12bは、センサチップ1の上記一表面側から見て、フレーム部11とコア部12aと互いに直交する方向に延長された2つの撓み部13,13とで囲まれる空間に配置されており、各付随部12bそれぞれとフレーム部11との間にはスリット14が形成され、撓み部13を挟んで隣り合う付随部12b間の間隔が撓み部13の幅寸法よりも長くなっている。ここにおいて、コア部12aは、上述のSOIウェハの支持基板10a、絶縁層10b、シリコン層10cそれぞれを利用して形成し、各付随部12bは、SOIウェハの支持基板10aを利用して形成してある。しかして、センサチップ1の上記一表面側において各付随部12bの表面は、コア部12aの表面を含む平面からセンサチップ1の上記他表面側へ離間して位置している。なお、センサチップ1の上述のフレーム部11、重り部12、各撓み部13は、バルクマイクロマシニング技術を利用して形成すればよい。
The
ところで、図1および図2それぞれの右下に示したように、センサチップ1の上記一表面に平行な面内でフレーム部11の一辺に沿った一方向をx軸の正方向、この一辺に直交する辺に沿った一方向をy軸の正方向、センサ基板1の厚み方向の一方向をz軸の正方向と規定すれば、重り部12は、x軸方向に延長されてコア部12aを挟む2つ1組の撓み部13,13と、y軸方向に延長されてコア部12aを挟む2つ1組の撓み部13,13とを介してフレーム部11に支持されていることになる。なお、上述のx軸、y軸、z軸の3軸により規定した直交座標では、センサチップ1において上述のシリコン層10cにより形成された部分の表面における重り部12の中心位置を原点としている。
By the way, as shown in the lower right of each of FIGS. 1 and 2, one direction along one side of the
重り部12のコア部12aからx軸の正方向に延長された撓み部13(図2の右側の撓み部13)は、コア部12a近傍に2つ1組のピエゾ抵抗Rx2,Rx4が形成されるとともに、フレーム部11近傍に1つのピエゾ抵抗Rz2が形成されている。一方、重り部12のコア部12aからx軸の負方向に延長された撓み部13(図2の左側の撓み部13)は、コア部12a近傍に2つ1組のピエゾ抵抗Rx1,Rx3が形成されるとともに、フレーム部11近傍に1つのピエゾ抵抗Rz3が形成されている。ここに、コア部12a近傍に形成された4つのピエゾ抵抗Rx1,Rx2,Rx3,Rx4は、x軸方向の加速度を検出するために形成されたもので、平面形状が細長の長方形状であって、長手方向が撓み部13の長手方向に一致するように形成してあり、図3における左側のブリッジ回路Bxを構成するようにセンサチップ1に形成されている図示しない配線(拡散層配線、金属配線など)によって接続されている。なお、ピエゾ抵抗Rx1〜Rx4は、x軸方向の加速度がかかったときに撓み部13において応力が集中する応力集中領域に形成されている。
The bending portion 13 (the bending
また、重り部12のコア部12aからy軸の正方向に延長された撓み部13(図2の上側の撓み部13)はコア部12a近傍に2つ1組のピエゾ抵抗Ry1,Ry3が形成されるとともに、フレーム部11近傍に1つのピエゾ抵抗Rz1が形成されている。一方、重り部12のコア部12aからy軸の負方向に延長された撓み部13(図2の下側の撓み部13)はコア部12a近傍に2つ1組のピエゾ抵抗Ry2,Ry4が形成されるとともに、フレーム部11側の端部に1つのピエゾ抵抗Rz4が形成されている。ここに、コア部12a近傍に形成された4つのピエゾ抵抗Ry1,Ry2,Ry3,Ry4は、y軸方向の加速度を検出するために形成されたもので、平面形状が細長の長方形状であって、長手方向が撓み部13の長手方向に一致するように形成してあり、図3における中央のブリッジ回路Byを構成するようにセンサチップ1に形成されている図示しない配線(拡散層配線、金属配線など)によって接続されている。なお、ピエゾ抵抗Ry1〜Ry4は、y軸方向の加速度がかかったときに撓み部13において応力が集中する応力集中領域に形成されている。
Further, the bending portion 13 (the
また、フレーム部11近傍に形成された4つのピエゾ抵抗Rz1,Rz2,Rz3,Rz4は、z軸方向の加速度を検出するために形成されたものであり、図3における右側のブリッジ回路Bzを構成するようにセンサチップ1に形成されている図示しない配線(拡散層配線、金属配線など)によって接続されている。ただし、2つ1組となる撓み部13,13のうち一方の組の撓み部13,13に形成したピエゾ抵抗Rz1,Rz4は長手方向が撓み部13,13の長手方向と一致するように形成されているのに対して、他方の組の撓み部13,13に形成したピエゾ抵抗Rz2,Rz3は長手方向が撓み部13,13の幅方向(短手方向)と一致するように形成されている。
Further, the four piezoresistors Rz1, Rz2, Rz3, Rz4 formed in the vicinity of the
なお、上述の各ピエゾ抵抗Rx1〜Rx4,Ry1〜Ry4,Rz1〜Rz4および上記各拡散層配線は、シリコン層10cにおけるそれぞれの形成部位に適宜濃度のp形不純物をドーピングすることにより形成されている。
The piezoresistors Rx1 to Rx4, Ry1 to Ry4, Rz1 to Rz4, and the diffusion layer wirings described above are formed by doping p-type impurities with appropriate concentrations at respective formation sites in the
ここで、センサチップ1の動作の一例について説明する。
Here, an example of the operation of the
いま、センサチップ1に加速度がかかっていない状態で、センサチップ1に対してx軸の正方向に加速度がかかったとすると、x軸の負方向に作用する重り部12の慣性力によってフレーム部11に対して重り部12が変位し、結果的にx軸方向を長手方向とする撓み部13,13が撓んで当該撓み部13,13に形成されているピエゾ抵抗Rx1〜Rx4の抵抗値が変化することになる。この場合、ピエゾ抵抗Rx1,Rx3は引張応力を受け、ピエゾ抵抗Rx2,Rx4は圧縮応力を受ける。一般的にピエゾ抵抗は引張応力を受けると抵抗値(抵抗率)が増大し、圧縮応力を受けると抵抗値(抵抗率)が減少する特性を有しているので、ピエゾ抵抗Rx1,Rx3は抵抗値が増大し、ピエゾ抵抗Rx2,Rx4は抵抗値が減少することになる。したがって、図3に示した一対の入力端子VDD,GND間に外部電源から一定の直流電圧を印加しておけば、図3に示した左側のブリッジ回路Bxの出力端子X1,X2間の電位差がx軸方向の加速度の大きさに応じて変化する。同様に、y軸方向の加速度がかかった場合には図3に示した中央のブリッジ回路Byの出力端子Y1,Y2間の電位差がy軸方向の加速度の大きさに応じて変化し、z軸方向の加速度がかかった場合には図3に示した右側のブリッジ回路Bzの出力端子Z1,Z2間の電位差がz軸方向の加速度の大きさに応じて変化する。しかして、上述のセンサチップ1は、各ブリッジ回路Bx〜Bzそれぞれの出力電圧の変化を検出することにより、当該センサチップ1に作用したx軸方向、y軸方向、z軸方向それぞれの加速度を検出することができる。なお、センサチップ1は、上記一表面側に、シリコン層10c上のシリコン酸化膜と当該シリコン酸化膜上のシリコン窒化膜とからなる絶縁膜16が形成されており、当該絶縁膜16上に、複数(本実施形態では、8つ)のパッド19が形成されており、各パッド19がそれぞれ、入力端子VDD,GND、出力端子X1,X2,Y1,Y2,Z1,Z2のいずれか1つを構成している。
Now, assuming that acceleration is applied to the
これに対して、第1のパッケージ用基板2の回路部Dcは、CMOSを用いた集積回路(CMOS IC)であってセンサチップ1と協働する集積回路が形成されている。ここにおいて、回路部Dcの集積回路は、センサチップ1のブリッジ回路Bx,By,Bzの出力信号に対して増幅、オフセット調整、温度補償などの信号処理を行って出力する信号処理回路や、信号処理回路において用いるデータを格納したEEPROMなどが集積化されている。要するに、信号処理回路は、センサチップ1の出力信号を増幅する増幅回路、出力信号のオフセット(オフセット電圧)を調整するオフセット調整回路、温度検出部の出力に基づいてセンサチップ1の出力信号の温度補償を行う温度補償回路などが集積化されている。
On the other hand, the circuit portion Dc of the
上述の第1のパッケージ用基板2は、厚み方向に貫通する複数の貫通孔22が形成されており、厚み方向の両面と各貫通孔22の内面とに跨って熱酸化膜(シリコン酸化膜)からなる絶縁膜23が形成され、貫通孔配線24と貫通孔22の内面との間に絶縁膜23の一部が介在している。ここにおいて、第1のパッケージ用基板2の複数の貫通孔配線24は当該第1のパッケージ用基板2の周方向に離間して形成されている。なお、貫通孔配線24の材料としては、Cuを採用しているが、Cuに限らず、例えば、Niなどを採用してもよい。
The
また、第1のパッケージ用基板2は、一表面側(センサチップ1との対向面側)に複数の電気接続用金属層29が形成されており、センサチップ1と回路部Dcとで構成されるセンサ回路を後述の複数の外部接続用電極25を介して外部回路と適宜接続できるように、当該第1のパッケージ用基板2の厚み方向においてセンサチップ1のパッド19と重なる位置に配置された電気接続用金属層29がセンサチップ1のパッド19と接合されて電気的に接続されるとともに、電気接続用金属層29と貫通孔配線24とが電気的に接続されている。
Further, the
ここにおいて、電気接続用金属層29は、接合用のAu膜と絶縁膜23との間に密着性改善用のTi膜を介在させてある。言い換えれば、電気接続用金属層29は、絶縁膜23上に形成されたTi膜と当該Ti膜上に形成されたAu膜との積層膜により構成されている。なお、本実施形態では、Au膜と絶縁膜23との間に密着性改善用の密着層としてTi膜を介在させてあるが、密着層の材料はTiに限らず、例えば、Cr、Nb、Zr、TiN、TaNなどでもよい。また、第1のパッケージ用基板2は、回路部Dcの形成部位に対応する部位において絶縁膜23上に、多層配線技術により形成された多層構造部17が形成されている。なお、多層構造部17は、配線層、層間絶縁膜、パッシベーション膜などにより構成されている。
Here, in the metal layer for
また、第1のパッケージ用基板2は、他表面側(センサチップ1側とは反対側の表面側)に、各貫通孔配線24それぞれと電気的に接続された複数の外部接続用電極25が形成されている。ここで、各外部接続用電極25は、厚み方向に積層されたTi膜とCu膜とNi膜とAu膜との積層膜により構成されており、最上層がAu膜となっている。
The
なお、外部接続用電極25には、回路部Dcを通して上述のブリッジ回路Bx,By,Bzと電気的に接続されるものと、回路部Dcを通さずに上述のブリッジ回路Bx,By,Bzと電気的に接続されるものがあるが、全ての外部接続用電極25が回路部Dcを通して上述のブリッジ回路Bx,By,Bzと電気的に接続されるようにしてもよい。
The
ところで、第1のパッケージ用基板2は、上述のように、周囲温度を検出し周囲温度に応じた電圧値を出力する温度検出部および当該温度検出部の出力に基づいてセンサチップ1の出力信号を補正する温度補償回路を含む回路部Dcが形成されており、温度検出部を、回路部DcのCMOSの寄生ダイオードにより構成してある(つまり、温度検出部は、ダイオードの順方向電圧の温度依存性を利用して温度を検出する)が、当該寄生ダイオードに限らず、例えば、多結晶シリコンダイオードにより構成してもよいし、サーミスタや白金測温抵抗体などの抵抗温度素子からなる温度センサにより構成してもよい。
By the way, as described above, the
第2のパッケージ用基板3は、第1のパッケージ用基板2との対向面に、センサチップ1を収納する収納凹所32が形成されており、第1のパッケージ用基板2と第2のパッケージ用基板3との周部同士が全周に亘って接合されている。ここにおいて、本実施形態では、第1のパッケージ用基板2と第2のパッケージ用基板3とが、Si−SiO2の組み合わせの常温接合により直接接合されているが、Si−Siの組み合わせやSiO2−SiO2の組み合わせの常温接合により直接接合してもよいし、両者の周部の互いの表面側にAu膜を有する封止用金属層を形成して、Au−Auの組み合わせの常温接合により直接接合するようにしてもよい。また、Au膜の代わりに、Al膜やCu膜を採用して、Al−Alの組み合わせやCu−Cuの組み合わせの常温接合により直接接合するようにしてもよい。常温接合法では、接合前に互いの接合面へアルゴンのプラズマ若しくはイオンビーム若しくは原子ビームを真空中で照射して各接合面の清浄化・活性化を行ってから、接合面同士を接触させ、常温(例えば、27℃)下で接合する。なお、本実施形態の加速度センサ装置の製造時には、第1のパッケージ用基板2と第2のパッケージ用基板3とはウェハレベルで接合している。要するに、本実施形態の加速度センサ装置の製造時には、第1のパッケージ用基板2を多数形成し個片化された多数のセンサチップ1をフリップチップ実装した第2のウェハと第2のパッケージ用基板3を多数形成した第3のウェハとをウェハレベルで接合してから、個々の加速度センサ装置に切断するダイシング工程を行う。
In the
本実施形態では、第1のパッケージ用基板2と第2のパッケージ用基板3との接合方法として、常温接合法を採用しているので、第1のパッケージ用基板2と第2のパッケージ用基板3との接合時に加熱する必要がなく、センサチップ1の残留応力を少なくすることができる。ここで、本実施形態では、センサチップ1と各パッケージ用基板2,3が同じ半導体材料であるSiにより形成されているので、センサチップ1と各パッケージ用基板2,3との線膨張率差に起因した応力(センサチップ1における残留応力)が各ピエゾ抵抗Rx1〜Rx4,Ry1〜Ry4,Rz1〜Rz4の抵抗値に与える影響を低減できるから、上記応力がブリッジ回路Bx,By,Bzの出力信号に与える影響を低減でき、各パッケージ用基板2,3がセンサチップ1と異なる材料により形成されている場合、両パッケージ用基板2,3が異なる材料により形成されている場合に比べて、出力特性(センサ特性)のばらつきを低減することができる。なお、センサチップ1は、SOIウェハを加工して形成してあるが、SOIウェハに限らず、例えば、シリコンウェハを加工して形成してもよい。
In the present embodiment, since the room temperature bonding method is employed as the bonding method between the
第2のパッケージ用基板3の収納凹所32は、リソグラフィ技術およびエッチング技術を利用して形成してある。ここで、本実施形態では、第2のパッケージ用基板3における収納凹所32の内底面とセンサチップ1との間に、重り部12の変位空間が形成されるように収納凹所32の深さ寸法を設定してある。要するに、本実施形態の加速度センサ装置では、センサチップ1がバンプ9を介して第1のパッケージ用基板2にフリップチップ実装されており、第1のパッケージ用基板2と、第1のパッケージ用基板2の上記一表面側においてセンサチップ1を囲む形で第1のパッケージ用基板2に接合された第2のパッケージ用基板3とでパッケージが構成されている。
The
なお、本実施形態の加速度センサ装置は、例えば、図1に示すように、実装基板(例えば、ガラスエポキシ樹脂基板など)に実装して用いるものであり、図示例では、加速度センサ装置と実装基板40との接合部50をAuバンプにより形成してあるので、接合部50を半田により形成する場合に比べて各外部接続用電極25の大きさを小さくすることが可能となる(例えば、半田により形成する場合には200μm□以上の大きさに設定するのが望ましいが、Auバンプにより形成する場合には100μm□以下の大きさに設定することが可能となる)。
The acceleration sensor device of the present embodiment is used by being mounted on a mounting substrate (for example, a glass epoxy resin substrate, for example) as shown in FIG. 1, and in the illustrated example, the acceleration sensor device and the mounting substrate are used. Since the
ところで、本実施形態の加速度センサ装置におけるセンサチップ1と第1のパッケージ用基板2とは、センサチップ1のパッド19と第1のパッケージ用基板2の電気接続用金属層29とがバンプ9を介して接合されて電気的に接続されている。したがって、本実施形態のセンサ装置では、バンプ9の突出高さによりセンサチップ1の可動部と第1のパッケージ用基板2との間の距離を制御することができ、第1のパッケージ用基板2側への可動部の変位空間を確保することができる。そこで、本実施形態の加速度センサ装置では、バンプ9の突出寸法を、第1のパッケージ用基板2と可動部との距離が可動部に許容された変位量を規定するように設定してある。なお、本実施形態では、電気接続用金属層29が第1のパッケージ用基板2におけるパッドを構成している。
By the way, the
ここにおいて、第1のパッケージ用基板2は、センサチップ1との対向面側に形成されたパッド29の表面に、センサチップ1のフリップチップ実装用のバンプ9が形成され、センサチップ1のパッド19とバンプ9とが常温バンプ接合により接合されている。
Here, in the
ここで、バンプ9は、Auスタッドバンプにより構成されており、センサチップ1のパッド19とバンプ9とをAu−Auの組み合わせで常温バンプ接合するにあたっては、まず、第1のパッケージ用基板2の各パッド29上にAuスタッドバンプからなるバンプ9を、Auワイヤを用いたスタッドバンプ法(ボールバンプ法とも呼ばれている)により形成するバンプ形成工程を行うことによって、図4(a)に示す構造を得る。なお、バンプ形成工程において形成するバンプ9の突出寸法は、第1のパッケージ用基板2と上記可動部との距離が上記可動部に許容された変位量を規定するように設定する。
Here, the
上述のバンプ形成工程の後、図4(c)に示すように第1のパッケージ用基板2およびセンサチップ1をチャンバCH2内に導入してから、第1のパッケージ用基板2のパッド29上に形成したバンプ9およびセンサチップ1のパッド19それぞれにアルゴンのプラズマ若しくはイオンビーム若しくは原子ビームを真空中で照射して表面を清浄化・活性化する活性化工程を行う。
After the bump formation step described above, as shown in FIG. 4C, the
続いて、チャンバCH2内でセンサチップ1のパッド19と第1のパッケージ用基板2のパッド29上のバンプ9とをセンサチップ1の厚み方向において重なるように位置合わせしセンサチップ1に対して常温(例えば、27℃)下で適宜の荷重を印加することでセンサチップ1のパッド19とバンプ9とを直接接合(圧接)する接合工程を行うことにより、図4(d)に示す構造を得る。
Subsequently, the
上述のセンサチップ1のパッド19とバンプ9とを上述の常温バンプ接合により接合する方法を採用することにより、接合工程においてセンサチップ1および第1のパッケージ用基板2を加熱することなくパッド19とバンプ9とを接合できるので、センサチップ1および第1のパッケージ用基板2を加熱した条件下で荷重を印加して直接接合する場合に比べて、印加する荷重の大きさにより各バンプ9の変形量を精度良く制御できる。
By adopting the above-described method of bonding the
ところで、バンプ9は、Auスタッドバンプに限らず、Auめっきバンプにより構成してもよい。なお、バンプ9を上述のようにAuスタッドバンプにより構成する場合、上述のバンプ形成工程と活性化工程との間に、第1のパッケージ用基板2の各パッド29上の各バンプ9の先端部9bの硬度を低下させる(先端部9bを軟化させる)ために各バンプ9をアニールするアニール工程を行うようにしてもよく、接合工程よりも前のアニール工程においてそれぞれAuスタッドバンプからなる各バンプ9の先端部9bの硬度を低下させているので、接合工程においてバンプ9が変形しやすくなり、接合面積の増加により、接合信頼性が向上するとともに接合後のバンプ9の高さばらつきを低減できる。ここにおいて、上述のアニール工程では、図4(b)に示すように、第1のパッケージ用基板2をチャンバCH1内に導入した後、不活性ガス(例えば、N2ガス)雰囲気中においてバンプ9を所定のアニール温度、所定のアニール時間の条件でアニールするが、アニール温度およびアニール時間は第1のパッケージ用基板2の回路部Dcに熱的な負荷を与えないレベル(つまり、熱的な原因により悪影響を与えないレベル)で設定すればよい。本実施形態では、上述のように各パッド29が、密着層であるTi膜とAu膜との積層膜により構成されているが、当該密着層は、アニール工程において各パッド29下へのAuの拡散を阻止する拡散阻止膜としての機能を兼ね備えている。上述の常温バンプ接合を行うにあたって、利用するチャンバCH1とチャンバCH2とは別々物でもよいし、同一のチャンバでもよい。また、チャンバCH1とチャンバCH2とを備えたマルチチャンバを利用してもよい。また、バンプ形成工程とアニール工程との間に、各バンプ9の先端部9bを平坦化(レベリング)する平坦化工程(レベリング工程)を行うようにしてもよく、当該平坦化工程を行うことにより、接合信頼性が向上するとともに接合後のバンプ9の高さばらつきを低減できる。また、バンプ9は、第1のパッケージ用基板2のパッド29上ではなく、センサチップ1のパッド19上に形成してもよく、この場合には、センサチップ1のパッド19の表面に形成したバンプ9と第1のパッケージ用基板2のパッド29とを常温バンプ接合により接合すればよい。
By the way, the
以上説明した本実施形態の加速度センサ装置では、センサチップ1が第1のパッケージ用基板2と第2のパッケージ用基板3とで囲まれる気密空間内に収納され、センサチップ1の出力信号を信号処理する回路部Dcが、センサチップ1に形成されているので、電気ノイズや温度などの外乱の影響を抑制できて高精度化が可能になり、しかも、センサチップ1と第1のパッケージ用基板2とは、互いの対向面それぞれに形成されたパッド19,29の一方のパッド29の表面に形成したバンプ9と他方のパッド19とが常温バンプ接合により接合されているので、センサチップ1を第1のパッケージ用基板2にフリップチップ実装する際にセンサチップ1および第1のパッケージ用基板2の回路部Dcに熱的な負荷がかかることがないから、センサチップ1の可動部に熱応力が発生するのを抑制でき、出力の高精度化を図れる。また、本実施形態の加速度センサ装置では、回路部Dcが、周囲温度を検出する温度検出部および当該温度検出部の出力に基づいてセンサチップ1の出力信号を補正する温度補償回路を含んでいるので、温度の影響を抑制でき高精度化が可能になる。
In the acceleration sensor device of the present embodiment described above, the
また、本実施形態の加速度センサ装置では、第1のパッケージ用基板2が可動部の可動範囲を制限するストッパを兼ねており、バンプ9の突出寸法は、第1のパッケージ用基板2と可動部との距離が可動部に許容された変位量を規定するように設定されているので、センサチップ1を第1のパッケージ用基板2にフリップチップ実装する際に常温下においてバンプ9に印加する荷重により第1のパッケージ用基板2の厚み方向におけるバンプ9の変形量を制御することができて、可動部と第1のパッケージ用基板2との距離を精度良く制御することができ、例えば300℃程度の加熱条件下において荷重を印加する場合に比べて、可動部に許容される変位量の製品ごとのばらつきを少なくすることができる(再現性を高めることができる)から、結果的に信頼性の向上を図れる。
Further, in the acceleration sensor device of the present embodiment, the
なお、上述の実施形態では、第1のパッケージ用基板2におけるセンサチップ1との対向面側に回路部Dcを形成してあるが、回路部Dcの一部をセンサチップ1のフレーム部11における第1のパッケージ用基板2との対向面側に形成してもよく、このような構成を採用すれば、回路部Dcの回路機能の拡張や追加が可能となり、回路部Dcの多機能化を図れる。また、第1のパッケージ用基板2において回路部Dcの表面レイアウトに関して、センサチップ1に過度な加速度がかかった際にセンサチップ1の可動部が衝突する可能性があるエリアを除いて回路部Dcをレイアウトすることにより、回路部Dcの信頼性を高めることができる。
In the above-described embodiment, the circuit portion Dc is formed on the surface of the
ところで、上述の実施形態では、センサ部が複数のピエゾ抵抗Rx1〜Rz4,Ry1〜Ry4,Rz1〜Rz4を備えた加速度センサチップをセンサチップ1として用いた加速度センサ装置を例示したが、本発明の技術思想を適用するセンサ装置は加速度センサ装置のように可動部を備えたものに限らず、例えば、赤外線センサ装置でもよい。ここにおいて、本発明の技術思想を赤外線センサ装置に適用する場合には、例えば、センサチップ1のセンサ部を、赤外線を検出する赤外線検出部(例えば、サーミスタ型のセンシングエレメント、焦電型のセンシングエレメント、サーモパイル型のセンシングエレメント、抵抗ボロメータ型のセンシングエレメントなど)により構成し、回路部Dcを、赤外線検出部の出力信号を増幅する増幅回路、増幅回路の後段のウインドウコンパレータなどが集積化された集積回路からなる信号処理回路により構成し、第1のパッケージ用基板と第2のパッケージ用基板とで構成されるパッケージの適宜部位に、赤外線検出部の受光面へ外部からの赤外線を集光するレンズ部を一体に形成すればよい。このような赤外線センサ装置では、赤外線検出部と増幅回路との間の配線長を短くすることができるとともに、両者を接続する配線から入るノイズを防止でき、しかも、回路部へ外部からの光が入射するのをパッケージによって防止することができるので、回路部でのキャリアの光励起によるノイズを防止することができ、高感度化を図れる。また、センサチップ1のセンサ部は、赤外線検出部が1つのセンシングエレメントにより構成されたものに限らず、複数のセンシングエレメントがアレイ状に配置されたアレイタイプのものでもよいし、種類の異なる複数のセンシングエレメントを備えた複合タイプのものでもよく、回路部Dcの回路構成もセンサ部の構成に応じて適宜変更すればよい。
By the way, in the above-mentioned embodiment, although the sensor part used the acceleration sensor chip | tip which the sensor part was equipped with several piezoresistors Rx1-Rz4, Ry1-Ry4, Rz1-Rz4 as the
1 センサチップ
2 第1のパッケージ用基板
3 第2のパッケージ用基板
9 バンプ
11 フレーム部
12 重り部
13 撓み部
19 パッド
24 貫通孔配線
29 電気接続用金属層(パッド)
Dc 回路部
DESCRIPTION OF
Dc circuit part
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007044612A JP2008209163A (en) | 2007-02-23 | 2007-02-23 | Sensor apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007044612A JP2008209163A (en) | 2007-02-23 | 2007-02-23 | Sensor apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008209163A true JP2008209163A (en) | 2008-09-11 |
Family
ID=39785600
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007044612A Withdrawn JP2008209163A (en) | 2007-02-23 | 2007-02-23 | Sensor apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008209163A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010151445A (en) * | 2008-12-23 | 2010-07-08 | Denso Corp | Semiconductor device and method for manufacturing same |
CN107919332A (en) * | 2017-12-20 | 2018-04-17 | 苏州晶方半导体科技股份有限公司 | A kind of encapsulating structure and method for packing of optical finger print chip |
WO2018196630A1 (en) * | 2017-04-28 | 2018-11-01 | 苏州迈瑞微电子有限公司 | Sensor package structure manufacturing method and sensor package structure |
-
2007
- 2007-02-23 JP JP2007044612A patent/JP2008209163A/en not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010151445A (en) * | 2008-12-23 | 2010-07-08 | Denso Corp | Semiconductor device and method for manufacturing same |
WO2018196630A1 (en) * | 2017-04-28 | 2018-11-01 | 苏州迈瑞微电子有限公司 | Sensor package structure manufacturing method and sensor package structure |
CN107919332A (en) * | 2017-12-20 | 2018-04-17 | 苏州晶方半导体科技股份有限公司 | A kind of encapsulating structure and method for packing of optical finger print chip |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008209163A (en) | Sensor apparatus | |
JP4839826B2 (en) | Sensor module | |
JP2007263766A (en) | Sensor device | |
JP3938199B1 (en) | Wafer level package structure and sensor device | |
JP2010127710A (en) | Semiconductor device | |
JP2008008672A (en) | Acceleration sensor | |
JP3938204B1 (en) | Wafer level package structure and sensor element | |
JP4081496B2 (en) | Wafer level package structure, acceleration sensor | |
JP3938205B1 (en) | Sensor element | |
JP4715503B2 (en) | Manufacturing method of sensor module | |
JP2010129609A (en) | Interposer | |
JP2010008172A (en) | Semiconductor device | |
JP5475946B2 (en) | Sensor module | |
JP4665733B2 (en) | Sensor element | |
JP2008157824A (en) | Sensor device | |
WO2007061050A1 (en) | Sensor device and method for manufacturing same | |
JP4816065B2 (en) | Manufacturing method of sensor module | |
JP2009047650A (en) | Sensor device and its manufacturing method | |
JP2007266320A (en) | Sensor module | |
JP5069410B2 (en) | Sensor element | |
JP2007263767A (en) | Sensor device | |
JP3938203B1 (en) | Sensor element and wafer level package structure | |
JP2007171153A (en) | Sensor element | |
JP2008244174A (en) | Method of manufacturing sensor element | |
JP4000169B2 (en) | Chip size package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20100511 |