JP2008209163A - Sensor apparatus - Google Patents

Sensor apparatus Download PDF

Info

Publication number
JP2008209163A
JP2008209163A JP2007044612A JP2007044612A JP2008209163A JP 2008209163 A JP2008209163 A JP 2008209163A JP 2007044612 A JP2007044612 A JP 2007044612A JP 2007044612 A JP2007044612 A JP 2007044612A JP 2008209163 A JP2008209163 A JP 2008209163A
Authority
JP
Japan
Prior art keywords
sensor chip
package substrate
chip
bump
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007044612A
Other languages
Japanese (ja)
Inventor
Toru Baba
徹 馬場
Kazushi Kataoka
万士 片岡
Takashi Saijo
隆司 西條
Takashi Okuto
崇史 奥戸
Hisatoku Shiroishi
久徳 城石
Takumi Taura
巧 田浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP2007044612A priority Critical patent/JP2008209163A/en
Publication of JP2008209163A publication Critical patent/JP2008209163A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Pressure Sensors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a sensor apparatus capable of suppressing the effect of disturbances such as electric noise and temperature and achieving high accuracy. <P>SOLUTION: A circuit part Dc for processing output signals of a sensor chip 1 is formed on the side opposite to the sensor chip 1 in a first packaging substrate 2. Through-hole wirings 24 to be electrically connected to the sensor chip 1 and the circuit part Dc are formed in the first packaging substrate 2. In the sensor chip 1 and the first packaging substrate 2, a bump 9 formed in the surface of one pad 29 among pads 19 and 29 formed in the opposite surfaces of the sensor chip 1 and the first packaging substrate 2 is joined to the other pad 19 by normal-temperature bump bonding. The circuit part Dc includes a temperature detection part and a temperature compensation circuit. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、センサ装置に関するものである。   The present invention relates to a sensor device.

従来から、半導体基板を用いて形成され4つのピエゾ抵抗のブリッジ回路を有する加速度センサチップと、周囲温度に応じて加速度センサチップの出力信号を補正する温度補償回路などを含む回路部が形成されたICチップとを備えたセンサ装置が提案されている(例えば、特許文献1,2参照)。   Conventionally, a circuit unit including an acceleration sensor chip formed using a semiconductor substrate and having four piezoresistive bridge circuits and a temperature compensation circuit for correcting an output signal of the acceleration sensor chip according to the ambient temperature has been formed. A sensor device including an IC chip has been proposed (see, for example, Patent Documents 1 and 2).

ここにおいて、上記特許文献1に開示されたセンサ装置は、加速度センサチップと、ICチップとが1つのパッケージに収納されおり、加速度センサチップとICチップとが別体なので、加速度センサチップとICチップの回路部との間の配線長が長くなって電気ノイズの影響を受けたり、加速度センサチップに形成されているピエゾ抵抗の温度とICチップに形成されている温度検出部の温度とに温度差が生じて温度の影響を受けてしまう懸念があった。   Here, in the sensor device disclosed in Patent Document 1, since the acceleration sensor chip and the IC chip are housed in one package, and the acceleration sensor chip and the IC chip are separate, the acceleration sensor chip and the IC chip. The wiring length to the circuit part of the IC is increased and affected by electrical noise, or the temperature difference between the temperature of the piezoresistor formed on the acceleration sensor chip and the temperature of the temperature detection part formed on the IC chip There was a concern that it would be affected by temperature.

これに対して、上記特許文献2には、加速度センサチップからなるセンサチップと、ICチップからなる第1のパッケージ用基板と、センサチップを収納する凹所が形成されたパッケージチップからなる第2のパッケージ用基板とを備え、センサチップが第1のパッケージ用基板の一表面側にフリップチップ実装され、第2のパッケージ用基板が第1のパッケージ用基板の上記一表面側にセンサチップを囲む形で封着されてなるセンサ装置が開示されている。   On the other hand, Patent Document 2 discloses a sensor chip made of an acceleration sensor chip, a first package substrate made of an IC chip, and a second package chip made of a recess in which a sensor chip is housed. And a sensor chip is flip-chip mounted on one surface side of the first package substrate, and a second package substrate surrounds the sensor chip on the one surface side of the first package substrate. A sensor device sealed in the form is disclosed.

また、従来から、半田バンプの突出寸法で、加速度センサチップの可動部に許容される変位量を規定する技術が記載されている(例えば、特許文献3参照)。
特開2004−69619号公報 特開2005−127750号公報 実願昭63−89584号(実開平2−12663号)のマイクロフィルム
Conventionally, a technique for defining a displacement amount allowed for a movable portion of an acceleration sensor chip by a protruding size of a solder bump has been described (for example, see Patent Document 3).
JP 2004-69619 A JP 2005-127750 A Microfilm of Japanese Utility Model No. 63-89584 (Japanese Utility Model Laid-Open No. 2-1663)

ところで、上記特許文献2に開示されたセンサ装置では、センサチップが第1のパッケージ用基板にフリップチップ実装されているが、フリップチップ実装工程において、加速度センサチップからなるセンサチップのパッドとICチップからなる第1のパッケージ用基板のパッドとの間に半田バンプを介在させて接合する接合法を採用すると、フリップチップ実装時に半田バンプが溶融するように例えば300℃程度の温度に加熱する必要があり、センサチップおよび第1のパッケージ用基板の回路部に熱的な負荷がかかり、出力の精度が低下してしまう恐れがある。つまり、上記特許文献2に開示されたセンサ装置に、上記特許文献3に記載の技術を適用した場合には、センサチップおよび回路部に熱的な負荷がかかり、出力の精度が低下してしまう恐れがある。   Incidentally, in the sensor device disclosed in Patent Document 2, the sensor chip is flip-chip mounted on the first package substrate. In the flip-chip mounting process, the sensor chip pad and the IC chip are formed of an acceleration sensor chip. If a bonding method is employed in which solder bumps are interposed between the pads of the first package substrate, the solder bumps need to be heated to a temperature of, for example, about 300 ° C. so that the solder bumps melt during flip chip mounting. In addition, a thermal load is applied to the circuit portion of the sensor chip and the first package substrate, and the output accuracy may be reduced. That is, when the technique described in Patent Document 3 is applied to the sensor device disclosed in Patent Document 2, a thermal load is applied to the sensor chip and the circuit unit, and output accuracy is reduced. There is a fear.

また、半田バンプの突出寸法で、加速度センサチップからなるセンサチップの可動部に許容される変位量を規定する場合には、フリップチップ実装時に荷重を印加してセンサチップの可動部と第1のパッケージ用基板との距離を制御することが考えられるが、フリップチップ実装時の加熱温度のばらつきに起因して当該距離がばらついてしまい、信頼性が低下してしまう。   Further, in the case where the protrusion amount of the solder bump defines the amount of displacement allowed for the movable part of the sensor chip made of the acceleration sensor chip, a load is applied during flip-chip mounting and the first and second movable parts of the sensor chip are applied. Although it is conceivable to control the distance from the package substrate, the distance varies due to variations in the heating temperature during flip-chip mounting, and reliability decreases.

本発明は上記事由に鑑みて為されたものであり、その目的は、電気ノイズや温度などの外乱の影響を抑制でき且つ高精度化が可能なセンサ装置を提供することにある。   The present invention has been made in view of the above reasons, and an object of the present invention is to provide a sensor device that can suppress the influence of disturbances such as electric noise and temperature and can be highly accurate.

請求項1の発明は、第1の半導体基板を用いて形成されたセンサチップと、第2の半導体基板を用いて形成されセンサチップが一表面側にフリップチップ実装された第1のパッケージ用基板と、第3の半導体基板を用いて形成され第1のパッケージ用基板の前記一表面側にセンサチップを囲む形で封着された第2のパッケージ用基板とを備え、センサチップの出力信号を信号処理する回路部が、第1のパッケージ用基板におけるセンサチップとの対向面側に形成されるとともに、第1のパッケージ用基板に、センサチップおよび回路部と電気的に接続される貫通孔配線が形成されてなり、センサチップと第1のパッケージ用基板とは、互いの対向面それぞれに形成されたパッドの一方のパッドの表面に形成したバンプと他方のパッドとが常温バンプ接合により接合されてなることを特徴とする。   The invention according to claim 1 is a first package substrate in which a sensor chip formed using a first semiconductor substrate and a sensor chip formed using a second semiconductor substrate are flip-chip mounted on one surface side. And a second package substrate that is formed using a third semiconductor substrate and is sealed to surround the sensor chip on the one surface side of the first package substrate, and outputs an output signal of the sensor chip. A circuit portion for signal processing is formed on the surface facing the sensor chip in the first package substrate, and the through-hole wiring electrically connected to the sensor chip and the circuit portion on the first package substrate And the sensor chip and the first package substrate are formed such that the bump formed on the surface of one of the pads formed on the respective opposing surfaces and the other pad are at room temperature. They are joined by amplifier bonding, characterized by comprising.

この発明によれば、センサチップが第1のパッケージ用基板と第2のパッケージ用基板とで囲まれる気密空間内に収納され、センサチップの出力信号を信号処理する回路部が、センサチップに形成されているので、電気ノイズや温度などの外乱の影響を抑制できて高精度化が可能になり、しかも、センサチップと第1のパッケージ用基板とは、互いの対向面それぞれに形成されたパッドの一方のパッドの表面に形成したバンプと他方のパッドとが常温バンプ接合により接合されているので、センサチップを第1のパッケージ用基板にフリップチップ実装する際にセンサチップおよび第1のパッケージ用基板の回路部に熱的な負荷がかかることがないから、出力の高精度化を図れる。   According to the present invention, the sensor chip is housed in an airtight space surrounded by the first package substrate and the second package substrate, and the circuit portion for processing the output signal of the sensor chip is formed in the sensor chip. Therefore, it is possible to suppress the influence of disturbances such as electrical noise and temperature, and to achieve high accuracy, and the sensor chip and the first package substrate are pads formed on the opposing surfaces of each other. Since the bump formed on the surface of one of the pads and the other pad are bonded by room temperature bump bonding, the sensor chip and the first package are mounted when the sensor chip is flip-chip mounted on the first package substrate. Since no thermal load is applied to the circuit portion of the substrate, the output can be highly accurate.

請求項2の発明は、請求項1の発明において、前記センサチップは、可動部にピエゾ抵抗が設けられてなる加速度センサチップであり、前記回路部は、周囲温度を検出する温度検出部および当該温度検出部の出力に基づいて前記センサチップの出力信号を補正する温度補償回路を含んでいることを特徴とする。   According to a second aspect of the present invention, in the first aspect of the invention, the sensor chip is an acceleration sensor chip in which a movable portion is provided with a piezoresistor, and the circuit unit includes a temperature detection unit that detects an ambient temperature and the circuit unit. A temperature compensation circuit for correcting the output signal of the sensor chip based on the output of the temperature detection unit is included.

この発明によれば、前記回路部が、可動部にピエゾ抵抗が設けられてなる加速度センサチップの出力信号を温度検出部の出力に基づいて補正する温度補償回路を含んでいるので、温度の影響を抑制でき高精度化が可能になる。   According to the present invention, the circuit unit includes the temperature compensation circuit that corrects the output signal of the acceleration sensor chip in which the movable unit is provided with the piezoresistor based on the output of the temperature detection unit. Can be suppressed and high accuracy can be achieved.

請求項3の発明は、請求項2の発明において、前記バンプの突出寸法は、前記第1のパッケージ用基板と前記可動部との距離が前記可動部に許容された変位量を規定するように設定されてなることを特徴とする。   According to a third aspect of the present invention, in the second aspect of the present invention, the protruding dimension of the bump is such that the distance between the first package substrate and the movable portion defines a displacement amount allowed for the movable portion. It is characterized by being set.

この発明によれば、前記センサチップを前記第1のパッケージ用基板にフリップチップ実装する際に常温下において前記バンプに印加する荷重により前記可動部と前記第1のパッケージ用基板との距離を精度良く制御することができ、前記可動部に許容される変位量の製品ごとのばらつきを少なくすることができるから、結果的に信頼性の向上を図れる。   According to the present invention, when the sensor chip is flip-chip mounted on the first package substrate, the distance between the movable part and the first package substrate is accurately determined by the load applied to the bump at room temperature. It is possible to control well, and the variation in the amount of displacement allowed for the movable part can be reduced for each product. As a result, reliability can be improved.

請求項1の発明では、電気ノイズや温度などの外乱の影響を抑制でき且つ高精度化が可能になるという効果がある。   According to the first aspect of the present invention, there is an effect that the influence of disturbance such as electric noise and temperature can be suppressed and high accuracy can be achieved.

以下、本実施形態のセンサ装置について図1〜図3を参照しながら説明する。   Hereinafter, the sensor device of the present embodiment will be described with reference to FIGS.

本実施形態のセンサ装置は、加速度センサ装置であって、加速度センサチップからなるセンサチップ1と、センサチップ1が一表面側にフリップチップ実装された第1のパッケージ用基板2と、第1のパッケージ用基板2の上記一表面側にセンサチップ1を囲む形で封着された第2のパッケージ用基板3とを備え、センサチップ1の出力信号を信号処理する回路部Dcが、第1のパッケージ用基板2におけるセンサチップ1との対向面側に形成され、第1のパッケージ用基板2に、センサチップ1および回路部Dcと電気的に接続された複数の貫通孔配線24が形成されている。   The sensor device of the present embodiment is an acceleration sensor device, and includes a sensor chip 1 composed of an acceleration sensor chip, a first package substrate 2 on which the sensor chip 1 is flip-chip mounted on one surface side, and a first package A circuit unit Dc for processing an output signal of the sensor chip 1, comprising: a second package substrate 3 sealed around the sensor chip 1 on the one surface side of the package substrate 2; A plurality of through-hole wirings 24 formed on the surface of the package substrate 2 facing the sensor chip 1 and electrically connected to the sensor chip 1 and the circuit portion Dc are formed on the first package substrate 2. Yes.

ここにおいて、第1のパッケージ用基板2および第2のパッケージ用基板3は、外周形状が矩形状であり、且つ、同じ外形寸法に形成されている。一方、センサチップ1は、外周形状が矩形状であり、且つ、第2のパッケージ基板3において第1のパッケージ用基板2との対向面に形成されている収納凹所32内に収まる外形寸法に形成されている。   Here, the first package substrate 2 and the second package substrate 3 have a rectangular outer peripheral shape and have the same outer dimensions. On the other hand, the outer peripheral shape of the sensor chip 1 is rectangular, and the outer dimensions of the sensor chip 1 can be accommodated in the housing recess 32 formed on the second package substrate 3 facing the first package substrate 2. Is formed.

センサチップ1は、シリコン基板からなる支持基板10a上のシリコン酸化膜からなる絶縁層(埋込酸化膜)10b上にn形のシリコン層(活性層)10cを有するSOIウェハ(SOI基板)からなる第1のウェハを加工することにより形成してあり、第1のパッケージ用基板2はシリコンウェハからなる第2のウェハを加工することにより形成し、第2のパッケージ用基板3は、シリコンウェハからなる第3のウェハを加工することにより形成してある。なお、本実施形態では、第1のウェハが第1の半導体基板を構成し、第2のウェハが第2の半導体基板を構成し、第3のウェハが第3の半導体基板を構成している。また、本実施形態では、SOIウェハの主表面であるシリコン層10cの表面は(100)面としてある。   The sensor chip 1 is made of an SOI wafer (SOI substrate) having an n-type silicon layer (active layer) 10c on an insulating layer (buried oxide film) 10b made of a silicon oxide film on a support substrate 10a made of a silicon substrate. The first package substrate 2 is formed by processing a second wafer made of a silicon wafer, and the second package substrate 3 is made of a silicon wafer. The third wafer is formed by processing. In the present embodiment, the first wafer constitutes the first semiconductor substrate, the second wafer constitutes the second semiconductor substrate, and the third wafer constitutes the third semiconductor substrate. . In the present embodiment, the surface of the silicon layer 10c, which is the main surface of the SOI wafer, is a (100) plane.

センサチップ1は、ピエゾ抵抗形の加速度センサチップであり、後述の重り部12と各撓み部13とで構成される可動部にピエゾ抵抗Rx1〜Rx4,Ry1〜Ry4,Rz1〜Rz4が形成されている。   The sensor chip 1 is a piezoresistive acceleration sensor chip, and piezoresistors Rx1 to Rx4, Ry1 to Ry4, and Rz1 to Rz4 are formed on a movable part composed of a weight part 12 and each bending part 13 described later. Yes.

センサチップ1は、枠状(本実施形態では、矩形枠状)のフレーム部11を備え、フレーム部11の内側に配置される重り部12が一表面側において可撓性を有する4つの短冊状の撓み部13を介してフレーム部11に揺動自在に支持されている。言い換えれば、センサチップ1は、枠状のフレーム部11の内側に配置される重り部12が重り部12から四方へ延長された4つの撓み部13を介してフレーム部11に揺動自在に支持されている。ここで、フレーム部11は、上述のSOIウェハの支持基板10a、絶縁層10b、シリコン層10cそれぞれを利用して形成してある。これに対して、各撓み部13は、SOIウェハにおけるシリコン層10cを利用して形成してあり、フレーム部11よりも十分に薄肉となっている。   The sensor chip 1 includes a frame portion 11 having a frame shape (in this embodiment, a rectangular frame shape), and a weight portion 12 disposed inside the frame portion 11 has four strip shapes having flexibility on one surface side. The frame portion 11 is supported so as to be swingable through the bent portion 13. In other words, the sensor chip 1 is swingably supported by the frame portion 11 via the four flexure portions 13 that are extended from the weight portion 12 in the four directions by the weight portion 12 disposed inside the frame-shaped frame portion 11. Has been. Here, the frame portion 11 is formed using the above-described SOI wafer support substrate 10a, insulating layer 10b, and silicon layer 10c. On the other hand, each bending part 13 is formed using the silicon layer 10 c in the SOI wafer and is sufficiently thinner than the frame part 11.

重り部12は、上述の4つの撓み部13を介してフレーム部11に支持された直方体状のコア部12aと、センサチップ1の上記一表面側から見てコア部12aの四隅それぞれに連続一体に連結された直方体状の4つの付随部12bとを有している。言い換えれば、重り部12は、フレーム部11の内側面に一端部が連結された各撓み部13の他端部が外側面に連結されたコア部12aと、コア部12aと一体に形成されコア部12aとフレーム部11との間の空間に配置される4つの付随部12bとを有している。つまり、各付随部12bは、センサチップ1の上記一表面側から見て、フレーム部11とコア部12aと互いに直交する方向に延長された2つの撓み部13,13とで囲まれる空間に配置されており、各付随部12bそれぞれとフレーム部11との間にはスリット14が形成され、撓み部13を挟んで隣り合う付随部12b間の間隔が撓み部13の幅寸法よりも長くなっている。ここにおいて、コア部12aは、上述のSOIウェハの支持基板10a、絶縁層10b、シリコン層10cそれぞれを利用して形成し、各付随部12bは、SOIウェハの支持基板10aを利用して形成してある。しかして、センサチップ1の上記一表面側において各付随部12bの表面は、コア部12aの表面を含む平面からセンサチップ1の上記他表面側へ離間して位置している。なお、センサチップ1の上述のフレーム部11、重り部12、各撓み部13は、バルクマイクロマシニング技術を利用して形成すればよい。   The weight portion 12 is continuously integrated with each of the rectangular parallelepiped core portion 12a supported by the frame portion 11 via the four flexure portions 13 and the four corners of the core portion 12a as viewed from the one surface side of the sensor chip 1. And four accompanying portions 12b having a rectangular parallelepiped shape connected to each other. In other words, the weight portion 12 is formed integrally with the core portion 12a and the core portion 12a in which the other end portion of each bending portion 13 whose one end portion is connected to the inner side surface of the frame portion 11 is connected to the outer surface. It has four accompanying parts 12b arranged in the space between the part 12a and the frame part 11. That is, each appendage portion 12b is disposed in a space surrounded by the frame portion 11 and the core portion 12a and the two bent portions 13 and 13 extended in a direction orthogonal to each other when viewed from the one surface side of the sensor chip 1. In addition, a slit 14 is formed between each of the accompanying portions 12b and the frame portion 11, and the interval between the adjacent accompanying portions 12b with the bending portion 13 interposed therebetween is longer than the width dimension of the bending portion 13. Yes. Here, the core portion 12a is formed using the above-described SOI wafer support substrate 10a, the insulating layer 10b, and the silicon layer 10c, and each accompanying portion 12b is formed using the SOI wafer support substrate 10a. It is. Thus, on the one surface side of the sensor chip 1, the surface of each associated portion 12 b is located away from the plane including the surface of the core portion 12 a toward the other surface side of the sensor chip 1. In addition, what is necessary is just to form the above-mentioned frame part 11, the weight part 12, and each bending part 13 of the sensor chip 1 using a bulk micromachining technique.

ところで、図1および図2それぞれの右下に示したように、センサチップ1の上記一表面に平行な面内でフレーム部11の一辺に沿った一方向をx軸の正方向、この一辺に直交する辺に沿った一方向をy軸の正方向、センサ基板1の厚み方向の一方向をz軸の正方向と規定すれば、重り部12は、x軸方向に延長されてコア部12aを挟む2つ1組の撓み部13,13と、y軸方向に延長されてコア部12aを挟む2つ1組の撓み部13,13とを介してフレーム部11に支持されていることになる。なお、上述のx軸、y軸、z軸の3軸により規定した直交座標では、センサチップ1において上述のシリコン層10cにより形成された部分の表面における重り部12の中心位置を原点としている。   By the way, as shown in the lower right of each of FIGS. 1 and 2, one direction along one side of the frame portion 11 in a plane parallel to the one surface of the sensor chip 1 is the positive direction of the x-axis, and this one side is If one direction along the orthogonal sides is defined as the positive direction of the y-axis and one direction of the thickness direction of the sensor substrate 1 is defined as the positive direction of the z-axis, the weight portion 12 is extended in the x-axis direction to be the core portion 12a. The pair of flexible portions 13 and 13 sandwiching the core portion 12 and the pair of flexible portions 13 and 13 extending in the y-axis direction and sandwiching the core portion 12a are supported by the frame portion 11. Become. In the orthogonal coordinates defined by the above-described three axes of the x-axis, y-axis, and z-axis, the origin is the center position of the weight 12 on the surface of the sensor chip 1 formed by the silicon layer 10c.

重り部12のコア部12aからx軸の正方向に延長された撓み部13(図2の右側の撓み部13)は、コア部12a近傍に2つ1組のピエゾ抵抗Rx2,Rx4が形成されるとともに、フレーム部11近傍に1つのピエゾ抵抗Rz2が形成されている。一方、重り部12のコア部12aからx軸の負方向に延長された撓み部13(図2の左側の撓み部13)は、コア部12a近傍に2つ1組のピエゾ抵抗Rx1,Rx3が形成されるとともに、フレーム部11近傍に1つのピエゾ抵抗Rz3が形成されている。ここに、コア部12a近傍に形成された4つのピエゾ抵抗Rx1,Rx2,Rx3,Rx4は、x軸方向の加速度を検出するために形成されたもので、平面形状が細長の長方形状であって、長手方向が撓み部13の長手方向に一致するように形成してあり、図3における左側のブリッジ回路Bxを構成するようにセンサチップ1に形成されている図示しない配線(拡散層配線、金属配線など)によって接続されている。なお、ピエゾ抵抗Rx1〜Rx4は、x軸方向の加速度がかかったときに撓み部13において応力が集中する応力集中領域に形成されている。   The bending portion 13 (the bending portion 13 on the right side in FIG. 2) extending from the core portion 12a of the weight portion 12 in the positive direction of the x-axis has a pair of piezoresistors Rx2 and Rx4 formed in the vicinity of the core portion 12a. In addition, one piezoresistor Rz2 is formed in the vicinity of the frame portion 11. On the other hand, the bending portion 13 (left bending portion 13 in FIG. 2) extending from the core portion 12a of the weight portion 12 in the negative direction of the x-axis has a pair of piezoresistors Rx1 and Rx3 in the vicinity of the core portion 12a. In addition to being formed, one piezoresistor Rz3 is formed in the vicinity of the frame portion 11. Here, the four piezoresistors Rx1, Rx2, Rx3, and Rx4 formed in the vicinity of the core portion 12a are formed to detect acceleration in the x-axis direction, and the planar shape is an elongated rectangular shape. Wiring (diffuse layer wiring, metal not shown) formed in the sensor chip 1 so as to constitute the left bridge circuit Bx in FIG. 3 is formed so that the longitudinal direction coincides with the longitudinal direction of the bending portion 13. Connected by wiring). Note that the piezoresistors Rx1 to Rx4 are formed in a stress concentration region where stress is concentrated in the bent portion 13 when acceleration in the x-axis direction is applied.

また、重り部12のコア部12aからy軸の正方向に延長された撓み部13(図2の上側の撓み部13)はコア部12a近傍に2つ1組のピエゾ抵抗Ry1,Ry3が形成されるとともに、フレーム部11近傍に1つのピエゾ抵抗Rz1が形成されている。一方、重り部12のコア部12aからy軸の負方向に延長された撓み部13(図2の下側の撓み部13)はコア部12a近傍に2つ1組のピエゾ抵抗Ry2,Ry4が形成されるとともに、フレーム部11側の端部に1つのピエゾ抵抗Rz4が形成されている。ここに、コア部12a近傍に形成された4つのピエゾ抵抗Ry1,Ry2,Ry3,Ry4は、y軸方向の加速度を検出するために形成されたもので、平面形状が細長の長方形状であって、長手方向が撓み部13の長手方向に一致するように形成してあり、図3における中央のブリッジ回路Byを構成するようにセンサチップ1に形成されている図示しない配線(拡散層配線、金属配線など)によって接続されている。なお、ピエゾ抵抗Ry1〜Ry4は、y軸方向の加速度がかかったときに撓み部13において応力が集中する応力集中領域に形成されている。   Further, the bending portion 13 (the upper bending portion 13 in FIG. 2) extended from the core portion 12a of the weight portion 12 in the positive direction of the y-axis is formed by a pair of piezoresistors Ry1 and Ry3 in the vicinity of the core portion 12a. In addition, one piezoresistor Rz1 is formed in the vicinity of the frame portion 11. On the other hand, the bending portion 13 (lower bending portion 13 in FIG. 2) extended from the core portion 12a of the weight portion 12 in the negative direction of the y-axis has a pair of piezoresistors Ry2 and Ry4 in the vicinity of the core portion 12a. At the same time, one piezoresistor Rz4 is formed at the end on the frame 11 side. Here, the four piezoresistors Ry1, Ry2, Ry3, and Ry4 formed in the vicinity of the core portion 12a are formed to detect acceleration in the y-axis direction, and the planar shape is an elongated rectangular shape. The wiring (not shown) (diffuse layer wiring, metal) formed in the sensor chip 1 so as to constitute the central bridge circuit By in FIG. 3 is formed so that the longitudinal direction coincides with the longitudinal direction of the bending portion 13. Connected by wiring). Note that the piezoresistors Ry1 to Ry4 are formed in a stress concentration region where stress is concentrated in the bent portion 13 when acceleration in the y-axis direction is applied.

また、フレーム部11近傍に形成された4つのピエゾ抵抗Rz1,Rz2,Rz3,Rz4は、z軸方向の加速度を検出するために形成されたものであり、図3における右側のブリッジ回路Bzを構成するようにセンサチップ1に形成されている図示しない配線(拡散層配線、金属配線など)によって接続されている。ただし、2つ1組となる撓み部13,13のうち一方の組の撓み部13,13に形成したピエゾ抵抗Rz1,Rz4は長手方向が撓み部13,13の長手方向と一致するように形成されているのに対して、他方の組の撓み部13,13に形成したピエゾ抵抗Rz2,Rz3は長手方向が撓み部13,13の幅方向(短手方向)と一致するように形成されている。   Further, the four piezoresistors Rz1, Rz2, Rz3, Rz4 formed in the vicinity of the frame portion 11 are formed for detecting acceleration in the z-axis direction, and constitute the right bridge circuit Bz in FIG. In this way, the sensor chip 1 is connected by a wiring (a diffusion layer wiring, a metal wiring, etc.) not shown. However, the piezoresistors Rz1 and Rz4 formed in one set of the bent portions 13 and 13 of the two bent portions 13 and 13 are formed so that the longitudinal direction thereof coincides with the longitudinal direction of the bent portions 13 and 13. On the other hand, the piezoresistors Rz2 and Rz3 formed in the other set of flexures 13 and 13 are formed such that the longitudinal direction coincides with the width direction (short direction) of the flexures 13 and 13. Yes.

なお、上述の各ピエゾ抵抗Rx1〜Rx4,Ry1〜Ry4,Rz1〜Rz4および上記各拡散層配線は、シリコン層10cにおけるそれぞれの形成部位に適宜濃度のp形不純物をドーピングすることにより形成されている。   The piezoresistors Rx1 to Rx4, Ry1 to Ry4, Rz1 to Rz4, and the diffusion layer wirings described above are formed by doping p-type impurities with appropriate concentrations at respective formation sites in the silicon layer 10c. .

ここで、センサチップ1の動作の一例について説明する。   Here, an example of the operation of the sensor chip 1 will be described.

いま、センサチップ1に加速度がかかっていない状態で、センサチップ1に対してx軸の正方向に加速度がかかったとすると、x軸の負方向に作用する重り部12の慣性力によってフレーム部11に対して重り部12が変位し、結果的にx軸方向を長手方向とする撓み部13,13が撓んで当該撓み部13,13に形成されているピエゾ抵抗Rx1〜Rx4の抵抗値が変化することになる。この場合、ピエゾ抵抗Rx1,Rx3は引張応力を受け、ピエゾ抵抗Rx2,Rx4は圧縮応力を受ける。一般的にピエゾ抵抗は引張応力を受けると抵抗値(抵抗率)が増大し、圧縮応力を受けると抵抗値(抵抗率)が減少する特性を有しているので、ピエゾ抵抗Rx1,Rx3は抵抗値が増大し、ピエゾ抵抗Rx2,Rx4は抵抗値が減少することになる。したがって、図3に示した一対の入力端子VDD,GND間に外部電源から一定の直流電圧を印加しておけば、図3に示した左側のブリッジ回路Bxの出力端子X1,X2間の電位差がx軸方向の加速度の大きさに応じて変化する。同様に、y軸方向の加速度がかかった場合には図3に示した中央のブリッジ回路Byの出力端子Y1,Y2間の電位差がy軸方向の加速度の大きさに応じて変化し、z軸方向の加速度がかかった場合には図3に示した右側のブリッジ回路Bzの出力端子Z1,Z2間の電位差がz軸方向の加速度の大きさに応じて変化する。しかして、上述のセンサチップ1は、各ブリッジ回路Bx〜Bzそれぞれの出力電圧の変化を検出することにより、当該センサチップ1に作用したx軸方向、y軸方向、z軸方向それぞれの加速度を検出することができる。なお、センサチップ1は、上記一表面側に、シリコン層10c上のシリコン酸化膜と当該シリコン酸化膜上のシリコン窒化膜とからなる絶縁膜16が形成されており、当該絶縁膜16上に、複数(本実施形態では、8つ)のパッド19が形成されており、各パッド19がそれぞれ、入力端子VDD,GND、出力端子X1,X2,Y1,Y2,Z1,Z2のいずれか1つを構成している。   Now, assuming that acceleration is applied to the sensor chip 1 in the positive direction of the x-axis with no acceleration applied to the sensor chip 1, the frame portion 11 is caused by the inertial force of the weight 12 acting in the negative direction of the x-axis. Accordingly, the weight 12 is displaced, and as a result, the bending portions 13 and 13 whose longitudinal direction is the x-axis direction are bent, and the resistance values of the piezoresistors Rx1 to Rx4 formed in the bending portions 13 and 13 are changed. Will do. In this case, the piezoresistors Rx1 and Rx3 are subjected to tensile stress, and the piezoresistors Rx2 and Rx4 are subjected to compressive stress. In general, a piezoresistor has a characteristic that a resistance value (resistivity) increases when subjected to a tensile stress, and a resistance value (resistivity) decreases when subjected to a compressive stress. The value increases, and the resistance values of the piezoresistors Rx2 and Rx4 decrease. Therefore, if a constant DC voltage is applied from the external power source between the pair of input terminals VDD and GND shown in FIG. 3, the potential difference between the output terminals X1 and X2 of the left bridge circuit Bx shown in FIG. It changes according to the magnitude of the acceleration in the x-axis direction. Similarly, when acceleration in the y-axis direction is applied, the potential difference between the output terminals Y1 and Y2 of the central bridge circuit By shown in FIG. 3 changes according to the magnitude of the acceleration in the y-axis direction, and the z-axis When acceleration in the direction is applied, the potential difference between the output terminals Z1 and Z2 of the right bridge circuit Bz shown in FIG. 3 changes according to the magnitude of acceleration in the z-axis direction. Thus, the sensor chip 1 detects accelerations in the x-axis direction, the y-axis direction, and the z-axis direction that act on the sensor chip 1 by detecting changes in the output voltages of the bridge circuits Bx to Bz. Can be detected. In the sensor chip 1, an insulating film 16 composed of a silicon oxide film on the silicon layer 10c and a silicon nitride film on the silicon oxide film is formed on the one surface side. On the insulating film 16, A plurality of (in this embodiment, eight) pads 19 are formed, and each pad 19 has one of input terminals VDD, GND and output terminals X1, X2, Y1, Y2, Z1, and Z2, respectively. It is composed.

これに対して、第1のパッケージ用基板2の回路部Dcは、CMOSを用いた集積回路(CMOS IC)であってセンサチップ1と協働する集積回路が形成されている。ここにおいて、回路部Dcの集積回路は、センサチップ1のブリッジ回路Bx,By,Bzの出力信号に対して増幅、オフセット調整、温度補償などの信号処理を行って出力する信号処理回路や、信号処理回路において用いるデータを格納したEEPROMなどが集積化されている。要するに、信号処理回路は、センサチップ1の出力信号を増幅する増幅回路、出力信号のオフセット(オフセット電圧)を調整するオフセット調整回路、温度検出部の出力に基づいてセンサチップ1の出力信号の温度補償を行う温度補償回路などが集積化されている。   On the other hand, the circuit portion Dc of the first package substrate 2 is an integrated circuit (CMOS IC) using CMOS, and an integrated circuit that cooperates with the sensor chip 1 is formed. Here, the integrated circuit of the circuit unit Dc is a signal processing circuit that outputs the signal output from the bridge circuits Bx, By, Bz of the sensor chip 1 by performing signal processing such as amplification, offset adjustment, temperature compensation, etc. An EEPROM or the like that stores data used in the processing circuit is integrated. In short, the signal processing circuit includes an amplifier circuit that amplifies the output signal of the sensor chip 1, an offset adjustment circuit that adjusts an offset (offset voltage) of the output signal, and the temperature of the output signal of the sensor chip 1 based on the output of the temperature detection unit. A temperature compensation circuit that performs compensation is integrated.

上述の第1のパッケージ用基板2は、厚み方向に貫通する複数の貫通孔22が形成されており、厚み方向の両面と各貫通孔22の内面とに跨って熱酸化膜(シリコン酸化膜)からなる絶縁膜23が形成され、貫通孔配線24と貫通孔22の内面との間に絶縁膜23の一部が介在している。ここにおいて、第1のパッケージ用基板2の複数の貫通孔配線24は当該第1のパッケージ用基板2の周方向に離間して形成されている。なお、貫通孔配線24の材料としては、Cuを採用しているが、Cuに限らず、例えば、Niなどを採用してもよい。   The first package substrate 2 has a plurality of through holes 22 penetrating in the thickness direction, and a thermal oxide film (silicon oxide film) straddling both surfaces in the thickness direction and the inner surface of each through hole 22. An insulating film 23 is formed, and a part of the insulating film 23 is interposed between the through-hole wiring 24 and the inner surface of the through-hole 22. Here, the plurality of through-hole wirings 24 of the first package substrate 2 are formed apart from each other in the circumferential direction of the first package substrate 2. In addition, although Cu is employ | adopted as a material of the through-hole wiring 24, not only Cu but Ni etc. may be employ | adopted, for example.

また、第1のパッケージ用基板2は、一表面側(センサチップ1との対向面側)に複数の電気接続用金属層29が形成されており、センサチップ1と回路部Dcとで構成されるセンサ回路を後述の複数の外部接続用電極25を介して外部回路と適宜接続できるように、当該第1のパッケージ用基板2の厚み方向においてセンサチップ1のパッド19と重なる位置に配置された電気接続用金属層29がセンサチップ1のパッド19と接合されて電気的に接続されるとともに、電気接続用金属層29と貫通孔配線24とが電気的に接続されている。   Further, the first package substrate 2 has a plurality of metal layers 29 for electrical connection formed on one surface side (the surface facing the sensor chip 1), and is composed of the sensor chip 1 and the circuit portion Dc. The sensor circuit is arranged at a position overlapping the pad 19 of the sensor chip 1 in the thickness direction of the first package substrate 2 so that the sensor circuit can be appropriately connected to the external circuit via a plurality of external connection electrodes 25 described later. The electrical connection metal layer 29 is joined and electrically connected to the pad 19 of the sensor chip 1, and the electrical connection metal layer 29 and the through-hole wiring 24 are electrically connected.

ここにおいて、電気接続用金属層29は、接合用のAu膜と絶縁膜23との間に密着性改善用のTi膜を介在させてある。言い換えれば、電気接続用金属層29は、絶縁膜23上に形成されたTi膜と当該Ti膜上に形成されたAu膜との積層膜により構成されている。なお、本実施形態では、Au膜と絶縁膜23との間に密着性改善用の密着層としてTi膜を介在させてあるが、密着層の材料はTiに限らず、例えば、Cr、Nb、Zr、TiN、TaNなどでもよい。また、第1のパッケージ用基板2は、回路部Dcの形成部位に対応する部位において絶縁膜23上に、多層配線技術により形成された多層構造部17が形成されている。なお、多層構造部17は、配線層、層間絶縁膜、パッシベーション膜などにより構成されている。   Here, in the metal layer for electrical connection 29, a Ti film for improving adhesion is interposed between the Au film for bonding and the insulating film. In other words, the electrical connection metal layer 29 is configured by a laminated film of a Ti film formed on the insulating film 23 and an Au film formed on the Ti film. In the present embodiment, a Ti film is interposed between the Au film and the insulating film 23 as an adhesion improving layer. However, the material of the adhesion layer is not limited to Ti, for example, Cr, Nb, Zr, TiN, TaN, etc. may be used. In the first package substrate 2, the multilayer structure portion 17 formed by the multilayer wiring technique is formed on the insulating film 23 in a portion corresponding to the formation portion of the circuit portion Dc. The multilayer structure portion 17 is composed of a wiring layer, an interlayer insulating film, a passivation film, and the like.

また、第1のパッケージ用基板2は、他表面側(センサチップ1側とは反対側の表面側)に、各貫通孔配線24それぞれと電気的に接続された複数の外部接続用電極25が形成されている。ここで、各外部接続用電極25は、厚み方向に積層されたTi膜とCu膜とNi膜とAu膜との積層膜により構成されており、最上層がAu膜となっている。   The first package substrate 2 has a plurality of external connection electrodes 25 electrically connected to the respective through-hole wirings 24 on the other surface side (surface side opposite to the sensor chip 1 side). Is formed. Here, each external connection electrode 25 is constituted by a laminated film of a Ti film, a Cu film, a Ni film, and an Au film laminated in the thickness direction, and the uppermost layer is an Au film.

なお、外部接続用電極25には、回路部Dcを通して上述のブリッジ回路Bx,By,Bzと電気的に接続されるものと、回路部Dcを通さずに上述のブリッジ回路Bx,By,Bzと電気的に接続されるものがあるが、全ての外部接続用電極25が回路部Dcを通して上述のブリッジ回路Bx,By,Bzと電気的に接続されるようにしてもよい。   The external connection electrode 25 is electrically connected to the above-described bridge circuits Bx, By, Bz through the circuit portion Dc, and the above-described bridge circuits Bx, By, Bz without passing through the circuit portion Dc. Although some are electrically connected, all the external connection electrodes 25 may be electrically connected to the above-described bridge circuits Bx, By, Bz through the circuit portion Dc.

ところで、第1のパッケージ用基板2は、上述のように、周囲温度を検出し周囲温度に応じた電圧値を出力する温度検出部および当該温度検出部の出力に基づいてセンサチップ1の出力信号を補正する温度補償回路を含む回路部Dcが形成されており、温度検出部を、回路部DcのCMOSの寄生ダイオードにより構成してある(つまり、温度検出部は、ダイオードの順方向電圧の温度依存性を利用して温度を検出する)が、当該寄生ダイオードに限らず、例えば、多結晶シリコンダイオードにより構成してもよいし、サーミスタや白金測温抵抗体などの抵抗温度素子からなる温度センサにより構成してもよい。   By the way, as described above, the first package substrate 2 detects the ambient temperature and outputs a voltage value corresponding to the ambient temperature, and the output signal of the sensor chip 1 based on the output of the temperature detector. A circuit portion Dc including a temperature compensation circuit for correcting the temperature is formed, and the temperature detection unit is configured by a CMOS parasitic diode of the circuit unit Dc (that is, the temperature detection unit is the temperature of the forward voltage of the diode). The temperature is detected not only by the parasitic diode but also by, for example, a polycrystalline silicon diode, or a temperature sensor comprising a resistance temperature element such as a thermistor or a platinum resistance temperature detector. You may comprise by.

第2のパッケージ用基板3は、第1のパッケージ用基板2との対向面に、センサチップ1を収納する収納凹所32が形成されており、第1のパッケージ用基板2と第2のパッケージ用基板3との周部同士が全周に亘って接合されている。ここにおいて、本実施形態では、第1のパッケージ用基板2と第2のパッケージ用基板3とが、Si−SiOの組み合わせの常温接合により直接接合されているが、Si−Siの組み合わせやSiO−SiOの組み合わせの常温接合により直接接合してもよいし、両者の周部の互いの表面側にAu膜を有する封止用金属層を形成して、Au−Auの組み合わせの常温接合により直接接合するようにしてもよい。また、Au膜の代わりに、Al膜やCu膜を採用して、Al−Alの組み合わせやCu−Cuの組み合わせの常温接合により直接接合するようにしてもよい。常温接合法では、接合前に互いの接合面へアルゴンのプラズマ若しくはイオンビーム若しくは原子ビームを真空中で照射して各接合面の清浄化・活性化を行ってから、接合面同士を接触させ、常温(例えば、27℃)下で接合する。なお、本実施形態の加速度センサ装置の製造時には、第1のパッケージ用基板2と第2のパッケージ用基板3とはウェハレベルで接合している。要するに、本実施形態の加速度センサ装置の製造時には、第1のパッケージ用基板2を多数形成し個片化された多数のセンサチップ1をフリップチップ実装した第2のウェハと第2のパッケージ用基板3を多数形成した第3のウェハとをウェハレベルで接合してから、個々の加速度センサ装置に切断するダイシング工程を行う。 In the second package substrate 3, a housing recess 32 for housing the sensor chip 1 is formed on the surface facing the first package substrate 2, and the first package substrate 2 and the second package Peripheral portions with the substrate 3 are joined over the entire circumference. Here, in this embodiment, the first package substrate 2 and the second package substrate 3 are directly bonded by room temperature bonding of a combination of Si—SiO 2 , but a combination of Si—Si or SiO it may be directly bonded by room-temperature bonding of 2 -SiO 2 combination to form a metal layer for sealing with a Au film on the surface side of each other in the circumferential portion of both room-temperature bonding of a combination of Au-Au May be joined directly. Further, instead of the Au film, an Al film or a Cu film may be employed, and direct bonding may be performed by room temperature bonding of an Al—Al combination or a Cu—Cu combination. In the room temperature bonding method, before bonding, each bonding surface is irradiated with argon plasma, ion beam or atomic beam in vacuum to clean and activate each bonding surface, and then the bonding surfaces are brought into contact with each other. Bonding is performed at room temperature (for example, 27 ° C.). When the acceleration sensor device of this embodiment is manufactured, the first package substrate 2 and the second package substrate 3 are bonded at the wafer level. In short, at the time of manufacturing the acceleration sensor device of the present embodiment, a second wafer and a second package substrate on which a large number of first package substrates 2 are formed and flip-chip mounted on a large number of separated sensor chips 1. A dicing process is performed in which a plurality of 3 formed wafers 3 are bonded at the wafer level and then cut into individual acceleration sensor devices.

本実施形態では、第1のパッケージ用基板2と第2のパッケージ用基板3との接合方法として、常温接合法を採用しているので、第1のパッケージ用基板2と第2のパッケージ用基板3との接合時に加熱する必要がなく、センサチップ1の残留応力を少なくすることができる。ここで、本実施形態では、センサチップ1と各パッケージ用基板2,3が同じ半導体材料であるSiにより形成されているので、センサチップ1と各パッケージ用基板2,3との線膨張率差に起因した応力(センサチップ1における残留応力)が各ピエゾ抵抗Rx1〜Rx4,Ry1〜Ry4,Rz1〜Rz4の抵抗値に与える影響を低減できるから、上記応力がブリッジ回路Bx,By,Bzの出力信号に与える影響を低減でき、各パッケージ用基板2,3がセンサチップ1と異なる材料により形成されている場合、両パッケージ用基板2,3が異なる材料により形成されている場合に比べて、出力特性(センサ特性)のばらつきを低減することができる。なお、センサチップ1は、SOIウェハを加工して形成してあるが、SOIウェハに限らず、例えば、シリコンウェハを加工して形成してもよい。   In the present embodiment, since the room temperature bonding method is employed as the bonding method between the first package substrate 2 and the second package substrate 3, the first package substrate 2 and the second package substrate are used. 3 is not required to be heated at the time of joining to the sensor chip 3, and the residual stress of the sensor chip 1 can be reduced. Here, in this embodiment, since the sensor chip 1 and each package substrate 2, 3 are formed of Si, which is the same semiconductor material, the difference in linear expansion coefficient between the sensor chip 1 and each package substrate 2, 3. Can reduce the influence of the stress (residual stress in the sensor chip 1) on the resistance values of the piezoresistors Rx1 to Rx4, Ry1 to Ry4, Rz1 to Rz4, so that the stress is output from the bridge circuits Bx, By, Bz. The influence on the signal can be reduced, and when each of the package substrates 2 and 3 is formed of a material different from that of the sensor chip 1, the output is larger than when both of the package substrates 2 and 3 are formed of a different material. Variations in characteristics (sensor characteristics) can be reduced. The sensor chip 1 is formed by processing an SOI wafer. However, the sensor chip 1 is not limited to the SOI wafer, and may be formed by processing a silicon wafer, for example.

第2のパッケージ用基板3の収納凹所32は、リソグラフィ技術およびエッチング技術を利用して形成してある。ここで、本実施形態では、第2のパッケージ用基板3における収納凹所32の内底面とセンサチップ1との間に、重り部12の変位空間が形成されるように収納凹所32の深さ寸法を設定してある。要するに、本実施形態の加速度センサ装置では、センサチップ1がバンプ9を介して第1のパッケージ用基板2にフリップチップ実装されており、第1のパッケージ用基板2と、第1のパッケージ用基板2の上記一表面側においてセンサチップ1を囲む形で第1のパッケージ用基板2に接合された第2のパッケージ用基板3とでパッケージが構成されている。   The storage recess 32 of the second package substrate 3 is formed by using a lithography technique and an etching technique. Here, in the present embodiment, the depth of the storage recess 32 is formed so that the displacement space of the weight portion 12 is formed between the inner bottom surface of the storage recess 32 in the second package substrate 3 and the sensor chip 1. The size is set. In short, in the acceleration sensor device of the present embodiment, the sensor chip 1 is flip-chip mounted on the first package substrate 2 via the bumps 9, and the first package substrate 2 and the first package substrate are mounted. A package is constituted by the second package substrate 3 joined to the first package substrate 2 so as to surround the sensor chip 1 on the one surface side of the above-mentioned 2.

なお、本実施形態の加速度センサ装置は、例えば、図1に示すように、実装基板(例えば、ガラスエポキシ樹脂基板など)に実装して用いるものであり、図示例では、加速度センサ装置と実装基板40との接合部50をAuバンプにより形成してあるので、接合部50を半田により形成する場合に比べて各外部接続用電極25の大きさを小さくすることが可能となる(例えば、半田により形成する場合には200μm□以上の大きさに設定するのが望ましいが、Auバンプにより形成する場合には100μm□以下の大きさに設定することが可能となる)。   The acceleration sensor device of the present embodiment is used by being mounted on a mounting substrate (for example, a glass epoxy resin substrate, for example) as shown in FIG. 1, and in the illustrated example, the acceleration sensor device and the mounting substrate are used. Since the joint portion 50 with 40 is formed by Au bumps, the size of each external connection electrode 25 can be reduced as compared with the case where the joint portion 50 is formed by solder (for example, by soldering). When forming, it is desirable to set the size to 200 μm □ or more, but when forming with Au bumps, it is possible to set the size to 100 μm □ or less.

ところで、本実施形態の加速度センサ装置におけるセンサチップ1と第1のパッケージ用基板2とは、センサチップ1のパッド19と第1のパッケージ用基板2の電気接続用金属層29とがバンプ9を介して接合されて電気的に接続されている。したがって、本実施形態のセンサ装置では、バンプ9の突出高さによりセンサチップ1の可動部と第1のパッケージ用基板2との間の距離を制御することができ、第1のパッケージ用基板2側への可動部の変位空間を確保することができる。そこで、本実施形態の加速度センサ装置では、バンプ9の突出寸法を、第1のパッケージ用基板2と可動部との距離が可動部に許容された変位量を規定するように設定してある。なお、本実施形態では、電気接続用金属層29が第1のパッケージ用基板2におけるパッドを構成している。   By the way, the sensor chip 1 and the first package substrate 2 in the acceleration sensor device of the present embodiment have the bumps 9 formed by the pads 19 of the sensor chip 1 and the metal layer 29 for electrical connection of the first package substrate 2. And are electrically connected. Therefore, in the sensor device according to the present embodiment, the distance between the movable portion of the sensor chip 1 and the first package substrate 2 can be controlled by the protruding height of the bumps 9, and the first package substrate 2 can be controlled. The displacement space of the movable part to the side can be secured. Therefore, in the acceleration sensor device of the present embodiment, the protruding dimension of the bump 9 is set such that the distance between the first package substrate 2 and the movable part defines the amount of displacement allowed for the movable part. In the present embodiment, the electrical connection metal layer 29 constitutes a pad in the first package substrate 2.

ここにおいて、第1のパッケージ用基板2は、センサチップ1との対向面側に形成されたパッド29の表面に、センサチップ1のフリップチップ実装用のバンプ9が形成され、センサチップ1のパッド19とバンプ9とが常温バンプ接合により接合されている。   Here, in the first package substrate 2, the bump 9 for flip chip mounting of the sensor chip 1 is formed on the surface of the pad 29 formed on the surface facing the sensor chip 1, and the pad of the sensor chip 1 is formed. 19 and the bump 9 are joined by room temperature bump joining.

ここで、バンプ9は、Auスタッドバンプにより構成されており、センサチップ1のパッド19とバンプ9とをAu−Auの組み合わせで常温バンプ接合するにあたっては、まず、第1のパッケージ用基板2の各パッド29上にAuスタッドバンプからなるバンプ9を、Auワイヤを用いたスタッドバンプ法(ボールバンプ法とも呼ばれている)により形成するバンプ形成工程を行うことによって、図4(a)に示す構造を得る。なお、バンプ形成工程において形成するバンプ9の突出寸法は、第1のパッケージ用基板2と上記可動部との距離が上記可動部に許容された変位量を規定するように設定する。   Here, the bumps 9 are composed of Au stud bumps. When the bumps 9 of the sensor chip 1 and the bumps 9 are bonded at room temperature with an Au—Au combination, first, the first package substrate 2 is formed. FIG. 4A shows a bump forming process in which bumps 9 made of Au stud bumps are formed on each pad 29 by a stud bump method (also called a ball bump method) using Au wires. Get the structure. The protruding dimension of the bump 9 formed in the bump forming step is set so that the distance between the first package substrate 2 and the movable part defines the amount of displacement allowed for the movable part.

上述のバンプ形成工程の後、図4(c)に示すように第1のパッケージ用基板2およびセンサチップ1をチャンバCH2内に導入してから、第1のパッケージ用基板2のパッド29上に形成したバンプ9およびセンサチップ1のパッド19それぞれにアルゴンのプラズマ若しくはイオンビーム若しくは原子ビームを真空中で照射して表面を清浄化・活性化する活性化工程を行う。   After the bump formation step described above, as shown in FIG. 4C, the first package substrate 2 and the sensor chip 1 are introduced into the chamber CH2, and then on the pads 29 of the first package substrate 2. An activation process is performed in which the formed bump 9 and the pad 19 of the sensor chip 1 are each irradiated with argon plasma, ion beam, or atomic beam in vacuum to clean and activate the surface.

続いて、チャンバCH2内でセンサチップ1のパッド19と第1のパッケージ用基板2のパッド29上のバンプ9とをセンサチップ1の厚み方向において重なるように位置合わせしセンサチップ1に対して常温(例えば、27℃)下で適宜の荷重を印加することでセンサチップ1のパッド19とバンプ9とを直接接合(圧接)する接合工程を行うことにより、図4(d)に示す構造を得る。   Subsequently, the pad 19 of the sensor chip 1 and the bump 9 on the pad 29 of the first package substrate 2 are aligned so as to overlap in the thickness direction of the sensor chip 1 in the chamber CH2, and the room temperature with respect to the sensor chip 1 is normal. A structure shown in FIG. 4D is obtained by performing a bonding process in which the pad 19 and the bump 9 of the sensor chip 1 are directly bonded (pressure-bonded) by applying an appropriate load under (for example, 27 ° C.). .

上述のセンサチップ1のパッド19とバンプ9とを上述の常温バンプ接合により接合する方法を採用することにより、接合工程においてセンサチップ1および第1のパッケージ用基板2を加熱することなくパッド19とバンプ9とを接合できるので、センサチップ1および第1のパッケージ用基板2を加熱した条件下で荷重を印加して直接接合する場合に比べて、印加する荷重の大きさにより各バンプ9の変形量を精度良く制御できる。   By adopting the above-described method of bonding the pads 19 and the bumps 9 of the sensor chip 1 by the above-mentioned room temperature bump bonding, the pads 19 and the pads 19 are not heated in the bonding process without heating the sensor chip 1 and the first package substrate 2. Since the bumps 9 can be bonded, the deformation of the bumps 9 depends on the magnitude of the applied load, as compared with the case where the sensor chip 1 and the first package substrate 2 are directly bonded by applying a load under the heated condition. The amount can be controlled with high accuracy.

ところで、バンプ9は、Auスタッドバンプに限らず、Auめっきバンプにより構成してもよい。なお、バンプ9を上述のようにAuスタッドバンプにより構成する場合、上述のバンプ形成工程と活性化工程との間に、第1のパッケージ用基板2の各パッド29上の各バンプ9の先端部9bの硬度を低下させる(先端部9bを軟化させる)ために各バンプ9をアニールするアニール工程を行うようにしてもよく、接合工程よりも前のアニール工程においてそれぞれAuスタッドバンプからなる各バンプ9の先端部9bの硬度を低下させているので、接合工程においてバンプ9が変形しやすくなり、接合面積の増加により、接合信頼性が向上するとともに接合後のバンプ9の高さばらつきを低減できる。ここにおいて、上述のアニール工程では、図4(b)に示すように、第1のパッケージ用基板2をチャンバCH1内に導入した後、不活性ガス(例えば、Nガス)雰囲気中においてバンプ9を所定のアニール温度、所定のアニール時間の条件でアニールするが、アニール温度およびアニール時間は第1のパッケージ用基板2の回路部Dcに熱的な負荷を与えないレベル(つまり、熱的な原因により悪影響を与えないレベル)で設定すればよい。本実施形態では、上述のように各パッド29が、密着層であるTi膜とAu膜との積層膜により構成されているが、当該密着層は、アニール工程において各パッド29下へのAuの拡散を阻止する拡散阻止膜としての機能を兼ね備えている。上述の常温バンプ接合を行うにあたって、利用するチャンバCH1とチャンバCH2とは別々物でもよいし、同一のチャンバでもよい。また、チャンバCH1とチャンバCH2とを備えたマルチチャンバを利用してもよい。また、バンプ形成工程とアニール工程との間に、各バンプ9の先端部9bを平坦化(レベリング)する平坦化工程(レベリング工程)を行うようにしてもよく、当該平坦化工程を行うことにより、接合信頼性が向上するとともに接合後のバンプ9の高さばらつきを低減できる。また、バンプ9は、第1のパッケージ用基板2のパッド29上ではなく、センサチップ1のパッド19上に形成してもよく、この場合には、センサチップ1のパッド19の表面に形成したバンプ9と第1のパッケージ用基板2のパッド29とを常温バンプ接合により接合すればよい。 By the way, the bump 9 is not limited to the Au stud bump, and may be composed of an Au plating bump. When the bumps 9 are constituted by Au stud bumps as described above, the tip portions of the bumps 9 on the pads 29 of the first package substrate 2 between the bump formation process and the activation process described above. In order to reduce the hardness of 9b (soften the tip portion 9b), an annealing process may be performed in which each bump 9 is annealed, and each bump 9 made of an Au stud bump in an annealing process prior to the bonding process. Since the hardness of the tip end portion 9b is reduced, the bump 9 is easily deformed in the joining process, and the joining area is increased, so that the joining reliability is improved and the height variation of the bump 9 after joining can be reduced. Here, in the above-described annealing step, as shown in FIG. 4B, after the first package substrate 2 is introduced into the chamber CH1, the bump 9 is formed in an inert gas (for example, N 2 gas) atmosphere. Is annealed under conditions of a predetermined annealing temperature and a predetermined annealing time, but the annealing temperature and the annealing time are at a level that does not apply a thermal load to the circuit portion Dc of the first package substrate 2 (that is, a thermal cause). The level may be set so as not to adversely affect. In the present embodiment, as described above, each pad 29 is formed of a laminated film of a Ti film and an Au film as an adhesion layer. However, the adhesion layer is formed of Au under each pad 29 in an annealing process. It also functions as a diffusion barrier film that prevents diffusion. In performing the above-described room temperature bump bonding, the chamber CH1 and the chamber CH2 to be used may be separate or the same chamber. Moreover, you may utilize the multi-chamber provided with chamber CH1 and chamber CH2. Further, a flattening step (leveling step) for flattening (leveling) the tip portion 9b of each bump 9 may be performed between the bump forming step and the annealing step, and by performing the flattening step, As a result, the bonding reliability is improved and the height variation of the bump 9 after bonding can be reduced. The bump 9 may be formed not on the pad 29 of the first package substrate 2 but on the pad 19 of the sensor chip 1. In this case, the bump 9 is formed on the surface of the pad 19 of the sensor chip 1. The bumps 9 and the pads 29 of the first package substrate 2 may be joined by room temperature bump bonding.

以上説明した本実施形態の加速度センサ装置では、センサチップ1が第1のパッケージ用基板2と第2のパッケージ用基板3とで囲まれる気密空間内に収納され、センサチップ1の出力信号を信号処理する回路部Dcが、センサチップ1に形成されているので、電気ノイズや温度などの外乱の影響を抑制できて高精度化が可能になり、しかも、センサチップ1と第1のパッケージ用基板2とは、互いの対向面それぞれに形成されたパッド19,29の一方のパッド29の表面に形成したバンプ9と他方のパッド19とが常温バンプ接合により接合されているので、センサチップ1を第1のパッケージ用基板2にフリップチップ実装する際にセンサチップ1および第1のパッケージ用基板2の回路部Dcに熱的な負荷がかかることがないから、センサチップ1の可動部に熱応力が発生するのを抑制でき、出力の高精度化を図れる。また、本実施形態の加速度センサ装置では、回路部Dcが、周囲温度を検出する温度検出部および当該温度検出部の出力に基づいてセンサチップ1の出力信号を補正する温度補償回路を含んでいるので、温度の影響を抑制でき高精度化が可能になる。   In the acceleration sensor device of the present embodiment described above, the sensor chip 1 is accommodated in an airtight space surrounded by the first package substrate 2 and the second package substrate 3, and the output signal of the sensor chip 1 is signaled. Since the circuit portion Dc to be processed is formed on the sensor chip 1, the influence of disturbance such as electric noise and temperature can be suppressed, and high accuracy can be achieved. In addition, the sensor chip 1 and the first package substrate 2, the bump 9 formed on the surface of one pad 29 of the pads 19, 29 formed on the respective opposing surfaces and the other pad 19 are joined by room temperature bump bonding. When the flip chip mounting is performed on the first package substrate 2, no thermal load is applied to the sensor chip 1 and the circuit portion Dc of the first package substrate 2. Nsachippu thermal stress can be prevented from occurring in the movable portion 1, thereby the accuracy of the output. In the acceleration sensor device of the present embodiment, the circuit unit Dc includes a temperature detection unit that detects the ambient temperature and a temperature compensation circuit that corrects the output signal of the sensor chip 1 based on the output of the temperature detection unit. Therefore, the influence of temperature can be suppressed and high accuracy can be achieved.

また、本実施形態の加速度センサ装置では、第1のパッケージ用基板2が可動部の可動範囲を制限するストッパを兼ねており、バンプ9の突出寸法は、第1のパッケージ用基板2と可動部との距離が可動部に許容された変位量を規定するように設定されているので、センサチップ1を第1のパッケージ用基板2にフリップチップ実装する際に常温下においてバンプ9に印加する荷重により第1のパッケージ用基板2の厚み方向におけるバンプ9の変形量を制御することができて、可動部と第1のパッケージ用基板2との距離を精度良く制御することができ、例えば300℃程度の加熱条件下において荷重を印加する場合に比べて、可動部に許容される変位量の製品ごとのばらつきを少なくすることができる(再現性を高めることができる)から、結果的に信頼性の向上を図れる。   Further, in the acceleration sensor device of the present embodiment, the first package substrate 2 also serves as a stopper that limits the movable range of the movable portion, and the protruding dimension of the bump 9 is the same as that of the first package substrate 2 and the movable portion. Is set so as to define the amount of displacement allowed for the movable part, so that the load applied to the bumps 9 at room temperature when the sensor chip 1 is flip-chip mounted on the first package substrate 2 Thus, the deformation amount of the bump 9 in the thickness direction of the first package substrate 2 can be controlled, and the distance between the movable portion and the first package substrate 2 can be accurately controlled. Compared to applying a load under moderate heating conditions, can the variation of the displacement allowed for the movable part be reduced for each product (reproducibility can be improved)? , Attained as a result, the improvement of reliability.

なお、上述の実施形態では、第1のパッケージ用基板2におけるセンサチップ1との対向面側に回路部Dcを形成してあるが、回路部Dcの一部をセンサチップ1のフレーム部11における第1のパッケージ用基板2との対向面側に形成してもよく、このような構成を採用すれば、回路部Dcの回路機能の拡張や追加が可能となり、回路部Dcの多機能化を図れる。また、第1のパッケージ用基板2において回路部Dcの表面レイアウトに関して、センサチップ1に過度な加速度がかかった際にセンサチップ1の可動部が衝突する可能性があるエリアを除いて回路部Dcをレイアウトすることにより、回路部Dcの信頼性を高めることができる。   In the above-described embodiment, the circuit portion Dc is formed on the surface of the first package substrate 2 facing the sensor chip 1, but a part of the circuit portion Dc is formed on the frame portion 11 of the sensor chip 1. It may be formed on the side facing the first package substrate 2. By adopting such a configuration, the circuit function of the circuit part Dc can be expanded or added, and the circuit part Dc can be multi-functionalized. I can plan. In addition, regarding the surface layout of the circuit portion Dc in the first package substrate 2, the circuit portion Dc except for an area where the movable portion of the sensor chip 1 may collide when excessive acceleration is applied to the sensor chip 1. , The reliability of the circuit portion Dc can be improved.

ところで、上述の実施形態では、センサ部が複数のピエゾ抵抗Rx1〜Rz4,Ry1〜Ry4,Rz1〜Rz4を備えた加速度センサチップをセンサチップ1として用いた加速度センサ装置を例示したが、本発明の技術思想を適用するセンサ装置は加速度センサ装置のように可動部を備えたものに限らず、例えば、赤外線センサ装置でもよい。ここにおいて、本発明の技術思想を赤外線センサ装置に適用する場合には、例えば、センサチップ1のセンサ部を、赤外線を検出する赤外線検出部(例えば、サーミスタ型のセンシングエレメント、焦電型のセンシングエレメント、サーモパイル型のセンシングエレメント、抵抗ボロメータ型のセンシングエレメントなど)により構成し、回路部Dcを、赤外線検出部の出力信号を増幅する増幅回路、増幅回路の後段のウインドウコンパレータなどが集積化された集積回路からなる信号処理回路により構成し、第1のパッケージ用基板と第2のパッケージ用基板とで構成されるパッケージの適宜部位に、赤外線検出部の受光面へ外部からの赤外線を集光するレンズ部を一体に形成すればよい。このような赤外線センサ装置では、赤外線検出部と増幅回路との間の配線長を短くすることができるとともに、両者を接続する配線から入るノイズを防止でき、しかも、回路部へ外部からの光が入射するのをパッケージによって防止することができるので、回路部でのキャリアの光励起によるノイズを防止することができ、高感度化を図れる。また、センサチップ1のセンサ部は、赤外線検出部が1つのセンシングエレメントにより構成されたものに限らず、複数のセンシングエレメントがアレイ状に配置されたアレイタイプのものでもよいし、種類の異なる複数のセンシングエレメントを備えた複合タイプのものでもよく、回路部Dcの回路構成もセンサ部の構成に応じて適宜変更すればよい。   By the way, in the above-mentioned embodiment, although the sensor part used the acceleration sensor chip | tip which the sensor part was equipped with several piezoresistors Rx1-Rz4, Ry1-Ry4, Rz1-Rz4 as the sensor chip 1, it illustrated, The sensor device to which the technical idea is applied is not limited to the one having a movable part like the acceleration sensor device, and may be, for example, an infrared sensor device. Here, when the technical idea of the present invention is applied to an infrared sensor device, for example, the sensor portion of the sensor chip 1 is replaced with an infrared detector that detects infrared rays (for example, a thermistor type sensing element, a pyroelectric type sensing element). Element, thermopile type sensing element, resistance bolometer type sensing element, etc., and the circuit unit Dc is integrated with an amplifier circuit for amplifying the output signal of the infrared detector, a window comparator at the subsequent stage of the amplifier circuit, etc. Consists of a signal processing circuit composed of an integrated circuit, and condenses infrared rays from the outside onto the light receiving surface of the infrared detector at an appropriate portion of the package constituted by the first package substrate and the second package substrate. What is necessary is just to form a lens part integrally. In such an infrared sensor device, the wiring length between the infrared detection unit and the amplifier circuit can be shortened, noise from the wiring connecting the two can be prevented, and light from the outside can be prevented from entering the circuit unit. Since incidence can be prevented by the package, noise due to optical excitation of carriers in the circuit portion can be prevented, and high sensitivity can be achieved. In addition, the sensor unit of the sensor chip 1 is not limited to one in which the infrared detection unit is configured by one sensing element, and may be an array type in which a plurality of sensing elements are arranged in an array, or a plurality of different types. It may be of a composite type provided with the sensing element, and the circuit configuration of the circuit unit Dc may be appropriately changed according to the configuration of the sensor unit.

実施形態1の加速度センサ装置を実装基板に実装した状態の概略断面図である。It is a schematic sectional drawing of the state which mounted the acceleration sensor apparatus of Embodiment 1 on the mounting board | substrate. 同上の加速度センサ装置におけるセンサチップの概略平面図である。It is a schematic plan view of the sensor chip in the same acceleration sensor device. 同上の加速度センサ装置におけるセンサ部の回路図である。It is a circuit diagram of the sensor part in an acceleration sensor device same as the above. 同上の加速度センサ装置の製造方法の説明図である。It is explanatory drawing of the manufacturing method of an acceleration sensor apparatus same as the above.

符号の説明Explanation of symbols

1 センサチップ
2 第1のパッケージ用基板
3 第2のパッケージ用基板
9 バンプ
11 フレーム部
12 重り部
13 撓み部
19 パッド
24 貫通孔配線
29 電気接続用金属層(パッド)
Dc 回路部
DESCRIPTION OF SYMBOLS 1 Sensor chip 2 1st package substrate 3 2nd package substrate 9 Bump 11 Frame part 12 Weight part 13 Deflection part 19 Pad 24 Through-hole wiring 29 Electric connection metal layer (pad)
Dc circuit part

Claims (3)

第1の半導体基板を用いて形成されたセンサチップと、第2の半導体基板を用いて形成されセンサチップが一表面側にフリップチップ実装された第1のパッケージ用基板と、第3の半導体基板を用いて形成され第1のパッケージ用基板の前記一表面側にセンサチップを囲む形で封着された第2のパッケージ用基板とを備え、センサチップの出力信号を信号処理する回路部が、第1のパッケージ用基板におけるセンサチップとの対向面側に形成されるとともに、第1のパッケージ用基板に、センサチップおよび回路部と電気的に接続される貫通孔配線が形成されてなり、センサチップと第1のパッケージ用基板とは、互いの対向面それぞれに形成されたパッドの一方のパッドの表面に形成したバンプと他方のパッドとが常温バンプ接合により接合されてなることを特徴とするセンサ装置。   A sensor chip formed using the first semiconductor substrate, a first package substrate formed using the second semiconductor substrate and having the sensor chip flip-chip mounted on one surface side, and a third semiconductor substrate And a second package substrate sealed in a form surrounding the sensor chip on the one surface side of the first package substrate, and a circuit unit for signal processing the output signal of the sensor chip, The first package substrate is formed on the surface facing the sensor chip, and the first package substrate is formed with a through-hole wiring electrically connected to the sensor chip and the circuit unit. The bump formed on the surface of one of the pads formed on each of the opposing surfaces of the chip and the first package substrate is in contact with the other pad by room temperature bump bonding. Sensor device characterized by comprising been. 前記センサチップは、可動部にピエゾ抵抗が設けられてなる加速度センサチップであり、前記回路部は、周囲温度を検出する温度検出部および当該温度検出部の出力に基づいて前記センサチップの出力信号を補正する温度補償回路を含んでいることを特徴とする請求項1記載のセンサ装置。   The sensor chip is an acceleration sensor chip in which a movable part is provided with a piezoresistor, and the circuit unit is a temperature detection unit that detects an ambient temperature and an output signal of the sensor chip based on an output of the temperature detection unit The sensor device according to claim 1, further comprising a temperature compensation circuit that corrects the error. 前記バンプの突出寸法は、前記第1のパッケージ用基板と前記可動部との距離が前記可動部に許容された変位量を規定するように設定されてなることを特徴とする請求項2記載のセンサ装置。   3. The protruding dimension of the bump is set such that a distance between the first package substrate and the movable part defines a displacement amount allowed for the movable part. Sensor device.
JP2007044612A 2007-02-23 2007-02-23 Sensor apparatus Withdrawn JP2008209163A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007044612A JP2008209163A (en) 2007-02-23 2007-02-23 Sensor apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007044612A JP2008209163A (en) 2007-02-23 2007-02-23 Sensor apparatus

Publications (1)

Publication Number Publication Date
JP2008209163A true JP2008209163A (en) 2008-09-11

Family

ID=39785600

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007044612A Withdrawn JP2008209163A (en) 2007-02-23 2007-02-23 Sensor apparatus

Country Status (1)

Country Link
JP (1) JP2008209163A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010151445A (en) * 2008-12-23 2010-07-08 Denso Corp Semiconductor device and method for manufacturing same
CN107919332A (en) * 2017-12-20 2018-04-17 苏州晶方半导体科技股份有限公司 A kind of encapsulating structure and method for packing of optical finger print chip
WO2018196630A1 (en) * 2017-04-28 2018-11-01 苏州迈瑞微电子有限公司 Sensor package structure manufacturing method and sensor package structure

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010151445A (en) * 2008-12-23 2010-07-08 Denso Corp Semiconductor device and method for manufacturing same
WO2018196630A1 (en) * 2017-04-28 2018-11-01 苏州迈瑞微电子有限公司 Sensor package structure manufacturing method and sensor package structure
CN107919332A (en) * 2017-12-20 2018-04-17 苏州晶方半导体科技股份有限公司 A kind of encapsulating structure and method for packing of optical finger print chip

Similar Documents

Publication Publication Date Title
JP2008209163A (en) Sensor apparatus
JP4839826B2 (en) Sensor module
JP2007263766A (en) Sensor device
JP3938199B1 (en) Wafer level package structure and sensor device
JP2010127710A (en) Semiconductor device
JP2008008672A (en) Acceleration sensor
JP3938204B1 (en) Wafer level package structure and sensor element
JP4081496B2 (en) Wafer level package structure, acceleration sensor
JP3938205B1 (en) Sensor element
JP4715503B2 (en) Manufacturing method of sensor module
JP2010129609A (en) Interposer
JP2010008172A (en) Semiconductor device
JP5475946B2 (en) Sensor module
JP4665733B2 (en) Sensor element
JP2008157824A (en) Sensor device
WO2007061050A1 (en) Sensor device and method for manufacturing same
JP4816065B2 (en) Manufacturing method of sensor module
JP2009047650A (en) Sensor device and its manufacturing method
JP2007266320A (en) Sensor module
JP5069410B2 (en) Sensor element
JP2007263767A (en) Sensor device
JP3938203B1 (en) Sensor element and wafer level package structure
JP2007171153A (en) Sensor element
JP2008244174A (en) Method of manufacturing sensor element
JP4000169B2 (en) Chip size package

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20100511