JP4403373B2 - アクティブマトリクス型自発光表示装置 - Google Patents

アクティブマトリクス型自発光表示装置 Download PDF

Info

Publication number
JP4403373B2
JP4403373B2 JP2003327607A JP2003327607A JP4403373B2 JP 4403373 B2 JP4403373 B2 JP 4403373B2 JP 2003327607 A JP2003327607 A JP 2003327607A JP 2003327607 A JP2003327607 A JP 2003327607A JP 4403373 B2 JP4403373 B2 JP 4403373B2
Authority
JP
Japan
Prior art keywords
light
thin film
film transistor
emitting element
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003327607A
Other languages
English (en)
Other versions
JP2005092006A (ja
Inventor
和夫 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2003327607A priority Critical patent/JP4403373B2/ja
Publication of JP2005092006A publication Critical patent/JP2005092006A/ja
Application granted granted Critical
Publication of JP4403373B2 publication Critical patent/JP4403373B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

本発明はアクティブマトリクス型の自発光表示装置に関する。より詳しくは、各画素毎に発光素子に加え受光素子を備えた外光適応型の自発光表示装置に関する。
アクティブマトリクス型の自発光表示装置は、走査線の列と、これに直交する信号線の列と、各走査線及び各信号線が交差する部分に配され画素を構成する発光素子と、各発光素子を駆動する画素回路とを備えている。発光素子としては、現在有機EL素子が有望であり、盛んに開発が進められている。有機EL素子は有機薄膜に電界を掛けると発光する現象を利用したものである。有機EL素子は、印加電圧が10V以下で発光する為、低電圧駆動・低消費電力である。又、有機EL素子は自発光素子である為、バックライトなどの照明部材を必要とせず、軽量化及び薄型化が容易である。更に、有機EL素子の応答速度は数μs程度と非常に高速であるので、動画表示時の残像が発生しない。
有機EL素子を用いた平面自発光表示装置の中でも、取り分け画素回路を構成する駆動素子として薄膜トランジスタを用いたアクティブマトリクス型平面自発光表示装置の開発が盛んであり、以下の特許文献1〜特許文献3に記載されている。
特開2001−85160号公報 特開2002−297096号公報 特開2003−118164号公報
しかしながら、従来から提案されている平面自発光装置では、あらかじめ所定の外光条件を設定して、その外光条件下で最も見栄えがよくなる様な設計となっている。換言すると、標準的な外光条件に合わせて発光輝度はあらかじめ固定されている。その為、戸外の様な明るい場所では相対的に発光輝度が足らなくなり、画面が暗く見えてしまう。逆に照明の乏しい暗い場所では画面が明るくなり過ぎるという問題があった。
上述の様な問題に対処する為に、外部システムに外光に応じて発光素子の印加電圧を変えることで輝度調整を行う回路を組み込む方法が提案されており、例えば前記の特許文献2や特許文献3に記載がある。しかしながら、輝度調整用の回路を外部システムに組み込む方法では、自発光表示装置セットのコスト増大を招くという課題がある。
上述した従来の技術の課題に鑑み、本発明は内部画素回路に受光素子を付加することで自立的に外光に応じた輝度調整を可能にすることを目的とする。係る目的を達成する為に以下の手段を講じた。即ち、走査線の列と、これに直交する信号線の列と、各走査線及び各信号線が交差する部分に配され画素を構成する発光素子と、各発光素子を駆動する画素回路と、各発光素子に対応して各画素回路に配され外光を受光する受光素子とからなるアクティブマトリクス型自発光表示装置であって、前記画素回路は、対応する走査線によって走査された時、対応する信号線から映像信号をサンプリングし、これに応じて該発光素子を駆動し該映像信号に応じた輝度で発光を行なわせるとともに、該受光素子に応答して自律的に該発光素子の駆動を制御し、外光に適応して発光輝度を調整することを特徴とする。
一態様では、前記画素回路は、走査線及び信号線に接続して映像信号をサンプリングするサンプリング用薄膜トランジスタと、これに接続し該サンプリングされた映像信号に応じて該発光素子を駆動する駆動用薄膜トランジスタとを含み、前記受光素子は光検出用ダイオードからなり、該駆動用薄膜トランジスタのソース・ドレイン間と電気的に並列に接続されている。この場合、前記光検出用ダイオードは、そのカソード側が該駆動用薄膜トランジスタのソース・ドレインの高電位側に接続されている。
他の態様では、前記画素回路は、走査線及び信号線に接続して映像信号をサンプリングするサンプリング用薄膜トランジスタと、これに接続し該サンプリングされた映像信号に応じて該発光素子を駆動する駆動用薄膜トランジスタとを含み、前記受光素子は光検出用ダイオードからなり、該駆動用薄膜トランジスタのゲートに接続されている。この場合、前記駆動用薄膜トランジスタはNチャネル型であり、前記光検出用ダイオードは、そのアノードが該駆動用薄膜トランジスタのゲートに接続する一方、そのカソードが該駆動用薄膜トランジスタのゲートより高電位の電源ラインに接続している。或いは前記駆動用薄膜トランジスタはPチャネル型であり、前記光検出用ダイオードは、そのカソードが該駆動用薄膜トランジスタのゲートに接続する一方、そのアノードが該駆動用薄膜トランジスタのゲートより低電位の電源ラインに接続されている。
本発明によれば、アクティブマトリクス型平面自発光表示装置の各画素回路に光検出用ダイオードなどの受光素子を付加することにより、外光変化に応じて発光輝度を自立的に調整できる。これにより、外光条件に依存することなく常に良好な画像表示を提供できる。又、外部システムに外光変化に応じた調整機能を必要としない為、低コスト且つ高画質の平面表示装置セットを提供できる。
以下図面を参照して本発明の実施の形態を詳細に説明する。図1は本発明に係るアクティブマトリクス型自発光表示装置を示すものであり、(A)は全体構成図、(B)は画素平面図、(C)は画素回路図である。(A)に示す様に、本表示装置は、主要部となる平面パネル11と、駆動用の外付け回路とでセットになる。平面パネル11は中央部分に表示アレイ12を備えている。この表示アレイ12には画素3がマトリクス状に配列され、画面を構成する。表示アレイ12には走査線の列とこれに直交する信号線の列とが格子状に配されており、各画素3は各走査線及び各信号線が交差する部分に配されている。各画素3には発光素子と、これを駆動する画素回路と、外光を受光する受光素子とが集積形成されている。
これに対し外部の駆動用回路は、映像信号制御回路13と信号線駆動用集積回路14を含んでいる。映像信号制御回路13は信号線駆動用集積回路14を介して表示アレイ12の各信号線に接続されている。外部の駆動用システムは更に、走査線制御回路15と走査線駆動用集積回路16を含んでいる。走査線制御回路15は走査線駆動集積回路16を介して表示アレイ12の各走査線に接続されている。
(B)に示す様に、各画素3は、走査線1、信号線2及び電源ライン6で囲まれた矩形形状を有する。画素3の大部分が発光領域4Rを占め、一部を受光領域5Rが占めている。発光領域4Rには有機EL素子などの薄膜型発光素子が形成される。又受光領域5Rには光検出用ダイオードなどの受光素子が形成される。画素3は積層構造となっており、発光領域4R及び受光領域5Rの下部には、薄膜トランジスタなどで構成された画素回路が形成されている。
(C)に示す様に、画素回路7は、直交配列された走査線1と信号線2の交差部にサンプリング用薄膜トランジスタ8が配置されている。このサンプリング用薄膜トランジスタはN型で、そのゲートが走査線1に接続され、ドレインが信号線2に接続されている。サンプリング用薄膜トランジスタ8のソースにはサンプリング容量10と、駆動用薄膜トランジスタ9のゲートが接続されている。駆動用薄膜トランジスタ9はP型である。電源ラインから供給されるアノード電源Vaには、駆動用薄膜トランジスタ9のソースとサンプリング容量10と受光素子(光検出用ダイオード)5のカソードが接続される。そして駆動用薄膜トランジスタ9のドレインには光検出用ダイオード5のアノードと有機ELなどダイオード型発光素子4のアノードが接続されている。有機EL発光素子4のカソードは、別の電源ラインから供給されるカソード電源Vkに接続される。光検出用ダイオード5は、アノード電圧Vaが駆動用薄膜トランジスタのドレイン電位より常に大きいので、常時逆バイアス状態となっている。
係る構成において、画素回路7は、対応する走査線1によって走査された時、対応する信号線2から映像信号をサンプリングし、これに応じて発光素子4を駆動し映像信号に応じた輝度で発光を行わせるとともに、光検出用ダイオード(受光素子)5に応答して自立的に発光素子4の駆動を制御し、外光に適応して発光輝度を調整する。本実施形態では、受光素子5が光検出用ダイオードからなり、駆動用薄膜トランジスタ9のソース・ドレイン間と電気的に並列に接続されている。より具体的には、光検出用ダイオード5は、そのカソード側が駆動用薄膜トランジスタ9のソース・ドレインの高電位側に接続されている。
図2は、図1に示した実施形態に含まれる画素回路の動作を説明するタイミングチャートであり、有機EL発光素子を明状態から暗状態にする動作を図示している。走査線にパルス状の走査信号が入力されることで、走査線電位が高電位に遷移すると、サンプリング用薄膜トランジスタはオン状態となり、映像信号をサンプリング容量に充電する。すると、駆動用薄膜トランジスタのゲート電位は上昇を開始し、ソース・ドレイン間抵抗が大きくなる。その為、有機EL発光素子のアノード電位は下降するとともに、発光輝度は図示の様に低下する。そして、走査線電位が高電位から低電位に戻ると、サンプリング用薄膜トランジスタはオフ状態となり、サンプリング容量には映像信号がそのまま保持される。これにより、駆動用薄膜トランジスタのゲート電位は一定となり、発光素子の発光輝度は、次フレームまで一定に維持される。
ここで光検出用ダイオードに外光が照射されると、外光による光キャリアの効果により、アノード電源から有機EL発光素子に光検出用ダイオードを介して電流Ileakが流れる。駆動用薄膜トランジスタのソース・ドレイン間電流をIdriveとすると、有機EL発光素子に流れるトータル電流Ielは、
Iel=Idrive+Ileak
となる。検出用ダイオードの光電流Ileakは外光が強い程大きくなるので、Ielも外光が明るい程大きくなり、有機EL発光素子の発光輝度は図2に示した様に上昇する。逆に外光強度が弱い場合には、光検出用ダイオードに流れる光電流Ileakは非常に小さい値となり、Ielも低下し発光輝度が下がる。この様に有機ELに流れるトータル電流Ielは、外光強度に応じて変化するので、外光に応じて自立的に発光強度を調整することが可能となり、高品位な画像表示を提供することができる。
図3は、本発明に係るアクティブマトリクス型自発光表示装置の他の実施形態を示す画素回路図である。理解を容易にする為、図1に示した実施形態と対応する部分には対応する参照番号を付してある。図示の画素回路は、直交配列された走査線1と信号線2の交差部にサンプリング用N型の薄膜トランジスタ8が配置されている。サンプリング用薄膜トランジスタ8は、そのゲートが走査線1に接続し、ドレインと信号線2が接続する。サンプリング用薄膜トランジスタ8のソースには、光検出用ダイオード5のアノードと、サンプリング容量10の一方の電極と、駆動用N型の薄膜トランジスタ9のゲートとが接続される。駆動用薄膜トランジスタ9のドレインには、有機EL発光素子4のアノードが接続される。アノード電源Vaには、駆動用薄膜トランジスタ9のソースと、光検出用ダイオード5のカソードが接続される。カソード電源Vkには有機EL発光素子4のカソードが接続される。光検出用ダイオード5は、アノード電源Vaの電位が駆動用薄膜トランジスタ9のゲート電位より常に高い為、常時逆バイアス状態となる。逆バイアス状態下では、光照射により光電流が励起される。
図4は、図3に示した実施形態の画素回路の動作を説明するタイミングチャートであり、有機EL発光素子を暗状態から明状態に遷移させる場合を表わしている。走査線にパルス状の走査信号SCNを印加することで走査線電位が高レベルに遷移すると、サンプリング用薄膜トランジスタはオン状態となり、信号線から供給される映像信号SIGをサンプリング容量に充電する。すると駆動用薄膜トランジスタのゲート電位は上昇を開始し、そのソース・ドレイン間抵抗が小さくなる。その為、有機EL発光素子のアノード電位が上昇するとともに発光輝度が高くなる。
走査信号SCNの解除により走査線電位が高レベルから低レベルに戻ると、サンプリング用薄膜トランジスタがオフ状態となりサンプリング容量に充電された映像信号電位が保持される。光検出用ダイオードのアノード電位も信号電位に保持される。
ここで外光が光検出用ダイオードに照射されると、光キャリアの影響により光リーク電流Ileakが発生する。すると保持期間中に、サンプリング容量に蓄積された映像信号電位に相当する電荷は、Ileakにより徐々に増加する。この結果駆動用薄膜トランジスタのゲートも上昇を始め、それに伴いソース・ドレイン間抵抗が小さくなり、有機EL発光素子の輝度は図示の様に上昇する。この上昇は次フレームで映像信号の書き込みが開始されるまで続く。この様に、本実施形態の画素回路は、図1に示した実施形態と同様に、外光強度に応じて自立的に発光素子の駆動を制御し、外光に適用して発光輝度を調整することで、高品位な画像表示を実現できる。尚、本実施形態はフレーム毎にサンプリング容量がリフレッシュされるので、光リーク電流Ileakの影響も1フレーム毎にリフレッシュされる。従って、Ileakがサンプリング容量に蓄積され正常な動作が不能となる様なことはない。
図5は、図3に示した画素回路の変形例を示す回路図である。理解を容易にする為、図3に示した先の画素回路と対応する部分には対応する参照番号を付してある。図3に示した実施形態は、駆動用薄膜トランジスタがNチャネル型であり、光検出用ダイオードは、そのアノードが駆動用薄膜トランジスタのゲートに接続する一方、そのカソードが駆動用薄膜トランジスタのゲートより高電位の電源ラインに接続していた。これに対し、図5の変形例は、駆動用薄膜トランジスタがPチャネル型であり、光検出用ダイオードは、そのカソードが駆動用薄膜トランジスタのゲートに接続する一方、そのアノードが駆動用薄膜トランジスタのゲートより低電位の電源ラインに接続されている。具体的には図示する様に、直交配列された走査線1と信号線2の交差部にサンプリング用N型の薄膜トランジスタ8が配置されている。サンプリング用薄膜トランジスタ8は、そのゲートが走査線1に接続し、ドレインが信号線2に接続している。サンプリング用薄膜トランジスタ8のソースには、光検出用ダイオード5のカソードと、サンプリング容量10の一方の電極と、駆動用薄膜トランジスタ9のゲートが接続されている。駆動用薄膜トランジスタ9はP型であり、そのドレインには有機EL発光素子4のアノードが接続される。アノード電源Vaには、駆動用薄膜トランジスタ9のソースが接続される。カソード電源Vkには光検出用ダイオード5のアノードと、有機EL発光素子4のカソードが接続される。駆動用薄膜トランジスタ9のゲート電位はカソード電源Vkの電位より常に高い為、光検出用ダイオードは常時逆バイアス状態となる。
図6は、図5に示した画素回路の動作説明に供するタイミングチャートであり、有機EL発光素子を明状態から暗状態に遷移させる場合を表わしている。走査信号SCNの印加により走査線電位が高電位に遷移すると、サンプリング用薄膜トランジスタはオン状態となり、映像信号電位をサンプリング容量に充電する。すると、駆動用薄膜トランジスタのゲート電位は上昇を開始し、そのソース・ドレイン間抵抗が大きくなる。その為有機EL発光素子のアノード電位は低下するとともに発光輝度は図示の様に低下する。
走査信号SCNの解除により走査線電位が低電位に遷移すると、サンプリング容量に充電された映像信号電位が保持されるとともに、光検出用ダイオードのカソード電位も映像信号電位に保持される。
ここで外光が光検出用ダイオードに照射されると、光検出用ダイオードの光リーク電流Ileakにより、保持期間中にサンプリング容量は光検出用ダイオードを介して放電される。すると駆動用薄膜トランジスタのゲート電位も下降を始め、それに伴いソース・ドレイン間抵抗も小さくなり、有機EL発光素子の輝度は上昇する。この上昇は次フレームの書き込みが開始されるまで続く。次フレームの書き込みが開始されるとリフレッシュされる。この様に本画素回路は、受光素子に応答して自立的に発光素子の駆動を制御し、外光に適応して発光輝度を調整することができる。
本発明に係るアクティブマトリクス型自発光表示装置の一実施形態を示す模式図である。 図1に示した実施形態の動作説明に供するタイミングチャートである。 本発明に係るアクティブマトリクス型自発光表示装置の他の実施形態を示す画素回路図である。 図3に示した実施形態の動作説明に供するタイミングチャートである。 本発明に係るアクティブマトリクス型自発光表示装置の別の実施形態を示す画素回路図である。 図5に示した実施形態の動作説明に供するタイミングチャートである。
符号の説明
1・・・走査線、2・・・信号線、3・・・画素、4・・・発光素子、5・・・光検出用ダイオード(受光素子)、6・・・電源ライン、7・・・画素回路、8・・・サンプリング用薄膜トランジスタ、9・・・駆動用薄膜トランジスタ、10・・・サンプリング容量、11・・・平面パネル、12・・・表示アレイ

Claims (1)

  1. 走査線の列と、これに直交する信号線の列と、各走査線及び各信号線が交差する部分に配され画素を構成する発光素子と、各発光素子を駆動する画素回路と、各発光素子に対応して各画素回路に配され外光を受光する受光素子とを備え、
    前記画素回路が、対応する走査線によって走査された時、対応する信号線から映像信号をサンプリングし、これに応じて該発光素子を駆動し該映像信号に応じた輝度で発光を行なわせるとともに、該受光素子に応答して自律的に該発光素子の駆動を制御し、外光に適応して発光輝度を調整するアクティブマトリクス型自発光表示装置であって、
    前記画素回路は、走査線及び信号線に接続して映像信号をサンプリングするサンプリング用薄膜トランジスタと、これに接続し該サンプリングされた映像信号に応じて該発光素子を駆動する駆動用薄膜トランジスタとを含み、
    前記受光素子は光検出用ダイオードからなり、該駆動用薄膜トランジスタのソース・ドレイン間と電気的に並列に接続されており、当該光検出用ダイオードのカソード側が該駆動用薄膜トランジスタのソース・ドレインの高電位側に接続されている
    ことを特徴とするアクティブマトリクス型自発光表示装置。
JP2003327607A 2003-09-19 2003-09-19 アクティブマトリクス型自発光表示装置 Expired - Fee Related JP4403373B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003327607A JP4403373B2 (ja) 2003-09-19 2003-09-19 アクティブマトリクス型自発光表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003327607A JP4403373B2 (ja) 2003-09-19 2003-09-19 アクティブマトリクス型自発光表示装置

Publications (2)

Publication Number Publication Date
JP2005092006A JP2005092006A (ja) 2005-04-07
JP4403373B2 true JP4403373B2 (ja) 2010-01-27

Family

ID=34457433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003327607A Expired - Fee Related JP4403373B2 (ja) 2003-09-19 2003-09-19 アクティブマトリクス型自発光表示装置

Country Status (1)

Country Link
JP (1) JP4403373B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100765261B1 (ko) 2006-07-11 2007-10-09 삼성전자주식회사 표시장치
KR100840098B1 (ko) * 2007-07-04 2008-06-19 삼성에스디아이 주식회사 유기전계발광 소자 및 그의 제조 방법
JP5737570B2 (ja) * 2011-04-08 2015-06-17 ソニー株式会社 表示装置および電子機器
US11152585B2 (en) 2017-03-27 2021-10-19 Pioneer Corporation Optical device

Also Published As

Publication number Publication date
JP2005092006A (ja) 2005-04-07

Similar Documents

Publication Publication Date Title
US8493294B2 (en) Display device and electronic apparatus
US7411571B2 (en) Organic light emitting display
TWI490836B (zh) 像素電路、顯示裝置、電子設備以及驅動像素電路的方法
JP4007336B2 (ja) 画素回路の駆動方法、画素回路、電気光学装置および電子機器
US9047813B2 (en) Pixel circuit, display device, electronic apparatus, and method of driving pixel circuit
US7580015B2 (en) Active matrix organic light emitting diodes pixel circuit
US7602387B2 (en) Electroluminescent display devices
US8941695B2 (en) Display device, driving method of display device, and electronic apparatus
US20080036706A1 (en) Active-matrix-type light-emitting device, electronic apparatus, and pixel driving method for active-matrix-type light-emitting device
US20120287102A1 (en) Pixel circuit, display device, electronic apparatus, and method for driving pixel circuit
WO2002075711A1 (fr) Ecran auto-lumineux
JP2009133914A (ja) 表示装置
KR20060046635A (ko) 액티브 매트릭스형 표시장치 및 그 구동방법
JP2008541185A (ja) 電子発光ディスプレイ装置
JP2009500650A (ja) 電界発光ディスプレイ装置
JP2007529774A (ja) アクティブマトリックス表示装置
JP2009133913A (ja) 表示装置
JP4274070B2 (ja) 表示装置及びその駆動方法
CN110021270B (zh) 阵列基板、显示面板及显示装置
JP2010038928A (ja) 表示装置およびその駆動方法ならびに電子機器
JP2009514004A (ja) アクティブマトリクスディスプレイ装置
JP2012058634A (ja) 表示装置、表示装置の駆動方法、及び、電子機器
JP4403373B2 (ja) アクティブマトリクス型自発光表示装置
JP2009037100A (ja) 表示装置
JP2010060802A (ja) 表示装置、表示装置の画素分割方法および電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060622

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090219

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20090225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091006

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091019

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121113

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121113

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees