JP4398170B2 - Dc/dcコンバータ、無停電電源装置およびスイッチング電源装置 - Google Patents
Dc/dcコンバータ、無停電電源装置およびスイッチング電源装置 Download PDFInfo
- Publication number
- JP4398170B2 JP4398170B2 JP2003088494A JP2003088494A JP4398170B2 JP 4398170 B2 JP4398170 B2 JP 4398170B2 JP 2003088494 A JP2003088494 A JP 2003088494A JP 2003088494 A JP2003088494 A JP 2003088494A JP 4398170 B2 JP4398170 B2 JP 4398170B2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- voltage
- output
- pair
- connection terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
【発明の属する技術分野】
本発明は、直流電圧から他の電圧値の直流電圧を生成するDC/DCコンバータ、無停電電源装置およびスイッチング電源装置に関する。
【0002】
【従来の技術】
図7は、特許文献1で開示されるDC/DCコンバータの回路図である。特許文献1に記載されるDC/DCコンバータでは、バッテリ101およびトランスの一次側コイル102に接続されているFET103へ、パルス幅制御IC104が制御パルスを出力する。これにより、トランスの二次側コイル105に電圧が発生する。二次側コイル105は、リアクタ106およびコンデンサ107に接続されている。トランスの二次側コイル105に発生する電圧でコンデンサ107は充電される。コンデンサ107の充電電圧が、直流電圧として一対の出力端子108,108から出力される。
【0003】
【特許文献1】
特開2000−50624号公報(発明の実施の形態の欄、図1)
【0004】
【発明が解決しようとする課題】
従来のDC/DCコンバータは、上記特許文献1に例示されるように、出力電圧と、オシレータ(OSC)が発生する三角波との波形演算に基づいて、制御パルスのパルス幅を制御し、これにより、出力電圧が所望の電圧となるように制御している。つまり、従来のDC/DCコンバータは、アナログ的な波形同士の比較に基づいて、制御パルスを生成している。
【0005】
このようなアナログ的な制御方式の場合、出力電圧が制御系の応答速度よりも早く変化してしまうと、それに追従して制御することができない。また、追従して制御できるような変化の早さであったとしても、制御パルスのパルス幅や周波数を安定化させることはできず、ひいては、出力電圧を好適に安定化させることはできない。
【0006】
そのため、従来のDC/DCコンバータでは、実機レベルでは必ずと言っても良いほど、電圧を発生する二次側コイル105と、検出位置である一対の出力端子108,108との間に、コンデンサ107とリアクタ106とで構成されるLCフィルタが設けられている。
【0007】
LCフィルタを設けることで、FET103のスイッチング制御に基づいて、二次側コイル105に急峻に変化する電圧が発生してしまうにもかかわらず、この電圧の急峻な変化を平均化し、その平均化された電圧に基づいて制御をすることができる。これにより、制御パルスのパルス幅や周波数を安定化させ、ひいては、出力電圧を好適に安定化させることができる。
【0008】
しかしながら、二次側コイル105と、一対の出力端子108,108との間に、LCフィルタを設けると、以下のような、あまり好ましくない弊害が生じる。
【0009】
第一に、リアクタ106とコンデンサ107とを設けることで、DC/DCコンバータの回路素子数が増加してしまう。また、DC/DCコンバータの大きさも大きくなってしまう。
【0010】
第二に、リアクタ106では電力の損失が発生する。その結果、DC/DCコンバータの電力変換効率が下がってしまう。DC/DCコンバータの電力変換効率を一定以上に上げることができなくなってしまう。
【0011】
第三に、リアクタ106とコンデンサ107とで構成されるLCフィルタは、制御系の閉ループ内に配設される。そして、LCフィルタは、二次遅れ成分を発生する。その結果、LCフィルタによって発振してしまわないように、制御系の閉ループの安定化設計が必要となる。
【0012】
第四に、LCフィルタを設けて検出電圧を平均化したとしても、微視的に見れば、検出電圧には、わずかなリップル成分が含まれている。そして、無負荷に近い軽負荷の状況では、このわずかなリップル成分によって、検出電圧が0V以下となってしまうことがあり得る。この場合、リアクタ106には、電流が連続的に流れなくなってしまう。そして、このようなリアクタ電流が不連続となる状況が発生しないように、無負荷に近い状態でも、リアクタ106に電流が流れつづけるように、コンデンサ107と並列に、ダミー負荷としての抵抗素子を接続する必要が生じる。その結果、DC/DCコンバータの電力変換効率は、さらに低下してしまう。
【0013】
本発明は、以上の課題を解決するものであり、リアクタを設けることなく、制御パルスのパルス幅や周波数を安定化させ、ひいては、出力電圧を好適に安定化させることができるDC/DCコンバータ、無停電電源装置およびスイッチング電源装置を得ることを目的とする。
【0014】
本発明に係るDC/DCコンバータは、直流電圧が入力される一対の接続端子と、一対の接続端子の間に接続されるトランジスタと、トランジスタをオン状態とオフ状態との間で切り替える制御手段と、トランジスタがオン状態とオフ状態との間で切り替わることで電圧を発生する電圧発生コイルと、電圧発生コイルの両端に接続される一対の他の接続端子と、一対の他の接続端子の間に接続されるコンデンサと、を備え、制御手段は、コンデンサに発生する電圧の瞬時値をサンプリングしてデジタル値へ変換するADコンバータと、一対の他の接続端子から出力される電圧の目標値を記憶する目標値レジスタと、ADコンバータが出力するデジタル値と目標値とを比較する比較手段と、トランジスタのゲートに接続されるDAコンバータと、DAコンバータから、トランジスタをオン状態とオフ状態との間で切り替える制御パルスを出力させる制御パルス発生手段と、比較手段においてデジタル値が目標値よりも小さいと判断された場合には、DAコンバータからの制御パルスの出力を許可し、比較手段においてデジタル値が目標値以上であると判断された場合には、DAコンバータからの制御パルスの出力を禁止する出力制御手段と、を有するものである。
【0015】
このDC/DCコンバータは、トランジスタがオン状態とオフ状態との間で切り替わることで、コンデンサに電圧が発生する。このコンデンサに発生する電圧をデジタル値へ変換し、このデジタル値と出力電圧の目標値とを比較する。そして、比較手段においてデジタル値が目標値よりも小さいと判断された場合には、DAコンバータからトランジスタへ制御パルスが出力される。逆に、比較手段においてデジタル値が目標値以上であると判断された場合には、DAコンバータからトランジスタへの制御パルスの出力が禁止される。
【0016】
したがって、コンデンサの出力電圧が、目標値よりも小さい場合には、制御パルスが出力され続け、これによりコンデンサの出力電圧が目標値に近づいてゆく。逆に、コンデンサの出力電圧が、目標値以上である場合には、制御パルスの出力が禁止され続け、一対の他の接続端子の間に接続される負荷がコンデンサの蓄電電力を消費することで、コンデンサの出力電圧が目標値まで下がってゆく。これにより、コンデンサの出力電圧は、目標値に収束する。
【0017】
また、コンデンサに発生する電圧は、ADコンバータで、サンプリングされる。このサンプリングされたデジタル値に基づいて制御パルスが生成される。したがって、FETのスイッチング制御に基づいて二次側コイルに急峻に変化する電圧が発生してしまうにもかかわらず、急峻に変化する電圧の瞬時値をサンプリングし、そのサンプリングされたデジタル値に基づいて、制御をすることができる。これにより、リアクタを設けることなく、制御パルスのパルス幅や周波数を安定化させ、ひいては、出力電圧を好適に安定化させることができる。
【0018】
本発明に係る他のDC/DCコンバータは、直流電圧が入力される一対の接続端子と、一対の接続端子の間に接続されるトランジスタと、トランジスタをオン状態とオフ状態との間で切り替える制御手段と、トランジスタがオン状態とオフ状態との間で切り替わることで電圧を発生する電圧発生コイルと、電圧発生コイルの両端に接続される一対の他の接続端子と、一対の他の接続端子の間に接続されるコンデンサと、を備え、制御手段は、コンデンサに発生する電圧の瞬時値をサンプリングしてデジタル値へ変換するADコンバータと、一対の他の接続端子から出力される電圧の目標値を記憶する目標値レジスタと、ADコンバータが出力するデジタル値と目標値とを比較する比較手段と、トランジスタのゲートに接続されるDAコンバータと、DAコンバータから、トランジスタをオン状態とオフ状態との間で切り替える制御パルスを出力させる制御パルス発生手段と、比較手段の比較結果に基づいて、DAコンバータからの制御パルスの出力を許可あるいは禁止し、これによりコンデンサの出力電圧が目標値に収束するように制御する出力制御手段と、を有するものである。
【0019】
このDC/DCコンバータは、トランジスタがオン状態とオフ状態との間で切り替わることで、コンデンサに電圧が発生する。このコンデンサに発生する電圧をデジタル値へ変換し、このデジタル値と出力電圧の目標値とを比較する。そして、比較手段の比較結果に基づいて、DAコンバータからの制御パルスの出力が許可あるいは禁止される。これにより、コンデンサの出力電圧は、目標値に収束する。
【0020】
また、コンデンサに発生する電圧は、ADコンバータで、サンプリングされる。このサンプリングされたデジタル値に基づいて制御パルスが生成される。したがって、FETのスイッチング制御に基づいて二次側コイルに急峻に変化する電圧が発生してしまうにもかかわらず、急峻に変化する電圧の瞬時値をサンプリングし、そのサンプリングされたデジタル値に基づいて、制御をすることができる。これにより、リアクタを設けることなく、制御パルスのパルス幅や周波数を安定化させ、ひいては、出力電圧を好適に安定化させることができる。
【0021】
本発明に係る他のDC/DCコンバータは、さらに、DC/DCコンバータは、デジタル値の目標値に対する誤差値の範囲毎に、異なる波形パターンが対応付けられた波形パターンテーブルを備え、比較手段は、デジタル値の目標値に対する誤差値を演算し、出力制御手段は、比較手段が演算した誤差値が、波形パターンテーブルのどの誤差値の範囲に入るかを判断し、その範囲に対応付けられている波形パターンを選択し、制御パルス発生手段は、選択された波形パターンの波形を、DAコンバータから出力させるものである。
【0022】
この構成を採用すれば、ADコンバータのサンプリング周期を、DAコンバータの制御パルスの周期よりも長くしたとしても、DC/DCコンバータの出力電圧の品質低下を抑制することができる。
【0023】
本発明に係る他のDC/DCコンバータは、さらに、波形パターンテーブルには、ADコンバータのサンプリング周期の間に、制御パルスを1つだけ生成する波形パターンが含まれているものである。
【0024】
この構成を採用すれば、ADコンバータのサンプリング周期を、DAコンバータの制御パルスの周期よりも長くしたとしても、DC/DCコンバータの出力電圧の品質低下を防止することができる。
【0025】
本発明に係る無停電電源装置は、一対の接続端子および一対の他の接続端子を備える上述するいずれか1つのDC/DCコンバータと、一対の接続端子の間に接続されるバッテリと、一対の他の接続端子が接続されるDC/ACインバータと、を備え、交流電力に異常がある場合には、DC/DCコンバータから出力される直流電圧をDC/ACインバータで交流電力へ変換して出力するものである。
【0026】
この構成を採用すれば、DC/DCコンバータは、バッテリが出力する直流電圧に基づいて、他の直流電圧を生成する。DC/ACインバータは、交流電力に異常がある場合には、この他の直流電圧を交流電力へ変換して出力する。これにより、交流電力に異常がある場合であっても、無停電電源装置に接続される負荷機器へは、バッテリの蓄電電力に基づく交流電力が供給され、この負荷機器はこの交流電力で動作し続けることができる。
【0027】
本発明に係る他の無停電電源装置は、交流電源が接続される一対の入力端子と、一対の入力端子が接続されるAC/DCコンバータと、AC/DCコンバータの出力が接続されるDC/ACインバータと、バッテリと、AC/DCコンバータの出力が接続され、バッテリを充電するチャージャと、バッテリとDC/ACインバータとの間に接続される上述する本願の他の発明にかかるDC/DCコンバータと、AC/DCコンバータ、DC/ACインバータ、チャージャおよびDC/DCコンバータの動作を制御する制御本体と、を備える無停電電源装置であって、DC/DCコンバータにおける制御パルスの生成処理と、AC/DCコンバータにおける制御パルスの生成処理と、DC/ACインバータにおける制御パルスの生成処理と、チャージャにおける制御パルスの生成処理と、制御本体による制御とを、1つのマイクロコンピュータで実現するものである。
【0028】
この構成を採用すれば、従来アナログ素子を利用して生成していた、DC/DCコンバータにおける制御パルスの生成処理と、AC/DCコンバータにおける制御パルスの生成処理と、DC/ACインバータにおける制御パルスの生成処理と、チャージャにおける制御パルスの生成処理と、制御本体による制御とを、1つのマイクロコンピュータで実現することができる。その結果、無停電源装置に使用する素子数を圧倒的に削減し、消費電力の低減、信頼性の向上、小型化、その他のメリットを得ることができる。
【0029】
本発明に係るスイッチング電源装置は、一対の接続端子および一対の他の接続端子を備える上述するいずれか1つのDC/DCコンバータと、交流電圧を直流電圧へ変換し、一対の接続端子へ出力する整流回路と、を備えるものである。
【0030】
この構成を採用すれば、整流回路が交流電圧を整流し、DC/DCコンバータはその整流された電圧を直流電圧へ変換する。これにより、スイッチング電源装置に接続される負荷機器へ、所望の電圧値を有する直流電圧を、供給することができる。
【0031】
【発明の実施の形態】
以下、本発明に係るDC/DCコンバータ、無停電電源装置およびスイッチング電源装置の実施の形態を、図面に基づいて説明する。
【0032】
実施の形態1.
図1は、本発明の実施の形態1に係る無停電電源装置1を示す、ブロック図である。
【0033】
無停電電源装置1は、商用交流電源2が接続される一対の入力端子3,3と、負荷機器4が接続される一対の出力端子5,5と、を備える。商用交流電源2は、交流電圧を出力する。負荷機器4は、交流電圧が入力されることで動作する。
【0034】
一対の入力端子3,3は、AC/DCコンバータ6に接続される。AC/DCコンバータ6は、一対の入力端子3,3に入力される交流電圧を直流電圧へ変換する。AC/DCコンバータ6からは、この直流電圧が出力される。
【0035】
AC/DCコンバータ6には、DC/ACインバータ7が接続される。DC/ACインバータ7は、入力される直流電圧を交流電圧へ変換する。この交流電圧の波形は、一般的には、商用交流電源2が出力する交流電圧と略同じ波形になる。DC/ACインバータ7からは、この生成された交流電圧が出力される。
【0036】
DC/ACインバータ7には、一対の出力端子5,5が接続される。したがって、DC/ACインバータ7が出力する交流電圧は、一対の出力端子5,5の間に接続される負荷機器4へ供給される。これにより、負荷機器4は、動作することができる。
【0037】
以下、AC/DCコンバータ6とDC/ACインバータ7とを接続する一対の配線を、一対のレール配線8,8と記載する。また、この一対のレール配線8,8の間に発生する電圧をレールトゥレール電圧と記載する。
【0038】
一対のレール配線8,8には、チャージャ9が接続される。チャージャ9は、レールトゥレール電圧を充電電圧へ変換する。チャージャ9からはこの充電電圧が出力される。そして、チャージャ9には、バッテリ10が接続される。したがって、チャージャ9が動作することで、バッテリ10を充電することができる。
【0039】
バッテリ10には、DC/DCコンバータ11が接続される。図2は、図1中のDC/DCコンバータ11を示す回路図である。
【0040】
DC/DCコンバータ11は、バッテリ10が接続される一対の接続端子21,21と、一対のレール配線8,8に接続される一対の他の接続端子22,22と、を備える。
【0041】
一対の接続端子21,21の間には、入力出力電解コンデンサ3623が接続される。入力出力電解コンデンサ3623と並列に、2本の制御アームが接続されている。
【0042】
図2において、左側の制御アームは、2つの電界効果トランジスタ(以下、FETと記載する。)24,25が直列に接続された回路構成を有する。図2において、右側の制御アームは、2つのFET26,27が直列に接続された回路構成を有する。各FET24,25,26,27には、保護ダイオード28と、コンデンサ29とが、並列に接続されている。一方の制御アームの2つのFET24,25同士の接続点30と、他方の制御アームの2つのFET26,27同士の接続点31との間には、トランスの一次側コイル32が接続される。なお、この4つのFET24,25,26,27それぞれが、トランジスタである。
【0043】
FETは、そのゲートにスイッチング用の制御パルスが入力されることで、オン状態とオフ状態との間で切り替わる。一方の制御アームの2つのFET24,25は、基本的に交互にオン状態に制御される。他方の制御アームの2つのFET26,27も、基本的に交互にオン状態に制御される。また、図2に示す4つのFETの中、左上のFET24がオン状態になるときには、右下のFET27がオン状態となり、右上のFET26がオン状態になるときには、左下のFET25がオン状態となるように制御される。
【0044】
このように4つのFET24,25,26,27をスイッチング制御することで、一次側コイル32には、バッテリ10の充電電圧がそのままの電圧として、あるいは、逆向きの電圧として印加される。つまり、一次側コイル32には、バッテリ10の充電電圧を振幅とする、交流電圧が印加されることになる。
【0045】
トランスには、第一の二次側コイル33と、第二の二次側コイル34の計2つの二次側コイルが設けられている。これら2つの二次側コイル33,34は、一次側コイル32と電磁気的に結合している。したがって、一次側コイル32に交流電圧が印加されると、第一の二次側コイル33と、第二の二次側コイル34とには、それぞれ交流電圧が発生する。なお、第一の二次側コイル33と、第二の二次側コイル34とは、それぞれが電圧発生コイルである。
【0046】
なお、第一の二次側コイル33の巻数と、第二の二次側コイル34の巻数とは、同じ数である。そのため、第一の二次側コイル33に発生する電圧の大きさと、第二の二次側コイル34に発生する電圧の大きさとは、等しい。また、これら2つの二次側コイル33,34は、一次側コイル32に、図2において上側がプラスとなる電圧が印加された場合に、それぞれの上側がプラスとなる電圧を発生する向きに巻かれている。
【0047】
以下、図2において、上側が下側よりも高くなる電圧をプラスの電圧と記載し、下側が上側よりも高くなる電圧をマイナスの電圧と記載する。
【0048】
第一の二次側コイル33は、第一のダイオード35を介して、出力電解コンデンサ36に接続される。第一のダイオード35は、第一の二次側コイル33にプラスの電圧が発生した場合に電流を流す向きに接続されている。したがって、第一の二次側コイル33にプラスの電圧が発生すると、この電圧で出力電解コンデンサ36はプラスの電圧に充電される。
【0049】
第一の二次側コイル33は、第二のダイオード37を介して、他の出力電解コンデンサ38に接続される。第二のダイオード37は、第一の二次側コイル33にマイナスの電圧が発生した場合に電流を流す向きに接続されている。したがって、第一の二次側コイル33にマイナスの電圧が発生すると、この電圧で他の出力電解コンデンサ38はプラスの電圧に充電される。
【0050】
第二の二次側コイル34は、第三のダイオード39を介して、他の出力電解コンデンサ38に接続される。第三のダイオード39は、第二の二次側コイル34にプラスの電圧が発生した場合に電流を流す向きに接続されている。したがって、第二の二次側コイル34にプラスの電圧が発生すると、この電圧で他の出力電解コンデンサ38はプラスに充電される。
【0051】
第二の二次側コイル34は、第四のダイオード40を介して、出力電解コンデンサ36に接続される。第四のダイオード40は、第二の二次側コイル34にマイナスの電圧が発生した場合に電流を流す向きに接続されている。したがって、第二の二次側コイル34にマイナスの電圧が発生すると、この電圧で出力電解コンデンサ36はプラスに充電される。
【0052】
そして、上述したように、一次側コイル32にプラスの電圧が印加されると、第一の二次側コイル33および第二の二次側コイル34には共にプラスの電圧が発生する。また、一次側コイル32にマイナスの電圧が印加されると、第一の二次側コイル33および第二の二次側コイル34には共にマイナスの電圧が発生する。
【0053】
したがって、一次側コイル32にプラスの電圧が印加されると、出力電解コンデンサ36は第一の二次側コイル33に発生する電圧でプラスに充電され、且つ、他の出力電解コンデンサ38は第二の二次側コイル34に発生する電圧でプラスに充電される。また、一次側コイル32にマイナスの電圧が印加されると、出力電解コンデンサ36は第二の二次側コイル34に発生する電圧でプラスに充電され、且つ、他の出力電解コンデンサ38は第一の二次側コイル33に発生する電圧でプラスに充電される。つまり、出力電解コンデンサ36および他の出力電解コンデンサ38はそれぞれ、一次側コイル32に印加される交流電圧を全波整流した電圧で、プラスに充電される。
【0054】
出力電解コンデンサ36および他の出力電解コンデンサ38は、互いに直列に接続されている。また、その全体が、一対の他の接続端子22,22に接続される。したがって、出力電解コンデンサ36と他の出力電解コンデンサ38とで、コンデンサが構成される。一対の他の接続端子22,22の間には、抵抗素子41が並列に接続される。この一対の他の接続端子22,22は、一対のレール配線8,8に接続される。したがって、出力電解コンデンサ36の充電電圧と、他の出力電解コンデンサ38の充電電圧との和の電圧が、一対の他の接続端子22,22を介して、一対のレール配線8,8へ出力される。
【0055】
また、このDC/DCコンバータ11は、DSP(Digital Signal Processor)と呼ばれるマイクロコンピュータ42を備える。このマイクロコンピュータ42が制御手段となる。このマイクロコンピュータ42は、ADコンバータ43と、入力レジスタ44と、を備える。ADコンバータ43には、一対の他の接続端子22,22の間の電圧が入力される。そして、ADコンバータ43は、所定のサンプリング周期毎に、入力されている一対の他の接続端子22,22の間の電圧を、デジタル値へ変換する。そして、このデジタル値は、入力レジスタ44に記憶される。
【0056】
ADコンバータ43が出力するデジタル値は、比較手段としての大小判定手段45に入力される。大小判定手段45には、目標値レジスタ46に記憶されている電圧の目標値と、入力レジスタ44に記憶されているデジタル値とを比較する。そして、大小判定手段45は、デジタル値が目標値よりも小さいと判断すると「1」を出力し、デジタル値が目標値以上であると判断すると「0」を出力する。この大小判定手段45の比較結果は、大小判定結果レジスタ47に記憶される。
【0057】
また、マイクロコンピュータ42は、DAコンバータ48と、出力レジスタ49と、制御パルス発生手段50と、出力制御手段51と、を備える。
【0058】
DAコンバータ48は、所定の更新周期毎に、出力レジスタ49の値を読み取り、この出力レジスタ49の値に応じたレベルのゲート信号を出力する。このゲート信号は、図2において左上のFET24と、右下のFET27とに入力される。また、ゲート信号は、反転回路52で反転される。反転されたゲート信号は、図2において右上のFET26と、左下のFET25とに入力される。
【0059】
制御パルス発生手段50は、更新周期毎に、出力レジスタ49の値を書き換える。たとえば、出力レジスタ49の値が「1」であるときに、DAコンバータ48から、FET24をオン状態に制御するレベルのゲート信号が出力され、出力レジスタ49の値が「0」であるときに、DAコンバータ48から、FET24をオフ状態に制御するレベルのゲート信号が出力されるとすると、制御パルス発生手段50は、更新周期毎に、出力レジスタ49の値を「0」と「1」とに交互に書き換える。これにより、DAコンバータ48からは、上記更新周期の2倍の周期となる、制御パルスが出力されることになる。
【0060】
このような制御パルスがDAコンバータ48から出力されると、左上のFET24と右下のFET27との組と、右上のFET26と左下のFET25との組とが、交互にオン状態とオフ状態との間で切り替わる。その結果、一次側コイル32には、バッテリ10の充電電圧を振幅とする交流電圧が印加される。また、2つの二次側コイル33,34には電圧が発生する。そして、この2つの二次側コイル33,34に発生する電圧で、出力電解コンデンサ36および他の出力電解コンデンサ38が、充電される。
【0061】
出力制御手段51は、大小判定結果レジスタ47の値に基づいて、制御パルス発生手段50による出力レジスタ49の更新を、許可あるいは禁止する。具体的には、大小判定結果レジスタ47の値が「1」である場合には、制御パルス発生手段50による出力レジスタ49の更新を許可する。また、大小判定結果レジスタ47の値が「0」である場合には、制御パルス発生手段50による出力レジスタ49の更新を禁止する。制御パルス発生手段50による出力レジスタ49の更新が禁止されると、出力レジスタ49の値は更新されずに一定のままとなるので、DAコンバータ48は、一定のレベル信号を出力し続けることとなる。その結果、DAコンバータ48から制御パルスが出力されなくなる。
【0062】
なお、出力レジスタ49の値が「1」に維持され続けると、左上のFET24と、右下のFET27とはオン状態のままになる。出力レジスタ49の値が「0」に維持され続けると、右上のFET26と、左下のFET25とはオン状態のままになる。しかしながら、DC/DCコンバータ11には、バッテリ10の直流電圧が入力されているので、一次側コイル32に誘導電圧が発生してしまうことはない。また、2つの二次側コイル33,34に、電圧が発生してしまうこともない。
【0063】
図3は、図2に示すDC/DCコンバータ11の動作を示すタイミングチャートである。
【0064】
たとえば、デジタル値が、目標値よりも小さい状態(図3(A)の期間tA)であるとすると、図3(B)に示すように、大小判定結果レジスタ47の値は「1」となる。このため、制御パルス発生手段50は、出力レジスタ49の値を更新し続ける。この結果、DAコンバータ48から「1」と「0」とを繰り返す制御パルスが出力され、4つのFET24,25,26,27はオン状態とオフ状態との間で切り替わる。バッテリ10の蓄電電力は、この4つのFET24,25,26,27のスイッチング動作による交流電力として、トランスの一次側コイル32に供給される。トランスの2つの二次側コイル33,34には電圧が発生する。この電圧で、出力電解コンデンサ36および他の出力電解コンデンサ38は充電される。その結果、デジタル値は上昇する。
【0065】
デジタル値が上昇した結果、デジタル値が目標値以上(図3(A)の期間tB)になると、図3(B)に示すように、大小判定結果レジスタ47の値は「0」へ変化する。大小判定結果レジスタ47の値が「0」になると、出力制御手段51は、制御パルス発生手段50による出力レジスタ49の値の更新を禁止する。その結果、4つのFET24,25,26,27はオン状態あるいはオフ状態に維持される。図3(C)に示す例では、出力レジスタ49は「0」の状態を継続し、DAコンバータ48は「1」の状態を維持する制御パルスを出力する。バッテリ10の蓄電電力は、直流電力として、トランスの一次側コイル32に供給される。したがって、トランスの2つの二次側コイル33,34には電圧が発生しない。この状況下で、出力電解コンデンサ36および他の出力電解コンデンサ38の蓄電電荷は、DC/ACインバータ7が動作すると、消費される。その結果、出力電解コンデンサ36および他の出力電解コンデンサ38の蓄電電圧は次第に低下する。
【0066】
出力電解コンデンサ36および他の出力電解コンデンサ38の蓄電電圧が低下し、デジタル値が再び目標値よりも小さくなる(図3(A)の期間tC)と、図3(B)に示すように、大小判定結果レジスタ47の値は再び「1」となる。これにより、出力電解コンデンサ36および他の出力電解コンデンサ38は再び充電される。
【0067】
このような制御によって、DC/DCコンバータ11は、目標値に収束する電圧を、一対の他の接続端子22,22から出力する。
【0068】
なお、出力電解コンデンサ36および他の出力電解コンデンサ38に発生する電圧は、ADコンバータ43で、サンプリングされる。このサンプリングされたデジタル値に基づいて制御パルスが生成される。したがって、FET24,25,26,27のスイッチング制御に基づいて2つの二次側コイル33,34に急峻に変化する電圧が発生してしまうにもかかわらず、急峻に変化する電圧の瞬時値をサンプリングし、そのサンプリングされたデジタル値に基づいて、制御をすることができる。これにより、2つの二次側コイル33,34と、出力電解コンデンサ36および他の出力電解コンデンサ38との間に、リアクタを設けなくても、制御パルスのパルス幅や周波数は、安定化する。また、出力電圧も、好適に安定化する。
【0069】
そして、このDC/DCコンバータ11には、図1に示すように、AC/DCコンバータ6、DC/ACインバータ7、チャージャ9などと同様に、無停電電源装置1の制御本体12から、起動信号と停止信号とが入力される。DC/DCコンバータ11、AC/DCコンバータ6、DC/ACインバータ7、チャージャ9は、起動信号が入力されると動作を開始し、停止信号が入力されると動作を停止する。
【0070】
次に、制御本体12の制御に基づく、無停電電源装置1の全体の動作を説明する。
【0071】
無停電電源装置1の一対の入力端子3,3に商用交流電源2を接続するとともに、一対の出力端子5,5に負荷機器4を接続する。無停電電源装置1は、商用交流電源2が出力する交流電力の品質を、図示外のセンサで検出する。そして、この交流電力が所定の品質を満たしている場合、制御本体12は、AC/DCコンバータ6およびDC/ACインバータ7へ起動信号を出力する。これにより、商用交流電源2が出力する交流電力は、AC/DCコンバータ6において直流電力へ変換され、さらにDC/ACインバータ7によって交流電力へ逆変換される。この逆変換された交流電力が負荷機器4へ供給される。負荷機器4は、この交流電力で動作することができる。
【0072】
無停電電源装置1は、一対の出力端子5,5から出力される負荷電力を図示外のセンサで検出する。そして、制御本体12は、この負荷電力が所定の閾値電力以下である場合には、入力電力に余裕があると判断し、チャージャ9へ起動信号を出力する。チャージャ9は、AC/DCコンバータ6が出力する直流電力を所定の充電電力へ変換する。この充電電力でバッテリ10が充電される。なお、負荷電力が変動して閾値電力よりも大きくなると、制御本体12は、チャージャ9へ停止信号を出力する。これにより、入力電力が一定の電力範囲内となるようにしながら、バッテリ10を充電することができる。
【0073】
また、たとえば停電などに起因して、商用交流電源2が出力する交流電力の品質が所定の品質を満たさなくなると、制御本体12は、AC/DCコンバータ6へ停止信号を出力するとともに、DC/DCコンバータ11へ起動信号を出力する。なお、チャージャ9が動作している場合には、チャージャ9へも停止信号を出力する。これにより、バッテリ10に蓄電されている直流電力は、DC/DCコンバータ11を介して、DC/ACインバータ7へ供給される。DC/ACインバータ7は、このバッテリ10の蓄電電力を交流電力へ変換する。これにより、商用交流電源2が停電したとしても、負荷機器4は、バッテリ10の蓄電電力に基づいて動作し続けることができる。
【0074】
また、商用交流電源2が出力する交流電力の品質が回復すると、制御本体12は、DC/DCコンバータ11へ停止信号を出力するとともに、AC/DCコンバータ6へ起動信号を出力する。入力電力に余裕があれば、チャージャ9へも起動信号を出力する。
【0075】
以上のような動作によって、無停電電源装置1は、一対の入力端子3,3に入力される商用交流電力が正常であるときにバッテリ10を充電し、この商用交流電力が異常状態になると、予めバッテリ10に蓄電しておいた電力を負荷機器4へ供給することができる。その結果、負荷機器4は、商用交流電源2が異常な状態になったとしても、それに影響されることなく、安定して動作しつづけることができる。
【0076】
なお、この実施の形態1に係るDC/DCコンバータ11では、図3に示すように、ADコンバータ43のサンプリング周期の1周期F1と、制御パルスの1周期F2とが同じ時間になっている。すなわち、F1=F2となっている。しかし、ADコンバータ43のサンプリング周期の1周期F1の時間と、制御パルスの1周期F2の時間とを、異ならせてもよい。
【0077】
実施の形態2.
図4は、本発明の実施の形態2に係る無停電電源装置1Aに組み込まれるDC/DCコンバータ11Aを示す、回路図である。無停電電源装置1Aのその他の構成要素は、実施の形態1に係る無停電電源装置1と同一であり、それらの図示および説明は省略する。すなわち、実施の形態1に係る無停電電源装置1中のAC/DCコンバータ6、DC/ACインバータ7、チャージャ9、バッテリ10、制御本体12は、この実施の形態2に係る無停電電源装置1Aでも同一構成として備えているが、それらの図示および説明は省略する。また、実施の形態2に係るDC/DCコンバータ11Aを説明するに当たって、実施の形態1に係るDC/DCコンバータ11と同一構成要素については、同一符号を付すとともに、その説明を省略する。
【0078】
実施の形態2に係るDC/DCコンバータ11Aは、比較手段としての誤差演算手段61と、誤差レジスタ62と、波形パターンテーブル63と、出力制御手段としての選択手段64と、波形パターンレジスタ65と、制御パルス発生手段66と、を備える。これ以外のDC/DCコンバータ11Aの構成要素は、実施の形態1の同一符号の構成要素と同一あるいは同等の機能を有するものとされている。
【0079】
誤差演算手段61は、目標値レジスタ46に記憶されている目標値から、入力レジスタ44に記憶されているデジタル値を減算する。この減算結果として得られる誤差値は、誤差レジスタ62に記憶される。
【0080】
波形パターンテーブル63には、各誤差値の範囲に、互いに異なる波形パターンが対応付けられている。
【0081】
各波形パターンは、制御パルス発生手段66が出力レジスタ49に設定する複数の値の配列として記憶されている。具体的には、たとえば「010101・・・01」のようになっている。また、複数の波形パターンのそれぞれのパルス数、すなわち出力レジスタ49に設定される数値の個数は、全てのパターンの間で等しくなっている。
【0082】
そして、複数個の波形パターンは、上記誤差値の絶対値が大きくなるほど、「0」から「1」へ切り替わる回数と、「1」から「0」へ切り替わる回数との合計切り替わり回数が多くなるように設定されている。たとえば、ある誤差値の範囲に対応する波形パターンが「10001000」である場合、少なくともその波形パターンの中には「1」から「0」への2回の切り替わりと「0」から「1」への1回の切り替わりとの、合計3回の切り替わりとなっている。そして、それよりも誤差値が大きくなる範囲に対応する波形パターンは「10101010」として、少なくともその波形パターンの中に「1」から「0」への4回の切り替わりと「0」から「1」への3回の切り替わりとの、合計7回の切り替わりとなるようにすればよい。
【0083】
また、誤差値がマイナスとなる範囲には、「000・・・000」(全て0)あるいは「111・・・111」(全て1)の波形パターンが対応付けられている。
【0084】
選択手段64は、誤差レジスタ62に記憶されている誤差値が、波形パターンテーブル63の、どの誤差値の範囲に入るかを判断し、その範囲に対応付けられている波形パターンを、波形パターンレジスタ65に記憶させる。
【0085】
制御パルス発生手段66は、波形パターンレジスタ65に記憶されている各値を、その先頭から順番に、且つ、DAコンバータ48の動作周期毎に、出力レジスタ49へ書き込む。したがって、DAコンバータ48は、波形パターンレジスタ65に記憶されている波形パターンのゲート信号を出力する。そして、波形パターンに含まれる「01」あるいは「10」のパターンよって、制御パルスが生成される。
【0086】
図5は、このDAコンバータ48が出力する波形パターンの例を示す波形図である。図5(A)は、「101010・・・1010」の波形パターンに基づいて、DAコンバータ48が出力するゲート信号の波形である。図には、5つの制御パルスが示されている。図5(B)は、「10001000・・・・1000」の波形パターンに基づいて、DAコンバータ48が出力するゲート信号の波形である。図には、3つの制御パルスが示されている。図5(C)は、「100000100000・・・・100000」の波形パターンに基づいて、DAコンバータ48が出力するゲート信号の波形である。図には、2つの制御パルスが示されている。図5(D)は、「10000000・・・10000000・・・・10000000・・・」の波形パターンに基づいて、DAコンバータ48が出力するゲート信号の波形である。図には、1つの制御パルスが示されている。
【0087】
次に、このようなDC/DCコンバータ11Aの全体の動作について説明する。
【0088】
たとえば、デジタル値が、目標値よりも小さい状態であるとすると、誤差演算手段61は、プラスの値の誤差値を誤差レジスタ62に記憶させる。選択手段64は、この誤差レジスタ62に記憶されている誤差値が、波形パターンテーブル63の、どの誤差値の範囲内となるかを判断し、その範囲に対応付けられている波形パターンを、波形パターンレジスタ65に書き込む。制御パルス発生手段66は、波形パターンレジスタ65に記憶されている各値を、その先頭から順番に、且つ、DAコンバータ48の動作周期毎に、出力レジスタ49に書き込む。DAコンバータ48は、その動作周期毎に波形パターンレジスタ65に記憶されている値を出力する。これにより、選択手段64が選択した波形パターンにしたがった制御パルスがFET24,27に入力される。また、反転回路52によって反転された制御パルスが、FET25,26に入力される。
【0089】
FET24,25,26,27がオン状態とオフ状態との間で切り替わると、それに応じてバッテリ10の充電電圧に基づく交流電圧がトランスの一次側コイル32に印加される。2つの二次側コイル33,34には、電圧が発生する。2つの二次側コイル33,34に発生する電圧で、出力電解コンデンサ36および他の出力電解コンデンサ38は充電される。この出力電解コンデンサ36の充電電圧と、他の出力電解コンデンサ38の充電電圧との和の電圧が、レールトゥレール電圧として、一対の他の接続端子22,22からDC/ACインバータ7へ供給される。DC/ACインバータ7は、このDC/DCコンバータ11から供給される電力を交流電力へ変換して、負荷機器4へ供給する。
【0090】
DAコンバータ48から所定の波形パターンの制御パルスが出力されることで、デジタル値が目標値に近づくと、誤差演算手段61は、前回よりも絶対値が小さいプラスの値の誤差値を、誤差レジスタ62に記憶させる。選択手段64は、誤差値が小さくなるので、前回よりも切り替わり回数(制御パルスの数)が少ない波形パターンを、波形パターンレジスタ65に記憶させる。したがって、FET24,25,26,27がオン状態とオフ状態との間で切り替わる回数は、前回よりも減り、DC/DCコンバータ11AがDC/ACインバータ7へ供給する電力は少なくなる。
【0091】
DC/DCコンバータ11AがDC/ACインバータ7へ供給する電力が少なくなった後でも更にデジタル値が目標値に近づき、デジタル値が目標値よりも大きくなると、誤差値はマイナスになる。したがって、選択手段64は、全て「0」あるいは全て「1」の波形パターンを、波形パターンレジスタ65に記憶させる。その結果、4つのFET24,25,26,27はオン状態あるいはオフ状態に維持されるので、トランスの2つの二次側コイル33,34には電圧が発生しない。この状況下で、DC/ACインバータ7が動作すると、出力電解コンデンサ36および他の出力電解コンデンサ38の蓄電電荷が消費される。
【0092】
出力電解コンデンサ36および他の出力電解コンデンサ38の蓄電電圧が低下し、デジタル値が再び目標値よりも小さいくなると、波形パターンレジスタ65には、少なくとも1つの切り替わり回数(制御パルス)を有する波形パターンが記憶される。そして、最終的には、DC/DCコンバータ11が供給する電力と、DC/ACインバータ7が消費する電力(DC/ACインバータ7が負荷機器4へ供給する電力を含む)とが釣り合う波形パターンが、波形パターンレジスタ65に記憶された状態で、安定することになる。
【0093】
なお、出力電解コンデンサ36および他の出力電解コンデンサ38に発生する電圧は、ADコンバータ43で、サンプリングされる。このサンプリングされたデジタル値に基づいて制御パルスが生成される。したがって、FET24,25,26,27のスイッチング制御に基づいて2つの二次側コイル33,34に急峻に変化する電圧が発生してしまうにもかかわらず、急峻に変化する電圧の瞬時値をサンプリングし、そのサンプリングされたデジタル値に基づいて、制御をすることができる。これにより、2つの二次側コイル33,34と、出力電解コンデンサ36および他の出力電解コンデンサ38との間に、リアクタを設けなくても、制御パルスのパルス幅や周波数は、安定化する。また、出力電圧も、好適に安定化する。
【0094】
以上のように、この実施の形態2に係るDC/DCコンバータ11Aでは、波形パターンテーブル63に記憶されている複数個の波形パターンの中から、目標値に対するデジタル値の誤差の大きさに応じて1つを選択し、この選択された波形パターンによる制御パルスをFET24,25,26,27へ供給している。そのため、実施の形態1に係るDC/DCコンバータ11に比べて以下の利点を有する。
【0095】
これら実施の形態1係るDC/DCコンバータ11や、実施の形態2に係るDC/DCコンバータ11Aでは、ADコンバータ43のサンプリング周期を長くすることで、マイクロコンピュータ42の動作速度を遅くすることができる。つまり、動作周波数が低いマイクロコンピュータ42を利用して、安価に回路を実現することができる。
【0096】
しかしながら、実施の形態1のDC/DCコンバータ11の構成において、たとえばADコンバータ43のサンプリング周期が制御パルスの2周期分と等しくなるようにした場合、制御パルスは2パルス毎に、間引き制御されることになる。したがって、DC/DCコンバータ11が供給する電力も、その2パルス毎の電力を最小の制御単位として制御されることになる。その結果、ADコンバータ43のサンプリング周期が制御パルスの1周期分と等しい場合に比べて、電力の最小制御単位が大きくなってしまう。その結果、DC/DCコンバータ11の出力電圧(デジタル値)が目標値に収束し難くなったり、DC/DCコンバータ11の出力電圧に含まれるリップル成分が大きくなったりしてしまう。このため、DC/DCコンバータ11の出力電圧の品質が低下してしまう。
【0097】
これに対して、実施の形態2のDC/DCコンバータ11Aでは、たとえば制御パルスの2周期毎に、サンプリングをするようにした場合であっても、その間に1つの制御パルスを1つだけ生成する波形パターンを用意し、誤差値が小さいときにはその波形パターンを選択させることができる。その結果、サンプリング周期を長くしたとしても、電力の最小制御単位が大きくなってしまうことはなく、DC/DCコンバータ11の出力電圧の品質は低下しない。
【0098】
そして、DC/DCコンバータ11Aのサンプリング周期を長くすると、以下の利点が生じる。
【0099】
無停電電源装置1では、DC/DCコンバータ11Aの出力電圧は、DC/ACインバータ7に入力される。DC/DCコンバータ11Aの出力は、直接に負荷機器4へ供給されない。そのため、無停電電源装置1では、DC/DCコンバータ11Aの出力電圧がリップル成分などによって20〜30V程度変動したとしても、負荷機器4へ供給する電圧を、定格電圧のプラスマイナス5%程度の電圧変動範囲に抑え込むことができる。
【0100】
そして、実施の形態2のDC/DCコンバータ11Aを無停電電源装置1に使用した場合、その出力電圧変動を20〜30V以下に抑え、コンピュータやその他の電子機器に対して良好な品質の交流電力を供給することができる。
【0101】
これに対して、現在汎用されているDSP(マイクロコンピュータ42)の動作周波数は、数百kHz以上もある。したがって、この1つのマイクロコンピュータ42に、DC/DCコンバータ11Aにおける制御パルスの生成処理と、AC/DCコンバータ6における制御パルスの生成処理と、DC/ACインバータ7における制御パルスの生成処理と、チャージャ9における制御パルスの生成処理と、制御本体12による制御とをさせつつ、コンピュータ、電子機器などの負荷機器4へ、良好な品質の交流電力を供給することが可能となる。
【0102】
その結果、従来アナログ素子を利用して構成していたDC/DCコンバータ11Aのスイッチング制御回路と、AC/DCコンバータ6のスイッチング制御回路と、DC/ACインバータ7のスイッチング制御回路と、チャージャ9のスイッチング制御回路とを、たった1つのDSP(マイクロコンピュータ42)で実現することができる。これにより、無停電源装置に使用する素子数を圧倒的に削減し、消費電力の低減、信頼性の向上、小型化、その他のメリットを得ることができる。
【0103】
以上の各実施の形態は、本発明の好適な実施の形態の例であるが、本発明はこれに限定されるものではなく、種々の変形、変更が可能である。
【0104】
たとえば、上記実施の形態2では、波形パターンテーブル63には、各波形パターンのデータとして、決まった個数の値が記憶されている。この他にもたとえば、波形パターンテーブル63には最小の繰り返し単位である制御パルス1つ分の値、たとえば「1000」だけを記憶しておき、選択手段64が、波形パターンレジスタ65の全てのビットが埋まるまで、この波形パターンを繰り返し書き込むようにしても、同じ波形パターンの制御パルスを出力することができる。また更に、選択手段64は波形パターンレジスタ65に、制御パルス1つ分の波形パターンだけを書き込み、制御パルス発生手段50は、この波形パターンの最後まで読み込んだら、波形パターンレジスタ65の先頭に戻って出力レジスタ49への書き込みを行うようにしても、同じ波形パターンの制御パルスを出力することができる。
【0105】
上記各実施の形態では、本発明に係るDC/DCコンバータ11,11Aを無停電電源装置1に適用した場合の例を示している。この他にもたとえば、本発明に係るDC/DCコンバータ11,11Aをスイッチング電源装置に適用しても良い。
【0106】
図6は、本発明に係るスイッチング電源装置の一例を示すブロック図である。このスイッチング電源装置71は、商用交流電源2が接続される一対の入力端子72,72と、負荷機器4が接続される一対の出力端子73,73とを備える。一対の入力端子72,72は、レクチュファイヤなどの整流回路74に接続される。整流回路74は、DC/DCコンバータ11またはDC/DCコンバータ11Aに接続される。DC/DCコンバータ11またはDC/DCコンバータ11Aの出力電圧が、一対の出力端子73,73に供給される。
【0107】
このようなスイッチング電源装置71では、一対の入力端子72,72に入力される商用の交流電力を整流回路74で整流し、この整流された直流電圧をDC/DCコンバータ11またはDC/DCコンバータ11Aで所定の電圧値の直流電圧へ変換する。そして、この所定の電圧値の直流電圧が負荷機器4へ供給される。
【0108】
【発明の効果】
本発明では、リアクタを設けることなく、制御パルスのパルス幅や周波数を安定化させ、ひいては、出力電圧を好適に安定化させることができる。
【図面の簡単な説明】
【図1】 本発明の実施の形態1に係る無停電電源装置を示す、ブロック図である。
【図2】 図1中のDC/DCコンバータを示す回路図である。
【図3】 図2に示すDC/DCコンバータの動作を示すタイミングチャートである。
【図4】 本発明の実施の形態2に係る無停電電源装置に組み込まれるDC/DCコンバータを示す回路図である。
【図5】 図4のDAコンバータが出力する波形パターンの例を示す波形図である。
【図6】 本発明に係るスイッチング電源装置の一例を示すブロック図である。
【図7】 従来のDC/DCコンバータを示す回路図である。
【符号の説明】
2 商用交流電源(交流電源)
3,3 一対の入力端子
6 AC/DCコンバータ
7 DC/ACインバータ
9 チャージャ
10 バッテリ
11,11A DC/DCコンバータ
12 制御本体
21,21 一対の接続端子
22,22 一対の他の接続端子
24,25,26,27 電界効果トランジスタ(FET:トランジスタ)
33 第一の二次側コイル(電圧発生コイル)
34 第二の二次側コイル(電圧発生コイル)
36 電解コンデンサ(コンデンサの一部)
38 他の電解コンデンサ(コンデンサの一部)
42 マイクロコンピュータ(制御手段)
43 ADコンバータ
45 大小判定手段(比較手段)
46 目標値レジスタ
48 DAコンバータ
50,66 制御パルス発生手段
51 出力制御手段
61 誤差演算手段(比較手段)
63 波形パターンテーブル
64 整流回路
64 選択手段(出力制御手段)
Claims (7)
- 直流電圧が入力される一対の接続端子と、
上記一対の接続端子の間に接続されるトランジスタと、
上記トランジスタをオン状態とオフ状態との間で切り替える制御手段と、
上記トランジスタがオン状態とオフ状態との間で切り替わることで電圧を発生する電圧発生コイルと、
上記電圧発生コイルの両端に接続される一対の他の接続端子と、
上記一対の他の接続端子の間に接続されるコンデンサと、を備え、
上記制御手段は、
上記コンデンサに発生する電圧の瞬時値をサンプリングしてデジタル値へ変換するADコンバータと、
上記一対の他の接続端子から出力される電圧の目標値を記憶する目標値レジスタと、
上記ADコンバータが出力する上記デジタル値と上記目標値とを比較する比較手段と、
上記トランジスタのゲートに接続されるDAコンバータと、
上記DAコンバータから、上記トランジスタをオン状態とオフ状態との間で切り替える制御パルスを出力させる制御パルス発生手段と、
上記比較手段において上記デジタル値が上記目標値よりも小さいと判断された場合には、上記DAコンバータからの上記制御パルスの出力を許可し、上記比較手段において上記デジタル値が上記目標値以上であると判断された場合には、上記DAコンバータからの上記制御パルスの出力を禁止する出力制御手段と、を有することを特徴とするDC/DCコンバータ。 - 直流電圧が入力される一対の接続端子と、
上記一対の接続端子の間に接続されるトランジスタと、
上記トランジスタをオン状態とオフ状態との間で切り替える制御手段と、
上記トランジスタがオン状態とオフ状態との間で切り替わることで電圧を発生する電圧発生コイルと、
上記電圧発生コイルの両端に接続される一対の他の接続端子と、
上記一対の他の接続端子の間に接続されるコンデンサと、を備え、
上記制御手段は、
上記コンデンサに発生する電圧の瞬時値をサンプリングしてデジタル値へ変換するADコンバータと、
上記一対の他の接続端子から出力される電圧の目標値を記憶する目標値レジスタと、
上記ADコンバータが出力する上記デジタル値と上記目標値とを比較する比較手段と、
上記トランジスタのゲートに接続されるDAコンバータと、
上記DAコンバータから、上記トランジスタをオン状態とオフ状態との間で切り替える制御パルスを出力させる制御パルス発生手段と、
上記比較手段の上記比較結果に基づいて、上記DAコンバータからの上記制御パルスの出力を許可あるいは禁止し、これにより上記コンデンサの出力電圧が上記目標値に収束するように制御する出力制御手段と、を有することを特徴とするDC/DCコンバータ。 - 前記DC/DCコンバータは、前記デジタル値の前記目標値に対する誤差値の範囲毎に、異なる波形パターンが対応付けられた波形パターンテーブルを備え、
前記比較手段は、前記デジタル値の前記目標値に対する誤差値を演算し、
前記出力制御手段は、上記比較手段が演算した誤差値が、上記波形パターンテーブルのどの誤差値の範囲に入るかを判断し、その範囲に対応付けられている波形パターンを選択し、
前記制御パルス発生手段は、上記選択された波形パターンの波形を、前記DAコンバータから出力させることを特徴とする請求項2記載のDC/DCコンバータ。 - 前記波形パターンテーブルには、前記ADコンバータのサンプリング周期の間に、制御パルスを1つだけ生成する波形パターンが含まれていることを特徴とする請求項3記載のDC/DCコンバータ。
- 一対の接続端子および一対の他の接続端子を備える請求項1から4の中のいずれか1項記載のDC/DCコンバータと、
上記一対の接続端子の間に接続されるバッテリと、
上記一対の他の接続端子が接続されるDC/ACインバータと、を備え、
交流電力に異常がある場合には、上記DC/DCコンバータから出力される直流電圧を上記DC/ACインバータで交流電力へ変換して出力することを特徴とする無停電電源装置。 - 交流電源が接続される一対の入力端子と、
上記一対の入力端子が接続されるAC/DCコンバータと、
上記AC/DCコンバータの出力が接続されるDC/ACインバータと、
バッテリと、
上記AC/DCコンバータの出力が接続され、上記バッテリを充電するチャージャと、
上記バッテリと上記DC/ACインバータとの間に接続される請求項3記載のDC/DCコンバータと、
上記AC/DCコンバータ、上記DC/ACインバータ、上記チャージャおよび上記DC/DCコンバータの動作を制御する制御本体と、を備える無停電電源装置であって、
上記DC/DCコンバータにおける制御パルスの生成処理と、上記AC/DCコンバータにおける制御パルスの生成処理と、上記DC/ACインバータにおける制御パルスの生成処理と、上記チャージャにおける制御パルスの生成処理と、上記制御本体による制御とを、1つのマイクロコンピュータで実現することを特徴とする無停電電源装置。 - 一対の接続端子および一対の他の接続端子を備える請求項1から4の中のいずれか1項記載のDC/DCコンバータと、
交流電圧を直流電圧へ変換し、上記一対の接続端子へ出力する整流回路と、を備えることを特徴とするスイッチング電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003088494A JP4398170B2 (ja) | 2003-03-27 | 2003-03-27 | Dc/dcコンバータ、無停電電源装置およびスイッチング電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003088494A JP4398170B2 (ja) | 2003-03-27 | 2003-03-27 | Dc/dcコンバータ、無停電電源装置およびスイッチング電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004297939A JP2004297939A (ja) | 2004-10-21 |
JP4398170B2 true JP4398170B2 (ja) | 2010-01-13 |
Family
ID=33402605
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003088494A Expired - Fee Related JP4398170B2 (ja) | 2003-03-27 | 2003-03-27 | Dc/dcコンバータ、無停電電源装置およびスイッチング電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4398170B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107990913A (zh) * | 2017-12-21 | 2018-05-04 | 中国船舶重工集团公司第七0七研究所 | 一种用于光纤陀螺测试的可编程直流稳压电源 |
-
2003
- 2003-03-27 JP JP2003088494A patent/JP4398170B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004297939A (ja) | 2004-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6209744B2 (ja) | Dc/dcコンバータ | |
US8295062B2 (en) | Switching power supply apparatus and semiconductor device | |
TWI486756B (zh) | 移動裝置及其電源管理的方法 | |
JP6070263B2 (ja) | Dc−ac変換装置及び制御回路 | |
JP6048928B2 (ja) | 電力変換装置 | |
US9203326B2 (en) | Feed forward control for a cyclo-converter | |
US8035251B2 (en) | Uninterruptible power supply | |
US8836294B2 (en) | Switching regulator and control circuit and method therefor | |
KR20030044831A (ko) | 스위칭 전원장치 | |
JP5377604B2 (ja) | 電力変換装置 | |
CN110875686B (zh) | 电子转换器和操作电子转换器的方法 | |
TWI489759B (zh) | 電力轉換系統及方法 | |
KR20190000625A (ko) | 전원 공급 장치 및 부하에 전원을 공급하는 방법 | |
JP4030550B2 (ja) | 電源装置 | |
JPH05292755A (ja) | インバータ制御方法およびその装置 | |
US8817490B2 (en) | DC-DC converter | |
US11381160B2 (en) | Variable switching frequency switched tank converters and associated methods | |
JP4398170B2 (ja) | Dc/dcコンバータ、無停電電源装置およびスイッチング電源装置 | |
JP5933418B2 (ja) | 電力変換装置 | |
KR101957575B1 (ko) | 전원 공급 장치 및 부하에 전원을 공급하는 방법 | |
JP2010051116A (ja) | スイッチング電源装置、電源システム、および電子装置 | |
CN113497548A (zh) | 直流-直流转换器 | |
JP3610321B2 (ja) | スイッチング電源装置及びこれに用いられる制御回路、並びに、スイッチング電源装置の制御方法 | |
JP2006238510A (ja) | 電源装置 | |
KR102489915B1 (ko) | 전원 공급 장치 및 부하에 전원을 공급하는 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060315 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090609 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090722 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091020 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091022 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131030 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |