JP4389696B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4389696B2
JP4389696B2 JP2004196390A JP2004196390A JP4389696B2 JP 4389696 B2 JP4389696 B2 JP 4389696B2 JP 2004196390 A JP2004196390 A JP 2004196390A JP 2004196390 A JP2004196390 A JP 2004196390A JP 4389696 B2 JP4389696 B2 JP 4389696B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
lid
filler
filler material
conductive resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004196390A
Other languages
English (en)
Other versions
JP2006019547A (ja
Inventor
憲一 福家
英俊 草野
富士夫 金山
幸雄 浅見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004196390A priority Critical patent/JP4389696B2/ja
Publication of JP2006019547A publication Critical patent/JP2006019547A/ja
Application granted granted Critical
Publication of JP4389696B2 publication Critical patent/JP4389696B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体装置およびその製造方法に関わり、特に半導体チップが配線基板上にフリップチップ実装されてなる半導体装置およびその製造方法に関する。
半導体装置としては、半導体チップの下面に設けられた複数の入出力端子の各々が配線基板の上面に設けられた複数のパッドの各々にはんだまたは導電性接着剤によって接続された、いわゆるフリップチップ接続構造のものが広く知られている。ただし、一般に、半導体チップには、誤動作や信頼性の低下等を防ぐために、最大ジャンクション温度（Ｔjmax）が設定されている。つまり、半導体チップの表面温度がＴjmaxを超えると、その半導体チップが誤動作を起こしたり信頼性が低下する可能性があるため、半導体装置を構成する場合には、半導体チップの表面温度がＴjmaxを超えないようにする必要がある。このことから、半導体チップが配線基板上にフリップチップ実装されてなる半導体装置の中には、半導体チップで発生した熱を周囲（外部）に放出させるために、その半導体チップが熱伝導性樹脂を介して高熱伝導性部材（例えば銅）からなる断面逆凹状のリッドによって覆われてなるものもある（例えば、特許文献１〜３）。
特開平８−１４８５９２号公報 特許第３０７０５７９号公報 特開２００１−２６７４７３号公報
ところで、上述したような半導体チップがリッドに覆われてなるフリップチップ接続構造の半導体装置では、半導体チップとリッドとの間、さらに詳しくは半導体チップの上面とリッドの凹部底面との間が、熱伝導性樹脂を介して接合されていることから、半導体チップの表面温度をＴｊ、リッドの表面温度をＴｃとすると、その温度差はＴｊ−Ｔｃ＝Ｒ・Ｑ（Ｒ：半導体チップの表面からリッドの表面までの熱抵抗、Ｑ：半導体チップの発熱量）で表され、また熱抵抗ＲはＲ＝Ｌ／λＡ（Ｒ：熱抵抗（℃／Ｗ）、Ｌ：熱伝導性樹脂の厚さ（ｍｍ）、λ：熱伝導性樹脂の熱伝導率（Ｗ／ｍ・Ｋ）、Ａ：半導体チップの面積（ｍｍ2））で表される。したがって、半導体チップで発生した熱を効率良くリッドに伝えて放出するためには、熱抵抗Ｒを極力小さくする必要があるので、熱伝導性樹脂の厚さＬを薄くすることが望ましい。
ただし、あまりに熱伝導性樹脂の厚さＬが薄いと、配線基板、半導体チップまたはリッドに反りが発生した場合に、その反りによって生じる応力を熱伝導性樹脂の厚さＬで吸収することができずに、半導体チップとリッドとを接合する熱伝導性樹脂の一部が剥離してしまうおそれがある。このような剥離は、半導体チップとリッドとの間における熱伝導を阻害する要因となる。
これらのことから、熱伝導性樹脂については、その厚さＬが厚すぎず、かつ、薄すぎないように、その形成厚さを精度良く制御する必要がある。具体的には、熱伝導性樹脂の熱伝導率λや半導体チップの面積Ａ等にもよるが、例えば熱伝導性樹脂の厚さＬを３０〜５０μｍ程度に合わせる必要がある。また、その厚さＬに面内バラツキが生じると、熱抵抗Ｒにも面内バラツキが生じてしまうため、厚さＬが面内で均一となるように制御する必要もある。
このような熱伝導性樹脂の厚さＬに対する制御は、半導体チップ上に熱伝導性樹脂を介してリッドを配する際の微妙な加圧コントロールによって行うことも考えられる。しかしながら、加圧コントロールによる制御では、複雑な構成の製造装置や煩雑な製造工程等を必要としてしまうため、半導体装置の生産性という観点からは必ずしも好ましくない。
そこで、本発明は、半導体装置の生産性低下を招くことなく、熱伝導性樹脂の形成厚さを容易に、かつ、精度良く制御することのできる半導体装置およびその製造方法を提供することを目的とする。
本発明は、上記目的を達成するために案出された半導体装置である。すなわち、配線基板と、当該配線基板上にフリップチップ実装された半導体チップと、前記配線基板上の前記半導体チップを覆う断面逆凹状のリッドとを備え、前記リッドの凹部底面と前記半導体チップの上面とが熱伝導性樹脂を介して接合され、前記リッドの凹部頂面と前記配線基板の上面とが接着剤を介して接合された半導体装置であって、前記熱伝導性樹脂は、樹脂材に熱伝導性フィラーが混入されてなり、前記熱伝導性フィラーは、粒径の異なる複数のフィラー材からなり、前記複数のフィラー材のうちの最大粒径のフィラー材は、前記半導体チップと前記リッドとの間に介在する前記熱伝導性樹脂の厚さを定めるスペーサとしての機能を有し、前記複数のフィラー材のうちの前記最大粒径のフィラー材以外のフィラー材は、当該最大粒径のフィラー材よりも高い熱伝導効率で、前記半導体チップと前記リッドとの間の熱伝導を媒介する機能を有し、前記最大粒径のフィラー材と当該フィラー材以外のフィラー材とに対して役割分担を与えて構成されていることを特徴とするものである。
また、本発明は、上記目的を達成するために案出された半導体装置の製造方法である。すなわち、配線基板と、当該配線基板上にフリップチップ実装された半導体チップと、前記配線基板上の前記半導体チップを覆う断面逆凹状のリッドとを備え、前記リッドの凹部底面と前記半導体チップの上面とが熱伝導性樹脂を介して接合され、前記リッドの凹部頂面と前記配線基板の上面とが接着剤を介して接合されてなる半導体装置の製造方法であって、粒径の異なる複数のフィラー材からなる熱伝導性フィラーが混入されてなる樹脂材を前記熱伝導性樹脂として用い、前記複数のフィラー材のうちの最大粒径のフィラー材を、前記半導体チップと前記リッドとの間に介在する前記熱伝導性樹脂の厚さを定めるスペーサとして機能させ、前記複数のフィラー材のうちの前記最大粒径のフィラー材以外のフィラー材に、当該最大粒径のフィラー材よりも高い熱伝導効率を有したものを用い、前記半導体チップと前記リッドとの間の熱伝導を媒介するように機能させ、前記最大粒径のフィラー材と当該フィラー材以外のフィラー材とに対して役割分担を与えることを特徴とする。
上記構成の半導体装置および上記手順の半導体装置の製造方法によれば、混入された熱伝導性フィラーを構成する複数のフィラー材のうちの最大粒径のフィラー材がリッドの凹部底面と半導体チップの上面との間に介在するスペーサとして機能し、そのスペーサとしての機能によって熱伝導性樹脂の厚さが定まるようになっている。したがって、所望厚さに対応する粒径のフィラー材を最大粒径のフィラー材として樹脂材に混入して熱伝導性樹脂を構成すれば、例えば煩雑な手順の加圧コントロールを行うことなく、容易に、かつ、精度良く、その熱伝導性樹脂の形成厚さを所望厚さとすることができる。しかも、熱伝導性フィラーは樹脂材内に一様に混入されるので、その熱伝導性フィラーによるスペーサとしての機能によって熱伝導性樹脂の厚さが定まれば、熱伝導性樹脂の厚さに面内バラツキが生じてしまうのを抑制し得るようにもなる。
以上のように、本発明によれば、半導体チップとリッドとの間に介在する熱伝導性樹脂の厚さを、容易に、かつ、精度良く制御することができるので、その厚さが厚すぎたり、薄すぎたり、あるいは面内バラツキが生じたりするのを未然に回避し得るようになる。したがって、半導体チップに発熱が生じても、その熱を効率よく、かつ、均一にリッドに逃がすことができ、半導体チップとリッドとを接合する熱伝導性樹脂の一部が剥離してしまうといったこともないので、その半導体チップの表面温度がＴjmaxを超えてしまうのを有効に防止することができる。つまり、本発明によれば、半導体チップで生じた熱をリッドに確実に逃がすことができるため、半導体チップが誤動作を起こしたりすることがなく、これにより半導体装置の信頼性が低下してしまうこともない。さらには、そのために半導体装置の生産性が低下してしまうこともない。
以下、図面に基づき本発明に係る半導体装置およびその製造方法について説明する。
先ず、半導体装置の概略構成について説明する。図１は、本発明に係る半導体装置の概略構成の一例を示す説明図である。
図１（ａ）に示すように、ここで説明する半導体装置は、配線基板１と、半導体チップ２と、リッド３と、熱伝導性樹脂４と、接着剤５とを備えて構成されたものである。さらに詳しくは、半導体チップ２が複数のバンプ電極（入出力端子または半田バンプ）を介して配線基板１上にフリップチップ実装され、その半導体チップ２を高熱伝導性部材（例えば銅）からなる断面逆凹状のリッド３が覆い、そのリッド３の凹部底面３ａと半導体チップ２の上面とが熱伝導性樹脂４を介して接合され、リッド３の凹部頂面３ｂと配線基板１の上面とが接着剤５を介して接合されることにより、半導体装置が構成されている。
このうち、熱伝導性樹脂４は、図１（ｂ）に示すように、樹脂材４１に熱伝導性フィラー４２が混入されてなるものである。
樹脂材４１としては、例えば付加硬化型シリコーン組成物が挙げられる。付加硬化型シリコーン組成物とは、ベースポリマーとして液状シリコーンを含む硬化型シリコーン組成物からなり、その硬化型シリコーン組成物に例えばビニルシリル基を有するシリコーン組成物およびヒドロシリル基を有するシリコーン組成物からなる混合物が知られている。
熱伝導性フィラー４２は、半導体チップ２とリッド３との間で熱を伝達する媒介として機能するもので、例えば銀（Ａｇ）、アルミニウム（Ａｌ）、酸化アルミニウム（Ａｌ2Ｏ3）、二酸化ケイ素（ＳｉＯ2）等の粒子や粉状物質といったフィラー材からなるものが挙げられる。ただし、熱伝導性フィラー４２は、これらフィラー材のいずれか一つからなるものであってもよいし、粒径の異なる複数のフィラー材からなるものであってもよい。具体的には、図例のように、粒径が３０〜５０μｍ程度の二酸化ケイ素粒子を第１フィラー材４２ａとし、粒径が１０μｍ程度の銀粒子を第２フィラー材４２ｂとし、これらを熱伝導性フィラー４２として用いることが考えられる。なお、複数のフィラー材からなる場合、そのフィラー材は、三つ以上であってもよいことは勿論である。
また、熱伝導性フィラー４２は、熱伝導を媒介する機能の他に、半導体チップ２とリッド３との間隔を確保するスペーサとしての機能をも有している。そして、そのスペーサとしての機能によって、熱伝導性フィラー４２が混入された熱伝導性樹脂４、すなわち半導体チップ２とリッド３との間に介在する熱伝導性樹脂４の厚さが定まるのである。ただし、熱伝導性フィラー４２が一つのフィラー材からなる場合であれば、そのフィラー材が熱伝導を媒介する機能とスペーサとしての機能との両方を兼ね備えることになるが、上述したような粒径の異なる複数のフィラー材４２ａ，４２ｂからなる場合には、これら複数のフィラー材４２ａ，４２ｂのうちの最大粒径の第１フィラー材４２ａがスペーサとしての機能を有することになる。なお、複数のフィラー材４２ａ，４２ｂからなる場合、最大粒径の第１フィラー材４２ａ以外のフィラー材である第２フィラー材４２ｂは、後述する理由により、その第１フィラー材４２ａよりも高い熱伝導効率を有していることが望ましい。例えば、第１フィラー材４２ａの熱伝導効率が４２７Ｗ／ｍ・Ｋ（例えばＡｇフィラーの場合）または２３７Ｗ／ｍ・Ｋ（例えばＡｌフィラーの場合）であるのに対し、第２フィラー材４２ｂの熱伝導効率は１．４Ｗ／ｍ・Ｋ（例えば非結晶シリカの場合）であるといった具合である。
このような熱伝導性フィラー４２は、その熱伝導性フィラー４２が樹脂材４１内に一様に分布し、かつ、その分布状態で所望の熱伝導効率を確保できる程度の混入率で、その樹脂材４１内に混入されていればよい。
また図１（ａ）において、接着剤５は、リッド３の凹部頂面と配線基板１の上面とを接着し得るものであればよく、具体的には付加硬化型シリコーン組成物からなるものが挙げられる。付加硬化型シリコーン組成物は、上述した熱伝導性樹脂４の場合と同様である。ただし、接着剤５は、これに限定されるものではなく、例えば熱硬化性の接着付与成分を有するものであれば、分子内に２ヶ以上のオキシラン環を有する化合物からなる熱硬化性樹脂のように、エポキシ基を有する組成物からなるものであってもよい。さらには、熱硬化型のものではなく、紫外線（ＵＶ）硬化型または電子線（ＥＢ）硬化型のものであってもよい。
以上のように構成された半導体装置では、リッド３の凹部底面３ａと半導体チップ２の上面との間に熱伝導性樹脂４が介在しているので、半導体チップ２に発熱が生じても、その熱が熱伝導性樹脂４を通じてリッド３に伝わることになる。したがって、半導体チップ２で生じた熱をリッド３に逃がして、その半導体チップ２の温度上昇を抑制し、これにより半導体チップ２が誤動作してしまうのを有効に回避し得るのである。
次に、以上のような構成の半導体装置を製造する際の手順について説明する。図２は、本発明に係る半導体装置の製造方法の一具体例を示す説明図である。
半導体装置の製造にあたっては、先ず、図２（ａ）に示すように、配線基板１上に半導体チップ２をフリップチップ実装して、これら配線基板１と半導体チップ２との間に封止樹脂（アンダーフィル）を充填する。このとき、半導体チップ２の線膨張係数は配線基板１の線膨張係数に比べて小さいため、図例のように、配線基板１および半導体チップ２が凸状に反ってしまう可能性がある。
アンダーフィル充填後は、次いで、図２（ｂ）に示すように、半導体チップ２の上面に熱伝導性樹脂４を塗布する。この熱伝導性樹脂４には、所望する形成厚さに対応した粒径の熱伝導性フィラー４２が混入されているものとする。具体的には、熱伝導性樹脂４の厚さを３０μｍ程度に合わせる場合であれば、粒径が１０μｍ程度の第２フィラー材４２ｂに加えて、粒径が３０μｍ程度の第１フィラー材４２ａについても、予め混入しておく。さらには、配線基板１の上面で半導体チップ２の周辺部に、接着剤５を塗布する。これらの塗布は、例えばディスペンサーを用いて行えばよい。
熱伝導性樹脂４および接着剤５を塗布したら、図２（ｃ）に示すように、その上にリッド３を配して半導体チップ２を覆う。このとき、リッド３の凹部底面３ａと半導体チップ２の上面とが熱伝導性樹脂４を介して接し、そのリッド３の凹部頂面３ｂと配線基板１の上面とが接着剤５を介して接するように、リッド３を配する。そして、リッド３が配された後の配線基板１、半導体チップ２およびリッド３からなる積層体に対して、配線基板１とリッド３とをこれらの積層方向、すなわちこれらを圧縮する方向に、例えば０．４ｋｇｆ／ｃｍ2の力で加圧する。この加圧は、例えばプレス機を用いて行えばよい。
この加圧によって、リッド３の凹部底面３ａと半導体チップ２の上面との間では、熱伝導性フィラー４２のうちの最大粒径である第１フィラー材４２ａがスペーサとして機能することになり、その間隔、すなわちこれらの間に介在する熱伝導性樹脂４の厚さが、その第１フィラー材４２ａの粒径に依存して３０μｍ程度となる。しかも、第１フィラー材４２ａは一様に分布しているため、その間隔は、一様に３０μｍ程度となって均一化された状態となる。さらには、この加圧により、例えば配線基板１および半導体チップ２が凸状に反っている場合であっても、その反りが矯正されることになる。
そして、その加圧を行っている状態にて、配線基板１、半導体チップ２およびリッド３からなる積層体に対しては、その積層体に対する加熱を行って、少なくとも接着剤５を硬化させる。つまり、接着剤５が加熱硬化型のものであれば、加圧と同時にその接着剤５に対する加熱を行うようにする。このとき、接着剤５に併せて熱伝導性樹脂４が硬化を開始しても構わない。積層体に対する加熱は、例えばプレス機のヘッド６ａおよびステージ６ｂに埋設されたヒータを用いて行えばよい。ただし、その加熱温度は、接着剤５が硬化を開始し、かつ、配線基板１に加熱による悪影響を及ぼさないようにすべく、８０〜３００℃の範囲内、好ましくは１５０℃程度とする。このことから、接着剤５としては、加圧の開始後から当該加圧を解除するまでの間に硬化を開始するものを用い、また加熱硬化開始温度が８０〜３００℃であるものを用いるようにする。なお、接着剤５がＵＶ硬化型またはＥＢ硬化型のものであれば、当然のことながら、加圧と同時にＵＶ照射またはＥＢ照射を行うものとする。照射は、例えばプレス機に付設された光源、電子銃、光学系等を用いて行えばよい。また、照射時間および照射量については、接着剤５が硬化を開始し、かつ、半導体チップ２に照射による悪影響を及ぼさない程度のものであればよい。
そして、加圧および加熱（または照射）の時間が経過したら、その加圧および加熱（または照射）を解除して、配線基板１、半導体チップ２およびリッド３からなる積層体をプレス機から取り外し、一旦その積層体を冷却する。このとき、その積層体は、少なくとも接着剤５が硬化開始しているので、図２（ｄ）に示すように、熱伝導性樹脂４の厚みが均一化した状態のままで、しかも配線基板１および半導体チップ２における反りが矯正された状態で、リッド３が配線基板１上に仮固着されることになる。
その後は、図２（ｅ）に示すように、配線基板１、半導体チップ２およびリッド３からなる積層体を、例えば１５０℃程度に加熱したプレス機で１時間程度加圧および加熱し、熱伝導性樹脂４および接着剤５を完全に硬化させる。これにより、図２（ｆ）に示す構成、すなわち図１（ａ）と同様の構成の半導体装置が得られる。
以上のような手順を経て製造された半導体装置によれば、混入された第１フィラー材４２ａがリッド３の凹部底面３ａと半導体チップ２の上面との間に介在するスペーサとして機能し、そのスペーサとしての機能によって熱伝導性樹脂４の厚さが定まるになっている。したがって、所望厚さに対応する３０μｍ程度の粒径の第１フィラー材４２ａを混入して熱伝導性樹脂４を構成すれば、単に０．４ｋｇｆ／ｃｍ2の力で配線基板１、半導体チップ２およびリッド３からなる積層体を圧縮する方向に加圧するだけで、細かい圧力調整や加圧時間調整等といった煩雑な手順の加圧コントロールを行うことなく、容易に、かつ、精度良く、その熱伝導性樹脂４の形成厚さを所望厚さとすることができる。しかも、第１フィラー材４２ａは一様に混入されているので、その第１フィラー材４２ａによるスペーサとしての機能によって熱伝導性樹脂４の厚さが定まれば、その厚さは一様に３０μｍ程度となって均一化された状態となり、面内バラツキが生じてしまうこともない。
このように、本実施形態で説明した半導体装置およびその製造方法によれば、半導体チップ２とリッド３との間に介在する熱伝導性樹脂４の厚さを、容易に、かつ、精度良く制御することができるので、その厚さが厚すぎたり、薄すぎたり、あるいは面内バラツキが生じたりするのを未然に回避し得るようになる。したがって、半導体チップ２に発熱が生じても、その熱を効率よく、かつ、均一にリッド３に逃がすことができ、半導体チップ２とリッド３とを接合する熱伝導性樹脂４の一部が剥離してしまうといったこともないので、その半導体チップ２の表面温度がＴjmaxを超えてしまうのを有効に防止することができる。つまり、本実施形態で説明した半導体装置およびその製造方法によれば、半導体チップ２で生じた熱をリッド３に確実に逃がすことができるため、半導体チップ２が誤動作を起こしたりすることがなく、これにより半導体装置の信頼性が低下してしまうこともない。さらには、そのために半導体装置の生産性が低下してしまうこともない。
また、本実施形態で説明した半導体装置およびその製造方法では、熱伝導性フィラー４２が粒径の異なる第１フィラー材４２ａおよび第２フィラー材４２ｂからなり、これらのうちの最大粒径の第２フィラー材４２ｂがスペーサとして機能するようになっている。したがって、第１フィラー材４２ａおよび第２フィラー材４２ｂを混入して熱伝導性樹脂４を構成することで、主に、第１フィラー材４２ａによって熱伝導性樹脂４の厚さをコントロールし、その第１フィラー材４２ａの周囲に充填される第２フィラー材４２ｂによって熱伝導性樹脂４における熱伝導率を確保する、といったことが可能となる。つまり、粒径の異なる各フィラー材４２ａ，４２ｂに対して役割分担を与えることで、熱伝導性樹脂４の厚さをコントロールしつつ、十分な熱伝導率を確保することが容易に実現可能となるのである。
特に、各フィラー材４２ａ，４２ｂのうち、最大粒径の第１フィラー材４２ａが二酸化ケイ素粒子からなり、それ以外の第２フィラー材４２ｂが銀粒子からなるといったように、第２フィラー材４２ｂが第１フィラー材４２ａよりも高い熱伝導効率を有していれば、上述した役割分担が顕著なものとなる。すなわち、第１フィラー材４２ａによって熱伝導性樹脂４の厚さを厚すぎず、薄すぎず、また面内バラツキが生じないようにしつつ、それよりも熱伝導効率の高い第２フィラー材４２ｂによって十分な熱伝導率を確保し得るようになるので、半導体チップ２で生じた熱をリッド３に逃がして誤動作を防止する上で非常に有効である。
なお、上述した実施の形態では本発明について好適な具体例を挙げて説明したが、本発明はその要旨を逸脱しない範囲で適宜変更することが可能であることは勿論である。特に、混入する熱伝導性フィラーの種類数、粒径、熱伝導率等については、上述した実施の形態に限定されるものではない。
本発明に係る半導体装置の概略構成の一例を示す説明図である。 本発明に係る半導体装置の製造方法の一具体例を示す説明図である。
符号の説明
１…配線基板、２…半導体チップ、３…リッド、３ａ…凹部底面、３ｂ…凹部頂面、４…熱伝導性樹脂、５…接着剤、４１…樹脂材、４２…熱伝導性フィラー、４２ａ…第１フィラー材、４２ｂ…第２フィラー材

Claims (2)

  1. 配線基板と、当該配線基板上にフリップチップ実装された半導体チップと、前記配線基板上の前記半導体チップを覆う断面逆凹状のリッドとを備え、前記リッドの凹部底面と前記半導体チップの上面とが熱伝導性樹脂を介して接合され、前記リッドの凹部頂面と前記配線基板の上面とが接着剤を介して接合された半導体装置であって、
    前記熱伝導性樹脂は、樹脂材に熱伝導性フィラーが混入されてなり、
    前記熱伝導性フィラーは、粒径の異なる複数のフィラー材からなり、
    前記複数のフィラー材のうちの最大粒径のフィラー材は、前記半導体チップと前記リッドとの間に介在する前記熱伝導性樹脂の厚さを定めるスペーサとしての機能を有し、
    前記複数のフィラー材のうちの前記最大粒径のフィラー材以外のフィラー材は、当該最大粒径のフィラー材よりも高い熱伝導効率で、前記半導体チップと前記リッドとの間の熱伝導を媒介する機能を有し、
    前記最大粒径のフィラー材と当該フィラー材以外のフィラー材とに対して役割分担を与えて構成されている
    ことを特徴とする半導体装置。
  2. 配線基板と、当該配線基板上にフリップチップ実装された半導体チップと、前記配線基板上の前記半導体チップを覆う断面逆凹状のリッドとを備え、前記リッドの凹部底面と前記半導体チップの上面とが熱伝導性樹脂を介して接合され、前記リッドの凹部頂面と前記配線基板の上面とが接着剤を介して接合されてなる半導体装置の製造方法であって、
    粒径の異なる複数のフィラー材からなる熱伝導性フィラーが混入されてなる樹脂材を前記熱伝導性樹脂として用い、
    前記複数のフィラー材のうちの最大粒径のフィラー材を、前記半導体チップと前記リッドとの間に介在する前記熱伝導性樹脂の厚さを定めるスペーサとして機能させ、
    前記複数のフィラー材のうちの前記最大粒径のフィラー材以外のフィラー材に、当該最大粒径のフィラー材よりも高い熱伝導効率を有したものを用い、前記半導体チップと前記リッドとの間の熱伝導を媒介するように機能させ、
    前記最大粒径のフィラー材と当該フィラー材以外のフィラー材とに対して役割分担を与える
    ことを特徴とする半導体装置の製造方法。
JP2004196390A 2004-07-02 2004-07-02 半導体装置およびその製造方法 Expired - Fee Related JP4389696B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004196390A JP4389696B2 (ja) 2004-07-02 2004-07-02 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004196390A JP4389696B2 (ja) 2004-07-02 2004-07-02 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2006019547A JP2006019547A (ja) 2006-01-19
JP4389696B2 true JP4389696B2 (ja) 2009-12-24

Family

ID=35793513

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004196390A Expired - Fee Related JP4389696B2 (ja) 2004-07-02 2004-07-02 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP4389696B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024089817A1 (ja) * 2022-10-26 2024-05-02 三菱電機株式会社 半導体装置及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06310564A (ja) * 1993-04-20 1994-11-04 Hitachi Ltd 半導体装置
JPH07221125A (ja) * 1994-01-27 1995-08-18 Toyota Autom Loom Works Ltd 半導体部品の実装構造及び絶縁性接着剤
JPH10303340A (ja) * 1997-04-25 1998-11-13 Toshiba Corp 半導体装置及びその製造方法
DE10018043A1 (de) * 2000-04-07 2001-10-11 Jenoptik Jena Gmbh Verfahren zur Kontaktierung eines Hochleistungsdiodenlaserbarrens und eine Hochleistungsdiodenlaserbarren-Kontakt-Anordnung von elektrischen Kontakten thermisch untergeordneter Funktion

Also Published As

Publication number Publication date
JP2006019547A (ja) 2006-01-19

Similar Documents

Publication Publication Date Title
CN109103117B (zh) 结合半导体芯片的设备和结合半导体芯片的方法
US8377745B2 (en) Method of forming a semiconductor device
US20150214193A1 (en) Stacked electronic component and manufacturing method thereof
TWI533421B (zh) 半導體封裝結構及半導體製程
JP5064288B2 (ja) 半導体装置の製造方法
CN101752272B (zh) 半导体器件的制造方法
JP2002033411A (ja) ヒートスプレッダ付き半導体装置及びその製造方法
JP2010263199A (ja) 半導体装置の製造方法および半導体装置
TW201820489A (zh) 半導體裝置的製造方法以及封裝裝置
JP3552422B2 (ja) ボールグリッドアレイ半導体装置及びその実装方法
JP5228479B2 (ja) 電子装置の製造方法
KR101299773B1 (ko) 반도체장치의 제조방법
KR102221588B1 (ko) 반도체 칩 본딩 장치 및 반도체 칩 본딩 방법
JP4389696B2 (ja) 半導体装置およびその製造方法
JP5018455B2 (ja) 半導体装置の製造装置および半導体装置の製造方法
TWI450349B (zh) 覆晶球柵式陣列封裝之底膠缺陷之檢測方法
JP2007281116A (ja) 半導体装置の製造方法
JPH10112515A (ja) ボールグリッドアレイ半導体装置及びその製造方法
JP5136305B2 (ja) 半導体装置の製造方法
JP2005302971A (ja) 半導体チップ実装体の製造方法、半導体チップ実装体
KR102535108B1 (ko) 레이저 접합 방법
JP5851952B2 (ja) 半導体装置の製造方法
TWI416641B (zh) 製造一半導體結構之方法
JP2006019605A (ja) 半導体装置の製造方法および半導体装置
JP2004165414A (ja) 実装構造、光学センサモジュール及び光学センサモジュール実装構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070409

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090623

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090814

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090915

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090928

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121016

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121016

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131016

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees