JP4385640B2 - 異常検出装置及び異常検出方法 - Google Patents
異常検出装置及び異常検出方法 Download PDFInfo
- Publication number
- JP4385640B2 JP4385640B2 JP2003121437A JP2003121437A JP4385640B2 JP 4385640 B2 JP4385640 B2 JP 4385640B2 JP 2003121437 A JP2003121437 A JP 2003121437A JP 2003121437 A JP2003121437 A JP 2003121437A JP 4385640 B2 JP4385640 B2 JP 4385640B2
- Authority
- JP
- Japan
- Prior art keywords
- solenoid
- circuit
- ground
- abnormality
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、入力される制御信号に基づいて所定の電流が流れるソレノイドなどの負荷回路の異常を検出する異常検出装置及び異常検出方法に関する。
【０００２】
【従来の技術】
図３は、既存の異常検出装置を説明するための図である。
図３に示すように、ソレノイド回路３１は、ソレノイド３２と、ドライバ駆動素子３３（例えば、ＦＥＴ（Ｆｉｅｌｄ-Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）やバイポーラトランジスタなど）とを備えて構成され、ドライバ駆動素子３３に入力される制御信号Ｓに基づいて、所定の電流がソレノイド回路３１に流れる。
【０００３】
また、リレー３４は、所定の電圧が印加されるソレノイド３５と、ソレノイド３５に生じる磁力に応じてソレノイド回路３１に印加される所定の電圧をオン、オフするスイッチ３６とを備えて構成され、例えば、ソレノイド回路３１に異常が発生すると、スイッチ３６をオフし、ソレノイド回路３１に印加される電圧をオフする。
【０００４】
また、異常検出装置３７は、電源ＶBATTとＡ点との間に接続される電流センサ３８と、電流センサ３８で検出される電流値をＡ／Ｄ（Ａｎａｌｏｇ ｔｏ Ｄｉｇｉｔａｌ）変換して所定値と比較し、その比較結果に基づいてソレノイド回路３１などに異常が発生しているか否かを判定するＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）３９とを備えて構成され、例えば、その判定結果に基づいてソレノイド３５に印加される電圧値を制御している。
【０００５】
上記ソレノイド回路３１は、例えば、フォークリフトのマストの上昇又は下降に利用される油圧を調整するための電磁弁などを構成するものであり、オペレータのレバー操作により所定の制御信号Ｓがドライバ駆動素子３３に入力され電磁弁が開閉制御される構成である。
【０００６】
上述のように、リレー３４などの制御回路をソレノイド回路３１の電源ＶBATT側に備え、ソレノイド回路３１に過電流が流れることを防止することは従来から行なわれている（例えば、特許文献１参照）。
また、上述のように、ソレノイド３２をローサイド駆動（グランド側を基準として駆動）することも従来から行なわれている（例えば、特許文献２参照）。これより、ドライバ駆動素子３３を低い耐電圧の素子で構成することができるので、結果的に、回路全体を安価に構成することが可能となる。
【０００７】
【特許文献１】
特開２０００−２３５７号 （第４頁、第１図）
【０００８】
【特許文献２】
特開平８−２５０９８９号 （第２〜３頁、第２図）
【０００９】
【発明が解決しようとする課題】
しかしながら、一般に、図３に示すような電流センサ３８では、例えば、シャント抵抗方式、磁気マルチバイブレータ方式、ホール素子方式、又はマグアンプ方式等が考えられ、何れの方式においても、構成が複雑で、且つ、高価なものであり、コスト高になるという問題がある。また、図３に示す電流センサ３８は、ソレノイド３２の電源ＶBATT側の電流値を検出するため、高い耐電圧の素子で構成される必要があり、高価なものとなり、更にコスト高になるという問題がある。
【００１０】
また、特許文献１では、図３に示すリレー３４に該当するフェ−ルセーフ回路３９がコンパレータ３５の出力に基づいて異常を検出し、ソレノイドコイル４０の通電のオン、オフを制御している。このように、特許文献１では、ソレノイドコイル４０の電源側の電流若しくは電圧又はグランド側の電流若しくは電圧を検出していないため、例えば、ソレノイドコイル４０のグランド側のある点と電源とがショートした場合などの異常を検出できないという問題がある。すなわち、ソレノイドコイル４０に発生する異常を検出することができないという問題がある。
【００１１】
また、特許文献２では、図３に示すソレノイド回路３１に該当する負荷４をローサイド駆動することにより、回路全体を安価に構成することが可能であるが、図３に示すリレー３４又は特許文献１に示すフェ−ルセーフ回路３９などの過電流防止用の制御回路が設けられていないため、負荷４の電源側の電流検出を行う必要がない構成となっている。すなわち、特許文献２では、例えば、図３におけるＢ点と電源ＶBATTとのショート、Ｂ点とグランドＧＮＤとのショート、並びにＡ点及びＢ点のオープンなどによる異常は検出できるが、Ａ点とグランドＧＮＤとがショートすることによる異常は検出できない構成になっている。このように、特許文献２では、負荷４に発生する全ての異常を検出することができないという問題がある。
【００１２】
そこで、本発明では、上記問題点を考慮し、過電流防止用の制御回路を備える負荷回路において、その負荷回路の異常を安価な構成で、且つ、その負荷回路に発生する全ての異常を検出することが可能な異常検出装置及び異常検出方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記の課題を解決するために本発明では、以下のような構成を採用した。
すなわち、本発明の異常検出装置は、ソレノイドと、前記ソレノイドとグランドとの間に設けられ、オン、オフすることにより前記ソレノイドに流れる電流を制御するスイッチング素子とを備える負荷回路に発生する異常を検出する異常検出装置であって、前記負荷回路と電源との間に設けられ、前記負荷回路に印加される所定の電圧をオン、オフするスイッチに並列に接続される第１の抵抗にかかる電圧の電圧値を検出する電圧値検出回路と、前記スイッチング素子とグランドとの間に設けられる第２の抵抗に流れる電流の電流値を検出する電流値検出回路と、前記スイッチがオフのときで、かつ、前記電圧値検出回路により検出される電圧値が第１の所定値よりも大きいとき、前記ソレノイドの電源側がグランドとショートする異常、又は、前記ソレノイドのグランド側がグランドとショートする異常のどちらかの異常が発生したと判定し、前記スイッチ及び前記スイッチング素子がそれぞれオンのときで、かつ、前記電流値検出回路により検出される電流値が第２の所定値よりも大きいとき、前記ソレノイドのグランド側が前記電源とショートする異常が発生したと判定し、前記スイッチ及び前記スイッチング素子がそれぞれオンのときで、かつ、前記電流値検出回路により検出される電流値がゼロのとき、前記ソレノイドの電源側がオープンする異常、前記ソレノイドのグランド側がグランドとショートする異常、又は、前記ソレノイドのグランド側がオープンする異常の何れかの異常が発生したと判定する判定回路とを備える。
【００１９】
また、本発明の異常検出方法は、ソレノイドと、前記ソレノイドとグランドとの間に設けられ、オン、オフすることにより前記ソレノイドに流れる電流を制御するスイッチング素子とを備える負荷回路に発生する異常を検出する異常検出方法であって、前記負荷回路と電源との間に設けられ、前記負荷回路に印加される所定の電圧をオン、オフするスイッチに並列に接続される第１の抵抗にかかる電圧の電圧値を検出すると共に、前記スイッチング素子とグランドとの間に設けられる第２の抵抗に流れる電流の電流値を検出し、前記スイッチがオフのときで、かつ、前記第１の抵抗にかかる電圧の電圧値が第１の所定値よりも大きいとき、前記ソレノイドの電源側がグランドとショートする異常、又は、前記ソレノイドのグランド側がグランドとショートする異常のどちらか一方の異常が発生したと判定し、前記スイッチ及び前記スイッチング素子がそれぞれオンのときで、かつ、前記第２の抵抗に流れる電流の電流値が第２の所定値よりも大きいとき、前記ソレノイドのグランド側が前記電源とショートする異常が発生したと判定し、前記スイッチ及び前記スイッチング素子がそれぞれオンのときで、かつ、前記第２の抵抗に流れる電流の電流値がゼロのとき、前記ソレノイドの電源側がオープンする異常、前記ソレノイドのグランド側がグランドとショートする異常、又は、前記ソレノイドのグランド側がオープンする異常の何れかの異常が発生したと判定する。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態を図面を用いて説明する。
図１は、本発明の実施形態の異常検出装置を説明するための図である。なお、図３と同様な構成については、同一の符号を付け、その説明を省略する。
【００２１】
図１に示すように、異常検出装置１０は、リレー３４（第２の制御回路）の両端の電圧値を検出する電圧値検出回路１１（電圧値検出回路）と、ソレノイド回路３１（負荷回路）に流れる電流値を検出する電流値検出回路（電流値検出回路）１２と、電圧値検出回路１１で検出された電圧値又は電流値検出回路１２で検出された電流値をＡ／Ｄ変換して所定値と比較し、その比較結果に基づいてソレノイド回路３１に異常が発生しているか否かを判定するＣＰＵ１３（比較回路及び判定回路）とを備えて構成され、その判定結果に基づいてソレノイド３５に流れる電流のオン、オフをリレー３４が制御している。なお、ソレノイド３２は、例えば、抵抗などの他の負荷で構成されてもよい。また、リレー３４は、必ずしも、ソレノイド３５及びスイッチ３６とから構成される回路に限定されない。
【００２２】
また、上記電圧値検出回路１１は、リレー３４に並列に接続される抵抗１４（第１の抵抗）の両端の電圧値を検出し、その電圧値をＣＰＵ１３に伝えるための回路である。
また、上記電流値検出回路１２は、ソレノイド回路３１に流れる電流値を、ドライバ駆動素子３３（第１の制御回路）とグランドＧＮＤとの間に設けられるシャント抵抗１５（第２の抵抗）により電圧値に変換し、その電圧値をＣＰＵ１３に伝えるための回路である。なお、ドライバ駆動素子３３は、ＦＥＴやバイポーラトランジスタに限定されない。
【００２３】
そして、ＣＰＵ１３は、入力されるそれぞれの電圧値と、そのそれぞれの電圧値に対応する所定値（所定の電圧値又は所定の電流値）とを比較し、入力される電圧値が所定値よりも大きいか又は小さいときにソレノイド回路３１が異常であると判定する。
【００２４】
次に、ＣＰＵ１３がソレノイド回路３１に異常が発生していると判定したときの異常の種類（以下、モードという）について説明する。
図２は、各モードと、各モードが発生しているときのリレー３４のオン、オフの状態、ドライバ駆動素子３３のオン、オフの状態、及びＣＰＵ１３の比較結果のそれぞれの関係を示す表である。
【００２５】
例えば、図２に示すように、「Ａ点（ソレノイド回路３１の電源側のある点）とグランドＧＮＤとがショートする場合」をモード１とし、「Ａ点がオープン（Ａ点が電源ＶBATTにもグランドＧＮＤにも接続されない状態、或いはＡ点が電源ＶＢＡＴＴとグランドＧＮＤのどちらか一方にのみ接続されている状態）となる場合」をモード２とし、「Ｂ点（ソレノイド回路３１のグランド側のある点）と電源ＶBATTとがショートする場合」をモード３とし、「Ｂ点とグランドＧＮＤとがショートする場合」をモード４とし、「Ｂ点がオープン（Ｂ点が電源ＶBATTにもグランドＧＮＤにも接続されない状態、或いはＢ点が電源ＶBATTとグランドＧＮＤのどちらか一方にのみ接続されている状態）となる場合」をモード５としており、ＣＰＵ１３がソレノイド回路３１に異常が発生していると判定したときの異常は、この５つのモードの内のどれかとなる。
【００２６】
また、図２に示すように、モード１の場合は、Ａ点とグランドＧＮＤとがショートしている状態なので、そのような状態のときにリレー３４がオフになると、抵抗１４を介して電源ＶBATTとグランドＧＮＤとが接続された状態となるので、正常時（電源ＶBATTとグランドＧＮＤとの間に抵抗１４だけでなくソレノイド３２も接続されている状態）と比べて、抵抗１４には大きな電圧が印加される。これより、ＣＰＵ１３は入力される電圧値が所定値よりも大きいと判断する。
【００２７】
また、モード２の場合は、Ａ点がオープンしている状態なので、そのような状態のときに、たとえ、リレー３４及びドライバ駆動素子３３が共にオンになっても、ソレノイド回路３１には電流が流れない。これより、ＣＰＵ１３は入力される電流値が所定値よりも小さいと判断する。
【００２８】
また、モード３の場合は、Ｂ点と電源ＶBATTとがショートしている状態なので、そのような状態のときに、リレー３４及びドライバ駆動素子３３が共にオンになると、ソレノイド３２を介さず電源ＶBATTとグランドＧＮＤとが接続された状態となるので、正常時（ソレノイド３２を介して電源ＶBATTとグランドＧＮＤとが接続された状態）と比べて、ソレノイド回路３１には大きな電流が流れる。これより、ＣＰＵ１３は入力される電流値が所定値よりも大きいと判断する。
【００２９】
また、モード４の場合（１）は、Ｂ点とグランドＧＮＤとがショートしている状態なので、そのような状態のときに、リレー３４及びドライバ駆動素子３３が共にオフになると、抵抗１４及びソレノイド３２を介して電源ＶBATTとグランドＧＮＤとが接続された状態となるので、正常時（電源ＶBATTとグランドＧＮＤとの間に抵抗１４及びソレノイド３２だけでなくドライバ駆動素子３３なども接続されている状態）と比べて、抵抗１４には大きな電圧が印加される。これより、ＣＰＵ１３は入力される電圧値が所定値よりも大きいと判断する。
【００３０】
また、他のモード４の場合（２）は、Ｂ点とグランドＧＮＤとがショートしている状態のときであって、このとき、たとえ、リレー３４及びドライバ駆動素子３３が共にオンになっても、ドライバ駆動素子３３には電流が流れない。これより、ＣＰＵ１３は入力される電流値が所定値よりも小さいと判断する。
【００３２】
また、モード５の場合は、Ｂ点がオープンしている状態なので、そのような状態のとき、たとえ、リレー３４及びドライバ駆動素子３３が共にオンになっても、ソレノイド回路３１（ドライバ駆動素子３３）には電流が流れない。これより、ＣＰＵ１３は入力される電流値が所定値よりも小さいと判定する。
【００３３】
このように、ＣＰＵ１３は、例えば、Ａ点とグランドＧＮＤとがショートし、リレー３４がオフの場合には、リレー３４に印加される電圧値が所定値よりも大きくなるので、ソレノイド回路３１が異常であることを判定することができる。また、ＣＰＵ１３は、例えば、Ａ点がオープンとなるか、又は、Ｂ点がオープンとなり、リレー３４及びドライバ駆動素子３３が共にオンの場合には、ソレノイド回路３１に流れる電流値が所定値よりも小さくなるので、ソレノイド回路３１が異常であることを判定することができる。また、ＣＰＵ１３は、例えば、Ｂ点と電源ＶBATTとがショートし、リレー３４及びドライバ駆動素子３３が共にオンの場合には、ソレノイド回路３１に流れる電流値が所定値よりも大きくなるので、ソレノイド回路３１が異常であることを判定することができる。また、ＣＰＵ１３は、例えば、Ｂ点とグランドＧＮＤとがショートし、リレー３４及びドライバ駆動素子３３が共にオフの場合には、リレー３４に印加される電圧値が所定値よりも大きくなるので、ソレノイド回路３１が異常であることを判定することができる。
【００３４】
すなわち、ＣＰＵ１３は、リレー３４に印加される電圧値が所定値よりも大きくなったと判断した場合にソレノイド回路３１に異常が発生していると判定し、ソレノイド回路３１に流れる電流値が所定値より大きいか又は小さいと判断した場合にソレノイド回路３１に異常が発生していると判定する。
【００３５】
なお、ＣＰＵ１３に入力される２つの電圧値と比較される所定値は、異常が発生していないときにリレー３４（又は抵抗１４）に印加される電圧値（第２の電圧値）、又は異常が発生していないときにソレノイド回路３１に流れる電流値（第２の電流値）に対応する値に設定されていることが望ましい。
【００３６】
また、ＣＰＵ１３に入力される２つの電圧値と比較される所定値は、ある範囲を持たせてもよい。そして、入力される電圧値がそのある範囲を持つ所定値の上限値を超えれば、異常と判定し、入力される電圧値がそのある範囲を持つ所定値の下限値を下回れば、異常と判定するように構成してもよい。
【００３７】
このように、本実施形態の異常検出装置１０は、抵抗１４、１５といった簡単な回路素子を用いて、ソレノイド回路３１の異常を検出することができる。しかも、ソレノイド回路３１に生じている異常を、具体的に５つの異常モードとして確実に判断することができる。
【００３８】
また、本実施形態の異常検出装置１０では、リレー３４の両端の電圧値を検出すると共に、ソレノイド回路３１に流れる電流値を検出し、その電圧値又は電流値に基づいて異常があるか否かを判定しているので、ソレノイド回路３１の電源側（例えば、Ａ点）又はグランド側（例えば、Ｂ点）に異常（上記５つの異常）が発生した場合を確実に検出することが可能となる。
【００３９】
また、リレー３４の両端の電圧値は、リレー３４に並列に接続される抵抗１４の両端から検出し、ソレノイド回路３１に流れる電流値は、シャント抵抗１５により電圧値に変換して検出しているので、既存の異常検出方法（図３）のように、高価な電流センサを設けることなく、安価な構成でソレノイド回路３１に異常が発生していることを判定することが可能となる。
【００４０】
また、本実施形態の異常検出装置１０は、ローサイド駆動のソレノイド回路３１に適用することができるので、異常検出装置１０、ソレノイド回路３１、及びリレー３４を含む回路全体を安価に構成することができる。
【００４１】
【発明の効果】
以上、本発明によれば、第２の制御回路の両端の電圧値を検出し、負荷回路に流れる電流値を検出し、その電圧値又は電流値と所定の電圧値又は所定の電流値との比較を行い、その比較結果に基づいて、負荷回路に異常が発生しているか否かの判定を行っているので、既存の異常検出装置のように、高価な電流センサを設けることなく、負荷回路に発生する全ての異常を、安価な構成で検出することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施形態の異常検出装置の構成を示す図である。
【図２】異常検出モードとリレー及びドライバ駆動素子の状態と比較結果とのそれぞれの関係を示す表である。
【図３】既存の異常検出装置の構成を示す図である。
【符号の説明】
１０ 異常検出装置
１１ 電圧値検出回路
１２ 電流値検出回路
１３ ＣＰＵ
１４ 抵抗
１５ シャント抵抗
３１ ソレノイド回路
３２ ソレノイド
３３ ドライバ駆動素子
３４ リレー
３５ ソレノイド
３６ スイッチ
３７ 異常検出装置
３８ 電流センサ
【発明の属する技術分野】
本発明は、入力される制御信号に基づいて所定の電流が流れるソレノイドなどの負荷回路の異常を検出する異常検出装置及び異常検出方法に関する。
【０００２】
【従来の技術】
図３は、既存の異常検出装置を説明するための図である。
図３に示すように、ソレノイド回路３１は、ソレノイド３２と、ドライバ駆動素子３３（例えば、ＦＥＴ（Ｆｉｅｌｄ-Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）やバイポーラトランジスタなど）とを備えて構成され、ドライバ駆動素子３３に入力される制御信号Ｓに基づいて、所定の電流がソレノイド回路３１に流れる。
【０００３】
また、リレー３４は、所定の電圧が印加されるソレノイド３５と、ソレノイド３５に生じる磁力に応じてソレノイド回路３１に印加される所定の電圧をオン、オフするスイッチ３６とを備えて構成され、例えば、ソレノイド回路３１に異常が発生すると、スイッチ３６をオフし、ソレノイド回路３１に印加される電圧をオフする。
【０００４】
また、異常検出装置３７は、電源ＶBATTとＡ点との間に接続される電流センサ３８と、電流センサ３８で検出される電流値をＡ／Ｄ（Ａｎａｌｏｇ ｔｏ Ｄｉｇｉｔａｌ）変換して所定値と比較し、その比較結果に基づいてソレノイド回路３１などに異常が発生しているか否かを判定するＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）３９とを備えて構成され、例えば、その判定結果に基づいてソレノイド３５に印加される電圧値を制御している。
【０００５】
上記ソレノイド回路３１は、例えば、フォークリフトのマストの上昇又は下降に利用される油圧を調整するための電磁弁などを構成するものであり、オペレータのレバー操作により所定の制御信号Ｓがドライバ駆動素子３３に入力され電磁弁が開閉制御される構成である。
【０００６】
上述のように、リレー３４などの制御回路をソレノイド回路３１の電源ＶBATT側に備え、ソレノイド回路３１に過電流が流れることを防止することは従来から行なわれている（例えば、特許文献１参照）。
また、上述のように、ソレノイド３２をローサイド駆動（グランド側を基準として駆動）することも従来から行なわれている（例えば、特許文献２参照）。これより、ドライバ駆動素子３３を低い耐電圧の素子で構成することができるので、結果的に、回路全体を安価に構成することが可能となる。
【０００７】
【特許文献１】
特開２０００−２３５７号 （第４頁、第１図）
【０００８】
【特許文献２】
特開平８−２５０９８９号 （第２〜３頁、第２図）
【０００９】
【発明が解決しようとする課題】
しかしながら、一般に、図３に示すような電流センサ３８では、例えば、シャント抵抗方式、磁気マルチバイブレータ方式、ホール素子方式、又はマグアンプ方式等が考えられ、何れの方式においても、構成が複雑で、且つ、高価なものであり、コスト高になるという問題がある。また、図３に示す電流センサ３８は、ソレノイド３２の電源ＶBATT側の電流値を検出するため、高い耐電圧の素子で構成される必要があり、高価なものとなり、更にコスト高になるという問題がある。
【００１０】
また、特許文献１では、図３に示すリレー３４に該当するフェ−ルセーフ回路３９がコンパレータ３５の出力に基づいて異常を検出し、ソレノイドコイル４０の通電のオン、オフを制御している。このように、特許文献１では、ソレノイドコイル４０の電源側の電流若しくは電圧又はグランド側の電流若しくは電圧を検出していないため、例えば、ソレノイドコイル４０のグランド側のある点と電源とがショートした場合などの異常を検出できないという問題がある。すなわち、ソレノイドコイル４０に発生する異常を検出することができないという問題がある。
【００１１】
また、特許文献２では、図３に示すソレノイド回路３１に該当する負荷４をローサイド駆動することにより、回路全体を安価に構成することが可能であるが、図３に示すリレー３４又は特許文献１に示すフェ−ルセーフ回路３９などの過電流防止用の制御回路が設けられていないため、負荷４の電源側の電流検出を行う必要がない構成となっている。すなわち、特許文献２では、例えば、図３におけるＢ点と電源ＶBATTとのショート、Ｂ点とグランドＧＮＤとのショート、並びにＡ点及びＢ点のオープンなどによる異常は検出できるが、Ａ点とグランドＧＮＤとがショートすることによる異常は検出できない構成になっている。このように、特許文献２では、負荷４に発生する全ての異常を検出することができないという問題がある。
【００１２】
そこで、本発明では、上記問題点を考慮し、過電流防止用の制御回路を備える負荷回路において、その負荷回路の異常を安価な構成で、且つ、その負荷回路に発生する全ての異常を検出することが可能な異常検出装置及び異常検出方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記の課題を解決するために本発明では、以下のような構成を採用した。
すなわち、本発明の異常検出装置は、ソレノイドと、前記ソレノイドとグランドとの間に設けられ、オン、オフすることにより前記ソレノイドに流れる電流を制御するスイッチング素子とを備える負荷回路に発生する異常を検出する異常検出装置であって、前記負荷回路と電源との間に設けられ、前記負荷回路に印加される所定の電圧をオン、オフするスイッチに並列に接続される第１の抵抗にかかる電圧の電圧値を検出する電圧値検出回路と、前記スイッチング素子とグランドとの間に設けられる第２の抵抗に流れる電流の電流値を検出する電流値検出回路と、前記スイッチがオフのときで、かつ、前記電圧値検出回路により検出される電圧値が第１の所定値よりも大きいとき、前記ソレノイドの電源側がグランドとショートする異常、又は、前記ソレノイドのグランド側がグランドとショートする異常のどちらかの異常が発生したと判定し、前記スイッチ及び前記スイッチング素子がそれぞれオンのときで、かつ、前記電流値検出回路により検出される電流値が第２の所定値よりも大きいとき、前記ソレノイドのグランド側が前記電源とショートする異常が発生したと判定し、前記スイッチ及び前記スイッチング素子がそれぞれオンのときで、かつ、前記電流値検出回路により検出される電流値がゼロのとき、前記ソレノイドの電源側がオープンする異常、前記ソレノイドのグランド側がグランドとショートする異常、又は、前記ソレノイドのグランド側がオープンする異常の何れかの異常が発生したと判定する判定回路とを備える。
【００１９】
また、本発明の異常検出方法は、ソレノイドと、前記ソレノイドとグランドとの間に設けられ、オン、オフすることにより前記ソレノイドに流れる電流を制御するスイッチング素子とを備える負荷回路に発生する異常を検出する異常検出方法であって、前記負荷回路と電源との間に設けられ、前記負荷回路に印加される所定の電圧をオン、オフするスイッチに並列に接続される第１の抵抗にかかる電圧の電圧値を検出すると共に、前記スイッチング素子とグランドとの間に設けられる第２の抵抗に流れる電流の電流値を検出し、前記スイッチがオフのときで、かつ、前記第１の抵抗にかかる電圧の電圧値が第１の所定値よりも大きいとき、前記ソレノイドの電源側がグランドとショートする異常、又は、前記ソレノイドのグランド側がグランドとショートする異常のどちらか一方の異常が発生したと判定し、前記スイッチ及び前記スイッチング素子がそれぞれオンのときで、かつ、前記第２の抵抗に流れる電流の電流値が第２の所定値よりも大きいとき、前記ソレノイドのグランド側が前記電源とショートする異常が発生したと判定し、前記スイッチ及び前記スイッチング素子がそれぞれオンのときで、かつ、前記第２の抵抗に流れる電流の電流値がゼロのとき、前記ソレノイドの電源側がオープンする異常、前記ソレノイドのグランド側がグランドとショートする異常、又は、前記ソレノイドのグランド側がオープンする異常の何れかの異常が発生したと判定する。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態を図面を用いて説明する。
図１は、本発明の実施形態の異常検出装置を説明するための図である。なお、図３と同様な構成については、同一の符号を付け、その説明を省略する。
【００２１】
図１に示すように、異常検出装置１０は、リレー３４（第２の制御回路）の両端の電圧値を検出する電圧値検出回路１１（電圧値検出回路）と、ソレノイド回路３１（負荷回路）に流れる電流値を検出する電流値検出回路（電流値検出回路）１２と、電圧値検出回路１１で検出された電圧値又は電流値検出回路１２で検出された電流値をＡ／Ｄ変換して所定値と比較し、その比較結果に基づいてソレノイド回路３１に異常が発生しているか否かを判定するＣＰＵ１３（比較回路及び判定回路）とを備えて構成され、その判定結果に基づいてソレノイド３５に流れる電流のオン、オフをリレー３４が制御している。なお、ソレノイド３２は、例えば、抵抗などの他の負荷で構成されてもよい。また、リレー３４は、必ずしも、ソレノイド３５及びスイッチ３６とから構成される回路に限定されない。
【００２２】
また、上記電圧値検出回路１１は、リレー３４に並列に接続される抵抗１４（第１の抵抗）の両端の電圧値を検出し、その電圧値をＣＰＵ１３に伝えるための回路である。
また、上記電流値検出回路１２は、ソレノイド回路３１に流れる電流値を、ドライバ駆動素子３３（第１の制御回路）とグランドＧＮＤとの間に設けられるシャント抵抗１５（第２の抵抗）により電圧値に変換し、その電圧値をＣＰＵ１３に伝えるための回路である。なお、ドライバ駆動素子３３は、ＦＥＴやバイポーラトランジスタに限定されない。
【００２３】
そして、ＣＰＵ１３は、入力されるそれぞれの電圧値と、そのそれぞれの電圧値に対応する所定値（所定の電圧値又は所定の電流値）とを比較し、入力される電圧値が所定値よりも大きいか又は小さいときにソレノイド回路３１が異常であると判定する。
【００２４】
次に、ＣＰＵ１３がソレノイド回路３１に異常が発生していると判定したときの異常の種類（以下、モードという）について説明する。
図２は、各モードと、各モードが発生しているときのリレー３４のオン、オフの状態、ドライバ駆動素子３３のオン、オフの状態、及びＣＰＵ１３の比較結果のそれぞれの関係を示す表である。
【００２５】
例えば、図２に示すように、「Ａ点（ソレノイド回路３１の電源側のある点）とグランドＧＮＤとがショートする場合」をモード１とし、「Ａ点がオープン（Ａ点が電源ＶBATTにもグランドＧＮＤにも接続されない状態、或いはＡ点が電源ＶＢＡＴＴとグランドＧＮＤのどちらか一方にのみ接続されている状態）となる場合」をモード２とし、「Ｂ点（ソレノイド回路３１のグランド側のある点）と電源ＶBATTとがショートする場合」をモード３とし、「Ｂ点とグランドＧＮＤとがショートする場合」をモード４とし、「Ｂ点がオープン（Ｂ点が電源ＶBATTにもグランドＧＮＤにも接続されない状態、或いはＢ点が電源ＶBATTとグランドＧＮＤのどちらか一方にのみ接続されている状態）となる場合」をモード５としており、ＣＰＵ１３がソレノイド回路３１に異常が発生していると判定したときの異常は、この５つのモードの内のどれかとなる。
【００２６】
また、図２に示すように、モード１の場合は、Ａ点とグランドＧＮＤとがショートしている状態なので、そのような状態のときにリレー３４がオフになると、抵抗１４を介して電源ＶBATTとグランドＧＮＤとが接続された状態となるので、正常時（電源ＶBATTとグランドＧＮＤとの間に抵抗１４だけでなくソレノイド３２も接続されている状態）と比べて、抵抗１４には大きな電圧が印加される。これより、ＣＰＵ１３は入力される電圧値が所定値よりも大きいと判断する。
【００２７】
また、モード２の場合は、Ａ点がオープンしている状態なので、そのような状態のときに、たとえ、リレー３４及びドライバ駆動素子３３が共にオンになっても、ソレノイド回路３１には電流が流れない。これより、ＣＰＵ１３は入力される電流値が所定値よりも小さいと判断する。
【００２８】
また、モード３の場合は、Ｂ点と電源ＶBATTとがショートしている状態なので、そのような状態のときに、リレー３４及びドライバ駆動素子３３が共にオンになると、ソレノイド３２を介さず電源ＶBATTとグランドＧＮＤとが接続された状態となるので、正常時（ソレノイド３２を介して電源ＶBATTとグランドＧＮＤとが接続された状態）と比べて、ソレノイド回路３１には大きな電流が流れる。これより、ＣＰＵ１３は入力される電流値が所定値よりも大きいと判断する。
【００２９】
また、モード４の場合（１）は、Ｂ点とグランドＧＮＤとがショートしている状態なので、そのような状態のときに、リレー３４及びドライバ駆動素子３３が共にオフになると、抵抗１４及びソレノイド３２を介して電源ＶBATTとグランドＧＮＤとが接続された状態となるので、正常時（電源ＶBATTとグランドＧＮＤとの間に抵抗１４及びソレノイド３２だけでなくドライバ駆動素子３３なども接続されている状態）と比べて、抵抗１４には大きな電圧が印加される。これより、ＣＰＵ１３は入力される電圧値が所定値よりも大きいと判断する。
【００３０】
また、他のモード４の場合（２）は、Ｂ点とグランドＧＮＤとがショートしている状態のときであって、このとき、たとえ、リレー３４及びドライバ駆動素子３３が共にオンになっても、ドライバ駆動素子３３には電流が流れない。これより、ＣＰＵ１３は入力される電流値が所定値よりも小さいと判断する。
【００３２】
また、モード５の場合は、Ｂ点がオープンしている状態なので、そのような状態のとき、たとえ、リレー３４及びドライバ駆動素子３３が共にオンになっても、ソレノイド回路３１（ドライバ駆動素子３３）には電流が流れない。これより、ＣＰＵ１３は入力される電流値が所定値よりも小さいと判定する。
【００３３】
このように、ＣＰＵ１３は、例えば、Ａ点とグランドＧＮＤとがショートし、リレー３４がオフの場合には、リレー３４に印加される電圧値が所定値よりも大きくなるので、ソレノイド回路３１が異常であることを判定することができる。また、ＣＰＵ１３は、例えば、Ａ点がオープンとなるか、又は、Ｂ点がオープンとなり、リレー３４及びドライバ駆動素子３３が共にオンの場合には、ソレノイド回路３１に流れる電流値が所定値よりも小さくなるので、ソレノイド回路３１が異常であることを判定することができる。また、ＣＰＵ１３は、例えば、Ｂ点と電源ＶBATTとがショートし、リレー３４及びドライバ駆動素子３３が共にオンの場合には、ソレノイド回路３１に流れる電流値が所定値よりも大きくなるので、ソレノイド回路３１が異常であることを判定することができる。また、ＣＰＵ１３は、例えば、Ｂ点とグランドＧＮＤとがショートし、リレー３４及びドライバ駆動素子３３が共にオフの場合には、リレー３４に印加される電圧値が所定値よりも大きくなるので、ソレノイド回路３１が異常であることを判定することができる。
【００３４】
すなわち、ＣＰＵ１３は、リレー３４に印加される電圧値が所定値よりも大きくなったと判断した場合にソレノイド回路３１に異常が発生していると判定し、ソレノイド回路３１に流れる電流値が所定値より大きいか又は小さいと判断した場合にソレノイド回路３１に異常が発生していると判定する。
【００３５】
なお、ＣＰＵ１３に入力される２つの電圧値と比較される所定値は、異常が発生していないときにリレー３４（又は抵抗１４）に印加される電圧値（第２の電圧値）、又は異常が発生していないときにソレノイド回路３１に流れる電流値（第２の電流値）に対応する値に設定されていることが望ましい。
【００３６】
また、ＣＰＵ１３に入力される２つの電圧値と比較される所定値は、ある範囲を持たせてもよい。そして、入力される電圧値がそのある範囲を持つ所定値の上限値を超えれば、異常と判定し、入力される電圧値がそのある範囲を持つ所定値の下限値を下回れば、異常と判定するように構成してもよい。
【００３７】
このように、本実施形態の異常検出装置１０は、抵抗１４、１５といった簡単な回路素子を用いて、ソレノイド回路３１の異常を検出することができる。しかも、ソレノイド回路３１に生じている異常を、具体的に５つの異常モードとして確実に判断することができる。
【００３８】
また、本実施形態の異常検出装置１０では、リレー３４の両端の電圧値を検出すると共に、ソレノイド回路３１に流れる電流値を検出し、その電圧値又は電流値に基づいて異常があるか否かを判定しているので、ソレノイド回路３１の電源側（例えば、Ａ点）又はグランド側（例えば、Ｂ点）に異常（上記５つの異常）が発生した場合を確実に検出することが可能となる。
【００３９】
また、リレー３４の両端の電圧値は、リレー３４に並列に接続される抵抗１４の両端から検出し、ソレノイド回路３１に流れる電流値は、シャント抵抗１５により電圧値に変換して検出しているので、既存の異常検出方法（図３）のように、高価な電流センサを設けることなく、安価な構成でソレノイド回路３１に異常が発生していることを判定することが可能となる。
【００４０】
また、本実施形態の異常検出装置１０は、ローサイド駆動のソレノイド回路３１に適用することができるので、異常検出装置１０、ソレノイド回路３１、及びリレー３４を含む回路全体を安価に構成することができる。
【００４１】
【発明の効果】
以上、本発明によれば、第２の制御回路の両端の電圧値を検出し、負荷回路に流れる電流値を検出し、その電圧値又は電流値と所定の電圧値又は所定の電流値との比較を行い、その比較結果に基づいて、負荷回路に異常が発生しているか否かの判定を行っているので、既存の異常検出装置のように、高価な電流センサを設けることなく、負荷回路に発生する全ての異常を、安価な構成で検出することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施形態の異常検出装置の構成を示す図である。
【図２】異常検出モードとリレー及びドライバ駆動素子の状態と比較結果とのそれぞれの関係を示す表である。
【図３】既存の異常検出装置の構成を示す図である。
【符号の説明】
１０ 異常検出装置
１１ 電圧値検出回路
１２ 電流値検出回路
１３ ＣＰＵ
１４ 抵抗
１５ シャント抵抗
３１ ソレノイド回路
３２ ソレノイド
３３ ドライバ駆動素子
３４ リレー
３５ ソレノイド
３６ スイッチ
３７ 異常検出装置
３８ 電流センサ
Claims (2)
- ソレノイドと、前記ソレノイドとグランドとの間に設けられ、オン、オフすることにより前記ソレノイドに流れる電流を制御するスイッチング素子とを備える負荷回路に発生する異常を検出する異常検出装置であって、
前記負荷回路と電源との間に設けられ、前記負荷回路に印加される所定の電圧をオン、オフするスイッチに並列に接続される第１の抵抗にかかる電圧の電圧値を検出する電圧値検出回路と、
前記スイッチング素子とグランドとの間に設けられる第２の抵抗に流れる電流の電流値を検出する電流値検出回路と、
前記スイッチがオフのときで、かつ、前記電圧値検出回路により検出される電圧値が第１の所定値よりも大きいとき、前記ソレノイドの電源側がグランドとショートする異常、又は、前記ソレノイドのグランド側がグランドとショートする異常のどちらかの異常が発生したと判定し、
前記スイッチ及び前記スイッチング素子がそれぞれオンのときで、かつ、前記電流値検出回路により検出される電流値が第２の所定値よりも大きいとき、前記ソレノイドのグランド側が前記電源とショートする異常が発生したと判定し、
前記スイッチ及び前記スイッチング素子がそれぞれオンのときで、かつ、前記電流値検出回路により検出される電流値がゼロのとき、前記ソレノイドの電源側がオープンする異常、前記ソレノイドのグランド側がグランドとショートする異常、又は、前記ソレノイドのグランド側がオープンする異常の何れかの異常が発生したと判定する判定回路と、
を備えることを特徴とする異常検出装置。 - ソレノイドと、前記ソレノイドとグランドとの間に設けられ、オン、オフすることにより前記ソレノイドに流れる電流を制御するスイッチング素子とを備える負荷回路に発生する異常を検出する異常検出方法であって、
前記負荷回路と電源との間に設けられ、前記負荷回路に印加される所定の電圧をオン、オフするスイッチに並列に接続される第１の抵抗にかかる電圧の電圧値を検出すると共に、前記スイッチング素子とグランドとの間に設けられる第２の抵抗に流れる電流の電流値を検出し、
前記スイッチがオフのときで、かつ、前記第１の抵抗にかかる電圧の電圧値が第１の所定値よりも大きいとき、前記ソレノイドの電源側がグランドとショートする異常、又は、前記ソレノイドのグランド側がグランドとショートする異常のどちらか一方の異常が発生したと判定し、
前記スイッチ及び前記スイッチング素子がそれぞれオンのときで、かつ、前記第２の抵抗に流れる電流の電流値が第２の所定値よりも大きいとき、前記ソレノイドのグランド側が前記電源とショートする異常が発生したと判定し、
前記スイッチ及び前記スイッチング素子がそれぞれオンのときで、かつ、前記第２の抵抗に流れる電流の電流値がゼロのとき、前記ソレノイドの電源側がオープンする異常、前記ソレノイドのグランド側がグランドとショートする異常、又は、前記ソレノイドのグランド側がオープンする異常の何れかの異常が発生したと判定する
ことを特徴とする異常検出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003121437A JP4385640B2 (ja) | 2003-04-25 | 2003-04-25 | 異常検出装置及び異常検出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003121437A JP4385640B2 (ja) | 2003-04-25 | 2003-04-25 | 異常検出装置及び異常検出方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004327783A JP2004327783A (ja) | 2004-11-18 |
| JP4385640B2 true JP4385640B2 (ja) | 2009-12-16 |
Family
ID=33500009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003121437A Expired - Lifetime JP4385640B2 (ja) | 2003-04-25 | 2003-04-25 | 異常検出装置及び異常検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4385640B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102075019B1 (ko) * | 2018-10-12 | 2020-02-07 | 현대오트론 주식회사 | 자동변속기 솔레노이드 피드백 전류 다중 경로 측정에 의한 이상제어 모니터링 방법 |
| KR20230063642A (ko) | 2021-11-02 | 2023-05-09 | 주식회사 엘지에너지솔루션 | 배터리 팩 전압 측정 회로와 그의 동작 방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5311866B2 (ja) * | 2008-04-17 | 2013-10-09 | 日立建機株式会社 | 電磁比例弁駆動制御装置 |
| US10056829B2 (en) | 2014-08-07 | 2018-08-21 | Panasonic Intellectual Property Management Co., Ltd. | In-vehicle power supply device and vehicle mounted with same |
-
2003
- 2003-04-25 JP JP2003121437A patent/JP4385640B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102075019B1 (ko) * | 2018-10-12 | 2020-02-07 | 현대오트론 주식회사 | 자동변속기 솔레노이드 피드백 전류 다중 경로 측정에 의한 이상제어 모니터링 방법 |
| KR20230063642A (ko) | 2021-11-02 | 2023-05-09 | 주식회사 엘지에너지솔루션 | 배터리 팩 전압 측정 회로와 그의 동작 방법 |
| WO2023080559A1 (ko) | 2021-11-02 | 2023-05-11 | 주식회사 엘지에너지솔루션 | 배터리 팩 전압 측정 회로와 그의 동작 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004327783A (ja) | 2004-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3914004B2 (ja) | 半導体素子の過電流検出・保護装置 | |
| US8446700B2 (en) | Overcurrent protection in a dimmer circuit | |
| US6788088B2 (en) | Semiconductor device equipped with current detection function | |
| JP4701052B2 (ja) | 過電流検出装置 | |
| CN102265475A (zh) | 负载电路保护装置 | |
| CN110231560B (zh) | 电感负载控制设备 | |
| CN109863659A (zh) | 用于半桥峰值和保持预驱动器的短路检测 | |
| US20140333320A1 (en) | Circuit arrangement for detecting a short circuit in a power switch arrangement | |
| WO2022001949A1 (zh) | 开路故障检测系统及检测方法 | |
| EP3432472B1 (en) | Solenoid diagnostics digital interface | |
| US6664802B2 (en) | System and method for diagnosing fault conditions associated with powering an electrical load | |
| US9035658B2 (en) | Method for detecting a breakdown in a switching current source and corresponding power source | |
| JP4385640B2 (ja) | 異常検出装置及び異常検出方法 | |
| WO2008021440A2 (en) | Buck converter fault detection method | |
| JP3692391B2 (ja) | 電源供給制御装置および電源供給制御方法 | |
| KR101948109B1 (ko) | 모터 고장 진단 장치 및 방법 | |
| JP5429439B2 (ja) | 電流制限装置 | |
| US6184795B1 (en) | Motor controller having dead ended winding detection capability on a single phase line | |
| JP4766241B2 (ja) | 直流電圧降圧回路および電力変換装置 | |
| KR102098049B1 (ko) | 과전류 발생시 모터 구동 전원을 차단하는 eps 제어 장치 및 방법 | |
| JP6655574B2 (ja) | 負荷駆動装置 | |
| US6072674A (en) | Motor controller having automatic swapped lead wiring detection capability | |
| JP2004247367A (ja) | リニアソレノイド駆動装置 | |
| US11777438B2 (en) | Motor drive device | |
| JP3812693B2 (ja) | 車両の運転状態検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051003 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081111 |
|
| RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20081217 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090108 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20081217 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090908 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090921 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4385640 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131009 Year of fee payment: 4 |
|
| EXPY | Cancellation because of completion of term |