JP4385081B1 - 撮像素子制御信号発生装置およびその方法 - Google Patents

Abstract

【課題】小さい回路規模で、撮像素子を制御するための多くの信号を発生することができるようにする。
【解決手段】マイクロコントローラ３０２は、プログラムメモリ３００に記憶されたプログラムを実行し、オペコードを含む命令コードを発行する。命令コードデコーダ４に含まれる更新ロジック５０，５４それぞれは、命令コードに含まれるオペコードが制御信号の切り替えを指示するときに、レジスタ３０４に記憶された制御信号のグループ割り当て情報グループデータＧ、および、ＩＤ１〜ＩＤ３の優先順位に従って、ＬＶ１〜ＬＶ３のいずれかを選択し、選択したＬＶが示す電圧値の制御信号を発生し、ＣＣＤ撮像素子に対して出力する。
【選択図】図４

Description

本発明は、撮像素子への制御信号を発生する撮像素子制御信号発生装置およびその方法に関する。

例えば、特許文献１は、タイミングパルスのパターンを表す時系列データを格納するメモリと、このメモリに読み出しアドレスを順次与えるためのカウンタとを備えたイメージングセンサ駆動回路を開示する。
また、例えば、特許文献２は、出力パターンの規則性を利用し、出力パターンをトグルタイミングの基本間隔、トグル数および繰り返し数などに分けてメモリに記憶させる固体撮像素子を開示する。
また、例えば、特許文献３は、計数手段のカウント値が順次インクリメント変化する性質を利用して、計数手段のカウントデータと、設定する駆動モードに対応して選択したパラメータデータとを比較するためのビット数を減らした固体撮像素子を開示する。
また、例えば、特許文献４は、タイミングパルスをマイクロコンピュータによりプログラマブルに切り替えられるようにしたタイミング信号発生装置を開示する。
また、例えば、特許文献５は、水平方向に繰り返すタイミングパルスと垂直方向に繰り返すタイミングパルスとを、それぞれ別のメモリから得るようにしたタイミング信号発生装置を開示する。
日本国特許公開昭６３−６１５６０号公報 日本国特許第３７０３３７９号 日本国特許公開２００５−６４７６８号公報 日本国特許公開１０−２５７３９８号公報 日本国特許公開平０９−２０５５９１号公報

本願発明は、上述のような背景からなされたものであって、小さい回路規模で、撮像素子を制御するための多くの信号を発生することができるように改良された撮像素子制御信号発生装置およびその方法を提供することを目的とする。

上記目的を達成するために、本発明にかかる第１の撮像素子制御信号発生装置は、ＣＣＤ撮像素子（２）制御に用いられる複数の制御信号（Ｖ２，Ｖ３）を識別する複数の信号識別子（ＩＤ）、前記複数の制御信号の値（ＬＶ）、前記複数の制御信号が属するグループを識別するグループ識別子（Ｇ）、および、前記複数の制御信号の値を切り替えることを示すオペコードを含む命令コードを発生する命令コード発生手段（３００，３０２，３０４）と、それぞれ前記発生された命令コードに従って、それぞれ前記複数の制御信号のいずれかの値を発生する複数の第１の制御信号発生手段（７２−１，７２−２）と、それぞれ前記発生された命令コードに従って、それぞれ前記グループのいずれかに対応する制御信号の値を発生する複数の第２の制御信号発生手段（７２−３）と、前記複数の第１の制御信号発生手段それぞれに対応して設けられ、前記複数のグループ識別子の値に従って、対応する前記第１の制御信号発生手段の値および前記第２の制御信号発生手段が保持する制御信号の値のいずれかを選択する複数の保持値選択手段（７００）と、前記複数の選択手段それぞれに対応して設けられ、対応する前記保持値選択手段により選択された制御信号の値に従って、前記ＣＣＤ撮像素子に対する前記制御信号を発生する制御信号発生手段（５１８，５４０）とを有する撮像素子制御信号発生装置（７）であって、前記複数の第１の制御信号発生手段および第２の制御信号発生装置それぞれは、前記命令コードに含まれるオペコードが、前記制御信号の値の切り替えを行うことを示すか否かを判定する判定手段（５００）と、前記オペコードが、前記制御信号の切り替えを行うことを示すときに、前記命令コードに含まれる前記複数の信号識別子および前記グループ識別子のいずれかに対応する制御信号の値のいずれかを選択する値選択手段（５１２，５１４）と、前記選択された制御信号の値を保持する保持手段（５１６）とを有する。

また、本発明にかかる第２の撮像素子制御信号発生装置は、ＣＣＤ撮像素子（２）の制御に用いられる複数の制御信号（Ｖ２，Ｖ３）を識別する複数の信号識別子（ＩＤ）、前記複数の制御信号の値、前記複数の制御信号が属するグループを識別するグループ識別子（Ｇ）、および、前記複数の制御信号の値を切り替えることを示すオペコードを含む命令コードを発生する命令コード発生手段（３００，３０２，３０４）と、それぞれ前記発生された命令コードに従って、それぞれ前記複数の制御信号のいずれかを発生する複数の第１の制御信号発生手段（５０，５４）とを有する撮像素子制御信号発生装置（３）であって、前記複数の第１の制御信号発生手段それぞれは、前記命令コードに含まれるオペコードが、前記制御信号の値の切り替えを行うことを示すか否かを判定する判定手段（５００）と、前記オペコードが、前記制御信号の切り替えを行うことを示すときに、前記命令コードに含まれる前記複数の信号識別子および前記グループ識別子のいずれかに対応する制御信号の値のいずれかを選択する値選択手段（５１２，５１４）と、前記選択された制御信号の値を保持する保持手段（５１６）と、前記保持された制御信号の値に従って、前記ＣＣＤ撮像素子に対する前記制御信号を発生する制御信号発生手段（５１８，５４０）とを有する。

また、本発明にかかる画像処理装置（１）は、本発明にかかる撮像素子制御信号発生装置により撮像素子の制御を行うように構成されている。

本願発明にかかる撮像素子制御信号発生装置およびその方法によると、小さい回路規模で、撮像素子を制御するための多くの信号を発生することができる。

［本発明がなされるに至った経緯］
本願発明の実施形態の理解を助けるために、まず、本願発明がなされるに至った経緯を説明する。
ＣＣＤイメージング素子(CCD Imaging Device)あるいはＣＭＯＳイメージング素子などの撮像素子を制御し、撮像の結果として得られた画像信号を読み出すための信号のタイミングを制御する方法としては、下記方法（１−１），（１−２）を例として挙げることができる。
（１−１）レジスタ(Register)を用いた方法（レジスタ型）：
予め、撮像素子に対する信号のタイミング(Timing)を示すデータ(Data)が、全てレジスタに記憶され、シーケンサを用いて読み取られ、撮像素子に対する信号のタイミング制御のために用いられる。
（１−２）ＣＰＵを用いた方法（ＣＰＵ型）：
撮像素子に対する信号のタイミングを制御するためにマイクロコントローラ(Micro-Controller)を用いたソフトウェア(Software)処理により、撮像素子に対する信号のタイミング(Timing)制御が行われる。

しかしながら、上記方法（１−１）は、多くの信号を切り替え(toggle)て撮像素子に供給するために適しているが、その実現のためには、信号ごとに多数のコマンド(Command)解析および実行のためのハードウェア的な手段が必要とされるので、実現のためのハードウェア(Hardware)の規模が大きくなってしまう。
一方、上記方法（１−２）は、方法（１−１）よりも小さい規模のハードウェアにより実現されうる。
しかしながら、ＣＰＵにより実行可能な命令コードの長さが限定されるので、１つの命令コードの実行により、多数の信号の切り替えることはできない。
この方法（１−２）においては、撮像素子に対する制御の時間間隔により、実行可能な命令コードの数が制限されてしまうので、切り替え可能な信号の数は、上記方法（１）よりも少なくなってしまう。
従って、上記方法（１−１），（１−２）両方の長所を兼ね備えた撮像素子制御用信号の発生方法が望まれる。
本願発明は、上述たような経緯からなされ、上記ＣＰＵ型の方法により、多数の撮像素子制御用信号のタイミングを制御し、切り替えることができるように工夫されている。

［第１の実施形態］
以下、本願発明の第１の実施形態を説明する。

［ディジタルカメラ１］
図１は、本願発明が適用されるディジタルカメラ(Digital Camera）１の外観を例示する図である。
図２は、図１に示したディジタルカメラ１の構成を例示する図である。
図２に示すように、図１に示したディジタルカメラ１は、光学系１００、ＣＣＤ撮像素子２、画像メモリ１０２、画像処理部１０４、記録装置１０６、記録媒体１０８、ユーザインターフェース(UI; User Interface)部１１０、Ｖドライバ１１２および制御信号データ発生部（ＣＳＤＧ）３から構成される。

なお、ＣＣＤ撮像素子２は、ディジタルカメラ１の構成に応じて、ＣＭＯＳ撮像素子など、他の撮像素子に置換されうる。
また、ディジタルカメラ１の各構成部分は、専用のハードウェアによっても、ＤＳＰあるいはＣＰＵ（図示せず）により実行されるＯＳ上のソフトウェアによっても実現されうる。
また、ディジタルカメラ１の構成部分の構成部分の任意の２つ以上は一体に構成されることができ、また、ディジタルカメラ１の任意の構成部分は、機能ごとに、より多くの構成部分に分けて実現されうる。

また、図２には、制御信号データ発生部３が、最大３２本の制御信号データを発生することができ、また、制御信号データ発生部３から、ＣＣＤ撮像素子２に対して、４本の制御信号が供給される場合が例示してあるが、制御信号データおよび制御信号の数は例示であって、ディジタルカメラ１の構成に応じて、制御信号データおよび制御信号の数は、任意に変更されうる。
また、図１，図２には、本願発明が、ディジタルスチルカメラ(Digital Still Camera)に適用される場合が例示してあるが、本願発明は、ディジタルビデオカメラ(Digital Video Camera)などの他の画像処理機器に適用可能である。
また、以下の各図において、実質的に同じ構成部分および処理には、同じ符号が付される。

［ＣＣＤ撮像素子２］
図３は、図２に示したＣＣＤ撮像素子２の構成を例示する図である。
図３に示すように、ＣＣＤ撮像素子２は、フレーム(Frame)読み出し方式のＣＣＤ撮像素子であって、それぞれｎ個の垂直ＣＣＤセル(Vertical CCD Cell)２０４−ｒ−ｓおよび２ｎ個のフォトダイオード（ＰＤ;Photo Diode）２００−ｒ−２ｓを有する垂直ＣＣＤ２００−１〜２００−ｍ、水平ＣＣＤ２０６および出力アンプ(Output Amplifier)２０８から構成される。
なお、ｉ，ｊ，ｍ，ｎ，ｒ，ｓは整数であって、ｍ≧ｉ，ｒ≧１，ｎ≧ｊ，ｓ≧１であり、ｍ，ｎは常に同じ数とは限らない。
また、以下、垂直ＣＣＤ２００−１〜２００−ｍなど、複数ありうる構成部分のいずれかを、特定せずに記すときには、単に垂直ＣＣＤ２００と略記することがある。

ＣＣＤ撮像素子２は、これらの構成部分により、光学系１００によりＣＣＤ撮像素子２の撮像面に結像した被撮像物（図示せず）の画像の光学信号を、ＰＤ２０２により電気的な信号に変換する。
ＣＣＤ撮像素子２の垂直ＣＣＤ２００は、Ｖドライバ１１２から、制御信号データ発生部３が発生した２つの３値制御信号データ（Ｖ３＜１＞，Ｖ３＜２＞）に対応する３値制御信号と、２つの２値制御信号データ（Ｖ２＜１＞，Ｖ２＜２＞）に対応する２値制御信号とを受けて、ＰＤ２０２の電荷を水平ＣＣＤ２０６に転送し、出力アンプ２０８を介して、画像メモリ１０２に対して、画像信号として出力する。
なお、ＣＣＤ撮像素子２において、３値制御信号は、電荷読み出しに用いられ、２値制御信号は、電荷の転送のために用いられる。

画像メモリ１０２（図２）は、ＣＣＤ撮像素子２から入力された画像信号をディジタル形式の画像データに変換し、記憶して、画像処理部１０４に対して出力する。
画像処理部１０４は、画像メモリ１０２から入力された画像データを処理し、記録装置１０６およびＵＩ部１１０に対して出力する。
記録装置１０６は、不揮発性メモリなどの記録媒体１０８に対して、画像処理部１０４から入力された画像データを記録する。
また、記録装置１０６は、記録媒体１０８に記録されたデータを読み出して、画像処理部１０４に対して記憶させる。

ＵＩ部１１０は、ユーザ(User)に対する撮像対象の画像の表示、および、シャッター(Shutter)の押下などの操作を受け入れなどを行う。
Ｖドライバ１１２は、制御信号データ発生部３が発生した３値制御信号データ（Ｖ３＜１＞〜Ｖ３＜２４＞）それぞれを、Ｌレベルの電圧（例えば−７Ｖ）、Ｍレベルの電圧（例えば−１〜＋１Ｖ）またはＨレベルの電圧に変換し、制御信号として、ＣＣＤ撮像素子２に対して出力する。
また、Ｖドライバ１１２は、制御信号データ発生部３が発生した２値信号データ（Ｖ２＜１＞〜Ｖ２＜８＞）それぞれを、Ｌレベルの電またはＭレベルの電圧に変換し、制御信号として、ＣＣＤ撮像素子２に対して出力する。

［第１の制御信号データ発生部３］
図４は、図２に示した第１の制御信号データ発生部３の構成を示す図である。
図５は、図４に示したマイクロコントローラ３０２が、命令コードデコーダ４に対して発行する第１の命令コードを示す図であって、（Ａ）は、一般例を示し、（Ｂ）は具体例を示す。
図６は、図４に示した第１，第２の更新ロジック５０，５４の構成を示す図である。
図７は、図６に示した第１のＩＤ比較回路５２の構成を示す図である。

図４に示すように、第１の制御信号データ発生部３は、プログラムメモリ(Program Memory)３００、マイクロコントローラ３０２（ＣＰＵコア）、レジスタ３０４および命令コードデコーダ(Instruction Code Decoder)４から構成される。
第１の命令コードデコーダ４は、３値の制御信号を発生するための制御信号データを生成する第１の更新ロジック５０−１〜５０−ｍ、および、２値の制御信号を発生するための制御信号データを生成する第２の更新ロジック(Update Logic)５４−１〜５４−ｎから構成される。
なお、以下の図においては、ｍ＝２４，ｎ＝８の場合が例示される。

制御信号データ発生部３において、マイクロコントローラ３０２は、プログラムメモリ３００に記憶されたプログラムを実行して、命令コードデコーダ４に対して、オペコードおよびオペランドを含む命令コード（図５（Ａ））を発行する。
命令コードは、プログラムメモリ３００に複数、格納されており、その解釈および実行は、マイクロコントローラにより行われる。
オペコードは、命令コードに含まれ、命令コードがどのような処理を行うかを判断するために用いられる。
オペコードには、信号切り替え（トグル）のオペコード、および、分岐命令のオペコードなどが含まれる。
オペランドは、命令コードに含まれ、オペコードにより示される処理に必要とされるパラメータとして用いられる。
例えば、信号切り替え命令コードのオペランドには、各制御信号の値ＬＶ１〜ＬＶ３および識別子ＩＤ１〜ＩＤ３などが含まれ、分岐命令コードのオペランドには、分岐先アドレスなどが含まれる。

レジスタ３０４は、制御信号Ｖ３＜１＞〜Ｖ３＜２４＞，Ｖ２＜１＞〜Ｖ２＜８＞に対応する３２個のレジスタＲ３＜１＞〜Ｒ３＜２４＞，Ｒ２＜１＞〜Ｒ２＜８＞（図示せず）から構成される。
レジスタ３０４を構成するレジスタＲ３＜１＞〜Ｒ３＜２４＞，Ｒ２＜１＞〜Ｒ２＜８＞のレジスタ格納値（グループデータＧ）は、制御信号Ｖ３＜１＞〜Ｖ３＜２４＞，Ｖ２＜１＞〜Ｖ２＜８＞が属するグループを示し、命令コードデコーダ４に対して出力される。
例えば、レジスタ４のＲ３＜１＞のレジスタ格納値が”００１”であるときには、３値制御信号Ｖ３＜１＞は、グループＧ１に属する。

命令コードデコーダ４は、マイクロコントローラ３０２から入力される命令コードとをデコードし、ＩＤ比較回路５２−１〜５２−２の判定結果を参照して、制御信号データを発生する。
制御信号データ発生部３は、これらの構成部分により、Ｖドライバ１１２を制御して２４個の３値制御信号を発生させる２４個の３値制御信号データ（Ｖ３＜１＞〜Ｖ３＜２４＞）と、Ｖドライバ１１２を制御して８個の２値制御信号を発生させるための８個の２値制御信号データ（Ｖ２＜１＞〜Ｖ２＜８＞）とを生成し、Ｖドライバ１１２（図２）に対して出力する。

図５（Ａ）に示すように、マイクロコントローラ３０２が命令コードデコーダ４に対して発行する命令コードは、識別子ＩＤ１〜ＩＤ３と、識別子ＩＤ１〜ＩＤ３に対応する制御信号の値を示すＬＶ１〜ＬＶ３とを含む。
なお、識別子ＩＤ１〜ＩＤ３は、３値制御信号または２値制御信号を識別する識別子であっても、制御信号データが属するグループ(Group)を識別するグループＩＤであってもよい。

図５（Ａ）に示したＩＤ１〜ＩＤ３は、それぞれ６つのビット(bit)を含み、
（２−１−１）ＩＤ１〜ＩＤ３の値”１０００００”〜”１１０１１１”それぞれは、３値制御信号データＶ３＜１＞〜Ｖ３＜２４＞に対応し、
（２−１−２）ＩＤ１〜ＩＤ３の値”１１１０００”〜”１１１１１１”それぞれは、２値信号データＶ２＜１＞〜Ｖ２＜８＞それぞれに対応し、
（２−１−３）ＩＤ１〜ＩＤ３の値”００１００１”〜”００１１１１”それぞれは、グループＧ１〜Ｇ７それぞれに対応する。

特定的には、例えば、図５（Ｂ）に示すように、
（２−２−１）ＩＤ１の値”１０００００”〜”１１０１１１”は、３値制御信号データＶ３＜１＞〜Ｖ３＜２４＞に対応し、
（２−１−２）ＩＤ２の値”１１１０００”〜”１１１１１１”は、２値信号データＶ２＜１＞〜Ｖ２＜８＞それぞれに対応し、
（２−１−３）ＩＤ３の値”００１００１”〜”００１１１１”は、グループＧ１〜Ｇ７それぞれに対応させてもよい。

また、図５（Ａ）に示したＬＶ１〜ＬＶ３は、それぞれ２つのビットを含み、例えば、
（３−１）ＬＶ１〜ＬＶ３の値”００”は、制御信号データ発生部３が出力する３値の制御信号データのＬレベルに対応し、
（３−２）ＬＶ１〜ＬＶ３の値”０１”は、制御信号データ発生部３が出力する３値の制御信号データのＭレベルに対応し、
（３−３）ＬＶ１〜ＬＶ３の値”１０”は、制御信号データ発生部３が出力する３値の制御信号データのＨレベルに対応し、
（３−４）ＬＶ１〜ＬＶ３の値”１１”は、例えば、無効なデータとして扱われる。
なお、３値制御信号データの３本の信号線の内、制御信号データの出力に用いられるいずれかのみが活性化され、制御信号データの出力に用いられない信号線は、不活性化される。

また、２値信号は、３値制御信号におけるＬレベルまたはＭレベルのみを示すので、例えば、
（４−１）ＬＶ１〜ＬＶ３の値”００”は、制御信号データ発生部３が出力する２値の制御信号データのＬレベルに対応し、
（４−２）ＬＶ１〜ＬＶ３の値”０１”は、制御信号データ発生部３が出力する３値の制御信号データのＭレベルに対応し、
（４−３）ＬＶ１〜ＬＶ３の値”１０”は、制御信号データ発生部３が出力する３値の制御信号データのＭレベルに対応し、
（４−４）ＬＶ１〜ＬＶ３の値”１１”は、例えば、無効なデータとして扱われる。

図５（Ａ）に示した切り替え命令コードは、切り替え命令を示すオペコードをＴＧＬとすると、下記の５つのパターンを具体例として挙げることができる。
（５−１；パターン＃１）
［オペコード：ＴＧＬ］，［ＩＤ１：Ｖ３＜ｉ＞］，［ＬＶ１：Ｈ／Ｍ／Ｌ］，［ＩＤ２：Ｒ３＜ｉ＞／Ｒ３＜ｊ＞のレジスタ格納値］，［ＬＶ２：Ｈ／Ｍ／Ｌ］，［ＩＤ３：Ｖ２＜ｊ＞］，［ＬＶ３：Ｈ／Ｍ／Ｌ］
（５−２；パターン＃２）
［オペコード：ＴＧＬ］，［ＩＤ１：Ｒ３＜ｉ＞／Ｒ２＜ｊ＞のレジスタ格納値］，［ＬＶ１：Ｈ／Ｍ／Ｌ］，［ＩＤ２：Ｖ２＜ｊ＞］，［ＬＶ２：Ｈ／Ｍ／Ｌ］，［ＩＤ３：Ｖ３＜ｉ＞］，［ＬＶ３：Ｈ／Ｍ／Ｌ］
（５−３；パターン＃３）
［オペコード：ＴＧＬ］，［ＩＤ１：Ｖ２＜ｊ＞］，［ＬＶ１：Ｈ／Ｍ／Ｌ］，［ＩＤ２：Ｖ３＜ｉ＞］，［ＬＶ２：Ｈ／Ｍ／Ｌ］，［ＩＤ３：Ｒ３＜ｉ＞／Ｒ２＜ｊ＞のレジスタ格納値］，［ＬＶ３：Ｈ／Ｍ／Ｌ］
（５−４；パターン＃４）
［オペコード：ＴＧＬ］，［ＩＤ１：Ｒ３＜ｉ＞／Ｒ２＜ｊ＞のレジスタ格納値］，［ＬＶ１：Ｈ／Ｍ／Ｌ］，［ＩＤ２：Ｒ３＜ｉ’＞／Ｒ２＜ｊ’＞のレジスタ格納値］，［ＬＶ２：Ｈ／Ｍ／Ｌ］，［ＩＤ３：Ｒ３＜ｉ”＞／Ｒ２＜ｊ”＞のレジスタ格納値］，［ＬＶ３：Ｈ／Ｍ／Ｌ］（ただし、ｉ≠ｉ’≠ｉ”，ｊ≠ｊ’≠ｊ”；以下同様）
（５−５；パターン＃５）
［オペコード：ＴＧＬ］，［ＩＤ１：Ｖ３＜ｉ＞／Ｖ２＜ｊ＞］，［ＬＶ１：Ｈ／Ｍ／Ｌ］，［ＩＤ２：Ｖ３＜ｉ’＞／Ｖ２＜ｊ’＞］，［ＬＶ２：Ｈ／Ｍ／Ｌ］，［ＩＤ３：Ｖ３＜ｉ”＞／Ｖ２＜ｊ”＞］，［ＬＶ３：Ｈ／Ｍ／Ｌ］

図６に示すように、図４に示した３値制御信号データ用の更新ロジック５０−ｉは、デコーダ５００、第１のＩＤ比較回路５２−１〜５２−３、プライオリティエンコーダ(Priority Encoder)５１２、選択回路５１４、ラッチ回路５１６および３値デコーダ５１８から構成される。
また、図７に示すように、ＩＤ比較回路５２−１〜５２−３は、それぞれ、比較回路５０４，５０６および記憶回路５０８から構成される。
また、図４に示した２値制御信号データ用の更新ロジック５４−ｊは、３値制御信号データ用の更新ロジック５０−ｉの３値デコーダ５１８を、２値デコーダ５４０に置換した構成をとる。

［更新ロジック５０−ｉの各構成部分］
まず、更新ロジック５０−ｉの構成部分を説明する。
デコーダ５００は、図５（Ａ）に示した命令コードに含まれるオペコードを受け入れて、オペコードが制御信号データの切り替えを示すか否かを判断し、判断結果を、プライオリティエンコーダ５１２に対して出力する。
ＩＤ比較回路５２−１〜５２−３は、命令コードに含まれるＩＤ１〜ＩＤ３を受け入れて、受け入れたＩＤ１〜ＩＤ３が、ｉ番目の３値の制御信号を識別するか否かを判断する。
さらに、ＩＤ比較回路５２−１〜５２−３は、この判断結果を、プライオリティエンコーダ５１２に対して出力する。
ＩＤ比較回路５２−１〜５２−３が出力する判断結果は、例えば、ＩＤ１〜ＩＤ３が、ｉ番目の３値の制御信号を識別するときには論理値１、これ以外のときには論理値０をとる（以下、同様）。

なお、ＩＤ比較回路５２−１〜５２−３において、比較回路５０４は、命令コードに含まれるＩＤ１〜ＩＤ３が、ｉ番目の３値制御信号Ｖ３＜ｉ＞を識別するか否かを判断し、命令コードに含まれるＩＤ１〜ＩＤ３が、ｉ番目の３値制御信号Ｖ３＜ｉ＞を識別するときには、論理値１をＯＲ回路５１０に対して出力し、これ以外のときには、論理値０を、ＯＲ回路５１０に対して出力する。
記憶回路５０８は、プライオリティエンコーダ５１２の制御に従って、レジスタ３０４のＲ３＜ｉ＞から入力され、ｉ番目の３値制御信号が属するグループを示すＲ３＜ｉ＞のレジスタ格納値を記憶し、比較部５０６に対して出力する。
比較回路５０６は、ＩＤ記憶回路５０８に記憶されたＲ３＜ｉ＞のレジスタ格納値と、命令コードに含まれるＩＤ１〜ＩＤ３とが一致するか否かを判断し、一致するときには論理値１をとり、これ以外のときには論理値０をとる判断結果をＯＲ回路５１０に対して出力する。
なお、比較回路５０６を、レジスタ３０４から入力されるＲ３＜ｉ＞のレジスタ格納値を、記憶回路５０８を介さずに、直接、比較するように変形すると、記憶回路５０８は不要となる。
ＯＲ回路５１０は、比較部５０４，５０６の判断結果の論理和を、プライオリティエンコーダ５１２に対して出力する。

選択回路５１４は、プライオリティエンコーダ５１２の制御に従って、命令コードに含まれるＬＶ１，ＬＶ２，ＬＶ３のいずれかを選択してラッチ回路５１６に対して出力する。
ラッチ回路５１６は、プライオリティエンコーダ５１２の制御に従って、選択回路５１４から入力されたＬＶ１，ＬＶ２，ＬＶ３の値のいずれかを、ｉ番目の３値制御信号の値を示す制御信号データとして保持し、３値デコーダ５１８に対して出力する。
３値デコーダ５１８は、ラッチ回路５１６から入力される制御信号データに応じた値のｉ番目の３値制御信号（Ｖ３＜ｉ＞Ｈ／Ｍ／Ｌ；Ｈ，Ｍ，Ｌレベルそれぞれの出力に１本の信号線を用いる合計３本の信号線）を発生し、Ｖドライバ１１２（図２）に対して出力する。

［更新ロジック５４−ｊの構成部分］
次に、更新ロジック５４−ｊの構成部分を説明する。
更新ロジック５０−ｉにおいてと同様に、デコーダ５００は、図５（Ａ）に示した命令コードに含まれるオペコードを受け入れて、オペコードが制御信号データの切り替えを示すか否かを判断し、判断結果を、プライオリティエンコーダ５１２に対して出力する。
ＩＤ比較回路５２−１〜５２−３は、命令コードに含まれるＩＤ１〜ＩＤ３を受け入れて、受け入れたＩＤ１〜ＩＤ３が、ｊ番目の２値の制御信号を識別するか否かを判断する。
さらに、ＩＤ比較回路５２−１〜５２−３は、この判断結果を、プライオリティエンコーダ５１２に対して出力する。
ＩＤ比較回路５２−１〜５２−３が出力する判断結果は、例えば、ＩＤ１〜ＩＤ３が、ｊ番目の２値の制御信号を識別するときには論理値１、これ以外のときには論理値０をとる。

なお、ＩＤ比較回路５２−１〜５２−３において、記憶回路５０８は、プライオリティエンコーダ５１２の制御に従って、レジスタ３０４のＲ２＜ｊ＞から入力され、ｊ番目の２値制御信号が属するグループを示すＲ２＜ｊ＞のレジスタ格納値を記憶し、比較部５０４に対して出力する。
比較回路５０６は、ＩＤ記憶回路５０８に記憶されたＲ２＜ｊ＞のレジスタ格納値と、命令コードに含まれるＩＤ１〜ＩＤ３とが一致するか否かを判断し、一致するときには論理値１をとり、これ以外のときには論理値０をとる判断結果をＯＲ回路５１０に対して出力する。
なお、更新ロジック５４−ｊにおいても、更新ロジック５０−ｉにおいてと同様に、比較回路５０６を、レジスタ３０４から入力されるＲ２＜ｊ＞のレジスタ格納値を、記憶回路５０８を介さずに、直接、比較するように変形すると、記憶回路５０８は不要となる。
ＯＲ回路５１０は、比較部５０４，５０６の判断結果の論理和を、プライオリティエンコーダ５１２に対して出力する。

選択回路５１４は、プライオリティエンコーダ５１２の制御に従って、命令コードに含まれるＬＶ１，ＬＶ２，ＬＶ３のいずれかを選択してラッチ回路５１６に対して出力する。
ラッチ回路５１６は、プライオリティエンコーダ５１２の制御に従って、選択回路５１４から入力されたＬＶ１，ＬＶ２，ＬＶ３の値のいずれかを、ｊ番目の２値制御信号の値を示す制御信号データとして保持し、２値デコーダ５４０に対して出力する。
２値デコーダ５４０は、ラッチ回路５１６から入力される制御信号データに応じた値のｊ番目の２値制御信号（Ｖ２＜ｊ＞Ｍ／Ｌ；Ｍ，Ｌレベルに対応する論理値をとる１本の信号線）を発生し、Ｖドライバ１１２（図２）に対して出力する。

［更新ロジック５０，５４の動作］
図８は、図６，図７に示した更新ロジック５０−ｉ，５４−ｊのデコーダ５００およびプライオリティエンコーダ５１２の処理（Ｓ１０）を例示するフローチャートである。
更新ロジック５０−ｉ，５４−ｊのデコーダ５００およびプライオリティエンコーダ５１２は、信号切り替え命令コード（図５（Ａ））が、例えば、上記（５−１）〜（５−５）に例示したようなパターンであって、オペランドに矛盾が生じていないときには、オペランドに含まれるパラメータに従って、制御信号データの切り替えを行う。
つまり、更新ロジック５０−ｉ，５４−ｊにおいて、プライオリティエンコーダ５１２は、信号切り替え命令コードのオペランドのＩＤ１〜ＩＤ３のいずれか１つが、第ｉ，ｊ番目の制御信号、または、第ｉ，ｊ番目の制御信号が属するグループを識別するときには、プライオリティエンコーダ５１２は、図８に示す優先度に従った処理を行わない。

オペランドに矛盾が生じていないときには、更新ロジック５０−ｉのプライオリティエンコーダ５１２は、第ｉ番目の制御信号が、ＩＤ１〜ＩＤ３のいずれか１つにより識別されるときには、第ｉ番目の制御信号を識別するＩＤ１〜ＩＤ３のいずれかに対応するＬＶ１〜ＬＶ３のいずれかを選択して保持するように、選択回路５１４およびラッチ回路５１６を制御する。
また、更新ロジック５０−ｊのプライオリティエンコーダ５１２は、第ｊ番目の制御信号が、ＩＤ１〜ＩＤ３のいずれか１つにより識別されるときには、第ｉ番目の制御信号を識別するＩＤ１〜ＩＤ３のいずれかに対応するＬＶ１〜ＬＶ３のいずれかを選択して保持するように、選択回路５１４およびラッチ回路５１６を制御する。

一方、更新ロジック５０−ｉ，更新ロジック５４−ｊのデコーダ５００およびプライオリティエンコーダ５１２は、信号切り替え命令コードのオペランドに矛盾が生じているときには、図８に示すように、オペランドに含まれるパラメータに対して、優先度に従った処理を行う。
なお、図８には、
（６−１）図５に示した命令コードに含まれるＩＤ１のみがｉ番目の制御信号を示すときの優先度が一番高く、
（６−２）ＩＤ２のみがｉ番目の制御信号を示すときの優先度が２番目に高く、
（６−３）ＩＤ３がｉ番目の制御信号を示すときの優先度が３番目に高い
場合が例示されている。

なお、プライオリティエンコーダ５１２は、ハードウェア的に構成されうるが、図８に示したフローチャートの処理を、ハードウェア的に実現する論理回路を作成することは、当業者にとって容易なことである。
また、図８は、プライオリティエンコーダ５１２の処理内容の例示であって、ＩＤ１〜ＩＤ３の優先度、および、ＩＤ１〜ＩＤ３の組み合わせに応じた優先度は、ディジタルカメラ１の用途や構成に応じて、適宜、変更可能である。
また、以下に説明するＳ１０の処理は、５０を５４と読み替え、ｉをｊと読み替え、３値制御信号を２値制御信号と読み替え、Ｖ３をＶ２と読み替えることにより、更新ロジック５４−ｊのプライオリティエンコーダ５１２の処理の説明となる。

ステップ１００（Ｓ１００）において、更新ロジック５０−ｉのデコーダ５００は、マイクロコントローラ３０２（図４）が発行した命令コードのオペコードを受ける。
ステップ１０２（Ｓ１０２）において、デコーダ５００は、オペコードが更新ロジック５０−ｉの制御信号データの切り替えを行わせることを示しているか否かを判断する。
プライオリティエンコーダ５１２は、デコーダ５００の判断結果が、切り替えを示すときにはＳ１０４の処理に進み、これ以外のときにはＳ１００の処理に戻る。
ステップ１０４（Ｓ１０４）において、プライオリティエンコーダ５１２は、ＩＤ比較回路５２−１，５２−２の判断結果に基づいて、ＩＤ１が条件（ＩＤ１がｉ番目３値の制御信号を識別し、または、ＩＤ１が、ｉ番目の３値制御信号が属するグループを識別すること）を満たすか否かと、ＬＶ１の値が有効か否かを判断する。
プライオリティエンコーダ５１２は、ＩＤ１が条件を満たし、ＬＶ１の値が有効なときにはＳ１０６の処理に進み、これ以外のときにはＳ１０８の処理に進む。

ステップ１０６（Ｓ１０６）において、プライオリティエンコーダ５１２は、選択回路５１４を、命令コードに含まれるＬＶ１の値を選択するように制御し、ラッチ回路５１６を制御して、選択されたＬＶ１の値を保持するように制御して、Ｓ１００の処理に返る。
ステップ１０８（Ｓ１０８）において、プライオリティエンコーダ５１２は、ＩＤ比較回路５２−１，５２−２の判断結果に基づいて、ＩＤ２が条件（ＩＤ２がｉ番目の３値制御信号を識別し、または、ＩＤ２が、ｉ番目の３値制御信号が属するグループを識別すること）を満たすか否かと、ＬＶ１の値が有効か否かを判断する。
プライオリティエンコーダ５１２は、ＩＤ２が条件を満たし、ＬＶ２の値が有効であるときにはＳ１１０の処理に進み、これ以外のときにはＳ１１２の処理に進む。

ステップ１１０（Ｓ１１０）において、プライオリティエンコーダ５１２は、選択回路５１４を、命令コードに含まれるＬＶ２の値を選択するように制御し、ラッチ回路５１６を制御して、選択されたＬＶ２の値を保持するように制御して、Ｓ１００の処理に返る。
ステップ１１２（Ｓ１１２）において、プライオリティエンコーダ５１２は、ＯＲ回路５１０からの入力に従って、命令コードに含まれるＩＤ３が、条件（ＩＤ３がｉ番目の３値制御信号を識別し、または、ＩＤ３が、ｉ番目の３値制御信号が属するグループを識別すること）満たすか否かと、ＬＶ３の値が有効であるか否かとを判断する。
プライオリティエンコーダ５１２は、命令コードに含まれるＩＤ３が、条件を満たし、かつ、ＬＶ３の値が有効であるときにはＳ１１４の処理に進み、これ以外のときにはＳ１００の処理に戻る。
ステップ１１４（Ｓ１１４）において、プライオリティエンコーダ５１２は、選択回路５１４を、命令コードに含まれるＬＶ３の値を選択するように制御し、ラッチ回路５１６を制御して、選択されたＬＶ３の値を保持するように制御してＳ１００の処理に返る。

［第１の制御信号データ発生部３の動作］
以下、第１の制御信号データ発生部３の全体的な動作を説明する。
マイクロコントローラ３０２（図４）は、プログラムメモリ３００に記憶されたプログラムを実行し、切り替え命令コード（図５（Ａ））を発行する。
命令コードデコーダ４に含まれる更新ロジック５０−ｉ，５４−ｊそれぞれは、命令コードに含まれるオペコードが制御信号データの切り替えを指示するか否かを判断し、オペコードが制御信号データの切り替えを指示するときには、以下の処理を行う。

（７−１）命令コード（図５（Ａ））のオペランドに矛盾がないときには、更新ロジック５０−ｉ，５４−ｊそれぞれは、オペランドに従って、３値制御信号データまたは２値制御信号データを生成する。
（７−２）更新ロジック５０−ｉ，５４−ｊそれぞれは、命令コードに含まれるＩＤ１が、ｉ番目の３値制御信号またはｊ番目の２値制御信号を識別し、あるいは、ｉ番目の３値制御信号またはｊ番目の２値制御信号が属するグループを識別し、かつ、命令コードに含まれるＬＶ１が有効なときには、命令コードの有効なＬＶ１を、ｉ番目の３値制御信号またはｊ番目の２値制御信号を示す制御信号データとして選択し、ｉ番目の３値制御信号データまたはｊ番目の２値制御信号データとして、Ｖドライバ１１２に対して出力する。
Ｖドライバ１１２は、制御信号データ発生部３から入力された制御信号データが示す電圧の制御信号を生成して、ＣＣＤ撮像素子２に対して出力する。

（７−３）更新ロジック５０−ｉ，５４−ｊそれぞれは、命令コードに含まれるＩＤ２が、ｉ番目の３値制御信号またはｊ番目の２値制御信号を識別し、あるいは、ｉ番目の３値制御信号またはｊ番目の２値制御信号が属するグループを識別し、かつ、命令コードに含まれるＬＶ２が有効なときには、命令コードの有効なＬＶ２を、ｉ番目の３値制御信号またはｊ番目の２値制御信号を示す制御信号データとして選択し、ｉ番目の３値制御信号データまたはｊ番目の２値制御信号データとして、Ｖドライバ１１２に対して出力する。
Ｖドライバ１１２は、制御信号データ発生部３から入力された制御信号データが示す電圧の制御信号を生成して、ＣＣＤ撮像素子２に対して出力する。

（７−４）更新ロジック５０−ｉ，５４−ｊそれぞれは、命令コードに含まれるＩＤ３が、ｉ番目の３値制御信号またはｊ番目の２値制御信号を識別し、あるいは、ｉ番目の３値制御信号またはｊ番目の２値制御信号が属するグループを識別し、かつ、命令コードに含まれるＬＶ３が有効なときには、命令コードの有効なＬＶ３を、ｉ番目の３値制御信号またはｊ番目の２値制御信号を示す制御信号データとして選択し、ｉ番目の３値制御信号データまたはｊ番目の２値制御信号データとして、Ｖドライバ１１２に対して出力する。
Ｖドライバ１１２は、制御信号データ発生部３から入力された制御信号データが示す電圧の制御信号を生成して、ＣＣＤ撮像素子２に対して出力する。

図９は、図４に示した命令コードデコーダ４が出力する制御信号データを例示する第１の図であって、（Ａ）は、１番目と２番目の３値制御信号データ（Ｖ３＜１＞，Ｖ３＜２＞）の値を示し、（Ｂ）は、３番目の３値制御信号データ（Ｖ３＜３＞）の値を示す。
なお、図９には、以下の場合が例示されており、３値制御信号データ（Ｖ３＜１＞，Ｖ３＜２＞，Ｖ３＜３＞は、同じグループＧ１に属することが前提とされる。
このとき、マイクロコントローラ３０２が、以下のようにこれらの制御信号を切り替える命令コードを発行した場合を具体例として、命令コードデコーダ４の動作を説明する。
（７．５−１）切り替え＃１：Ｇ１に属する制御信号データの値がＭとされる。
（７．５−２）切り替え＃２：３値制御信号データＶ３＜１＞、Ｖ３＜２＞の値がＨとされる。;
（７．５−３）切り替え＃３：３値制御信号データＶ３＜１＞、Ｖ３＜２＞の値がＭとされる；
（７．５−４）切り替え＃４：３値制御信号データＶ３＜３＞の値がＨとされる。
（７．５−５）切り替え＃５：３値制御信号データＶ３＜３＞の値がＭとされる。
（７．５−６）切り替え＃６：Ｇ１に属する制御信号データの値がＬとされる。

上記（７．５−１）に示した切り替え＃１において、命令コードデコーダ４内の更新ロジック５０−１が、命令コードに含まれるＩＤ１が、グループＧ１を示し、Ｖ３＜１＞が、グループＧ１に属することを、ＩＤ比較器５２−１により判定する。
同時に、更新ロジック５０−２が、命令コードに含まれるＩＤ１が、グループＧ１を示し、Ｖ３＜２＞が、グループＧ１に属することを、ＩＤ比較器５２−２により判定する。
さらに、更新ロジック５０−３が、命令コードに含まれるＩＤ１が、グループＧ１を示し、Ｖ３＜３＞がグループＧ１に属することを、ＩＤ比較器５２−３により判定する。
以上の処理により、１〜３番目の３値制御信号データ（Ｖ３＜１＞，Ｖ３＜２＞，Ｖ３＜３＞）の値がＭとされる。
上記（７．５−２）に示した切り替え＃２においては、更新ロジック５０−１が、命令コードに含まれるＩＤ１がＶ３＜１＞を示すことを、ＩＤ比較器５２−１により判定する。
また、更新ロジック５０−２が、命令コードに含まれるＩＤ２が、Ｖ３＜２を示すことを、ＩＤ比較器５２−２により判定する。
以上の処理により、１，２番目の３値制御信号データ（Ｖ３＜１＞，Ｖ３＜２＞）の値がＨとされる。
上記（７，５−３）に示した切り替え＃３においては、同様に、１，２番目の３値制御信号データ（Ｖ３＜１＞，Ｖ３＜２＞）の値はＭとされる。

図１０は、図４に示した命令コードデコーダ４が出力する制御信号データを例示する第２の図であって、（Ａ）は、ある３値制御信号データ（Ｖ３）の値を示し、（Ｂ）は、ある２値制御信号データ（Ｖ２）の値を示す。
例えば、図１０に示す３値制御信号データと２値信号データとが同じグループＧ１に属しているとき、マイクロコントローラ３０２が、以下のようにこれらの制御信号データを切り替える命令コードを発行した場合を具体例として、命令コードデコーダ４の動作をさらに説明する。
（８−１）切り替え＃１：Ｇ１に属する制御信号データの値をＭとする；
（８−２）切り替え＃２：Ｇ１に属する制御信号データの値をＨとする；
（８−３）切り替え＃３：Ｇ１に属する制御信号データの値をＭとする；
（８−４）切り替え＃４：Ｇ１に属する制御信号データの値をＬとする；

上記（８−４）切り替え＃２においては、ＭまたはＬの２値信号を発生する更新ロジック５４に対して、Ｈの値を発生させるように命令コードが発行されている。
これに対して、上記（３−３），（４−３）に示したように、第１の更新ロジック５０において制御信号の値Ｈを示す制御信号データは、第２の更新ロジック５４においては、制御信号の値Ｍを示す制御信号データとして扱われるので、図１０（Ａ），（Ｂ）に示すように、３値制御信号Ｖ３は、グループＧ１に設定された値の通りとなり、図１０に＃２を付して示す切り替え＃２においても、２値信号Ｖ２の値はＭのままとなる。

［変形例］
なお、以上説明した命令コードデコーダ４は、制御信号それぞれが、複数のグループに属することができるように変形されうる。
３値の制御信号それぞれが、２つのグループに属することができるようにするためには、
（９−１）レジスタ３０４を、制御信号Ｖ３＜１＞〜Ｖ３＜２４＞，Ｖ２＜１＞〜Ｖ２＜８＞に対応する６４個のレジスタＲ３＜１−１＞，Ｒ３＜１−２＞〜Ｒ３＜２４−１＞，Ｒ３＜２４−２＞，Ｒ２＜１−１＞Ｒ２＜１−２＞〜Ｒ２＜８−１＞，Ｒ２＜８−１＞から構成されるようにし、
（９−２）これら６４個のレジスタに記憶されたＲ３＜ｉ−１＞，Ｒ３＜ｉ−２＞／Ｒ２＜ｊ−１＞，Ｒ２＜ｊ−２＞のレジスタ格納値を、図１１，図１２に示すＩＤ記憶回路６０−１〜６０−３の記憶回路５０８−１，５０８−２それぞれに記憶させて、各制御信号と２つのグループとを対応付ければよい。

図１１は、制御信号それぞれが、複数のグループに属することができるように構成された第３，第４の更新ロジック５６，５８の構成を示す図である。
図１２は、図１１に示した第２のＩＤ比較回路６０の構成を示す図である。
第３，第４の更新ロジック５６，５８は、図４に示した第１の制御データ発生部３において、第１，第２の更新ロジック５０，５４の代わりに用いられる。
図１１に示すように、第３，第４の更新ロジック５６，５８は、第１，第２の更新ロジック５０，５４の第１のＩＤ比較回路５２−１〜５２−３を、第２のＩＤ比較回路６０−１〜６０−３で置換した構成をとる。

図１２に示すように、第２のＩＤ比較回路６０は、比較回路５０４，５０６−１，５０６−２、記憶回路５０８−１，５０８−２およびＯＲ回路６００から構成される。
更新ロジック５６−ｉ，５８−ｊにおいて、記憶回路５０８−１，５０８−２は、それぞれ、レジスタ３０４から入力されるＲ３＜ｉ−１＞，Ｒ３＜ｉ−２＞／Ｒ２＜ｊ−１＞，Ｒ２＜ｊ−２＞のレジスタ格納値（図１２においてＧ，Ｇ’）を記憶し、比較回路５０６−１，５０６−２に対して出力する。
比較回路５０６−１，５０６−２は、それぞれ、記憶回路５０８−１，５０８−２から入力されるＲ３＜ｉ−１＞，Ｒ３＜ｉ−２＞／Ｒ２＜ｊ−１＞，Ｒ２＜ｊ−２＞のレジスタ格納値と、命令コードのＩＤ１〜ＩＤ３のいずれかとを比較し、これらが一致したときには論理値１をＯＲ回路６００に対して出力し、これ以外のときには論理値０をＯＲ回路６００に対して出力する。
ＯＲ回路６００は、比較回路５０４，５０６−１，５０６−２から入力される論理値の論理和を、プライオリティエンコーダに対して出力する。

以下、第３，第４の更新ロジック５６，５８の動作を説明する。
（１０−１）命令コード（図５（Ａ））のオペランドに矛盾がないときには、更新ロジック５６−ｉ，５８−ｊそれぞれは、オペランドに従って３値制御信号データまたは２値制御信号データを生成する。
（１０−２）更新ロジック５６−ｉ，５８−ｊそれぞれは、命令コードに含まれるＩＤ１が、ｉ番目の３値制御信号またはｊ番目の２値制御信号を識別し、あるいは、ｉ番目の３値制御信号またはｊ番目の２値制御信号が属するグループのいずれかを識別し、かつ、命令コードに含まれるＬＶ１が有効なときには、命令コードの有効なＬＶ１を、ｉ番目の３値制御信号またはｊ番目の２値制御信号を示す制御信号データとして選択し、ｉ番目の３値制御信号データまたはｊ番目の２値制御信号データとして、Ｖドライバ１１２に対して出力する。

（１０−３）更新ロジック５０−ｉ，５４−ｊそれぞれは、命令コードに含まれるＩＤ２が、ｉ番目の３値制御信号またはｊ番目の２値制御信号を識別し、あるいは、ｉ番目の３値制御信号またはｊ番目の２値制御信号が属するグループのいずれかを識別し、かつ、命令コードに含まれるＬＶ２が有効なときには、命令コードの有効なＬＶ２を、ｉ番目の３値制御信号またはｊ番目の２値制御信号を示す制御信号データとして選択し、ｉ番目の３値制御信号データまたはｊ番目の２値制御信号データとして、Ｖドライバ１１２に対して出力する。

（１０−４）更新ロジック５０−ｉ，５４−ｊそれぞれは、命令コードに含まれるＩＤ３が、ｉ番目の３値制御信号またはｊ番目の２値制御信号を識別し、あるいは、ｉ番目の３値制御信号またはｊ番目の２値制御信号が属するグループのいずれかを識別し、かつ、命令コードに含まれるＬＶ３が有効なときには、命令コードの有効なＬＶ３を、ｉ番目の３値制御信号またはｊ番目の２値制御信号を示す制御信号データとして選択し、ｉ番目の３値制御信号データまたはｊ番目の２値制御信号データとして、Ｖドライバ１１２に対して出力する。

［第２の実施形態］
以下、本願発明の第２の実施形態を説明する。
図１３は、図２に示したディジタルカメラ１において、第１の制御信号データ発生部３の代わりに用いられる第２の制御信号データ発生部７の構成を示す図である。
図１４は、図１３に示した３値制御信号データ用の第５の更新ロジック７２−１−１〜７２−１−２４、２値制御信号データ用の第５の更新ロジック７２−２−１〜７２−２−８およびグループＧ１〜Ｇ７信号用の第５の更新ロジック７２−３−１〜７２−３−７の構成を示す図である。
図１３に示すように、第２の制御信号データ発生部７は、第１の制御信号データ発生部３の第１の命令コードデコーダ４を、第２の命令コードデコーダ７０で置換した構成をとる。
命令コードデコーダ７０は、３値制御信号データ用の第５の更新ロジック７２−１−１〜７２−１−２４、２値制御信号データ用の第５の更新ロジック７２−２−１〜７２−２−８、グループＧ１〜Ｇ７の制御信号データ用の第５の更新ロジック７２−３−１〜７２−３−７、３値制御信号データ用のセレクタ７００−１−１〜７００−１−２４、２値信号用のセレクタ７００−２−１〜７００−２−８、３値デコーダ５１８−１〜５１８−２４および２値デコーダ５４０−１〜５４０−８（図６）から構成される。

図１４に示すように、３値制御信号データ用の第５の更新ロジック７２−１−１〜７２−１−２４、２値制御信号データ用の第５の更新ロジック７２−２−１〜７２−２−８およびグループＧ１〜Ｇ７制御信号データ用の第５の更新ロジック７２−３−１〜７２−３−７は、同じ構成であって、更新ロジック５０，５４（図６）から、３値デコーダ５１８または２値デコーダ５４０を除き、ＩＤ比較回路５２−１〜５２−３を、比較回路５０４−１〜５０４−３で置換した構成をとる。

命令コードデコーダ７０の更新ロジック７２それぞれに対して、マイクロコントローラ３０２から、図５（Ａ）に示した命令コードが発行される。
更新ロジック７２−１−ｉ，７２−２−ｊの比較回路５０４−１〜５０４−３は、命令コードに含まれるＩＤ１〜ＩＤ３のいずれかが、ｉ番目の３値制御信号またはｊ番目の２値制御信号と一致するときに、論理値１を、これ以外のときには論理値０を、プライオリティエンコーダ５１２に対して出力する。
更新ロジック７２−３−ｋの比較回路５０４−１〜５０４−３は、命令コードに含まれるＩＤ１〜ＩＤ３のいずれかが、ｋ番目のグループＧｋを示すときに、論理値１を、これ以外のときには論理値０を、プライオリティエンコーダ５１２に対して出力する。

更新ロジック７２のプライオリティエンコーダ５１２は、比較回路５０４−１〜５０４−３からの論理値を参照し、図８を参照して説明した処理を行い、選択回路５１４およびラッチ回路５１６を制御し、制御信号データを生成する。
更新ロジック７２−１−ｉ，７２−２−ｊは、ラッチ回路５１６に保持された制御信号データを、セレクタ７００−１−ｉ，７００−２−ｊに対して出力する。
グループＧｋの制御信号データ用の更新ロジック７２−３−ｋ（７≧ｋ≧１）は、ラッチ回路５１６に保持された制御信号データを、セレクタ７００−１−１〜７００−１−２４，７００−２−１〜７００−２−８に対して出力する。

セレクタ７００−１−ｉ，７００−２−ｊには、レジスタ３０４から、ｉ番目の３値制御信号またはｊ番目の制御信号が属するグループを示すＲ３＜ｉ＞／Ｒ２＜ｊ＞のレジスタ格納値が入力される。
セレクタ７００−１−ｉ，７００−２−ｊは、Ｒ３＜ｉ＞／Ｒ２＜ｊ＞のレジスタ格納値が０（”０００”）のときには、更新ロジック７２−１−ｉ，７２−２−ｊから入力された制御信号データ（Ｖ３＜ｉ＞／Ｖ２＜ｊ＞）を選択し、３値デコーダ５１８−ｉまたは２値デコーダ５４０−ｊに対して出力する。
また、セレクタ７００−１−ｉ，７００−２−ｊは、Ｒ３＜ｉ＞／Ｒ２＜ｊ＞のレジスタ格納値がｋ（”００１”〜”１１１”）であるときには、更新ロジック７２−３−ｋから入力された制御信号データ（Ｖ３＜ｉ＞／Ｖ２＜ｊ＞）を選択し、３値デコーダ５１８−ｉまたは２値デコーダ５４０−ｊに対して出力する。
３値デコーダ５１８および２値デコーダ５４０は、第１の命令コードデコーダ４においてと同様に、入力された制御信号データが示す値の制御信号を生成し、ＣＣＤ撮像素子２に対して出力する。

［第２の制御信号データ発生部７の動作］
以下、第２の制御信号データ発生部７の全体的な動作を説明する。
マイクロコントローラ３０２（図１３）は、プログラムメモリ３００に記憶されたプログラムを実行し、命令コード（図５（Ａ））を発行する。
命令コードデコーダ７０に含まれる更新ロジック７２それぞれは、命令コードに含まれるオペコードが制御信号データの切り替えを指示するか否かを判断し、オペコードが制御信号データの切り替えを指示するときには、以下の処理を行う。

第５の更新ロジック７２のプライオリティエンコーダ５１２は、それぞれ、第１，第２の更新ロジック５０，５４のプライオリティエンコーダ５１２と同様な処理を行い、選択回路５１４およびラッチ回路５１６を制御して、制御信号データを発生する。
セレクタ７００−１−ｉは、レジスタ３０４から入力されるグループデータＲ３＜ｉ＞のレジスタ格納値が０（”０００”）のときには、更新ロジック７２−１−ｉからの制御信号データを選択して３値デコーダ５１８に対して出力する。
また、セレクタ７００−１−ｉは、グループデータＲ３＜ｉ＞のレジスタ格納値がｋ（”００１”〜”１１１”）のときには、更新ロジック７２−３−ｋからの制御信号データを選択して３値デコーダ５１８に対して出力する。
３値デコーダ５１８は、セレクタ７００−１−ｉから入力された制御信号データが示す値の３値制御信号データＶ３＜ｉ＞を発生し、Ｖドライバ１１２（図２）に対して出力する。
Ｖドライバ１１２は、この３値制御信号データに対応する電圧の制御信号を発生し、ＣＣＤ撮像素子２に対して出力する。

セレクタ７００−２−ｊは、レジスタ３０４から入力されるＲ２＜ｊ＞のレジスタ格納値が０（”０００”）のときには、更新ロジック７２−２−ｊからの制御信号データを選択して２値デコーダ５４０に対して出力する。
また、セレクタ７００−２−ｊは、Ｒ２＜ｊ＞のレジスタ格納値がｋ（”００１”〜”１１１”）のときには、更新ロジック７２−３−ｋからの制御信号データを選択して２値デコーダ５４０に対して出力する。
２値デコーダ５４０は、セレクタ７００−２−ｊから入力された制御信号データが示す値の２値制御信号データＶ２＜ｊ＞を発生し、Ｖドライバ１１２（図２）に対して出力する。
Ｖドライバ１１２は、この２値制御信号データに対応する電圧の制御信号を発生し、ＣＣＤ撮像素子２に対して出力する。

本発明は、ＣＣＤイメージング素子などの撮像素子への制御信号の発生に利用可能である。

本願発明が適用されるディジタルカメラの外観を例示する図である。 図１に示したディジタルカメラの構成を例示する図である。 図２に示したＣＣＤ撮像素子の構成を例示する図である。 図２に示した第１の制御信号データ発生部の構成を示す図である。 図４に示したマイクロコントローラが、命令コードデコーダに対して発行する第１の命令コードを示す図であって、（Ａ）は、一般例を示し、（Ｂ）は具体例を示す。 図４に示した第１，第２の更新ロジックの構成を示す図である。 図６に示した第１のＩＤ比較回路の構成を示す図である。 図６，図７に示した更新ロジックのデコーダおよびプライオリティエンコーダの処理（Ｓ１０）を例示するフローチャートである。 図４に示した命令コードデコーダが出力する制御信号データを例示する第１の図であって、（Ａ）は、１番目と２番目の３値制御信号データ（Ｖ３＜１＞，Ｖ３＜２＞）の値を示し、（Ｂ）は、３番目の３値制御信号データ（Ｖ３＜３＞）の値を示す。 図４に示した命令コードデコーダが出力する制御信号データを例示する第２の図であって、（Ａ）は、ある３値制御信号データ（Ｖ３）の値を示し、（Ｂ）は、ある２値制御信号データ（Ｖ２）の値を示す。 制御信号それぞれが、複数のグループに属することができるように構成された第３，第４の更新ロジックの構成を示す図である。 図１１に示した第２のＩＤ比較回路の構成を示す図である。 図２に示したディジタルカメラにおいて、第１の制御信号データ発生部の代わりに用いられる第２の制御信号データ発生部の構成を示す図である。 図１３に示した３値制御信号データ用の第５の更新ロジック、２値制御信号データ用の第５の更新ロジックおよびグループＧ１〜Ｇ７信号用の第５の更新ロジックの構成を示す図である。

符号の説明

１・・・ディジタルカメラ，
２・・・ＣＣＤ撮像素子，
２００・・・垂直ＣＣＤ，
２０２・・・ＰＤ，
２０４・・・垂直ＣＣＤセル，
２０６・・・水平ＣＣＤ，
２０８・・・出力アンプ，
３，７・・・制御信号データ発生部，
３００・・・プログラムメモリ，
３０２・・・マイクロコントローラ，
３０４・・・レジスタ，
４，７０・・・命令コードデコーダ，
５０，５４，７２・・・更新ロジック，
５００・・・デコーダ，
５２，６０・・・ＩＤ比較回路，
５０４，５０６・・・比較回路，
５０８・・・記憶回路，
５１０，６００・・・ＯＲ回路，
５１２，５６０・・・プライオリティエンコーダ，
５１４・・・選択回路，
５１６・・・ラッチ回路，
５１８・・・３値デコーダ，
５４０・・・２値デコーダ，
７００・・・セレクタ，

Claims (12)

1. ＣＣＤ撮像素子の制御に用いられる複数の制御信号を識別する複数の信号識別子、前記複数の制御信号の値、前記複数の制御信号が属するグループを識別するグループ識別子、および、前記複数の制御信号の値を切り替えることを示すオペコードを含む命令コードを発生する命令コード発生手段と、
   それぞれ前記発生された命令コードに従って、それぞれ前記複数の制御信号のいずれかの値を発生する複数の第１の制御信号発生手段と、
   それぞれ前記発生された命令コードに従って、それぞれ前記グループのいずれかに対応する制御信号の値を発生する複数の第２の制御信号発生手段と、
   前記複数の第１の制御信号発生手段それぞれに対応して設けられ、前記複数のグループ識別子の値に従って、対応する前記第１の制御信号発生手段の値および前記第２の制御信号発生手段が保持する制御信号の値のいずれかを選択する複数の保持値選択手段と、
   前記複数の選択手段それぞれに対応して設けられ、対応する前記保持値選択手段により選択された制御信号の値に従って、前記ＣＣＤ撮像素子に対する前記制御信号を発生する制御信号発生手段と
   を有する撮像素子制御信号発生装置であって、
   前記複数の第１の制御信号発生手段および第２の制御信号発生装置それぞれは、
   前記命令コードに含まれるオペコードが、前記制御信号の値の切り替えを行うことを示すか否かを判定する判定手段と、
   前記オペコードが、前記制御信号の切り替えを行うことを示すときに、前記命令コードに含まれる前記複数の信号識別子および前記グループ識別子のいずれかに対応する制御信号の値のいずれかを選択する値選択手段と、
   前記選択された制御信号の値を保持する保持手段と
   を有する
   撮像素子制御信号発生装置。
2. ＣＣＤ撮像素子の制御に用いられる複数の制御信号を識別する複数の信号識別子、前記複数の制御信号の値、前記複数の制御信号が属するグループを識別するグループ識別子、および、前記複数の制御信号の値を切り替えることを示すオペコードを含む命令コードを発生する命令コード発生手段と、
   それぞれ前記発生された命令コードに従って、それぞれ前記複数の制御信号のいずれかを発生する複数の第１の制御信号発生手段と
   を有する撮像素子制御信号発生装置であって、
   前記複数の第１の制御信号発生手段それぞれは、
   前記命令コードに含まれるオペコードが、前記制御信号の値の切り替えを行うことを示すか否かを判定する判定手段と、
   前記オペコードが、前記制御信号の切り替えを行うことを示すときに、前記命令コードに含まれる前記複数の信号識別子および前記グループ識別子のいずれかに対応する制御信号の値のいずれかを選択する値選択手段と、
   前記選択された制御信号の値を保持する保持手段と、
   前記保持された制御信号の値に従って、前記ＣＣＤ撮像素子に対する前記制御信号を発生する制御信号発生手段と
   を有する
   撮像素子制御信号発生装置。
3. 前記値選択手段は、前記命令コードに含まれるグループ識別子に対応する制御信号の値を選択する
   請求項１に記載の撮像素子制御信号発生装置。
4. 前記値選択手段は、前記命令コードに含まれるグループ識別子に対応する制御信号の値を選択する
   請求項２に記載の撮像素子制御信号発生装置。
5. 前記複数の制御信号それぞれは、複数のグループに属することができ、
   前記命令コードは、
   複数の前記グループ識別子
   を含むことがあり、
   前記複数のグループ識別子には、前記命令コードに矛盾が生じたときの優先順位が設定され、
   前記値選択手段は、前記命令コードに、矛盾した複数の前記グループ識別子が含まれるときに、前記命令コードに含まれる前記複数のグループ識別子の内、最も優先順位が高いいずれかに対応する制御信号の値を選択する
   請求項２または４に記載の撮像素子制御信号発生装置。
6. 前記命令コードに含まれる前記複数の信号識別子および前記グループ識別子には、前記命令コードに矛盾が生じたときの優先順位が設定され、
   前記値選択手段は、前記命令コードに、矛盾した前記複数の信号識別子および前記グループ識別子の２つ以上が含まれるときに、前記命令コードに含まれる前記複数の信号識別子および前記グループ識別子の内、最も優先順位が高いいずれかに対応する制御信号の値を選択する
   請求項２，４，５のいずれかに記載の撮像素子制御信号発生装置。
7. 前記複数の制御信号それぞれは、２種類の値または３種類の値をとる
   請求項１〜６のいずれかに記載の撮像素子制御信号発生装置。
8. 請求項１〜７のいずれかに記載の撮像素子制御信号発生装置によりＣＣＤ撮像素子の制御を行うように構成された
   画像処理装置。
9. ＣＣＤ撮像素子の制御に用いられる複数の制御信号を識別する複数の信号識別子、前記複数の制御信号の値、前記複数の制御信号が属するグループを識別するグループ識別子、および、前記複数の制御信号の値を切り替えることを示すオペコードを含む命令コードを発生する命令コード発生ステップと、
   それぞれ前記発生された命令コードに従って、それぞれ前記複数の制御信号のいずれかの値を発生する複数の第１の制御信号発生ステップと、
   それぞれ前記発生された命令コードに従って、それぞれ前記グループのいずれかに対応する制御信号の値を発生する複数の第２の制御信号発生ステップと、
   前記複数の第１の制御信号発生手段それぞれに対応して設けられ、前記複数のグループ識別子の値に従って、対応する前記第１の制御信号発生手段の値および前記第２の制御信号発生手段が保持する制御信号の値のいずれかを選択する複数の保持値選択ステップと、
   前記複数の選択手段それぞれに対応して設けられ、対応する前記選択手段により選択された制御信号の値に従って、前記ＣＣＤ撮像素子に対する前記制御信号を発生する制御信号発生ステップと
   をコンピュータに実行させる撮像素子制御信号発生方法であって、
   前記複数の第１の制御信号発生手段および第２の制御信号発生ステップそれぞれは、
   前記命令コードに含まれるオペコードが、前記制御信号の値の切り替えを行うことを示すか否かを判定する判定処理と、
   前記オペコードが、前記制御信号の切り替えを行うことを示すときに、前記命令コードに含まれる前記複数の信号識別子および前記グループ識別子のいずれかに対応する制御信号の値のいずれかを選択する値選択処理と、
   前記選択された制御信号の値を保持する保持処理と
   を前記コンピュータに実行させる
   撮像素子制御信号発生方法。
10. ＣＣＤ撮像素子の制御に用いられる複数の制御信号を識別する複数の信号識別子、前記複数の制御信号の値、前記複数の制御信号が属するグループを識別するグループ識別子、および、前記複数の制御信号の値を切り替えることを示すオペコードを含む命令コードを発生する命令コード発生ステップと、
    それぞれ前記発生された命令コードに従って、それぞれ前記複数の制御信号のいずれかを発生する複数の第１の制御信号発生ステップと
    をコンピュータに実行させる撮像素子制御信号発生方法であって、
    前記複数の第１の制御信号発生ステップそれぞれは、
    前記命令コードに含まれるオペコードが、前記制御信号の値の切り替えを行うことを示すか否かを判定する判定処理と、
    前記オペコードが、前記制御信号の切り替えを行うことを示すときに、前記命令コードに含まれる前記複数の信号識別子および前記グループ識別子のいずれかに対応する制御信号の値のいずれかを選択する値選択処理と、
    前記選択された制御信号の値を保持する保持処理と、
    前記保持された制御信号の値に従って、前記ＣＣＤ撮像素子に対する前記制御信号を発生する制御信号発生処理と
    を前記コンピュータに行わせる
    撮像素子制御信号発生方法。
11. ＣＣＤ撮像素子の制御に用いられる複数の制御信号を識別する複数の信号識別子、前記複数の制御信号の値、前記複数の制御信号が属するグループを識別するグループ識別子、および、前記複数の制御信号の値を切り替えることを示すオペコードを含む命令コードを発生する命令コード発生ステップと、
    それぞれ前記発生された命令コードに従って、それぞれ前記複数の制御信号のいずれかの値を発生する複数の第１の制御信号発生ステップと、
    それぞれ前記発生された命令コードに従って、それぞれ前記グループのいずれかに対応する制御信号の値を発生する複数の第２の制御信号発生ステップと、
    前記複数の第１の制御信号発生手段それぞれに対応して設けられ、前記複数のグループ識別子の値に従って、対応する前記第１の制御信号発生手段の値および前記第２の制御信号発生手段が保持する制御信号の値のいずれかを選択する複数の保持値選択ステップと、
    前記複数の選択手段それぞれに対応して設けられ、対応する前記選択手段により選択された制御信号の値に従って、前記ＣＣＤ撮像素子に対する前記制御信号を発生する制御信号発生ステップと
    をコンピュータに実行させるプログラムであって、
    前記複数の第１の制御信号発生手段および第２の制御信号発生ステップそれぞれは、
    前記命令コードに含まれるオペコードが、前記制御信号の値の切り替えを行うことを示すか否かを判定する判定処理と、
    前記オペコードが、前記制御信号の切り替えを行うことを示すときに、前記命令コードに含まれる前記複数の信号識別子および前記グループ識別子のいずれかに対応する制御信号の値のいずれかを選択する値選択処理と、
    前記選択された制御信号の値を保持する保持処理と
    を前記コンピュータに実行させる
    プログラム。
12. ＣＣＤ撮像素子の制御に用いられる複数の制御信号を識別する複数の信号識別子、前記複数の制御信号の値、前記複数の制御信号が属するグループを識別するグループ識別子、および、前記複数の制御信号の値を切り替えることを示すオペコードを含む命令コードを発生する命令コード発生ステップと、
    それぞれ前記発生された命令コードに従って、それぞれ前記複数の制御信号のいずれかを発生する複数の第１の制御信号発生ステップと
    をコンピュータに実行させるプログラムであって、
    前記複数の第１の制御信号発生ステップそれぞれは、
    前記命令コードに含まれるオペコードが、前記制御信号の値の切り替えを行うことを示すか否かを判定する判定処理と、
    前記オペコードが、前記制御信号の切り替えを行うことを示すときに、前記命令コードに含まれる前記複数の信号識別子および前記グループ識別子のいずれかに対応する制御信号の値のいずれかを選択する選択処理と、
    前記選択された制御信号の値を保持する保持処理と、
    前記保持された制御信号の値に従って、前記ＣＣＤ撮像素子に対する前記制御信号を発生する制御信号発生処理と
    を前記コンピュータに行わせる
    プログラム。

Images