JP4383321B2 - 記憶制御装置および外部記憶装置 - Google Patents

記憶制御装置および外部記憶装置 Download PDF

Info

Publication number
JP4383321B2
JP4383321B2 JP2004325161A JP2004325161A JP4383321B2 JP 4383321 B2 JP4383321 B2 JP 4383321B2 JP 2004325161 A JP2004325161 A JP 2004325161A JP 2004325161 A JP2004325161 A JP 2004325161A JP 4383321 B2 JP4383321 B2 JP 4383321B2
Authority
JP
Japan
Prior art keywords
data
temporary storage
mirroring
unit
cache memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004325161A
Other languages
English (en)
Other versions
JP2006134241A (ja
Inventor
健太郎 湯浅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2004325161A priority Critical patent/JP4383321B2/ja
Priority to US11/059,588 priority patent/US7606971B2/en
Publication of JP2006134241A publication Critical patent/JP2006134241A/ja
Application granted granted Critical
Publication of JP4383321B2 publication Critical patent/JP4383321B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2089—Redundant storage control functionality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Description

この発明は、データの正当性を保証して制御する記憶制御装置および該記憶制御装置によりコンピュータの外部記憶装置として用いられる装置内部でのデータの正当性が保証された外部記憶装置に関するものである。より具体的には、装置内でデータを転送する際に、破壊等されたデータを検出し、該データが装置内で伝播しないようにしてデータの正当性を保証して制御する記憶制御装置および該記憶制御装置によりコンピュータの外部記憶装置として用いられる装置内部でのデータの正当性が保証された外部記憶装置に関するものである。
近年、様々なデータが電子化され、コンピュータ上で扱われるようになるに従い、コンピュータとは独立して大量のデータを効率良く格納することができる外部記憶装置としてディスクアレイ装置の重要性が増してきている。このディスクアレイ装置は、ＲＡＩＤ（Redundant Arrays of Inexpensive Disks）技術を取り入れることにより、単純なディスク装置に比べて信頼性を高めているところに特徴がある。また、ディスクアレイ装置は、一般にキャッシュを内蔵することによりデータへのアクセス時間を短くすることを可能としている。
ＲＡＩＤ技術では、複数のディスクに同じデータを記憶させる手法（ＲＡＩＤ−１）や、パリティ情報をディスクに分散して記憶させる手法（ＲＡＩＤ−５）などにより信頼性を高めているが、現在のディスクアレイ装置の多くは、データに対してチェックコードを付加することにより更にデータの保証を行い、信頼性を高める手法が採用されている。
これは５１２バイトのデータブロックに対して、データから計算された巡回冗長検査（ＣＲＣ：Cyclic Redundancy Check）コードとデータの位置情報を示すブロックＩＤを付加することにより行われる。このＣＲＣコードとブロックＩＤとを合わせて、データブロックに対するチェックコードという意味でブロックチェックコード（ＢＣＣ）と呼ぶことがある。ＣＲＣは、５１２バイトのデータとシードと呼ばれる予め決められた値に対する所定の計算によって得られる。また、ブロックＩＤは、最初の５１２バイトのバイトデータブロックに対して定義され、次の５１２バイトに対しては「１」が加算された値（＋１）がそのデータブロックのブロックＩＤとなる。ＢＣＣは、ＡＮＳＩ（American National Standards Institute）でも２バイトのＣＲＣコードと６バイトのブロックＩＤ（２バイトのＭｅｔａ Ｔａｇと４バイトのＲｅｆｅｒｅｎｃｅ Ｔａｇとから構成される）によるチェックコードがＴ１０コードという名称で標準化されている。
以下に、このような従来のディスクアレイ装置について図１４を用いて説明する。図１４は従来のディスクアレイ装置を用いたディスクアレイシステムの構成を示すブロック図である。図１４に示すように、ディスクアレイ装置１００はファイバチャネル・リンク１０４Ａ、１０４ＢによってホストコンピュータＡ１０２ＡおよびホストコンピュータＢ１０２Ｂの２台のホストコンピュータに接続されている。ディスクアレイ装置１００は、ホストＩ／Ｆを担当するホストアダプタＡ１０６Ａ、ホストアダプタＢ１０６Ｂ、キャッシュメモリＡ１０８Ａ、キャッシュメモリＢ１０８Ｂ、キャッシュの管理を行なうキャッシュコントローラＡ１１０Ａ、キャッシュコントローラＢ１１０Ｂ、ディスクＩ／Ｆを担当するディスクアダプタＡ１１２Ａ、ディスクアダプタＢ１１２Ｂ、複数ディスクへの接続を提供するスイッチＡ１１４Ａ、スイッチＢ１１４Ｂ、及び複数のディスクドライブＡ１１６Ａ、ディスクドライブＢ１１６Ｂを備えて構成されている。
キャッシュコントローラＡ１１０Ａ、キャッシュコントローラＢ１１０Ｂは、それぞれホストアダプタＡ１０６Ａ、ホストアダプタＢ１０６ＢとディスクアダプタＡ１１２Ａ、ディスクアダプタＢ１１２Ｂとの間のデータ転送経路を提供する。また、キャッシュコントローラＡ１１０ＡとキャッシュコントローラＢ１１０Ｂとの間にもデータ転送経路（キャッシュ間リンク）１１８が設けられ、キャッシュメモリＡ１０８ＡとキャッシュメモリＢ１０８Ｂとの間におけるデータのミラーリングに利用される。キャッシュメモリＡ１０８ＡおよびキャッシュメモリＢ１０８ＢはＤＲＡＭなどの揮発性のメモリで構成される。このため、一方のキャッシュメモリに格納されるデータは必ず他方のキャッシュメモリにも該データのコピーを格納することで、障害発生時にデータが消失することがないように制御される。これをキャッシュのミラーリングと呼ぶ。
つぎに図１４を参照して従来のディスクアレイ装置においてホストコンピュータからのデータをディスクに格納する際のディスクアレイ装置の動作を説明する。ここでは、ホストコンピュータＡ１０２Ａからの送信されたデータをディスクアレイ装置に格納する場合について説明する。ディスクドライブＡ１１６Ａへ格納されるデータは、まずホストコンピュータＡ１０２ＡからホストアダプタＡ１０６Ａへ送信される。ホストアダプタＡ１０６Ａでは、受信したデータにブロックチェックコード（ＢＣＣ）を付加した上で、該データをキャッシュコントローラＡ１１０Ａへ転送する。
キャッシュコントローラＡ１１０Ａは、受信したＢＣＣ付きデータを一時的にキャッシュメモリＡ１０８Ａ内に格納すると共にキャッシュコントローラＢ１１０Ｂへ当該データを転送し、キャッシュメモリＢ１０８Ｂに格納することでミラーリング処理を行なう。これにより、キャッシュメモリＢ１０８ＢにはキャッシュメモリＡ１０８Ａに格納されたデータと同一のデータが格納される。そして、ミラーリングが完了すると、キャッシュコントローラＡ１１０Ａは、ホストアダプタＡ１０６Ａに対してミラーリング処理が終了した旨の通知を行う。ホストアダプタＡ１０６Ａは、ホストコンピュータＡにデータの格納を正常に終了したことを知らせる。
また、キャッシュメモリＡ１０８Ａに格納されたデータは、所定のタイミングでディスクドライブＡ１１６ＡおよびディスクドライブＢ１１６Ｂに格納される。このとき、ディスクアダプタＡ１１２Ａは、データに付加されたＢＣＣをチェックすることによりデータの正当性、すなわちデータが破壊等されていないかを確認している。
また、データをミラーリングした際に、ミラーリング先のデータの信頼性を確認するためにミラーリングを行うときに、ミラーリング先にデータのコピーを送信するとともに他の制御手段にもデータのコピーを送信し、そこでデータのチェックを行う技術が提案されている（たとえば、特許文献１参照）。
特開２００１−１７５５８２号公報
しかしながら、上記のような従来の技術では、キャッシュメモリのミラーリングによって信頼性の向上が図られているが、ミラーリング元のキャッシュメモリへデータを書き込む際に、ハード故障などにより破壊等された間違ったデータを書き込んだ場合や、間違ったアドレスにデータを書き込んでしまった場合には、ミラーリング先のキャッシュメモリ上のミラーリングされたデータも当然信頼できないものとなってしまう。このため、ディスクアレイ装置内に正しいデータが格納されないまま、ホストコンピュータに対して正常にデータが格納されたという通知がなされてしまうという状態が発生し、データの信頼性に問題が生じてしまう。また、上記の特許文献１の技術においてもミラーリング自体が行われた後にデータのチェックが行われるため、仮にデータの不具合が見つかった場合でもミラーリングしたデータの消去、再ミラーリングなどの工程が必要となり、処理が複雑になるという問題がある。
この発明は、上述した従来技術による問題点を解消するためになされたものであり、正しいデータを確実且つ容易にミラーリングすることが可能であり、データの信頼性の高い記憶制御が可能な記憶制御装置および外部記憶装置を得ることを目的とする。
上述した課題を解決し、目的を達成するため、本願の開示する記憶制御装置は、一つの態様において、データのミラーリングにより冗長化管理され、外部から入力されたデータを一時的に保持する複数の一時記憶手段と、一時記憶手段に対するデータの入出力を制御する一時記憶制御手段と、複数の一時記憶手段の間におけるデータのミラーリングを制御するとともに、複数の一時記憶手段の間でデータのミラーリングを行う際にミラーリング元の一時記憶手段が保持するデータの正当性を確認し、データの正当性が確認された場合のみ該データのミラーリングを実行するミラーリング制御手段とを備える。
そして、本願の開示する記憶制御装置は、一つの態様において、ミラーリング制御手段が複数の一時記憶手段の間でデータのミラーリングを行う際にミラーリング元の一時記憶手段が保持するデータの正当性を確認し、データの正当性が確認された場合のみ該データのミラーリングを実行する。また、ミラーリング元の一時記憶手段が保持するデータの正当性が確認されなかった場合、すなわちデータが破壊等されたデータであった場合には、ミラーリング制御手段は該データのミラーリングを中止し、ミラーリング先の一時記憶手段にはデータを送信しない。
本願の開示する一つの態様によれば、ミラーリング元の一時記憶手段が保持するデータのうち正当性の保証された正しいデータのみを確実且つ容易にミラーリングすることができる。
また、本願の開示する外部記憶装置は、一つの態様において、データのミラーリングにより冗長化管理され、外部から入力されたデータを一時的に保持する複数の一時記憶手段と、一時記憶手段に対するデータの入出力を制御する一時記憶制御手段と、複数の一時記憶手段の間におけるデータのミラーリングを制御するミラーリング制御手段と、一時記憶手段に保持されたデータを格納する複数のディスクを含むディスク装置と、ディスク装置に対するデータの入出力を制御するディスク制御手段とを備える。
そして、本願の開示する外部記憶装置は、一つの態様において、ミラーリング制御手段が複数の一時記憶手段の間でデータのミラーリングを行う際にミラーリング元の一時記憶手段が保持するデータの正当性を確認し、データの正当性が確認された場合のみ該データのミラーリングを実行する。また、ミラーリング元の一時記憶手段が保持するデータの正当性が確認されなかった場合、すなわちデータが破壊等されたデータであった場合には、ミラーリング制御手段は該データのミラーリングを中止し、ミラーリング先の一時記憶手段にはデータを送信しない。
本願の開示する一つの態様によれば、ミラーリング元の一時記憶手段が保持するデータのうち正当性の保証された正しいデータのみを確実且つ容易にミラーリングすることができる。そして、正当性の保証された正しいデータのみを確実にディスク装置に格納することができる。
また、本願の開示する外部記憶装置は、一つの態様において、ディスク装置を複数備える。
本願の開示する一つの態様によれば、複数のディスク装置に外部から入力されたデータが格納される。これにより、障害発生時のデータ保証の信頼性を高めることができる。
また、本願の開示する外部記憶装置は、一つの態様において、外部から入力されたデータに該データの正当性を確認するためのチェックコードを付加するチェックコード付加手段を備え、一時記憶手段はチェックコードを付加したデータを一時的に保持し、ミラーリング制御手段は前記のチェックコードと、ミラーリング元の一時記憶手段に保持したチェックコードを付加したデータから生成した他のチェックコードと、を比較してミラーリング元の前記一時記憶手段が保持するデータの正当性を確認する。
本願の開示する一つの態様によれば、チャックコードを用いてミラーリング元の前記一時記憶手段が保持するデータの正当性が確認される。これにより、ミラーリング元の一時記憶手段が保持するデータの正当性を容易に且つ確実に確認することができる。
また、本願の開示する外部記憶装置は、一つの態様において、ミラーリング制御手段は、ミラーリング元の一時記憶手段が保持する前記チェックコードを付加したデータを読み出す読み出し手段と、読み出し手段が読み出したチェックコードを付加したデータを一時的に保持する保持手段と、チェックコードを付加したデータから比較用のチェックコードを生成する比較チェックコード生成手段と、チェックコードを付加したデータのチェックコードと比較用のチェックコードとが一致するか否かの比較を行う比較手段と、比較手段における比較結果が一致する場合にのみ保持手段に保持した前記チェックコードを付加したデータの転送を行う転送手段とを備える。
本願の開示する一つの態様によれば、ミラーリング制御手段が上記の構成を備えることにより、チェックコードを付加したデータのチェックコードと比較用のチェックコードとが一致するか否かの比較を行うことでミラーリング元の一時記憶手段が保持するデータの正当性が確認される。これにより、ミラーリング元の一時記憶手段が保持するデータの正当性を容易に且つ確実に確認することができる。
本願の開示する一つの態様によれば、ミラーリング元の一時記憶手段が保持するデータのミラーリングを行う際に該データの正当性を確認し、データの正当性が確認された場合のみ該データのミラーリングを実行するため、ミラーリング元の一時記憶手段が保持するデータのうち正当性の保証された正しいデータのみを確実且つ容易にミラーリングすることができ、ミラーリング先の一時記憶手段に誤ったデータが格納されることを防止することができるため、格納されたデータの信頼性の高い制御を行うことが可能な記憶制御装置が得られるという効果を奏する。
本願の開示する一つの態様によれば、ミラーリング元の一時記憶手段が保持するデータのミラーリングを行う際に該データの正当性を確認し、データの正当性が確認された場合のみ該データのミラーリングを実行するため、ミラーリング元の一時記憶手段が保持するデータのうち正当性の保証された正しいデータのみを確実且つ容易にミラーリングすることができ、ミラーリング先の一時記憶手段に誤ったデータが格納されることを防止することができるため、格納されたデータの信頼性の高い外部記憶装置が得られるという効果を奏する。
また、本願の開示する一つの態様によれば、ディスク装置を複数備えるため、障害発生時のデータ保証の信頼性を高めることができるという効果を奏する。
また、本願の開示する一つの態様によれば、データの正当性の確認にチャックコードを用いるため、ミラーリング元の一時記憶手段が保持するデータの正当性を容易に且つ確実に確認することができるという効果を奏する。
また、本願の開示する一つの態様によれば、チェックコードを付加したデータのチェックコードと比較用のチェックコードとが一致するか否かの比較を行うことでミラーリング元の一時記憶手段が保持するデータの正当性を確認できるため、ミラーリング元の一時記憶手段が保持するデータの正当性を容易に且つ確実に確認することができるという効果を奏する。
以下に添付図面を参照して、この発明にかかる外部記憶装置の好適な実施の形態を詳細に説明する。なお、本発明は以下の記述に限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。
図１は、本実施例にかかる外部記憶装置であるディスクアレイ装置を用いたディスクアレイシステムのシステム構成を示すブロック図である。このディスクアレイシステムにおいては、図１に示すようにディスクアレイ装置１はファイバチャネル・リンクＡ４Ａ、ファイバチャネル・リンクＢ４ＢによってホストコンピュータＡ２ＡおよびホストコンピュータＢ２Ｂの２台のホストコンピュータに接続されている。また、ディスクアレイ装置１は、ホストアダプタＡ６Ａと、ホストアダプタＢ６Ｂと、キャッシュメモリＡ８Ａと、キャッシュメモリＢ８Ｂと、キャッシュコントローラＡ１０Ａと、キャッシュコントローラＢ１０Ｂと、ディスクアダプタＡ１２Ａと、ディスクアダプタＢ１２Ｂと、スイッチＡ１４Ａと、スイッチＢ１４Ｂと、複数のディスクドライブＡ１６Ａと、複数のディスクドライブＢ１６Ｂと、データ転送経路（キャッシュ間リンク）１８と、ミラーリング制御ＤＭＡエンジン（ＤＭＡＥ）Ａ２０Ａ（以下、ＤＭＡＥ・Ａ２０Ａと呼ぶ）と、ミラーリング制御ＤＭＡエンジン（ＤＭＡＥ）Ｂ２０Ｂ（以下、ＤＭＡＥ・Ｂ２０Ｂと呼ぶ）と、を備えて構成されている。
なお、以下においては、ホストコンピュータＡ２ＡとホストコンピュータＢ２Ｂとを総称してホストコンピュータと呼ぶ場合がある。同様に、ホストアダプタＡ６ＡとホストアダプタＢ６Ｂとを総称してホストアダプタと、キャッシュメモリＡ８ＡとキャッシュメモリＢ８Ｂとを総称してキャッシュメモリ８と、キャッシュコントローラＡ１０ＡとキャッシュコントローラＢ１０Ｂとを総称してキャッシュコントローラ１０と、ディスクアダプタＡ１２ＡとディスクアダプタＢ１２Ｂとを総称してディスクアダプタ１２と、スイッチＡ１４ＡとスイッチＢ１４Ｂを総称してスイッチ１４と、ディスクドライブＡ１６ＡとディスクドライブＢ１６Ｂとを総称してディスクドライブ１６と、ＤＭＡＥ・Ａ２０ＡとＤＭＡＥ・Ｂ２０Ｂとを総称してＤＭＡＥ２０と呼ぶ場合がある。
ここで、ホストアダプタＡ６ＡとホストアダプタＢ６Ｂとは、それぞれホストコンピュータＡ２ＡおよびホストコンピュータＢ２ＢのホストＩ／Ｆを担当する。
キャッシュメモリＡ８ＡおよびキャッシュメモリＢ８Ｂは、外部装置であるホストコンピュータ２から送信されたデータを一時的に保持する一時記憶手段である。このようなキャッシュメモリＡ８ＡおよびキャッシュメモリＢ８Ｂは、ＤＲＡＭなどの揮発性のメモリで構成される。このため、一方のキャッシュメモリに格納されるデータは必ず他方のキャッシュメモリにも該データのコピーが格納、すなわちミラーリングされる。たとえばミラーリング元であるキャッシュメモリＡ８Ａに格納されるデータについては、必ずミラーリング先であるキャッシュメモリＢ８Ｂにも該データのコピーが格納される。
同様にミラーリング元であるキャッシュメモリＢ８Ｂに格納されるデータについては、必ずミラーリング先であるキャッシュメモリＡ８Ａにも該データのコピーが格納される。これにより、一方のキャッシュメモリ（たとえばキャッシュメモリＡ８Ａ）に障害が発生した場合においても、同一のデータが他方のキャッシュメモリ（たとえばキャッシュメモリＢ８Ｂ）に格納されているため、データの消失を防止することができる。
また、このディスクアレイ装置１においては、ミラーリング先のキャッシュメモリにデータのミラーリングを行う際に、ミラーリング元のキャッシュメモリ内のデータの正当性確認、すなわちデータが破壊等されていないかの確認が行われている。そして、この確認の結果、データの正当性が確認された場合（データが破壊等されていないことが確認された場合）のみ、他方のキャッシュメモリにデータが格納されている。したがって、このディスクアレイ装置１においては、ミラーリング先のキャッシュメモリ内に不具合の生じた誤ったデータが格納されることが防止されているため、保持されたデータの信頼性の高い外部記憶装置が実現されている。
たとえばキャッシュメモリＢ８ＢにキャッシュメモリＡ８Ａに保持されたデータのミラーリングを行う際に、キャッシュメモリＡ８Ａ内のデータの正当性確認、すなわちデータが破壊等されていないかの確認が行われる。そして、データの正当性が確認された場合（データが破壊等されていないことが確認された場合）のみ、キャッシュメモリＢ８Ｂにデータが格納される。同様に、キャッシュメモリＡ８ＡにキャッシュメモリＢ８Ｂに保持されたデータのミラーリングを行う際に、キャッシュメモリＢ８Ｂ内のデータの正当性確認、すなわちデータが破壊等されていないかの確認が行われる。そして、データの正当性が確認された場合（データが破壊等されていないことが確認された場合）のみ、キャッシュメモリＡ８Ａにデータが格納される。
また、キャッシュメモリ８は、図１に示したディスクアレイシステムのキャッシュメモリとしての役割だけではなく、キャッシュコントローラ１０のシステムメモリとしての役割も有する。すなわち、キャッシュメモリ８は、後述するキャッシュコントローラ１０内のＣＰＵ２２が実行するプログラムの格納領域及び作業領域として、その一部が利用される。また後述するようにＤＭＡＥ２０への指示情報となるディスクリプタも、後述するキャッシュコントローラ１０内のＣＰＵ２２が作成してキャッシュメモリ８内に格納する。
図２はキャッシュコントローラＡ１０Ａの周辺部および該キャッシュコントローラＡ１０Ａの詳細構成を示したブロック図である。なお、図２においては、キャッシュコントローラＡ１０Ａの構成を示すが、キャッシュコントローラＢ１０Ｂの構成もキャッシュコントローラＡ１０Ａの構成と同様である。キャッシュコントローラＡ１０Ａは１つまたは複数のＣＰＵ２２Ａ（図２においては２つ）と、該ＣＰＵ２２Ａが接続されるメモリコントローラ２４Ａと、を備えて構成される。メモリコントローラ２４Ａは図示しない複数のＩ／Ｏポートを有するとともにホストアダプタＡ６Ａ、ディスクアダプタＡ１２ＡおよびＤＭＡＥ・Ａ２０Ａが接続される。
このように構成されるキャッシュコントローラＡ１０ＡおよびキャッシュコントローラＢ１０Ｂは、一時記憶手段であるキャッシュメモリ８に対するデータの入出力を制御するキャッシュメモリの制御手段であり、それぞれキャッシュメモリＡ８ＡおよびキャッシュメモリＢ８Ｂの管理を行ない、ホストコンピュータから受け取ったデータを自キャッシュメモリへ格納する。すなわち、キャッシュコントローラＡ１０Ａは、ホストコンピュータＡ２Ａから受け取ったデータを自キャッシュメモリであるキャッシュメモリＡ８Ａへ格納する。一方、キャッシュコントローラＢ１０Ｂは、ホストコンピュータＢ２Ｂから受け取ったデータを自キャッシュメモリであるキャッシュメモリＢ８Ｂへ格納する。
ここで、キャッシュコントローラ１０は、ホストコンピュータから受け取ったデータを自キャッシュメモリへ格納する際、データから計算された巡回冗長検査（ＣＲＣ：Cyclic Redundancy Check）コードとデータの位置情報を示すブロックＩＤとをデータに付加して自キャッシュメモリへ格納する。このＣＲＣコードとブロックＩＤとを合わせて、データブロックに対するチェックコードという意味でブロックチェックコード（ＢＣＣ）と呼ぶ。
また、キャッシュコントローラ１０は、ホストコンピュータ２から受け取ったデータを自キャッシュメモリへ格納する他に、ＤＭＡＥ２０へ指示を出して、ミラーリングのために自キャッシュメモリではない他方のキャッシュメモリへもホストコンピュータから受け取ったデータを転送する補助処理も行う。
すなわち、ＢＣＣを付加したデータを自キャッシュメモリに格納した後、キャッシュコントローラ１０は、格納したデータの長さとアドレスとを含むデータ転送指示情報（ディスクリプタ）を作成し、キャッシュメモリ８に格納する。そしてキャッシュコントローラ１０はＤＭＡＥ２０に対してディスクリプタを作成した旨を通知する。この通知をトリガとしてＤＭＡＥ２０はミラーリングを開始する。
このようなキャッシュコントローラ１０は、システムメモリとしてキャッシュメモリを使用する。すなわち、キャッシュコントローラは、ＣＰＵ２２Ａが実行するプログラムの格納領域及び作業領域として、キャッシュメモリ８内の一部を利用する。また、ＤＭＡＥ２０へのデータ転送指示情報となるディスクリプタもＣＰＵ２２Ａがキャッシュメモリ８内に作成、格納する。
また、キャッシュコントローラ１０は、ホストアダプタ６とディスクアダプタ１２との間のデータ転送経路を提供する。すなわち、キャッシュコントローラＡ１０Ａは、ホストアダプタＡ６ＡとディスクアダプタＡ１２Ａとの間のデータ転送経路を提供する。キャッシュコントローラＢ１０Ｂは、ホストアダプタＢ６ＢとディスクアダプタＢ１２Ｂとの間のデータ転送経路を提供する。
また、このようなキャッシュコントローラＡ１０ＡとキャッシュコントローラＢ１０Ｂとの間には、ＤＭＡＥ・Ａ２０ＡおよびＤＭＡＥ・Ｂ２０Ｂを介してデータ転送経路（キャッシュ間リンク）１８が設けられており、キャッシュメモリＡ８Ａ、キャッシュメモリＢ８Ｂのミラーリングに利用される。
ディスク装置制御手段であるディスクアダプタ１２は、ディスクドライブ１６とのディスクＩ／Ｆを担当する。また、ディスクアダプタ１２は、キャッシュメモリに格納されたＢＣＣ付きデータを所定のタイミングでディスクドライブに格納する際にＢＣＣのチェックを行い、格納されるＢＣＣ付きデータ、すなわちキャッシュメモリに格納されているＢＣＣ付きデータが破壊等されていない正常なデータであるかを確認する。スイッチ１４は、ディスクアダプタ１２から、ディスクドライブ１６に含まれる複数ディスクへの接続を提供する。ディスクドライブ１６は、それぞれ複数のディスクを備え、キャッシュメモリ８に格納されたデータが所定のタイミングで該ディスクに格納される。
図３は、ミラーリング制御手段であるＤＭＡＥ・Ａ２０Ａの構成を示したブロック図である。なお、図３においては、ＤＭＡＥ・Ａ２０Ａの構成を示し、ＤＭＡＥ・Ａ２０Ａを例に説明するが、ＤＭＡＥ・Ｂ２０Ｂについても構成およびその機能はＤＭＡＥ・Ａ２０Ａと同様である。ＤＭＡＥ・Ａ２０Ａは、メモリＩ／Ｆ２６Ａと、送信部２８Ａと、受信部３０Ａと、リンクＩ／Ｆ３２Ａと、を備えて構成される。また、送信部２８Ａは、ディスクリプタ制御部３４Ａと、リード制御部３６Ａと、バッファ３８Ａと、ＣＲＣ生成論理部４０Ａと、ＣＲＣレジスタ４２Ａと、ブロックＩＤ（ＢＩＤ）カウントレジスタ４４Ａと、ＢＩＤカウンタ４６Ａと、比較論理部４８Ａと、転送制御部５０Ａと、を備えて構成される。そして、受信部３０Ａは、バッファ５２Ａと、ライト制御５４Ａと、を備えて構成される。
メモリＩ／Ｆ２６Ａは、キャッシュコントローラＡ１０Ａのメモリコントローラ２４Ａに接続され、キャッシュメモリ８Ａに格納されたディスクリプタやデータへのアクセスを行う。ディスクリプタ制御部３４Ａは、キャッシュメモリ８Ａからディスクリプタを読み出して解析し、該ディスクリプタをリード制御部３６Ａと転送制御部５０Ａとへ送信する。また、ディスクリプタ内のブロックＩＤ（ＢＩＤ）初期値をＢＩＤカウントレジスタ４４Ａにセットする。
リード制御部３６Ａは、キャッシュメモリＡ８Ａからのデータの読み出しを制御する。すなわち、リード制御部３６Ａは、ディスクリプタ制御部３４Ａから受信したディスクリプタに指定された転送元キャッシュアドレスから、指定されたバイト数のデータを読み出し、バッファ３８Ａへ格納する。また、リード制御部３６Ａは、リード制御部３６Ａが読み出したデータをバッファ３８Ａへ格納するのと同時にＣＲＣ生成論理部４０Ａへ送信する。
ＣＲＣ生成論理部４０Ａは、リード制御部３６Ａから送信されるデータを受信し、決められた初期値から（Ｔ１０コードを使用する場合はＡＬＬ’１’）５１２バイト毎にＣＲＣを生成して、生成したＣＲＣをＣＲＣレジスタ４２Ａに格納する。ＢＩＤカウントレジスタ４４Ａは、ディスクリプタ制御部３４Ａによりディスクリプタ内のブロックＩＤ（ＢＩＤ）初期値をセットされ、保持する。その後は、リード制御部３６Ａが５２０バイトデータブロックを読み出すごとにＢＩＤカウンタによりＢＩＤに「１」を加算（＋１）された、次のデータブロックに対するＢＩＤの期待値を格納する。
比較論理部４８Ａは、リード制御部３６Ａが読み出すデータのうち、５２０バイトの最後の８バイトにあるＢＣＣと、上記のＣＲＣレジスタおよびＢＩＤカウントレジスタに保持された期待値と、を受信する。そして５２０バイトの最後の８バイトにあるＢＣＣと、上記のＣＲＣレジスタおよびＢＩＤカウントレジスタに保持された期待値とが一致するか否かの比較を行い、比較結果を転送制御部５０Ａに送信する。
転送制御部５０Ａは、上記の比較結果を確認し、ミラーリング先のキャッシュメモリ（ここではキャッシュメモリＢ８Ｂ）への最終的なデータ転送を制御する。すなわち、ディスクリプタ制御部３４Ａから受け取ったディスクリプタに指定された転送先キャッシュアドレスへ、指定されたバイト数のデータをバッファから転送する。具体的には、５２０バイトデータブロック毎に比較回路からのＢＣＣ比較結果を受け取り、一致していればそのデータブロックを転送し、不一致が見つかった場合はそのデータブロックを含めた残りのデータの転送は行わない。
ここで、比較結果が一致する場合とは、キャッシュコントローラＡ１０Ａが受け取ったデータとキャッシュメモリＡ８Ａに格納されたデータとが一致することを意味し、キャッシュメモリＡ８Ａに格納されたデータが破壊等されていない正常なデータであることを意味する。比較結果が一致する場合には、キャッシュメモリＡ８Ａに格納されたデータが正常なデータであることを保証することができる。したがって、上記の比較結果が一致している場合には、転送制御部５０Ａがバッファ３８Ａに格納されたデータブロックをミラーリング先のキャッシュメモリであるキャッシュメモリＢ８Ｂに転送することにより、データの正当性が保証されたミラーリングが可能であり、正常且つ同一のデータがキャッシュメモリＡ８ＡおよびキャッシュメモリＢ８Ｂに格納される。
一方、比較結果が一致しない場合（比較結果において不一致が見つかった場合）とは、キャッシュコントローラＡ１０Ａが受け取ったデータとキャッシュメモリＡ８Ａに格納されたデータとが一致しないことを意味し、キャッシュメモリＡ８Ａに格納されたデータが破壊等されていることを意味する。上記の比較を行うことにより、ミラーリングが完了する前に、すなわちデータがキャッシュメモリＢ８Ｂに格納される前に破壊等されたデータを検出することができる。
比較結果が一致しない場合には、キャッシュメモリＡ８Ａに格納されたデータが正常なデータであることを保証することができない。したがって、上記の比較結果が一致しない場合には、転送制御部５０Ａはバッファ３８Ａに格納されたデータブロックをミラーリングキャッシュメモリであるキャッシュメモリＢ８Ｂに転送しない。これにより、破壊等された異常なデータがミラーリングキャッシュメモリであるキャッシュメモリＢ８Ｂに格納される（ミラーリングされる）ことを防止することができる。これにより、ミラーリングしたデータの消去、再ミラーリングなどの工程の発生を防止することができ、正しいデータのみを確実且つ容易にミラーリングすることができる。
バッファ５２Ａは、ＤＭＡＥ・Ｂ２０Ｂにおいてデータの正当性が確認され、転送されたデータを一時的に保持する。そしてバッファ５２Ａに保持されたデータは、ライト制御５４Ａの制御によりキャッシュメモリＡ８Ａへ格納される。
つぎに、ディスクアレイ装置１においてデータのミラーリングを行う際の具体的な処理手順について図４〜図１３を用いて説明する。図４〜図１３は、本実施例にかかるディスクアレイシステムの処理手順を示すフローチャートである。ここでは、ホストコンピュータＡ２Ａから送信されたデータをキャッシュメモリＡ８ＡおよびディスクドライブＡ１６Ａに格納するとともに、該データをキャッシュメモリＢ８Ｂにミラーリングする場合を例に説明する。
まず、ホストコンピュータＡ２Ａから送信されたデータをキャッシュメモリＡ８ＡおよびキャッシュメモリＢ８Ｂに格納する処理について図４〜図６に示すフローチャートを用いて説明する。最初にホストコンピュータＡ２ＡがホストアダプタＡ６Ａにデータを送信する（ステップＳ１０１）。ホストアダプタＡ６Ａは、ホストコンピュータＡ２Ａが送信したデータを受信し（ステップＳ１０２）、該データに５１２バイト毎に８バイトのＢＣＣを付与する（ステップＳ１０３）。そしてホストアダプタＡ６Ａは、ＢＣＣを付与したデータ（以下、ＢＣＣ付きデータと呼ぶ）をキャッシュコントローラＡ１０Ａに送信する（ステップＳ１０４）。
キャッシュコントローラＡ１０Ａは、ホストアダプタＡ６Ａから送信されたＢＣＣ付きデータを受信し（ステップＳ１０５）、該ＢＣＣ付きデータをキャッシュメモリＡ８Ａに送信する（ステップＳ１０６）。キャッシュメモリＡ８Ａでは、キャッシュコントローラＡ１０Ａから送信されたＢＣＣ付きデータを受信し（ステップＳ１０７）、該データを格納、すなわち書き込む（ステップＳ１０８）。
つぎに、キャッシュコントローラＡ１０Ａは、データの長さとデータのアドレスを記述したデータ転送指示情報（ディスクリプタ）を作成し、キャッシュメモリＡ８Ａに送信する（ステップＳ１０９）。キャッシュメモリＡ８Ａはディスクリプタを受信し（ステップＳ１１０）、キャッシュメモリＡ８Ａ内の作業域に該ディスクリプタの書き込み（格納）を行う（ステップＳ１１１）。また、キャッシュメモリＡ８Ａがディスクリプタを書き込んだ後、キャッシュコントローラＡ１０Ａは、ＤＭＡＥ・Ａ２０ＡにキャッシュメモリＡ８Ａのディスクリプタを読み出すよう指示情報を送る。
ＤＭＡＥ・Ａ２０Ａはこの指示情報を受けてキャッシュメモリＡ８Ａからディスクリプタを読み出し（ステップＳ１１２）、該ディスクリプタの情報に基づいてキャッシュメモリＡ８ＡからＢＣＣ付きデータを読み出す（ステップＳ１１３）。つぎに、ＤＭＡＥ・Ａ２０Ａは、読み出したＢＣＣ付きデータのＢＣＣをチェックし、キャッシュメモリＡ８Ａから読み出したＢＣＣ付きデータが破壊等されていないか、すなわち正常なデータであるか否かを確認する（ステップＳ１１４）。このＢＣＣのチェックについての詳細な処理は後述する。
ここで、キャッシュメモリＡ８Ａから読み出したＢＣＣ付きデータが正常なデータでない場合（破壊等されている場合、ステップＳ１１４否定）、図５のフローチャートに示すようにＤＭＡＥ・Ａ２０ＡはキャッシュコントローラＡ１０Ａに対してエラー情報を送信する（ステップＳ１１５）。キャッシュコントローラＡ１０Ａは、ＤＭＡＥ・Ａ２０Ａから送信されたエラー情報を受信し（ステップＳ１１６）、該エラー情報をホストアダプタＡ６Ａに送信する（ステップＳ１１７）。
ホストアダプタＡ６Ａでは、キャッシュコントローラＡ１０Ａから送信されたエラー情報を受信し（ステップＳ１１８）、該エラー情報をホストコンピュータＡ２Ａに送信する（ステップＳ１１９）。そして、ホストコンピュータＡ２Ａがエラー情報を受信することで（ステップＳ１２０）、ホストコンピュータＡ２Ａがステップ１０１において送信したデータの一連の処理が終了する。
一方、ステップＳ１１４においてキャッシュメモリＡ８Ａから読み出したＢＣＣ付きデータが破壊等されていないか、すなわち正常なデータであるか否かを確認した結果、該ＢＣＣ付きデータが正常なデータである場合（破壊等されていない場合、ステップＳ１１４肯定）には、ＤＭＡＥ・Ａ２０Ａは該ＢＣＣ付きデータをＤＭＡＥ・Ｂ２０Ｂに送信する（ステップＳ１２１）。ＤＭＡＥ・Ｂ２０Ｂは、図６のフローチャートに示すようにＤＭＡＥ・Ａ２０Ａから送信されたＢＣＣ付きデータを受信すると（ステップＳ１２２）、該ＢＣＣ付きデータをキャッシュコントローラＢ１０Ｂに送信する（ステップＳ１２３）。
キャッシュコントローラＢ１０Ｂは、ＤＭＡＥ・Ｂ２０Ｂから送信されたＢＣＣ付きデータを受信し（ステップＳ１２４）、該ＢＣＣ付きデータをキャッシュメモリＢ８Ｂに送信する（ステップＳ１２５）。キャッシュメモリＢ８Ｂでは、キャッシュコントローラＢ１０Ｂから送信されたＢＣＣ付きデータを受信し（ステップＳ１２６）、該ＢＣＣ付きデータの書き込み（格納）を行う（ステップＳ１２７）。そして、キャッシュメモリＢ８ＢにおいてＢＣＣ付きデータの書き込み（格納）が完了すると、キャッシュコントローラＢ１０ＢはＢＣＣ付きデータの書き込み（格納）完了の情報（以下、データ格納完了情報と呼ぶ）をＤＭＡＥ・Ｂ２０ＢおよびＤＭＡＥ・Ａ２０Ａを経由してキャッシュコントローラＡ１０Ａに送信する（ステップＳ１２８）。
キャッシュコントローラＡ１０Ａは、キャッシュコントローラＢ１０Ｂからデータ格納完了情報を受信すると（ステップＳ１２９）、該情報をホストアダプタＡ６Ａに送信する（ステップＳ１３０）。ホストアダプタＡ６Ａは、キャッシュコントローラＡ１０Ａからデータ格納完了情報を受信すると（ステップＳ１３１）、該情報をホストコンピュータＡ２Ａに送信する（ステップＳ１３２）。そして、ホストコンピュータＡ２Ａがデータ格納完了情報を受信することで（ステップＳ１３３）、ホストコンピュータＡ２Ａがステップ１０１において送信したデータがキャッシュメモリＡ８ＡおよびキャッシュメモリＢ８Ｂに正常な状態で格納され、キャッシュメモリＡ８ＡおよびキャッシュメモリＢ８Ｂに対するデータの格納処理が終了する。
つぎに、キャッシュメモリＡ８ＡまたはキャッシュメモリＢ８Ｂに格納されたＢＣＣ付きデータをディスクドライブＡ１６ＡおよびディスクドライブＢ１６Ｂに格納する処理について図７〜図１０に示すフローチャートを用いて説明する。まず、図７のフローチャートに示すようにキャッシュコントローラＡ１０ＡがキャッシュメモリＡ８ＡからＢＣＣ付きデータを読み出し（ステップＳ２０１）、該ＢＣＣ付きデータをディスクアダプタＡ１２Ａに送信する（ステップＳ２０２）。ディスクアダプタＡ１２Ａは、キャッシュコントローラＡ１０Ａから送信されたＢＣＣ付きデータを受信し（ステップＳ２０３）、該ＢＣＣ付きデータのＢＣＣをチェックし、ＢＣＣ付きデータが破壊等されていないか、すなわち正常なデータであるか否かを確認する（ステップＳ２０４）。
ここで、キャッシュコントローラＡ１０Ａから送信されたＢＣＣ付きデータが正常なデータである場合（破壊等されていない場合、ステップＳ２０４肯定）、ディスクアダプタＡ１２Ａは、ＢＣＣ付きデータをスイッチＡ１４ＡおよびスイッチＢ１４Ｂに送信する（ステップＳ２０５）。スイッチＡ１４Ａは、ＢＣＣ付きデータを受信すると（ステップＳ２０６）、該ＢＣＣ付きデータをディスクドライブＡ１６Ａに送信する（ステップＳ２０７）。そして、ディスクドライブＡ１６Ａでは、スイッチＡ１４Ａから送信されたＢＣＣ付きデータを受信し、受信したＢＣＣ付きデータをディスクドライブＡ１６Ａ内のディスクに書き込む（ステップＳ２０８）。これにより、キャッシュメモリＡ８Ａに格納されたＢＣＣ付きデータをディスクドライブＡ１６Ａに格納する一連の処理が終了する。
また、スイッチＢ１４Ｂは、ＢＣＣ付きデータを受信すると（ステップＳ２０９）、該ＢＣＣ付きデータをディスクドライブＢ１６Ｂに送信する（ステップＳ２１０）。そして、ディスクドライブＢ１６Ｂでは、スイッチＢ１４Ｂから送信されたＢＣＣ付きデータを受信し、ディスクドライブＢ１６Ｂ内のディスクに受信したＢＣＣ付きデータを書き込む（ステップＳ２１１）。これにより、キャッシュメモリＡ８Ａに格納されたＢＣＣ付きデータをディスクドライブＢ１６Ｂに格納する一連の処理が終了する。
一方、ステップ２０４において、キャッシュコントローラＡ１０Ａから送信されたＢＣＣ付きデータが破壊等されていないか、すなわち正常なデータであるか否かを確認した結果、該ＢＣＣ付きデータが正常なデータでない場合（破壊等されている場合、ステップＳ２０４否定）には、ミラーリングキャッシュメモリであるキャッシュメモリＢ８Ｂに格納されたＢＣＣ付きデータをディスクドライブＡ１６ＡおよびディスクドライブＢ１６Ｂに格納する処理に移る。この場合にはディスクアダプタＡ１２Ａは、図８のフローチャートに示すようにキャッシュコントローラＡ１０Ａに対してエラー情報を送信する（ステップＳ２１２）。キャッシュコントローラＡ１０Ａは、ディスクアダプタＡ１２Ａからエラー情報を受信すると（ステップＳ２１３）、ＤＭＡＥ・Ａ２０ＡおよびＤＭＡＥ・Ｂ２０Ｂを介して該エラー情報をキャッシュコントローラＢ１０Ｂに送信する（ステップＳ２１４）。
キャッシュコントローラＢ１０Ｂは、キャッシュコントローラＡ１０Ａから送信されたエラー情報を受信すると（ステップＳ２１５）、キャッシュメモリＢ８Ｂから該キャッシュメモリＢ８Ｂに格納されたＢＣＣ付きデータを読み出す（ステップＳ２１６）。そしてキャッシュコントローラＢ１０Ｂは、読み出したＢＣＣ付きデータをＤＭＡＥ・Ｂ２０ＢおよびＤＭＡＥ・Ａ２０Ａを介してキャッシュコントローラＡ１０Ａに送信する（ステップＳ２１７）。
キャッシュコントローラＡ１０Ａは、キャッシュコントローラＢ１０Ｂから送信されたＢＣＣ付きデータを受信し（ステップＳ２１８）、該ＢＣＣ付きデータをディスクアダプタＡ１２Ａに送信する（ステップＳ２１９）。そして図９のフローチャートに示すように、ディスクアダプタＡ１２ＡはキャッシュコントローラＡ１０Ａから送信されたＢＣＣ付きデータを受信すると（ステップＳ２２０）、該ＢＣＣ付きデータのＢＣＣをチェックし、ＢＣＣ付きデータが破壊等されていないか、すなわち正常なデータであるか否かを確認する（ステップＳ２２１）。
ここで、キャッシュコントローラＡ１０Ａから送信されたＢＣＣ付きデータが正常なデータである場合（破壊等されていない場合、ステップＳ２２１肯定）、ディスクアダプタＡ１２Ａは、ＢＣＣ付きデータをスイッチＡ１４ＡおよびスイッチＢ１４Ｂに送信する（ステップＳ２２２）。スイッチＡ１４Ａは、ＢＣＣ付きデータを受信すると（ステップＳ２２３）、該ＢＣＣ付きデータをディスクドライブＡ１６Ａに送信する（ステップＳ２２４）。そして、ディスクドライブＡ１６Ａでは、スイッチＡ１４Ａから送信されたＢＣＣ付きデータを受信し、受信したＢＣＣ付きデータをディスクドライブＡ１６Ａ内のディスクに書き込む（ステップＳ２２５）。これにより、キャッシュメモリＢ８Ｂに格納されたＢＣＣ付きデータをディスクドライブＡ１６Ａに格納する一連の処理が終了する。
また、スイッチＢ１４Ｂは、ＢＣＣ付きデータを受信すると（ステップＳ２２６）、該ＢＣＣ付きデータをディスクドライブＢ１６Ｂに送信する（ステップＳ２２７）。そして、ディスクドライブＢ１６Ｂでは、スイッチＢ１４Ｂから送信されたＢＣＣ付きデータを受信し、ディスクドライブＢ１６Ｂ内のディスクに受信したＢＣＣ付きデータを書き込む（ステップＳ２２８）。これにより、キャッシュメモリＢ８Ｂに格納されたＢＣＣ付きデータをディスクドライブＢ１６Ｂに格納する一連の処理が終了する。
一方、ステップ２２１において、キャッシュコントローラＡ１０Ａから送信されたＢＣＣ付きデータが破壊等されていないか、すなわち正常なデータであるか否かを確認した結果、該ＢＣＣ付きデータが正常なデータでない場合（破壊等されている場合、ステップＳ２２１否定）には、ディスクアダプタＡ１２ＡはキャッシュコントローラＡ１０Ａにエラー情報を送信する（ステップＳ２２９）。キャッシュコントローラＡ１０Ａは、図１０のフローチャートに示すようにディスクアダプタＡ１２Ａから送信されたエラー情報を受信し（ステップＳ２３０）、該エラー情報をホストアダプタＡ６Ａに送信する（ステップＳ２３１）。
ホストアダプタＡ６Ａでは、キャッシュコントローラＡ１０Ａから送信されたエラー情報を受信し（ステップＳ２３２）、該エラー情報をホストコンピュータＡ２Ａに送信する（ステップＳ２３３）。そして、ホストコンピュータＡ２Ａがエラー情報を受信することで（ステップＳ２３４）、一連の処理が終了する。
つぎにＤＭＡＥ・Ａ２０ＡにおいてＤＭＡＥ・Ｂ２０Ｂにデータを転送する場合の転送処理について図１１および図１２を用いて説明する。なお、ここでは、ＤＭＡＥ・Ａ２０Ａを例に説明するがＤＭＡＥ・Ｂ２０Ｂの場合の処理も同様である。まず、図１１に示すように、ディスクリプタ制御部３４ＡがキャッシュメモリＡ８Ａに格納されたディスクリプタを読み出す（ステップＳ３０１）。そして、ディスクリプタ制御部３４Ａは、該ディスクリプタをリード制御部３６Ａと転送制御部５０Ａとへ送信し、また、読み出したディスクリプタ内のブロックＩＤ（ＢＩＤ）をＢＩＤカウントレジスタ４４Ａに送信する（ステップＳ３０２）。
リード制御部３６Ａは、ディスクリプタ制御部３４Ａから送信されたディスクリプタを受信し（ステップＳ３０３）、ディスクリプタに含まれる転送元キャッシュアドレスから指定されたバイト数のＢＣＣ付きデータを読み出し、バッファ３８Ａに送信する。また、読み出したＢＣＣ付きデータのうちデータのみをＣＲＣ生成論理部４０Ａに送信し、ＢＣＣのみを比較論理部に送信する（ステップＳ３０４）。バッファ３８Ａは、リード制御部３６Ａから送信されたＢＣＣ付きデータの書き込みを行う（ステップＳ３０５）。
転送制御部５０Ａは、ディスクリプタ制御部３４Ａから送信されたディスクリプタを受信し（ステップＳ３０６）、転送処理を行うまで該ディスクリプタを保持する。ＢＩＤカウントレジスタ４４Ａは、ディスクリプタ制御部３４Ａから送信されたディスクリプタ内のＢＩＤを受信し（ステップＳ３０７）、初期値をＢＩＤ初期値にセットする（ステップＳ３０８）。そして、ＢＩＤカウントレジスタ４４Ａは、リード制御部３６Ａが５２０バイトを読み出す毎にカウンタ値に「１」を加算（＋１）して次のデータブロックに対するＢＩＤの期待値をＢＩＤカウントレジスタ４４Ａに格納する（ステップＳ３０９）。
つぎに、ＣＲＣ生成論理部４０Ａは、ステップＳ３０４でリード制御部３６Ａから送信されたＢＣＣ付きデータのデータ部分（５１２バイト分）を受信し（ステップＳ３１０）、５１２バイト毎にデータから計算したＣＲＣを生成して（ステップＳ３１１）、ＣＲＣレジスタ４２Ａに格納する（ステップＳ３１２）。そして、比較論理部４８Ａは、ステップ３０４でリード制御部３６Ａから送信されたＢＣＣ付きデータのＢＣＣ部分（８バイト分）を受信し（ステップＳ３１３）、ＣＲＣ生成論理部４０Ａから該ＣＲＣ生成論理部４０Ａで生成したＣＲＣを読み出し（ステップＳ３１４）、ＢＩＤカウントレジスタ４４ＡからＢＩＤを読み出す（ステップＳ３１５）。そして図１２に示すように、比較論理部４８Ａは、リード制御部３６Ａから送信されたＢＣＣと、ＣＲＣ生成論理部４０Ａから読み出したＣＲＣおよびＢＩＤカウントレジスタ４４Ａから読み出したＢＩＤと、を比較し（ステップＳ３１６）、比較結果を転送制御部５０Ａに送信する（ステップＳ３１７）。
転送制御部５０Ａでは、上記の比較結果を受信し（ステップＳ３１８）、リード制御部３６Ａから送信されたＢＣＣと、ＣＲＣ生成論理部４０Ａから読み出したＣＲＣおよびＢＩＤカウントレジスタ４４Ａから読み出したＢＩＤと、が一致している否かを判断する（ステップＳ３１９）。ここで、比較結果が一致する場合は（ステップＳ３１９肯定）、転送制御部５０Ａは、保持していたディスクリプタに指示されたＢＣＣ付きデータをバッファ３８Ａから読み出し（ステップＳ３２０）、該ＢＣＣ付きデータをリンクＩ／Ｆ３２Ａに送信する（ステップＳ３２１）。
リンクＩ／Ｆ３２Ａは、転送制御部５０Ａから送信されたＢＣＣ付きデータを受信し（ステップＳ３２２）、ＤＭＡＥ・Ｂ２０Ｂに送信する（ステップＳ３２３）。これにより、ＤＭＡＥ・Ａ２０ＡからＤＭＡＥ・Ｂ２０Ｂへの一連の転送処理が終了する。
一方、ステップＳ３１９において比較結果が一致しない場合は（ステップＳ３１９否定）、転送制御部５０Ａは転送処理中止し（ステップＳ３２４）、キャッシュコントローラＡ１０Ａにエラー情報を送信する（ステップＳ３２５）。これによりＤＭＡＥ・Ａ２０Ａにおいて転送処理を中止した場合の一連の処理が終了する。以上の処理を行うことにより、キャッシュメモリＡ８Ａに格納されたＢＣＣ付きデータをキャッシュメモリＢ８Ｂに転送する際に、破壊等されたデータを検出し、該破壊等されたデータのミラーリングを防止することができる。したがって、キャッシュメモリＡ８Ａに格納されたＢＣＣ付きデータであって破壊等されたＢＣＣ付きデータがキャッシュメモリＢ８Ｂに転送されることがないため、ミラーリングされたＢＣＣ付きデータの正当性を確実に保証することが可能である。
最後に、ＤＭＡＥ・Ｂ２０Ｂにおいてデータの正当性が確認されたＢＣＣ付きデータがＤＭＡＥ・Ｂ２０ＢからＤＭＡＥ・Ａ２０Ａに転送された場合の転送処理について図１３を用いて説明する。
まず、リンクＩ／Ｆ３２Ａは、ＤＭＡＥ・Ｂ２０Ｂから送信されたデータの正当性が確認されたＢＣＣ付きデータを受信すると（ステップＳ４０１）、該ＢＣＣ付きデータをバッファ５２Ａに送信する（ステップＳ４０２）。ここで、ＤＭＡＥ・Ｂ２０Ｂから送信されてくるＢＣＣ付きデータは、５２０バイト（データ部５１２バイト＋ＢＣＣ部８バイト）単位で送信されてくる。
バッファ５２Ａは、リンクＩ／Ｆ３２Ａから送信されたＢＣＣ付きデータを受信し、該ＢＣＣ付きデータの書き込み（格納）を行う（ステップＳ４０３）。つぎに、バッファ５２Ａは、格納したＢＣＣ付きデータを所定のタイミングでライト制御部５４Ａに送信する（ステップＳ４０４）。ライト制御部５４Ａは、バッファ５２Ａから送信されたＢＣＣ付きデータを受信し、該ＢＣＣ付きデータをメモリＩ／Ｆ２６Ａに送信する（ステップＳ４０５）。そして、メモリＩ／Ｆ２６Ａは、ライト制御部５４Ａから送信されたＢＣＣ付きデータを受信し、キャッシュコントローラＡ１０Ａに送信する（ステップＳ４０６）。これにより、データの正当性が確認されたＢＣＣ付きデータがＤＭＡＥ・Ｂ２０ＢからＤＭＡＥ・Ａ２０Ａに転送された場合のＤＭＡＥ・Ａ２０Ａにおける一連の転送処理が終了する。そして、キャッシュコントローラＡ１０Ａに送られたＢＣＣ付きデータはキャッシュメモリＡ８Ａへの書き込み（格納）が行われ、キャッシュメモリＢ８Ｂに格納されたＢＣＣ付きデータのキャッシュメモリＡ８Ａへのミラーリングが終了する。
なお、ここでは、ＤＭＡＥ・Ａ２０Ａを例に説明するがＤＭＡＥ・Ｂ２０Ｂの場合の処理も同様である。また、ＤＭＡＥ・Ｂ２０Ｂにおいては、上述したＤＭＡＥ・Ａ２０Ａの場合と同様の処理によりデータの正当性が確認されている。したがって、以上の処理を行うことにより、キャッシュメモリＢ８Ｂに格納されたＢＣＣ付きデータをキャッシュメモリＡ８Ａに転送する際に、破壊等されたデータのミラーリングが防止される。したがって、キャッシュメモリＢ８Ｂに格納されたＢＣＣ付きデータであって破壊等されたＢＣＣ付きデータがキャッシュメモリＡ８Ａに転送されることがないため、ミラーリングされたＢＣＣ付きデータの正当性を確実に保証することが可能である。
上述してきたように本実施例では、ＤＭＡＥ・Ａ２０Ａが、リード制御部３６Ａが読み出すＢＣＣ付きデータのうち、５２０バイトの最後の８バイトにあるＢＣＣと、ＤＭＡＥ・Ａ２０Ａ内で生成されＣＲＣレジスタ４２ＡおよびＢＩＤカウントレジスタ４４Ａに保持された値とが一致するか否かの比較を比較論理部４８Ａにおいて行う。そして、この比較結果を転送制御部５０Ａにおいて確認し、この比較結果が一致している場合には、転送制御部５０Ａはバッファ３８Ａに格納されたデータブロックをミラーリングキャッシュメモリであるキャッシュメモリＢ８Ｂに転送する。一方、比較結果において不一致が認められた場合、すなわち破壊等されたデータが検出された場合には、転送制御部５０Ａはバッファ３８Ａに格納されたデータブロックを含めた残りのデータの転送は行わない。
このような処理を行うことにより、ディスクアレイ装置内に正しいデータが格納されない状態でキャッシュメモリＢ８Ｂに正常にデータが格納されたという通知（正常終了通知）がホストコンピュータＡ２Ａに対してなされることが確実に防止される。これにより、本実施例では、ディスクアレイ装置１内においてミラーリングされたデータの正当性を確実に保証してキャッシュメモリの冗長化管理を確実に行い、データの信頼性を高めることができるという効果を有する。したがって、本実施例では、正しいデータを確実且つ容易にミラーリングすることが可能であり、データの信頼性の高い外部記憶装置を得ることができる。
なお、上記においてはホストコンピュータＡ２Ａから送信されたデータをキャッシュメモリＡ８Ａおよびディスクドライブ１６Ａに格納するとともに該データをキャッシュメモリＢ８Ｂにミラーリングする場合を例に説明したが、ホストコンピュータＢ２Ｂから送信されたデータをキャッシュメモリＢ８Ｂおよびディスクドライブ１６Ｂに格納するとともに該データをキャッシュメモリＡ８Ａにミラーリングする場合も上記と同様の処理により行うことができる。
また、上記においてはキャッシュメモリが２つの場合について説明したが、本発明においてはキャッシュメモリは２つに限定されるものではなく、キャッシュメモリを３つ以上の複数個備えた構成とすることも可能である。
以上のように、本発明にかかる外部記憶装置は、電子化されたデータの格納に有用であり、特に、電子化されたデータを大量に取り扱うコンピュータのデータを効率良く格納する用途に適している。
本実施例にかかるディスクアレイシステムのシステム構成を示すブロック図である。 キャッシュコントローラおよびその周辺部の構成を示すブロック図である。 ＤＭＡＥの構成を示すブロック図である。 ディスクアレイシステムの処理手順を示すフローチャート（１）である。 ディスクアレイシステムの処理手順を示すフローチャート（２）である。 ディスクアレイシステムの処理手順を示すフローチャート（３）である。 ディスクアレイシステムの処理手順を示すフローチャート（４）である。 ディスクアレイシステムの処理手順を示すフローチャート（５）である。 ディスクアレイシステムの処理手順を示すフローチャート（６）である。 ディスクアレイシステムの処理手順を示すフローチャート（７）である。 ディスクアレイシステムの処理手順を示すフローチャート（８）である。 ディスクアレイシステムの処理手順を示すフローチャート（９）である。 ディスクアレイシステムの処理手順を示すフローチャート（１０）である。 従来のディスクアレイシステムのシステム構成を示すブロック図である。
符号の説明
１ ディスクアレイ装置
２Ａ ホストコンピュータＡ
２Ｂ ホストコンピュータＢ
４Ａ ファイバチャネル・リンクＡ
４Ｂ ファイバチャネル・リンクＢ
６Ａ ホストアダプタＡ
６Ｂ ホストアダプタＢ
８Ａ キャッシュメモリＡ
８Ｂ キャッシュメモリＢ
１０Ａ キャッシュコントローラＡ
１０Ｂ キャッシュコントローラＢ
１２Ａ ディスクアダプタＡ
１２Ｂ ディスクアダプタＢ
１４Ａ スイッチＡ
１４Ｂ スイッチＢ
１６Ａ ディスクドライブＡ
１６Ｂ ディスクドライブＢ
１８ キャッシュ間リンク
２０Ａ ＤＭＡＥ・Ａ
２０Ｂ ＤＭＡＥ・Ｂ
２２Ａ ＣＰＵ
２４Ａ メモリコントローラ
２６Ａ メモリＩ／Ｆ
２８Ａ 送信部
３０Ａ 受信部
３２Ａ リンクＩ／Ｆ
３４Ａ ディスクリプタ制御部
３６Ａ リード制御部
３８Ａ バッファ
４０Ａ ＣＲＣ生成論理部
４２Ａ ＣＲＣレジスタ
４４Ａ ＢＩＤカウントレジスタ
４６Ａ ＢＩＤカウンタ
４８Ａ 比較論理部
５０Ａ 転送制御部
５２Ａ バッファ
５４Ａ ライト制御

Claims (3)

  1. データのミラーリングにより冗長化管理され、外部から入力されたデータを一時的に保持する複数ある一時記憶部と、
    外部からデータが入力されると、入力されたデータについて該データの正当性を確認するためのチェックコードを生成し、生成したチェックコードを付加したデータを前記一時記憶部に入力する一時記憶制御部と、
    前記一時記憶制御部を介さずに、チェックコードが付加されたデータを前記一時記憶部から出力し、複数ある前記一時記憶部の間でデータのミラーリングを実行するミラーリング制御部とを備え、
    前記ミラーリング制御部は、
    ミラーリングを実行する場合に、ミラーリング元となる一時記憶部が保持するチェックコードが付加されたデータを該一時記憶部から出力する出力部と、
    前記出力部によって出力されたデータの内前記一時記憶制御部によって付加されたチェックコードを除くデータからチェックコードを生成する生成部と、
    前記生成部によって生成されたチェックコードと、前記一時記憶部から出力されたデータに含まれていたチェックコードとを比較し、ミラーリング元となる一時記憶部から出力されたデータの正当性を確認する確認部と、
    前記確認部によってデータの正当性が確認された場合にのみ、前記一時記憶部から出力されたデータのミラーリングを実行する実行部と
    を備えたことを特徴とする記憶制御装置。
  2. データのミラーリングにより冗長化管理され、外部から入力されたデータを一時的に保持する複数ある一時記憶部と、
    前記一時記憶部に保持されたデータを記憶する複数のディスクを含むディスク装置と、
    外部からデータが入力されると、入力されたデータについて該データの正当性を確認するためのチェックコードを生成し、生成したチェックコードを付加したデータを前記一時記憶部に入力する一時記憶制御部と、
    前記一時記憶制御部を介さずに、チェックコードが付加されたデータを前記一時記憶部から出力し、複数ある前記一時記憶部の間でデータのミラーリングを実行するミラーリング制御部と、
    前記ディスク装置に対するデータの入出力を制御するディスク装置制御部とを備え、
    前記ミラーリング制御部は、
    ミラーリングを実行する場合に、ミラーリング元となる一時記憶部が保持するチェックコードが付加されたデータを該一時記憶部から出力する出力部と、
    前記出力部によって出力されたデータの内前記一時記憶制御部によって付加されたチェックコードを除くデータからチェックコードを生成する生成部と、
    前記生成部によって生成されたチェックコードと、前記一時記憶部から出力されたデータに含まれていたチェックコードとを比較し、ミラーリング元となる一時記憶部から出力されたデータの正当性を確認する確認部と、
    前記確認部によってデータの正当性が確認された場合にのみ、前記一時記憶部から出力されたデータのミラーリングを実行する実行部と
    を備えたことを特徴とする外部記憶装置。
  3. 前記ディスク装置制御部は、前記一時記憶部に保持されたデータを前記ディスク装置に入力する際に、入力するデータの正当性を確認し、データの正当性が確認された場合には、正当性が確認されたデータを該ディスク装置に入力し、データの正当性が確認されなかった場合には、該一時記憶部のミラーリング先となる一時記憶部に保持されたデータを該ディスク装置に入力することを特徴とする請求項２に記載の外部記憶装置。
JP2004325161A 2004-11-09 2004-11-09 記憶制御装置および外部記憶装置 Expired - Fee Related JP4383321B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004325161A JP4383321B2 (ja) 2004-11-09 2004-11-09 記憶制御装置および外部記憶装置
US11/059,588 US7606971B2 (en) 2004-11-09 2005-02-17 Storage control apparatus and external storage apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004325161A JP4383321B2 (ja) 2004-11-09 2004-11-09 記憶制御装置および外部記憶装置

Publications (2)

Publication Number Publication Date
JP2006134241A JP2006134241A (ja) 2006-05-25
JP4383321B2 true JP4383321B2 (ja) 2009-12-16

Family

ID=36317693

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004325161A Expired - Fee Related JP4383321B2 (ja) 2004-11-09 2004-11-09 記憶制御装置および外部記憶装置

Country Status (2)

Country Link
US (1) US7606971B2 (ja)
JP (1) JP4383321B2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8949312B2 (en) * 2006-05-25 2015-02-03 Red Hat, Inc. Updating clients from a server
US7725764B2 (en) * 2006-08-04 2010-05-25 Tsx Inc. Failover system and method
JP4358869B2 (ja) 2007-02-21 2009-11-04 富士通株式会社 ストレージ制御装置、ストレージ制御方法
WO2008114441A1 (ja) * 2007-03-20 2008-09-25 Fujitsu Limited ストレージ管理プログラム、ストレージ管理方法およびストレージ管理装置
JP5125722B2 (ja) * 2008-04-18 2013-01-23 日本電気株式会社 ディスクアレイシステム、ディスク装置、筐体間ミラーリング方法およびプログラム
US8732396B2 (en) * 2009-06-08 2014-05-20 Lsi Corporation Method and apparatus for protecting the integrity of cached data in a direct-attached storage (DAS) system
JP5454177B2 (ja) * 2010-02-01 2014-03-26 富士通株式会社 ディスクアレイ装置及びディスクアレイ装置制御方法
JP5685848B2 (ja) * 2010-07-27 2015-03-18 富士通株式会社 計算機、プログラム、及び計算機の制御方法
US8739012B2 (en) * 2011-06-15 2014-05-27 Texas Instruments Incorporated Co-hosted cyclical redundancy check calculation
JP2014032516A (ja) * 2012-08-02 2014-02-20 Fujitsu Ltd ストレージ装置、制御装置およびデータ保護方法
JP5966744B2 (ja) * 2012-08-06 2016-08-10 富士通株式会社 ストレージ装置、ストレージ装置の管理方法、ストレージ装置の管理プログラム及び記憶媒体
US10083075B1 (en) * 2015-04-30 2018-09-25 Amdocs Development Limited System, method, and computer program for automatic discard of corrupt memory segments
US10007432B2 (en) * 2015-10-13 2018-06-26 Dell Products, L.P. System and method for replacing storage devices
JP6526235B2 (ja) * 2016-11-25 2019-06-05 華為技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． データチェック方法および記憶システム
CN106844601B (zh) * 2017-01-16 2021-03-16 上海小海龟科技有限公司 一种数据存储方法及数据存储装置
JP7125602B2 (ja) * 2018-08-01 2022-08-25 富士通株式会社 データ処理装置および診断方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05224968A (ja) 1992-02-14 1993-09-03 Nec Corp データチェック方式
JPH10133962A (ja) 1996-11-01 1998-05-22 Fujitsu Ltd 外部記録装置を備えたデータ処理装置における転送データ検証方法および装置
US5909334A (en) * 1996-05-10 1999-06-01 Western Digital Corporation Verifying write operations in a magnetic disk drive
JP3686562B2 (ja) 1999-12-15 2005-08-24 株式会社日立製作所 ディスク制御装置
JP2001318766A (ja) 2000-05-08 2001-11-16 Nec Software Shikoku Ltd ディスクアレイ装置およびキャッシュメモリ制御方法
JP2002023966A (ja) 2000-06-30 2002-01-25 Toshiba Corp 転送データを冗長化したディスクシステム
JP3501763B2 (ja) 2001-02-19 2004-03-02 Ｎｅｃアクセステクニカ株式会社 データ送信装置、データ受信装置及びデータ送受信装置
US6839808B2 (en) * 2001-07-06 2005-01-04 Juniper Networks, Inc. Processing cluster having multiple compute engines and shared tier one caches
US7949792B2 (en) * 2004-02-27 2011-05-24 Cisco Technology, Inc. Encoding a TCP offload engine within FCP

Also Published As

Publication number Publication date
US7606971B2 (en) 2009-10-20
JP2006134241A (ja) 2006-05-25
US20060101215A1 (en) 2006-05-11

Similar Documents

Publication Publication Date Title
JP4383321B2 (ja) 記憶制御装置および外部記憶装置
US6981171B2 (en) Data storage array employing block verification information to invoke initialization procedures
US9477550B2 (en) ECC bypass using low latency CE correction with retry select signal
US7562264B2 (en) Fault tolerant soft error detection for storage subsystems
KR100640037B1 (ko) 파일 제어 시스템 및 파일 제어 장치
US20040199851A1 (en) Combined tag and data ECC for enhanced soft error recovery from cache tag errors
US20050055522A1 (en) Control method for data transfer device, data transfer circuit, and disk array device
JP4322870B2 (ja) Ｒａｉｄ装置、ｒａｉｄ制御方法、及びｒａｉｄ制御プログラム
JP3851093B2 (ja) データ転送方法及びデータ処理システム
US8868517B2 (en) Scatter gather list for data integrity
JP2014032516A (ja) ストレージ装置、制御装置およびデータ保護方法
US7552249B2 (en) Direct memory access circuit and disk array device using same
JP2005078596A (ja) データ転送装置の制御方法、データ転送装置、チャネル制御装置、及び記憶デバイス制御装置
US7219267B2 (en) Method, system, and program for data corruption detection and fault isolation
EP4428693A1 (en) Error correction code validation
US20060075287A1 (en) Detecting data integrity
US10740179B2 (en) Memory and method for operating the memory
US20060076418A1 (en) Electronic memory component or memory module, and method of operating same
JP2008158724A (ja) ディスクアレイ装置のステージング方法
US20240232007A9 (en) Electronic device, electronic system, method for operating an electronic device, and method for operating an electronic system
KR20070074322A (ko) 메모리 시스템에 있어서 메모리 미러링 방법
EP1565821A1 (en) Electronic memory component or memory module, and mehtod of operating same
JP5685848B2 (ja) 計算機、プログラム、及び計算機の制御方法
JP2005070993A (ja) 転送モード異常検出機能を有する装置並びにストレージ制御装置および同装置用インターフェイスモジュール
JPS59202564A (ja) バツフアメモリ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090413

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090915

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090918

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4383321

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131002

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees