JP4383046B2

JP4383046B2 - 波形発生器を用いた周波数変調器

Info

Publication number: JP4383046B2
Application number: JP2002518609A
Authority: JP
Inventors: クラ，ナディム
Original assignee: NXP USA Inc
Current assignee: NXP USA Inc
Priority date: 2000-08-04
Filing date: 2001-07-16
Publication date: 2009-12-16
Anticipated expiration: 2021-07-16
Also published as: KR100861669B1; ATE289458T1; DE60018177D1; AU2001276404A1; DE60018177T2; CN1451202A; JP2004506364A; CN1258259C; US6873218B2; EP1178601B1; WO2002013369A1; EP1178601A1; US20040090909A1; KR20030028561A

Description

【０００１】
［発明の分野］
本発明は、周波数変調器に関し、特に、波形発生器を用いた周波数変調器に関する。
【０００２】
［発明の背景］
セルラ、コードレス及びデータ伝送システムのような多くのディジタル無線通信システムは、ＦＳＫ、ＧＦＳＫ（ガウス周波数シフト・キーイング）又はＧＭＳＫ（ガウス平均シフト・キーイング）の変調技術を用いている。これらの種類の変調技術は、実際には、無線周波数（ＲＦ）信号包絡線定数を有する単純な周波数変調（ＦＭ）である。
【０００３】
振幅変調（ＡＭ）がこれらの種類の変調技術に関与しないので、送信機の電圧制御発振器（ＶＣＯ）の周波数は、アナログ・セルラ・システムにおけるような正規のアナログＦＭ送信機において典型的であるように、ベースバンド信号により直接変調されることができる。著しいコスト低減が、ＶＣＯ周波数を直接に変調することにより得ることができる。そのような構成は、特に、低コストが戦略的要因であるディジタル応用においては望ましい。例えば、ＤＥＣＴのようなディジタル・ソリューションの全体コストは、ＣＴ０のような周知のアナログ・システムと競争することができる程非常に低くなければならない。
【０００４】
アイ・パターンを損ないそしてディジタル・システムにおいて伝送のビット誤り率を劣化させることができるいずれの符号間干渉を避けるため、変調経路上の振幅伝達関数及び群遅延は、ベースバンド信号の全体スペクトルにわたり一定に保たれなければならない。これは、位相ロック・ループ（ＰＬＬ）の伝達関数が変調スペクトル全体を通す程十分高いことを要求する。更に、適用可能な無線仕様に適合するため、送信されるべきＲＦ信号源のスペクトル純度が、位相雑音及び変調精度に対して出来るだけ搬送波信号の近くに維持されるべきであり、そして高調波、ノイズ・フロア（ｎｏｉｓｅｆｌｏｏｒ）及び離散的スプリアス信号を低減するため出来るだけ搬送波信号から離れて維持されるべきである。その結果、ＰＬＬの伝達関数は、雑音をフィルタリングするに十分な程低くなければならない。
【０００５】
低ポート変調信号並びに高ポート変調信号を発生する能力を与えるデュアル・ポート変調と呼ばれる技術が知られている。低ポート変調信号を用いて、ＰＬＬの除算器を制御する雑音整形回路を駆動し、一方、同時に高ポート変調信号を高ポート経路への入力として用い、その高ポート経路は、ディジタル／アナログ変換器（ＤＡＣ）を利用して、電圧制御発振器（ＶＣＯ）の入力電圧を直接駆動する。デュアル・ポート変調の効果は、基準クロック及び雑音整形回路の発生された雑音に対して低域通過伝達関数を与えることであり、そして入力周波数偏移に対して全域通過関数を与えることである。
【０００６】
既存のデュアル・ポート変調回路には幾つかの問題がある。第１に、ＤＡＣ出力をＶＣＯ入力に直接結合することにより、雑音をＶＣＯの出力に生成する可能性がある。第２に、ＤＡＣにより生成されたアナログ出力をフィルタリングするため平滑化フィルタがＤＡＣ出力に必要になる。そして第３に、所与の周波数変調に対して周波数偏移パルス整形値を格納するため幾つかのルックアップ・テーブルを必要とする。何個かの周波数変調は、異なる帯域範囲（例えば、プライベート移動無線システム）を与えるため、ＰＬＬを駆動するための異なる水晶を必要とし、又は所与の水晶クロックに対してＰＬＬのため異なる基準クロックを必要とする。基準クロックが修正されねばならない場合、ルックアップ・テーブルの数を様々な基準クロックのため増大させねばならず、それはシステムのコストの増大をもたらす。
【０００７】
［発明の概要］
本発明に従って、
搬送波信号を変調データ信号（４０）に従って変調して、被変調出力信号（４１）を与える周波数変調器（１０）において、
前記変調データ信号を受け取るよう結合されて、前記変調データ信号を、選択された要領で事前に歪ませ、少なくとも１つの事前に歪まされた変調データ信号（５４，５６）を与える波形発生器（１２）と、
前記少なくとも１つの事前に歪まされた変調データ信号を受け取るよう結合されて、前記被変調出力信号を発生し且つ出力に与える回路（１１）と
を備える周波数変調器（１０）が提供される。
【０００８】
本発明に従った周波数変調器が、ここで、添付図面を参照して例示としてのみ説明されるであろう。
【０００９】
［発明の実施形態の詳細な説明］
［図面の説明］
図１は、マルチモード・ループＦＭ変調器１０の一実施形態を図示する。本発明の一実施形態においては、ＦＭ波形発生器１２は、初期周波数偏移値を与えるため用いられる初期周波数偏移４３を受け取る。ＦＭ波形発生器１２はまた、入力データ・ポート４０を介して入力データを受け取る。選択スパン長４６、オーバサンプリング選択４２、デシメーション選択４４及びパルス整形係数入力４６を用いて、制御及び選択情報をＦＭ波形発生器１２に与える。ＦＭ波形発生器１２を用いて高ポート周波数偏移信号５４を発生し、その高ポート周波数偏移信号５４は、マルチプレクサ１４の第１の入力に与えられる。そして、ゼロ周波数入力信号が、マルチプレクサ１４に対する第２の入力として与えられる。モード選択信号４８は、マルチプレクサ１４のどの入力がプログラム可能遅延回路１６に与えられるかを選択するため与えられる。プログラム可能遅延回路１６がプログラムされる機構は、ソフトウエア又はハードウエアであり得る（図示せず）。プログラム可能遅延回路１６の出力は、ディジタル／アナログ変換器（ＤＡＣ）１８の入力に結合される。本発明の一部の実施形態においては、ＤＡＣ１８の利得は、プログラム可能であり得る。ＤＡＣ１８の出力が抵抗減衰器２０に与えられ、抵抗減衰器２０の出力がループ・フィルタ２２に与えられる。ループ・フィルタ２２の出力は、電圧制御発振器（ＶＣＯ）２４に与えられる。ＶＣＯ２４の出力はＶＣＯ出力４１と呼ばれる信号であり、そのＶＣＯ出力４１はマルチモード・ループＦＭ変調器１０の出力である。ＶＣＯ出力信号４１はまた、本発明の一実施形態における除算器３２の入力に与えられ、その除算器３２は、ＶＣＯ出力４１をプログラム可能値Ｎにより除算し得る。Ｎの値は、ソフトウエア又はハードウエアで除算器３２に与えられ得る（図示せず）。除算器３２の出力は、雑音整形器（ｎｏｉｓｅｓｈａｐｅｒ）３４、及び位相検出器及びチャージ・ポンプ回路２６の両方に与えられる。雑音整形器３４は、除算器３２の出力をクロック信号として用いる。本発明の一実施形態においては、雑音整形器３４は、クロックを用いて、雑音整形器３４内の１つ又はそれより多い累算器をクロックする。位相検出器及びチャージ・ポンプ回路２６は、信号を除算器回路２８から受け取る。除算器回路２８は、信号を水晶３０から受け取り、そして位相検出器及びチャージ・ポンプ回路２６はまた、モード選択信号４８を受け取り、そのモード選択信号４８を用いて、チャージ・ポンプをオン又はオフする。位相検出器及びチャージ・ポンプ回路２６の出力は、ループ・フィルタ２２に与えられる。
【００１０】
ＦＭ波形発生器１２の第２の出力は低ポート周波数偏移５６である。低ポート周波数偏移５６がマルチプレクサ３８への入力に与えられ、マルチプレクサ３８はまた、入力としてゼロ周波数信号を受け取る。モード選択が、どの入力がマルチプレクサ３８により加算器３６への出力として与えられるかを選択するための選択信号としてマルチプレクサ３８に与えられる。加算器３６はまた、チャネル入力５０、及び水晶入力５２に対する自働周波数補正を受け取る。チャネル入力５０を用いて、その上にＶＣＯ出力４１を与えられたチャネルを変える。水晶入力５２に対する自働周波数補正は、加算器３６に加えられた入力であり、水晶３０の公称周波数とその実際の周波数との間の偏移を補償する。加算器３６の出力は、雑音整形器回路３４に与えられる。
【００１１】
図２は、図１の抵抗減衰器２０及びループ・フィルタ２２の一実施形態を図示する。一実施形態においては、抵抗減衰器２０は、抵抗６２及び抵抗６１を含む。抵抗６１の第１の端子は、抵抗６２の第１の端子及びキャパシタ６０の第１の端子に結合されている。抵抗６２の第２の端子は、ＤＡＣ１８からの出力を受け取るよう結合されている。抵抗６１の第２の端子は、第１の電源電圧に結合されている。本発明の一実施形態においては、この第１の電源電圧はほぼ接地電圧である。キャパシタ６０の第２の端子はノード７０に結合されている。ノード７０はまた、位相検出器及びチャージ・ポンプ回路２６、キャパシタ６３の第１の端子、抵抗６４の第１の端子及び抵抗６６の第１の端子に結合されている。抵抗６６の第２の端子は、抵抗６８の第１の端子及びキャパシタ６７の第１の端子に結合されている。抵抗６８の第２の端子は、キャパシタ６９の第１の端子に結合され、そしてまたＶＣＯ２４に入力として与えられる。抵抗６４の第２の端子はキャパシタ６５の第１の端子に結合されている。キャパシタ６３の第２の端子、キャパシタ６５の第２の端子、キャパシタ６７の第２の端子及びキャパシタ６９の第２の端子は全て、第１の電源電圧に結合されている。
【００１２】
図３は、図１の抵抗減衰器２０及びループ・フィルタ２２の代替形態を図示する。抵抗減衰器２０は抵抗８２を含む。抵抗８２の第１の端子は、ＤＡＣ１８の出力から与えられる。抵抗８２の第２の端子は、キャパシタ８０の第１の端子、抵抗８４の第１の端子及びキャパシタ８５の第２の端子に結合されている。抵抗８４の第２の端子は、第１の電源電圧に結合されている。キャパシタ８５の第１の端子は、キャパシタ８３の第１の端子及び抵抗８６の第１の端子に結合されている。キャパシタ８３の第２の端子は第１の電源電圧に結合されている。抵抗８６の第２の端子はノード９１に結合されている。ノード９１はまた、キャパシタ８７の第１の端子及び抵抗８８の第１の端子に結合されている。抵抗８８の第２の端子は、キャパシタ８９の第１の端子に結合され、そしてＶＣＯ２４に与えられる。キャパシタ８７の第２の端子及びキャパシタ８９の第２の端子の両方は、第１の電源電圧に結合されている。キャパシタ８３の第１の端子は、位相検出器及びチャージ・ポンプ回路２６に結合されている。キャパシタ８０の第２の端子はノード９１に結合されている。
【００１３】
図４はＦＭ波形発生器１２の一部を図示する。図４は本発明の第４順位のシステムを図示するが、本発明の代替実施形態は任意の順位のシステムを用い得る。図４に図示する本発明の実施形態においては、１次微分が回路１００−１０９及び１５０により発生される。マルチプレクサ１００を用いて、係数がパルス整形係数入力４６から、又は記憶回路１０７の出力に与えられるフィードバック出力からロードされるか否かを決定する。本発明の一実施形態においては、記憶回路１０２−１０７を用いて、パルス整形フィルタのインパルス応答の１次導関数の係数を格納する。乗算器１０８は、その係数値に、記憶回路１０７の出力に与えられた入力データ値を乗算する。乗算器１０８の出力はサイメーション回路（ｓｙｍａｔｉｏｎｃｉｒｃｕｉｔ）１０９に与えられる。サイメーション回路１０９の出力は記憶回路１５０に与えられる。記憶回路１５０の出力は、サイメーション回路１０９に対する加算入力の１つとしてフィードバックされる。記憶回路１５０の出力はまた、記憶回路１６７に与えられる。
【００１４】
本発明の一実施形態においては、サイメーション回路１０９及び記憶回路１５０は、累算機能を実行している。（２次、３次及び４次の導関数に対して埋めるよう求めたい。）。
【００１５】
入力データ４０がマルチプレクサ１４０への１つの入力として与えられ、そのマルチプレクサ１４０の低データ選択入力は、入力データ４０がマルチプレクサ１４０の出力に与えられるか否か、又は記憶回路１４７からのフィードバック経路がマルチプレクサ１４０の出力に与えられるか否かを選択する。マルチプレクサ１４０の出力は、記憶回路１４２に結合されている。記憶回路１４２の出力は、記憶回路１４３の入力に結合されている。記憶回路１４３の出力は、マルチプレクサ１４１の第１の入力に結合されている。マルチプレクサ１４１の第２の入力は、マルチプレクサ１４０の出力に結合されている。マルチプレクサ１４１の出力は、記憶回路１４４の入力に結合されている。記憶回路１４４の出力は、記憶回路１４５の入力に結合されている。記憶回路１４５の出力は、記憶回路１４６の入力に結合されている。記憶回路１４６の出力は、記憶回路１４７の入力に結合されている。記憶回路１４７の出力は、マルチプレクサ１４０の入力、及びマルチプレクサ１３８、１２８、１１８及び１０８に結合されている。図４に図示された実施形態が選択スタンド長を選択するのを可能にするではあるが、本発明の４つ又は６つの代替実施形態が、より多い又はより少ないマルチプレクサを用いて、選択スタンド長をいずれの要領で変えるのを可能にすることに注目されたい。
【００１６】
［動作の説明］
図１を参照すると、マルチモード・ループＦＭ変調器１０内のＦＭ波形発生器１２を用いることにより、異なったプログラム可能パルス整形フィルタを様々な周波数変調スキームのため用いることが可能になる。例えば、ＦＭ波形発生器１２を用いて、デュアル・ポート伝達関数全体を事前に歪ませ得て、それにより組み合わされた事前歪み及びデュアル・ポート伝達関数は、周波数にわたり利得及び位相の低減したリップルを有する。ＦＭ波形発生器１２を用いて、まさに補間を行うことができ、又は代わりにそれを用いて、フィルタリング並びに補間を行い得る。ＦＭ波形発生器１２を用いて、まさに補間を行う場合、ディジタル信号プロセッサ（図示せず）のような別の集積回路を用いて、フィルタリングを行い、そして入力データ４０をＦＭ波形発生器１２に与え得る。
【００１７】
従来技術の方法は、多くの場合ルックアップ・テーブルを用いて、補間を行った。ＦＭ波形発生器１２の使用は、従来技術のルックアップ・テーブルが可能でなかった著しい量の柔軟性を可能にする。ＦＭ波形発生器１２を用いて、高ポート（高ポート周波数偏移信号５４）及び低ポート（低ポート周波数偏移信号５６）の両方への入力信号を事前に歪ませることができる。ＦＭ波形発生器１２の出力は、基準周波数の関数としてスケーリングされ得る。これを用いて、異なる周波数の水晶の使用のため、又は除算器回路２８の値Ｍの変化に対して調整することができる。このスケーリングは、パルス整形係数入力４６においてＦＭ波形発生器１２のための異なる係数を選択することにより達成される。入力４２でのオーバサンプリング選択値の適切な選択と共に入力４６でのパルス整形係数値の適切な選択が、ＦＭ波形発生器１２により用いられ、入力４０に与えられた入力データ値の間で値を補間することができる。オーバサンプリング選択入力４２を用いて、入力４０に与えられた入力データ値の各対の間で何点が補間されるかを選択し得る。
【００１８】
本発明の別の特徴は、ＤＡＣ１８の出力がループ・フィルタ２２によりフィルタリングされることである。従来技術の方法においては、ＤＡＣ１８の出力がループ・フィルタ２２をバイパスし、そしてＶＣＯ２４の入力に直接与えられた。本発明の一実施形態においては、ＤＡＣ１８の出力は、ループ・フィルタ２２に抵抗減衰器２０を介して与えられ、従ってＤＡＣ１８の出力がここでフィルタリングされる。その結果、ループ・フィルタ２２は、ここで、それがＶＣＯ２４への入力信号をフィルタリングし、並びにＤＡＣ１８の出力をフィルタリングする点で二重機能を与える。
【００１９】
本発明の一実施形態においては、高ポート周波数偏移５４及び低ポート周波数偏移５６は、低ポート周波数偏移５６が高ポート周波数偏移５４のデシメーション（ｄｅｃｉｍａｔｉｏｎ）である点で互いに関連している。高ポート周波数偏移５４と低ポート周波数偏移５６との間のデシメーション関係は、ＦＭ波形発生器１２へのデシメーション選択入力４４を介してプログラムされ得る。
【００２０】
図２及び図３は、ＤＡＣ１８がループ・フィルタ２２に結合され得る代替方法を図示する。更に、抵抗減衰器２０及びループ・フィルタ２２の特定の回路は、様々な方法で実現され得る。重要なことは、ループ・フィルタ２２がここでＤＡＣ１８の出力を少なくとも幾らかフィルタリングすることである。ＤＡＣ１８がＶＣＯ２４の入力に直接結合され、そしてループ・フィルタ２２をバイパスする場合、より多くの雑音がＶＣＯ出力４１で発生される。一実施形態においては、本発明は、ＤＡＣ１８の出力をループ・フィルタ２２内のある点に結合し、それによりループ・フィルタ２２がＤＡＣ１８の出力をフィルタリングし、並びに位相検出器及びチャージ・ポンプ回路２６により与えられた信号をフィルタリングする二重の目的を果たす。
【００２１】
本発明の代替実施形態は、ＤＡＣ１８をループ・フィルタ２２に様々な方法で結合し得る。例えば、図３に図示されている回路は、ループ・フィルタ２２内の抵抗８４が類似の減衰機能を果たすので、抵抗６１（図２を参照）を除去することが可能である。図２及び図３がＤＡＣ１８をループ・フィルタ２２に結合する代替実施形態として示されたにも拘わらず、その結合を行うことができる様々な方法があり得る。抵抗減衰器２０とループ・フィルタ２２とを結合するため、キャパシタ６０が図２の回路に追加されたことに注目されたい。類似の要領で、抵抗減衰器２０をループ・フィルタ２２に結合するため、キャパシタ８０が、図３の回路に追加された。再び、本発明の代替実施形態が、ＤＡＣ１８をループ・フィルタ２２に多くの異なる方法で結合し得ることに注目されたい。
【００２２】
ＤＡＣ１８をＶＣＯ２４にループ・フィルタ２２を介して結合することにより、マルチモード・ループＦＭ変調器１０の伝達関数は、周波数にわたりもはや一定ではない。これは、ここで、ＦＭ波形発生器１２により解決されることができる問題を提示する。ＦＭ波形発生器１２は、ＤＡＣ１８とループ・フィルタ２２との直接結合により生じた歪みが著しく低減されるような方法で伝達関数を事前に歪ませるため入力４６に与えられたパルス整形係数を介してプログラムされ得る。これは、ＦＭ波形発生器１２をマルチモード・ループＦＭ変調器１０に追加することにより与えられる柔軟性の別の例である。
【００２３】
ＦＭ波形発生器１２をまた用いて、フィルタリング機能を実行して、ＶＣＯ２４の利得の変化に対してマルチモード・ループＦＭ変調器１０の感度を低減することができることに注目されたい。ＦＭ波形発生器１２により実行されるこのフィルタリングは、例えば、ベッセル・フィルタ（Ｂｅｓｓｅｌｆｉｌｔｅｒ）のような任意の種類の直線位相フィルタにより実行されることができるであろう。この直線位相フィルタリングは、上記の事前歪ませ、及びＦＭ波形発生器１２によりまた実行されるパルス整形フィルタリングに対する追加であることに注目されたい。本発明の一実施形態においては、直線位相フィルタリング、事前歪ませ、及びパルス整形フィルタリングは全て、ＦＭ波形発生器１２内の１個のフィルタを用いて実行されることができる。本発明の代替実施形態は、代わりに、ＦＭ波形発生器１２内の複数のフィルタを組み込み得る。その上、本発明の代替実施形態は、ＦＭ波形発生器１２内でより少ない、又はより多い、あるいは異なるフィルタリング機能、及び波形整形機能を実行し得る。
【００２４】
以下の幾つかの段落は、直線位相フィルタリング、事前歪ませ、及びパルス整形フィルタリングが全てＦＭ波形発生器１２内の１個のフィルタを用いて実行されることができる仕方を説明する。
【００２５】
我々は、デュアル・ポートの一般的ケースに対してＶＣＯ出力周波数Ｆｏｕｔ対入力周波数Ｆｉｎを次のように表すことができる。
【００２６】
【数１】

【００２７】
ここで、
Ｋｖは、ＭＨｚ／Ｖ単位で表されたＶＣＯの勾配である。
Ｎは、除算器３２のプログラムされた値である。
Ｉｃｐは、ｍＡで表されたチャージ・ポンプ回路２６の電流値である。
Ｋｄａｃａｔｔは、ＤＡＣ１８及び抵抗減衰器２０の利得である。
Ｚｌｐｆ（ｓ）は、Ｖ／ｍＡで表された、チャージ・ポンプ回路２６の出力とループ・フィルタ２２の出力との間のループ・フィルタ低ポート・インピーダンス伝達関数である。
Ｖｈｐｆ（ｓ）は、Ｖ／Ｖで表された、抵抗減衰器２０の出力とループ・フィルタ２２の出力との間のループ・フィルタ高ポート伝達関数である。
ｓは、ラプラス変換の変数である。
【００２８】
式１を周波数にわたり一定であるようにさせるため、これは、信号有効スペクトルにわたり
【００２９】
【数２】
Ｋｄａｃａｔｔ×Ｖｈｐｆ（ｓ）×Ｋｖ＝１（式２）
であることを要求する。
【００３０】
ＶＣＯ入力で直接加えることがＶｈｐｆ（ｓ）＝１を持つことをもたらすであろう理想的デュアル・ポートにおいては、周波数に依存しない
【００３１】
【数３】
Ｋｄａｃａｔｔ×Ｋｖ＝１
が要求されることに注目されたい。
【００３２】
Ｖｈｐｆ（ｓ）が周波数の関数であるとき、信号有効スペクトル内で式２を満足させることができない。可能性のある解は、Ｖｈｐｆ（ｓ）を補償するため高ポート経路内で事前歪ませを有するべきであろう。しかしながら、これは、低ポート経路に対する波形発生器の頂部上の高ポートに対して別のプログラム可能な波形発生器を追加することを要求するであろう。
【００３３】
単一の波形発生器を用いて、事前歪ませ伝達関数Ｈｐｄ（ｓ）と組み合わされたパルス整形フィルタリング伝達関数（Ｆｓ）、即ちＦ（ｓ）×Ｈｐｄ（ｓ）を実現することにより高ポート及び低ポートの両方を駆動する。ここで、Ｈｐｄ（ｓ）は、
【００３４】
【数４】

の近似である。事前歪ませ伝達関数は、事前歪ませが２つの波形発生器を用いることを避けるため両方のポート上で行われるので、利得リップル及び群遅延リップル全体を全体的に排除することなしにそれら利得リップル及び群遅延リップル全体を低減することができる。
【００３５】
ＦＭ波形発生器１２をマルチモード・ループＦＭ変調器１０と共に用いることに対するキーとなる利点の１つは、ＦＭ波形発生器１２がマルチモード・ループＦＭ変調器１０の回路内でなされる様々な変化に基づいてマルチモード・ループＦＭ変調器１０の挙動を調整するため様々な方法でプログラムされることができることである。従って、マルチモード・ループＦＭ変調器１０の設計者は、ここで、マルチモード・ループＦＭ変調器１０内で実行されることができるフィルタリング及び補間を調整するに著しい量の柔軟性を有する。本発明の代替実施形態がマルチプレクサ１４及び３８の両方を使用し得て、又はそれらのうちのまさに１個を使用し得て、あるいは代替としてそれらのいずれも使用しないでよいことに注目されたい。また、マルチプレクサ１４及びマルチプレクサ３８へのゼロ入力を有することにより、マルチモード・ループＦＭ変調器１０のユーザは、ＶＣＯ２４が高ポートのみ、又は低ポートのみ、あるいは高ポート及び低ポートの両方により駆動されるシステムを選択することができる。
【００３６】
代替実施形態においては、ＤＡＣ１８は、ループ・フィルタ２２をバイパスし得て、そしてＶＣＯ２４の入力に演算増幅器（図示せず）を介して結合され得る。しかしながら、このアプローチに対する１つの欠点は、演算増幅器がマルチモード・ループＦＭ変調器１０に対して著しいコスト及び雑音を追加し得る。その上、ＤＡＣ１８の出力は、もはやループ・フィルタ２２によりフィルタリングされない。
【００３７】
図４は、図１のＦＭ波形発生器１２の一部の一実施形態を図示する。図４に図示される実施形態においては、選択スパン長信号（ｓｅｌｅｃｔｓｐａｎｌｅｎｇｔｈｓｉｇａｎｌ）４５は、記憶回路１０２及び１０３がバイパスされるか否かを選択する。従って、選択スパン長４５は、スパン長が（記憶回路１０４−１０７を用いて）４であると選択されるか否か、又はスパン長が（記憶回路１０２−１０７を用いて）６であると選択されるか否かを決定する。本発明の代替実施形態は、より多くのマルチプレクサ（例えば、１００、１０１）、又は図４に図示する位置とは異なる位置に配置されたマルチプレクサを使用し得る。例えば、マルチプレクサ１０１に類似した、追加のマルチプレクサは、選択スタンド長４５を２、４又は６であるよう選択するのを可能にするため、記憶回路１０５と記憶回路１０６との間に結合され得る。スパン長は、ＦＭ波形発生器１２のフィルタにより所与の時間に用いられる前のデータ入力値の数を決定する。様々な事前決定されたプロトコルは異なるスパン長を必要とする。従って、図４に図示されたＦＭ波形発生器１２は、スパン長がプログラム可能であるので、様々なこれらのプロトコルに対して用いられ得る。
【００３８】
ＦＭ波形発生器１２の更なる特徴は、マルチプレクサ１０８、１１８、１２８及び１３８が入力４５で選択されるように選択スパン長を乗算された入力データ速度で動作していることである。入力データ速度は、入力データが入力４０に与えられる周波数である。従来技術においては、スパン長において複数の記憶回路（例えば、１０２−１０７）のそれぞれに対して別個のマルチプレクサを用いることが一般的である。従って、本発明は、１個のマルチプレクサをより高いクロック周波数で繰り返し用いるのを可能にするが、一方従来技術は、より低いクロック周波数で動作した複数のマルチプレクサを必要とした。
【００３９】
本発明は、オーバサンプリング・クロック１８１と、シフタ（ｓｈｉｆｔｅｒ）１６２、１６５及び１６８へ入力されるシフト数とを変えることによりオーバサンプリング速度がプログラム可能にされるのを可能にする。積分器回路２００は、最後の段がマルチモード・ループＦＭ変調器１０を所定の初期値に設定するのを可能にする初期周波数偏移値４３を受け取る積分機能を実行するのに注目されたい。積分器回路２００は、オーバサンプリング・クロック１８１を用いて、入力データ４０の導関数を積分する。積分器回路２００は、高ポート周波数偏移信号５４及び低ポート周波数偏移信号５６を発生し供給する。Ｎシフトする回路１６２、１６５及び１６８を用いて、オーバサンプリング・クロックと入力データ速度との間の差に対して調整することができる。単純なシフト回路を用いることにより、オーバサンプリング・クロックと入力データ・クロックとが２のべき乗により関連付けられる仮定がなされることに注目されたい。シフト回路１６２、１６５及び１６８がシフトされる量は、プログラム可能値Ｎであることができる。記憶回路１７１への入力に与えられた低ポート・クロック１８２を用いて、デシメーション機能を実行することができることに注目されたい。従って、本発明の一実施形態においては、低ポート周波数偏移信号５６は、高ポート周波数偏移信号５４のデシメーションである。本発明の代替実施形態は、レイターネイトな（ｌａｔｅｒｎａｔｅ）方法でデシメーションを行い得て、又はデシメーションを全く使用しなくてよい。換言すると、高ポート周波数偏移信号５４のＸ個の値から１個のみが実際に与えられ、そして低ポート周波数偏移信号５６の一部として通される。
【００４０】
ＦＭ波形発生器１２の一実施形態が図４に図示されたが、本発明のため用いられ得る波形発生器の広範囲の実施形態が存在する。例えば、ＦＭ波形発生器１２が主にハードウエア形式で実行されるように説明されたが、本発明の代替実施形態は、ＦＭ波形発生器１２の実行においてより多くソフトウエアでそしてより少なくハードウエアであってもよいことに注目することは重要である。
【図面の簡単な説明】
【図１】図１は、本発明の一実施形態に従ったマルチモード・ループＦＭ変調器のブロック図である。
【図２】図２は、本発明の一実施形態に従った図１の抵抗減衰器２０及びループ・フィルタ２２の概略図である。
【図３】図３は、本発明の一実施形態に従った図１の抵抗減衰器２０及びループ・フィルタ２２の代替形態の概略図である。
【図４】図４は、本発明の一実施形態に従った図１の波形発生器１２のブロック図である。

Claims

搬送波信号を変調データ信号（４０）に従って変調して、被変調出力信号（４１）を供給する周波数変調器（１０）において、
前記変調データ信号を受け取るよう結合され、前記変調データ信号を、選択された要領で事前に歪ませて、少なくとも１つの事前に歪まされた変調データ信号（５４，５６）を与える波形発生器（１２）と、
前記少なくとも１つの事前に歪まされた変調データ信号を受け取るよう結合されて、前記被変調出力信号を発生し且つ出力に与える回路（１１）と
を備え、以下の点、即ち、
前記少なくとも１つの事前に歪まされた変調データ信号が、高ポート周波数偏移信号（５４）及び低ポート周波数偏移信号（５６）を備え、
高ポート周波数偏移信号（５４）を記憶し、記憶された当該高ポート周波数偏移信号（５４）に低ポートクロック（１８２）を適用して、低ポート周波数偏移信号（５６）を生成することによって、高ポート周波数偏移信号と低ポート周波数偏移信号との間のデシメーション比がプログラム可能である、
ことを特徴とする周波数変調器（１０）。
前記波形発生器が補間を行う請求項１記載の周波数変調器。
前記波形発生器がフィルタリングを行う請求項１又は２記載の周波数変調器。
前記波形発生器内の記憶回路（１０２，１０３）が、バイパスされるか否かを選択する選択スパン長信号（４５）によって、前記波形発生器のスパン長（４５）がプログラム可能である請求項１から３のいずれか一項に記載の周波数変調器。
前記波形発生器が、オーバサンプリング・クロック（１８１）を利用して変調データ信号（４０）の導関数を積分し、高ポート周波数偏移信号（５４）及び低ポート周波数偏移信号（５６）を提供する積分器回路（２００）を備え、
前記積分器回路（２００）が、前記変調データ信号の周波数とオーバサンプリング・クロック（１８１）の周波数との間の差に対して調整するための少なくとも１つのシフト回路（１６２，１６５，１６８）を含む、
請求項１から４のいずれか一項に記載の周波数変調器。
前記波形発生器は、プログラム可能であるオーバサンプリング速度（４２）を有する請求項１から５のいずれか一項に記載の周波数変調器。
前記波形発生器は、前記変調データ信号の周波数で動作する乗算器回路（１０８，１１８，１２８，１３８）を備える請求項１から６のいずれか一項に記載の周波数変調器。
前記波形発生器は、前記オーバサンプリング・クロックの周波数で動作する少なくとも１つの加算器回路（１６０，１６３，１６６，１６９）を備える請求項１から７のいずれか一項に記載の周波数変調器。
波形発生器（１２）に対して、パルス整形係数入力（４６）において、異なった係数を選択することによって、前記波形発生器は、前記少なくとも１つの事前に歪まされた変調データ信号を基準周波数（３０）の関数としてスケーリングするよう動作可能である請求項１から８のいずれか一項に記載の周波数変調器。
被変調出力信号を発生し且つ出力に与える前記回路が、
ループ・フィルタ（２２）と、
前記ループ・フィルタから入力を受け取るよう結合され、前記被変調出力信号をＶＣＯの出力において発生する当該ＶＣＯ（２４）と、を備え、
前記高ポート周波数偏移信号が、前記ＶＣＯに前記ループ・フィルタを介して影響を及ぼす
請求項１から９のいずれか一項に記載の周波数変調器。
送信経路を有するディジタル無線通信装置のための送信機において、
搬送波信号を変調データ信号に従って変調して、被変調出力信号を与える請求項１０に記載の周波数変調器と、
前記被変調出力信号を増幅する電力増幅器と、
前記電力増幅器に結合されたアンテナと
を備える送信機。
送信経路及び受信経路を有するディジタル無線通信装置のための送受信機において、
搬送波信号を変調データ信号に従って変調して、被変調出力信号を与える請求項１０に記載の周波数変調器と、
前記被変調出力信号を増幅する電力増幅器と、
前記電力増幅器に結合されたアンテナと
を備える送受信機。