JP4380334B2 - Manufacturing method of electronic device - Google Patents

Manufacturing method of electronic device Download PDF

Info

Publication number
JP4380334B2
JP4380334B2 JP2004006669A JP2004006669A JP4380334B2 JP 4380334 B2 JP4380334 B2 JP 4380334B2 JP 2004006669 A JP2004006669 A JP 2004006669A JP 2004006669 A JP2004006669 A JP 2004006669A JP 4380334 B2 JP4380334 B2 JP 4380334B2
Authority
JP
Japan
Prior art keywords
groove
lead frame
wiring board
wiring
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004006669A
Other languages
Japanese (ja)
Other versions
JP2005203487A (en
Inventor
祐紀 眞田
典久 今泉
岳史 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2004006669A priority Critical patent/JP4380334B2/en
Publication of JP2005203487A publication Critical patent/JP2005203487A/en
Application granted granted Critical
Publication of JP4380334B2 publication Critical patent/JP4380334B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Structure Of Printed Boards (AREA)

Description

本発明は、配線基板とリード端子とが導電性接合部材を介して接合されてなる電子装置の製造方法に関する。 The present invention relates to a method for manufacturing a wiring board and an electronic device and the lead terminals, which are bonded via a conductive bonding member.

配線基板とリード端子とを電気的に接合する従来技術として、ワイヤボンドがある。これは、配線基板とリード端子との間をワイヤによって結線する技術であるが、ワイヤを張る領域が必要となるため、大型になってしまうという問題が生じている。   As a conventional technique for electrically bonding a wiring board and a lead terminal, there is a wire bond. This is a technique for connecting a wiring board and a lead terminal with a wire. However, since a region where the wire is stretched is required, there is a problem that the size becomes large.

これを解消する方法として、配線基板とリード端子とを直接、導電性接合材を介して接合する手法があるが、配線基板に部品を搭載する工程や樹脂モールドを行う成形工程などで、接着部分に応力が加わり接着部にクラック等が発生することがある。   As a method for solving this problem, there is a technique in which the wiring board and the lead terminal are directly joined via a conductive bonding material. However, in the process of mounting components on the wiring board or the molding process of resin molding, In some cases, stress is applied and cracks or the like occur in the bonded portion.

この対応策として、従来より、配線基板とリード端子とを直接、導電性接合材を介して接合した後、さらに、接合部に補強用の樹脂を塗布するものが提案されている（たとえば、特許文献１参照）。   As countermeasures for this, there has conventionally been proposed a method in which a wiring board and a lead terminal are directly bonded via a conductive bonding material, and then a reinforcing resin is applied to the bonding portion (for example, a patent) Reference 1).

また、配線基板とリード端子とを直接、導電性接合材を介して接合した後、さらに、絶縁性テープを用いてリード端子の固定部を補強する手法が提案されている（たとえば、特許文献２参照）。
特開２００１−２１０７３６号公報 特開２００１−６８５８２号公報 Further, a technique has been proposed in which a wiring board and a lead terminal are directly joined via a conductive joining material, and then a fixing portion of the lead terminal is further reinforced using an insulating tape (for example, Patent Document 2). reference).
JP 2001-210736 A JP 2001-68582 A

しかしながら、上記したように、配線基板とリード端子とを直接、導電性接合材を介して接合した後、さらに、接合部を樹脂や絶縁性テープにより補強する方法では、これら樹脂や絶縁性テープを配設する工程が必要であり、配線基板とリード端子との接合において工程の増加を招く。   However, as described above, in the method in which the wiring board and the lead terminal are directly bonded via the conductive bonding material, and the method of further reinforcing the bonding portion with the resin or the insulating tape, the resin or the insulating tape is used. A process of disposing is necessary, and the number of processes is increased in joining the wiring board and the lead terminal.

本発明は、上記問題に鑑み、配線基板とリード端子とが導電性接合部材を介して接合されてなる電子装置において、リード端子と配線基板との接合において工程数の増加を招くことなく、当該接合強度を強固なものにすることを目的とする。   In view of the above problems, the present invention provides an electronic device in which a wiring board and a lead terminal are bonded via a conductive bonding member, without increasing the number of steps in bonding the lead terminal and the wiring board. The purpose is to increase the bonding strength.

上記目的を達成するため、請求項１に記載の発明では、複数の層（１１、１２、１３、１４）が積層されてなる積層基板からなる配線基板（１０）とリード端子（３０）とが導電性接合部材（４０）を介して接合されてなる電子装置を製造する製造方法であって、以下の各工程を有することを特徴としている。 In order to achieve the above object, according to the first aspect of the present invention, there is provided a wiring board (10) composed of a laminated board in which a plurality of layers (11, 12, 13, 14) are laminated, and a lead terminal (30). A manufacturing method for manufacturing an electronic device bonded through a conductive bonding member (40), the method including the following steps.

・配線基板（１０）の周辺部にて、リード端子（３０）との接合部に対応した位置に、溝（１５）を形成する工程と、リード端子（３０）における配線基板（１０）との接続端部を、導電性接合部材（４０）を介して溝（１５）にはめ込むことにより、配線基板（１０）とリード端子（３０）とを接合する工程とを備えること。   A step of forming a groove (15) at a position corresponding to a joint portion with the lead terminal (30) at a peripheral portion of the wiring substrate (10), and a wiring substrate (10) in the lead terminal (30) A step of joining the wiring substrate (10) and the lead terminal (30) by fitting the connecting end portion into the groove (15) via the conductive joining member (40).

・溝（１５）を形成する工程では、配線基板（１０）を構成する複数の層（１１〜１４）のうち外面側に位置する層（１１、１２）に対して斜め方向から複数回、異なる角度で打ち抜き加工を行うことにより、当該層（１１、１２）を貫通するとともに打ち抜き加工が行われた層（１１、１２）において一面側の開口寸法よりも他面側の開口寸法の方が大きい貫通溝（１５）を形成すること。本発明はこれらの点を特徴としている。   The step of forming the groove (15) differs from the layers (11, 12) located on the outer surface side among the plurality of layers (11-14) constituting the wiring substrate (10), a plurality of times from the oblique direction. By punching at an angle, the opening dimension on the other surface side is larger than the opening dimension on the one surface side in the layer (11, 12) that penetrates the layer (11, 12) and is punched. Forming a through groove (15); The present invention is characterized by these points.

それによれば、上記請求項３の発明のように、リード端子（３０）を溝（１５）に圧入する構成における当該溝（１５）を適切に形成することができる。   Accordingly, the groove (15) in the configuration in which the lead terminal (30) is press-fitted into the groove (15) as in the third aspect of the invention can be appropriately formed.

ここで、請求項２に記載の発明のように、請求項１に記載の電子装置の製造方法においては、前記打ち抜き加工は、パンチングによって行うことができる。 Here, as in the invention described in claim 2 , in the method for manufacturing the electronic device described in claim 1 , the punching can be performed by punching.

また、請求項３に記載の発明のように、請求項１に記載の電子装置の製造方法においては、前記打ち抜き加工は、レーザ照射によって行うことができる。
Further, as in the invention described in claim 3 , in the method of manufacturing the electronic device described in claim 1 , the punching process can be performed by laser irradiation.

なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。   In addition, the code | symbol in the bracket | parenthesis of each said means is an example which shows a corresponding relationship with the specific means as described in embodiment mentioned later.

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各図相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following drawings, parts that are the same or equivalent to each other are given the same reference numerals in the drawings for the sake of simplicity.

［全体構成等］
図１は、本発明の実施形態に係る電子装置Ｓ１の概略構成を示す図であり、（ａ）は概略平面図、（ｂ）は（ａ）中のＡ−Ａ線に沿った概略断面図である。 [Overall structure, etc.]
FIG. 1 is a diagram illustrating a schematic configuration of an electronic device S1 according to an embodiment of the present invention, where (a) is a schematic plan view, and (b) is a schematic cross-sectional view along the line AA in (a). It is.

図１に示される電子装置Ｓ１において、配線基板１０は、セラミック基板、プリント基板などからなるものであり、また、単層基板であっても、積層基板（多層基板）であってもよい。本例では、配線基板１０としては、一般的に知られているセラミック積層基板を採用している。   In the electronic device S1 shown in FIG. 1, the wiring substrate 10 is made of a ceramic substrate, a printed circuit board, or the like, and may be a single layer substrate or a multilayer substrate (multilayer substrate). In this example, a generally known ceramic laminated substrate is employed as the wiring substrate 10.

このセラミック積層基板としての配線基板１０は、たとえばアルミナなどからなる複数のセラミック層１１、１２、１３、１４が積層されたものである。なお、図１では、配線基板１０は４層のセラミック層１１〜１４からなるものであるが、２層以上であればよく、もちろん５層以上であってもかまわない。   The wiring substrate 10 as the ceramic laminated substrate is formed by laminating a plurality of ceramic layers 11, 12, 13, and 14 made of alumina, for example. In FIG. 1, the wiring substrate 10 is composed of four ceramic layers 11 to 14, but may be two or more layers, and may of course have five or more layers.

また、図１には示さないが、この配線基板１０の表面（図１（ｂ）中、上面）、内部、裏面（図１（ｂ）中、下面）には、それぞれ、表面配線、内層配線、裏面配線が形成されている。   Although not shown in FIG. 1, the front surface wiring and inner layer wiring are respectively provided on the front surface (upper surface in FIG. 1B), inside, and back surface (lower surface in FIG. 1B) of the wiring board 10. The backside wiring is formed.

ここで、これら配線は、配線基板１０の表面、裏面や各セラミック層１１〜１４の間に設けられたたとえば導体ペーストを印刷してなる導体パターンであり、さらに各セラミック層１１〜１４に設けられたビアホールなどにより、当該各配線は互いに電気的に接続されている。   Here, these wirings are conductive patterns formed by printing, for example, a conductive paste provided between the front and back surfaces of the wiring board 10 and the ceramic layers 11 to 14, and are further provided on the ceramic layers 11 to 14. The wirings are electrically connected to each other by via holes or the like.

また、配線基板１０の表面には、半導体チップ等からなる能動素子２０、抵抗やコンデンサ等の受動素子２１が搭載されている。   On the surface of the wiring substrate 10, an active element 20 made of a semiconductor chip or the like and a passive element 21 such as a resistor or a capacitor are mounted.

これら能動素子２０および受動素子２１は、配線基板１０の表面上に銀ペーストや半田などの接合材を介して固定されている。また、能動素子２０はボンディングワイヤ２２により、配線基板１０と結線され電気的に接続されている。   The active element 20 and the passive element 21 are fixed on the surface of the wiring substrate 10 via a bonding material such as silver paste or solder. The active element 20 is connected to and electrically connected to the wiring board 10 by a bonding wire 22.

また、図示しないが、配線基板１０の裏面には、たとえば厚膜抵抗体などの実装部品が実装されている。そして、配線基板１０の表面に搭載されている各素子２０、２１や裏面の実装部品、さらには上記した表面配線、内層配線、裏面配線等の各配線により、配線基板１０における回路が構成されている。   Although not shown, a mounting component such as a thick film resistor is mounted on the back surface of the wiring board 10. A circuit in the wiring board 10 is configured by each element 20, 21 mounted on the front surface of the wiring board 10, mounting parts on the back surface, and each wiring such as the above-described front surface wiring, inner layer wiring, back surface wiring, etc. Yes.

ここで、配線基板１０の表面側には、リード端子としてのリードフレーム３０が導電性接合部材４０を介して接続されている。   Here, a lead frame 30 as a lead terminal is connected to the front surface side of the wiring substrate 10 via a conductive bonding member 40.

図１に示されるように、配線基板１０の周辺部には、リードフレーム３０との接合部に対応した位置に、溝１５が形成されている。そして、リードフレーム３０における配線基板１０との接続端部が、導電性接合部材４０を介して溝１５にはめ込まれることにより、配線基板１０とリードフレーム３０との接合がなされている。   As shown in FIG. 1, a groove 15 is formed in the peripheral portion of the wiring substrate 10 at a position corresponding to a joint portion with the lead frame 30. Then, the connection end of the lead frame 30 with the wiring board 10 is fitted into the groove 15 via the conductive bonding member 40, whereby the wiring board 10 and the lead frame 30 are joined.

ここで、溝１５は、配線基板１０において積層された複数のセラミック層１１〜１４のうち外面側に位置する層の一部が除去されたものとして構成されている。図１に示される例では、配線基板１０の表面側の２層１１、１２が、その端部から一部除去されて切り欠き部を形成しており、この切り欠き部により溝１５が形成されている。   Here, the groove 15 is configured such that a part of the layer located on the outer surface side is removed from the plurality of ceramic layers 11 to 14 stacked in the wiring substrate 10. In the example shown in FIG. 1, the two layers 11 and 12 on the surface side of the wiring board 10 are partially removed from the end portions to form notches, and the grooves 15 are formed by the notches. ing.

そして、図１に示される例では、配線基板１０の表面側から３層目（図１（ｂ）の上から３層目）のセラミック層１３に形成された配線１３ａが、溝１５内に露出し、リードフレーム３０との接合電極となっている。そして、この配線１３ａとリードフレーム３０とが導電性接合部材４０を介して電気的に接続されている。   In the example shown in FIG. 1, the wiring 13 a formed in the ceramic layer 13 of the third layer (the third layer from the top of FIG. 1B) from the surface side of the wiring substrate 10 is exposed in the groove 15. In addition, it is a bonding electrode with the lead frame 30. The wiring 13 a and the lead frame 30 are electrically connected via the conductive bonding member 40.

ここで、導電性接合部材４０としては、配線基板１０とリードフレーム３０とを電気的・機械的に適切に接合できるものであれば、特に限定されないが、たとえば、はんだ、銀ペースト、樹脂に金属などの導電性のフィラーが含有されてなる導電性接着剤、あるいは、ろう材などを採用することができる。   Here, the conductive bonding member 40 is not particularly limited as long as the wiring board 10 and the lead frame 30 can be appropriately bonded electrically and mechanically. For example, the conductive bonding member 40 is made of metal such as solder, silver paste, or resin. A conductive adhesive or a brazing material containing a conductive filler such as can be used.

そして、図１に示されるように、電子装置Ｓ１においては、配線基板１０、配線基板１０上の素子および実装部品、さらには配線基板１０とリードフレーム３０との接合部が、モールド樹脂５０により包み込まれ、封止されている。   As shown in FIG. 1, in the electronic device S <b> 1, the wiring substrate 10, the elements and mounting components on the wiring substrate 10, and the joint between the wiring substrate 10 and the lead frame 30 are encased in the mold resin 50. And sealed.

［製法等］
次に、本実施形態の電子装置Ｓ１の製造方法について、図２、図３、図４を参照して説明する。 [Production method]
Next, a method for manufacturing the electronic device S1 of the present embodiment will be described with reference to FIGS.

本製造方法は、大きくは、配線基板１０の周辺部にて、リードフレーム３０との接合部に対応した位置に溝１５を形成する工程と、リードフレーム３０における配線基板１０との接続端部を、導電性接合部材４０を介して溝１５にはめ込むことにより、配線基板１０とリードフレーム３０とを接合する工程と、樹脂封止工程とからなる。   In this manufacturing method, roughly, a step of forming a groove 15 at a position corresponding to a joint portion with the lead frame 30 in a peripheral portion of the wiring substrate 10 and a connection end portion of the lead frame 30 with the wiring substrate 10 are formed. Then, it is composed of a step of bonding the wiring substrate 10 and the lead frame 30 by being fitted into the groove 15 via the conductive bonding member 40 and a resin sealing step.

図２は、本製造方法における配線基板１０の製造工程を示す概略断面図、図３は、配線基板１０とリードフレーム３０との接合工程を示す図であり、（ａ）、（ｃ）、（ｅ）は概略断面図、（ｂ）、（ｄ）は接合部の拡大斜視図である。また、図４は、配線基板１０の溝１５へのリードフレーム３０の接合方法の種々の例を示す概略断面図である。   2 is a schematic cross-sectional view showing a manufacturing process of the wiring board 10 in the present manufacturing method, and FIG. 3 is a view showing a bonding process of the wiring board 10 and the lead frame 30, (a), (c), ( e) is a schematic sectional view, and (b) and (d) are enlarged perspective views of the joint. FIG. 4 is a schematic cross-sectional view showing various examples of the method of joining the lead frame 30 to the groove 15 of the wiring board 10.

まず、図２（ａ）に示されるように、各セラミック層１１〜１４となるグリーンシート１１ｇ、１２ｇ、１３ｇ、１４ｇに、上記したビアホールや表面配線、内層配線、裏面配線となる導体パターンを形成する。これらの形成方法は、一般的な積層基板における方法に準じて行うことができる。   First, as shown in FIG. 2A, the above-described via holes, surface wiring, inner layer wiring, and back surface wiring are formed on the green sheets 11g, 12g, 13g, and 14g to be the ceramic layers 11-14. To do. These forming methods can be performed in accordance with a method for a general laminated substrate.

そして、溝１５となる切り欠き部を形成するために、配線基板１０の表面側の層の一部を除去する。図２（ａ）では、上記図１に示される例に対応して、上側の２層のグリーンシート１１ｇ、１２ｇの端部の一部を、レーザーやパンチなどによりカッティングして除去する。   Then, in order to form a notch to be the groove 15, a part of the layer on the surface side of the wiring board 10 is removed. In FIG. 2A, corresponding to the example shown in FIG. 1, part of the end portions of the upper two layers of green sheets 11g and 12g are removed by cutting with a laser or a punch.

次に、図２（ｂ）、（ｃ）に示されるように、各グリーンシート１１ｇ〜１４ｇを積層し、この積層体を焼成する。これにより、周辺部に溝１５が形成された配線基板１０ができあがる。   Next, as shown in FIGS. 2B and 2C, the green sheets 11g to 14g are stacked, and the stacked body is fired. As a result, the wiring substrate 10 having the groove 15 formed in the peripheral portion is completed.

なお、この配線基板１０においては、必要に応じ、ＩＣなどの実装性を確保するため表面配線や裏面配線にメッキ処理を施したり、裏面に厚膜抵抗体などを印刷・焼成にて形成する。また、必要に応じて保護ガラスを形成したり、抵抗値の調整のため、レーザトリミングを行ったりする。   In this wiring board 10, if necessary, plating is performed on the front surface wiring and the back surface wiring to ensure the mountability of an IC or the like, and a thick film resistor is formed on the back surface by printing and baking. Further, protective glass is formed as necessary, or laser trimming is performed to adjust the resistance value.

ここで、図２に示される例では、配線基板１０の表面側から３層目（図１（ｂ）の上から３層目）のセラミック層１３に形成された配線１３ａが、リードフレーム３０との接合電極として溝１５内に露出している。なお、上記したグリーンシートのカッティングは、上側から第１層のみであったり、第３層までであったり、必要な溝１５の深さに応じて、どの層でもかまわない。   Here, in the example shown in FIG. 2, the wiring 13 a formed on the ceramic layer 13 of the third layer from the front side of the wiring substrate 10 (third layer from the top of FIG. 1B) is connected to the lead frame 30. It is exposed in the groove 15 as a bonding electrode. Note that the above-described cutting of the green sheet may be performed only on the first layer from the upper side, up to the third layer, or any layer depending on the required depth of the groove 15.

次に、配線基板１０とリードフレーム３０とを接合する工程を行う。   Next, a step of bonding the wiring substrate 10 and the lead frame 30 is performed.

まず、図３（ａ）、（ｂ）に示されるように、配線基板１０の溝１５内に導電性接合部材４０を配設する。この導電性接合部材４０の配設は、リードフレーム３０側に行ってもよい。その配設方法としては、特に限定するものではないが、印刷やディスペンスなどを採用することができる。   First, as shown in FIGS. 3A and 3B, the conductive bonding member 40 is disposed in the groove 15 of the wiring board 10. The conductive bonding member 40 may be disposed on the lead frame 30 side. Although the arrangement method is not particularly limited, printing, dispensing, or the like can be employed.

ここで、印刷によって導電性接合部材４０の配設を行う場合、リードフレーム３０側に導電性接合部材４０を配することが好ましい。なぜなら、溝１５のような凹みのある配線基板１０上に印刷する場合、溝１５内にうまく導電性接合部材４０が入らないことがあるためである。   Here, when the conductive bonding member 40 is disposed by printing, it is preferable to dispose the conductive bonding member 40 on the lead frame 30 side. This is because when printing is performed on the wiring substrate 10 having a recess such as the groove 15, the conductive bonding member 40 may not enter the groove 15 well.

そして、図３（ｃ）、（ｄ）に示されるように、リードフレーム３０における配線基板１０との接続端部を、導電性接合部材４０を介して溝１５にはめ込む。このとき、図４に示されるような各種の接合治具を用いて、リードフレーム３０の溝１５へのはめ込みを行うことができる。   Then, as shown in FIGS. 3C and 3D, the connection end portion of the lead frame 30 with the wiring substrate 10 is fitted into the groove 15 via the conductive bonding member 40. At this time, it is possible to insert the lead frame 30 into the groove 15 using various joining jigs as shown in FIG.

図４（ａ）では、リードフレーム３０は、紙面垂直方向へ複数本配列している。この接合治具９００は、台９１０に搭載された配線基板１０に対して、複数本のリードフレーム３０を一括して押さえることにより、複数本のリードフレーム３０を溝１５へ同時にはめ込むものである。   In FIG. 4A, a plurality of lead frames 30 are arranged in the direction perpendicular to the paper surface. The joining jig 900 is configured to simultaneously fit the plurality of lead frames 30 into the grooves 15 by pressing the plurality of lead frames 30 together with the wiring substrate 10 mounted on the base 910.

このとき、リードフレーム３０の溝１５へのはめ込み時においては、配線基板１０の表面に素子２０、２１などが搭載されている場合がある。そのような場合、接合治具がこれら表面の素子などに接触しないようにすることが好ましい。   At this time, when the lead frame 30 is fitted into the groove 15, the elements 20, 21, etc. may be mounted on the surface of the wiring board 10. In such a case, it is preferable that the joining jig does not come into contact with the elements on the surface.

そういった観点から、図４（ｂ）に示されるような接合治具９０１を採用することが好ましい。これは、図４（ａ）に示される接合治具９００において、配線基板１０の表面上の部分を取り去ったものである。   From such a viewpoint, it is preferable to employ a joining jig 901 as shown in FIG. This is obtained by removing a portion on the surface of the wiring board 10 in the joining jig 900 shown in FIG.

また、個々のリードフレーム３０に対する接合治具の押さえ方としては、図４（ｃ）、（ｄ）に示されるような方法を採用することができる。   Moreover, as a method of pressing the joining jig with respect to each lead frame 30, a method as shown in FIGS. 4C and 4D can be employed.

たとえば、図４（ｃ）に示される接合治具９０２では、リードフレーム３０を押さえる突起が設けられている。それによって、リードフレーム３０の厚さが、溝１５の深さよりも低いような場合に、上記接合治具９０２の突起によって溝１５の底までリードフレーム３０を押さえ込むことができる。   For example, the joining jig 902 shown in FIG. 4C is provided with a protrusion for pressing the lead frame 30. Accordingly, when the thickness of the lead frame 30 is lower than the depth of the groove 15, the lead frame 30 can be pressed down to the bottom of the groove 15 by the protrusion of the joining jig 902.

また、図４（ｄ）に示される接合治具９０３では、個々のリードフレーム３０を挟み付ける部位が設けられている。それによって、個々のリードフレーム３０がずれないように保持されるため、溝１５内へのはめ込みを確実に行うことができる。   Further, in the joining jig 903 shown in FIG. 4D, a part for sandwiching each lead frame 30 is provided. As a result, the individual lead frames 30 are held so as not to be displaced, so that they can be reliably fitted into the grooves 15.

こうして、上記図３（ｃ）、（ｄ）に示されるように、リードフレーム３０における配線基板１０との接続端部を、導電性接合部材４０を介して溝１５にはめ込んだ後、導電性接合部材４０の硬化を行うことにより、配線基板１０とリードフレーム３０とが電気的・機械的に接合される。   Thus, as shown in FIGS. 3C and 3D, the connection end of the lead frame 30 to the wiring board 10 is fitted into the groove 15 via the conductive bonding member 40, and then the conductive bonding is performed. By curing the member 40, the wiring board 10 and the lead frame 30 are electrically and mechanically joined.

続いて、この配線基板１０の表面に、上記の能動素子２０および受動素子２１を銀ペーストや半田などの接合材を介して搭載・固定し、また、能動素子２０にワイヤボンディングを行ってボンディングワイヤ２２を形成し、能動素子２０と配線基板１０とを電気的に接続する。   Subsequently, the active element 20 and the passive element 21 are mounted and fixed on the surface of the wiring substrate 10 via a bonding material such as silver paste or solder, and the active element 20 is wire-bonded to form a bonding wire. 22 is formed, and the active element 20 and the wiring substrate 10 are electrically connected.

なお、この能動素子２０および受動素子２１の配線基板１０への搭載・固定およびワイヤボンディングは、リードフレーム３０と配線基板１０とを接合する前において、行うようにしてもかまわない。   The mounting and fixing of the active element 20 and the passive element 21 to the wiring board 10 and wire bonding may be performed before the lead frame 30 and the wiring board 10 are bonded.

しかる後、金型を用いたトランスファーモールド法などにより、樹脂封止工程を行うことにより、配線基板１０、配線基板１０上の素子および実装部品、さらには配線基板１０とリードフレーム３０との接合部をモールド樹脂５０により封止する。   Thereafter, by performing a resin sealing process by a transfer molding method using a mold, etc., the wiring board 10, the elements and mounting components on the wiring board 10, and the joint between the wiring board 10 and the lead frame 30 are obtained. Is sealed with a mold resin 50.

なお、ここまでの状態では、図示しないが、リードフレーム３０は個々のリードフレーム３０がタイバーなどでフレーム部に一体に連結されている。そこで、モールド樹脂５０による樹脂封止の後に、リードフレーム３０の切り離しを行う。こうして、上記電子装置Ｓ１ができあがる。   In the state so far, although not shown, each lead frame 30 is integrally connected to the frame portion by a tie bar or the like. Therefore, after the resin sealing with the mold resin 50, the lead frame 30 is separated. Thus, the electronic device S1 is completed.

［効果等］
ところで、本実施形態によれば、配線基板１０とリード端子としてのリードフレーム３０とが導電性接合部材４０を介して接合されてなる電子装置Ｓ１において、配線基板１０の周辺部にて、リードフレーム３０との接合部に対応した位置に溝１５が形成されており、リードフレーム３０における配線基板１０との接続端部が、導電性接合部材４０を介して溝１５にはめ込まれることにより、配線基板１０とリードフレーム３０との接合がなされていることを特徴とする電子装置Ｓ１が提供される。 [Effects]
By the way, according to the present embodiment, in the electronic device S <b> 1 in which the wiring substrate 10 and the lead frame 30 as the lead terminal are bonded via the conductive bonding member 40, the lead frame is formed at the peripheral portion of the wiring substrate 10. The groove 15 is formed at a position corresponding to the joint portion with the wiring board 30, and the connection end portion of the lead frame 30 with the wiring board 10 is fitted into the groove 15 via the conductive joint member 40. There is provided an electronic device S1 characterized in that the lead frame 30 is bonded to the electronic device 10.

それによれば、リードフレーム３０が、配線基板１０の溝１５にはめ込まれて接合されているので、従来に比べて配線基板１０とリードフレーム３０との結合を強固なものにできる。   According to this, since the lead frame 30 is fitted into and joined to the groove 15 of the wiring substrate 10, the coupling between the wiring substrate 10 and the lead frame 30 can be made stronger than in the prior art.

また、この溝１５は、上述したように、配線基板１０を作製する際に同時に形成することができるため、リードフレーム３０と配線基板１０との接合において工程数の増加を招くことは無い。   Further, as described above, since the groove 15 can be formed at the same time as the wiring substrate 10 is manufactured, the number of processes is not increased in joining the lead frame 30 and the wiring substrate 10.

よって、本実施形態によれば、リード端子としてのリードフレーム３０と配線基板１０との接合において工程数の増加を招くことなく、当該接合強度を強固なものにすることができる。   Therefore, according to the present embodiment, the bonding strength can be increased without increasing the number of steps in bonding the lead frame 30 as the lead terminal and the wiring substrate 10.

特に、上記した本実施形態の例では、配線基板１０はセラミック基板であり、しかも、複数のセラミック層１１〜１４が積層されてなるセラミック積層基板であった。そして、溝１５は、積層された複数の層１１〜１４のうち外面側に位置する層１１、１２の一部が除去されたものとして構成されていた。   In particular, in the example of the present embodiment described above, the wiring substrate 10 is a ceramic substrate, and is a ceramic laminated substrate in which a plurality of ceramic layers 11 to 14 are laminated. And the groove | channel 15 was comprised as what removed some layers 11 and 12 located in an outer surface side among the several layers 11-14 laminated | stacked.

ここで、上述したように、本実施形態の配線基板１０としては、単層基板でもよいが、この場合にも、基板周辺部の一部をカットしたりプレスしたりすることで、同様に溝を形成することができる。   Here, as described above, the wiring substrate 10 of the present embodiment may be a single-layer substrate, but in this case as well, by cutting or pressing a part of the periphery of the substrate, the groove is similarly formed. Can be formed.

［好ましい例］
次に、本実施形態の種々の好ましい形態について述べておく。 [Preferred example]
Next, various preferred embodiments of the present embodiment will be described.

図５（ａ）〜（ｄ）、図６（ａ）〜（ｄ）は、リードフレーム３０と溝１５とが、リードフレーム３０の長手方向への移動を防止するように互いに引っかかる形状を有するものとした種々の例を示す図である。   5 (a) to 5 (d) and FIGS. 6 (a) to 6 (d) have a shape in which the lead frame 30 and the groove 15 are hooked to each other so as to prevent the lead frame 30 from moving in the longitudinal direction. It is a figure which shows various examples.

ここで、図５（ａ）〜（ｄ）は平面図、図６（ａ）、（ｄ）は断面図、図６（ｂ）、（ｃ）は、リードフレーム３０の斜視図である。   5A to 5D are plan views, FIGS. 6A and 6D are cross-sectional views, and FIGS. 6B and 6C are perspective views of the lead frame 30. FIG.

図５（ａ）〜（ｄ）に示される例では、リードフレーム３０および溝１５の幅方向において、リードフレーム３０および溝１５に段差や凹凸を設けた形状としている。具体的には、図５において、（ａ）はリードフレーム３０および溝１５を台形状とし、（ｂ）は菱形とし、（ｃ）は鍵形とし、（ｄ）はＴ字型としている。   In the example shown in FIGS. 5A to 5D, the lead frame 30 and the groove 15 are provided with steps or irregularities in the width direction of the lead frame 30 and the groove 15. Specifically, in FIG. 5, (a) has a lead frame 30 and a groove 15 in a trapezoidal shape, (b) has a diamond shape, (c) has a key shape, and (d) has a T shape.

また、図６（ａ）、（ｄ）に示される例では、リードフレーム３０の厚み方向すなわち溝１５の深さ方向において、リードフレーム３０および溝１５の一方に凸部３０ａ、１５ａを設け、他方に凹部３０ｂ、１５ｂを設けることにより、これらの凹部と凸部とのかみ合わせるようにしている。   In the example shown in FIGS. 6A and 6D, in the thickness direction of the lead frame 30, that is, in the depth direction of the groove 15, convex portions 30a and 15a are provided on one of the lead frame 30 and the groove 15, and the other The recesses 30b and 15b are provided in the upper surface so that the recesses and the projections are engaged with each other.

これらリードフレーム３０および溝１５の凸部や凹部は、プレスやハーフエッチングなどにより、形成することができる。   The convex portions and concave portions of the lead frame 30 and the groove 15 can be formed by pressing, half-etching, or the like.

なお、図６（ｂ）、（ｃ）は、リードフレーム３０の凹部３０ｂの種々の例を示すもので、図６（ｂ）に示されるように、リードフレーム３０の凹部３０ｂは、ハーフエッチングにより形成されたされた窪み部であってもよいし、図６（ｃ）に示されるように、プレス形成された貫通穴であってもよい。   6B and 6C show various examples of the recess 30b of the lead frame 30, and as shown in FIG. 6B, the recess 30b of the lead frame 30 is formed by half etching. The formed recess may be a press-formed through-hole as shown in FIG. 6C.

また、図７は、リード端子としてのリードフレーム３０を溝１５に圧入する構成を説明するための図である。図７において、（ａ）は平面図、（ｂ）、（ｃ）、（ｄ）はリードフレームの接続端部の断面図、（ｅ）、（ｆ）は溝１５の断面図である。   FIG. 7 is a view for explaining a configuration in which a lead frame 30 as a lead terminal is press-fitted into the groove 15. 7, (a) is a plan view, (b), (c), and (d) are cross-sectional views of the connecting end portion of the lead frame, and (e) and (f) are cross-sectional views of the groove 15.

図７（ａ）に示されるように、リードフレーム３０の接続端部よりも溝１５の開口寸法を小さくすることにより、リードフレーム３０の溝１５への圧入による固定が可能となる。それにより、リードフレーム３０と溝１５との接合強度をより強固なものにすることができ、好ましい。   As shown in FIG. 7A, by making the opening size of the groove 15 smaller than the connecting end portion of the lead frame 30, the lead frame 30 can be fixed by press-fitting into the groove 15. Thereby, the bonding strength between the lead frame 30 and the groove 15 can be made stronger, which is preferable.

また、図７（ｅ）、（ｆ）は、当該圧入に適した溝１５の形状の例を示している。また、リードフレーム３０の接続端部についても、図７（ｂ）〜（ｄ）に示されるような形状とすれば、当該圧入固定に適用して好ましい。   Moreover, FIG.7 (e), (f) has shown the example of the shape of the groove | channel 15 suitable for the said press injection. Also, the connection end portion of the lead frame 30 is preferably applied to the press-fitting and fixing if it has a shape as shown in FIGS.

これら図７（ｂ）〜（ｄ）に示されるリードフレーム３０では、リードフレーム３０における薄肉となった出っ張り部が圧入によって変形したり、溝１５に引っかかったりするため、溝１５との固定が強固になる。   In the lead frame 30 shown in FIGS. 7B to 7D, the thin protruding portion of the lead frame 30 is deformed by press fitting or is caught in the groove 15, so that the fixing to the groove 15 is strong. become.

なお、図７（ｂ）〜（ｄ）に示されるリードフレーム３０は、プレスやエッチングにより形成することができる。また、図７（ｅ）、（ｆ）に示されるような圧入に適した溝１５の形状は、図８（ａ）、（ｂ）に示されるようなパンチ加工、レーザ穴あけ加工により形成することができる。   Note that the lead frame 30 shown in FIGS. 7B to 7D can be formed by pressing or etching. Further, the shape of the groove 15 suitable for press-fitting as shown in FIGS. 7E and 7F is formed by punching and laser drilling as shown in FIGS. 8A and 8B. Can do.

この図８に示されるような溝１５の製造方法は、配線基板１０が複数の層１１〜１４が積層されてなる積層基板であるがゆえに、適用できるものである。   The manufacturing method of the groove 15 as shown in FIG. 8 is applicable because the wiring substrate 10 is a laminated substrate in which a plurality of layers 11 to 14 are laminated.

まず、図８（ａ）に示される方法は、溝１５を形成する工程において、配線基板１０を構成する複数の層１１〜１４のうち外面側に位置する層（本例では層１１または層１２）に対して、グリーンシートの状態で、斜め方向から複数回、異なる角度でパンチ９２０による打ち抜き加工を行う。   First, in the method shown in FIG. 8A, in the step of forming the groove 15, a layer (in this example, the layer 11 or the layer 12) located on the outer surface side among the plurality of layers 11 to 14 constituting the wiring substrate 10. On the other hand, punching with a punch 920 is performed a plurality of times from an oblique direction in a green sheet state at different angles.

そのことにより、当該打ち抜きがなされた層１１または１２を貫通するとともに打ち抜き加工が行われた層１１または１２において一面側の開口寸法よりも他面側の開口寸法の方が大きい貫通溝１５を形成する。   As a result, a through-groove 15 is formed that penetrates the punched layer 11 or 12 and has a larger opening dimension on the other side than the opening dimension on one side in the punched layer 11 or 12. To do.

そして、この貫通溝１５が形成された層を、貫通溝１５における開口寸法の大きい方の開口部がリードフレーム３０がはめ込まれる方の開口部となるように、配線基板１０に組み込めば、上記図７（ｆ）に示されるような溝１５ができあがる。   Then, if the layer in which the through groove 15 is formed is incorporated into the wiring board 10 so that the opening having the larger opening size in the through groove 15 becomes the opening into which the lead frame 30 is fitted, the above-described figure is obtained. A groove 15 as shown in FIG. 7 (f) is completed.

また、このような貫通溝１５が形成された層を２層、積層させれば、上記図７（ｅ）に示されるような溝１５ができあがる。   Further, if two layers having such through grooves 15 are laminated, a groove 15 as shown in FIG. 7E is completed.

また、上記したパンチング以外にも、レーザ照射によっても溝１５が形成できる。図８（ｂ）では、溝１５が形成されるべき層１１または１２に、レーザ照射装置のノズル９３０からレーザ光９３１を照射する。すると、穴が熱伝導によって広がった形状となるため、上記図７（ｅ）や（ｆ）に示されるような溝１５を形成することができる。   In addition to the above punching, the groove 15 can be formed by laser irradiation. In FIG. 8B, the layer 11 or 12 in which the groove 15 is to be formed is irradiated with laser light 931 from the nozzle 930 of the laser irradiation apparatus. Then, since the hole has a shape expanded by heat conduction, the groove 15 as shown in FIGS. 7E and 7F can be formed.

また、このレーザ照射による打ち抜き加工においても、上記パンチングによる打ち抜き加工と同様に、層に対して斜め方向から複数回、異なる角度で打ち抜き加工を行うようにしてもよい。それにより、上記図７（ｅ）や（ｆ）に示されるような溝１５を形成することができる。   Also in the punching process by laser irradiation, the punching process may be performed at a different angle a plurality of times from an oblique direction with respect to the layer, similarly to the punching process by the punching. Thereby, the grooves 15 as shown in FIGS. 7E and 7F can be formed.

また、図９は、本実施形態の溝１５におけるリードフレーム３０との接合電極の変形例を示す概略断面図である。   FIG. 9 is a schematic cross-sectional view showing a modification of the bonding electrode with the lead frame 30 in the groove 15 of the present embodiment.

上記図１に示される例では、配線基板１０の表面側から３層目（図１（ｂ）の上から３層目）のセラミック層１３に形成された配線１３ａが、溝１５内に露出し、リードフレーム３０との接合電極となっている。   In the example shown in FIG. 1, the wiring 13 a formed in the ceramic layer 13 of the third layer (the third layer from the top of FIG. 1B) from the surface side of the wiring substrate 10 is exposed in the groove 15. It is a bonding electrode with the lead frame 30.

この構成の場合、配線基板１０上のすべて溝１５において、リードフレーム３０との接合電極が、配線基板１０の表面側から３層目のセラミック層１３における配線１３ａとなる。つまり、当該接合電極の引き出される層が同一に決まってしまう。   In this configuration, in all the grooves 15 on the wiring board 10, the bonding electrode with the lead frame 30 becomes the wiring 13 a in the third ceramic layer 13 from the surface side of the wiring board 10. That is, the layer from which the bonding electrode is drawn is determined to be the same.

それに対して、図９に示される例では、溝１５は、積層された複数の層１１、１２、１３、１４のうち外面側に位置する３層１１、１２、１３の一部が除去されたものとして構成されている。   On the other hand, in the example shown in FIG. 9, the groove 15 has a part of the three layers 11, 12, 13 located on the outer surface side among the plurality of stacked layers 11, 12, 13, 14 removed. It is structured as a thing.

そして、そのうちの所定の２層１２、１３の間に位置する配線１７から溝１５内へ引き出された電極１６が設けられており、この電極１６とリードフレーム３０とが導電性接合部材４０を介して電気的に接続されている。   An electrode 16 is provided that is led out from the wiring 17 located between the predetermined two layers 12 and 13 into the groove 15. The electrode 16 and the lead frame 30 are connected to each other through the conductive bonding member 40. Are electrically connected.

つまり、この図９に示されるような構成では、溝１５は、積層された複数の層１１〜１４のうち外面側に位置する２以上の層１１〜１３の一部が除去されたものとして構成し、当該一部が除去された２以上の層１１〜１３のうちの所定の２層１２、１３の間から溝１５内へ電極１６を引き出し、この電極１６とリードフレーム３０とを導電性接合部材４０を介して接合するものである。   That is, in the configuration as shown in FIG. 9, the groove 15 is configured such that a part of the two or more layers 11 to 13 located on the outer surface side of the plurality of stacked layers 11 to 14 is removed. Then, the electrode 16 is drawn into the groove 15 from between the predetermined two layers 12 and 13 of the two or more layers 11 to 13 from which the part has been removed, and the electrode 16 and the lead frame 30 are electrically bonded. It joins via the member 40. FIG.

それによれば、リードフレーム３０との接合電極を、配線基板１０上のそれぞれの溝１５で同一の層から引き出す必要はなく、たとえば、ある溝１５では第２層から、ある溝１５では第４層から引き出すというように、幅広い適用が可能となる。この図９に示される構成の形成方法は、図１０に示される。   According to this, it is not necessary to lead out the joining electrode with the lead frame 30 from the same layer in each groove 15 on the wiring substrate 10, for example, from the second layer in a certain groove 15 to the fourth layer in a certain groove 15. Wide application is possible, such as drawing from. A method of forming the configuration shown in FIG. 9 is shown in FIG.

この図９に示される構成は、図１０（ａ）、（ｂ）に示されるように、溝１５に露出するセラミック層１１、１２、１３の端面にメッキを施すことによって、所定の２層１２、１３の間に位置する配線１７につながるように電極１６を形成することで、作製することができる。   In the configuration shown in FIG. 9, as shown in FIGS. 10A and 10B, the end surfaces of the ceramic layers 11, 12, and 13 exposed in the groove 15 are plated, whereby two predetermined layers 12 are formed. , 13, the electrode 16 is formed so as to be connected to the wiring 17 positioned between the electrodes 13 and 13.

また、図１１は、上記図９に示される変形例をさらに変形した構成を示す概略断面図である。   FIG. 11 is a schematic sectional view showing a configuration obtained by further modifying the modification shown in FIG.

図１１に示される例では、上記図９において、電極１６へつながる配線１７を挟む所定の２層１２、１３のうちの１層１２の一部が、タングステン（Ｗ）やモリブデン（Ｍｏ）などの金属体１８に置き換えられたものである。   In the example shown in FIG. 11, in FIG. 9, a part of one layer 12 of the predetermined two layers 12 and 13 sandwiching the wiring 17 connected to the electrode 16 is made of tungsten (W), molybdenum (Mo), or the like. The metal body 18 has been replaced.

そして、金属体１８は、電極１６と熱的および電気的に接続されている。なお、上記所定の２層１２、１３のうちの両方の一部が、この金属体１８に置き換えられたものであってもよい。   The metal body 18 is thermally and electrically connected to the electrode 16. A part of both of the predetermined two layers 12 and 13 may be replaced with the metal body 18.

それによれば、配線基板１０の熱を、金属体１８から電極１６を介してリードフレーム３０に逃がしやすくできるとともに、電極１６と金属体１８とが電気的に導通することにより、電極１６に流れる電流を大きくすることができる。つまり、放熱性の向上および大電流化にとって好ましいものとなる。   According to this, the heat of the wiring board 10 can be easily released from the metal body 18 to the lead frame 30 via the electrode 16, and the current flowing through the electrode 16 is electrically connected between the electrode 16 and the metal body 18. Can be increased. That is, it is preferable for improving heat dissipation and increasing current.

なお、このように積層基板のセラミックの一部を金属体に置き換えることは、一般に知られていることであり、対象となるセラミック層をパンチングなどで打ち抜いてそこへ金属体１８をはめ込めばよい。この金属体は「トラフ」とも呼ばれることがある。   Replacing a part of the ceramic of the multilayer substrate with a metal body is generally known, and the target ceramic layer is punched out by punching or the like, and the metal body 18 is inserted into the ceramic layer. This metal body is sometimes called a “trough”.

図１２は、導電性接合部材４０のはみ出し防止に好ましい構成の例を示す概略断面図である。   FIG. 12 is a schematic cross-sectional view illustrating an example of a preferable configuration for preventing the conductive bonding member 40 from protruding.

図１２に示されるように、溝１５は、深さ方向に段差１５ｄを有することにより開口部側の開口寸法は底部側の開口寸法よりも大きくなっている。それによれば、本例の溝１５は、その開口部側が底部側よりも大径部となる。   As shown in FIG. 12, the groove 15 has a step 15d in the depth direction so that the opening size on the opening side is larger than the opening size on the bottom side. According to this, the groove 15 of this example has a larger diameter portion on the opening side than on the bottom side.

本例では、図１２に示されるように、溝１５内に導電性接合部材４０を配設して、図１２（ｂ）に示されるように、リードフレーム３０を溝１５にはめ込んだ際に、導電性接合部材４０は、スペースの大きい開口部側の大径部の部分に溜められる。   In this example, as shown in FIG. 12, when the conductive bonding member 40 is disposed in the groove 15 and the lead frame 30 is fitted into the groove 15 as shown in FIG. The conductive bonding member 40 is stored in the large-diameter portion on the opening side with a large space.

そのため、溝１５の外への導電性接合部材４０のはみ出しを抑制しやすくなる。このことは、隣り合うリードフレーム３０間の短絡を防止することにもつながり、リードフレーム３０の間隔が狭い場合にも対応でき、リードフレーム３０の多ピン化に伴う高密度実装に対応することができる。   Therefore, it becomes easy to suppress the protrusion of the conductive bonding member 40 to the outside of the groove 15. This also prevents a short circuit between the adjacent lead frames 30, can cope with a case where the interval between the lead frames 30 is narrow, and can cope with high-density mounting accompanying the increase in the number of pins of the lead frame 30. it can.

（他の実施形態）
なお、配線基板に搭載される素子や部品は、上記した実施形態に記載されているものに特に限定されるものではない。 (Other embodiments)
The elements and components mounted on the wiring board are not particularly limited to those described in the above-described embodiment.

また、配線基板に溝を形成し、この溝にリード端子をはめ込むことで配線基板とリード端子との接合を行うことは、この溝にリード端子が入り込む分、従来よりもリード端子と配線基板の面とを同じ高さに近いものにできるという利点もある。   In addition, forming a groove in the wiring board and fitting the lead terminal into the groove to join the wiring board and the lead terminal means that the lead terminal and the wiring board are inserted into the groove as much as conventional. There is also an advantage that the surface can be close to the same height.

さらには、配線基板からの熱を直接リード端子を介して放熱することができるという点も、この配線基板とリード端子とが導電性接合部材を介して接合されてなる電子装置における特徴点である。   Furthermore, the fact that the heat from the wiring board can be directly radiated through the lead terminal is also a characteristic point in the electronic device in which the wiring board and the lead terminal are joined through the conductive joining member. .

以上のことから、本発明は、上記実施形態に示した構成以外にも、配線基板とリード端子とが導電性接合部材を介して接合されてなる電子装置であれば、適用可能であることはもちろんである。   From the above, the present invention can be applied to any electronic device in which the wiring board and the lead terminal are bonded via the conductive bonding member in addition to the configuration shown in the above embodiment. Of course.

本発明の実施形態に係る電子装置の概略図であり、（ａ）は概略平面図、（ｂ）は（ａ）中のＡ−Ａ線に沿った概略断面図である。BRIEF DESCRIPTION OF THE DRAWINGS It is the schematic of the electronic device which concerns on embodiment of this invention, (a) is a schematic plan view, (b) is a schematic sectional drawing along the AA in (a). 上記実施形態に係る製造方法における配線基板の製造工程を示す概略断面図である。It is a schematic sectional drawing which shows the manufacturing process of the wiring board in the manufacturing method which concerns on the said embodiment. 上記実施形態に係る製造方法における配線基板とリードフレームとの接合工程を示す図である。It is a figure which shows the joining process of the wiring board and lead frame in the manufacturing method which concerns on the said embodiment. 上記実施形態に係る製造方法における配線基板の溝へのリードフレームの接合方法の種々の例を示す概略断面図である。It is a schematic sectional drawing which shows the various examples of the joining method of the lead frame to the groove | channel of the wiring board in the manufacturing method which concerns on the said embodiment. リードフレームと溝とを互いに引っかかる形状を有するものとした種々の例を示す図である。It is a figure which shows the various examples which made it have the shape which a lead frame and a groove | channel hook on each other. リードフレームと溝とを互いに引っかかる形状を有するものとした種々の例を示す図である。It is a figure which shows the various examples which made it have the shape which a lead frame and a groove | channel hook on each other. リードフレームを溝に圧入する構成を説明するための図である。It is a figure for demonstrating the structure which press-fits a lead frame in a groove | channel. 圧入に適した溝を形成する方法を示す図であり、（ａ）はパンチング方法を示す概略断面図、（ｂ）はレーザ照射方法を示す概略断面図である。It is a figure which shows the method of forming the groove | channel suitable for press injection, (a) is a schematic sectional drawing which shows the punching method, (b) is a schematic sectional drawing which shows the laser irradiation method. 上記実施形態の溝におけるリードフレームとの接合電極の変形例を示す概略断面図である。It is a schematic sectional drawing which shows the modification of a joining electrode with the lead frame in the groove | channel of the said embodiment. 図９に示される構成の形成方法を示す概略断面図である。It is a schematic sectional drawing which shows the formation method of the structure shown by FIG. 図９に示される変形例をさらに変形した構成を示す概略断面図である。It is a schematic sectional drawing which shows the structure which deform | transformed the modification shown by FIG. 9 further. 導電性接合部材のはみ出し防止に好ましい構成の例を示す概略断面図である。It is a schematic sectional drawing which shows the example of a preferable structure for the protrusion prevention of an electroconductive joining member.

符号の説明Explanation of symbols

１０…配線基板、１１、１２、１３、１４…配線基板のセラミック層、
１５…配線基板の溝、１６…電極、１８…金属体、
３０…リード端子としてのリードフレーム、４０…導電性接合部材。 10 ... Wiring board, 11, 12, 13, 14 ... Ceramic layer of the wiring board,
15 ... groove of wiring board, 16 ... electrode, 18 ... metal body,
30 ... Lead frame as a lead terminal, 40 ... Conductive joining member.

Claims (3)

複数の層（１１、１２、１３、１４）が積層されてなる積層基板からなる配線基板（１０）とリード端子（３０）とが導電性接合部材（４０）を介して接合されてなる電子装置を製造する製造方法であって、
前記配線基板（１０）の周辺部にて、前記リード端子（３０）との接合部に対応した位置に、溝（１５）を形成する工程と、
前記リード端子（３０）における前記配線基板（１０）との接続端部を、前記導電性接合部材（４０）を介して前記溝（１５）にはめ込むことにより、前記配線基板（１０）と前記リード端子（３０）とを接合する工程とを備え、
前記溝（１５）を形成する工程では、前記配線基板（１０）を構成する複数の層（１１〜１４）のうち外面側に位置する層（１１、１２）に対して斜め方向から複数回、異なる角度で打ち抜き加工を行うことにより、
当該層（１１、１２）を貫通するとともに前記打ち抜き加工が行われた層（１１、１２）において一面側の開口寸法よりも他面側の開口寸法の方が大きい貫通溝（１５）を形成することを特徴とする電子装置の製造方法。 An electronic device in which a wiring substrate (10) made of a laminated substrate in which a plurality of layers (11, 12, 13, 14) are laminated and a lead terminal (30) are joined via a conductive joining member (40). A manufacturing method for manufacturing
Forming a groove (15) at a position corresponding to a joint portion with the lead terminal (30) at a peripheral portion of the wiring board (10);
By fitting the connection end of the lead terminal (30) with the wiring board (10) into the groove (15) through the conductive bonding member (40), the wiring board (10) and the lead are connected. Joining the terminal (30),
In the step of forming the groove (15), a plurality of times from the oblique direction with respect to the layers (11, 12) located on the outer surface side among the plurality of layers (11-14) constituting the wiring substrate (10), By punching at different angles,
A through groove (15) is formed which penetrates the layer (11, 12) and has a larger opening dimension on the other side than the opening dimension on the one side in the punched layer (11, 12). A method for manufacturing an electronic device. 前記打ち抜き加工は、パンチングによって行うことを特徴とする請求項１に記載の電子装置の製造方法。 The method of manufacturing an electronic device according to claim 1 , wherein the punching is performed by punching. 前記打ち抜き加工は、レーザ照射によって行うことを特徴とする請求項１に記載の電子装置の製造方法。 The method for manufacturing an electronic device according to claim 1 , wherein the punching is performed by laser irradiation.
JP2004006669A 2004-01-14 2004-01-14 Manufacturing method of electronic device Expired - Fee Related JP4380334B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004006669A JP4380334B2 (en) 2004-01-14 2004-01-14 Manufacturing method of electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004006669A JP4380334B2 (en) 2004-01-14 2004-01-14 Manufacturing method of electronic device

Publications (2)

Publication Number Publication Date
JP2005203487A JP2005203487A (en) 2005-07-28
JP4380334B2 true JP4380334B2 (en) 2009-12-09

Family

ID=34820565

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004006669A Expired - Fee Related JP4380334B2 (en) 2004-01-14 2004-01-14 Manufacturing method of electronic device

Country Status (1)

Country Link
JP (1) JP4380334B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4238864B2 (en) 2005-11-02 2009-03-18 ソニー株式会社 Semiconductor device and manufacturing method of semiconductor device
JP4711823B2 (en) * 2005-12-22 2011-06-29 京セラ株式会社 Electronic component storage package and electronic device
JP5454226B2 (en) * 2010-03-01 2014-03-26 パナソニック株式会社 Heat dissipation board and manufacturing method thereof
JP2011249575A (en) * 2010-05-27 2011-12-08 Kyocera Corp Wiring board and electronic apparatus
JP5743561B2 (en) * 2010-08-31 2015-07-01 京セラ株式会社 Wiring board
JP2012089745A (en) * 2010-10-21 2012-05-10 Kyocera Corp Lead terminal and insulating substrate with lead terminal and package for housing element

Also Published As

Publication number Publication date
JP2005203487A (en) 2005-07-28

Similar Documents

Publication Publication Date Title
JP4270095B2 (en) Electronic equipment
US6760227B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
JP2006073763A (en) Manufacturing method for multilayer board
WO2009005108A1 (en) Resistor
JP4265607B2 (en) Laminated electronic component and mounting structure of laminated electronic component
JP4380334B2 (en) Manufacturing method of electronic device
WO2007138771A1 (en) Semiconductor device, electronic parts module, and method for manufacturing the semiconductor device
JP4590961B2 (en) Electronic equipment
JP2007234749A (en) Manufacturing method of chip-shape solid electrolytic capacitor
JP5388601B2 (en) Electronic component storage package
JP2008205253A (en) Circuit device and method of manufacturing the same
JP4942452B2 (en) Circuit equipment
JP5011879B2 (en) Manufacturing method of semiconductor device and lead frame assembly
JP5104020B2 (en) Mold package
JP4946959B2 (en) Manufacturing method of semiconductor device
JPH077033A (en) Manufacture of semiconductor packaging device
JP4655300B2 (en) Lead frame
JP2001284800A (en) Substrate for output semiconductor module having through contact by solder and method for manufacturing substrate
JP6898560B2 (en) Electronic component bonding board
JPH09214093A (en) Mounting circuit device and manufacture of the same
JP4062432B2 (en) Circuit board and manufacturing method thereof
JP2003243562A (en) Resin sealed board and its manufacturing method, intermediate product of board and its manufacturing method
JP3889710B2 (en) Hybrid integrated circuit device
JP4388168B2 (en) Resin molded substrate
JPH08213743A (en) Board for mounting electronic device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070918

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071112

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081217

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090901

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090914

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131002

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees